KR19990005889A - 스택 랜덤 액세스 메모리 셀 제조방법 - Google Patents
스택 랜덤 액세스 메모리 셀 제조방법 Download PDFInfo
- Publication number
- KR19990005889A KR19990005889A KR1019970030107A KR19970030107A KR19990005889A KR 19990005889 A KR19990005889 A KR 19990005889A KR 1019970030107 A KR1019970030107 A KR 1019970030107A KR 19970030107 A KR19970030107 A KR 19970030107A KR 19990005889 A KR19990005889 A KR 19990005889A
- Authority
- KR
- South Korea
- Prior art keywords
- random access
- access memory
- memory cell
- bit line
- stack random
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 스택 랜덤 액세스 메모리 셀 제조방법에 관한 것이다.
본 발명은 비트라인쪽의 액세스 트랜지스터의 드레인과 드라이버 트랜지스터의 드레인을 연결하는 상호연결 라인을 폴리실리콘 대신에 저항이 작은 폴리사이드를 사용하므로써, 스택 랜덤 액세스 메모리 셀의 비대칭 구조로 인해 발생하는 저항의 차이를 극소화하여 쓰기 동작시 비트라인과 비트라인바의 충분한 센싱 마진을 확보할 수 있다.
Description
본 발명은 스택 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 셀 제조방법에 관한 것으로, 특히 스택 랜덤 액세스 메모리 셀의 비대칭(asymmetry) 구조로 인해 발생하는 저항의 차이를 극소화하여 쓰기(write) 동작시 비트라인(Bit line)과 비트라인바(/Bit line)의 충분한 센싱 마진(sensing margin)을 확보할 수 있는 스택 랜덤 액세스 메모리 셀 제조방법에 관한 것이다.
일반적으로, 스택 랜덤 액세스 메모리 셀은 비대칭(asymmetry) 구조로 인해 쓰기(write) 동작시 비트라인과 비트라인바의 충분한 센싱 마진을 확보할 수 없다.
도 1은 일반적인 스택 랜덤 액세스 메모리 셀의 회로도이고, 도 2는 종래 스택 랜덤 액세스 메모리 셀의 레이아웃도이다.
도 2에 도시된 바와같이, 한쪽 노드(node)에서 제 1 폴리실리콘으로 형성된 I-타입인 폴리실리콘 패턴(1A)으로 NMOS 드라이버 트랜지스터를 연결할 때 다른 쪽 노드에서 J-타입 폴리실리콘 패턴(1B)으로 형성된 NMOS 드라이버 트랜지스터를 상호연결 라인(2)으로 사용하기 때문에 도 1에 도시된 회로와 같이 저항차이로 인하여 비대칭적 문제가 발생하여 비트라인과 비트라인바의 센싱 마진에 치명적인 결함을 가져올 수 있다. 지시부호(3)은 접지라인이고, 지시부호(I1) 및 (I2)는 전류 경로이다. 그리고 하기 표를 참조하여 비트라인과 비트라인바에서 비대칭 문제로 인한 저항차이를 알아보면 다음과 같다.
| 비트라인바쪽의 저항 | 비트라인쪽의 저항 | 비 고 |
| (A) P3-N+(750 Ω)(B) P3-P1 (650 Ω) | (1) P3-N+(750 Ω)(2) P3-P1 (650 Ω)(3) P1 (220 Ω)(4) P3-P1 (600 Ω)(5) P3-N+(750 Ω) | 저항 차이가 약 1570 Ω정도 차이가 남 |
상기 표에 나타난 바와같이 저항차이로 인하여 셀에서 READ 1을 한 후 WRITE 0시 비트라인쪽으로 전류가 충분히 빨리 접지쪽으로 빠지지 못하기 때문에 도 3과 같은 결과를 얻는다.
도 3은 비트라인과 비트라인바의 센싱 마진 그래프이다. READ 0에서 WRITE 1로 동작할 경우 비트라인쪽의 트랜지스터가 턴-온(TURN ON)되어 전류가 빨리 접지쪽으로 흘러 S/A쪽에서 인식할 수 있을 만큼 센싱 마진 ΔV가 빠른 시간내에 커져야 한다. 그러나 비대칭으로 인하여 센싱 마진 ΔV를 충분히 확보하기 어려워 소자의 신뢰성이 저하된다.
따라서, 본 발명은 스택 랜덤 액세스 메모리 셀의 비대칭 구조로 인해 발생하는 저항의 차이를 극소화하여 쓰기 동작시 비트라인과 비트라인바의 충분한 센싱 마진을 확보할 수 있는 스택 랜덤 액세스 메모리 셀 제조방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 스택 랜덤 액세스 메모리 셀 제조방법은 액세스 트랜지스터의 드레인과 드라이버 트랜지스터의 드레인을 연결시켜주는 상호연결 라인을 저항이 낮은 폴리사이드로 형성하는 것을 특징으로 한다.
도 1은 일반적인 스택 랜덤 액세스 메모리 셀의 회로도
도 2는 종래 스택 랜덤 액세스 메모리 셀의 레이아웃도.
도 3은 종래 비트라인과 비트라인바의 센싱 마진 그래프.
도 4(a) 내지 (c)는 본 발명의 실시예에 따른 스택 랜덤 액세스 메모리 셀 제조방법을 설명하기 위한 레이아웃도.
도 5는 본 발명에 따른 비트라인과 비트라인바의 센싱 마진 그래프.
도면의 주요부분에 대한 기호설명
1A, 11A 및 11B: I-타입 폴리실리콘 패턴 1B: J-타입 폴리실리콘 패턴
2 및 12: 상호연결 라인 3 및 13: 접지 라인
14: 콘택 I1, I2, I11 및 I12: 전류경로
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 4(a) 내지 (d)는 본 발명의 실시예에 따른 스택 랜덤 액세스 메모리 셀 제조방법을 설명하기 위한 레이아웃도이다.
도 4(a)를 참조하면, 반도체 기판에 제 1 폴리실리콘을 증착한 후 패터닝 공정으로 I-타입(I-type)의 폴리실리콘 패턴(11A 및 11B)을 형성한다. 도 1에 도시된 바와같이 종래 I-타입 폴리실리콘 패턴(1A)과 J-타입 폴리실리콘 패턴(1B)을 형성한 경우보다 안정된 셀 비(cell ratio)를 구현할 수 있고, 공정을 보다 간략하고 쉽게 할 수 있다.
도 4(b)를 참조하면, I-타입의 폴리실리콘 패턴(11A 및 11B)을 형성한 후의 전체 구조상에 절연막(도시않됨)을 형성하고, 제 2 폴리실리콘과 금속 실리사이드를 순차적으로 증착한 후 패터닝 공정을 실시하여 상호연결 라인(12)을 형성한다. 지시부호(13)은 접지 라인이다.
상호연결 라인(12)은 노드 콘택과 부팅(butting) 콘택이 형성될 부위에 형성된다. 상호연결 라인(12)을 폴리사이드층으로 형성하기 때문에 저항을 최소화 할 수 있어 독출 및 쓰기 동작시 일어나는 센싱 마진의 문제를 해결할 수 있다. 즉 비대칭 문제가 해결된다. 상호연결 라인(12)의 저항과 전류 경로를 줄이기 위해 폭을 크게하고 길이를 짧게 하기 위해 대각선으로 형성한다.
도 4(c)를 참조하면, 상호연결 라인(12)을 형성한 후의 전체구조상에 절연막(도시않됨)을 형성하고, 박막트랜지스터(TFT) 게이트와 노드를 연결시켜주는 콘택(14)을 형성하고, 제 3 폴리실리콘을 증착 및 패터닝하여 상호연결 라인(12)과 노드쪽을 연결시키는 폴리실리콘 패턴을 형성한다.
이후 박막 트랜지스터 게이트 및 채널을 형성한 후 절연막을 형성하고, 금속 배선을 형성한다.
상기한 바와같이 본 발명은 기존 상호연결 라인으로 제 1 폴리실리콘(드라이버 트랜지스터)을 사용하는 대신에 저항이 작은 폴리사이드로 상호연결 라인을 형성하므로써, 노드 양단에 걸리는 저항의 차이를 극소화할 뿐만 아니라 전류 경로 (I11 및 I12)의 길이를 거의 같게하여(도 1의 전류경로의 길이, I1 I2) 셀 비(cell ratio)를 안정화 시킬 뿐만 아니라 속도(speed) 특성도 향상되어 도 5와 같은 결과를 얻는다.
도 5는 본 발명에 따른 비트라인과 비트라인바의 센싱 마진 그래프이다. READ 0에서 WRITE 1로 동작할 경우 비트라인쪽의 트랜지스터가 턴-온(TURN ON)되어 전류가 빨리 접지쪽으로 흘러 S/A쪽에서 인식할 수 있을 만큼 센싱 마진 ΔV가 빠른 시간내에 커져야 하는데, 도 5에 도시된 바와같이 센싱 마진 ΔV가 충분히 확보되어 소자의 신뢰성이 향상된다.
상술한 바와같이 본 발명은 액세스 트랜지스터의 드레인과 드라이버 트랜지스터의 드레인을 연결하기 위해 다른 노드쪽의 드라이버 트랜지스터(제 1 폴리실리콘)을 상호연결 라인으로 쓰면서 일어나는 셀의 비대칭 문제를 저항이 작은 폴리사이드로 상호연결 라인을 형성하므로써, 셀의 비대칭 문제를 극소화시킬 수 있으며, 또한 똑같은 I-타입의 폴리실리콘 패턴을 사용하기 때문에 셀 비를 안정화시킬 수 있다.
Claims (3)
- 액세스 트랜지스터의 드레인과 드라이버 트랜지스터의 드레인을 연결시켜주는 상호연결 라인을 저항이 낮은 물질로 형성하는 것을 특징으로 하는 스택 랜덤 액세스 메모리 셀 제조방법.
- 제 1 항에 있어서, 상기 상호연결 라인은 폴리사이드로 형성되는 것을 특징으로 하는 스택 랜덤 액세스 메모리 셀 제조방법.
- 제 1 항에 있어서, 상기 드라이버 트랜지스터는 I-타입으로 형성되는 것을 특징으로 하는 스택 랜덤 액세스 메모리 셀 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030107A KR19990005889A (ko) | 1997-06-30 | 1997-06-30 | 스택 랜덤 액세스 메모리 셀 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030107A KR19990005889A (ko) | 1997-06-30 | 1997-06-30 | 스택 랜덤 액세스 메모리 셀 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990005889A true KR19990005889A (ko) | 1999-01-25 |
Family
ID=66038843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970030107A KR19990005889A (ko) | 1997-06-30 | 1997-06-30 | 스택 랜덤 액세스 메모리 셀 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990005889A (ko) |
-
1997
- 1997-06-30 KR KR1019970030107A patent/KR19990005889A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8059452B2 (en) | Cell structure for dual port SRAM | |
| US7038926B2 (en) | Multi-port static random access memory | |
| US6710412B2 (en) | Static semiconductor memory device | |
| US5013686A (en) | Method of making semiconductor devices having ohmic contact | |
| US5526303A (en) | Semiconductor memory device having SRAM cells | |
| US6791200B2 (en) | Semiconductor memory device | |
| KR20020034313A (ko) | 에스램셀의 제조 방법 | |
| JPH0419711B2 (ko) | ||
| KR100258345B1 (ko) | 파워라인의 배치구조를 개선한 반도체 메모리 장치 | |
| US6445017B2 (en) | Full CMOS SRAM cell | |
| US6037638A (en) | Semiconductor memory device | |
| US6303442B1 (en) | Mask ROM and method for fabricating the same | |
| KR100390905B1 (ko) | 반도체 메모리 소자의 센스앰프 레이아웃 구조 | |
| KR19990005889A (ko) | 스택 랜덤 액세스 메모리 셀 제조방법 | |
| US5831898A (en) | Static random access memory semiconductor layout | |
| KR200157364Y1 (ko) | 반도체 소자의 에스램 셀 구조 | |
| KR100228351B1 (ko) | 반도체 메모리소자 및 그 제조방법 | |
| KR100211766B1 (ko) | 동작 안정성을 개선한 반도체 메모리 구조 및 그제조방법 | |
| US6001680A (en) | Static random memory device | |
| KR100190031B1 (ko) | 스태틱 랜덤 억세스 메모리 장치 및 그 제조방법 | |
| JPH09331029A (ja) | 半導体メモリ装置とその製造方法 | |
| JPH09148456A (ja) | 半導体メモリ | |
| KR0161418B1 (ko) | Sram의 pmos 박막트랜지스터의 일정전원선과 금속배선을 전기적으로 연결하는 콘택 및 그것의 형성 방법 | |
| KR100265346B1 (ko) | 반도체소자 제조방법 | |
| KR20000041239A (ko) | 반도체 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |