JP4092898B2 - 液晶セル集合体 - Google Patents
液晶セル集合体 Download PDFInfo
- Publication number
- JP4092898B2 JP4092898B2 JP2001294682A JP2001294682A JP4092898B2 JP 4092898 B2 JP4092898 B2 JP 4092898B2 JP 2001294682 A JP2001294682 A JP 2001294682A JP 2001294682 A JP2001294682 A JP 2001294682A JP 4092898 B2 JP4092898 B2 JP 4092898B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- spacer
- liquid crystal
- substrate material
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は液晶セル集合体に関するものである。
【０００２】
【従来の技術】
液晶セル集合体は、液晶セルの一方の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ第１の電極が設けられた第１の基板材と、前記液晶セルの他方の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ前記第１の電極と対向する第２の電極が設けられた第２の基板材とを、これらの基板材の間に前記複数の基板領域にそれぞれ対応させて設けられた複数の枠状シール材を介して接合したものであり、前記第１と第２の基板材の間隔は、前記枠状シール材に球状粒子からなるギャップ材を混入し、そのギャップ材を前記第１の基板材と第２の基板材との間に挟持させることにより、第１と第２の基板材の基板領域間のギャップ（セルギャップ）が所定の値になるように規定されている。
【０００３】
前記液晶セル集合体は、前記第１の基板材と第２の基板材とをそれぞれ、前記複数の基板領域の輪郭に沿って切断することにより個々の液晶セルに分離され、分離された液晶セルは、その内部、つまり一対の基板間の前記枠状シール材により囲まれた領域に、前記枠状シール材を部分的に欠落させて形成された液晶注入口から液晶を注入し、前記注入口を封止することにより液晶表示素子とされる。
【０００４】
【発明が解決しようとする課題】
ところで、ＴＮ型の液晶表示素子の液晶層厚は４μｍ〜５μｍに設定されているが、最近では、液晶表示素子の応答速度を速くするために液晶層厚をできるだけ小さくすることが望まれており、そのためには、前記液晶セル集合体の第１と第２の基板材の基板領域間のギャップを、例えば１．５μｍ程度に狭くする必要がある。
【０００５】
しかし、第１と第２の基板材の複数の基板領域をそれぞれ接合する複数の枠状シール材に球状粒子からなるギャップ材を混入し、そのギャップ材により第１と第２の基板材の間隔を規定している従来の液晶セル集合体は、前記ギャップ材の小径化に限界があるため、第１と第２の基板材の基板領域間のギャップを狭くすることができず、したがって、液晶層厚が小さい高応答速度の液晶表示素子を得ることはできなかった。
【０００６】
この発明は、第１と第２の基板材の基板領域間のギャップを狭くし、液晶層厚が小さい高応答速度の液晶表示素子を得ることができる液晶セル集合体を提供することを目的としたものである。
【０００７】
【課題を解決するための手段】
この発明の液晶セル集合体は、液晶セルの一方の基板となる複数の基板領域とこれらの基板領域の周囲に確保された切り捨て部とを有し、前記複数の基板領域にそれぞれマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、これらの複数のゲート配線を覆うゲート絶縁膜と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線と、これらの複数のドレイン配線を覆うオーバーコート絶縁膜とが設けられた第１の基板材と、前記液晶セルの他方の基板となる複数の基板領域とこれらの基板領域の周囲に確保された切り捨て部とを有し、前記複数の基板領域にそれぞれ前記画素電極と対向する第２の電極が設けられた第２の基板材と、前記第１の基板材の複数の基板領域それぞれに、前記ゲート配線、ゲート絶縁膜、ドレイン配線、及びオーバーコート絶縁膜の積層膜によって形成された複数の表示エリアスペーサ当接部と、前記第２の基板材の前記切り捨て部に、前記複数の基板領域をそれぞれ囲んで設けられ、前記表示エリアスペーサ当接部を形成する積層膜によって形成された捨てスペーサ当接部と、前記第２の基板材の複数の基板領域それぞれに形成され、前記複数の表示エリアスペーサ当接部に対応する表示エリアスペーサと、前記第２の基板材の複数の切り捨て部に形成された前記複数の捨てスペーサ当接部に対応させて前記表示エリアスペーサと同じ高さに形成された複数の捨てスペーサと、前記第１と第２の基板材との間に前記複数の基板領域にそれぞれ対応させて設けられ、前記第１と第２の基板材の間隔を前記表示エリアスペーサと前記複数の捨てスペーサにより規定させて、接合する複数の枠状シール材とを備えることを特徴とするものである。
【０００８】
この液晶セル集合体は、第１の基板材の複数の基板領域それぞれに、前記ゲート配線、ゲート絶縁膜、ドレイン配線、及びオーバーコート絶縁膜の積層膜によって形成された複数の表示エリアスペーサ当接部と、前記第２の基板材の前記切り捨て部に、前記複数の基板領域をそれぞれ囲んで設けられ、前記表示エリアスペーサ当接部を形成する積層膜によって形成された捨てスペーサ当接部と、前記第２の基板材の複数の基板領域それぞれに形成され、前記複数の表示エリアスペーサ当接部に対応する表示エリアスペーサと、前記第２の基板材の複数の切り捨て部に形成された前記複数の捨てスペーサ当接部に対応させて前記表示エリアスペーサと同じ高さに形成された複数の捨てスペーサとを設けているため、前記第１と第２の基板材の複数の基板領域をそれぞれ接合する複数の枠状シール材にギャップ材を混入すること無く、前記第１と第２の基板材の間隔を、前記複数の捨てスペーサにより、前記第１と第２の基板材の基板領域間のギャップが所定の値になるように規定することができる。
【０００９】
なお、前記捨てスペーサは、前記液晶セル集合体の第１の基板材と第２の基板材とをそれぞれ前記複数の基板領域の輪郭に沿って切断して個々の液晶セルに分離する際に、前記切り捨て部と一緒に除去されるが、前記複数の枠状シール材を介して接合された第１と第２の基板材の間隔は、前記捨てスペーサにより規定された値に保たれる。
【００１０】
そして、前記捨てスペーサは、前記基板材の上に樹脂材料を所定の膜厚に塗布し、その樹脂膜をパターニングすることにより形成することができるため、この捨てスペーサの高さは任意に選ぶことができる。
【００１１】
したがって、この液晶セル集合体によれば、前記捨てスペーサの高さを小さくすることにより前記第１と第２の基板材の基板領域間のギャップを狭くし、液晶層厚が小さい高応答速度の液晶表示素子を得ることができる。
【００１２】
このように、この発明の液晶セル集合体は、第１の基板材の複数の基板領域それぞれに、前記ゲート配線、ゲート絶縁膜、ドレイン配線、及びオーバーコート絶縁膜の積層膜によって形成された複数の表示エリアスペーサ当接部と、前記第２の基板材の前記切り捨て部に、前記複数の基板領域をそれぞれ囲んで設けられ、前記表示エリアスペーサ当接部を形成する積層膜によって形成された捨てスペーサ当接部と、前記第２の基板材の複数の基板領域それぞれに形成され、前記複数の表示エリアスペーサ当接部に対応する表示エリアスペーサと、前記第２の基板材の複数の切り捨て部に形成された前記複数の捨てスペーサ当接部に対応させて前記表示エリアスペーサと同じ高さに形成された複数の捨てスペーサとを設けることにより、前記第１と第２の基板材の複数の基板領域をそれぞれ接合する枠状シール材にギャップ材を混入すること無く前記第１と第２の基板材の間隔を規定したものであるため、前記第１と第２の基板材の基板領域間のギャップを狭くし、液晶層厚が小さい高応答速度の液晶表示素子を得ることができる。
【００１３】
この発明の液晶セル集合体において、前記捨てスペーサは、前記第１と第２の基板材の間隔を、これらの基板材の基板領域間のギャップが０．７μｍ〜２．２μｍの範囲になる値に規定する高さに形成するのが好ましい。
【００１４】
また、この液晶セル集合体において、前記第１の基板材の複数の基板領域に、第２の基板材の複数の基板領域の外側に張り出す端子配列部が形成されている場合は、前記第２の基板材の切り捨て部を前記第１の基板材の切り捨て部と前記基板領域の端子配列部とに対向させるとともに、前記第２の基板材の前記切り捨て部に、前記第１の基板材の切り捨て部と前記基板領域の端子配列部とに当接する複数の捨てスペーサを設けるのが望ましい。
【００１５】
さらに、この発明において、第１の基板材の複数の基板領域にそれぞれ設けられた前記複数のゲート配線およびドレイン配線は、その一端が前記第１の基板材の基板領域の端子配列部に導出されており、前記第１の基板材の基板領域の端子配列部の前記ゲート配線およびドレイン配線の導出部と、前記端子配列部のゲート配線およびドレイン配線の導出領域以外の部分と、切り捨て部とにそれぞれ同じ高さの捨てスペーサ当接部が形成されることのが好ましい。
【００１６】
【発明の実施の形態】
図１〜図８はこの発明の第１の実施例を示しており、図１は液晶セル集合体の一部分の平面図、図２は前記液晶セル集合体の第１の基板材の１つの基板領域とその周囲の切り捨て部の拡大平面図、図３は前記第１の基板の基板領域の１つの画素部の拡大平面図、図４および図５は図３のIV―IV線およびV―V線に沿う拡大断面図、図６は図２のVI―VI線に沿う拡大断面図、図７は図２のVII―VII線に沿う拡大断面図、図８は図２のVIII―VIII線に沿う拡大断面図である。
【００１７】
この液晶セル集合体は、液晶セルの一方の基板、例えば光の入射側である後側の基板となる複数の基板領域１１とこれらの基板領域１１の周囲に確保された切り捨て部１２とを有し、前記複数の基板領域１１にそれぞれ第１の電極３０が設けられた第１の基板材１０と、前記液晶セルの他方の基板、例えば光の出射側である前側の基板となる複数の基板領域２１とこれらの基板領域２１の周囲に確保された切り捨て部２２とを有し、前記複数の基板領域２１にそれぞれ前記第１の電極３０と対向する第２の電極４６が設けられた第２の基板材３０とを、これらの基板材１０，２０の間に前記複数の基板領域１１，２１にそれぞれ対応させて設けられた複数の枠状シール材５７を介して接合したものである。
【００１８】
なお、前記第１と第２の基板材１０，２０は、０．７ｍｍ程度の厚さの透明板（例えばガラス板）からなっており、前記第１の基板材１０は、その複数の基板領域１１の輪郭に対応するカットラインＬ１０に沿って切断することにより、前記複数の基板領域１１と切り捨て部１２とに切り離され、前記第２の基板材２０は、その複数の基板領域２１の輪郭に対応するカットラインＬ２０に沿って切断することにより、前記複数の基板領域２１と切り捨て部２２とに切り離される。
【００１９】
この実施例の液晶セル集合体は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型液晶セルの集合体であり、前記第１の基板材１０の複数の基板領域１１に設けられた第１の電極３０は、行方向および列方向にマトリックス状に配列形成された複数の画素電極、前記第２の基板材２０の複数の基板領域２１に設けられた第２の電極４６は、前記複数の画素電極３０と対向する一枚膜状の対向電極である。
【００２０】
まず、第１の基板材１０について説明すると、この第１の基板材１０の複数の基板領域１１はそれぞれ、図１および図２に示したように、その左右の側縁のいずれか一方と、上下の側縁のいずれか一方、例えば図において右側の側縁と、下側の側縁に、前記第２の基板材２０の複数の基板領域２１の外側に張り出す端子配列部１１ａ，１１ｂを有しており、これらの基板領域１１の前記端子配列部１１ａ，１１ｂを除く領域の周縁部が、前記枠状シール材５７によるシール部となっている。
【００２１】
そして、この第１の基板材１０の複数の基板領域１１にはそれぞれ、前記枠状シール材５７により囲まれた領域内にマトリックス状に配列形成された前記複数の画素電極３０と、前記複数の画素電極３０にそれぞれ接続された複数のＴＦＴ３１と、前記複数のＴＦＴ３１にゲート信号を供給する複数のゲート配線３９と、前記複数のＴＦＴ３１にデータ信号を供給する複数のドレイン配線４０が設けられており、前記複数のゲート配線３９の一端は、前記基板領域１１の右側縁の端子配列部１１ａに導出され、前記複数のドレイン配線４０の一端は、前記基板領域１１の下側縁のドライバ搭載部１１ｂに導出されている。
【００２２】
図１および図２において、二点鎖線で囲まれた領域Ａは、前記複数の画素電極３０の配列領域を示しており、また、二点鎖線で囲まれた領域Ｂ，Ｃは、前記複数のゲート配線３９の導出領域と、前記複数のドレイン配線４０の導出領域を示している。
【００２３】
前記複数のＴＦＴ３１は、図３および図４に示したように、基板材１０面に形成されたゲート電極３２と、このゲート電極３２を覆って基板材全体に形成されたゲート絶縁膜３３と、前記ゲート絶縁膜３３の上に前記ゲート電極３２と対向させて形成されたｉ型半導体膜３４と、このｉ型半導体膜３４のチャンネル領域となる中央部の上に設けられたブロッキング絶縁膜３５と、前記ｉ型半導体膜３４の両側部の上にｎ型半導体膜３６を介して形成されたソース電極３７およびドレイン電極３８とからなっている。
【００２４】
なお、図４では前記ソース電極３７とドレイン電極３８を単層膜として示しているが、このソース電極３７とドレイン電極３８は、前記ｎ型半導体膜３６とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜とからなっている。
【００２５】
また、前記複数のゲート配線３９は、基板材１０面に、各画素電極行の一側にそれぞれ沿わせて形成されており、これらのゲート配線３９の前記端子配列部１１ａに導出された端部に、前記端子配列部１１ａに搭載される図示しないゲートドライバ（例えばＬＳＩ）の複数の出力端子にそれぞれ対応するドライバ接続端子部３９ａ（図６参照）が形成されている。
【００２６】
前記ゲート配線３９は、基板材１０面との段差を小さくするために、低抵抗のアルミニウム系合金膜により極く薄い膜厚に形成されており、前記ＴＦＴ３１のゲート電極３２は、前記ゲート配線３９に一体に形成されている。
【００２７】
なお、この実施例では、図３に示したように、前記ゲート配線３９の各画素電極３０に対応する部分を前記ＴＦＴ３１のゲート電極３２とするとともに、前記ｉ型半導体膜３４とｎ型半導体膜３６およびソース，ドレイン電極３７，３８を前記ゲート配線３９の長さ方向に沿わせて横長に形成することにより、チャンネル幅の大きい大電流ＴＦＴ３１を形成している。
【００２８】
一方、前記複数のドレイン配線４０はそれぞれ、前記ゲート絶縁膜３３の上に、各画素電極列の一側にそれぞれ沿わせて形成されており、これらのドレイン配線４０の前記端子配列部１１ｂに導出された端部に、前記端子配列部１１ｂに搭載される図示しないドレインドライバ（例えばＬＳＩ）の複数の出力端子にそれぞれ対応するドライバ接続端子部４０ａ（図７参照）が形成されている。
【００２９】
前記ドレイン配線４０は、前記ＴＦＴ３１のソース，ドレイン電極３７，３８と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成されており、前記ＴＦＴ３１のドレイン電極３８は、前記ドレイン配線４０に一体に形成されている。
【００３０】
なお、前記ＴＦＴ３１のソース，ドレイン電極３７，３８と前記ドレイン配線４０は、その抵抗によるデータ信号の電位降下をできるだけ小さくするために、前記ゲート配線３９の膜厚よりも充分に厚い膜厚に形成されている。
【００３１】
そして、前記複数の画素電極３０は、前記ゲート絶縁膜３３の上にＩＴＯ膜等の透明導電膜により形成されており、この画素電極３０の縁部に前記ＴＦＴ３１のソース電極３７が接続されている。
【００３２】
また、前記第１の基板材１０には、図１および図２に示したように、前記枠状シール材５７によるシール部の各角部の外側にそれぞれ形成された複数の対向電極接続用クロス電極４１が設けられており、これらのクロス電極４１は、基板材１０面に、前記ゲート配線３９と同じ金属膜（アルミニウム系合金膜からなるゲート配線１２と同じ膜厚の金属膜）により形成されている。
【００３３】
さらに、前記第１の基板材１０の複数の基板領域１１の端子配列部１１ａ，１１ｂには、その外縁の一部に接続される図示しない外部回路から前記端子配列部１１ａ，１１ｂに搭載される図示しないゲートドライバおよびドレインドライバの複数の入力端子に信号を供給するための複数の信号供給配線が設けられている。図２において、二点鎖線で囲まれた領域Ｄは、前記信号供給配線の形成領域を示している。
【００３４】
そして、前記枠状シール材６０によるシール部の各角部の外側にそれぞれ設けられた前記複数のクロス電極４１は、前記複数の信号供給配線のうちの前記外部回路の基準電位に接続される基準電位配線４２に接続されている。
【００３５】
なお、図２には、前記信号供給配線の形成領域Ｄの近くに位置する２つのクロス電極４１に接続された基準電位配線４２を示したが、前記基準電位配線４２は、前記基板領域１１の端子配列部１１ａ，１１ｂとは反対側の縁部（枠状シール材５７によるシール部よりも外側の部分）を迂回させて形成され、他の２つのクロス電極４１にも接続されている。
【００３６】
また、前記第１の基板材１０には、図４〜図８に示したように、前記複数の基板領域１１にそれぞれ設けられた複数の画素電極３０に対応する部分に開口が形成されたオーバーコート絶縁膜４３が基板材全体にわたって設けられており、前記複数の基板領域１１にそれぞれ設けられた前記複数のＴＦＴ３１と複数のドレイン配線４０は、前記オーバーコート絶縁膜４３により覆われている。
【００３７】
なお、前記複数のゲート配線３９のドライバ端子部３９ａと、前記複数のドレイン配線４０のドライバ接続端子部４０ａと、前記対向電極接続用クロス電極４１と、前記信号供給配線形成領域Ｄに形成された複数の信号供給配線の外部回路接続端子部およびドライバ接続端子部はそれぞれ、その上のゲート絶縁膜３３または前記ゲート絶縁膜３３とオーバーコート絶縁膜４３とに開口を設けることにより露出されている。
【００３８】
そして、前記第１の基板材１０の複数の基板領域１１にはそれぞれ、前記枠状シール材５７により囲まれた領域の略全域に、ポリイミド等からなる配向膜４４が、前記複数の画素電極３０と前記オーバーコート絶縁膜４３を覆って設けられている。
【００３９】
次に、第２の基板材２０について説明すると、この第２の基板材２０の複数の基板領域２１はそれぞれ、図１に示したように、前記第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂを除く部分と同じ形状および面積を有しており、これらの基板領域２１の周縁部が、前記枠状シール材５７によるシール部となっている。
【００４０】
したがって、この第２の基板材２０の前記基板領域２１の周囲の切り捨て部２２のうち、図１において右側の切り捨て部２２は、前記第１の基板材１０の基板領域の端子配列部とその右側の切り捨て部１２とに対向し、下側の切り捨て部２２は、前記第１の基板材１０の基板領域の端子配列部とその右側の切り捨て部１２とに対向している。
【００４１】
そして、この第２の基板材２０の複数の基板領域２１にはそれぞれ、図３〜図８に示したように、前記第１の基板材１０の基板領域１１に設けられた複数の画素電極３０の間の領域に対応する遮光膜４５が設けられており、この遮光膜４５の上に、前記一枚膜状の対向電極４６が設けられている。
【００４２】
前記遮光膜４５は、前記複数の画素電極３０に対応する領域にそれぞれ開口が設けられた格子状膜であり、この遮光膜４５は、その周縁が前記枠状シール材５７によるシール部の内周縁部に僅かな幅で重なる外形に形成されている。
【００４３】
なお、図では前記遮光膜４５を単層膜として示しているが、この遮光膜４５は、前記第２の基板材２０面に形成された酸化クロム膜と、その上に形成されたクロム膜とからなっている。
【００４４】
また、前記対向電極４６は、ＩＴＯ膜等の透明導電膜により、その周縁が前記シール部より内側に位置する外形に形成されており、この対向電極４６の各角部に、図１に示したように前記シール部の外側に延出して前記第１の基板材１０の基板領域１１に設けられた複数のクロス電極４１にそれぞれ対応するクロス電極接続部４７が一体に形成されている。
【００４５】
そして、前記第２の基板材２０の複数の基板領域２１にはそれぞれ、前記枠状シール材５７により囲まれた領域の略全域に、ポリイミド等からなる配向膜４８が、前記対向電極４６を覆って設けられている。
【００４６】
また、前記第１と第２の基板材１０，２０のいずれか一方、例えば遮光膜４５と対向電極４６が設けられた第２の基板材２０の複数の基板領域２１には、前記第１の基板材１０の基板領域１１に設けられた複数の画素電極３０の配列領域（以下、表示エリアと言う）Ａに対応させて、柱状の複数の表示エリアスペーサ４９（図３および図４参照）が所定のピッチで設けられるとともに、前記枠状シール材５７の一辺（第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂに対応しない辺）を部分的に欠落させて形成された液晶注入口５８に対応させて、前記液晶注入口５８の潰れを防ぐための柱状の複数の注入口スペーサ（図示せず）が所定のピッチで設けられており、さらに、この第２の基板材２０の複数の基板領域２１の周囲の切り捨て領域２２には、前記第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂと切り捨て部１２とに対応させて、柱状の複数の捨てスペーサ５０（図６〜図８参照）が所定のピッチで設けられている。
【００４７】
図２において、破線で囲まれた領域Ｓ１は、前記注入口スペーサの配置領域を示し、破線で囲まれた領域Ｓ２は、前記捨てスペーサ５０の配置領域を示している。
【００４８】
前記注入口スペーサの配置領域Ｓ１は、図２のように、前記液晶注入口５８の中央部に対応しており、この注入口スペーサの配置領域Ｓ１内に、前記複数の注入口スペーサが所定のピッチで設けられている。
【００４９】
また、前記捨てスペーサ５０の配置領域Ｓ２は、図２のように、前記第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂと切り捨て部１２とに対応しており、これらのスペーサ配置領域Ｓ２のうち、前記第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂに対応する捨てスペーサ５０の配置領域Ｓ２は、前記端子配列部１１ａ，１１ｂのドライバ搭載位置と前記第２の基板材２０のカットラインＬ２０とを避けて、前記ゲート配線３９およびドレイン配線４０の導出領域Ｂ，Ｃのドライバ接続部を除く部分と、前記ゲート配線３９およびドレイン配線４０の導出領域Ｂ，Ｃ以外の部分とに対応している。
【００５０】
また、前記第１の基板材１０の切り捨て部１２に対応する捨てスペーサ５０の配置領域Ｓ２は、前記第１の基板材２０のカットラインＬ１０と前記第２の基板材２０のカットラインＬ２０とを避けて、前記切り捨て部１２の長さ方向の複数箇所に対応している。
【００５１】
そして、前記前記第１の基板材１０の切り捨て部１２に対応する複数の捨てスペーサ５０は、前記捨てスペーサ配置領域Ｓ２内にそれぞれ所定のピッチで設けられている。
【００５２】
なお、この実施例では、前記第１の基板材１０の切り捨て部１２に対応する捨てスペーサ配置領域Ｓ２を間隔をおいて設け、これらの捨てスペーサ配置領域Ｓ２の間の領域に捨てシール材５７ａを設けることにより、前記第１の基板材１０と第２の基板材２０の切り捨て部１２，２２を、前記捨てシール材５７ａにより接合している。
【００５３】
一方、前記第１の基板材１０の複数の基板領域２１には、前記表示エリアＡに、前記複数の表示エリアスペーサ４９にそれぞれ対応する複数の表示エリアスペーサ当接部５１（図３および図５参照）が形成されるとともに、前記液晶注入口５８に対応させて、前記注入口スペーサ配置領域Ｓ１に対応する注入口スペーサ当接部５２（図２参照）が形成されており、さらに、この第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂと切り捨て部１２には、前記複数の捨てスペーサ配置領域Ｓ２にそれぞれ対応させて複数の捨てスペーサ当接部５３，５４，５５，５６が形成されている。
【００５４】
前記表示エリアスペーサ当接部５１は、図３に示したように、第１の基板材１０の基板領域１１に設けられた前記複数のＴＦＴ３１の側方にそれぞれ、前記複数のゲート配線３９にそれぞれ対応させて設けられており、前記表示エリアスペーサ４９は、前記表示エリアスペーサ当接部５１にそれぞれ対応させて、前記ＴＦＴ３１の配列ピッチと同じピッチで設けられている。
【００５５】
前記表示エリアスペーサ当接部５１は、図５に示したように、前記第１の基板材１０に設けられたゲート配線３９と、このゲート配線３９を覆うゲート絶縁膜３３と、前記ゲート絶縁膜３３の上にドレイン配線４０と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成された疑似電極５１ａと、前記オーバーコート絶縁膜４３とにより形成されており、前記表示エリアスペーサ４９は、第２の基板材２０に設けられた前記遮光膜４５と対向電極４６との積層膜の上に所定の高さに形成されている。
【００５６】
また、前記注入口スペーサ当接部５２は、前記液晶注入口５８の中央部に対応させて、前記液晶注入口５８の幅よりも小さい幅に形成されており、前記注入口スペーサは、前記注入口スペーサ当接部５２にそれぞれ対応させて前記表示エリアスペーサ４９の配列ピッチと同程度のピッチで設けられている。
【００５７】
前記注入口スペーサ当接部５２は、その構造は図示しないが、第１の基板材１０面に前記ゲート配線３９と同じ金属膜（アルミニウム系合金膜）により形成された下疑似電極と、前記ゲート絶縁膜３３と、前記ゲート絶縁膜３３の上に前記ドレイン配線４０と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成された上疑似電極と、前記オーバーコート絶縁膜４３とにより形成されている。
【００５８】
すなわち、この注入口スペーサ当接部５２は、前記表示エリアスペーサ当接部５１と同じ積層構造の積層膜により、前記表示エリアスペーサ当接部５１と高さに形成されている。
【００５９】
また、前記注入口スペーサは、図示しないが、第２の基板材２０に設けられた前記遮光膜４５と、この遮光膜４５の上に前記注入口スペーサ配置領域Ｓ１に対応させて前記対向電極４６と同じ透明導電膜（ＩＴＯ膜）により形成された疑似対向電極との積層膜の上に、前記表示エリアスペーサ４８と同じ高さに形成されている。
【００６０】
さらに、前記複数の捨てスペーサ当接部５３，５４，５５，５６のうち、前記ゲート配線３９およびドレイン配線４０の導出領域Ｂ，Ｃに対応する捨てスペーサ５０の当接部５３，５４は、前記複数のゲート配線３９およびドレイン配線４０の導出部の前記ドライバ接続端子３９ａ，４０ａを除いた部分に形成され、前記信号供給配線形成領域Ｄに対応する捨てスペーサ５０の当接部５５は、前記複数の信号供給配線の両端の外部回路接続端子部およびドライバ接続端子部を除いた部分に形成され、他の捨てスペーサ当接部５６は、前記捨てスペーサ当接部５３，５４，５５，５６にそれぞれ対応させて前記表示エリアスペーサ４９および注入口スペーサの配列ピッチと同程度のピッチで設けられている。
【００６１】
なお、これらの捨てスペーサ５０のうち、前記複数のゲート配線３９およびドレイン配線４０の導出部の捨てスペーサ当接部５３，５４に対応する捨てスペーサ５０と、前記信号供給配線のスペーサ当接部５５に対応する捨てスペーサ５５はそれぞれ、前記ゲート配線３９およびドレイン配線４０のスペーサ当接部５３と、前記信号供給配線のスペーサ当接部５５とにそれぞれ対応するように位置調整して設けられている。
【００６２】
前記ゲート配線３９の導出部の捨てスペーサ当接部５３は、図６に示したように、前記ゲート配線３９と、ゲート絶縁膜３３と、前記ゲート絶縁膜３３の上にドレイン配線４０と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成された疑似電極５３ａと、前記オーバーコート絶縁膜４３とにより形成されている。
【００６３】
また、前記ドレイン配線４０の導出部の捨てスペーサ当接部５４は、図７に示したように、第１の基板材１０面に前記ゲート配線３９と同じ金属膜（アルミニウム系合金膜）により前記ドレイン配線４０の捨てスペーサ配置領域対応部と略同じ形状に形成された疑似電極５４ａと、前記疑似電極５４ａを覆う前記ゲート絶縁膜３３と、前記ゲート絶縁膜３３の上に形成された前記ドレイン配線４０の捨てスペーサ配置領域対応部と、前記オーバーコート絶縁膜４３とにより形成されている。
【００６４】
なお、この実施例では、前記ゲート配線３９の導出部の捨てスペーサ当接部５３の疑似電極（ドレイン配線４０と同じ金属膜）５３ａをゲート配線３９の導出端まで延長させて形成し、この疑似電極５３ａの端部を前記ゲート絶縁膜３３に設けられた開口においてゲート配線３９のドライバ接続端子部３９ａに重ねることにより、前記ゲート配線３９のドライバ接続端子部３９ａを二層膜とするとともに、前記ドレイン配線４０の導出部の捨てスペーサ当接部５４の疑似電極（ゲート配線３９と同じ金属膜）５４ａをドレイン配線４０の導出端まで延長させて形成し、前記ドレイン配線４０のドライバ接続端子部４０ａを前記ゲート絶縁膜３３に設けられた開口において前記疑似電極５４ａの端部に重ねることにより、前記ドレイン配線４０のドライバ接続端子部４０ａを、前記ゲート配線３９のドライバ接続端子部３９ａと同じ二層膜としている。
【００６５】
また、前記信号供給配線は、その構造は図示しないが、第１の基板材１０面に前記ゲート配線３９と同じ金属膜により形成された下配線と、前記下層配線を覆う前記ゲート絶縁膜３３の上に前記ドレイン配線４０と同じ金属膜により形成された上配線とからなっており、この信号供給配線の両端の外部回路接続端子部およびドライバ接続端子部はそれぞれ、前記上配線の両端部を前記ゲート絶縁膜３３に設けられた開口において前記下配線の両端部に重ねた二層膜となっている。
【００６６】
そして、前記信号供給配線は、前記外部回路接続端子部およびドライバ接続端子部を除いて前記オーバーコート絶縁膜４３により覆われており、この信号供給配線の捨てスペーサ５０の当接部５５は、前記信号供給配線の下配線および上配線と、その間のゲート絶縁膜３３と、前記オーバーコート絶縁膜４３とにより形成されている。
【００６７】
また、他のスペーサ当接部５６は、図８に示したように、前記ゲート配線３９と同じ金属膜により形成された下疑似電極５６ａと、前記ゲート絶縁膜３３と、前記ゲート絶縁膜３３の上に前記ドレイン配線４０と同じ金属膜により形成された上疑似電極５６ｂと、前記オーバーコート絶縁膜４３とにより形成されている。
【００６８】
すなわち、前記捨てスペーサ当接部５３，５４，５５，５６は、いずれも、前記表示エリアスペーサ当接部５１および注入口スペーサ当接部５２と同じ積層構造の積層膜により、前記表示エリアスペーサ当接部５１および注入口スペーサ当接部５２と高さに形成されている。
【００６９】
また、前記第２の基板材２０の複数の捨てスペーサ配置領域にはそれぞれ、図６〜図８に示したように、前記遮光膜４５と同じ金属膜（酸化クロム膜とクロム膜との積層膜）からなる疑似遮光膜４５ａと、前記対向電極４６と同じ透明導電膜からなる疑似対向電極４６ａとの積層膜が形成されており、前記複数の捨てスペーサ５０は、前記積層膜の上に、前記表示エリアスペーサ４８および注入口スペーサと同じ高さに形成されている。
【００７０】
前記表示エリアスペーサ４８および注入口スペーサと前記捨てスペーサ５０は、前記第２の基板材２０の上にフォトレジスト等の樹脂材料をスピンコート法により所定の膜厚に塗布し、その樹脂膜をフォトリソグラフィ法により柱状にパターニングすることにより、同じ工程で一括して形成されている。
【００７１】
なお、前記表示エリアスペーサ４９は、前記第２の基板材２０の複数の基板領域２１に設けられた配向膜４８により覆われており、また、前記表示エリアスペーサ当接部５１は、前記第１の基板材１０の複数の基板領域１１に設けられた配向膜４４により覆われている。
【００７２】
そして、前記第１の基板材１０と第２の基板材２０は、前記第２の基板材２０の基板領域２１と切り捨て部２２とに同じ高さに形成された前記表示エリアスペーサ４９および注入口スペーサと捨てスペーサ５０を、前記第１の基板材１０の基板領域１１と切り捨て部１２とに同じ高さに形成された前記スペーサ当接部５３，５４，５５，５６にそれぞれ当接させることにより、前記各スペーサ４９，５０により基板材１０，２０の間隔（基板材面間の間隔）ｄ０を規定されるとともに、前記前記第１の基板材１０に設けられた対向電極接続用クロス電極４１と、前記第２の基板材２０に設けられた対向電極４６のクロス電極接続部４７とを図示しない導電性クロス材により電気的に接続した状態で、これらの基板材１０，２０の間に前記複数の基板領域１１，１２にそれぞれ対応させて設けられた複数の枠状シール材５７と、前記第１の基板材１０の切り捨て部１２に対応する複数の捨てスペーサ配置領域Ｓ２の間の領域に設けられた捨てシール材５７ａとを介して接合されている。
【００７３】
この液晶セル集合体は、一方の基板材、例えば第２の基板材１の内面に、一辺を部分的に欠落させて液晶注入口５８を形成した前記枠状シール材５７と前記捨てシール材５７ａとを印刷するとともに、前記クロス電極４１と前記対向電極４６のクロス電極接続部４７とのいずれかの上に前記導電性クロス材を印刷し、前記第１と第２の基板材１０，２０を重ね合わせて加圧することにより、前記シール材５７および捨てシール材５７ａと前記クロス材とを押し潰しながら、前記第２の基板材２０に設けられた前記表示エリアスペーサ４９および注入口スペーサと捨てスペーサ５０を前記第１の基板材１０に形成された前記スペーサ当接部５３，５４，５５，５６にそれぞれ当接させて前記基板材１０，２０の間隔ｄ０を規定し、その状態で前記シール材５７および捨てシール材５７ａを硬化させることにより、前記第１と第２の基板材１０，２０を前記枠状シール材２７および捨てシール材５７ａを介して接合するとともに、前記クロス電極４１と前記対向電極４６のクロス電極接続部４７との間に挟持された前記クロス材を硬化または乾燥させることにより組立てられる。
【００７４】
そして、前記液晶セル集合体は、前記第１の基板材１０を、その複数の基板領域１１の輪郭に対応するカットラインＬ１０に沿って切断して前記複数の基板領域１１と切り捨て部１２とに切り離すとともに、前記第２の基板材２０を、その複数の基板領域２１の輪郭に対応するカットラインＬ２０に沿って切断して前記複数の基板領域２１と切り捨て部２２とに切り離すことにより、個々の液晶セルに分離される。
【００７５】
また、分離された前記液晶セルは、その内部、つまり一対の基板間の前記枠状シール材５７により囲まれた領域に、前記枠状シール材５７を部分的に欠落させて形成された液晶注入口５８から液晶を注入し、前記注入口５８を封止することにより液晶表示素子とされる。
【００７６】
前記液晶セル集合体は、前記第２の基板材２０の複数の基板領域２１の周囲に確保された切り捨て部２２に、前記複数の基板領域２１をそれぞれ囲んで、他方の基板材である第１の基板材１０に当接する複数の捨てスペーサ５０を所定のピッチで設けているため、前記第１と第２の基板材１０，２０の複数の基板領域１１，２１をそれぞれ接合する前記複数の枠状シール材５７にギャップ材を混入すること無く、前記第１と第２の基板材１０，２０の前記枠状シール材５７によるシール部の間隔ｄ０を、前記複数の捨てスペーサ５０により、前記第１と第２の基板材１０，２０の基板領域１１，２１間のギャップ、つまりセルギャップ（複数の画素電極３０と対向電極４６とが互いに対向する複数の画素部の配向膜４４，４８間の間隔）ｄが所定の値になるように規定することができる。
【００７７】
なお、前記捨てスペーサ５０は、前記液晶セル集合体の第１の基板材１０と第２の基板材２０とをそれぞれ前記複数の基板領域の輪郭（カットラインＬ１０，Ｌ２０）に沿って切断して個々の液晶セルに分離する際に、前記切り捨て部１２，２２と一緒に除去されるが、前記複数の枠状シール材を介して接合された第１と第２の基板材１０，２０の間隔ｄ０は、前記捨てスペーサ５０により規定された値に保たれる。
【００７８】
そして、前記表示エリアスペーサ４８および注入口スペーサと前記捨てスペーサ５０は、上述したように、前記第２の基板材２０の上に樹脂材料を所定の膜厚に塗布し、その樹脂膜をパターニングすることにより形成することができるため、前記表示エリアスペーサ４８および注入口スペーサと前記捨てスペーサ５０の高さは任意に選ぶことができる。
【００７９】
したがって、この液晶セル集合体によれば、前記表示エリアスペーサ４８および注入口スペーサと前記捨てスペーサ５０の高さを小さくすることにより前記第１と第２の基板材１０，２０の基板領域１１，２１間のギャップｄを狭くし、液晶層厚が小さい高応答速度の液晶表示素子を得ることができる。
【００８０】
また、この実施例では、前記第２の基板材２０の切り捨て部２２を前記第１の基板材１０の切り捨て部１２と前記基板領域１１の端子配列部１１ａ，１１ｂとに対向させるとともに、前記第２の基板材２０の前記切り捨て部２２に、前記第１の基板材１０の切り捨て部１２と前記基板領域１１の端子配列部１１ａ，１１ｂとに当接する複数の捨てスペーサ５０を設けているため、前記基板領域１１の端子配列部１１ａ，１１ｂにおいても、前記捨てスペーサ５０により前記第１と第２の基板材１０，２０の間隔ｄ０を規定することができる。
【００８１】
さらに、この実施例では、前記第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂのゲート配線３９およびドレイン配線４０の導出部と、前記端子配列部１１ａ，１１ｂのゲート配線およびドレイン配線の導出領域Ｂ，Ｃ以外の部分と、切り捨て部１２とにそれぞれ同じ高さの捨てスペーサ当接部５３，５４，５５，５６を形成するとともに、前記第２の基板材２０の切り捨て部２２に、前記第１の基板材１０の前記捨てスペーサ当接部５３，５４，５５，５６にそれぞれ対応させて複数の捨てスペーサ５０を同じ高さに形成しているため、前記第１と第２の基板材１０，２０の間隔ｄ０を、枠状シール材５７によるシール部の全周にわたって均一にすることができる。
【００８２】
しかも、この実施例では、前記捨てスペーサ当接部５３，５４，５５，５６を、前記表示エリアスペーサ支持部５１および注入口スペーサ支持部５２を形成する積層膜と同じ積層構造の積層膜により形成するとともに、前記捨てスペーサ５０を、前記表示エリアスペーサ４９および注入口スペーサと同じ高さに形成しているため、前記第１と第２の基板材１０，２０の間隔ｄ０を、前記基板領域１１，２１の全域にわたって均一にすることができる。
【００８３】
なお、前記表示エリアスペーサ当接部５１と表示エリアスペーサ４９は上述したように配向膜４４，４８により覆われているのに対し、前記注入口スペーサ当接部５２および捨てスペーサ当接部５３，５４，５５，５６、２２と注入口スペーサおよび捨てスペーサ５０の上には配向膜が無いため、前記注入口スペーサおよび捨てスペーサ５０により規定される基板材１０，２０の間隔は、前記表示エリアスペーサ４９により規定される間隔よりも前記配向膜４４，４８の両方の膜厚分だけ小さくなる。
【００８４】
しかし、前記配向膜４４，４８の膜厚は、０．０５μｍ程度と極めて薄いため、前記注入口スペーサおよび捨てスペーサ５０により規定される基板材間隔と、前記表示エリアスペーサ４９により規定される基板材間隔との差は０．１μｍ程度であり、この程度の差であれば、第１と第２の基板材１０，２０の間隔ｄ０が、前記基板領域１１，２１の全体にわたって均一であると見なすことができる。
【００８５】
この液晶セル集合体において、前記表示エリアスペーサ４８および注入口スペーサと前記捨てスペーサ５０捨てスペーサは、前記第１と第２の基板材１０，２０の間隔ｄ０を、これらの基板材１０，２０の基板領域１１，２１間のギャップｄが０．７μｍ〜２．２μｍの範囲になる値に規定する高さに形成するのが好ましく、このようにすることにより、前記液晶表示素子の液晶層厚を０．７μｍ〜２．２μｍの範囲にすることができる。
【００８６】
そして、前記液晶表示素子の液晶層厚がこの範囲であれば、応答速度を充分速くするとともに、液晶層厚が小さすぎないため、液晶表示素子のΔｎｄ（液晶の屈折率異方性Δｎと液晶層厚ｄとの積）の値を所定の値にするための適切な液晶材料の選択が容易である。
【００８７】
この液晶表示素子は、その高応答速度が速いため、例えばフィールドシーケンシャル液晶表示装置の液晶表示素子に適している。
【００８８】
このような液晶層厚が０．７μｍ〜２．２μｍの液晶表示素子を得るには、前記液晶セル集合体の表示エリアスペーサ４９および注入口スペーサと捨てスペーサ５０の高さを、前記第１と第２の基板材１０，２０の基板領域１１，２１間のギャップ（以下、セルギャップと言う）ｄが０．７μｍ〜２．２μｍになるように設定すればよい。
【００８９】
例えば、前記液晶セル集合体において、前記ゲート配線３９の膜厚を０．２３μｍ、ゲート絶縁膜３３の膜厚を０．２５μｍ、画素電極３０の膜厚を０．０５μｍ、ドレイン配線４０の膜厚を０．４２５μｍ、オーバーコート絶縁膜４３の膜厚を０．２０μｍ、遮光膜４５の膜厚を０．１７μｍ、対向電極４６の膜厚を０．１４μｍとし、配向膜４４，４８の膜厚をそれぞれ０．０５μｍとすると、前記セルギャップｄを例えば１．５μｍにするには、前記第１と第２の基板材１０，２０の間隔ｄ０を２．０４μｍにすればよい。
【００９０】
この実施例では、図５に示したように、前記表示エリアスペーサ４９を、遮光膜４５と対向電極４６との積層膜の上に形成し、前記表示エリアスペーサ当接部５１を、ゲート配線３９と、ゲート絶縁膜３３と、ドレイン配線４０と同じ金属膜からなる疑似電極５１ａと、オーバーコート絶縁膜４３との積層膜により形成して、前記表示エリアスペーサ４９を前記表示エリアスペーサ当接部５１に、前記表示エリアスペーサ４９を覆って設けられた配向膜４８と前記表示エリアスペーサ当接部５１を覆って設けられた配向膜４４とを介して当接させているため、前記基板材１０，２０の間隔ｄ０を２．１３μｍに規定するために必要な前記表示エリアスペーサ４９の高さは０．５２５μｍである。
【００９１】
また、この実施例では、前記注入口スペーサと捨てスペーサ５０を、前記表示エリアスペーサ４９の下地膜である前記遮光膜４５と対向電極４６の積層膜と同じ積層構造の積層膜の上に形成するとともに、前記注入口スペーサ当接部５２と捨てスペーサ当接部５３，５４，５５，５６を、前記表示エリアスペーサ当接部５１と同じ積層構造の積層膜により形成しているため、前記基板材１０，２０の間隔ｄ０を上記のように２．１３μｍに規定するためには、前記注入口スペーサと捨てスペーサ５０とをそれぞれ、前記表示エリアスペーサ４９と同じ０．５２５μｍの高さに形成すればよい。
【００９２】
一方、前記枠状シール材５７と捨てシール材５７ａは、前記第１と第２の基板材１０，２０の間隔ｄ０を前記表示エリアスペーサ４９と注入口スペーサと捨てスペーサ５０とにより規定される値に調整したときの前記枠状シール材５７によるシール部の各部の基板材間ギャップ（第１の基板材１０のオーバーコート絶縁膜４３と第２の基板材２０の基板材面との間隔）および前記捨てシール材５７ａによる接合部の基板材間ギャップのうち、最も大きい基板材間ギャップよりも厚く印刷すればよい。
【００９３】
この実施例では、前記第１の基板材１０の枠状シール材５７によるシール部のうち、ゲート配線３９上のシール部が、図６に示したように、前記ゲート配線３９とゲート絶縁膜３３とオーバーコート絶縁膜４３との積層膜からなっており、ドレイン配線４０上のシール部が、図７に示したように、前記ゲート絶縁膜３３とドレイン配線４０とオーバーコート絶縁膜４３との積層膜からなっており、ゲート配線３９およびドレイン配線４０の無い部分のシール部が、図８に示したように、前記ゲート絶縁膜３３とオーバーコート絶縁膜４３との積層膜からなっている。また、前記第１の基板材１０の捨てシール材５７ａによる接合部は、図示しないが、前記ゲート絶縁膜３３とオーバーコート絶縁膜４３との積層膜からなっている。
【００９４】
すなわち、前記シール部の各部の基板材間ギャップのうち、最も大きい基板材間ギャップは、前記ゲート配線３９およびドレイン配線４０の無い部分のシール部のギャップであり、前記捨てシール材５７ａによる接合部の基板材間ギャップは、前記ゲート配線３９およびドレイン配線４０の無い部分のシール部のギャップと同じである。
【００９５】
したがって、前記枠状シール材５７と捨てシール材５７ａは、前記ゲート配線３９およびドレイン配線４０の無い部分のシール部と、前記捨てシール材５７ａによる接合部の基板材間ギャップよりも厚く印刷すればよく、このような厚さに前記枠状シール材５７と捨てシール材５７ａを印刷することにより、前記第１と第２の基板材１０，２０の基板領域１１，２１を、前記枠状シール材５７により前記シール部の全域にわたって確実に接合するとともに、前記第１と第２の基板材１０，２０の切り捨て領域１２，２２を、前記捨てシール材５７ａにより確実に接合することができる。
【００９６】
さらに、この実施例では、前記表示エリアスペーサ支持部５１および注入口スペーサ支持部５２と捨てスペーサ当接部５３，５４，５５，５６とをそれぞれ同じ積層構造の積層膜により形成し、前記表示エリアスペーサ４９および注入口スペーサと捨てスペーサ５０とをそれぞれ同じ高さに形成しているため、前記表示エリアスペーサ支持部５１および注入口スペーサ支持部５２と捨てスペーサ当接部５３，５４，５５，５６とを同じ工程で一括して形成するとともに、前記表示エリアスペーサ４９および注入口スペーサと捨てスペーサ５０とを同じ工程で一括して形成することができ、したがって、液晶セル集合体の製作コストを低減することができる。
【００９７】
なお、上記第１の実施例では、第２の基板材２０に設けられた遮光膜４５を、その周縁が前記枠状シール材５７によるシール部の内周縁部に僅かな幅で重なる外形に形成し、前記遮光膜４５の上の対向電極４６を、その周縁が前記シール部より内側に位置する外形に形成することにより、前記第２の基板材２０のシール部を、この第２の基板材２０の基板材面により形成しているが、前記第２の基板材２０のシール部は、前記遮光膜４５と対向電極４６のいずれか一方または両方を、その周縁が前記シール部の外周縁近くに位置する外形に形成することにより、前記遮光膜４５と対向電極４６のいずれか一方または両方により形成してもよく、また、前記第１の基板材１０のシール部も、上記実施例の構造に限らず、他の構造としてもよい。
【００９８】
図９〜図１１はこの発明の第２の実施例を示しており、図９は液晶セル集合体のゲート配線３９上のシール部の断面図、図１０は前記液晶セル集合体のドレイン配線４０上のシール部の断面図、図１１は前記液晶セル集合体のゲート配線３９およびドレイン配線４０の無い部分のシール部の断面図である。
【００９９】
この実施例の液晶セル集合体は、第２の基板材２０に設けられた遮光膜４５と対向電極４６の両方を、その周縁が枠状シール材５７によるシール部の外周縁近くに位置する外形に形成することにより、前記第２の基板材２０のシール部を、前記遮光膜４５と対向電極４６との積層膜により形成したものであり、第１の基板材１０のシール部は、上述した第１の実施例と同じである。
【０１００】
図１２〜図１４はこの発明の第３の実施例を示しており、図１２は液晶セル集合体のゲート配線３９上のシール部の断面図、図１３は前記液晶セル集合体のドレイン配線４０上のシール部の断面図、図１４は前記液晶セル集合体のゲート配線３９およびドレイン配線４０の無い部分のシール部の断面図である。
【０１０１】
この実施例の液晶セル集合体は、第２の基板材２０のシール部を、前記第２の実施例と同様に、遮光膜４５と対向電極４６との積層膜により形成するとともに、第１の基板材１０に設けられたゲート絶縁膜３３とオーバーコート絶縁膜４３をシール部に対応する部分を欠落させた形状に形成することにより、第１の基板材１０のシール部のうち、ゲート配線３９上のシール部を、図１２に示したように、前記ゲート配線３９のみの単層膜により形成し、ドレイン配線４０上のシール部を、図１３に示したように、前記ドレイン配線４０のみの単層膜により形成し、ゲート配線３９およびドレイン配線４０の無い部分のシール部を、図１４に示したように、第１の基板材１０の基板材面により形成したものである。
【０１０２】
図１５〜図１７はこの発明の第４の実施例を示しており、図１５は液晶セル集合体のゲート配線３９上のシール部の断面図、図１６は前記液晶セル集合体のドレイン配線４０上のシール部の断面図、図１７は前記液晶セル集合体のゲート配線３９およびドレイン配線４０の無い部分のシール部の断面図である。
【０１０３】
この実施例の液晶セル集合体は、第２の基板材２０のシール部を、前記第１の実施例と同様に、第１の基板材１０の基板材面により形成し、第１の基板材１０のゲート配線３９上のシール部と、ドレイン配線４０上のシール部と、ゲート配線３９およびドレイン配線４０の無い部分のシール部をそれぞれ、前記第３の実施例と同様に、ゲート配線３９のみの単層膜と、ドレイン配線４０のみの単層膜と、第１の基板材１０の基板材面により形成したものである。
【０１０４】
図１８〜図２０はこの発明の第５の実施例を示しており、図１８は液晶セル集合体のゲート配線３９上のシール部の断面図、図１９は前記液晶セル集合体のドレイン配線４０上のシール部の断面図、図２０は前記液晶セル集合体のゲート配線３９およびドレイン配線４０の無い部分のシール部の断面図である。
【０１０５】
この実施例の液晶セル集合体は、第１の基板材１０のゲート配線３９上のシール部と、ドレイン配線４０上のシール部と、ゲート配線３９およびドレイン配線４０の無い部分のシール部とを、同じ積層構造の積層膜により同じ高さに形成したものである。
【０１０６】
すなわち、この実施例では、ゲート配線３９上のシール部を、図１８に示したように、前記ゲート配線３９と、ゲート絶縁膜３３と、前記ゲート絶縁膜３３の上にドレイン配線４０と同じ金属膜により形成された疑似電極５９と、オーバーコート絶縁膜４３とにより形成し、ドレイン配線４０上のシール部を、図１９に示したように、第１の基板材１０面にゲート配線３９と同じ金属膜により形成された疑似電極６０と、ゲート絶縁膜３３と、前記ドレイン配線４０と、オーバーコート絶縁膜４３とにより形成し、ゲート配線３９およびドレイン配線４０の無い部分のシール部を、図２０に示したように、第１の基板材１０面にゲート配線３９と同じ金属膜により形成された疑似電極６１と、ゲート絶縁膜３３と、前記ゲート絶縁膜３３の上にドレイン配線４０と同じ金属膜により形成された疑似電極６２と、オーバーコート絶縁膜４３とにより形成している。
【０１０７】
この実施例の液晶セル集合体は、第１の基板材１０のゲート配線３９上のシール部と、ドレイン配線４０上のシール部と、ゲート配線３９およびドレイン配線４０の無い部分のシール部とを同じ高さに形成したものであれるため、第１の実施例で説明したように第１と第２の基板材１０，２０を重ね合わせて加圧することにより前記基板材１０，２０の間隔を表示エリアスペーサ４９と注入口スペーサと捨てスペーサ５０により規定する際の枠状シール材５７の潰れ広がり幅を、シール部の全周にわたって略均一にし、各辺が直線状の良好な枠形状のシール部を形成することができる。
【０１０８】
なお、この実施例では、第２の基板材２０のシール部を、図１８〜図２０のように遮光膜４５と対向電極４６との積層膜により形成しているが、前記第２の基板材２０のシール部は、前記遮光膜４５と対向電極４６のいずれか一方または両方により形成してもよい。
【０１０９】
また、上述した第１の実施例では、スペーサ当接部５１，５２，５３，５４，５５，５６を、ゲート配線３９またはそれと同じ金属膜により形成された疑似電極５１ａ，５６ａと、ゲート絶縁膜３３と、ドレイン配線４０またはそれと同じ金属膜により形成された疑似電極５３ａ，５６ｂと、オーバーコート絶縁膜４３との積層膜により形成しているが、前記スペーサ当接部５１，５２，５３，５４，５５，５６は、前記積層膜のうちの一部の膜を省略した構造としてもよく、あるいは、第１の基板材１０に設けられた前記各膜に開口を形成することにより、前記第１の基板材１０面をスペーサ当接部としてもよい。
【０１１０】
さらに、上記第１の実施例では、表示エリアスペーサ４９と注入口スペーサと捨てスペーサ５０を遮光膜４５と対向電極４６が設けられた第２の基板材２０に設け、画素電極３０とＴＦＴ３１とゲート配線３９およびドレイン配線４０が設けられた第１の基板材１０に前記スペーサの当接部５１，５２，５３，５４，５５，５６を形成しているが、前記スペーサを前記第１の基板材に設け、前記スペーサの当接部を前記第２の基板材に形成してもよい。
【０１１１】
また、上記実施例の液晶セル集合体は、アクティブマトリックス型液晶セルの集合体であるが、この発明は、単純マトリックス型液晶セルの集合体にも適用することができる。
【０１１２】
【発明の効果】
この発明の液晶セル集合体は、第１の基板材の複数の基板領域それぞれに、前記ゲート配線、ゲート絶縁膜、ドレイン配線、及びオーバーコート絶縁膜の積層膜によって形成された複数の表示エリアスペーサ当接部と、前記第２の基板材の前記切り捨て部に、前記複数の基板領域をそれぞれ囲んで設けられ、前記表示エリアスペーサ当接部を形成する積層膜によって形成された捨てスペーサ当接部と、前記第２の基板材の複数の基板領域それぞれに形成され、前記複数の表示エリアスペーサ当接部に対応する表示エリアスペーサと、前記第２の基板材の複数の切り捨て部に形成された前記複数の捨てスペーサ当接部に対応させて前記表示エリアスペーサと同じ高さに形成された複数の捨てスペーサとを設けることにより、前記第１と第２の基板材の複数の基板領域をそれぞれ接合する枠状シール材にギャップ材を混入すること無く前記第１と第２の基板材の間隔を規定したものであるため、前記第１と第２の基板材の基板領域間のギャップを狭くし、液晶層厚が小さい高応答速度の液晶表示素子を得ることができる。
【０１１３】
この発明の液晶セル集合体において、前記捨てスペーサは、前記第１と第２の基板材の間隔を、これらの基板材の基板領域間のギャップが０．７μｍ〜２．２μｍの範囲になる値に規定する高さに形成するのが好ましく、このようにすることにより、前記液晶表示素子の液晶層厚を０．７μｍ〜２．２μｍの範囲にすることができる。
【０１１４】
そして、前記液晶表示素子の液晶層厚がこの範囲であれば、応答速度を充分速くするとともに、液晶層厚が小さすぎないため、液晶表示素子のΔｎｄの値を所定の値にするための適切な液晶材料の選択が容易である。
【０１１５】
また、この液晶セル集合体において、前記第１の基板材の複数の基板領域に、第２の基板材の複数の基板領域の外側に張り出す端子配列部が形成されている場合は、前記第２の基板材の切り捨て部を前記第１の基板材の切り捨て部と前記基板領域の端子配列部とに対向させるとともに、前記第２の基板材の前記切り捨て部に、前記第１の基板材の切り捨て部と前記基板領域の端子配列部とに当接する複数の捨てスペーサを設けるのが望ましく、このようにすることにより、前記基板領域の端子配列部においても、前記捨てスペーサにより前記第１と第２の基板材の間隔を規定することができる。
【０１１６】
さらに、この発明の液晶セル集合体において、前記第１の基板材の複数の基板領域にそれぞれ設けられた前記複数のゲート配線およびドレイン配線は、その一端が前記第１の基板材の基板領域の端子配列部に導出されており、前記第１の基板材の基板領域の端子配列部の前記ゲート配線およびドレイン配線の導出部と、前記端子配列部のゲート配線およびドレイン配線の導出領域以外の部分と、切り捨て部とにそれぞれ同じ高さの捨てスペーサ当接部を形成するのが好ましく、このようにすることにより、前記第１と第２の基板材の間隔を、枠状シール材によるシール部の全周にわたって均一にすることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例を示す液晶セル集合体の一部分の平面図。
【図２】同じく前記液晶セル集合体の第１の基板材の１つの基板領域とその周囲の切り捨て部の拡大平面図。
【図３】同じく前記液晶セル集合体の第１の基板の基板領域の１つの画素部の拡大平面図。
【図４】図３のIV―IV線に沿う拡大断面図
【図５】図３のV―V線に沿う拡大断面図。
【図６】図２のVI―VI線に沿う拡大断面図。
【図７】図２のVII―VII線に沿う拡大断面図。
【図８】図２のVIII―VIII線に沿う拡大断面図。
【図９】この発明の第２の実施例を示す液晶セル集合体のゲート配線上のシール部の断面図。
【図１０】同じく前記液晶セル集合体のドレイン配線上のシール部の断面図。
【図１１】同じく前記液晶セル集合体のゲート配線およびドレイン配線の無い部分のシール部の断面図。
【図１２】この発明の第３の実施例を示す液晶セル集合体のゲート配線上のシール部の断面図。
【図１３】同じく前記液晶セル集合体のドレイン配線上のシール部の断面図。
【図１４】同じく前記液晶セル集合体のゲート配線およびドレイン配線の無い部分のシール部の断面図。
【図１５】この発明の第４の実施例を示す液晶セル集合体のゲート配線上のシール部の断面図。
【図１６】同じく前記液晶セル集合体のドレイン配線上のシール部の断面図。
【図１７】同じく前記液晶セル集合体のゲート配線およびドレイン配線の無い部分のシール部の断面図。
【図１８】この発明の第５の実施例を示す液晶セル集合体のゲート配線上のシール部の断面図。
【図１９】同じく前記液晶セル集合体のドレイン配線上のシール部の断面図。
【図２０】同じく前記液晶セル集合体のゲート配線およびドレイン配線の無い部分のシール部の断面図。
【符号の説明】
１０，２０…基板材
１１，２１…基板領域
１１ａ，１１ｂ…端子配列部
１２，２１…切り捨て部
Ｌ１０，Ｌ２０…カットライン
３０…画素電極
３１…ＴＦＴ（薄膜トランジスタ）
３２…ゲート電極
３３…ゲート絶縁膜
３４…ｉ型半導体膜
３６…ｎ型半導体膜
３７…ソース電極
３８…ドレイン電極
３９…ゲート配線
４０…ドレイン配線
４４…配向膜
４５…遮光膜
４６…対向電極
４８…配向膜
４９…表示エリアスペーサ
５０…捨てスペーサ
５１…表示エリアスペーサ当接部
５３，５４，５５，５６…捨てスペーサ当接部
５７…枠状シール材
【発明の属する技術分野】
この発明は液晶セル集合体に関するものである。
【０００２】
【従来の技術】
液晶セル集合体は、液晶セルの一方の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ第１の電極が設けられた第１の基板材と、前記液晶セルの他方の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ前記第１の電極と対向する第２の電極が設けられた第２の基板材とを、これらの基板材の間に前記複数の基板領域にそれぞれ対応させて設けられた複数の枠状シール材を介して接合したものであり、前記第１と第２の基板材の間隔は、前記枠状シール材に球状粒子からなるギャップ材を混入し、そのギャップ材を前記第１の基板材と第２の基板材との間に挟持させることにより、第１と第２の基板材の基板領域間のギャップ（セルギャップ）が所定の値になるように規定されている。
【０００３】
前記液晶セル集合体は、前記第１の基板材と第２の基板材とをそれぞれ、前記複数の基板領域の輪郭に沿って切断することにより個々の液晶セルに分離され、分離された液晶セルは、その内部、つまり一対の基板間の前記枠状シール材により囲まれた領域に、前記枠状シール材を部分的に欠落させて形成された液晶注入口から液晶を注入し、前記注入口を封止することにより液晶表示素子とされる。
【０００４】
【発明が解決しようとする課題】
ところで、ＴＮ型の液晶表示素子の液晶層厚は４μｍ〜５μｍに設定されているが、最近では、液晶表示素子の応答速度を速くするために液晶層厚をできるだけ小さくすることが望まれており、そのためには、前記液晶セル集合体の第１と第２の基板材の基板領域間のギャップを、例えば１．５μｍ程度に狭くする必要がある。
【０００５】
しかし、第１と第２の基板材の複数の基板領域をそれぞれ接合する複数の枠状シール材に球状粒子からなるギャップ材を混入し、そのギャップ材により第１と第２の基板材の間隔を規定している従来の液晶セル集合体は、前記ギャップ材の小径化に限界があるため、第１と第２の基板材の基板領域間のギャップを狭くすることができず、したがって、液晶層厚が小さい高応答速度の液晶表示素子を得ることはできなかった。
【０００６】
この発明は、第１と第２の基板材の基板領域間のギャップを狭くし、液晶層厚が小さい高応答速度の液晶表示素子を得ることができる液晶セル集合体を提供することを目的としたものである。
【０００７】
【課題を解決するための手段】
この発明の液晶セル集合体は、液晶セルの一方の基板となる複数の基板領域とこれらの基板領域の周囲に確保された切り捨て部とを有し、前記複数の基板領域にそれぞれマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、これらの複数のゲート配線を覆うゲート絶縁膜と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線と、これらの複数のドレイン配線を覆うオーバーコート絶縁膜とが設けられた第１の基板材と、前記液晶セルの他方の基板となる複数の基板領域とこれらの基板領域の周囲に確保された切り捨て部とを有し、前記複数の基板領域にそれぞれ前記画素電極と対向する第２の電極が設けられた第２の基板材と、前記第１の基板材の複数の基板領域それぞれに、前記ゲート配線、ゲート絶縁膜、ドレイン配線、及びオーバーコート絶縁膜の積層膜によって形成された複数の表示エリアスペーサ当接部と、前記第２の基板材の前記切り捨て部に、前記複数の基板領域をそれぞれ囲んで設けられ、前記表示エリアスペーサ当接部を形成する積層膜によって形成された捨てスペーサ当接部と、前記第２の基板材の複数の基板領域それぞれに形成され、前記複数の表示エリアスペーサ当接部に対応する表示エリアスペーサと、前記第２の基板材の複数の切り捨て部に形成された前記複数の捨てスペーサ当接部に対応させて前記表示エリアスペーサと同じ高さに形成された複数の捨てスペーサと、前記第１と第２の基板材との間に前記複数の基板領域にそれぞれ対応させて設けられ、前記第１と第２の基板材の間隔を前記表示エリアスペーサと前記複数の捨てスペーサにより規定させて、接合する複数の枠状シール材とを備えることを特徴とするものである。
【０００８】
この液晶セル集合体は、第１の基板材の複数の基板領域それぞれに、前記ゲート配線、ゲート絶縁膜、ドレイン配線、及びオーバーコート絶縁膜の積層膜によって形成された複数の表示エリアスペーサ当接部と、前記第２の基板材の前記切り捨て部に、前記複数の基板領域をそれぞれ囲んで設けられ、前記表示エリアスペーサ当接部を形成する積層膜によって形成された捨てスペーサ当接部と、前記第２の基板材の複数の基板領域それぞれに形成され、前記複数の表示エリアスペーサ当接部に対応する表示エリアスペーサと、前記第２の基板材の複数の切り捨て部に形成された前記複数の捨てスペーサ当接部に対応させて前記表示エリアスペーサと同じ高さに形成された複数の捨てスペーサとを設けているため、前記第１と第２の基板材の複数の基板領域をそれぞれ接合する複数の枠状シール材にギャップ材を混入すること無く、前記第１と第２の基板材の間隔を、前記複数の捨てスペーサにより、前記第１と第２の基板材の基板領域間のギャップが所定の値になるように規定することができる。
【０００９】
なお、前記捨てスペーサは、前記液晶セル集合体の第１の基板材と第２の基板材とをそれぞれ前記複数の基板領域の輪郭に沿って切断して個々の液晶セルに分離する際に、前記切り捨て部と一緒に除去されるが、前記複数の枠状シール材を介して接合された第１と第２の基板材の間隔は、前記捨てスペーサにより規定された値に保たれる。
【００１０】
そして、前記捨てスペーサは、前記基板材の上に樹脂材料を所定の膜厚に塗布し、その樹脂膜をパターニングすることにより形成することができるため、この捨てスペーサの高さは任意に選ぶことができる。
【００１１】
したがって、この液晶セル集合体によれば、前記捨てスペーサの高さを小さくすることにより前記第１と第２の基板材の基板領域間のギャップを狭くし、液晶層厚が小さい高応答速度の液晶表示素子を得ることができる。
【００１２】
このように、この発明の液晶セル集合体は、第１の基板材の複数の基板領域それぞれに、前記ゲート配線、ゲート絶縁膜、ドレイン配線、及びオーバーコート絶縁膜の積層膜によって形成された複数の表示エリアスペーサ当接部と、前記第２の基板材の前記切り捨て部に、前記複数の基板領域をそれぞれ囲んで設けられ、前記表示エリアスペーサ当接部を形成する積層膜によって形成された捨てスペーサ当接部と、前記第２の基板材の複数の基板領域それぞれに形成され、前記複数の表示エリアスペーサ当接部に対応する表示エリアスペーサと、前記第２の基板材の複数の切り捨て部に形成された前記複数の捨てスペーサ当接部に対応させて前記表示エリアスペーサと同じ高さに形成された複数の捨てスペーサとを設けることにより、前記第１と第２の基板材の複数の基板領域をそれぞれ接合する枠状シール材にギャップ材を混入すること無く前記第１と第２の基板材の間隔を規定したものであるため、前記第１と第２の基板材の基板領域間のギャップを狭くし、液晶層厚が小さい高応答速度の液晶表示素子を得ることができる。
【００１３】
この発明の液晶セル集合体において、前記捨てスペーサは、前記第１と第２の基板材の間隔を、これらの基板材の基板領域間のギャップが０．７μｍ〜２．２μｍの範囲になる値に規定する高さに形成するのが好ましい。
【００１４】
また、この液晶セル集合体において、前記第１の基板材の複数の基板領域に、第２の基板材の複数の基板領域の外側に張り出す端子配列部が形成されている場合は、前記第２の基板材の切り捨て部を前記第１の基板材の切り捨て部と前記基板領域の端子配列部とに対向させるとともに、前記第２の基板材の前記切り捨て部に、前記第１の基板材の切り捨て部と前記基板領域の端子配列部とに当接する複数の捨てスペーサを設けるのが望ましい。
【００１５】
さらに、この発明において、第１の基板材の複数の基板領域にそれぞれ設けられた前記複数のゲート配線およびドレイン配線は、その一端が前記第１の基板材の基板領域の端子配列部に導出されており、前記第１の基板材の基板領域の端子配列部の前記ゲート配線およびドレイン配線の導出部と、前記端子配列部のゲート配線およびドレイン配線の導出領域以外の部分と、切り捨て部とにそれぞれ同じ高さの捨てスペーサ当接部が形成されることのが好ましい。
【００１６】
【発明の実施の形態】
図１〜図８はこの発明の第１の実施例を示しており、図１は液晶セル集合体の一部分の平面図、図２は前記液晶セル集合体の第１の基板材の１つの基板領域とその周囲の切り捨て部の拡大平面図、図３は前記第１の基板の基板領域の１つの画素部の拡大平面図、図４および図５は図３のIV―IV線およびV―V線に沿う拡大断面図、図６は図２のVI―VI線に沿う拡大断面図、図７は図２のVII―VII線に沿う拡大断面図、図８は図２のVIII―VIII線に沿う拡大断面図である。
【００１７】
この液晶セル集合体は、液晶セルの一方の基板、例えば光の入射側である後側の基板となる複数の基板領域１１とこれらの基板領域１１の周囲に確保された切り捨て部１２とを有し、前記複数の基板領域１１にそれぞれ第１の電極３０が設けられた第１の基板材１０と、前記液晶セルの他方の基板、例えば光の出射側である前側の基板となる複数の基板領域２１とこれらの基板領域２１の周囲に確保された切り捨て部２２とを有し、前記複数の基板領域２１にそれぞれ前記第１の電極３０と対向する第２の電極４６が設けられた第２の基板材３０とを、これらの基板材１０，２０の間に前記複数の基板領域１１，２１にそれぞれ対応させて設けられた複数の枠状シール材５７を介して接合したものである。
【００１８】
なお、前記第１と第２の基板材１０，２０は、０．７ｍｍ程度の厚さの透明板（例えばガラス板）からなっており、前記第１の基板材１０は、その複数の基板領域１１の輪郭に対応するカットラインＬ１０に沿って切断することにより、前記複数の基板領域１１と切り捨て部１２とに切り離され、前記第２の基板材２０は、その複数の基板領域２１の輪郭に対応するカットラインＬ２０に沿って切断することにより、前記複数の基板領域２１と切り捨て部２２とに切り離される。
【００１９】
この実施例の液晶セル集合体は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型液晶セルの集合体であり、前記第１の基板材１０の複数の基板領域１１に設けられた第１の電極３０は、行方向および列方向にマトリックス状に配列形成された複数の画素電極、前記第２の基板材２０の複数の基板領域２１に設けられた第２の電極４６は、前記複数の画素電極３０と対向する一枚膜状の対向電極である。
【００２０】
まず、第１の基板材１０について説明すると、この第１の基板材１０の複数の基板領域１１はそれぞれ、図１および図２に示したように、その左右の側縁のいずれか一方と、上下の側縁のいずれか一方、例えば図において右側の側縁と、下側の側縁に、前記第２の基板材２０の複数の基板領域２１の外側に張り出す端子配列部１１ａ，１１ｂを有しており、これらの基板領域１１の前記端子配列部１１ａ，１１ｂを除く領域の周縁部が、前記枠状シール材５７によるシール部となっている。
【００２１】
そして、この第１の基板材１０の複数の基板領域１１にはそれぞれ、前記枠状シール材５７により囲まれた領域内にマトリックス状に配列形成された前記複数の画素電極３０と、前記複数の画素電極３０にそれぞれ接続された複数のＴＦＴ３１と、前記複数のＴＦＴ３１にゲート信号を供給する複数のゲート配線３９と、前記複数のＴＦＴ３１にデータ信号を供給する複数のドレイン配線４０が設けられており、前記複数のゲート配線３９の一端は、前記基板領域１１の右側縁の端子配列部１１ａに導出され、前記複数のドレイン配線４０の一端は、前記基板領域１１の下側縁のドライバ搭載部１１ｂに導出されている。
【００２２】
図１および図２において、二点鎖線で囲まれた領域Ａは、前記複数の画素電極３０の配列領域を示しており、また、二点鎖線で囲まれた領域Ｂ，Ｃは、前記複数のゲート配線３９の導出領域と、前記複数のドレイン配線４０の導出領域を示している。
【００２３】
前記複数のＴＦＴ３１は、図３および図４に示したように、基板材１０面に形成されたゲート電極３２と、このゲート電極３２を覆って基板材全体に形成されたゲート絶縁膜３３と、前記ゲート絶縁膜３３の上に前記ゲート電極３２と対向させて形成されたｉ型半導体膜３４と、このｉ型半導体膜３４のチャンネル領域となる中央部の上に設けられたブロッキング絶縁膜３５と、前記ｉ型半導体膜３４の両側部の上にｎ型半導体膜３６を介して形成されたソース電極３７およびドレイン電極３８とからなっている。
【００２４】
なお、図４では前記ソース電極３７とドレイン電極３８を単層膜として示しているが、このソース電極３７とドレイン電極３８は、前記ｎ型半導体膜３６とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜とからなっている。
【００２５】
また、前記複数のゲート配線３９は、基板材１０面に、各画素電極行の一側にそれぞれ沿わせて形成されており、これらのゲート配線３９の前記端子配列部１１ａに導出された端部に、前記端子配列部１１ａに搭載される図示しないゲートドライバ（例えばＬＳＩ）の複数の出力端子にそれぞれ対応するドライバ接続端子部３９ａ（図６参照）が形成されている。
【００２６】
前記ゲート配線３９は、基板材１０面との段差を小さくするために、低抵抗のアルミニウム系合金膜により極く薄い膜厚に形成されており、前記ＴＦＴ３１のゲート電極３２は、前記ゲート配線３９に一体に形成されている。
【００２７】
なお、この実施例では、図３に示したように、前記ゲート配線３９の各画素電極３０に対応する部分を前記ＴＦＴ３１のゲート電極３２とするとともに、前記ｉ型半導体膜３４とｎ型半導体膜３６およびソース，ドレイン電極３７，３８を前記ゲート配線３９の長さ方向に沿わせて横長に形成することにより、チャンネル幅の大きい大電流ＴＦＴ３１を形成している。
【００２８】
一方、前記複数のドレイン配線４０はそれぞれ、前記ゲート絶縁膜３３の上に、各画素電極列の一側にそれぞれ沿わせて形成されており、これらのドレイン配線４０の前記端子配列部１１ｂに導出された端部に、前記端子配列部１１ｂに搭載される図示しないドレインドライバ（例えばＬＳＩ）の複数の出力端子にそれぞれ対応するドライバ接続端子部４０ａ（図７参照）が形成されている。
【００２９】
前記ドレイン配線４０は、前記ＴＦＴ３１のソース，ドレイン電極３７，３８と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成されており、前記ＴＦＴ３１のドレイン電極３８は、前記ドレイン配線４０に一体に形成されている。
【００３０】
なお、前記ＴＦＴ３１のソース，ドレイン電極３７，３８と前記ドレイン配線４０は、その抵抗によるデータ信号の電位降下をできるだけ小さくするために、前記ゲート配線３９の膜厚よりも充分に厚い膜厚に形成されている。
【００３１】
そして、前記複数の画素電極３０は、前記ゲート絶縁膜３３の上にＩＴＯ膜等の透明導電膜により形成されており、この画素電極３０の縁部に前記ＴＦＴ３１のソース電極３７が接続されている。
【００３２】
また、前記第１の基板材１０には、図１および図２に示したように、前記枠状シール材５７によるシール部の各角部の外側にそれぞれ形成された複数の対向電極接続用クロス電極４１が設けられており、これらのクロス電極４１は、基板材１０面に、前記ゲート配線３９と同じ金属膜（アルミニウム系合金膜からなるゲート配線１２と同じ膜厚の金属膜）により形成されている。
【００３３】
さらに、前記第１の基板材１０の複数の基板領域１１の端子配列部１１ａ，１１ｂには、その外縁の一部に接続される図示しない外部回路から前記端子配列部１１ａ，１１ｂに搭載される図示しないゲートドライバおよびドレインドライバの複数の入力端子に信号を供給するための複数の信号供給配線が設けられている。図２において、二点鎖線で囲まれた領域Ｄは、前記信号供給配線の形成領域を示している。
【００３４】
そして、前記枠状シール材６０によるシール部の各角部の外側にそれぞれ設けられた前記複数のクロス電極４１は、前記複数の信号供給配線のうちの前記外部回路の基準電位に接続される基準電位配線４２に接続されている。
【００３５】
なお、図２には、前記信号供給配線の形成領域Ｄの近くに位置する２つのクロス電極４１に接続された基準電位配線４２を示したが、前記基準電位配線４２は、前記基板領域１１の端子配列部１１ａ，１１ｂとは反対側の縁部（枠状シール材５７によるシール部よりも外側の部分）を迂回させて形成され、他の２つのクロス電極４１にも接続されている。
【００３６】
また、前記第１の基板材１０には、図４〜図８に示したように、前記複数の基板領域１１にそれぞれ設けられた複数の画素電極３０に対応する部分に開口が形成されたオーバーコート絶縁膜４３が基板材全体にわたって設けられており、前記複数の基板領域１１にそれぞれ設けられた前記複数のＴＦＴ３１と複数のドレイン配線４０は、前記オーバーコート絶縁膜４３により覆われている。
【００３７】
なお、前記複数のゲート配線３９のドライバ端子部３９ａと、前記複数のドレイン配線４０のドライバ接続端子部４０ａと、前記対向電極接続用クロス電極４１と、前記信号供給配線形成領域Ｄに形成された複数の信号供給配線の外部回路接続端子部およびドライバ接続端子部はそれぞれ、その上のゲート絶縁膜３３または前記ゲート絶縁膜３３とオーバーコート絶縁膜４３とに開口を設けることにより露出されている。
【００３８】
そして、前記第１の基板材１０の複数の基板領域１１にはそれぞれ、前記枠状シール材５７により囲まれた領域の略全域に、ポリイミド等からなる配向膜４４が、前記複数の画素電極３０と前記オーバーコート絶縁膜４３を覆って設けられている。
【００３９】
次に、第２の基板材２０について説明すると、この第２の基板材２０の複数の基板領域２１はそれぞれ、図１に示したように、前記第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂを除く部分と同じ形状および面積を有しており、これらの基板領域２１の周縁部が、前記枠状シール材５７によるシール部となっている。
【００４０】
したがって、この第２の基板材２０の前記基板領域２１の周囲の切り捨て部２２のうち、図１において右側の切り捨て部２２は、前記第１の基板材１０の基板領域の端子配列部とその右側の切り捨て部１２とに対向し、下側の切り捨て部２２は、前記第１の基板材１０の基板領域の端子配列部とその右側の切り捨て部１２とに対向している。
【００４１】
そして、この第２の基板材２０の複数の基板領域２１にはそれぞれ、図３〜図８に示したように、前記第１の基板材１０の基板領域１１に設けられた複数の画素電極３０の間の領域に対応する遮光膜４５が設けられており、この遮光膜４５の上に、前記一枚膜状の対向電極４６が設けられている。
【００４２】
前記遮光膜４５は、前記複数の画素電極３０に対応する領域にそれぞれ開口が設けられた格子状膜であり、この遮光膜４５は、その周縁が前記枠状シール材５７によるシール部の内周縁部に僅かな幅で重なる外形に形成されている。
【００４３】
なお、図では前記遮光膜４５を単層膜として示しているが、この遮光膜４５は、前記第２の基板材２０面に形成された酸化クロム膜と、その上に形成されたクロム膜とからなっている。
【００４４】
また、前記対向電極４６は、ＩＴＯ膜等の透明導電膜により、その周縁が前記シール部より内側に位置する外形に形成されており、この対向電極４６の各角部に、図１に示したように前記シール部の外側に延出して前記第１の基板材１０の基板領域１１に設けられた複数のクロス電極４１にそれぞれ対応するクロス電極接続部４７が一体に形成されている。
【００４５】
そして、前記第２の基板材２０の複数の基板領域２１にはそれぞれ、前記枠状シール材５７により囲まれた領域の略全域に、ポリイミド等からなる配向膜４８が、前記対向電極４６を覆って設けられている。
【００４６】
また、前記第１と第２の基板材１０，２０のいずれか一方、例えば遮光膜４５と対向電極４６が設けられた第２の基板材２０の複数の基板領域２１には、前記第１の基板材１０の基板領域１１に設けられた複数の画素電極３０の配列領域（以下、表示エリアと言う）Ａに対応させて、柱状の複数の表示エリアスペーサ４９（図３および図４参照）が所定のピッチで設けられるとともに、前記枠状シール材５７の一辺（第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂに対応しない辺）を部分的に欠落させて形成された液晶注入口５８に対応させて、前記液晶注入口５８の潰れを防ぐための柱状の複数の注入口スペーサ（図示せず）が所定のピッチで設けられており、さらに、この第２の基板材２０の複数の基板領域２１の周囲の切り捨て領域２２には、前記第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂと切り捨て部１２とに対応させて、柱状の複数の捨てスペーサ５０（図６〜図８参照）が所定のピッチで設けられている。
【００４７】
図２において、破線で囲まれた領域Ｓ１は、前記注入口スペーサの配置領域を示し、破線で囲まれた領域Ｓ２は、前記捨てスペーサ５０の配置領域を示している。
【００４８】
前記注入口スペーサの配置領域Ｓ１は、図２のように、前記液晶注入口５８の中央部に対応しており、この注入口スペーサの配置領域Ｓ１内に、前記複数の注入口スペーサが所定のピッチで設けられている。
【００４９】
また、前記捨てスペーサ５０の配置領域Ｓ２は、図２のように、前記第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂと切り捨て部１２とに対応しており、これらのスペーサ配置領域Ｓ２のうち、前記第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂに対応する捨てスペーサ５０の配置領域Ｓ２は、前記端子配列部１１ａ，１１ｂのドライバ搭載位置と前記第２の基板材２０のカットラインＬ２０とを避けて、前記ゲート配線３９およびドレイン配線４０の導出領域Ｂ，Ｃのドライバ接続部を除く部分と、前記ゲート配線３９およびドレイン配線４０の導出領域Ｂ，Ｃ以外の部分とに対応している。
【００５０】
また、前記第１の基板材１０の切り捨て部１２に対応する捨てスペーサ５０の配置領域Ｓ２は、前記第１の基板材２０のカットラインＬ１０と前記第２の基板材２０のカットラインＬ２０とを避けて、前記切り捨て部１２の長さ方向の複数箇所に対応している。
【００５１】
そして、前記前記第１の基板材１０の切り捨て部１２に対応する複数の捨てスペーサ５０は、前記捨てスペーサ配置領域Ｓ２内にそれぞれ所定のピッチで設けられている。
【００５２】
なお、この実施例では、前記第１の基板材１０の切り捨て部１２に対応する捨てスペーサ配置領域Ｓ２を間隔をおいて設け、これらの捨てスペーサ配置領域Ｓ２の間の領域に捨てシール材５７ａを設けることにより、前記第１の基板材１０と第２の基板材２０の切り捨て部１２，２２を、前記捨てシール材５７ａにより接合している。
【００５３】
一方、前記第１の基板材１０の複数の基板領域２１には、前記表示エリアＡに、前記複数の表示エリアスペーサ４９にそれぞれ対応する複数の表示エリアスペーサ当接部５１（図３および図５参照）が形成されるとともに、前記液晶注入口５８に対応させて、前記注入口スペーサ配置領域Ｓ１に対応する注入口スペーサ当接部５２（図２参照）が形成されており、さらに、この第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂと切り捨て部１２には、前記複数の捨てスペーサ配置領域Ｓ２にそれぞれ対応させて複数の捨てスペーサ当接部５３，５４，５５，５６が形成されている。
【００５４】
前記表示エリアスペーサ当接部５１は、図３に示したように、第１の基板材１０の基板領域１１に設けられた前記複数のＴＦＴ３１の側方にそれぞれ、前記複数のゲート配線３９にそれぞれ対応させて設けられており、前記表示エリアスペーサ４９は、前記表示エリアスペーサ当接部５１にそれぞれ対応させて、前記ＴＦＴ３１の配列ピッチと同じピッチで設けられている。
【００５５】
前記表示エリアスペーサ当接部５１は、図５に示したように、前記第１の基板材１０に設けられたゲート配線３９と、このゲート配線３９を覆うゲート絶縁膜３３と、前記ゲート絶縁膜３３の上にドレイン配線４０と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成された疑似電極５１ａと、前記オーバーコート絶縁膜４３とにより形成されており、前記表示エリアスペーサ４９は、第２の基板材２０に設けられた前記遮光膜４５と対向電極４６との積層膜の上に所定の高さに形成されている。
【００５６】
また、前記注入口スペーサ当接部５２は、前記液晶注入口５８の中央部に対応させて、前記液晶注入口５８の幅よりも小さい幅に形成されており、前記注入口スペーサは、前記注入口スペーサ当接部５２にそれぞれ対応させて前記表示エリアスペーサ４９の配列ピッチと同程度のピッチで設けられている。
【００５７】
前記注入口スペーサ当接部５２は、その構造は図示しないが、第１の基板材１０面に前記ゲート配線３９と同じ金属膜（アルミニウム系合金膜）により形成された下疑似電極と、前記ゲート絶縁膜３３と、前記ゲート絶縁膜３３の上に前記ドレイン配線４０と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成された上疑似電極と、前記オーバーコート絶縁膜４３とにより形成されている。
【００５８】
すなわち、この注入口スペーサ当接部５２は、前記表示エリアスペーサ当接部５１と同じ積層構造の積層膜により、前記表示エリアスペーサ当接部５１と高さに形成されている。
【００５９】
また、前記注入口スペーサは、図示しないが、第２の基板材２０に設けられた前記遮光膜４５と、この遮光膜４５の上に前記注入口スペーサ配置領域Ｓ１に対応させて前記対向電極４６と同じ透明導電膜（ＩＴＯ膜）により形成された疑似対向電極との積層膜の上に、前記表示エリアスペーサ４８と同じ高さに形成されている。
【００６０】
さらに、前記複数の捨てスペーサ当接部５３，５４，５５，５６のうち、前記ゲート配線３９およびドレイン配線４０の導出領域Ｂ，Ｃに対応する捨てスペーサ５０の当接部５３，５４は、前記複数のゲート配線３９およびドレイン配線４０の導出部の前記ドライバ接続端子３９ａ，４０ａを除いた部分に形成され、前記信号供給配線形成領域Ｄに対応する捨てスペーサ５０の当接部５５は、前記複数の信号供給配線の両端の外部回路接続端子部およびドライバ接続端子部を除いた部分に形成され、他の捨てスペーサ当接部５６は、前記捨てスペーサ当接部５３，５４，５５，５６にそれぞれ対応させて前記表示エリアスペーサ４９および注入口スペーサの配列ピッチと同程度のピッチで設けられている。
【００６１】
なお、これらの捨てスペーサ５０のうち、前記複数のゲート配線３９およびドレイン配線４０の導出部の捨てスペーサ当接部５３，５４に対応する捨てスペーサ５０と、前記信号供給配線のスペーサ当接部５５に対応する捨てスペーサ５５はそれぞれ、前記ゲート配線３９およびドレイン配線４０のスペーサ当接部５３と、前記信号供給配線のスペーサ当接部５５とにそれぞれ対応するように位置調整して設けられている。
【００６２】
前記ゲート配線３９の導出部の捨てスペーサ当接部５３は、図６に示したように、前記ゲート配線３９と、ゲート絶縁膜３３と、前記ゲート絶縁膜３３の上にドレイン配線４０と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成された疑似電極５３ａと、前記オーバーコート絶縁膜４３とにより形成されている。
【００６３】
また、前記ドレイン配線４０の導出部の捨てスペーサ当接部５４は、図７に示したように、第１の基板材１０面に前記ゲート配線３９と同じ金属膜（アルミニウム系合金膜）により前記ドレイン配線４０の捨てスペーサ配置領域対応部と略同じ形状に形成された疑似電極５４ａと、前記疑似電極５４ａを覆う前記ゲート絶縁膜３３と、前記ゲート絶縁膜３３の上に形成された前記ドレイン配線４０の捨てスペーサ配置領域対応部と、前記オーバーコート絶縁膜４３とにより形成されている。
【００６４】
なお、この実施例では、前記ゲート配線３９の導出部の捨てスペーサ当接部５３の疑似電極（ドレイン配線４０と同じ金属膜）５３ａをゲート配線３９の導出端まで延長させて形成し、この疑似電極５３ａの端部を前記ゲート絶縁膜３３に設けられた開口においてゲート配線３９のドライバ接続端子部３９ａに重ねることにより、前記ゲート配線３９のドライバ接続端子部３９ａを二層膜とするとともに、前記ドレイン配線４０の導出部の捨てスペーサ当接部５４の疑似電極（ゲート配線３９と同じ金属膜）５４ａをドレイン配線４０の導出端まで延長させて形成し、前記ドレイン配線４０のドライバ接続端子部４０ａを前記ゲート絶縁膜３３に設けられた開口において前記疑似電極５４ａの端部に重ねることにより、前記ドレイン配線４０のドライバ接続端子部４０ａを、前記ゲート配線３９のドライバ接続端子部３９ａと同じ二層膜としている。
【００６５】
また、前記信号供給配線は、その構造は図示しないが、第１の基板材１０面に前記ゲート配線３９と同じ金属膜により形成された下配線と、前記下層配線を覆う前記ゲート絶縁膜３３の上に前記ドレイン配線４０と同じ金属膜により形成された上配線とからなっており、この信号供給配線の両端の外部回路接続端子部およびドライバ接続端子部はそれぞれ、前記上配線の両端部を前記ゲート絶縁膜３３に設けられた開口において前記下配線の両端部に重ねた二層膜となっている。
【００６６】
そして、前記信号供給配線は、前記外部回路接続端子部およびドライバ接続端子部を除いて前記オーバーコート絶縁膜４３により覆われており、この信号供給配線の捨てスペーサ５０の当接部５５は、前記信号供給配線の下配線および上配線と、その間のゲート絶縁膜３３と、前記オーバーコート絶縁膜４３とにより形成されている。
【００６７】
また、他のスペーサ当接部５６は、図８に示したように、前記ゲート配線３９と同じ金属膜により形成された下疑似電極５６ａと、前記ゲート絶縁膜３３と、前記ゲート絶縁膜３３の上に前記ドレイン配線４０と同じ金属膜により形成された上疑似電極５６ｂと、前記オーバーコート絶縁膜４３とにより形成されている。
【００６８】
すなわち、前記捨てスペーサ当接部５３，５４，５５，５６は、いずれも、前記表示エリアスペーサ当接部５１および注入口スペーサ当接部５２と同じ積層構造の積層膜により、前記表示エリアスペーサ当接部５１および注入口スペーサ当接部５２と高さに形成されている。
【００６９】
また、前記第２の基板材２０の複数の捨てスペーサ配置領域にはそれぞれ、図６〜図８に示したように、前記遮光膜４５と同じ金属膜（酸化クロム膜とクロム膜との積層膜）からなる疑似遮光膜４５ａと、前記対向電極４６と同じ透明導電膜からなる疑似対向電極４６ａとの積層膜が形成されており、前記複数の捨てスペーサ５０は、前記積層膜の上に、前記表示エリアスペーサ４８および注入口スペーサと同じ高さに形成されている。
【００７０】
前記表示エリアスペーサ４８および注入口スペーサと前記捨てスペーサ５０は、前記第２の基板材２０の上にフォトレジスト等の樹脂材料をスピンコート法により所定の膜厚に塗布し、その樹脂膜をフォトリソグラフィ法により柱状にパターニングすることにより、同じ工程で一括して形成されている。
【００７１】
なお、前記表示エリアスペーサ４９は、前記第２の基板材２０の複数の基板領域２１に設けられた配向膜４８により覆われており、また、前記表示エリアスペーサ当接部５１は、前記第１の基板材１０の複数の基板領域１１に設けられた配向膜４４により覆われている。
【００７２】
そして、前記第１の基板材１０と第２の基板材２０は、前記第２の基板材２０の基板領域２１と切り捨て部２２とに同じ高さに形成された前記表示エリアスペーサ４９および注入口スペーサと捨てスペーサ５０を、前記第１の基板材１０の基板領域１１と切り捨て部１２とに同じ高さに形成された前記スペーサ当接部５３，５４，５５，５６にそれぞれ当接させることにより、前記各スペーサ４９，５０により基板材１０，２０の間隔（基板材面間の間隔）ｄ０を規定されるとともに、前記前記第１の基板材１０に設けられた対向電極接続用クロス電極４１と、前記第２の基板材２０に設けられた対向電極４６のクロス電極接続部４７とを図示しない導電性クロス材により電気的に接続した状態で、これらの基板材１０，２０の間に前記複数の基板領域１１，１２にそれぞれ対応させて設けられた複数の枠状シール材５７と、前記第１の基板材１０の切り捨て部１２に対応する複数の捨てスペーサ配置領域Ｓ２の間の領域に設けられた捨てシール材５７ａとを介して接合されている。
【００７３】
この液晶セル集合体は、一方の基板材、例えば第２の基板材１の内面に、一辺を部分的に欠落させて液晶注入口５８を形成した前記枠状シール材５７と前記捨てシール材５７ａとを印刷するとともに、前記クロス電極４１と前記対向電極４６のクロス電極接続部４７とのいずれかの上に前記導電性クロス材を印刷し、前記第１と第２の基板材１０，２０を重ね合わせて加圧することにより、前記シール材５７および捨てシール材５７ａと前記クロス材とを押し潰しながら、前記第２の基板材２０に設けられた前記表示エリアスペーサ４９および注入口スペーサと捨てスペーサ５０を前記第１の基板材１０に形成された前記スペーサ当接部５３，５４，５５，５６にそれぞれ当接させて前記基板材１０，２０の間隔ｄ０を規定し、その状態で前記シール材５７および捨てシール材５７ａを硬化させることにより、前記第１と第２の基板材１０，２０を前記枠状シール材２７および捨てシール材５７ａを介して接合するとともに、前記クロス電極４１と前記対向電極４６のクロス電極接続部４７との間に挟持された前記クロス材を硬化または乾燥させることにより組立てられる。
【００７４】
そして、前記液晶セル集合体は、前記第１の基板材１０を、その複数の基板領域１１の輪郭に対応するカットラインＬ１０に沿って切断して前記複数の基板領域１１と切り捨て部１２とに切り離すとともに、前記第２の基板材２０を、その複数の基板領域２１の輪郭に対応するカットラインＬ２０に沿って切断して前記複数の基板領域２１と切り捨て部２２とに切り離すことにより、個々の液晶セルに分離される。
【００７５】
また、分離された前記液晶セルは、その内部、つまり一対の基板間の前記枠状シール材５７により囲まれた領域に、前記枠状シール材５７を部分的に欠落させて形成された液晶注入口５８から液晶を注入し、前記注入口５８を封止することにより液晶表示素子とされる。
【００７６】
前記液晶セル集合体は、前記第２の基板材２０の複数の基板領域２１の周囲に確保された切り捨て部２２に、前記複数の基板領域２１をそれぞれ囲んで、他方の基板材である第１の基板材１０に当接する複数の捨てスペーサ５０を所定のピッチで設けているため、前記第１と第２の基板材１０，２０の複数の基板領域１１，２１をそれぞれ接合する前記複数の枠状シール材５７にギャップ材を混入すること無く、前記第１と第２の基板材１０，２０の前記枠状シール材５７によるシール部の間隔ｄ０を、前記複数の捨てスペーサ５０により、前記第１と第２の基板材１０，２０の基板領域１１，２１間のギャップ、つまりセルギャップ（複数の画素電極３０と対向電極４６とが互いに対向する複数の画素部の配向膜４４，４８間の間隔）ｄが所定の値になるように規定することができる。
【００７７】
なお、前記捨てスペーサ５０は、前記液晶セル集合体の第１の基板材１０と第２の基板材２０とをそれぞれ前記複数の基板領域の輪郭（カットラインＬ１０，Ｌ２０）に沿って切断して個々の液晶セルに分離する際に、前記切り捨て部１２，２２と一緒に除去されるが、前記複数の枠状シール材を介して接合された第１と第２の基板材１０，２０の間隔ｄ０は、前記捨てスペーサ５０により規定された値に保たれる。
【００７８】
そして、前記表示エリアスペーサ４８および注入口スペーサと前記捨てスペーサ５０は、上述したように、前記第２の基板材２０の上に樹脂材料を所定の膜厚に塗布し、その樹脂膜をパターニングすることにより形成することができるため、前記表示エリアスペーサ４８および注入口スペーサと前記捨てスペーサ５０の高さは任意に選ぶことができる。
【００７９】
したがって、この液晶セル集合体によれば、前記表示エリアスペーサ４８および注入口スペーサと前記捨てスペーサ５０の高さを小さくすることにより前記第１と第２の基板材１０，２０の基板領域１１，２１間のギャップｄを狭くし、液晶層厚が小さい高応答速度の液晶表示素子を得ることができる。
【００８０】
また、この実施例では、前記第２の基板材２０の切り捨て部２２を前記第１の基板材１０の切り捨て部１２と前記基板領域１１の端子配列部１１ａ，１１ｂとに対向させるとともに、前記第２の基板材２０の前記切り捨て部２２に、前記第１の基板材１０の切り捨て部１２と前記基板領域１１の端子配列部１１ａ，１１ｂとに当接する複数の捨てスペーサ５０を設けているため、前記基板領域１１の端子配列部１１ａ，１１ｂにおいても、前記捨てスペーサ５０により前記第１と第２の基板材１０，２０の間隔ｄ０を規定することができる。
【００８１】
さらに、この実施例では、前記第１の基板材１０の基板領域１１の端子配列部１１ａ，１１ｂのゲート配線３９およびドレイン配線４０の導出部と、前記端子配列部１１ａ，１１ｂのゲート配線およびドレイン配線の導出領域Ｂ，Ｃ以外の部分と、切り捨て部１２とにそれぞれ同じ高さの捨てスペーサ当接部５３，５４，５５，５６を形成するとともに、前記第２の基板材２０の切り捨て部２２に、前記第１の基板材１０の前記捨てスペーサ当接部５３，５４，５５，５６にそれぞれ対応させて複数の捨てスペーサ５０を同じ高さに形成しているため、前記第１と第２の基板材１０，２０の間隔ｄ０を、枠状シール材５７によるシール部の全周にわたって均一にすることができる。
【００８２】
しかも、この実施例では、前記捨てスペーサ当接部５３，５４，５５，５６を、前記表示エリアスペーサ支持部５１および注入口スペーサ支持部５２を形成する積層膜と同じ積層構造の積層膜により形成するとともに、前記捨てスペーサ５０を、前記表示エリアスペーサ４９および注入口スペーサと同じ高さに形成しているため、前記第１と第２の基板材１０，２０の間隔ｄ０を、前記基板領域１１，２１の全域にわたって均一にすることができる。
【００８３】
なお、前記表示エリアスペーサ当接部５１と表示エリアスペーサ４９は上述したように配向膜４４，４８により覆われているのに対し、前記注入口スペーサ当接部５２および捨てスペーサ当接部５３，５４，５５，５６、２２と注入口スペーサおよび捨てスペーサ５０の上には配向膜が無いため、前記注入口スペーサおよび捨てスペーサ５０により規定される基板材１０，２０の間隔は、前記表示エリアスペーサ４９により規定される間隔よりも前記配向膜４４，４８の両方の膜厚分だけ小さくなる。
【００８４】
しかし、前記配向膜４４，４８の膜厚は、０．０５μｍ程度と極めて薄いため、前記注入口スペーサおよび捨てスペーサ５０により規定される基板材間隔と、前記表示エリアスペーサ４９により規定される基板材間隔との差は０．１μｍ程度であり、この程度の差であれば、第１と第２の基板材１０，２０の間隔ｄ０が、前記基板領域１１，２１の全体にわたって均一であると見なすことができる。
【００８５】
この液晶セル集合体において、前記表示エリアスペーサ４８および注入口スペーサと前記捨てスペーサ５０捨てスペーサは、前記第１と第２の基板材１０，２０の間隔ｄ０を、これらの基板材１０，２０の基板領域１１，２１間のギャップｄが０．７μｍ〜２．２μｍの範囲になる値に規定する高さに形成するのが好ましく、このようにすることにより、前記液晶表示素子の液晶層厚を０．７μｍ〜２．２μｍの範囲にすることができる。
【００８６】
そして、前記液晶表示素子の液晶層厚がこの範囲であれば、応答速度を充分速くするとともに、液晶層厚が小さすぎないため、液晶表示素子のΔｎｄ（液晶の屈折率異方性Δｎと液晶層厚ｄとの積）の値を所定の値にするための適切な液晶材料の選択が容易である。
【００８７】
この液晶表示素子は、その高応答速度が速いため、例えばフィールドシーケンシャル液晶表示装置の液晶表示素子に適している。
【００８８】
このような液晶層厚が０．７μｍ〜２．２μｍの液晶表示素子を得るには、前記液晶セル集合体の表示エリアスペーサ４９および注入口スペーサと捨てスペーサ５０の高さを、前記第１と第２の基板材１０，２０の基板領域１１，２１間のギャップ（以下、セルギャップと言う）ｄが０．７μｍ〜２．２μｍになるように設定すればよい。
【００８９】
例えば、前記液晶セル集合体において、前記ゲート配線３９の膜厚を０．２３μｍ、ゲート絶縁膜３３の膜厚を０．２５μｍ、画素電極３０の膜厚を０．０５μｍ、ドレイン配線４０の膜厚を０．４２５μｍ、オーバーコート絶縁膜４３の膜厚を０．２０μｍ、遮光膜４５の膜厚を０．１７μｍ、対向電極４６の膜厚を０．１４μｍとし、配向膜４４，４８の膜厚をそれぞれ０．０５μｍとすると、前記セルギャップｄを例えば１．５μｍにするには、前記第１と第２の基板材１０，２０の間隔ｄ０を２．０４μｍにすればよい。
【００９０】
この実施例では、図５に示したように、前記表示エリアスペーサ４９を、遮光膜４５と対向電極４６との積層膜の上に形成し、前記表示エリアスペーサ当接部５１を、ゲート配線３９と、ゲート絶縁膜３３と、ドレイン配線４０と同じ金属膜からなる疑似電極５１ａと、オーバーコート絶縁膜４３との積層膜により形成して、前記表示エリアスペーサ４９を前記表示エリアスペーサ当接部５１に、前記表示エリアスペーサ４９を覆って設けられた配向膜４８と前記表示エリアスペーサ当接部５１を覆って設けられた配向膜４４とを介して当接させているため、前記基板材１０，２０の間隔ｄ０を２．１３μｍに規定するために必要な前記表示エリアスペーサ４９の高さは０．５２５μｍである。
【００９１】
また、この実施例では、前記注入口スペーサと捨てスペーサ５０を、前記表示エリアスペーサ４９の下地膜である前記遮光膜４５と対向電極４６の積層膜と同じ積層構造の積層膜の上に形成するとともに、前記注入口スペーサ当接部５２と捨てスペーサ当接部５３，５４，５５，５６を、前記表示エリアスペーサ当接部５１と同じ積層構造の積層膜により形成しているため、前記基板材１０，２０の間隔ｄ０を上記のように２．１３μｍに規定するためには、前記注入口スペーサと捨てスペーサ５０とをそれぞれ、前記表示エリアスペーサ４９と同じ０．５２５μｍの高さに形成すればよい。
【００９２】
一方、前記枠状シール材５７と捨てシール材５７ａは、前記第１と第２の基板材１０，２０の間隔ｄ０を前記表示エリアスペーサ４９と注入口スペーサと捨てスペーサ５０とにより規定される値に調整したときの前記枠状シール材５７によるシール部の各部の基板材間ギャップ（第１の基板材１０のオーバーコート絶縁膜４３と第２の基板材２０の基板材面との間隔）および前記捨てシール材５７ａによる接合部の基板材間ギャップのうち、最も大きい基板材間ギャップよりも厚く印刷すればよい。
【００９３】
この実施例では、前記第１の基板材１０の枠状シール材５７によるシール部のうち、ゲート配線３９上のシール部が、図６に示したように、前記ゲート配線３９とゲート絶縁膜３３とオーバーコート絶縁膜４３との積層膜からなっており、ドレイン配線４０上のシール部が、図７に示したように、前記ゲート絶縁膜３３とドレイン配線４０とオーバーコート絶縁膜４３との積層膜からなっており、ゲート配線３９およびドレイン配線４０の無い部分のシール部が、図８に示したように、前記ゲート絶縁膜３３とオーバーコート絶縁膜４３との積層膜からなっている。また、前記第１の基板材１０の捨てシール材５７ａによる接合部は、図示しないが、前記ゲート絶縁膜３３とオーバーコート絶縁膜４３との積層膜からなっている。
【００９４】
すなわち、前記シール部の各部の基板材間ギャップのうち、最も大きい基板材間ギャップは、前記ゲート配線３９およびドレイン配線４０の無い部分のシール部のギャップであり、前記捨てシール材５７ａによる接合部の基板材間ギャップは、前記ゲート配線３９およびドレイン配線４０の無い部分のシール部のギャップと同じである。
【００９５】
したがって、前記枠状シール材５７と捨てシール材５７ａは、前記ゲート配線３９およびドレイン配線４０の無い部分のシール部と、前記捨てシール材５７ａによる接合部の基板材間ギャップよりも厚く印刷すればよく、このような厚さに前記枠状シール材５７と捨てシール材５７ａを印刷することにより、前記第１と第２の基板材１０，２０の基板領域１１，２１を、前記枠状シール材５７により前記シール部の全域にわたって確実に接合するとともに、前記第１と第２の基板材１０，２０の切り捨て領域１２，２２を、前記捨てシール材５７ａにより確実に接合することができる。
【００９６】
さらに、この実施例では、前記表示エリアスペーサ支持部５１および注入口スペーサ支持部５２と捨てスペーサ当接部５３，５４，５５，５６とをそれぞれ同じ積層構造の積層膜により形成し、前記表示エリアスペーサ４９および注入口スペーサと捨てスペーサ５０とをそれぞれ同じ高さに形成しているため、前記表示エリアスペーサ支持部５１および注入口スペーサ支持部５２と捨てスペーサ当接部５３，５４，５５，５６とを同じ工程で一括して形成するとともに、前記表示エリアスペーサ４９および注入口スペーサと捨てスペーサ５０とを同じ工程で一括して形成することができ、したがって、液晶セル集合体の製作コストを低減することができる。
【００９７】
なお、上記第１の実施例では、第２の基板材２０に設けられた遮光膜４５を、その周縁が前記枠状シール材５７によるシール部の内周縁部に僅かな幅で重なる外形に形成し、前記遮光膜４５の上の対向電極４６を、その周縁が前記シール部より内側に位置する外形に形成することにより、前記第２の基板材２０のシール部を、この第２の基板材２０の基板材面により形成しているが、前記第２の基板材２０のシール部は、前記遮光膜４５と対向電極４６のいずれか一方または両方を、その周縁が前記シール部の外周縁近くに位置する外形に形成することにより、前記遮光膜４５と対向電極４６のいずれか一方または両方により形成してもよく、また、前記第１の基板材１０のシール部も、上記実施例の構造に限らず、他の構造としてもよい。
【００９８】
図９〜図１１はこの発明の第２の実施例を示しており、図９は液晶セル集合体のゲート配線３９上のシール部の断面図、図１０は前記液晶セル集合体のドレイン配線４０上のシール部の断面図、図１１は前記液晶セル集合体のゲート配線３９およびドレイン配線４０の無い部分のシール部の断面図である。
【００９９】
この実施例の液晶セル集合体は、第２の基板材２０に設けられた遮光膜４５と対向電極４６の両方を、その周縁が枠状シール材５７によるシール部の外周縁近くに位置する外形に形成することにより、前記第２の基板材２０のシール部を、前記遮光膜４５と対向電極４６との積層膜により形成したものであり、第１の基板材１０のシール部は、上述した第１の実施例と同じである。
【０１００】
図１２〜図１４はこの発明の第３の実施例を示しており、図１２は液晶セル集合体のゲート配線３９上のシール部の断面図、図１３は前記液晶セル集合体のドレイン配線４０上のシール部の断面図、図１４は前記液晶セル集合体のゲート配線３９およびドレイン配線４０の無い部分のシール部の断面図である。
【０１０１】
この実施例の液晶セル集合体は、第２の基板材２０のシール部を、前記第２の実施例と同様に、遮光膜４５と対向電極４６との積層膜により形成するとともに、第１の基板材１０に設けられたゲート絶縁膜３３とオーバーコート絶縁膜４３をシール部に対応する部分を欠落させた形状に形成することにより、第１の基板材１０のシール部のうち、ゲート配線３９上のシール部を、図１２に示したように、前記ゲート配線３９のみの単層膜により形成し、ドレイン配線４０上のシール部を、図１３に示したように、前記ドレイン配線４０のみの単層膜により形成し、ゲート配線３９およびドレイン配線４０の無い部分のシール部を、図１４に示したように、第１の基板材１０の基板材面により形成したものである。
【０１０２】
図１５〜図１７はこの発明の第４の実施例を示しており、図１５は液晶セル集合体のゲート配線３９上のシール部の断面図、図１６は前記液晶セル集合体のドレイン配線４０上のシール部の断面図、図１７は前記液晶セル集合体のゲート配線３９およびドレイン配線４０の無い部分のシール部の断面図である。
【０１０３】
この実施例の液晶セル集合体は、第２の基板材２０のシール部を、前記第１の実施例と同様に、第１の基板材１０の基板材面により形成し、第１の基板材１０のゲート配線３９上のシール部と、ドレイン配線４０上のシール部と、ゲート配線３９およびドレイン配線４０の無い部分のシール部をそれぞれ、前記第３の実施例と同様に、ゲート配線３９のみの単層膜と、ドレイン配線４０のみの単層膜と、第１の基板材１０の基板材面により形成したものである。
【０１０４】
図１８〜図２０はこの発明の第５の実施例を示しており、図１８は液晶セル集合体のゲート配線３９上のシール部の断面図、図１９は前記液晶セル集合体のドレイン配線４０上のシール部の断面図、図２０は前記液晶セル集合体のゲート配線３９およびドレイン配線４０の無い部分のシール部の断面図である。
【０１０５】
この実施例の液晶セル集合体は、第１の基板材１０のゲート配線３９上のシール部と、ドレイン配線４０上のシール部と、ゲート配線３９およびドレイン配線４０の無い部分のシール部とを、同じ積層構造の積層膜により同じ高さに形成したものである。
【０１０６】
すなわち、この実施例では、ゲート配線３９上のシール部を、図１８に示したように、前記ゲート配線３９と、ゲート絶縁膜３３と、前記ゲート絶縁膜３３の上にドレイン配線４０と同じ金属膜により形成された疑似電極５９と、オーバーコート絶縁膜４３とにより形成し、ドレイン配線４０上のシール部を、図１９に示したように、第１の基板材１０面にゲート配線３９と同じ金属膜により形成された疑似電極６０と、ゲート絶縁膜３３と、前記ドレイン配線４０と、オーバーコート絶縁膜４３とにより形成し、ゲート配線３９およびドレイン配線４０の無い部分のシール部を、図２０に示したように、第１の基板材１０面にゲート配線３９と同じ金属膜により形成された疑似電極６１と、ゲート絶縁膜３３と、前記ゲート絶縁膜３３の上にドレイン配線４０と同じ金属膜により形成された疑似電極６２と、オーバーコート絶縁膜４３とにより形成している。
【０１０７】
この実施例の液晶セル集合体は、第１の基板材１０のゲート配線３９上のシール部と、ドレイン配線４０上のシール部と、ゲート配線３９およびドレイン配線４０の無い部分のシール部とを同じ高さに形成したものであれるため、第１の実施例で説明したように第１と第２の基板材１０，２０を重ね合わせて加圧することにより前記基板材１０，２０の間隔を表示エリアスペーサ４９と注入口スペーサと捨てスペーサ５０により規定する際の枠状シール材５７の潰れ広がり幅を、シール部の全周にわたって略均一にし、各辺が直線状の良好な枠形状のシール部を形成することができる。
【０１０８】
なお、この実施例では、第２の基板材２０のシール部を、図１８〜図２０のように遮光膜４５と対向電極４６との積層膜により形成しているが、前記第２の基板材２０のシール部は、前記遮光膜４５と対向電極４６のいずれか一方または両方により形成してもよい。
【０１０９】
また、上述した第１の実施例では、スペーサ当接部５１，５２，５３，５４，５５，５６を、ゲート配線３９またはそれと同じ金属膜により形成された疑似電極５１ａ，５６ａと、ゲート絶縁膜３３と、ドレイン配線４０またはそれと同じ金属膜により形成された疑似電極５３ａ，５６ｂと、オーバーコート絶縁膜４３との積層膜により形成しているが、前記スペーサ当接部５１，５２，５３，５４，５５，５６は、前記積層膜のうちの一部の膜を省略した構造としてもよく、あるいは、第１の基板材１０に設けられた前記各膜に開口を形成することにより、前記第１の基板材１０面をスペーサ当接部としてもよい。
【０１１０】
さらに、上記第１の実施例では、表示エリアスペーサ４９と注入口スペーサと捨てスペーサ５０を遮光膜４５と対向電極４６が設けられた第２の基板材２０に設け、画素電極３０とＴＦＴ３１とゲート配線３９およびドレイン配線４０が設けられた第１の基板材１０に前記スペーサの当接部５１，５２，５３，５４，５５，５６を形成しているが、前記スペーサを前記第１の基板材に設け、前記スペーサの当接部を前記第２の基板材に形成してもよい。
【０１１１】
また、上記実施例の液晶セル集合体は、アクティブマトリックス型液晶セルの集合体であるが、この発明は、単純マトリックス型液晶セルの集合体にも適用することができる。
【０１１２】
【発明の効果】
この発明の液晶セル集合体は、第１の基板材の複数の基板領域それぞれに、前記ゲート配線、ゲート絶縁膜、ドレイン配線、及びオーバーコート絶縁膜の積層膜によって形成された複数の表示エリアスペーサ当接部と、前記第２の基板材の前記切り捨て部に、前記複数の基板領域をそれぞれ囲んで設けられ、前記表示エリアスペーサ当接部を形成する積層膜によって形成された捨てスペーサ当接部と、前記第２の基板材の複数の基板領域それぞれに形成され、前記複数の表示エリアスペーサ当接部に対応する表示エリアスペーサと、前記第２の基板材の複数の切り捨て部に形成された前記複数の捨てスペーサ当接部に対応させて前記表示エリアスペーサと同じ高さに形成された複数の捨てスペーサとを設けることにより、前記第１と第２の基板材の複数の基板領域をそれぞれ接合する枠状シール材にギャップ材を混入すること無く前記第１と第２の基板材の間隔を規定したものであるため、前記第１と第２の基板材の基板領域間のギャップを狭くし、液晶層厚が小さい高応答速度の液晶表示素子を得ることができる。
【０１１３】
この発明の液晶セル集合体において、前記捨てスペーサは、前記第１と第２の基板材の間隔を、これらの基板材の基板領域間のギャップが０．７μｍ〜２．２μｍの範囲になる値に規定する高さに形成するのが好ましく、このようにすることにより、前記液晶表示素子の液晶層厚を０．７μｍ〜２．２μｍの範囲にすることができる。
【０１１４】
そして、前記液晶表示素子の液晶層厚がこの範囲であれば、応答速度を充分速くするとともに、液晶層厚が小さすぎないため、液晶表示素子のΔｎｄの値を所定の値にするための適切な液晶材料の選択が容易である。
【０１１５】
また、この液晶セル集合体において、前記第１の基板材の複数の基板領域に、第２の基板材の複数の基板領域の外側に張り出す端子配列部が形成されている場合は、前記第２の基板材の切り捨て部を前記第１の基板材の切り捨て部と前記基板領域の端子配列部とに対向させるとともに、前記第２の基板材の前記切り捨て部に、前記第１の基板材の切り捨て部と前記基板領域の端子配列部とに当接する複数の捨てスペーサを設けるのが望ましく、このようにすることにより、前記基板領域の端子配列部においても、前記捨てスペーサにより前記第１と第２の基板材の間隔を規定することができる。
【０１１６】
さらに、この発明の液晶セル集合体において、前記第１の基板材の複数の基板領域にそれぞれ設けられた前記複数のゲート配線およびドレイン配線は、その一端が前記第１の基板材の基板領域の端子配列部に導出されており、前記第１の基板材の基板領域の端子配列部の前記ゲート配線およびドレイン配線の導出部と、前記端子配列部のゲート配線およびドレイン配線の導出領域以外の部分と、切り捨て部とにそれぞれ同じ高さの捨てスペーサ当接部を形成するのが好ましく、このようにすることにより、前記第１と第２の基板材の間隔を、枠状シール材によるシール部の全周にわたって均一にすることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例を示す液晶セル集合体の一部分の平面図。
【図２】同じく前記液晶セル集合体の第１の基板材の１つの基板領域とその周囲の切り捨て部の拡大平面図。
【図３】同じく前記液晶セル集合体の第１の基板の基板領域の１つの画素部の拡大平面図。
【図４】図３のIV―IV線に沿う拡大断面図
【図５】図３のV―V線に沿う拡大断面図。
【図６】図２のVI―VI線に沿う拡大断面図。
【図７】図２のVII―VII線に沿う拡大断面図。
【図８】図２のVIII―VIII線に沿う拡大断面図。
【図９】この発明の第２の実施例を示す液晶セル集合体のゲート配線上のシール部の断面図。
【図１０】同じく前記液晶セル集合体のドレイン配線上のシール部の断面図。
【図１１】同じく前記液晶セル集合体のゲート配線およびドレイン配線の無い部分のシール部の断面図。
【図１２】この発明の第３の実施例を示す液晶セル集合体のゲート配線上のシール部の断面図。
【図１３】同じく前記液晶セル集合体のドレイン配線上のシール部の断面図。
【図１４】同じく前記液晶セル集合体のゲート配線およびドレイン配線の無い部分のシール部の断面図。
【図１５】この発明の第４の実施例を示す液晶セル集合体のゲート配線上のシール部の断面図。
【図１６】同じく前記液晶セル集合体のドレイン配線上のシール部の断面図。
【図１７】同じく前記液晶セル集合体のゲート配線およびドレイン配線の無い部分のシール部の断面図。
【図１８】この発明の第５の実施例を示す液晶セル集合体のゲート配線上のシール部の断面図。
【図１９】同じく前記液晶セル集合体のドレイン配線上のシール部の断面図。
【図２０】同じく前記液晶セル集合体のゲート配線およびドレイン配線の無い部分のシール部の断面図。
【符号の説明】
１０，２０…基板材
１１，２１…基板領域
１１ａ，１１ｂ…端子配列部
１２，２１…切り捨て部
Ｌ１０，Ｌ２０…カットライン
３０…画素電極
３１…ＴＦＴ（薄膜トランジスタ）
３２…ゲート電極
３３…ゲート絶縁膜
３４…ｉ型半導体膜
３６…ｎ型半導体膜
３７…ソース電極
３８…ドレイン電極
３９…ゲート配線
４０…ドレイン配線
４４…配向膜
４５…遮光膜
４６…対向電極
４８…配向膜
４９…表示エリアスペーサ
５０…捨てスペーサ
５１…表示エリアスペーサ当接部
５３，５４，５５，５６…捨てスペーサ当接部
５７…枠状シール材
Claims (4)
- 液晶セルの一方の基板となる複数の基板領域とこれらの基板領域の周囲に確保された切り捨て部とを有し、前記複数の基板領域にそれぞれマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、これらの複数のゲート配線を覆うゲート絶縁膜と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線と、これらの複数のドレイン配線を覆うオーバーコート絶縁膜とが設けられた第１の基板材と、前記液晶セルの他方の基板となる複数の基板領域とこれらの基板領域の周囲に確保された切り捨て部とを有し、前記複数の基板領域にそれぞれ前記画素電極と対向する第２の電極が設けられた第２の基板材と、前記第１の基板材の複数の基板領域それぞれに、前記ゲート配線、ゲート絶縁膜、ドレイン配線、及びオーバーコート絶縁膜の積層膜によって形成された複数の表示エリアスペーサ当接部と、前記第２の基板材の前記切り捨て部に、前記複数の基板領域をそれぞれ囲んで設けられ、前記表示エリアスペーサ当接部を形成する積層膜によって形成された捨てスペーサ当接部と、前記第２の基板材の複数の基板領域それぞれに形成され、前記複数の表示エリアスペーサ当接部に対応する表示エリアスペーサと、前記第２の基板材の複数の切り捨て部に形成された前記複数の捨てスペーサ当接部に対応させて前記表示エリアスペーサと同じ高さに形成された複数の捨てスペーサと、前記第１と第２の基板材との間に前記複数の基板領域にそれぞれ対応させて設けられ、前記第１と第２の基板材の間隔を前記表示エリアスペーサと前記複数の捨てスペーサにより規定させて、接合する複数の枠状シール材とを備えることを特徴とする液晶セル集合体。
- 捨てスペーサは、第１と第２の基板材の間隔を、これらの基板材の基板領域間のギャップが０．７μｍ〜２．２μｍの範囲になる値に規定する高さに形成されていることを特徴とする請求項１に記載の液晶セル集合体。
- 第１の基板材の複数の基板領域は、第２の基板材の複数の基板領域の外側に張り出す端子配列部を有しており、前記第２の基板材の切り捨て部が前記第１の基板材の切り捨て部と前記基板領域の端子配列部とに対向しているとともに、前記第２の基板材の前記切り捨て部に、前記第１の基板材の切り捨て部と前記基板領域の端子配列部とに当接する複数の捨てスペーサが設けられていることを特徴とする請求項１に記載の液晶セル集合体。
- 第１の基板材の複数の基板領域にそれぞれ設けられた前記複数のゲート配線およびドレイン配線は、その一端が前記第１の基板材の基板領域の端子配列部に導出されており、
前記第１の基板材の基板領域の端子配列部の前記ゲート配線およびドレイン配線の導出部と、前記端子配列部のゲート配線およびドレイン配線の導出領域以外の部分と、切り捨て部とにそれぞれ同じ高さの捨てスペーサ当接部が形成されることを特徴とする請求項３に記載の液晶セル集合体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294682A JP4092898B2 (ja) | 2001-09-26 | 2001-09-26 | 液晶セル集合体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294682A JP4092898B2 (ja) | 2001-09-26 | 2001-09-26 | 液晶セル集合体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003107491A JP2003107491A (ja) | 2003-04-09 |
| JP4092898B2 true JP4092898B2 (ja) | 2008-05-28 |
Family
ID=19116249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001294682A Expired - Fee Related JP4092898B2 (ja) | 2001-09-26 | 2001-09-26 | 液晶セル集合体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4092898B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101936713B (zh) * | 2010-08-19 | 2012-06-20 | 中国航空工业第六一八研究所 | 一种利用光透射颜色比对的筋厚检测方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4772791B2 (ja) * | 2005-07-11 | 2011-09-14 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| TWI377397B (en) | 2008-08-22 | 2012-11-21 | Au Optronics Corp | Display motherboard and application thereof |
| WO2010079540A1 (ja) * | 2009-01-09 | 2010-07-15 | シャープ株式会社 | 液晶表示パネル |
| JP5840873B2 (ja) | 2011-06-14 | 2016-01-06 | 株式会社ジャパンディスプレイ | マザー基板 |
| US20160048064A1 (en) * | 2013-05-28 | 2016-02-18 | Sakai Display Products Corporation | Display Apparatus |
| JP6121508B2 (ja) * | 2015-11-12 | 2017-04-26 | 株式会社ジャパンディスプレイ | 液晶表示装置及びその製造方法 |
| CN111025779A (zh) * | 2018-10-09 | 2020-04-17 | 咸阳彩虹光电科技有限公司 | 一种改善液晶面板制程的装置及其制作方法 |
-
2001
- 2001-09-26 JP JP2001294682A patent/JP4092898B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101936713B (zh) * | 2010-08-19 | 2012-06-20 | 中国航空工业第六一八研究所 | 一种利用光透射颜色比对的筋厚检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003107491A (ja) | 2003-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573957B1 (en) | Liquid crystal display device | |
| KR101232988B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP3170446B2 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| US7671939B2 (en) | Liquid crystal display element | |
| JP2012003290A (ja) | 液晶表示装置 | |
| JP2001311965A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2007271749A (ja) | 液晶セルの製造方法及び液晶セル集合体 | |
| JP4092898B2 (ja) | 液晶セル集合体 | |
| JPH09311344A (ja) | 画像表示装置 | |
| JP5073297B2 (ja) | 液晶表示パネル及び液晶表示パネルの製造方法 | |
| JP4092894B2 (ja) | 液晶セルおよびその集合体 | |
| JP3399882B2 (ja) | 液晶表示装置 | |
| JP4269741B2 (ja) | 液晶表示素子 | |
| JP4135344B2 (ja) | 液晶表示素子 | |
| JP2001142095A (ja) | 液晶表示装置及びその製造方法 | |
| JPH10268326A (ja) | 液晶表示装置用基板 | |
| JP4036001B2 (ja) | 液晶表示素子 | |
| JP2002328373A (ja) | 液晶セルおよび液晶セル集合体 | |
| JP2004093844A (ja) | 液晶装置、液晶装置の製造方法、電子機器 | |
| JP2002350869A (ja) | 液晶表示素子 | |
| JP2003280007A (ja) | 液晶セルおよび液晶セル集合体 | |
| JP3726493B2 (ja) | 液晶装置の製造方法 | |
| JP2003186020A (ja) | 液晶表示装置及びその製造方法 | |
| JP2004271590A (ja) | 液晶表示素子 | |
| JP4144232B2 (ja) | 液晶セルおよび液晶セル集合体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |