JP4135344B2 - 液晶表示素子 - Google Patents
液晶表示素子 Download PDFInfo
- Publication number
- JP4135344B2 JP4135344B2 JP2001294679A JP2001294679A JP4135344B2 JP 4135344 B2 JP4135344 B2 JP 4135344B2 JP 2001294679 A JP2001294679 A JP 2001294679A JP 2001294679 A JP2001294679 A JP 2001294679A JP 4135344 B2 JP4135344 B2 JP 4135344B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- seal portion
- electrode
- substrate
- spacers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型の液晶表示素子に関する。
【０００２】
【従来の技術】
ＴＦＴを能動素子とするアクティブマトリックス型の液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで対向する第１と第２の一対の基板のうち、第１の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、前記複数のＴＦＴにゲート信号を供給する複数のゲート配線と、前記複数のＴＦＴにデータ信号を供給する複数のドレイン配線が設けられ、第２の基板の内面に、前記複数の画素電極と対向する対向電極が設けられた構成となっている。
【０００３】
このアクティブマトリックス液晶表示素子においては、前記画素電極とＴＦＴとゲート配線およびドレイン配線が設けられた第１の基板の内面の前記シール材によるシール部の外側に、第２の基板の内面に設けられた対向電極に接続される対向電極接続用クロス電極を設けるとともに、前記対向電極に、前記クロス電極に対応するクロス電極接続部を形成し、前記クロス電極と前記対向電極のクロス電極接続部とを、樹脂粒子の表面に金等の金属メッキが施された導電性粒子を混入したクロス材により接続している。
【０００４】
【発明が解決しようとする課題】
ところで、ＴＮ（ツイステッドネマティック）型の液晶表示素子の液晶層厚（画素電極と対向電極とが互いに対向する画素部の液晶層厚）は４μｍ〜５μｍに設定されているが、最近では、液晶表示素子の応答速度を速くするために、液晶層厚を例えば１．５μｍ程度に小さくすることが望まれている。
【０００５】
しかし、上記従来のアクティブマトリックス液晶表示素子は、第１の基板の内面に設けられた対向電極接続用クロス電極と、第２の基板の内面に設けられた対向電極のクロス電極接続部とを、導電性粒子を混入したクロス材により接続したものであるため、一対の基板の間隔が前記クロス材中の導電性粒子の径により制約される。
【０００６】
そして、前記クロス材中の導電性粒子は、樹脂粒子の表面を金属メッキしたものであるため、この導電性粒子の小径化には限界があり、したがって、液晶層厚を１．５μｍ程度に小さくすることはできなかった。
【０００７】
この発明は、液晶層厚を小さくて応答速度を速くすることができるアクティブマトリックス型の液晶表示素子を提供することを目的としたものである。
【０００８】
【課題を解決するための手段】
この発明の液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで対向する第１と第２の一対の基板のうち、第１の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線と、前記シール材が設けられるシール部の外側に形成された対向電極接続用のクロス電極とが設けられ、前記第２の基板の内面に、前記クロス電極に対応させて前記一対の基板の間隔に応じた膜厚に形成された下地膜と、前記下地膜の上に形成され前記クロス電極に直接接触するクロス電極接続部を有する対向電極とが設けられ、前記第１と第２の基板のいずれか一方の内面に、前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリア内の前記ゲート配線に対応させて形成され、前記表示エリア内の基板間の間隔を規定するための複数のエリア内スペーサと、前記複数のゲート配線又は複数のドレイン配線が設けられた部分に、それぞれ前記配線の長さ方向に沿わせて前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリアの外側のシール部に形成され、前記シール部の基板間の間隔を規定するための複数のシール部スペーサとを設けたことを特徴とするものである。
【０００９】
この液晶表示素子によれば、前記第２の基板の内面に設けられた対向電極のクロス電極接続部を、前記第２の基板の内面に一対の基板の間隔に応じた膜厚に形成された下地膜の上に形成し、このクロス電極接続部を、前記第１の基板の内面に設けられたクロス電極に直接接触させているため、基板間隔がクロス材中の導電性粒子の径により制約されることは無く、また第１と第の２基板のいずれか一方の内面に、前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリア内の前記ゲート配線に対応させて形成された複数のエリア内スペーサと、前記複数のゲート配線又は複数のドレイン配線が設けられた部分に、それぞれ前記配線の長さ方向に沿わせて前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリアの外側のシール部に形成された複数のシール部スペーサとを設けているため、前記基板間隔を狭くし、液晶層厚を小さくて応答速度を速くすることができる。
【００１１】
この発明の液晶表示素子において、前記液晶層厚は、０．７μｍ〜２．２μｍの範囲が好ましい。
【００１２】
また、この液晶表示素子においては、前記シール材に、前記クロス電極の両側の領域に延出する突出部を形成し、前記一対の基板を、前記クロス電極と対向電極のクロス電極接続部との接触部の両側においても前記シール材の突出部を介して接合するのが好ましい。
【００１３】
さらに、この液晶表示素子においては、第１と第２の基板のいずれか一方の内面には、表示エリアの外側のシール部の、複数のゲート配線又は複数のドレイン配線が設けられた部分以外の部分に、複数の薄膜トランジスタの配列ピッチと同程度の間隔で配列された複数の他のシール部スペーサが形成され、第１の基板の内面には、前記複数の他のシール部スペーサに対応させて、前記複数のゲート配線又は複数のドレイン配線が設けられた部分と同じ高さのスペーサ支持部が形成されていることが好ましい。
【００１４】
また、第１の基板の内面に、表示エリア内の複数の第１の柱状スペーサと、複数のゲート配線又は複数のドレイン配線が設けられた部分以外のシール部の部分に配列された複数の第２の柱状スペーサとにそれぞれ対応させて同じ高さのスペーサ支持部が形成されており、前記表示エリア内の複数の第１の柱状スペーサとシール部の複数の第２の柱状スペーサがそれぞれ、第２の基板の内面に設けられた対向電極と前記スペーサ支持部のうちの一方の上に形成され、他方に当接していることが好ましい。
【００１５】
【発明の実施の形態】
図１〜図９はこの発明の一実施例を示しており、図１は液晶表示素子の平面図、図２は前記液晶表示素子の第１の基板の一部分の配向膜とオーバーコート絶縁膜とを省略した拡大平面図、図３および図４は図２のIII―III線およびIV―IV線に沿う拡大断面図、図５は図１のV部の拡大図、図６は図１のVI部の拡大図、図７は図１のVII―VII線に沿拡大断面図、図８は図１のVIII―VIII線に沿う拡大断面図、図９は図１のIX―IX線に沿う拡大断面図である。
【００１６】
この実施例の液晶表示素子は、フィールドシーケンシャル液晶表示装置に用いられるアクティブマトリックス型液晶表示素子であり、表示エリアを囲む枠状のシール材２７を介して接合され、前記シール材２７により囲まれた領域に設けられた液晶層３０を挟んで対向する第１と第２の一対の透明基板１，２のうち、第１の基板、例えば光の入射側である後側の基板（以下、後側基板と言う）１の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極３と、前記複数の画素電極３にそれぞれ接続された複数のＴＦＴ４と、前記複数のＴＦＴ４にゲート信号を供給する複数のゲート配線１２と、前記複数のＴＦＴにデータ信号を供給する複数のドレイン配線１３が設けられ、第２の基板、例えば光の出射側である前側の基板（以下、前側基板と言う）２の内面に、前記複数の画素電極３と対向する対向電極１８が設けられている。
【００１７】
なお、前記後側基板１は、その左右の側縁のいずれか一方と上下の側縁のいずれか一方、例えば図１において右側の側縁と下側の側縁に、前側基板２の外側に張出すドライバ搭載部１ａ，１ｂを有しており、前記複数のゲート配線１２の一端は、右側縁のドライバ搭載部１ａに導出され、前記複数のドレイン配線１３の一端は、下側縁のドライバ搭載部１ｂに導出されている。
【００１８】
図１において、二点鎖線で示した領域Ａは、前記複数の画素電極３がマトリックス状に配列形成された表示エリアを示し、二点鎖線で示した領域Ｂ，Ｃはそれぞれ、前記複数のゲート配線１２の導出領域と、前記複数のドレイン配線１３の導出領域を示している。
【００１９】
前記後側基板１の内面に設けられた複数のＴＦＴ４は、図２および図３に示したように、後側基板２の基板面に形成されたゲート電極５と、このゲート電極５を覆って基板全体に形成されたゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、このｉ型半導体膜７のチャンネル領域となる中央部の上に設けられたブロッキング絶縁膜８と、前記ｉ型半導体膜７の両側部の上にｎ型半導体膜９を介して形成されたソース電極１９およびドレイン電極１１とからなっている。
【００２０】
なお、図２では前記ソース電極１０とドレイン電極１１を単層膜として示しているが、このソース電極１０とドレイン電極１１は、前記ｎ型半導体膜９とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜とからなっている。
【００２１】
また、前記複数のゲート配線１２は、後側基板２の基板面に、各画素電極行の一側にそれぞれ沿わせて形成されており、これらのゲート配線１２の一端は、２つの配線群に分けて後側基板２の右側縁のドライバ搭載部１ａに導出され、その端部に、前記ドライバ搭載部１ａに搭載される図示しないゲートドライバ（例えばＬＳＩ）の複数の出力端子にそれぞれ対応する端子部（図示せず）が形成されている。
【００２２】
前記ゲート配線１２は、基板面との段差を小さくするために、低抵抗のアルミニウム系合金膜により極く薄い膜厚に形成されており、前記ＴＦＴ４のゲート電極５は、前記ゲート配線１２に一体に形成されている。
【００２３】
なお、この実施例では、図２に示したように、前記ゲート配線１２の各画素電極３に対応する部分を前記ＴＦＴ４のゲート電極５とするとともに、前記ｉ型半導体膜７とｎ型半導体膜９およびソース，ドレイン電極１０，１１を前記ゲート配線１１の長さ方向に沿わせて横長に形成することにより、チャンネル幅の大きいＴＦＴ４を形成している。
【００２４】
一方、前記複数のドレイン配線１３はそれぞれ、前記後側基板２の内面全体に形成された前記ゲート絶縁膜６の上に、各画素電極列の一側にそれぞれ沿わせて形成されており、これらのドレイン配線１３の一端は、２つの配線群に分けて後側基板２の下側縁のドライバ搭載部１ｂに導出され、その端部に、前記ドライバ搭載部１ｂに搭載される図示しないドレインドライバ（例えばＬＳＩ）の複数の出力端子にそれぞれ対応する複数の端子部（図示せず）が形成されている。
【００２５】
前記ドレイン配線１３は、前記ＴＦＴ４のソース，ドレイン電極１０，１１と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成されており、前記ＴＦＴ４のドレイン電極１１は、前記ドレイン配線１３に一体に形成されている。
【００２６】
なお、前記ＴＦＴ４のソース，ドレイン電極１０，１１と前記ドレイン配線１３は、その抵抗によるデータ信号の電位降下をできるだけ小さくするために、前記ゲート配線１２の膜厚よりも充分に厚い膜厚に形成されている。
【００２７】
そして、前記複数の画素電極３は、前記ゲート絶縁膜６の上にＩＴＯ膜等の透明導電膜により形成されており、この画素電極３の縁部に前記ＴＦＴ４のソース電極１０が接続されている。
【００２８】
また、前記後側基板１の内面には、図１，図６および図９に示したように、前記シール材２７によるシール部の各角部の外側にそれぞれ形成された複数の対向電極接続用クロス電極１４が設けられており、これらのクロス電極１４は、後側基板１の基板面に、前記ゲート配線１２と同じ金属膜（アルミニウム系合金膜からなるゲート配線１２と同じ膜厚の金属膜）により形成されている。
【００２９】
なお、図では省略しているが、前記後側基板１のドライバ搭載部１ａ，１ｂには、その縁部に形成された複数の外部回路接続用端子と、これらの外部回路接続用端子と前記ドライバ搭載部１ａ，１ｂに搭載される図示しないゲートドライバおよびドレインドライバの複数の入力端子とをそれぞれ接続する複数の配線とが設けられており、これらの配線のうち、外部回路の基準電位に接続される配線が、前記後側基板１の内面に前記シール材２７の外周に沿わせて形成された図示しない基準電位配線に接続されている。
【００３０】
そして、前記シール材２７の各角部の外側にそれぞれ設けられた前記複数のクロス電極１４は、これらのクロス電極１４から導出されたリード部１４ａを介して前記基準電位配線に接続されている。
【００３１】
さらに、前記後側基板１の内面には、前記複数の画素電極３にそれぞれ対応する部分に開口が形成されたオーバーコート絶縁膜１５が基板全体にわたって設けられており、前記複数のＴＦＴ４と複数のドレイン配線１３は、前記オーバーコート絶縁膜１５により覆われている。
【００３２】
なお、前記複数のドレイン配線１３のドライバ搭載部１ｂに導出された端部は、前記オーバーコート絶縁膜１５に開口を設けることにより露出されており、前記複数のゲート配線１２のドライバ搭載部１ａに導出された端部と、前記クロス電極１４は、前記オーバーコート絶縁膜１５と前記ゲート絶縁膜６とに開口を設けることにより露出されている。
【００３３】
そして、前記後側基板１の最も内面の前記シール材２７により囲まれた領域には、前記表示エリアＡの全域にわたって、ポリイミド等からなる配向膜１６が設けられている。
【００３４】
一方、前側基板２の内面には、図３，図４および図７〜図９に示したように、前記複数の画素電極３の間の領域に対応する遮光膜１７が設けられており、この遮光膜１７の上に、前記複数の画素電極３と対向する対向電極１８が設けられている。
【００３５】
前記遮光膜１７は、前記複数の画素電極３と対応する領域にそれぞれ開口が設けられた格子状膜であり、図では単層膜として示しているが、この遮光膜１７は、前側基板２の基板面に形成された酸化クロム膜と、その上に形成されたクロム膜とからなっている。
【００３６】
前記対向電極１８は、ＩＴＯ膜等の透明導電膜からなる一枚膜状の電極であり、この対向電極１８と前記遮光膜１７は、その周縁部が前記シール材２７に対応する外形に形成されている。
【００３７】
そして、前記対向電極１８の各角部には、図６および図９に示したように、前記シール材２７によるシール部の外側に延出して前記複数のクロス電極１４にそれぞれ対応するクロス電極接続部１８ａが一体に形成されている。
【００３８】
この対向電極１８のクロス電極接続部１８ａは、前側基板１の内面に、前記クロス電極１４に対向させて、後述する柱状スペーサ２１，２２により規定される一対の基板１，２の間隔（基板面間の間隔）ｄ０に応じた所定の膜厚に形成された下地膜１９の上に形成されている。
【００３９】
前記下地膜１９は、前側基板２の内面に前記遮光膜１７を形成した後、前記前側基板２の内面に、例えばフォトレジストからなる樹脂材料を、スピンコート法により、後述する柱状スペーサ２１，２２により規定される基板間隔ｄ０に応じた所定の膜厚に塗布し、その樹脂膜をフォトグラフィ法によりパターニングすることにより形成されており、前記対向電極１８は、前記下地膜１９を形成した後、前記前側基板２の内面に、ＩＴＯ膜等の透明導電膜を、前記対向電極１８およびそのクロス電極接続部１８ａの形状に対応した開口を有するマスクを用いてスパッタ装置により被着させることにより形成されている。
【００４０】
そして、前記前基板２の最も内面の前記シール材２７により囲まれた領域には、前記表示エリアＡの全域にわたって、ポリイミド等からなる配向膜２０が設けられている。
【００４１】
また、前記一対の基板１，２のいずれか一方、例えば前側基板２の内面には、前記表示エリアＡ内に所定のピッチで形成された複数の柱状スペーサ２１と、前記シール材２７によるシール部の全域に分布させて形成された複数の柱状スペーサ２２とが設けられている。以下、前記表示エリアＡ内の複数の柱状スペーサ２１をエリア内スペーサと言い、前記シール部の複数の柱状スペーサ２２をシール部スペーサと言う。
【００４２】
前記複数のエリア内スペーサ２１は、図２に示したように、後側基板１の表示エリアＡに設けられた複数のＴＦＴ４の側方に、複数のゲート配線１２にそれぞれ対応させて、ＴＦＴ４の配列ピッチと同じピッチで設けられている。
【００４３】
また、前記複数のシール部スペーサ２２は、図５および図６に示したように、前記シール部のうち、複数のゲート配線１２およびドレイン配線１３が通っている部分にそれぞれ前記配線１２，１３の長さ方向に沿わせて前記ＴＦＴ４の配列ピッチと同程度の間隔で設けられるとともに、前記ゲート配線１２およびドレイン配線１３が通っている部分以外の領域に、その全域にわたって、前記シール部の幅方向と周方向とにそれぞれ前記ＴＦＴ４の配列ピッチと同程度の間隔で分布させて設けられている。
【００４４】
なお、前記シール材２７は、図１および図６に示したように、その各角部の外側にそれぞれ、前記クロス電極１４の両側に延出する突出部２７ａを一体に形成するとともに、前記ドライバ搭載部１ａ，１ｂに対応しない辺部、例えば左側の辺部に、その辺部を部分的に欠落させて液晶注入口２８とした形状に形成されており、前記複数のシール部スペーサ２２は、前記シール材２７の前記突出部２７ａと液晶注入口２８とを除く部分に、その全域に分布させて設けられている。
【００４５】
前記複数のエリア内スペーサ２１と前記複数のシール部スペーサ２２は、いずれも、前側基板２の内面に遮光膜１７の上に重ねて設けられた対向電極１８の上に、液晶層厚（画素電極３と対向電極１８とが互いに対向する画素部の液晶層厚）ｄを所定の値にするために必要な基板間隔ｄ０に応じて、同じ高さに形成されている。
【００４６】
これらのスペーサ２１，２２は、前記前側基板２の内面に前記遮光膜１７と対向電極１８とを形成した後、この前側基板２の内面上に、例えばフォトレジストからなる樹脂材料を、スピンコート法により、前記スペーサ２１，２２の高さに応じた膜厚に塗布し、その樹脂膜をフォトグラフィ法によりパターニングすることにより形成されている。
【００４７】
なお、前記前側基板２の最も内面の前記配向膜２０は、前記スペーサ２１，２２の形成後に、前記表示エリアＡの全域にわたって形成されており、したがって、前記エリア内スペーサ２１とシール部スペーサ２２のうち、エリア内スペーサ２１は、前記配向膜２０により覆われている。
【００４８】
また、前記エリア内スペーサ２１とシール部スペーサ２２が形成された前側基板２とは反対側の基板である後側基板１の内面には、図１，図２，図５および図６に示したように、前記表示エリアＡ内に、前記複数のエリア内スペーサ２１にそれぞれ対応する複数のエリア内スペーサ支持部２３が形成されるとともに、前記シール部に、前記複数のシール部スペーサ２２のうちのゲート配線１２およびドレイン配線１３が通っている部分のシール部スペーサ２２に対応するシール部スペーサ支持部２４，２５と、他の部分のシール部スペーサ２２に対応するシール部スペーサ支持部２６とが、前記エリア内スペーサ支持部２３と同じ高さに形成されている。
【００４９】
なお、前記複数のシール部スペーサ２２のうち、ゲート配線１２およびドレイン配線１３が通っている部分以外のシール部スペーサ２２に対応するシール部スペーサ支持部２６は、上述したように２つの配線群に分けてドライバ搭載部１ａに導出された複数のゲート配線１２の前記２つの配線群の間の部分と、２つの配線群に分けてドライバ搭載部１ｂに導出された複数のドレイン配線１２の前記２つの配線群の間の部分と、前記ゲート配線１２の導出領域Ｂとドレイン配線１３の導出領域Ｃとの間の部分と、前記液晶注入口２８の一側縁から前記ゲート配線１２の導出領域Ｂの近傍にわたる部分と、前記液晶注入口２８の他側縁から前記ドレイン配線１３の導出領域Ｃの近傍にわたる部分とに形成されている。
【００５０】
前記複数のエリア内スペーサ支持部２３は、図４に示したように、前記ゲート配線１２の前記エリア内スペーサ２１に対応する部分と、このゲート配線１２を覆うゲート絶縁膜６と、前記ゲート絶縁膜６の上に、前記ゲート配線１２のエリア内スペーサ２１に対応する部分に対応させて前記ドレイン配線１３と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜とからなるドレイン配線１３と同じ膜厚の金属膜）により形成された疑似電極１３ａと、前記オーバーコート絶縁膜１５とにより形成されている。
【００５１】
また、前記ゲート配線１２が通っている部分のシール部スペーサ２２に対応するシール部スペーサ支持部２４は、図７に示したように、前記ゲート配線１２のシール部を通る部分と、前記ゲート絶縁膜６と、前記ゲート絶縁膜６の上に、前記ゲート配線１２のシール部を通る部分に対応させて前記ドレイン配線１３と同じ金属膜により形成された疑似電極１３ｂと、前記オーバーコート絶縁膜１５とにより形成されている。
【００５２】
なお、このシール部スペーサ支持部２４の疑似電極１３ｂは、基板面との段差を小さくするために極く薄い膜厚に形成された前記ゲート配線１２のドライバ搭載部１ａに導出された端部の抵抗を小さくするために、前記ゲート配線１２のシール部を通る部分からドライバ搭載部１ａに導出された部分にその全長にわたって形成され、前記ゲート絶縁膜６に設けられた開口内に露出している前記ゲート配線１２の導出端部に積層されている。
【００５３】
また、前記ドレイン配線１３が通っている部分のシール部スペーサ２２に対応するシール部スペーサ支持部２５は、図８に示したように、後側基板１の基板面に、前記ドレイン配線１３のシール部を通る部分に対応させて前記ゲート配線１２と同じ金属膜（アルミニウム系合金膜からなるゲート配線１２と同じ膜厚の金属膜）により形成された疑似電極１２ａと、前記ゲート絶縁膜６と、前記ドレイン配線１３のシール部を通る部分と、前記オーバーコート絶縁膜１５とにより形成されている。
【００５４】
さらに、前記ゲート配線１２およびドレイン配線１３が通っている部分以外のシール部スペーサ２２に対応するシール部スペーサ支持部２６は、図９に示したように、後側基板１の基板面に前記ゲート配線１２と同じ金属膜により形成された疑似電極１２ｂと、前記ゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ドレイン配線１３と同じ金属膜により形成された疑似電極１３ｃと、前記オーバーコート絶縁膜１５とにより形成されている。
【００５５】
すなわち、前記エリア内スペーサ支持部２３とシール部スペーサ支持部２４，２５，２６は、いずれも、ゲート配線１２またはそれと同じ金属膜により形成された疑似電極１２ａ，１２ｂと、ゲート絶縁膜６と、ドレイン配線１３またはそれと同じ金属膜により形成された疑似電極１３ａ，１３ｂ，１３ｃと、オーバーコート絶縁膜１５との積層膜からなっており、したがって、前記エリア内スペーサ支持部２３とシール部スペーサ支持部２４，２５，２６の高さは同じある。
【００５６】
そして、前記一対の基板１，２は、前側基板２の内面の対向電極１８の上に同じ高さに形成された前記複数のエリア内スペーサ２１およびシール部スペーサ２２を、後側基板１の内面に同じ高さに形成された前記エリア内スペーサ支持部２３およびシール部スペーサ支持部２４，２５，２６にそれぞれ当接させることにより、これらのスペーサ２１，２２により基板間隔ｄ０を規定されるとともに、前記対向電極１８から前記シール部の外側に延出され、前記前側基板１の内面に前記スペーサ２１，２２により規定される基板間隔ｄ０に応じた膜厚に形成された下地膜１９の上に形成されたクロス電極接続部１８ａを、後側基板１の内面に設けられたクロス電極１４に直接接触させることにより、前記対向電極１８のクロス電極接続部１８ａを前記クロス電極１４に電気的に接続した状態で、前記シール材２７を介して接合されている。
【００５７】
この液晶表示素子は、一方の基板、例えば後側基板１の内面に、スクリーン印刷法により前記シール材２７を印刷し、一対の基板１，２を重ね合わせて加圧することにより、前側基板２の内面に形成された複数のエリア内スペーサ２１およびシール部スペーサ２２を、後側基板１の内面のエリア内スペーサ支持部２３およびシール部スペーサ支持部２４，２５，２６にそれぞれ当接させるとともに、前記対向電極１８のクロス電極接続部１８ａを後側基板１の内面に設けられたクロス電極１４に直接接触させ、その状態で前記シール材２７を硬化させることにより前記一対の基板１，２を前記シール材２７を介して接合し、その後、前記一対の基板１，２間の前記シール材２７により囲まれた領域に液晶注入口２８から真空注入法により液晶を注入して液晶層３０を形成し、前記液晶注入口２８を封止樹脂２９により封止することにより製造される。
【００５８】
なお、この実施例では、前記シール材２７に、前記クロス電極１４の両側の領域に延出する突出部２７ａを形成しているため、前記一対の基板１，２は、前記クロス電極１４と対向電極１８のクロス電極接続部１８ａとの接触部の両側においても前記シール材２７の突出部２７ａを介して接合されている。
【００５９】
この実施例の液晶表示素子は、例えば、前記液晶層３０の液晶分子を分子長軸を一方向に揃えてホモジニアス配向させたホモジニアス配向型液晶表示素子であり、前記一対の基板１，２の外面にそれぞれ偏光板を配置し、いずれか一方の基板とその基板側の前記偏光板との間に、表示のコントラストを高くするとともに視野角を広くするための位相板を配置して構成される。
【００６０】
この液晶表示素子によれば、前側基板２の内面に設けられた対向電極１８のクロス電極接続部１８ａを、前記前側基板２の内面に前記エリア内スペーサ２１およびシール部スペーサ２２により規定される基板間隔ｄ０に応じた膜厚に形成された下地膜１９の上に形成し、このクロス電極接続部１８ａを、後側基板１の内面に設けられたクロス電極１４に直接接触させているため、従来の液晶表示素子のように一対の基板の間隔がクロス材中の導電性粒子の径により制約されることは無い。
【００６１】
そして、前記下地膜１９は、上述したように、前側基板２の内面に樹脂材料を塗布し、その樹脂膜をパターニングすることにより形成されるため、前記樹脂材料の塗布厚を制御することにより、前記下地膜１９を任意の膜厚に形成することができ、したがって、前記基板間隔ｄ０を狭くして液晶層厚ｄを小さくする場合でも、その基板間隔ｄ０に応じた膜厚に前記下地膜１９を形成し、この下地膜１９の上に形成された前記クロス電極接続部１８ａを前記クロス電極１４に直接接触させることができる。
【００６２】
そのため、この液晶表示素子によれば、前記基板間隔ｄ０を狭くし、液晶層厚ｄを小さくて応答速度を速くすることができる。
【００６３】
前記液晶層厚ｄは、０．７μｍ〜２．２μｍの範囲が好ましく、液晶層厚ｄがこの範囲であれば、応答速度を充分速くするとともに、液晶層厚ｄが小さすぎないため、液晶表示素子のΔｎｄ（液晶の屈折率異方性Δｎと液晶層厚ｄとの積）の値を所定の値にするための適切な液晶材料の選択や、液晶表示素子の製造が容易である。
【００６４】
また、この実施例では、前記シール材２７に、前記クロス電極１４の両側の領域に延出する突出部２７ａを形成し、前記一対の基板１，２を、前記クロス電極１４と対向電極１８のクロス電極接続部１８ａとの接触部の両側においても前記シール材２７の突出部２７ａを介して接合しているため、前記クロス電極１４と対向電極１８のクロス電極接続部１８ａとを確実に接触させることができる。
【００６５】
さらに、この液晶表示素子においては、前側基板２の内面に、表示エリアＡ内に所定のピッチで形成された複数のエリア内柱状スペーサ２１と、前記シール材２７によるシール部の全域に分布させて形成された複数のシール部スペーサ２２とを設け、これらのスペーサ２１，２２により前記一対の基板１，２の間隔ｄ０を規定しているため、基板間隔ｄ０を、前記表示エリアＡから前記シール部にわたって均一にすることができる。
【００６６】
なお、この実施例では、前記エリア内スペーサ２１と、このエリア内スペーサ２１に対応するエリア内スペーサ支持部２３はそれぞれ、一対の基板１，２の最も内面のシール材２７により囲まれた領域に表示エリアＡの全域にわたって設けられた配向膜１６，２０により覆われているのに対し、前記シール部スペーサ２２と、このシール部スペーサ２２に対応するシール部スペーサ支持部２４，２５，２６の上には前記配向膜１６，２０が無いため、前記シール部スペーサ２２により規定される基板間隔は、前記エリア内スペーサ２１により規定される基板間隔よりも前記配向膜１６，２０の両方の膜厚分だけ小さくなる。
【００６７】
しかし、前記配向膜１６，２０の膜厚はいずれも、０．０５μｍ程度と極めて薄いため、前記シール部スペーサ２２により規定される基板間隔と、前記エリア内スペーサ２１により規定される基板間隔との差は０．１μｍ程度であり、この程度の差であれば、基板間隔ｄ０が表示エリアＡからシール部にわたって均一であると見なすことができる。
【００６８】
しかも、この実施例では、前記エリア内スペーサ２１とシール部スペーサ２２をそれぞれ、前側基板２の内面に設けられた対向電極２７の上に同じ高さに形成し、後側基板２の内面に、前記エリア内スペーサ２１とシール部スペーサ２２とにそれぞれ対応させて同じ高さのスペーサ支持部２３，２４，２５，２６を形成して、前記エリア内スペーサ２１とシール部スペーサ２２をそれぞれ前記スペーサ支持部２３，２４，２５，２６当接させているため、前記エリア内スペーサ２１とシール部スペーサ２２とを同じ工程で形成するとともに、前記スペーサ支持部２３，２４，２５，２６を同じ工程で形成することができ、したがって製造コストを低減することができる。
【００６９】
この液晶表示素子において、前記ゲート配線１３の膜厚を０．２３μｍ、ゲート絶縁膜６の膜厚を０．２５μｍ、画素電極３の膜厚を０．０５μｍ、ドレイン配線１３の膜厚を０．４２５μｍ、オーバーコート絶縁膜１５の膜厚を０．２０μｍ、遮光膜１７の膜厚を０．１７μｍ、対向電極１８の膜厚を０．１４μｍとし、配向膜１６，２０の膜厚をそれぞれ０．０５μｍとすると、液晶層厚ｄを例えば１．５μｍにするには、前記基板間隔ｄ０を２．０４μｍにすればよい。
【００７０】
この実施例では、前側基板２の内面に設けられた遮光膜１７と対向電極１８とを、その周縁部が前記シール材２７に対応する外形に形成し、前記対向電極１８の上に前記エリア内スペーサ２１とシール部スペーサ２２を形成するとともに、前記エリア内スペーサ支持部２３とシール部スペーサ支持部２４，２５，２６を、ゲート配線１２またはそれと同じ金属膜により形成された疑似電極１２ａ，１２ｂと、ゲート絶縁膜６と、ドレイン配線１３またはそれと同じ金属膜により形成された疑似電極１３ａ，１３ｂ，１３ｃと、オーバーコート絶縁膜１５との積層膜により形成しているため、基板間隔ｄ０を上記２．１３μｍに規定するためには、エリア内スペーサ２１とシール部スペーサ２２を、０．５２５μｍの高さに形成すればよい。
【００７１】
そして、この実施例では、前記クロス電極１４をゲート配線１２と同じ金属膜により形成しているため、上記のようにエリア内スペーサ２１とシール部スペーサ２２を、０．５２５μｍの高さに形成して基板間隔ｄ０を２．０４μｍに規定する場合は、前記対向電極２７のクロス電極接続部２７ａの下地膜１９を、１．６７μｍの膜厚に形成すればよく、前記下地膜１９をこのような膜厚に形成することにより、前記対向電極２７のクロス電極接続部２７ａを前記クロス電極１４に直接接触させて電気的に接続することができる。
【００７２】
なお、上記実施例では、エリア内スペーサ２１とシール部スペーサ２２を前側基板２の内面に設けられた対向電極１８の上に形成しているが、前記エリア内スペーサ２１とシール部スペーサ２２を後側基板１の内面に設けられたスペーサ支持部２３，２４，２５，２６の上に形成し、これらのスペーサ２１，２２を前側基板２の内面に設けられた前記対向電極１８に当接させて基板間隔ｄ０を規定してもよい。
【００７３】
また、上記実施例では、前記スペーサ支持部２３，２４，２５，２６を、ゲート配線１２またはそれと同じ金属膜により形成された疑似電極１２ａ，１２ｂと、ゲート絶縁膜６と、ドレイン配線１３またはそれと同じ金属膜により形成された疑似電極１３ａ，１３ｂ，１３ｃと、オーバーコート絶縁膜１５との積層膜により形成しているが、前記スペーサ支持部２３，２４，２５，２６は、前記積層膜のうちの一部の膜を省略した構造としてもよく、あるいは、基板内面に設けられた膜に開口を形成することにより、基板面をスペーサ支持部としてもよい。
【００７４】
さらに、上記実施例では、エリア内スペーサ２１を、ゲート配線１２に対応させて設けているが、エリア内スペーサ２１は、ＴＦＴ４に対応させて設けてもよく、その場合は、前記ＴＦＴ４を前記エリア内スペーサ２１に対応するエリア内スペーサ支持部とするとともに、シール部スペーサ２２に対応するシール部スペーサ支持部を、前記ＴＦＴ４と同じ積層構造の積層膜により形成すればよい。
【００７５】
また、上記実施例の液晶表示素子は、ホモジニアス配向型液晶表示素子であるが、この発明は、液晶分子をツイスト配向させたＴＮ型液晶表示素子や、強誘電性または反強誘電性液晶表示素子等にも適用することができ、また、フィールドシーケンシャル液晶表示装置に限らず白黒画像を表示する液晶表示装置の液晶表示素子にも適用することができる。
【００７６】
【発明の効果】
この発明の液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで対向する第１と第２の一対の基板のうち、第１の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線と、前記シール材が設けられるシール部の外側に形成された対向電極接続用のクロス電極とが設けられ、前記第２の基板の内面に、前記クロス電極に対応させて前記一対の基板の間隔に応じた膜厚に形成された下地膜と、前記下地膜の上に形成され前記クロス電極に直接接触するクロス電極接続部を有する対向電極とが設けられ、前記第１と第２の基板のいずれか一方の内面に、前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリア内の前記ゲート配線に対応させて形成され、前記表示エリア内の基板間の間隔を規定するための複数のエリア内スペーサと、前記複数のゲート配線又は複数のドレイン配線が設けられた部分に、それぞれ前記配線の長さ方向に沿わせて前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリアの外側のシール部に形成され、前記シール部の基板間の間隔を規定するための複数のシール部スペーサとを設けたものであるため、液晶層厚を小さくして応答速度を速くすることができる。
【００７７】
この発明の液晶表示素子において、前記液晶層厚は、０．７μｍ〜２．２μｍの範囲が好ましく、液晶層厚がこの範囲であれば、応答速度を充分速くするとともに、液晶表示素子のΔｎｄの値を所定の値にするための適切な液晶材料の選択や、液晶表示素子の製造が容易である。
【００７８】
また、この液晶表示素子においては、前記シール材に、前記クロス電極の両側の領域に延出する突出部を形成し、前記一対の基板を、前記クロス電極と対向電極のクロス電極接続部との接触部の両側においても前記シール材の突出部を介して接合するのが好ましく、このようにすることにより、前記クロス電極と対向電極のクロス電極接続部とを確実に接触させることができる。
【００７９】
さらに、この液晶表示素子においては、第１と第２の基板のいずれか一方の内面には、表示エリアの外側のシール部の、複数のゲート配線又は複数のドレイン配線が設けられた部分以外の部分に、複数の薄膜トランジスタの配列ピッチと同程度の間隔で配列された複数の他のシール部スペーサが形成され、第１の基板の内面には、前記複数の他のシール部スペーサに対応させて、前記複数のゲート配線又は複数のドレイン配線が設けられた部分と同じ高さのスペーサ支持部が形成されていることが好ましく、このようにすることにより、基板間隔を、表示エリアから前記シール部にわたって均一にすることができる。
【００８０】
さらにこの液晶表示素子においては、第１の基板の内面に、表示エリア内の複数の第１の柱状スペーサと、複数のゲート配線又は複数のドレイン配線が設けられた部分以外のシール部の部分に配列された複数の第２の柱状スペーサとにそれぞれ対応させて同じ高さのスペーサ支持部が形成されており、前記表示エリア内の複数の第１の柱状スペーサと、前記シール部の第２の柱状スペーサとシール部の複数の第２の柱状スペーサがそれぞれ、第２の基板の内面に設けられた対向電極と前記スペーサ支持部のうちの一方の上に形成し、他方に当接させるのが望ましく、このようにすることにより、前記表示エリア内の複数の柱状スペーサと前記シール部の複数の柱状スペーサとを同じ工程で形成するとともに、前記スペーサ支持部を同じ工程で形成し、製造コストを低減することができる。
【図面の簡単な説明】
【図１】この発明の一実施例を示す液晶表示素子の平面図。
【図２】前記液晶表示素子の第１の基板の一部分の配向膜とオーバーコート絶縁膜とを省略した拡大平面図。
【図３】図２のIII―III線に沿う拡大断面図。
【図４】図２のIV―IV線に沿う拡大断面図。
【図５】図１のV部の拡大図。
【図６】図１のVI部の拡大図。
【図７】図１のVII―VII線に沿拡大断面図。
【図８】図１のVIII―VIII線に沿う拡大断面図。
【図９】図１のIX―IX線に沿う拡大断面図。
【符号の説明】
１，２…基板
Ａ…表示エリア
３…画素電極
４…ＴＦＴ
６…ゲート絶縁膜
１２…ゲート配線
Ｂ…ゲート配線の導出領域
１３…ドレイン配線
Ｃ…ドレイン配線の導出領域
１４…クロス電極
１５…オーバーコート絶縁膜
１６，２０…配向膜
１７…遮光膜
１８…対向電極
１８ａ…クロス電極接続部
１９…下地膜
２１，２２…柱状スペーサ
２３，２４，２５，２６…スペーサ支持部
２７…シール材
２７ａ…突出部
３０…液晶層
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型の液晶表示素子に関する。
【０００２】
【従来の技術】
ＴＦＴを能動素子とするアクティブマトリックス型の液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで対向する第１と第２の一対の基板のうち、第１の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、前記複数のＴＦＴにゲート信号を供給する複数のゲート配線と、前記複数のＴＦＴにデータ信号を供給する複数のドレイン配線が設けられ、第２の基板の内面に、前記複数の画素電極と対向する対向電極が設けられた構成となっている。
【０００３】
このアクティブマトリックス液晶表示素子においては、前記画素電極とＴＦＴとゲート配線およびドレイン配線が設けられた第１の基板の内面の前記シール材によるシール部の外側に、第２の基板の内面に設けられた対向電極に接続される対向電極接続用クロス電極を設けるとともに、前記対向電極に、前記クロス電極に対応するクロス電極接続部を形成し、前記クロス電極と前記対向電極のクロス電極接続部とを、樹脂粒子の表面に金等の金属メッキが施された導電性粒子を混入したクロス材により接続している。
【０００４】
【発明が解決しようとする課題】
ところで、ＴＮ（ツイステッドネマティック）型の液晶表示素子の液晶層厚（画素電極と対向電極とが互いに対向する画素部の液晶層厚）は４μｍ〜５μｍに設定されているが、最近では、液晶表示素子の応答速度を速くするために、液晶層厚を例えば１．５μｍ程度に小さくすることが望まれている。
【０００５】
しかし、上記従来のアクティブマトリックス液晶表示素子は、第１の基板の内面に設けられた対向電極接続用クロス電極と、第２の基板の内面に設けられた対向電極のクロス電極接続部とを、導電性粒子を混入したクロス材により接続したものであるため、一対の基板の間隔が前記クロス材中の導電性粒子の径により制約される。
【０００６】
そして、前記クロス材中の導電性粒子は、樹脂粒子の表面を金属メッキしたものであるため、この導電性粒子の小径化には限界があり、したがって、液晶層厚を１．５μｍ程度に小さくすることはできなかった。
【０００７】
この発明は、液晶層厚を小さくて応答速度を速くすることができるアクティブマトリックス型の液晶表示素子を提供することを目的としたものである。
【０００８】
【課題を解決するための手段】
この発明の液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで対向する第１と第２の一対の基板のうち、第１の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線と、前記シール材が設けられるシール部の外側に形成された対向電極接続用のクロス電極とが設けられ、前記第２の基板の内面に、前記クロス電極に対応させて前記一対の基板の間隔に応じた膜厚に形成された下地膜と、前記下地膜の上に形成され前記クロス電極に直接接触するクロス電極接続部を有する対向電極とが設けられ、前記第１と第２の基板のいずれか一方の内面に、前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリア内の前記ゲート配線に対応させて形成され、前記表示エリア内の基板間の間隔を規定するための複数のエリア内スペーサと、前記複数のゲート配線又は複数のドレイン配線が設けられた部分に、それぞれ前記配線の長さ方向に沿わせて前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリアの外側のシール部に形成され、前記シール部の基板間の間隔を規定するための複数のシール部スペーサとを設けたことを特徴とするものである。
【０００９】
この液晶表示素子によれば、前記第２の基板の内面に設けられた対向電極のクロス電極接続部を、前記第２の基板の内面に一対の基板の間隔に応じた膜厚に形成された下地膜の上に形成し、このクロス電極接続部を、前記第１の基板の内面に設けられたクロス電極に直接接触させているため、基板間隔がクロス材中の導電性粒子の径により制約されることは無く、また第１と第の２基板のいずれか一方の内面に、前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリア内の前記ゲート配線に対応させて形成された複数のエリア内スペーサと、前記複数のゲート配線又は複数のドレイン配線が設けられた部分に、それぞれ前記配線の長さ方向に沿わせて前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリアの外側のシール部に形成された複数のシール部スペーサとを設けているため、前記基板間隔を狭くし、液晶層厚を小さくて応答速度を速くすることができる。
【００１１】
この発明の液晶表示素子において、前記液晶層厚は、０．７μｍ〜２．２μｍの範囲が好ましい。
【００１２】
また、この液晶表示素子においては、前記シール材に、前記クロス電極の両側の領域に延出する突出部を形成し、前記一対の基板を、前記クロス電極と対向電極のクロス電極接続部との接触部の両側においても前記シール材の突出部を介して接合するのが好ましい。
【００１３】
さらに、この液晶表示素子においては、第１と第２の基板のいずれか一方の内面には、表示エリアの外側のシール部の、複数のゲート配線又は複数のドレイン配線が設けられた部分以外の部分に、複数の薄膜トランジスタの配列ピッチと同程度の間隔で配列された複数の他のシール部スペーサが形成され、第１の基板の内面には、前記複数の他のシール部スペーサに対応させて、前記複数のゲート配線又は複数のドレイン配線が設けられた部分と同じ高さのスペーサ支持部が形成されていることが好ましい。
【００１４】
また、第１の基板の内面に、表示エリア内の複数の第１の柱状スペーサと、複数のゲート配線又は複数のドレイン配線が設けられた部分以外のシール部の部分に配列された複数の第２の柱状スペーサとにそれぞれ対応させて同じ高さのスペーサ支持部が形成されており、前記表示エリア内の複数の第１の柱状スペーサとシール部の複数の第２の柱状スペーサがそれぞれ、第２の基板の内面に設けられた対向電極と前記スペーサ支持部のうちの一方の上に形成され、他方に当接していることが好ましい。
【００１５】
【発明の実施の形態】
図１〜図９はこの発明の一実施例を示しており、図１は液晶表示素子の平面図、図２は前記液晶表示素子の第１の基板の一部分の配向膜とオーバーコート絶縁膜とを省略した拡大平面図、図３および図４は図２のIII―III線およびIV―IV線に沿う拡大断面図、図５は図１のV部の拡大図、図６は図１のVI部の拡大図、図７は図１のVII―VII線に沿拡大断面図、図８は図１のVIII―VIII線に沿う拡大断面図、図９は図１のIX―IX線に沿う拡大断面図である。
【００１６】
この実施例の液晶表示素子は、フィールドシーケンシャル液晶表示装置に用いられるアクティブマトリックス型液晶表示素子であり、表示エリアを囲む枠状のシール材２７を介して接合され、前記シール材２７により囲まれた領域に設けられた液晶層３０を挟んで対向する第１と第２の一対の透明基板１，２のうち、第１の基板、例えば光の入射側である後側の基板（以下、後側基板と言う）１の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極３と、前記複数の画素電極３にそれぞれ接続された複数のＴＦＴ４と、前記複数のＴＦＴ４にゲート信号を供給する複数のゲート配線１２と、前記複数のＴＦＴにデータ信号を供給する複数のドレイン配線１３が設けられ、第２の基板、例えば光の出射側である前側の基板（以下、前側基板と言う）２の内面に、前記複数の画素電極３と対向する対向電極１８が設けられている。
【００１７】
なお、前記後側基板１は、その左右の側縁のいずれか一方と上下の側縁のいずれか一方、例えば図１において右側の側縁と下側の側縁に、前側基板２の外側に張出すドライバ搭載部１ａ，１ｂを有しており、前記複数のゲート配線１２の一端は、右側縁のドライバ搭載部１ａに導出され、前記複数のドレイン配線１３の一端は、下側縁のドライバ搭載部１ｂに導出されている。
【００１８】
図１において、二点鎖線で示した領域Ａは、前記複数の画素電極３がマトリックス状に配列形成された表示エリアを示し、二点鎖線で示した領域Ｂ，Ｃはそれぞれ、前記複数のゲート配線１２の導出領域と、前記複数のドレイン配線１３の導出領域を示している。
【００１９】
前記後側基板１の内面に設けられた複数のＴＦＴ４は、図２および図３に示したように、後側基板２の基板面に形成されたゲート電極５と、このゲート電極５を覆って基板全体に形成されたゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、このｉ型半導体膜７のチャンネル領域となる中央部の上に設けられたブロッキング絶縁膜８と、前記ｉ型半導体膜７の両側部の上にｎ型半導体膜９を介して形成されたソース電極１９およびドレイン電極１１とからなっている。
【００２０】
なお、図２では前記ソース電極１０とドレイン電極１１を単層膜として示しているが、このソース電極１０とドレイン電極１１は、前記ｎ型半導体膜９とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜とからなっている。
【００２１】
また、前記複数のゲート配線１２は、後側基板２の基板面に、各画素電極行の一側にそれぞれ沿わせて形成されており、これらのゲート配線１２の一端は、２つの配線群に分けて後側基板２の右側縁のドライバ搭載部１ａに導出され、その端部に、前記ドライバ搭載部１ａに搭載される図示しないゲートドライバ（例えばＬＳＩ）の複数の出力端子にそれぞれ対応する端子部（図示せず）が形成されている。
【００２２】
前記ゲート配線１２は、基板面との段差を小さくするために、低抵抗のアルミニウム系合金膜により極く薄い膜厚に形成されており、前記ＴＦＴ４のゲート電極５は、前記ゲート配線１２に一体に形成されている。
【００２３】
なお、この実施例では、図２に示したように、前記ゲート配線１２の各画素電極３に対応する部分を前記ＴＦＴ４のゲート電極５とするとともに、前記ｉ型半導体膜７とｎ型半導体膜９およびソース，ドレイン電極１０，１１を前記ゲート配線１１の長さ方向に沿わせて横長に形成することにより、チャンネル幅の大きいＴＦＴ４を形成している。
【００２４】
一方、前記複数のドレイン配線１３はそれぞれ、前記後側基板２の内面全体に形成された前記ゲート絶縁膜６の上に、各画素電極列の一側にそれぞれ沿わせて形成されており、これらのドレイン配線１３の一端は、２つの配線群に分けて後側基板２の下側縁のドライバ搭載部１ｂに導出され、その端部に、前記ドライバ搭載部１ｂに搭載される図示しないドレインドライバ（例えばＬＳＩ）の複数の出力端子にそれぞれ対応する複数の端子部（図示せず）が形成されている。
【００２５】
前記ドレイン配線１３は、前記ＴＦＴ４のソース，ドレイン電極１０，１１と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成されており、前記ＴＦＴ４のドレイン電極１１は、前記ドレイン配線１３に一体に形成されている。
【００２６】
なお、前記ＴＦＴ４のソース，ドレイン電極１０，１１と前記ドレイン配線１３は、その抵抗によるデータ信号の電位降下をできるだけ小さくするために、前記ゲート配線１２の膜厚よりも充分に厚い膜厚に形成されている。
【００２７】
そして、前記複数の画素電極３は、前記ゲート絶縁膜６の上にＩＴＯ膜等の透明導電膜により形成されており、この画素電極３の縁部に前記ＴＦＴ４のソース電極１０が接続されている。
【００２８】
また、前記後側基板１の内面には、図１，図６および図９に示したように、前記シール材２７によるシール部の各角部の外側にそれぞれ形成された複数の対向電極接続用クロス電極１４が設けられており、これらのクロス電極１４は、後側基板１の基板面に、前記ゲート配線１２と同じ金属膜（アルミニウム系合金膜からなるゲート配線１２と同じ膜厚の金属膜）により形成されている。
【００２９】
なお、図では省略しているが、前記後側基板１のドライバ搭載部１ａ，１ｂには、その縁部に形成された複数の外部回路接続用端子と、これらの外部回路接続用端子と前記ドライバ搭載部１ａ，１ｂに搭載される図示しないゲートドライバおよびドレインドライバの複数の入力端子とをそれぞれ接続する複数の配線とが設けられており、これらの配線のうち、外部回路の基準電位に接続される配線が、前記後側基板１の内面に前記シール材２７の外周に沿わせて形成された図示しない基準電位配線に接続されている。
【００３０】
そして、前記シール材２７の各角部の外側にそれぞれ設けられた前記複数のクロス電極１４は、これらのクロス電極１４から導出されたリード部１４ａを介して前記基準電位配線に接続されている。
【００３１】
さらに、前記後側基板１の内面には、前記複数の画素電極３にそれぞれ対応する部分に開口が形成されたオーバーコート絶縁膜１５が基板全体にわたって設けられており、前記複数のＴＦＴ４と複数のドレイン配線１３は、前記オーバーコート絶縁膜１５により覆われている。
【００３２】
なお、前記複数のドレイン配線１３のドライバ搭載部１ｂに導出された端部は、前記オーバーコート絶縁膜１５に開口を設けることにより露出されており、前記複数のゲート配線１２のドライバ搭載部１ａに導出された端部と、前記クロス電極１４は、前記オーバーコート絶縁膜１５と前記ゲート絶縁膜６とに開口を設けることにより露出されている。
【００３３】
そして、前記後側基板１の最も内面の前記シール材２７により囲まれた領域には、前記表示エリアＡの全域にわたって、ポリイミド等からなる配向膜１６が設けられている。
【００３４】
一方、前側基板２の内面には、図３，図４および図７〜図９に示したように、前記複数の画素電極３の間の領域に対応する遮光膜１７が設けられており、この遮光膜１７の上に、前記複数の画素電極３と対向する対向電極１８が設けられている。
【００３５】
前記遮光膜１７は、前記複数の画素電極３と対応する領域にそれぞれ開口が設けられた格子状膜であり、図では単層膜として示しているが、この遮光膜１７は、前側基板２の基板面に形成された酸化クロム膜と、その上に形成されたクロム膜とからなっている。
【００３６】
前記対向電極１８は、ＩＴＯ膜等の透明導電膜からなる一枚膜状の電極であり、この対向電極１８と前記遮光膜１７は、その周縁部が前記シール材２７に対応する外形に形成されている。
【００３７】
そして、前記対向電極１８の各角部には、図６および図９に示したように、前記シール材２７によるシール部の外側に延出して前記複数のクロス電極１４にそれぞれ対応するクロス電極接続部１８ａが一体に形成されている。
【００３８】
この対向電極１８のクロス電極接続部１８ａは、前側基板１の内面に、前記クロス電極１４に対向させて、後述する柱状スペーサ２１，２２により規定される一対の基板１，２の間隔（基板面間の間隔）ｄ０に応じた所定の膜厚に形成された下地膜１９の上に形成されている。
【００３９】
前記下地膜１９は、前側基板２の内面に前記遮光膜１７を形成した後、前記前側基板２の内面に、例えばフォトレジストからなる樹脂材料を、スピンコート法により、後述する柱状スペーサ２１，２２により規定される基板間隔ｄ０に応じた所定の膜厚に塗布し、その樹脂膜をフォトグラフィ法によりパターニングすることにより形成されており、前記対向電極１８は、前記下地膜１９を形成した後、前記前側基板２の内面に、ＩＴＯ膜等の透明導電膜を、前記対向電極１８およびそのクロス電極接続部１８ａの形状に対応した開口を有するマスクを用いてスパッタ装置により被着させることにより形成されている。
【００４０】
そして、前記前基板２の最も内面の前記シール材２７により囲まれた領域には、前記表示エリアＡの全域にわたって、ポリイミド等からなる配向膜２０が設けられている。
【００４１】
また、前記一対の基板１，２のいずれか一方、例えば前側基板２の内面には、前記表示エリアＡ内に所定のピッチで形成された複数の柱状スペーサ２１と、前記シール材２７によるシール部の全域に分布させて形成された複数の柱状スペーサ２２とが設けられている。以下、前記表示エリアＡ内の複数の柱状スペーサ２１をエリア内スペーサと言い、前記シール部の複数の柱状スペーサ２２をシール部スペーサと言う。
【００４２】
前記複数のエリア内スペーサ２１は、図２に示したように、後側基板１の表示エリアＡに設けられた複数のＴＦＴ４の側方に、複数のゲート配線１２にそれぞれ対応させて、ＴＦＴ４の配列ピッチと同じピッチで設けられている。
【００４３】
また、前記複数のシール部スペーサ２２は、図５および図６に示したように、前記シール部のうち、複数のゲート配線１２およびドレイン配線１３が通っている部分にそれぞれ前記配線１２，１３の長さ方向に沿わせて前記ＴＦＴ４の配列ピッチと同程度の間隔で設けられるとともに、前記ゲート配線１２およびドレイン配線１３が通っている部分以外の領域に、その全域にわたって、前記シール部の幅方向と周方向とにそれぞれ前記ＴＦＴ４の配列ピッチと同程度の間隔で分布させて設けられている。
【００４４】
なお、前記シール材２７は、図１および図６に示したように、その各角部の外側にそれぞれ、前記クロス電極１４の両側に延出する突出部２７ａを一体に形成するとともに、前記ドライバ搭載部１ａ，１ｂに対応しない辺部、例えば左側の辺部に、その辺部を部分的に欠落させて液晶注入口２８とした形状に形成されており、前記複数のシール部スペーサ２２は、前記シール材２７の前記突出部２７ａと液晶注入口２８とを除く部分に、その全域に分布させて設けられている。
【００４５】
前記複数のエリア内スペーサ２１と前記複数のシール部スペーサ２２は、いずれも、前側基板２の内面に遮光膜１７の上に重ねて設けられた対向電極１８の上に、液晶層厚（画素電極３と対向電極１８とが互いに対向する画素部の液晶層厚）ｄを所定の値にするために必要な基板間隔ｄ０に応じて、同じ高さに形成されている。
【００４６】
これらのスペーサ２１，２２は、前記前側基板２の内面に前記遮光膜１７と対向電極１８とを形成した後、この前側基板２の内面上に、例えばフォトレジストからなる樹脂材料を、スピンコート法により、前記スペーサ２１，２２の高さに応じた膜厚に塗布し、その樹脂膜をフォトグラフィ法によりパターニングすることにより形成されている。
【００４７】
なお、前記前側基板２の最も内面の前記配向膜２０は、前記スペーサ２１，２２の形成後に、前記表示エリアＡの全域にわたって形成されており、したがって、前記エリア内スペーサ２１とシール部スペーサ２２のうち、エリア内スペーサ２１は、前記配向膜２０により覆われている。
【００４８】
また、前記エリア内スペーサ２１とシール部スペーサ２２が形成された前側基板２とは反対側の基板である後側基板１の内面には、図１，図２，図５および図６に示したように、前記表示エリアＡ内に、前記複数のエリア内スペーサ２１にそれぞれ対応する複数のエリア内スペーサ支持部２３が形成されるとともに、前記シール部に、前記複数のシール部スペーサ２２のうちのゲート配線１２およびドレイン配線１３が通っている部分のシール部スペーサ２２に対応するシール部スペーサ支持部２４，２５と、他の部分のシール部スペーサ２２に対応するシール部スペーサ支持部２６とが、前記エリア内スペーサ支持部２３と同じ高さに形成されている。
【００４９】
なお、前記複数のシール部スペーサ２２のうち、ゲート配線１２およびドレイン配線１３が通っている部分以外のシール部スペーサ２２に対応するシール部スペーサ支持部２６は、上述したように２つの配線群に分けてドライバ搭載部１ａに導出された複数のゲート配線１２の前記２つの配線群の間の部分と、２つの配線群に分けてドライバ搭載部１ｂに導出された複数のドレイン配線１２の前記２つの配線群の間の部分と、前記ゲート配線１２の導出領域Ｂとドレイン配線１３の導出領域Ｃとの間の部分と、前記液晶注入口２８の一側縁から前記ゲート配線１２の導出領域Ｂの近傍にわたる部分と、前記液晶注入口２８の他側縁から前記ドレイン配線１３の導出領域Ｃの近傍にわたる部分とに形成されている。
【００５０】
前記複数のエリア内スペーサ支持部２３は、図４に示したように、前記ゲート配線１２の前記エリア内スペーサ２１に対応する部分と、このゲート配線１２を覆うゲート絶縁膜６と、前記ゲート絶縁膜６の上に、前記ゲート配線１２のエリア内スペーサ２１に対応する部分に対応させて前記ドレイン配線１３と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜とからなるドレイン配線１３と同じ膜厚の金属膜）により形成された疑似電極１３ａと、前記オーバーコート絶縁膜１５とにより形成されている。
【００５１】
また、前記ゲート配線１２が通っている部分のシール部スペーサ２２に対応するシール部スペーサ支持部２４は、図７に示したように、前記ゲート配線１２のシール部を通る部分と、前記ゲート絶縁膜６と、前記ゲート絶縁膜６の上に、前記ゲート配線１２のシール部を通る部分に対応させて前記ドレイン配線１３と同じ金属膜により形成された疑似電極１３ｂと、前記オーバーコート絶縁膜１５とにより形成されている。
【００５２】
なお、このシール部スペーサ支持部２４の疑似電極１３ｂは、基板面との段差を小さくするために極く薄い膜厚に形成された前記ゲート配線１２のドライバ搭載部１ａに導出された端部の抵抗を小さくするために、前記ゲート配線１２のシール部を通る部分からドライバ搭載部１ａに導出された部分にその全長にわたって形成され、前記ゲート絶縁膜６に設けられた開口内に露出している前記ゲート配線１２の導出端部に積層されている。
【００５３】
また、前記ドレイン配線１３が通っている部分のシール部スペーサ２２に対応するシール部スペーサ支持部２５は、図８に示したように、後側基板１の基板面に、前記ドレイン配線１３のシール部を通る部分に対応させて前記ゲート配線１２と同じ金属膜（アルミニウム系合金膜からなるゲート配線１２と同じ膜厚の金属膜）により形成された疑似電極１２ａと、前記ゲート絶縁膜６と、前記ドレイン配線１３のシール部を通る部分と、前記オーバーコート絶縁膜１５とにより形成されている。
【００５４】
さらに、前記ゲート配線１２およびドレイン配線１３が通っている部分以外のシール部スペーサ２２に対応するシール部スペーサ支持部２６は、図９に示したように、後側基板１の基板面に前記ゲート配線１２と同じ金属膜により形成された疑似電極１２ｂと、前記ゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ドレイン配線１３と同じ金属膜により形成された疑似電極１３ｃと、前記オーバーコート絶縁膜１５とにより形成されている。
【００５５】
すなわち、前記エリア内スペーサ支持部２３とシール部スペーサ支持部２４，２５，２６は、いずれも、ゲート配線１２またはそれと同じ金属膜により形成された疑似電極１２ａ，１２ｂと、ゲート絶縁膜６と、ドレイン配線１３またはそれと同じ金属膜により形成された疑似電極１３ａ，１３ｂ，１３ｃと、オーバーコート絶縁膜１５との積層膜からなっており、したがって、前記エリア内スペーサ支持部２３とシール部スペーサ支持部２４，２５，２６の高さは同じある。
【００５６】
そして、前記一対の基板１，２は、前側基板２の内面の対向電極１８の上に同じ高さに形成された前記複数のエリア内スペーサ２１およびシール部スペーサ２２を、後側基板１の内面に同じ高さに形成された前記エリア内スペーサ支持部２３およびシール部スペーサ支持部２４，２５，２６にそれぞれ当接させることにより、これらのスペーサ２１，２２により基板間隔ｄ０を規定されるとともに、前記対向電極１８から前記シール部の外側に延出され、前記前側基板１の内面に前記スペーサ２１，２２により規定される基板間隔ｄ０に応じた膜厚に形成された下地膜１９の上に形成されたクロス電極接続部１８ａを、後側基板１の内面に設けられたクロス電極１４に直接接触させることにより、前記対向電極１８のクロス電極接続部１８ａを前記クロス電極１４に電気的に接続した状態で、前記シール材２７を介して接合されている。
【００５７】
この液晶表示素子は、一方の基板、例えば後側基板１の内面に、スクリーン印刷法により前記シール材２７を印刷し、一対の基板１，２を重ね合わせて加圧することにより、前側基板２の内面に形成された複数のエリア内スペーサ２１およびシール部スペーサ２２を、後側基板１の内面のエリア内スペーサ支持部２３およびシール部スペーサ支持部２４，２５，２６にそれぞれ当接させるとともに、前記対向電極１８のクロス電極接続部１８ａを後側基板１の内面に設けられたクロス電極１４に直接接触させ、その状態で前記シール材２７を硬化させることにより前記一対の基板１，２を前記シール材２７を介して接合し、その後、前記一対の基板１，２間の前記シール材２７により囲まれた領域に液晶注入口２８から真空注入法により液晶を注入して液晶層３０を形成し、前記液晶注入口２８を封止樹脂２９により封止することにより製造される。
【００５８】
なお、この実施例では、前記シール材２７に、前記クロス電極１４の両側の領域に延出する突出部２７ａを形成しているため、前記一対の基板１，２は、前記クロス電極１４と対向電極１８のクロス電極接続部１８ａとの接触部の両側においても前記シール材２７の突出部２７ａを介して接合されている。
【００５９】
この実施例の液晶表示素子は、例えば、前記液晶層３０の液晶分子を分子長軸を一方向に揃えてホモジニアス配向させたホモジニアス配向型液晶表示素子であり、前記一対の基板１，２の外面にそれぞれ偏光板を配置し、いずれか一方の基板とその基板側の前記偏光板との間に、表示のコントラストを高くするとともに視野角を広くするための位相板を配置して構成される。
【００６０】
この液晶表示素子によれば、前側基板２の内面に設けられた対向電極１８のクロス電極接続部１８ａを、前記前側基板２の内面に前記エリア内スペーサ２１およびシール部スペーサ２２により規定される基板間隔ｄ０に応じた膜厚に形成された下地膜１９の上に形成し、このクロス電極接続部１８ａを、後側基板１の内面に設けられたクロス電極１４に直接接触させているため、従来の液晶表示素子のように一対の基板の間隔がクロス材中の導電性粒子の径により制約されることは無い。
【００６１】
そして、前記下地膜１９は、上述したように、前側基板２の内面に樹脂材料を塗布し、その樹脂膜をパターニングすることにより形成されるため、前記樹脂材料の塗布厚を制御することにより、前記下地膜１９を任意の膜厚に形成することができ、したがって、前記基板間隔ｄ０を狭くして液晶層厚ｄを小さくする場合でも、その基板間隔ｄ０に応じた膜厚に前記下地膜１９を形成し、この下地膜１９の上に形成された前記クロス電極接続部１８ａを前記クロス電極１４に直接接触させることができる。
【００６２】
そのため、この液晶表示素子によれば、前記基板間隔ｄ０を狭くし、液晶層厚ｄを小さくて応答速度を速くすることができる。
【００６３】
前記液晶層厚ｄは、０．７μｍ〜２．２μｍの範囲が好ましく、液晶層厚ｄがこの範囲であれば、応答速度を充分速くするとともに、液晶層厚ｄが小さすぎないため、液晶表示素子のΔｎｄ（液晶の屈折率異方性Δｎと液晶層厚ｄとの積）の値を所定の値にするための適切な液晶材料の選択や、液晶表示素子の製造が容易である。
【００６４】
また、この実施例では、前記シール材２７に、前記クロス電極１４の両側の領域に延出する突出部２７ａを形成し、前記一対の基板１，２を、前記クロス電極１４と対向電極１８のクロス電極接続部１８ａとの接触部の両側においても前記シール材２７の突出部２７ａを介して接合しているため、前記クロス電極１４と対向電極１８のクロス電極接続部１８ａとを確実に接触させることができる。
【００６５】
さらに、この液晶表示素子においては、前側基板２の内面に、表示エリアＡ内に所定のピッチで形成された複数のエリア内柱状スペーサ２１と、前記シール材２７によるシール部の全域に分布させて形成された複数のシール部スペーサ２２とを設け、これらのスペーサ２１，２２により前記一対の基板１，２の間隔ｄ０を規定しているため、基板間隔ｄ０を、前記表示エリアＡから前記シール部にわたって均一にすることができる。
【００６６】
なお、この実施例では、前記エリア内スペーサ２１と、このエリア内スペーサ２１に対応するエリア内スペーサ支持部２３はそれぞれ、一対の基板１，２の最も内面のシール材２７により囲まれた領域に表示エリアＡの全域にわたって設けられた配向膜１６，２０により覆われているのに対し、前記シール部スペーサ２２と、このシール部スペーサ２２に対応するシール部スペーサ支持部２４，２５，２６の上には前記配向膜１６，２０が無いため、前記シール部スペーサ２２により規定される基板間隔は、前記エリア内スペーサ２１により規定される基板間隔よりも前記配向膜１６，２０の両方の膜厚分だけ小さくなる。
【００６７】
しかし、前記配向膜１６，２０の膜厚はいずれも、０．０５μｍ程度と極めて薄いため、前記シール部スペーサ２２により規定される基板間隔と、前記エリア内スペーサ２１により規定される基板間隔との差は０．１μｍ程度であり、この程度の差であれば、基板間隔ｄ０が表示エリアＡからシール部にわたって均一であると見なすことができる。
【００６８】
しかも、この実施例では、前記エリア内スペーサ２１とシール部スペーサ２２をそれぞれ、前側基板２の内面に設けられた対向電極２７の上に同じ高さに形成し、後側基板２の内面に、前記エリア内スペーサ２１とシール部スペーサ２２とにそれぞれ対応させて同じ高さのスペーサ支持部２３，２４，２５，２６を形成して、前記エリア内スペーサ２１とシール部スペーサ２２をそれぞれ前記スペーサ支持部２３，２４，２５，２６当接させているため、前記エリア内スペーサ２１とシール部スペーサ２２とを同じ工程で形成するとともに、前記スペーサ支持部２３，２４，２５，２６を同じ工程で形成することができ、したがって製造コストを低減することができる。
【００６９】
この液晶表示素子において、前記ゲート配線１３の膜厚を０．２３μｍ、ゲート絶縁膜６の膜厚を０．２５μｍ、画素電極３の膜厚を０．０５μｍ、ドレイン配線１３の膜厚を０．４２５μｍ、オーバーコート絶縁膜１５の膜厚を０．２０μｍ、遮光膜１７の膜厚を０．１７μｍ、対向電極１８の膜厚を０．１４μｍとし、配向膜１６，２０の膜厚をそれぞれ０．０５μｍとすると、液晶層厚ｄを例えば１．５μｍにするには、前記基板間隔ｄ０を２．０４μｍにすればよい。
【００７０】
この実施例では、前側基板２の内面に設けられた遮光膜１７と対向電極１８とを、その周縁部が前記シール材２７に対応する外形に形成し、前記対向電極１８の上に前記エリア内スペーサ２１とシール部スペーサ２２を形成するとともに、前記エリア内スペーサ支持部２３とシール部スペーサ支持部２４，２５，２６を、ゲート配線１２またはそれと同じ金属膜により形成された疑似電極１２ａ，１２ｂと、ゲート絶縁膜６と、ドレイン配線１３またはそれと同じ金属膜により形成された疑似電極１３ａ，１３ｂ，１３ｃと、オーバーコート絶縁膜１５との積層膜により形成しているため、基板間隔ｄ０を上記２．１３μｍに規定するためには、エリア内スペーサ２１とシール部スペーサ２２を、０．５２５μｍの高さに形成すればよい。
【００７１】
そして、この実施例では、前記クロス電極１４をゲート配線１２と同じ金属膜により形成しているため、上記のようにエリア内スペーサ２１とシール部スペーサ２２を、０．５２５μｍの高さに形成して基板間隔ｄ０を２．０４μｍに規定する場合は、前記対向電極２７のクロス電極接続部２７ａの下地膜１９を、１．６７μｍの膜厚に形成すればよく、前記下地膜１９をこのような膜厚に形成することにより、前記対向電極２７のクロス電極接続部２７ａを前記クロス電極１４に直接接触させて電気的に接続することができる。
【００７２】
なお、上記実施例では、エリア内スペーサ２１とシール部スペーサ２２を前側基板２の内面に設けられた対向電極１８の上に形成しているが、前記エリア内スペーサ２１とシール部スペーサ２２を後側基板１の内面に設けられたスペーサ支持部２３，２４，２５，２６の上に形成し、これらのスペーサ２１，２２を前側基板２の内面に設けられた前記対向電極１８に当接させて基板間隔ｄ０を規定してもよい。
【００７３】
また、上記実施例では、前記スペーサ支持部２３，２４，２５，２６を、ゲート配線１２またはそれと同じ金属膜により形成された疑似電極１２ａ，１２ｂと、ゲート絶縁膜６と、ドレイン配線１３またはそれと同じ金属膜により形成された疑似電極１３ａ，１３ｂ，１３ｃと、オーバーコート絶縁膜１５との積層膜により形成しているが、前記スペーサ支持部２３，２４，２５，２６は、前記積層膜のうちの一部の膜を省略した構造としてもよく、あるいは、基板内面に設けられた膜に開口を形成することにより、基板面をスペーサ支持部としてもよい。
【００７４】
さらに、上記実施例では、エリア内スペーサ２１を、ゲート配線１２に対応させて設けているが、エリア内スペーサ２１は、ＴＦＴ４に対応させて設けてもよく、その場合は、前記ＴＦＴ４を前記エリア内スペーサ２１に対応するエリア内スペーサ支持部とするとともに、シール部スペーサ２２に対応するシール部スペーサ支持部を、前記ＴＦＴ４と同じ積層構造の積層膜により形成すればよい。
【００７５】
また、上記実施例の液晶表示素子は、ホモジニアス配向型液晶表示素子であるが、この発明は、液晶分子をツイスト配向させたＴＮ型液晶表示素子や、強誘電性または反強誘電性液晶表示素子等にも適用することができ、また、フィールドシーケンシャル液晶表示装置に限らず白黒画像を表示する液晶表示装置の液晶表示素子にも適用することができる。
【００７６】
【発明の効果】
この発明の液晶表示素子は、表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで対向する第１と第２の一対の基板のうち、第１の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線と、前記シール材が設けられるシール部の外側に形成された対向電極接続用のクロス電極とが設けられ、前記第２の基板の内面に、前記クロス電極に対応させて前記一対の基板の間隔に応じた膜厚に形成された下地膜と、前記下地膜の上に形成され前記クロス電極に直接接触するクロス電極接続部を有する対向電極とが設けられ、前記第１と第２の基板のいずれか一方の内面に、前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリア内の前記ゲート配線に対応させて形成され、前記表示エリア内の基板間の間隔を規定するための複数のエリア内スペーサと、前記複数のゲート配線又は複数のドレイン配線が設けられた部分に、それぞれ前記配線の長さ方向に沿わせて前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリアの外側のシール部に形成され、前記シール部の基板間の間隔を規定するための複数のシール部スペーサとを設けたものであるため、液晶層厚を小さくして応答速度を速くすることができる。
【００７７】
この発明の液晶表示素子において、前記液晶層厚は、０．７μｍ〜２．２μｍの範囲が好ましく、液晶層厚がこの範囲であれば、応答速度を充分速くするとともに、液晶表示素子のΔｎｄの値を所定の値にするための適切な液晶材料の選択や、液晶表示素子の製造が容易である。
【００７８】
また、この液晶表示素子においては、前記シール材に、前記クロス電極の両側の領域に延出する突出部を形成し、前記一対の基板を、前記クロス電極と対向電極のクロス電極接続部との接触部の両側においても前記シール材の突出部を介して接合するのが好ましく、このようにすることにより、前記クロス電極と対向電極のクロス電極接続部とを確実に接触させることができる。
【００７９】
さらに、この液晶表示素子においては、第１と第２の基板のいずれか一方の内面には、表示エリアの外側のシール部の、複数のゲート配線又は複数のドレイン配線が設けられた部分以外の部分に、複数の薄膜トランジスタの配列ピッチと同程度の間隔で配列された複数の他のシール部スペーサが形成され、第１の基板の内面には、前記複数の他のシール部スペーサに対応させて、前記複数のゲート配線又は複数のドレイン配線が設けられた部分と同じ高さのスペーサ支持部が形成されていることが好ましく、このようにすることにより、基板間隔を、表示エリアから前記シール部にわたって均一にすることができる。
【００８０】
さらにこの液晶表示素子においては、第１の基板の内面に、表示エリア内の複数の第１の柱状スペーサと、複数のゲート配線又は複数のドレイン配線が設けられた部分以外のシール部の部分に配列された複数の第２の柱状スペーサとにそれぞれ対応させて同じ高さのスペーサ支持部が形成されており、前記表示エリア内の複数の第１の柱状スペーサと、前記シール部の第２の柱状スペーサとシール部の複数の第２の柱状スペーサがそれぞれ、第２の基板の内面に設けられた対向電極と前記スペーサ支持部のうちの一方の上に形成し、他方に当接させるのが望ましく、このようにすることにより、前記表示エリア内の複数の柱状スペーサと前記シール部の複数の柱状スペーサとを同じ工程で形成するとともに、前記スペーサ支持部を同じ工程で形成し、製造コストを低減することができる。
【図面の簡単な説明】
【図１】この発明の一実施例を示す液晶表示素子の平面図。
【図２】前記液晶表示素子の第１の基板の一部分の配向膜とオーバーコート絶縁膜とを省略した拡大平面図。
【図３】図２のIII―III線に沿う拡大断面図。
【図４】図２のIV―IV線に沿う拡大断面図。
【図５】図１のV部の拡大図。
【図６】図１のVI部の拡大図。
【図７】図１のVII―VII線に沿拡大断面図。
【図８】図１のVIII―VIII線に沿う拡大断面図。
【図９】図１のIX―IX線に沿う拡大断面図。
【符号の説明】
１，２…基板
Ａ…表示エリア
３…画素電極
４…ＴＦＴ
６…ゲート絶縁膜
１２…ゲート配線
Ｂ…ゲート配線の導出領域
１３…ドレイン配線
Ｃ…ドレイン配線の導出領域
１４…クロス電極
１５…オーバーコート絶縁膜
１６，２０…配向膜
１７…遮光膜
１８…対向電極
１８ａ…クロス電極接続部
１９…下地膜
２１，２２…柱状スペーサ
２３，２４，２５，２６…スペーサ支持部
２７…シール材
２７ａ…突出部
３０…液晶層
Claims (5)
- 表示エリアを囲む枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層を挟んで対向する第１と第２の一対の基板のうち、第１の基板の内面に、前記表示エリア内にマトリックス状に配列形成された複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線と、前記シール材が設けられるシール部の外側に形成された対向電極接続用のクロス電極とが設けられ、前記第２の基板の内面に、前記クロス電極に対応させて前記一対の基板の間隔に応じた膜厚に形成された下地膜と、前記下地膜の上に形成され前記クロス電極に直接接触するクロス電極接続部を有する対向電極とが設けられ、前記第１と第２の基板のいずれか一方の内面に、前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリア内の前記ゲート配線に対応させて形成され、前記表示エリア内の基板間の間隔を規定するための複数のエリア内スペーサと、前記複数のゲート配線又は複数のドレイン配線が設けられた部分に、それぞれ前記配線の長さ方向に沿わせて前記複数の薄膜トランジスタの配列ピッチと同程度の間隔で前記表示エリアの外側のシール部に形成され、前記シール部の基板間の間隔を規定するための複数のシール部スペーサとを設けたことを特徴とする液晶表示素子。
- 液晶層厚が０．７μｍ〜２．２μｍの範囲であることを特徴とする請求項１に記載の液晶表示素子。
- シール材に、クロス電極の両側に延出する突出部が形成されており、一対の基板が、前記クロス電極と対向電極のクロス電極接続部との接触部の両側においても前記シール材の突出部を介して接合されていることを特徴とする請求項１に記載の液晶表示素子。
- 第１と第２の基板のいずれか一方の内面には、表示エリアの外側のシール部の、複数のゲート配線又は複数のドレイン配線が設けられた部分以外の部分に、複数の薄膜トランジスタの配列ピッチと同程度の間隔で配列された複数の他のシール部スペーサが形成され、第１の基板の内面には、前記複数の他のシール部スペーサに対応させて、前記複数のゲート配線又は複数のドレイン配線が設けられた部分と同じ高さのスペーサ支持部が形成されていることを特徴とする請求項１に記載の液晶表示素子。
- 第１の基板の内面に、表示エリア内の複数の第１の柱状スペーサと、複数のゲート配線又は複数のドレイン配線が設けられた部分以外のシール部の部分に配列された複数の第２の柱状スペーサとにそれぞれ対応させて同じ高さのスペーサ支持部が形成されており、前記表示エリア内の複数の第１の柱状スペーサとシール部の複数の第２の柱状スペーサがそれぞれ、第２の基板の内面に設けられた対向電極と前記スペーサ支持部のうちの一方の上に形成され、他方に当接していることを特徴とする請求項１に記載の液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294679A JP4135344B2 (ja) | 2001-09-26 | 2001-09-26 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294679A JP4135344B2 (ja) | 2001-09-26 | 2001-09-26 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003107510A JP2003107510A (ja) | 2003-04-09 |
| JP4135344B2 true JP4135344B2 (ja) | 2008-08-20 |
Family
ID=19116246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001294679A Expired - Fee Related JP4135344B2 (ja) | 2001-09-26 | 2001-09-26 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4135344B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4626203B2 (ja) * | 2004-07-16 | 2011-02-02 | セイコーエプソン株式会社 | 液晶表示パネル |
| JP4522177B2 (ja) * | 2004-07-16 | 2010-08-11 | シャープ株式会社 | 液晶表示装置 |
| JP5106169B2 (ja) * | 2008-02-20 | 2012-12-26 | 株式会社ジャパンディスプレイセントラル | 表示素子 |
| JP2021001966A (ja) * | 2019-06-21 | 2021-01-07 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
-
2001
- 2001-09-26 JP JP2001294679A patent/JP4135344B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003107510A (ja) | 2003-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101031170B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 제조 방법 | |
| JP4395612B2 (ja) | 液晶表示素子 | |
| US7671939B2 (en) | Liquid crystal display element | |
| JP3174497B2 (ja) | 液晶表示装置 | |
| JPH1010582A (ja) | 液晶ディスプレイ装置及びその製造方法 | |
| JP2011186130A (ja) | 液晶表示装置 | |
| JP4244289B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置 | |
| JP4215019B2 (ja) | 液晶装置及び電子機器 | |
| KR20050001942A (ko) | 액정 표시 장치용 모기판 및 이의 제조 방법 | |
| JP4092894B2 (ja) | 液晶セルおよびその集合体 | |
| JP3399882B2 (ja) | 液晶表示装置 | |
| JP4135344B2 (ja) | 液晶表示素子 | |
| JP3859184B2 (ja) | カラー液晶パネル及びその製造方法 | |
| JP4092898B2 (ja) | 液晶セル集合体 | |
| JPH0451121A (ja) | アクティブマトリクス液晶表示装置 | |
| JP4036001B2 (ja) | 液晶表示素子 | |
| JP4292829B2 (ja) | 液晶表示素子 | |
| JP2004093844A (ja) | 液晶装置、液晶装置の製造方法、電子機器 | |
| JP4096520B2 (ja) | 液晶表示素子 | |
| JP2007057752A (ja) | 液晶装置 | |
| JP2002350869A (ja) | 液晶表示素子 | |
| JP4045950B2 (ja) | 液晶素子 | |
| JP2002328373A (ja) | 液晶セルおよび液晶セル集合体 | |
| JP3218308B2 (ja) | 液晶表示装置 | |
| JP6625307B1 (ja) | 液晶表示装置及び液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080411 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |