JP2002350869A - 液晶表示素子 - Google Patents

Abstract

(57)【要約】 【課題】表示むらを発生させること無く画素部の液晶層
厚を小さくすることができるアクティブマトリックス液
晶表示素子を提供する。 【解決手段】後側基板２の内面に設けられたクロス電極
１９と、前側基板１の内面に設けられた対向電極２１の
クロス電極接続部２１ａとの間に、樹脂中に直径が５ｎ
ｍ〜１００ｎｍの導電性微粒子２７を混入したクロス材
２６を設け、前記クロス電極１９と前記クロス電極接続
部２１ａとを、前記クロス材２６中の複数の導電性微粒
子２７同士の接触により、これらの導電性微粒子２７を
介して電気的に接続した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、薄膜トランジス
タ（以下、ＴＦＴと記す）を能動素子とするアクティブ
マトリックス型の液晶表示素子に関するものである。

【０００２】

【従来の技術】ＴＦＴを能動素子とするアクティブマト
リックス液晶表示素子は、枠状のシール材を介して接合
された一対の基板間の前記シール材により囲まれた領域
に液晶層が設けられるとともに、前記一対の基板のう
ち、一方の基板の内面に、前記シール材により囲まれた
領域にマトリックス状に配列された複数の画素電極と、
前記複数の画素電極にそれぞれ接続された複数のＴＦＴ
と、前記複数のＴＦＴにゲート信号を供給する複数のゲ
ート配線と、前記複数のＴＦＴにデータ信号を供給する
複数のデータ配線が設けられ、他方の基板の内面に、前
記複数の画素電極に対向する対向電極が設けられた構成
となっている。

【０００３】このアクティブマトリックス液晶表示素子
においては、前記画素電極およびＴＦＴが設けられた一
方の基板の前記シール材の外側に突出する基板縁部の内
面に、複数のゲート配線端子およびデータ配線端子と対
向電極端子とを設け、この一方の基板の内面に前記対向
電極端子に接続されたクロス電極を設けるとともに、前
記対向電極に前記クロス電極に対向するクロス電極接続
部を形成し、前記クロス電極と前記対向電極のクロス電
極接続部とをクロス材により電気的に接続している。

【０００４】前記クロス材としては、従来、樹脂中に、
樹脂製粒子の表面に金属メッキを施した導電性粒子を混
入したものが用いられており、前記クロス電極と対向電
極のクロス電極接続部とは、その間に前記導電性粒子を
挟持することにより、この導電微粒子を介して電気的に
接続されている。

【０００５】

【発明が解決しようとする課題】ところで、液晶表示素
子は、応答速度を速くするために、画素電極と対向電極
とが互いに対向する画素部の液晶層厚をできるだけ小さ
くすることが望まれている。

【０００６】しかし、従来のアクティブマトリックス液
晶表示素子は、一方の基板の内面に設けられたクロス電
極と他方の基板の内面に設けられた対向電極のクロス電
極接続部とを、その間に前記クロス材に混入された導電
性粒子を挟持させることにより電気的に接続したもので
あるため、前記クロス電極と前記対向電極のクロス電極
接続部とを前記クロス材により接続したクロス接続部の
基板間ギャップが、前記クロス材中の導電性粒子の径に
より制約される。

【０００７】そのため、従来のアクティブマトリックス
液晶表示素子は、一対の基板の間隔を、前記クロス材中
の導電性粒子の径より制約されるクロス接続部の基板間
ギャップに対応した間隔よりも小さくすることができ
ず、したがって、画素部の基板間ギャップを小さくし、
前記画素部の液晶層厚を小さくすることが難しい。

【０００８】この発明は、アクティブマトリックス型の
液晶表示素子として、画素部の液晶層厚を小さくするこ
とができるものを提供することを目的としたものであ
る。

【０００９】

【課題を解決するための手段】この発明の液晶表示素子
は、枠状のシール材を介して接合された一対の基板間の
前記シール材により囲まれた領域に液晶層が設けられる
とともに、前記一対の基板のうち、一方の基板の内面
に、前記シール材により囲まれた領域にマトリックス状
に配列された複数の画素電極と、前記複数の画素電極に
それぞれ接続された複数のＴＦＴと、前記複数のＴＦＴ
にゲート信号を供給する複数のゲート配線と、前記複数
のＴＦＴにデータ信号を供給する複数のデータ配線と、
基板縁部に形成された複数のゲート配線端子およびデー
タ配線端子と、前記基板縁部に形成された対向電極端子
と、前記対向電極端子に接続されたクロス電極とが設け
られ、他方の基板の内面に、前記シール材の外側に突出
するクロス電極接続部を有する対向電極が設けられると
ともに、前記クロス電極と前記対向電極のクロス電極接
続部との間に、樹脂中に直径が５ｎｍ〜１００ｎｍの導
電性微粒子を混入したクロス材が設けられ、前記クロス
電極と前記クロス電極接続部とが、前記クロス材中の複
数の導電性微粒子同士の接触により、これらの導電性微
粒子を介して電気的に接続されていることを特徴とする
ものである。

【００１０】この液晶表示素子は、一方の基板の内面に
設けられたクロス電極と他方の基板の内面に設けられた
対向電極のクロス電極接続部とを、樹脂中に直径が５ｎ
ｍ〜１００ｎｍの極く小さい導電性微粒子を混入したク
ロス材により接続したものであるため、液晶表示素子の
組立てにおいて一対の基板の間隔を画素部の基板間ギャ
ップが所定の値になるように調整する際に、前記クロス
材を、調整される基板間隔に応じた厚さにするができ、
したがって、画素部の基板間ギャップを小さくし、前記
画素部の液晶層厚を小さくすることができる。

【００１１】このように、この発明の液晶表示素子は、
一方の基板の内面に設けられたクロス電極と他方の基板
の内面に設けられた対向電極のクロス電極接続部との間
に、樹脂中に直径が５ｎｍ〜１００ｎｍの導電性微粒子
を混入したクロス材を設け、前記クロス電極と前記クロ
ス電極接続部とを、前記クロス材中の複数の導電性微粒
子同士の接触により、これらの導電性微粒子を介して電
気的に接続することにより、画素部の液晶層厚を小さく
することができるようにしたものである。

【００１２】この発明の液晶表示素子において、前記画
素部の基板間ギャップは、いずれか一方の基板の内面の
前記シール材により囲まれた領域に、所定の高さに形成
された複数のスペーサを所定のピッチで設けることによ
り、これらのスペーサにより規定するのが好ましい。

【００１３】さらに、この発明の液晶表示素子におい
て、前記画素部の基板間ギャップは、一方の基板の内面
に設けられた複数のＴＦＴをオーバーコート絶縁膜によ
り覆うとともに、前記一方の基板の基板面から前記ＴＦ
Ｔ上のオーバーコート絶縁膜の膜面までの高さを所定の
高さに形成することにより、前記複数のＴＦＴと前記オ
ーバーコート絶縁膜とにより規定するのがより好まし
い。

【００１４】また、この発明の液晶表示素子の画素部の
基板間ギャップは、１．５μｍ以下であるのが望まし
い。

【００１５】

【発明の実施の形態】図１〜図３はこの発明の第１の実
施例を示しており、図１は液晶表示素子の一部分の平面
図、図２は図１のII−II線に沿う拡大断面図、図３は前
記液晶表示素子のクロス接続部の付近の拡大断面図であ
る。

【００１６】この実施例の液晶表示素子は、カラー画像
を表示するアクティブマトリックス液晶表示素子であ
り、図１および図２に示すように、枠状のシール材２８
を介して接合された前後一対の透明基板１，２間の前記
シール材２８により囲まれた領域に液晶層２９が設けら
れるとともに、前記一対の基板１，２のうち、一方の基
板、例えば後側の基板２の内面に、前記シール材２８に
より囲まれた領域に行方向および列方向にマトリックス
状に配列された複数の透明な画素電極３と、前記複数の
画素電極３にそれぞれ接続された複数のＴＦＴ４と、前
記複数のＴＦＴ４にゲート信号を供給する複数のゲート
配線１２と、前記複数のＴＦＴ４にデータ信号を供給す
る複数のデータ配線１４と、基板２の一端縁部および一
側縁部にそれぞれ形成された複数のゲート配線端子１３
およびデータ配線端子１５とが設けられ、他方の基板、
つまり表示の観察側である前側の基板１内面に、前記複
数の画素電極３に対向する一枚膜状の透明な対向電極２
１と、前記複数の画素電極３と前記対向電極２１とが互
いに対向する複数の画素部に対応する複数の開口が形成
された遮光膜２２と、前記複数の画素部にそれぞれ対応
するカラーフィルタ（例えば赤、緑、青の３色のカラー
フィルタ）２３とが設けられている。

【００１７】前記ＴＦＴ４は、図２に示したように、基
板２面に形成されたゲート電極５と、このゲート電極５
を覆って基板全体に形成された透明なゲート絶縁膜６
と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向
させて形成されたｉ型半導体膜７と、このｉ型半導体膜
７のチャンネル領域の上に設けられたブロッキング絶縁
膜８と、前記ｉ型半導体膜７の両側部の上にｎ型半導体
膜９を介して形成されたソース電極１０およびドレイン
電極１１とからなっている。

【００１８】また、前記ゲート配線１２は、基板２面に
各画素電極行の一側にそれぞれ沿わせて形成されてお
り、これらのゲート配線１２の一端は、後側基板２の一
端縁部に配列形成された複数のゲート配線端子１３にそ
れぞれ接続されている。

【００１９】そして、前記ＴＦＴ４のゲート電極５は、
そのＴＦＴ４に対応するゲート配線１２に一体に形成さ
れている。このゲート電極５およびゲート配線１２は、
アルミニウム系合金膜により形成されており、図では省
略しているが、その表面は、前記ゲート配線端子１３と
なる部分を除いて陽極酸化処理されている。

【００２０】このゲート電極５およびゲート配線１２
は、基板２面との段差を小さくするため、低抵抗のアル
ミニウム系合金の金属膜により薄く形成されている。

【００２１】一方、前記データ配線１４は、前記ゲート
絶縁膜６の上に各画素電極列の一側にそれぞれ沿わせて
形成されており、これらのデータ配線１４の一端は、後
側基板２の一側縁部に配列形成された複数のデータ配線
端子１５にそれぞれ接続されている。

【００２２】このデータ配線１４は、前記ＴＦＴ４のソ
ース電極１０およびドレイン電極１１と同じ金属膜によ
り形成されており、前記ＴＦＴ４のドレイン電極１１に
一体に接続されている。

【００２３】なお、図２では前記ＴＦＴ４のソース電極
１０およびドレイン電極１１を単層膜として示している
が、このソース電極１０およびドレイン電極１１は、前
記ｎ型半導体膜８とのコンタクト層であるクロム膜と、
その上に形成されたアルミニウム系合金膜とからなって
おり、前記データ配線１４も同様に、前記クロム膜とア
ルミニウム系合金膜とからなっている。

【００２４】また、前記データ配線１４には、画像デー
タに応じたデータ信号電位の信号であって、画素電極３
と対向電極２１間に形成される容量にＴＦＴ４を介して
電荷を蓄積するための電流が流れるため、この実施例で
は、前記データ配線１４の抵抗によるデータ信号の電位
降下をできるだけ小さくすることができるように、前記
データ配線１４を、前記ゲート配線１２の膜厚よりも充
分に厚い膜厚に形成している。

【００２５】一方、前記画素電極３はＩＴＯ膜からなっ
ており、この画素電極３は、前記ゲート絶縁膜６の上に
形成され、その一側縁の端部において前記ＴＦＴ４のソ
ース電極１０に接続されている。

【００２６】そして、前記後側基板２の内面には、前記
複数の画素電極３にそれぞれ対応する領域に開口を有す
るオーバーコート絶縁膜１６が基板全体にわたって設け
られており、このオーバーコート絶縁膜１６の上に、前
記シール材２８により囲まれた領域のほぼ全域にわたっ
て、ポリイミド膜からなる配向膜１７が設けられてい
る。

【００２７】さらに、前記後側基板２の前記ゲート配線
端子１３とデータ配線端子１５のいずれか一方の端子の
配列縁部（この実施例ではデータ配線端子１５が配列形
成された一側縁部）の内面には、前側基板１の内面に設
けられた対向電極２１に対応する対向電極端子１８が設
けられるとともに、この後側基板２の前記シール材２８
に対応するシール部の外側の領域の内面に、前記対向電
極端子１８と接続して形成されたクロス電極１９が設け
られている。

【００２８】なお、前記シール材２８は、その各角部を
斜めに面取りした形状の矩形枠状に形成されており、前
記クロス電極１９は、図１に示したように、前記シール
材２８の対向電極端子１８が設けられた基板縁部に対応
する面取り角部の外側に設けられている。

【００２９】前記クロス電極１９は、図２に示したよう
に、後側基板２面に、前記ゲート配線１２と同じ金属膜
からなる下層膜１９ａの上に前記データ配線１４と同じ
金属膜からなる上層膜１９ｂが形成された積層膜からな
っており、このクロス電極１９に一体に形成されたリー
ド部２０を介して前記対向電極端子１８と接続されてい
る。なお、前記リード部２０および対向電極端子１８
も、その断面構造は図示しないが、前記クロス電極１９
と同じ積層膜からなっている。

【００３０】また、前記ゲート絶縁膜６とオーバーコー
ト絶縁膜１６には、前記クロス電極１９と対向電極端子
１８とゲート配線端子１３とデータ配線端子１５にそれ
ぞれ対応させて、これらを露出させるための開口が設け
られている。

【００３１】一方、前側基板１の内面に設けられた遮光
膜２２は、前記基板１面に形成され、前記カラーフィル
タ２３は、その縁部を前記遮光膜２２の上に重ねて前側
基板１面に形成されており、前記対向電極２１は、前記
カラーフィルタ２１の上に形成されている。

【００３２】前記対向電極２１はＩＴＯ膜からなってお
り、この対向電極２１は、図１に示したように、その外
縁が前記シール材２８の外側縁よりも僅かに内側に位置
する矩形膜状に形成されており、この対向電極２１の前
記シール材２８の面取り角部に対応する角部が、前記シ
ール材２８の外側に突出するクロス電極接続部２１ａと
されている。

【００３３】また、前記遮光膜２２は、前記対向電極２
１の外形と同じ外形に形成されており、したがって、前
記対向電極２１のクロス電極接続部２１ａは、図２のよ
うに前記遮光膜２２の角部の上に形成されている。

【００３４】なお、図２では前記遮光膜２２を単層膜と
して示しているが、この遮光膜２２は、前側基板１面に
形成された酸化クロム膜とその上に形成されたクロム膜
とからなる積層膜からなっている。

【００３５】さらに、前側基板１の内面のシール材２８
により囲まれた領域には、所定の高さに形成された絶縁
膜からなる複数の柱状スペーサ２４が所定のピッチで設
けられている。

【００３６】なお、この実施例では、図２に示したよう
に、前側基板１の内面に複数の画素部に対応させて設け
られたカラーフィルタ２３を、後側基板２の内面に設け
られたＴＦＴ４に対応する領域にわたって形成し、前記
複数の柱状スペーサ２４を、前記カラーフィルタ２３の
上に形成された対向電極２１の上に、前記複数のＴＦＴ
４にそれぞれ対応させて設けている。

【００３７】また、前側基板１の最も内面には、前記シ
ール材２８により囲まれた領域のほぼ全域にわたって、
ポリイミド膜からなる配向膜２５が設けられており、前
記複数の柱状スペーサ２４は、前記配向膜２５により覆
われている。

【００３８】そして、前記一対の基板１，２は、前側基
板１の内面に設けられた前記複数の柱状スペーサ２４を
前記後側基板２の内面に設けられた複数のＴＦＴ４の上
に当接させることにより、これらの基板１，２の間隔
（基板面間の間隔）Ｄを、前記画素電極３と対向電極２
１とが互いに対向する画素部の基板間ギャップ（配向膜
１７，２５間のギャップ）ｄ１、つまり前記液晶層の層
厚が１．５μｍ以下の予め定めた値となるように規定さ
れ、前記枠状のシール材２８を介して接合されている。

【００３９】また、前記後側基板２の内面に設けられた
前記クロス電極１９と、前側基板１の内面に設けられた
対向電極２１のクロス電極接続部２１ａとの間には、樹
脂中に直径が５ｎｍ〜１００ｎｍと極く小さいナノ粒子
からなる導電性微粒子２７を混入したクロス材２６が設
けられており、前記クロス電極１９と前記クロス電極接
続部２１ａとは、図３に示したように、前記クロス材２
６中の複数の導電性微粒子２７同士の接触により、これ
らの導電性微粒子２７を介して電気的に接続されてい
る。

【００４０】なお、この実施例では、前記クロス材２６
として、熱硬化性樹脂中に、直径が２０ｎｍ、体積抵抗
が約３００Ωのアンチモン複酸化物のナノ粒子からなる
導電性微粒子２７を混入したものを用いている。

【００４１】この液晶表示素子は、一対の基板１，２の
いずれか一方の内面に、熱硬化性樹脂からなるシール材
２８を枠状に印刷し、後側基板２の内面に設けられた前
記クロス電極１９と前側基板１の内面に設けられた対向
電極２１のクロス電極接続部２１ａのいずれかの上に、
熱硬化性樹脂中に前記導電性微粒子２７が混入されたク
ロス材２６を印刷又はディスペンサを用いてシール形状
に所定量塗布し、前記一対の基板１，２を重ね合わせて
加圧することにより、前記一対の基板１，２の間隔（基
板面間の間隔）Ｄを、画素部の基板間ギャップｄ１が前
記スペーサ２４により規定される所定の値になるように
調整し、その状態で前記シール材２８とクロス材２６と
を硬化させることにより組立てられる。

【００４２】この液晶表示素子の組立てにおいて、前記
クロス材２６は、重ね合わせた一対の基板１，２を加圧
して前記一対の基板１，２の間隔Ｄを調整する工程で前
記一対の基板１，２により押し潰され、それにともな
い、前記クロス材２６中の導電性微粒子２７同士が接触
し合って、これらの導電性微粒子２７を介して前記クロ
ス電極１９と前記対向電極２１のクロス電極接続部２１
ａとが電気的に接続される。

【００４３】このクロス材２６中の接触し合う導電性微
粒子２７の数は、前記クロス材２６が押し潰されるのに
ともなって多くなり、前記導電性微粒子２７を介して接
続される前記クロス電極１９と前記クロス電極接続部２
１ａとの接続抵抗が小さくなる。

【００４４】なお、前記クロス材２６の導電性微粒子２
７の混入量は、基板間隔Ｄが所定の間隔になるまでクロ
ス材２６を押し潰したときの接触し合う導電性微粒子２
７の分布密度が充分高くなるように選べばよく、このよ
うにすることにより、前記クロス電極１９とクロス電極
接続部２１ａとの接続抵抗を充分に小さくすることがで
きる。

【００４５】そして、前記液晶表示素子は、その組立て
後に、前記シール材２８を部分的に欠落させて印刷する
ことにより形成しておいた液晶注入口（図示せず）から
一対の基板１，２間の前記シール材２８により囲まれた
領域に液晶を注入し、前記液晶注入口を封止することに
より製造される。

【００４６】なお、前記クロス材２６は、熱硬化性樹脂
に導電性微粒子２７を混入したものに限らず、例えば光
硬化性樹脂や粘着剤（粘着性樹脂）に導電性微粒子２７
を混入したものでもよい。

【００４７】この液晶表示素子は、液晶分子をツイスト
配向させたＴＮ（ツイステッドネマティック）型液晶表
示素子、液晶分子を一方向にホモジニアス配向させたホ
モジニアス配向型液晶表示素子、強誘電性または反強誘
電性液晶表示素子等の液晶表示素子のいずれでもよい。

【００４８】この実施例の液晶表示素子は、後側基板２
の内面に設けられたクロス電極１９と前側基板１の内面
に設けられた対向電極２１のクロス電極接続部２１ａと
を、樹脂中に直径が２０ｎｍと極く小さいナノ粒子から
なる導電性微粒子２７を混入したクロス材２６により接
続したものであるため、上述した液晶表示素子の組立て
において一対の基板１，２の間隔Ｄを画素部の基板間ギ
ャップｄ１が所定の値になるように調整する際に、前記
クロス材２６を、調整される基板間隔Ｄに応じて押し潰
し変形させることができる。

【００４９】すなわち、前記クロス材２６中の導電性微
粒子２７は、クロス材２６がクロス部の電極間で押し潰
されるのにともなって変形し、前記クロス材２６の厚さ
方向に分布している他の導電性微粒子２７と接触し、さ
らに前記クロス材２６が押し潰されるのにともなって、
導電性微粒子２７の分布密度が増大する。

【００５０】そのため、前記クロス材２６は、クロス接
続部の基板間ギャップ（クロス電極１９と対向電極２１
のクロス電極接続部２１ａとの間のギャップ）が前記導
電性微粒子２７の直径と同じ厚さになるまで薄く押し潰
すことが可能である。なお、この実施例では、上述した
ように、前記導電性微粒子２７の直径を２０ｎｍとして
いるため、前記クロス材２６を２０ｎｍの厚さまで薄く
することができる。

【００５１】この液晶表示素子によれば、前記クロス材
２６を、画素部の基板間ギャップｄ１、つまり液晶層厚
が、１．５μｍ以下の値になるように調整される基板間
隔Ｄに応じた厚さにすることができるため、前記画素部
の液晶層厚を小さくし、応答速度を速くすることができ
る。

【００５２】また、この実施例の液晶表示素子は、上述
したように、前側基板１の内面のシール材２８により囲
まれた領域に、所定の高さに形成された複数の柱状スペ
ーサ２４を所定のピッチで設け、前記複数の柱状スペー
サ２４を後側基板２の内面の配向膜１７上（実施例では
ＴＦＴ４の上の配向膜上）に当接させることにより、こ
れらの柱状スペーサ２４により一対の基板１，２の間隔
を規定しているため、前記画素部の液晶層厚ｄ１、つま
り画素部の液晶層厚を、均一にしかも精度良く規定する
ことができる。

【００５３】この実施例の液晶表示素子では、前記柱状
スペーサ２４をＴＦＴ４に対応させて設けているため、
柱状スペーサ２４は、画素部の液晶層厚、つまり画素部
の基板間ギャップｄ１に応じて次のような高さに形成す
ればよい。

【００５４】すなわち、この液晶表示素子の画素部の基
板間ギャップ（配向膜１７，２５間のギャップ）ｄ１
は、例えば、前記ゲート絶縁膜６の膜厚を０．２５μ
ｍ、画素電極３の膜厚を０．０５μｍ、カラーフィルタ
２３の膜厚を０．６３μｍ、対向電極２１の膜厚を０．
１４μｍ、両方の配向膜１７，２５の膜厚をそれぞれ
０．０４μｍとすると、一対の基板１，２の基板面間の
間隔である基板間隔Ｄよりも１．１５μｍだけ小さい値
になる。

【００５５】したがって、例えば前記画素部の基板間ギ
ャップｄ１を１．５μｍにする場合は、前記基板間隔Ｄ
を２．６５μｍにすればよい。

【００５６】一方、前記柱状スペーサ２４は、前記前側
基板１の内面に設けられた遮光膜２２とカラーフィルタ
２３と対向電極２１との積層膜の上に設けられており、
この柱状スペーサ２４が前記配向膜２５により覆われて
いるとともに、前記後側基板２の前記柱状スペーサ２４
の当接部が、ＴＦＴ４と、このＴＦＴ４を覆うオーバー
コート絶縁膜１６と、その上の配向膜１７との積層膜に
より形成されているため、前記柱状スペーサ２４により
規定される基板間隔Ｄは、前記遮光膜２２とカラーフィ
ルタ２３および対向電極２１の厚さと、前記ＴＦＴ４と
オーバーコート絶縁膜１６の厚さと、両方の配向膜１
７，２５の厚さとのトータル値に、前記柱状スペーサ２
４の高さを加えた値になる。

【００５７】したがって、上記のようにカラーフィルタ
２３の膜厚を０．６３μｍ、対向電極２１の膜厚を０．
１４μｍ、両方の配向膜１７，２５の膜厚をそれぞれ
０．０４μｍとし、さらに、前記遮光膜２２の膜厚を
０．１７μｍ、ＴＦＴ４の厚さを１．０８μｍ、オーバ
ーコート絶縁膜１６の膜厚を０．２０μｍとすると、基
板間隔Ｄを上記のように２．６５μｍに規定するために
必要な柱状スペーサ２４の高さは０．５２μｍであり、
このような高さに前記柱状スペーサ２４を形成すること
により、前記基板間隔Ｄを２．６５μｍとし、画素部の
基板間ギャップｄ１を１．５μｍにすることができる。

【００５８】そして、前記クロス接続部の基板間ギャッ
プ（クロス電極１９と対向電極２１のクロス電極接続部
２１ａとの間のギャップ）ｄ２は、前記基板間隔Ｄより
も、下層膜１９ａと上層膜１９ｂとからなるクロス電極
１９の厚さと、対向電極２１のクロス電極接続部２１ａ
とその下地膜である遮光膜２２の厚さとのトータル値だ
け小さいため、例えば、上記のように対向電極２１の膜
厚を０．１４μｍ、遮光膜２２の膜厚を０．１７μｍと
し、前記クロス電極１９の下層膜１９ａの膜厚を０．２
３μｍ、上層膜１９ｂの膜厚を０．４２５μｍとする
と、前記クロス接続部の基板間ギャップｄ２の目標値
は、前記基板間隔Ｄよりも０．９６５μｍだけ小さい値
になる。

【００５９】したがって、上記のように前記基板間隔Ｄ
を２．６５μｍとし、前記画素部の基板間ギャップｄ１
を１．５μｍにする場合の前記クロス接続部の基板間ギ
ャップｄ２の目標値は１．６８５μｍとなる。

【００６０】この実施例では、上述したように、直径が
２０ｎｍと極く小さいナノ粒子からなる導電性微粒子２
７を混入したクロス材２６により前記クロス電極１９と
対向電極２１のクロス電極接続部２１ａとを接続してい
るため、前記クロス材２６を、前記クロス接続部の基板
間ギャップｄ２の目標値である１．６８５μｍの厚さに
することが可能であり、したがって、前記画素部の基板
間ギャップｄ１を１．５μｍにすることができる。

【００６１】なお、ここでは、画素部の基板間ギャップ
ｄ１を１．５μｍにする場合について説明したが、前記
クロス材２６は、上述したように導電性微粒子２７の直
径と同じ厚さまで薄くすることが可能であり、したがっ
て、前記画素部の基板間ギャップｄ１をさらに小さくす
ることができる。

【００６２】また、上記実施例では、直径が２０ｎｍの
導電性微粒子２７を混入したクロス材２６により前記ク
ロス電極１９と対向電極２１のクロス電極接続部２１ａ
とを接続しているが、前記クロス材２６に混入する導電
性微粒子２７の直径は、５ｎｍ〜１００ｎｍの範囲であ
ればよく、このような極く小さい導電性微粒子２７を混
入したクロス材２６により前記クロス電極１９と前記対
向電極２１のクロス電極接続部２１ａとを接続すること
により、画素部の基板間ギャップを小さくし、前記画素
部の液晶層厚を小さくすることができる。

【００６３】なお、この実施例では、前記複数の柱状ス
ペーサ２４を複数のＴＦＴ４にそれぞれ対応させて設け
ているが、前記柱状スペーサ２４は、前記ＴＦＴ４に対
応する位置に限らず、複数のゲート配線１２またはデー
タ配線１４のいずれかにそれぞれ対応させて設けてもよ
い。さらに、この実施例では、前記柱状スペーサ２４を
前側基板１の内面に設けているが、前記柱状スペーサ２
４は、後側基板２の内面に設けてもよい。

【００６４】図４はこの発明の第２の実施例を示す液晶
表示素子の一部分の断面図であり、この液晶表示素子
は、後側基板２の基板面からＴＦＴ４上のオーバーコー
ト絶縁膜１６の膜面までの高さを所定の高さに形成し、
複数のＴＦＴ４と前記オーバーコート絶縁膜１６とによ
り画素部の基板間ギャップｄ１を規定したものである。

【００６５】この実施例の液晶表示素子は、カラーフィ
ルタを備えないアクティブマトリックス液晶表示素子で
あり、フィールドシーケンシャル液晶表示装置または白
黒画像を表示する液晶表示装置に用いられる。

【００６６】なお、この実施例の液晶表示素子は、ＴＦ
Ｔ４とオーバーコート絶縁膜１６とにより画素部の基板
間ギャップｄ１を規定したものであり、上述した第１の
実施例の液晶表示素子に設けられている柱状スペーサ２
４とカラーフィルタ２３は備えていないが、他の構成は
第１の実施例の液晶表示素子と同じであるから、重複す
る説明は図に同符号を付して省略する。

【００６７】この液晶表示素子は、前記画素部の基板ギ
ャップｄ１を、前記ＴＦＴ４を覆うオーバーコート絶縁
膜１６の膜厚を調整することにより規定したものであ
り、例えば前記画素部の基板ギャップｄ１を１．５μｍ
にする場合、前記オーバーコート絶縁膜１６を次のよう
な膜厚に形成される。

【００６８】すなわち、この実施例の液晶表示素子はカ
ラーフィルタを備えていないため、第１の実施例と同様
に、ゲート絶縁膜６の膜厚を０．２５μｍ、画素電極３
の膜厚を０．０５μｍ、対向電極２１の膜厚を０．１４
μｍ、両方の配向膜１７，２５の膜厚をそれぞれ０．０
４μｍとすると、前記画素部の基板間ギャップｄ１を
１．５μｍにする場合は、前記基板間隔Ｄを２．０２μ
ｍにすればよい。

【００６９】また、この実施例の液晶表示素子は、後側
基板２の内面に設けられたＴＦＴ４とオーバーコート絶
縁膜１６とにより画素部の基板間ギャップｄ１を規定し
たものであり、前記オーバーコート絶縁膜１６の上には
配向膜２５が設けられているとともに、前側基板１の内
面に設けられた対向電極２１の前記ＴＦＴ４に対向する
部分が遮光膜２２の上に形成され、この対向電極２１の
上に配向膜２５が設けられているため、前記ＴＦＴ４と
オーバーコート絶縁膜１６とにより規定される基板間隔
Ｄは、前記遮光膜２２と対向電極２１の厚さと、前記Ｔ
ＦＴ４とオーバーコート絶縁膜１６の厚さと、両方の配
向膜１７，２５の厚さとのトータル値と同じ値になる。

【００７０】したがって、上記のように対向電極２１の
膜厚を０．１４μｍ、両方の配向膜１７，２５の膜厚を
それぞれ０．０４μｍとし、さらに、前記遮光膜２２の
膜厚を０．１７μｍ、ＴＦＴ４の厚さを１．０８μｍと
すると、基板間隔Ｄを上記のように２．０２μｍに規定
するために必要なオーバーコート絶縁膜１６の膜厚は
０，５５μｍであり、このような膜厚に前記オーバーコ
ート絶縁膜１６を形成することにより、前記基板間隔Ｄ
を２．０２μｍとし、画素部の基板間ギャップｄ１を
１．５μｍにすることができる。

【００７１】さらに、上記のように対向電極２１の膜厚
を０．１４μｍ、遮光膜２２の膜厚を０．１７μｍと
し、クロス電極１９の下層膜１９ａの膜厚を０．２３μ
ｍ、上層膜１９ｂの膜厚を０．４２５μｍとすると、ク
ロス接続部の基板間ギャップ、つまりクロス電極１９と
対向電極２１のクロス電極接続部２１ａとの間のギャッ
プｄ２の目標値は、前記基板間隔Ｄよりも０．９６５μ
ｍだけ小さい値になる。

【００７２】したがって、上記のように前記基板間隔Ｄ
を２．０２μｍとし、前記画素部の基板間ギャップｄ１
を１．５μｍにする場合のクロス接続部の基板間ギャッ
プｄ２の目標値は１．０５５μｍとなる。

【００７３】この実施例では、上記第１の実施例と同様
に、前記クロス電極１９と前記対向電極２１のクロス電
極接続部２１ａとの間に、樹脂中に直径が５ｎｍ〜１０
０ｎｍのナノ粒子からなる導電性微粒子２７を混入した
クロス材２６を設け、前記クロス電極１９と前記クロス
電極接続部２１ａとを、前記クロス材２６中の複数の導
電性微粒子２７同士の接触により、これらの導電性微粒
子２７を介して電気的に接続している。

【００７４】そのため、前記クロス材２６を、前記クロ
ス接続部の基板間ギャップｄ２の目標値である１．０５
５μｍの厚さに薄くすることが可能であり、したがっ
て、画素部の基板間ギャップｄ１を１．５μｍにするこ
とができる。 なお、前記クロス材２６は、理論的には
導電性微粒子２７の直径と同じ厚さまで薄くすることが
可能であり、したがって、前記画素部の基板間ギャップ
ｄ１を上述した１．５μｍよりもさらに小さくすること
ができる。

【００７５】そして、この実施例では、後側基板２の基
板面からＴＦＴ４上のオーバーコート絶縁膜１６の膜面
までの高さを所定の高さに形成することにより、前記Ｔ
ＦＴ４とオーバーコート絶縁膜１６とにより前記画素部
の基板間ギャップｄ１を規定しているため、前記画素部
の液晶層厚ｄ１、つまり画素部の液晶層厚を、均一にし
かも精度良く規定することができるとともに、上記第１
の実施例における柱状スペーサ２４を省略し、液晶表示
素子の製造コストを低減することができる。

【００７６】なお、この実施例では、画素部の基板ギャ
ップｄ１を、ＴＦＴ４を覆うオーバーコート絶縁膜１６
の膜厚を調整することにより規定しているが、前記画素
部の基板ギャップｄ１は、前記ＴＦＴ４の厚さを調整す
ることにより規定してもよく、また、前記ＴＦＴ４とオ
ーバーコート絶縁膜１６の両方の厚さを調整することに
より規定してもよい。

【００７７】また、上記第１および第２の実施例では、
クロス電極１９と対向電極２１のクロス電極接続部２１
ａとを、枠状のシール材２８に対応するシール部の外側
に形成しているが、前記クロス電極１９と対向電極２１
のクロス電極接続部２１ａを前記シール部内に形成し、
前記シール部内に、樹脂中に直径が５ｎｍ〜１００ｎｍ
の導電性微粒子２７を混入したクロス材２６を設けるこ
とにより、前記クロス電極１９と前記クロス電極接続部
２１ａとを電気的に接続してもよい。

【００７８】

【発明の効果】この発明の液晶表示素子は、一方の基板
の内面に設けられたクロス電極と他方の基板の内面に設
けられた対向電極のクロス電極接続部との間に、樹脂中
に直径が５ｎｍ〜１００ｎｍの極く小さい導電性微粒子
を混入したクロス材を設け、前記クロス電極と前記クロ
ス電極接続部とを、前記クロス材中の複数の導電性微粒
子の接触により、これらの導電性微粒子を介して電気的
に接続したものであるため、液晶表示素子の組立てにお
いて一対の基板の間隔を画素部の基板間ギャップが所定
の値になるように調整する際に、前記クロス材を、調整
される基板間隔に応じて押し潰すことができ、したがっ
て、前記クロス電極と前記クロス電極接続部とを前記ク
ロス材により接続したクロス接続部の付近の画素部の基
板間ギャップと他の領域の画素部の基板間ギャップとに
差を生じさせること無く前記画素部の基板間ギャップを
小さくし、画素部の液晶層厚を小さくすることができ
る。

【００７９】この発明の液晶表示素子において、前記画
素部の基板間ギャップは、いずれか一方の基板の内面の
前記シール材により囲まれた領域に、所定の高さに形成
された複数のスペーサを所定のピッチで設けることによ
り、これらのスペーサにより規定するのが好ましく、こ
のようにすることにより、前記画素部の液晶層厚、つま
り画素部の液晶層厚を、均一にしかも精度良く規定する
ことができる。

【００８０】さらに、この発明の液晶表示素子におい
て、前記画素部の基板間ギャップは、一方の基板の内面
に設けられた複数のＴＦＴをオーバーコート絶縁膜によ
り覆うとともに、前記一方の基板の基板面から前記ＴＦ
Ｔ上のオーバーコート絶縁膜の膜面までの高さを所定の
高さに形成することにより、前記複数のＴＦＴと前記オ
ーバーコート絶縁膜とにより規定するのがより好まし
く、このようにすることにより、前記画素部の液晶層
厚、つまり画素部の液晶層厚を、均一にしかも精度良く
規定することができるとともに、前記スペーサを省略
し、液晶表示素子の製造コストを低減することができ
る。

【００８１】また、この発明の液晶表示素子の画素部の
基板間ギャップは、１．５μｍ以下であるのが望まし
く、このようにすることにより、前記画素部の液晶層厚
を１．５μｍ以下にし、応答速度を充分に速くすること
ができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示す液晶表示素子の
一部分の平面図。

【図２】図１のII−II線に沿う拡大断面図。

【図３】前記液晶表示素子のクロス接続部の付近の拡大
断面図。

【図４】この発明の第２の実施例を示す液晶表示素子の
一部分の断面図。

【符号の説明】

１，２…基板 ３…画素電極 ４…ＴＦＴ １２…ゲート配線 １３…ゲート配線端子 １４…データ配線 １５…データ配線端子 １６…オーバーコート絶縁膜 １８…対向電極端子 １９…クロス電極 ２１…対向電極 ２１ａ…クロス電極接続部 ２２…遮光膜 ２６…クロス材 ２７…導電性微粒子 ２８…シール材 ２９…液晶層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３３８ Ｇ０９Ｆ 9/30 ３３８ Ｆターム(参考） 2H089 LA09 QA14 RA05 RA13 RA14 SA01 TA04 TA09 TA12 TA13 2H092 GA48 JA24 JA34 JA37 NA25 PA02 PA03 PA08 PA09 QA07 QA13 QA14 5C094 AA02 AA44 BA03 BA43 CA19 DA14 DA15 DB01 DB03 DB04 EA02 EA04 EA07 EB02 EC03 ED15

Claims (4)

【特許請求の範囲】
1. 【請求項１】枠状のシール材を介して接合された一対の
   基板間の前記シール材により囲まれた領域に液晶層が設
   けられるとともに、前記一対の基板のうち、一方の基板
   の内面に、前記シール材により囲まれた領域にマトリッ
   クス状に配列された複数の画素電極と、前記複数の画素
   電極にそれぞれ接続された複数の薄膜トランジスタと、
   前記複数の薄膜トランジスタにゲート信号を供給する複
   数のゲート配線と、前記複数の薄膜トランジスタにデー
   タ信号を供給する複数のデータ配線と、基板縁部に形成
   された複数のゲート配線端子およびデータ配線端子と、
   前記基板縁部に形成された対向電極端子と、前記対向電
   極端子に接続されたクロス電極とが設けられ、他方の基
   板の内面に、前記クロス電極と対向するクロス電極接続
   部を有する対向電極が設けられるとともに、前記クロス
   電極と前記対向電極のクロス電極接続部との間に、樹脂
   中に直径が５ｎｍ〜１００ｎｍの導電性微粒子を混入し
   たクロス材が設けられ、前記クロス電極と前記クロス電
   極接続部とが、前記クロス材中の複数の導電性微粒子同
   士の接触により、これらの導電性微粒子を介して電気的
   に接続されていることを特徴とする液晶表示素子。
2. 【請求項２】いずれか一方の基板の内面のシール材によ
   り囲まれた領域に、所定の高さに形成された複数のスペ
   ーサが所定のピッチで設けられており、前記複数のスペ
   ーサにより画素部の基板間ギャップが規定されているこ
   とを特徴とする請求項１に記載の液晶表示素子。
3. 【請求項３】一方の基板の内面に設けられた複数の薄膜
   トランジスタがオーバーコート絶縁膜により覆われると
   ともに、前記一方の基板の基板面から前記薄膜トランジ
   スタ上のオーバーコート絶縁膜の膜面までの高さが所定
   の高さに形成されており、前記複数の薄膜トランジスタ
   と前記オーバーコート絶縁膜とにより画素部の基板間ギ
   ャップが規定されていることを特徴とする請求項１に記
   載の液晶表示素子。
4. 【請求項４】画素部の基板間ギャップが１．５μｍ以下
   であることを特徴とする請求項１乃至３のいずれかに記
   載の液晶表示素子。