JP4092894B2 - 液晶セルおよびその集合体 - Google Patents
液晶セルおよびその集合体 Download PDFInfo
- Publication number
- JP4092894B2 JP4092894B2 JP2001198395A JP2001198395A JP4092894B2 JP 4092894 B2 JP4092894 B2 JP 4092894B2 JP 2001198395 A JP2001198395 A JP 2001198395A JP 2001198395 A JP2001198395 A JP 2001198395A JP 4092894 B2 JP4092894 B2 JP 4092894B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- display area
- spacer
- spacers
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型の液晶セルおよび液晶セル集合体に関する。
【０００２】
【従来の技術】
ＴＦＴを能動素子とするアクティブマトリックス型の液晶セルは、マトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、前記複数のＴＦＴにゲート信号を供給する複数のゲート配線と、前記複数のＴＦＴにデータ信号を供給する複数のドレイン配線とが設けられた第１の基板と、前記複数の画素電極に対向する対向電極が設けられた第２の基板とを、これらの基板間に前記画素電極がマトリックス状に配列する表示エリアを囲んで設けられた枠状シール材を介して接合したものであり、前記第１と第２の一対の基板の間隔は、前記表示エリアに配置された複数の表示エリア内スペーサにより、前記複数の画素電極と前記対向電極とが互いに対向する複数の画素部の基板間ギャップ（セルギャップ）が４μｍ〜５μｍの値になるように規定されている。
【０００３】
この液晶セルは、その内部、つまり一対の基板間の枠状シール材により囲まれた領域に、前記枠状シール材を部分的に欠落させて形成された液晶注入口から液晶を注入し、前記注入口を封止することにより液晶表示素子とされる。
【０００４】
前記液晶セルには、一方の基板上の表示エリア内に粒子状スペーサを散布し、その粒子状スペーサを基板間に挟持させて基板間隔を規定しているものと、一方の基板上の表示エリア内に柱状のスペーサを所定のピッチで設け、これらの柱状スペーサを他方の基板に当接させて基板間隔を規定しているものとがある。
【０００５】
しかし、前記基板上に散布される粒子状スペーサは、画素部内にも分布するため、液晶表示素子の画素部に、前記粒子状スペーサに対応する部分から光が漏れて表示のコントラストを低下させるだけでなく、基板間ギャップを均一に制御するのが難しいため、基板間ギャップにムラが発生する。
【０００６】
一方、前記柱状のスペーサは、基板上に樹脂材料を所定の膜厚に塗布し、その樹脂膜をパターニングすることにより形成されるため、画素部を避けた所定の位置に設けることができ、したがって、液晶表示素子の画素部に光漏れを生じさせることは無く、また基板間ギャップの均一性も優れている。
【０００７】
前記柱状のスペーサを備えたアクティブマトリックス型液晶セルは、従来、前記樹脂材料の膜厚を均一に厚く塗布することが困難であるため、一方の基板、例えば対向電極が設けられた第２の基板の表示エリア内に、第１の基板に設けられた複数のＴＦＴにそれぞれ対応させて前記スペーサを設け、これらのスペーサを前記第１の基板のＴＦＴ上の最も高く盛り上った部分に当接させて基板間隔を規定した構成となっている。
【０００８】
【発明が解決しようとする課題】
ところで、液晶表示素子の画素部の液晶層厚は、応答速度を速くするために、できるだけ小さくにすることが望まれており、そのためには、前記液晶セルの基板間隔を小さくし、前記画素部の基板間ギャップを、例えば１．５μｍ程度に狭くする必要がある。
【０００９】
しかし、前記柱状のスペーサをＴＦＴに対応させて設けている従来の液晶セルは、基板間隔を小さくすると、複数のスペーサの高さにばらつきが生じて複数の画素部の基板間ギャップが不均一になり、この液晶セル内に液晶を注入して製造される液晶表示素子に表示むらを生じさせる。
【００１０】
すなわち、前記柱状のペーサは、上述したように、基板上に樹脂材料を所定の厚さに塗布し、その樹脂膜をパターニングすることにより形成されている。
【００１１】
このスペーサの形成における基板上への樹脂材料の塗布は、スピンコート法により行なわれており、その塗布厚は、前記樹脂材料の粘性に応じて基板の回転速度と回転時間を制御することによりコントロールされている。
【００１２】
しかし、前記樹脂材料の塗布厚を精度良くコントロールすることができる塗布厚値の範囲には限界があり、その範囲外の厚さに樹脂材料を塗布する場合は、その厚さを薄くするほど、または厚くするほど、塗布厚のコントロールが難しくなる。
【００１３】
上記従来の液晶セルは、前記スペーサを、第１の基板に設けられたＴＦＴ上の最も高く盛り上った部分に設けているため、基板間隔を、前記画素部の基板間ギャップが例えば１．５μｍ以下になるように小さくするには、前記スペーサの高さを極端に小さくしなければならない。
【００１４】
そして、このような高さが極端に小さいスペーサを形成するには、前記樹脂材料を、その塗布厚を精度良くコントロールすることができる塗布厚値の範囲よりも薄く塗布しなければならないため、その塗布厚にむらが生じ、前記樹脂膜をパターニングして形成された複数のスペーサの高さが不均一になる。
【００１５】
そのため、前記複数のスペーサにより規定される液晶セルの基板間隔が不均一になり、複数の画素部の基板間ギャップが不均一になって、前記液晶セル内に液晶を注入して製造される液晶表示素子に表示むらを生じさせてしまう。
【００１６】
この発明は、画素部の基板間ギャップを狭くし、しかも基板間隔を規定する複数のスペーサを均一な高さに形成して前記基板間隔を均一にし、前記画素部の基板間ギャップを均一にすることができるアクティブマトリックス型の液晶セルおよびその集合体を提供することを目的としたものである。
【００１７】
【課題を解決するための手段】
この発明の液晶セルは、
マトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられた第１の基板と、
前記複数の画素電極の間の領域に対応する遮光膜と、前記複数の画素電極に対向する対向電極とが設けられた第２の基板と、
前記第１と第２の基板の互いに対向する面それぞれに形成された配向膜と、
前記第１と第２の基板間に前記複数の画素電極がマトリックス状に配列する表示エリアを囲んで設けられ、前記第１と第２の基板を接合する枠状シール材と、
前記第１と第２のいずれか一方の基板の前記表示エリア内に所定のピッチで設けられ、前記第１と第２の基板の間隔を規定する複数の表示エリア内スペーサとからなり、
前記表示エリア内スペーサは、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成され、
前記表示エリア内スペーサに対応する前記ゲート配線とドレイン配線の少なくとも一方は、前記表示エリア内スペーサを避けて形成され、
前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサが、配向膜以外の膜が形成されていない前記第１の基板の部分に当接していることを特徴とする。
【００１８】
この液晶セルは、表示エリア内スペーサを、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成し、前記表示エリア内スペーサに対応する前記ゲート配線とドレイン配線の少なくとも一方を、前記表示エリア内スペーサを避けて形成し、前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサを、配向膜以外の膜が形成されていない前記第１の基板の部分に当接させたものであるため、前記表示エリア内スペーサの高さを極端に小さくしなくても、このスペーサにより規定される基板間隔を小さくし、前記複数の画素電極と対向電極とが互いに対向する複数の画素部の基板間ギャップを狭くすることができる。
【００１９】
そのため、この液晶セルによれば、前記画素部の基板間ギャップを狭くし、しかも前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記画素部の基板間ギャップを均一にすることができる。
【００２０】
このように、この発明の液晶セルは、複数の画素電極とＴＦＴとゲート配線および複数のドレイン配線が設けられた第１の基板と、遮光膜と対向電極が設けられた第２の基板とを、画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜上の表示エリア内に所定のピッチで設けられ、前記第１と第２の基板の間隔を規定する複数の表示エリア内スペーサを、配向膜以外の膜が形成されていない前記第１の基板の部分に当接させることにより、前記画素部の基板間ギャップを狭くし、しかも前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記画素部の基板間ギャップを均一にしたものである。
【００２１】
この発明の液晶セルにおいて、前記複数の画素電極と前記対向電極とが互いに対向する複数の画素部の基板間ギャップは、０．７μｍ〜２．２μｍが好ましく、前記表示エリア内スペーサの高さは、０．５μｍ〜２．０μｍが好ましい。
【００２２】
また、この液晶セルにおいて、前記ゲート配線とドレイン配線は、その両方を、前記表示エリア内スペーサを避けて形成するのが望ましい。
【００２３】
さらに、この液晶セルにおいて、前記第１の基板に設けられた前記ＴＦＴのゲート絶縁膜が前記ゲート配線を覆って形成されるとともに、前記ＴＦＴとドレイン配線を覆ってオーバーコート絶縁膜が設けられている場合、前記ゲート配線とドレイン配線とゲート絶縁膜とオーバーコート絶縁膜とを、前記表示エリア内スペーサを避けて形成するのが好ましい。
【００２４】
また、この液晶セルにおいては、前記表示エリアの外側に、複数の表示エリア外スペーサを所定のピッチで設け、前記複数の表示エリア内スペーサと複数の前記表示エリア外スペーサをそれぞれ、前記一方の基板に前記複数の表示エリア内スペーサおよび表示エリア外スペーサにそれぞれ対応させて形成された同じ高さの複数のスペーサ支持部の上に同じ高さに形成するとともに、他方の基板に、前記複数の表示エリア内スペーサおよび表示エリア外スペーサにそれぞれ対応させて複数のスペーサ当接部を同じ高さに形成し、前記複数の表示エリア内スペーサと表示エリア外スペーサをそれぞれ前記複数のスペーサ当接部に当接させるのが望ましい。
【００２５】
また、この発明の液晶セル集合体は、液晶セルの第１の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、マトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられた第１の基板材と、
前記液晶セルの第２の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、前記複数の画素電極の間の領域に対応する遮光膜と、前記複数の画素電極に対向する対向電極とが設けられた第２の基板材と、
前記第１と第２の基板材の互いに対向する面それぞれに、前記複数の基板領域にそれぞれ対応させて形成された配向膜と、
前記第１と第２の基板材間に、前記複数の基板領域の前記画素電極がマトリックス状に配列する表示エリアをそれぞれ囲んで設けられ、前記第１と第２の基板材を接合する複数の枠状シール材と、
前記第１と第２のいずれか一方の基板材の前記複数の基板領域の前記表示エリア内にそれぞれ所定のピッチで設けられ、前記第１と第２の基板材の間隔を規定する複数の表示エリア内スペーサとからなり、
前記表示エリア内スペーサは、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成され、
前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサが、配向膜以外の膜が形成されていない前記第１の基板の部分に当接していることを特徴とする。
【００２６】
この液晶セル集合体は、前記第１と第２の基板材を前記複数の基板領域毎に切離すことにより、個々の液晶セルに分離される。
【００２７】
この液晶セル集合体は、前記一方の基板材の複数の基板領域の表示エリア内にそれぞれ設けられた前記表示エリア内スペーサを、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成し、前記表示エリア内スペーサに対応する前記ゲート配線とドレイン配線の少なくとも一方を、前記表示エリア内スペーサを避けて形成し、前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサを、配向膜以外の膜が形成されていない前記第１の基板の部分に当接させたものであるため、前記表示エリア内スペーサの高さを極端に小さくしなくても、このスペーサにより規定される前記第１と第２の基板材の間隔、つまり各液晶セルの基板間隔を小さくし、前記各液晶セルの複数の画素電極と対向電極とが互いに対向する複数の画素部の基板間ギャップを狭くすることができる。
【００２８】
そのため、この液晶セル集合体によれば、前記画素部の基板間ギャップを狭くし、しかも前記表示エリア内スペーサを均一な高さに形成して各液晶セルの基板間隔を均一にし、前記各液晶セルの画素部の基板間ギャップを均一にすることができる。
【００２９】
このように、この発明の液晶セル集合体は、複数の基板領域にそれぞれ画素電極とＴＦＴとゲート配線およびドレイン配線が設けられた第１の基板材と、複数の基板領域にそれぞれ遮光膜と対向電極が設けられた第２の基板とを、画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上の表示エリア内にそれぞれ所定のピッチで設けられ、前記第１と第２の基板の間隔を規定する複数の表示エリア内スペーサを、配向膜以外の膜が形成されていない前記第１の基板の部分に当接させることにより、各液晶セルの画素部の基板間ギャップを狭くし、しかも前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記各液晶セルの画素部の基板間ギャップを均一にしたものである。
【００３０】
この発明の液晶セル集合体においては、前記表示エリア内スペーサが設けられた一方の基板材の複数の基板領域の外側に、前記基板材を前記複数の基板領域に分離する際に切り捨てられる捨て領域を設け、その捨て領域に、前記表示エリア内スペーサと同じ高さに形成された複数の捨てスペーサを所定のピッチで設けるとともに、前記一方の基板材の前記捨てスペーサの支持部を、前記表示エリア内スペーサの支持部と同じ高さに形成し、他方の基板材の前記捨てスペーサの当接部を、前記表示エリア内スペーサの当接部と同じ高さに形成するのが好ましい。
【００３１】
【発明の実施の形態】
図１〜図９はこの発明の液晶セルの第１の実施例を示しており、図１は液晶セルの平面図、図２は前記液晶セルの第１の基板に設けられた画素電極とＴＦＴとゲート配線およびドレイン配線の等価回路的平面図、図３は前記第１の基板の表示エリア内の一部分の拡大平面図、図４は図３のIV―IV線に沿う拡大断面図である。
【００３２】
この実施例の液晶セルは、フィールドシーケンシャル液晶表示装置の液晶表示素子に用いられるアクティブマトリックス型液晶セルであり、基本的には、マトリックス状に配列する複数の画素電極３と、前記複数の画素電極３にそれぞれ接続された複数の書込み用ＴＦＴ４と、前記複数の書込み用ＴＦＴ４にゲート信号を供給する複数の書込み用ゲート配線１２と、前記複数の書込み用ＴＦＴ４に画像データに応じたデータ信号を供給する複数の書込み用ドレイン配線１３とが設けられた第１の基板１と、前記複数の画素電極３に対向する対向電極３０が設けられた第２の基板２とを、これらの基板１，２間に前記複数の画素電極３がマトリックス状に配列する表示エリアを囲んで設けられた枠状シール材３９により接合した構成となっている。
【００３３】
なお、この実施例では、前後一対の基板のうち、後側の基板（図４において下側の基板）を第１の基板１とし、前側の基板（図４において上側の基板）を第２の基板２としている。以下、前記第１の基板１を後側基板と言い、前記第２の基板２を前側基板と言う。
【００３４】
前記後側基板１と前側基板２は、いずれも、ガラス等からなる透明基板であり、後側基板１は、その左右の側縁のいずれか一方と上下の側縁のいずれか一方、例えば図１および図２において右側の側縁と下側の側縁に、前側基板２の外側に張出した端子配列部１ａ，１ｂを有している。
【００３５】
まず、前記後側基板１について説明すると、前記複数の画素電極３は、後側基板１の内面（前側基板２との対向面）の前側基板２と対向する領域（端子配列部１ａ，１ｂを除く領域）に、その外周部を除いて、行方向（図１および図２において左右方向）および列方向（図１および図２において上下方向）にマトリックス状に配列させて設けられている。
【００３６】
そして、前記複数の書込み用ゲート配線１２は、各画素電極行毎に前記行方向に沿わせて形成され、前記複数の書込み用ドレイン配線１３は、各画素電極列毎に前記列方向に沿わせて形成されており、前記複数の書込み用ゲート配線１２の一端は、図２において右側の一方の端子配列部１ａに導出され、前記複数の書込み用ドレイン配線１３の一端は、図２において下側の他方の端子配列部１ｂに導出されている。
【００３７】
前記一方の端子配列部１ａに導出された前記複数の書込み用ゲート配線１２はそれぞれ、前記端子配列部１ａの上に搭載される図示しないゲートドライバ（例えばＬＳＩ）の搭載部に導かれており、その導出端に、前記ゲートドライバの複数の出力端子にそれぞれ対応するドライバ接続端子１２ａが形成されている。
【００３８】
また、前記他方の端子配列部１ａに導出された前記複数の書込み用ドレイン配線１３はそれぞれ、前記端子配列部１ｂの上に搭載される図示しないドレインドライバ（例えばＬＳＩ）の搭載部に導かれており、その導出端に、前記ドレインドライバの複数の出力端子にそれぞれ対応するドライバ接続端子１３ａが形成されている。
【００３９】
さらに、前記後側基板１の内面には、前記複数の画素電極３にそれぞれ接続された複数のリセット用ＴＦＴ４Ｒと、前記複数のリセット用ＴＦＴ４Ｒにゲート信号を供給する複数のリセット用ゲート配線１２Ｒと、前記複数のリセット用ＴＦＴ４Ｒにリセット信号を供給する複数のリセット用ドレイン配線１３Ｒとが設けられている。
【００４０】
これらのＴＦＴ４Ｒとゲート配線１２Ｒおよびドレイン配線１３Ｒは、１フィールド毎に全ての画素部の書込み状態を一括してリセットするために設けられており、前記複数のリセット用ゲート配線１２Ｒは、前記書込み用ゲート配線１２の導出側とは反対側に画素電極形成領域の外側に沿わせて設けられた１本のリセット用ゲート信号供給配線１４に接続され、前記複数のリセット用ドレイン配線１３Ｒは、前記書込み用ドレイン配線１２の導出側とは反対側に画素電極形成領域の外側に沿わせて設けられた１本のリセット信号供給配線１５に接続されている。
【００４１】
そして、前記リセット用ゲート信号供給配線１４の一端は、前記一方の端子配列部１ａに導出され、前記リセット信号供給配線１５の一端は、前記他方の端子配列部１ｂ導出されており、前記リセット用ゲート信号供給配線１４の導出端に、外部から供給されるリセット用ゲート信号の入力端子１４ａが形成され、前記リセット信号供給配線１５の導出端に、外部から供給されるリセット信号の入力端子１５ａが形成されている。
【００４２】
なお、図２では便宜上、画素電極３と書込み用およびリセット用ＴＦＴ４，４Ｒを大きなピッチで示しているが、前記画素電極３と書込み用およびリセット用ＴＦＴ４，４Ｒは、１００μｍ〜３００μｍのピッチで設けられている。
【００４３】
前記書込み用ゲート配線１２とリセット用ゲート配線１２Ｒは、後側基板１の基板面に、同じ金属膜により形成されており、前記書込み用ＴＦＴ４は、各画素電極行の一側（図２おいて下側）にそれぞれ沿わせて設けられ、前記リセット用ゲート配線１２Ｒは、各画素電極行の他側（図２おいて上側）にそれぞれ沿わせて設けられている。
【００４４】
なお、前記書込み用およびリセット用ゲート配線１２，１２Ｒは、低抵抗のアルミニウム系合金膜により形成されており、これらのゲート配線１２，１２Ｒは、前記基板面との段差を小さくするために、例えば０．２３μｍの極く薄い膜厚に形成されている。
【００４５】
前記書込み用ＴＦＴ４は、前記各画素電極行の前記書込み用ゲート配線１２が設けられた側に、各行の画素電極３にそれぞれ対応させて設けられ、前記リセット用ＴＦＴ４Ｒは、前記各画素電極行の前記リセット用ゲート配線１２Ｒが設けられた側に、各行の画素電極３にそれぞれ対応させて設けられている。
【００４６】
この書込み用ＴＦＴ４とリセット用ＴＦＴ４Ｒは、平面形状が対称形な同じ積層構造のものであり、図３および図４に示したように、後側基板１の基板面に形成されたゲート電極５と、このゲート電極５を覆って基板全体に形成されたゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、このｉ型半導体膜７のチャンネル領域となる中央部の上に設けられたブロッキング絶縁膜８と、前記ｉ型半導体膜７の両側部の上にｎ型半導体膜９を介して形成されたソース電極１０およびドレイン電極１１とからなっている。
【００４７】
なお、この実施例では、前記書込み用ＴＦＴ４を前記書込み用ゲート配線１２の上に形成し、前記書込み用ゲート配線１２の各書込み用ＴＦＴ４に対応する部分をそれぞれ前記書込み用ＴＦＴ４のゲート電極５とするとともに、前記リセット用ＴＦＴ４Ｒを前記リセット用ゲート配線１２Ｒの上に形成し、前記リセット用ゲート配線１２Ｒの各リセット用ＴＦＴ４Ｒに対応する部分をそれぞれ前記リセット用ＴＦＴ４Ｒのゲート電極５としている。
【００４８】
また、図４では前記ソース電極１０とドレイン電極１１を単層膜として示しているが、このソース電極１０とドレイン電極１１は、前記ｎ型半導体膜９とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜とからなっている。
【００４９】
前記書込み用ドレイン配線１３とリセット用ドレイン配線１３Ｒは、前記ゲート絶縁膜６の上に形成されており、前記書込み用ドレイン配線１３は、各画素電極列の一側（図２おいて左側）にそれぞれ沿わせて設けられ、前記リセット用ドレイン配線１３Ｒは、各画素電極列の他側（図２おいて右側）にそれぞれ沿わせて設けられている。
【００５０】
この書込み用ドレイン配線１３Ｒとリセット用ドレイン配線１３Ｒは、前記書込み用およびリセット用ＴＦＴ４，４Ｒのソース，ドレイン電極１０，１１と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成されており、前記書込み用ＴＦＴ４のドレイン電極１１は、前記書込み用ドレイン配線１３に一体に形成され、前記リセット用ＴＦＴ４Ｒのドレイン電極１１は、前記リセット用ドレイン配線１３Ｒに一体に形成されている。
【００５１】
なお、前記書込み用およびリセット用ドレイン配線１３，１３Ｒａは、その抵抗による前記画像データ信号およびリセット信号の電位降下をできるだけ小さくするため、前記書込み用およびリセット用ゲート配線１２，１２Ｒの膜厚よりも充分に厚い膜厚、例えば０．４２５μｍの膜厚に形成されている。
【００５２】
また、前記リセット用ゲート信号供給配線１４は、前記ゲート絶縁膜６の上に、前記ＴＦＴ４，４Ｒのソース，ドレイン電極１０，１１と同じ金属膜により前記ドレイン配線１３，１３Ｒと平行に形成されており（図８参照）、前記ゲート絶縁膜６に設けられたコンタクト孔において前記複数のリセット用ゲート配線１２Ｒに接続されている。
【００５３】
一方、前記リセット信号供給配線１５は、後側基板１の基板面に、前記書込み用およびリセット用ゲート配線１２，１２Ｒと同じ金属膜により前記ゲート配線１２，１２Ｒと平行に形成されており（図９参照）、前記複数のリセット用ドレイン配線１３Ｒは、前記ゲート絶縁膜６に設けられたコンタクト孔において前記リセット信号供給配線１５に接続されている。
【００５４】
そして、前記画素電極３は、前記ゲート絶縁膜６の上にＩＴＯ膜等の透明導電膜により形成されており、この画素電極３の上下の縁部のうち、一方の縁部に前記書込み用ＴＦＴ４のソース電極１０が接続され、他方の縁部に前記リセット用ＴＦＴ４Ｒのソース電極１０が接続されている。
【００５５】
さらに、前記後側基板１の内面には、静電気による前記書込み用ＴＦＴ４およびリセット用ＴＦＴ４Ｒのゲート―ドレイン間の絶縁破壊や短絡を防ぐための短絡配線１６と保護素子１７が設けられている。
【００５６】
前記短絡配線１６は、画素電極形成領域を取り囲んで設けられており、前記保護素子１７は、前記画素電極形成領域の外側に、前記複数の書込み用およびリセット用ゲート配線１２，１２Ｒと前記複数の書込み用およびリセット用ドレイン配線１３，１３Ｒの各配線毎に、これらの配線１２，１２Ｒ，１３，１３Ｒと前記短絡配線１６との間に介在させて設けられている。
【００５７】
なお、前記短絡配線１６のうち、行方向に沿う配線、つまり前記書込み用およびリセット用ゲート配線１２，１２Ｒと平行な配線１６ａは、後側基板１の基板面に前記ゲート配線１２，１２Ｒと同じ金属膜により形成されており、列方向に沿う配線、つまり前記書込み用およびリセット用ドレイン配線１３Ｒと平行な配線１６ｂは、前記ゲート絶縁膜６の上に前記ドレイン配線１３，１３Ｒと同じ金属膜により形成され、前記ゲート絶縁膜６に設けられたコンタクト孔において前記行方向に沿う配線１６ａと接続されている。
【００５８】
また、前記保護素子１７は、２端子の非線型抵抗素子、例えば薄膜ダイオードであり、この保護素子１７は、後側基板１の内面にその全体にわたって形成された前記ゲート絶縁膜６の上に形成されている。
【００５９】
図５は液晶セルの保護素子１７が設けられた部分の拡大断面図であり、前記保護素子１７は、前記ゲート絶縁膜６の上に形成されたｉ型半導体膜１８と、このｉ型半導体膜１８の中央部の上に設けられたブロッキング絶縁膜１９と、前記ｉ型半導体膜１８の両側部の上にｎ型半導体膜２０を介して形成された一対の電極２１，２２とからなっており、その一方の電極が前記短絡配線１６に接続され、他方の電極が、前記複数の書込み用およびリセット用ゲート配線１２，１２Ｒと前記複数の書込み用およびリセット用ドレイン配線１３，１３Ｒのいずれかに接続されている。
【００６０】
なお、前記短絡配線１６のうちの基板面に形成された行方向に沿う配線１６ａに接続される保護素子１７の電極２１または２２は、前記ゲート絶縁膜６に設けられたコンタクト孔において配線１６ａに接続され、ゲート絶縁膜６上に形成された列方向に沿う配線１６ｂに接続される保護素子１７の電極２１または２２は、前記配線１６ａと一体に形成されている。
【００６１】
また、前記基板面に形成された書込み用ゲート配線１２およびリセット用ゲート配線１２Ｒに接続される保護素子１７の電極２１または２２は、前記ゲート絶縁膜６に設けられたコンタクト孔において前記ゲート配線１２，１２Ｒに接続され、ゲート絶縁膜６上に形成された書込み用ドレイン配線１３およびリセット用ドレイン配線１３Ｒに接続される保護素子１７の電極２１または２２は、前記ドレイン配線１３，１３Ｒと一体に形成されている。
【００６２】
また、前記後側基板１の内面には、前記短絡配線１６を接地電位に接続するための接地配線２３が、前記枠状シール材３９に対応させて設けられている。
【００６３】
図１において、二点鎖線で囲まれた矩形領域Ａは、前記複数の画素電極３がマトリックス状に配列する表示エリア、この表示エリアＡの右側の二点鎖線で囲まれた外側に向かって幅が狭くなる領域Ｂは、前記書込み用ゲート配線１２の導出領域、前記表示エリアＡの下側の二点鎖線で囲まれた外側に向かって幅が狭くなる領域Ｃは、前記書込み用ドレイン配線１３の導出領域であり、前記接地配線２３は、後側基板１の上縁部および前記書込み用データ配線１２が導出された端子配列部１ａとは反対側の側縁部に対応する部分と、前記書込み用ゲート配線１２の導出領域Ｂと前記書込み用ドレイン配線１３の導出領域Ｃとの間に対応する部分とに設けられている。
【００６４】
これらの接地配線２３にはそれぞれ短絡配線接続用リード部２３ａが形成されており、この配線接続用リード部２３ａを介して前記短絡配線１６に接続されている。
【００６５】
なお、前記接地配線２３は、例えば、後側基板１の基板面に前記ゲート配線１２，１２Ｒと同じ金属膜により形成されており、この接地配線２３の短絡配線接続用リード部２３ａは、前記短絡配線１６のうち、基板面に前記ゲート配線１２，１２Ｒと同じ金属膜により形成された行方向に沿う配線１６ａと一体に形成されている。
【００６６】
そして、これらの接地配線２３はそれぞれ、前記端子配列部１ａ，１ｂのいずれかに導出されており、その導出端に、図示しない接地電位に接続される端子２３ｂが形成されている。
【００６７】
また、上述したリセット用ゲート信号供給配線１４およびリセット信号供給配線１５には、図１および図２に示したように、前記端子配列部１ａ，１ｂに導出される一端側に、枠状シール材３９に対応する延長部１４ｂ，１５ｂが一体に形成されている。
【００６８】
なお、前記枠状シール材３９は、図１に二点鎖線で示したように、前記複数の画素電極３がマトリックス状に配列する表示エリアＡの周囲を所定のスペースを存して囲むように設けられており、この枠状シール材３９の各辺部のうち、前記後側基板１の端子配列部１ａ，１ｂに沿う２つの辺部以外の辺部、例えば前記書込み用ゲート配線１２が導出された端子配列部１ａとは反対側の辺部に、その辺部を部分的に欠落させて形成された液晶注入口４０が設けられている。
【００６９】
そして、前記リセット用ゲート信号供給配線１４の枠状シール材３９に対応する延長部１４ｂは、前記リセット用ゲート信号供給配線１４から前記書込み用ゲート配線１２の導出領域Ｂの近傍にわたって形成されており、前記リセット信号供給配線１５の枠状シール材３９に対応する延長部１５ｂは、前記書込み用ドレイン配線１３の導出領域Ｂの近傍から前記液晶注入口４０の近傍にわたって形成されている。
【００７０】
また、前記接地配線２３のうち、後側基板１の上縁部および書込み用データ配線１２が導出された端子配列部１ａとは反対側の側縁部に対応する一方の接地配線２３は、前記書込み用ゲート配線１２の近傍から前記液晶注入口４０の近傍にわたって形成されており、書込み用ゲート配線１２の導出領域Ｂと書込み用ドレイン配線１３の導出領域Ｃとの間に対応する他方の接地配線２３は、前記書込み用ゲート配線１２の導出領域Ｂの近傍から前記書込み用ドレイン配線１３の導出領域Ｃの近傍にわたって形成されている。
【００７１】
さらに、前記後側基板１の内面には、前記複数の画素電極３にそれぞれ対応する部分に開口が形成されたオーバーコート絶縁膜２４が基板全体にわたって設けられており、前記端子配列部１ａ，１ｂに導出された複数の書込み用ゲート配線１２および書込み用ドレイン配線１３と、リセット用ゲート信号供給配線１４およびリセット信号供給配線１５と、接地配線２３の導出端に形成された端子１２ａ，１３ａ，１４ａ，１５ａ，２３ｂは、それぞれ、その上のオーバーコート絶縁膜２４または前記ゲート絶縁膜６と前記オーバーコート絶縁膜２４の両方に開口を設けることにより露出されている。
【００７２】
図６は図１のVI―VI線に沿う拡大断面図、図７は図１のVII―VII線に沿う拡大断面図、図８は図１のVIII―VIII線に沿う拡大断面図、図９は図１のIX―IX線に沿う拡大断面図であり、前記複数の書込み用ゲート配線１２および書込み用ドレイン配線１３の導出部と、前記リセット用ゲート信号供給配線１４の導出部および前記枠状シール材３９に対応する延長部１４ｂと、前記リセット信号供給配線１５の導出部および前記枠状シール材３９に対応する延長部１５ｂと、前記枠状シール材３９に対応させて設けられた前記接地配線２３はそれぞれ、前記オーバーコート絶縁膜２４の前記枠状シール材３９に対応する部分の膜面高さが同じになるように、同じ厚さの積層構造とされている。
【００７３】
すなわち、前記複数の書込み用ゲート配線１２の導出部はそれぞれ、図６に示したように、その上に前記ドレイン配線１３，１３Ｒと同じ金属膜からなる疑似配線２５を設けた積層構造とされており、前記疑似配線２５は、前記書込み用ゲート配線１２を覆って設けられたゲート絶縁膜６の上に、前記書込み用ゲート配線１２の導出部と同じ形状に形成されている。
【００７４】
なお、前記書込み用ゲート配線１２は上述したように極く薄い膜厚に形成されているため、この実施例では、前記疑似配線２５を、前記書込み用ゲート配線１２のドライバ接続端子１２ａの上まで延長させて形成し、この疑似配線２５の端部を前記ゲート絶縁膜６に設けられた開口内において前記ドライバ接続端子１２ａの上に直接積層することにより、前記ドライバ接続端子１２ａの抵抗を小さくしている。
【００７５】
また、前記複数の書込み用ドレイン配線１３の導出部はそれぞれ、図７に示したように、その下に前記ゲート配線１２，１２Ｒと同じ金属膜からなる疑似配線２６を設けた積層構造とされており、前記疑似配線２６は、前記ゲート絶縁膜６の下、つまり後側基板１の基板面に、前記書込み用ドレイン配線１３の導出部と同じ形状に形成されている。
【００７６】
一方、前記リセット用ゲート信号供給配線１４は、上述したように、ゲート絶縁膜６の上に前記ドレイン配線１３，１３Ｒと同じ金属膜により形成されており、前記ゲート絶縁膜６に設けられたコンタクト孔において、基板面に設けられた複数のリセット用ゲート配線１２Ｒと接続されている。
【００７７】
そして、このリセット用ゲート信号供給配線１４の導出部と前記枠状シール材３９に対応する延長部１４ｂは、図８に示したように、その下に前記ゲート配線１２，１２Ｒと同じ金属膜からなる疑似配線２７を設けた積層構造とされており、前記疑似配線２７は、前記ゲート絶縁膜６の下、つまり後側基板１の基板面に、前記リセット用ゲート信号供給配線１４の導出部および枠状シール材３９に対応する延長部１４ｂと同じ形状に形成されている。
【００７８】
また、前記リセット信号供給配線１５は、上述したように、基板面に前記ゲート配線１２，１２Ｒと同じ金属膜により形成されており、前記ゲート絶縁膜６に設けられたコンタクト孔において、前記ゲート絶縁膜６の上に設けられた複数のリセット用ゲート配線１２Ｒと接続されている。
【００７９】
そして、このリセット信号供給配線１５の導出部と前記枠状シール材３９に対応する延長部１５ｂは、その部分の断面は図示していないが、上述した書込み用ゲート配線１２の枠状シール材３９の導出部（図６参照）と同様に、その上に前記ドレイン配線１３，１３Ｒと同じ金属膜からなる疑似配線を設けた積層構造とされており、その疑似配線は、前記ゲート絶縁膜６の上に、前記書込み用ゲート配線１２の導出部および枠状シール材３９に対応する延長部１５ｂと同じ形状に形成されている。
【００８０】
さらに、前記枠状シール材３９に対応させて設けられた接地配線２３は、上述したように、例えば基板面に前記ゲート配線１２，１２Ｒと同じ金属膜により形成されており、この接地配線２３に形成された短絡配線接続用リード部２３ｂを介して前記短絡配線１６に接続されている。
【００８１】
そして、この接地配線２３は、図９に示したように、その上に前記ドレイン配線１３，１３Ｒと同じ金属膜からなる疑似配線２８を設けた積層構造とされており、前記疑似配線２８は、前記ゲート絶縁膜６の上に、前記接地配線２３の前記短絡配線接続用リード部２３ｂを除く部分と同じ形状に形成され、前記ゲート絶縁膜６により覆われている。
【００８２】
このように、前記複数の書込み用ゲート配線１２および書込み用ドレイン配線１３の導出部と、前記リセット用ゲート信号供給配線１４の導出部および枠状シール材３９に対応する延長部１４ｂと、前記リセット信号供給配線１５の導出部および前記枠状シール材３９に対応する延長部１５ｂと、前記枠状シール材３９に対応させて設けられた前記接地配線２３はそれぞれ、同じ厚さの積層構造とされており、したがって、前記オーバーコート絶縁膜２４の前記枠状シール材３９に対応する部分の膜面は同じ高さになっている。
【００８３】
なお、この実施例では、前記接地配線２３を基板面にゲート配線１２，１２Ｒと同じ金属膜により形成し、この接地配線２３に対応する疑似配線２８を前記ゲート絶縁膜６の上にドレイン配線１３，１３Ｒと同じ金属膜により形成しているが、それと逆に、前記接地配線２３を前記ゲート絶縁膜６の上にドレイン配線１３，１３Ｒと同じ金属膜により形成し、この接地配線２３に対応する疑似配線２８を基板面にゲート配線１２，１２Ｒと同じ金属膜により形成してもよい。
【００８４】
そして、前記後側基板１の最も内面、つまり前記オーバーコート絶縁膜２４の上には、前記枠状シール材３９により囲まれた領域の全体にわたって、ポリイミド等からなる配向膜２９が設けられている。
【００８５】
次に、前側基板２について説明すると、この前側基板２の内面（後側基板１との対向面）には、前記複数の画素電極３と対向する一枚膜状の対向電極３０と、前記複数の画素電極３の間の領域に対応する遮光膜３１とが設けられるとともに、最も内面に配向膜３２が設けられている。
【００８６】
前記遮光膜３１は、前記複数の画素電極３と対応する領域に、それぞれ開口が設けられた格子状膜であり、前側基板１の基板面に、前記枠状シール材３２の外周縁よりも僅かに内側の領域に対応させて形成されている。
【００８７】
なお、図４〜図９では前記遮光膜３１を単層膜として示しているが、この遮光膜３１は、前記基板面に形成された酸化クロム膜とその上に形成されたクロム膜とからなっている。
【００８８】
また、前記対向電極３０は、ＩＴＯ膜等の透明導電膜からなっており、この対向電極３０は、前記遮光膜３１を覆って、前記遮光膜３１と同じ外形に形成されている。
【００８９】
なお、図では省略しているが、前記対向電極３０には、前記枠状シール材３９に対応する部分または前記枠状シール材３９の外側に導出された複数のクロス接続部が形成され、前記後側基板１の内面には、前記対向電極３０の複数のクロス接続部に対応するクロス電極と、このクロス電極から端子配列部１ａ，１ｂの一方または両方に導出された対向電極用端子とが設けられており、前記対向電極３０のクロス接続部は、前記枠状シール材３９内またはその外側に設けられた導電性クロス材により前記クロス電極に接続されている。
【００９０】
また、前記配向膜３２はポリイミド等からなっており、この配向膜３２は、前記対向電極３０の上に、前記枠状シール材３９により囲まれた領域の全体にわたって形成されている。
【００９１】
さらに、前記後側基板１と前側基板２のいずれか一方、例えば前側基板２の内面には、前記複数の画素電極３がマトリックス状に配列する表示エリアＡ内と、前記表示エリアの外側とにそれぞれ、複数の柱状スペーサ３３，３４が所定のピッチで設けられている。
【００９２】
以下、前記表示エリアＡに設けられた複数の柱状スペーサ３３を表示エリア内スペーサと言い、前記前記表示エリアＡの外側に設けられた複数の柱状スペーサ３４を表示エリア外スペーサと言う。
【００９３】
図１において、破線で囲まれた領域Ｓａ，Ｓｂは、前記表示エリア内スペーサ３３の形成領域と、前記表示エリア外スペーサ３４の形成領域を示しており、前記表示エリア内スペーサ３３は、図３に示したように、前記複数の画素電極３と書込み用およびリセット用ＴＦＴ４，４Ｒを避けて、前記書込み用ＴＦＴ４およびリセット用ＴＦＴ４Ｒの側方に、前記ＴＦＴ４，４Ｒの配列ピッチと同じピッチで設けられている。
【００９４】
また、前記表示エリア外スペーサ３４は、前記表示エリアＡと枠状シール材３９との間の領域に、前記書込み用ゲート配線１２の導出領域Ｂおよび書込み用ドレイン配線１３の導出領域Ｃと、前記リセット用ゲート信号供給配線１４およびリセット信号供給配線１５と、短絡配線１６および保護素子１７と、前記接地配線２３とを避けて、前記表示エリア内スペーサ３３の配列ピッチと同じピッチで設けられている。
【００９５】
前記複数の表示エリア内スペーサ３３は、前記前側基板２の表示エリアＡの内面に、前記複数の表示エリア内スペーサ３３にそれぞれ対応させて形成された複数のスペーサ支持部（以下、エリア内スペーサ支持部と言う）３５の上に形成されており、前記表示エリア外スペーサ３４は、前記前側基板２の表示エリアＡと枠状シール材３９との間の領域の内面に、前記複数の表示エリア外スペーサ３４にそれぞれ対応させて、前記エリア内スペーサ支持部３５と同じ高さに形成された複数のスペーサ支持部（以下、エリア外スペーサ支持部と言う）３６上に形成されている。
【００９６】
この実施例では、前記前側基板２の内面に設けられた対向電極３０の表示エリア内スペーサ３３および表示エリア外スペーサ３４にそれぞれ対応する部分に開口を設けることにより、前記エリア内スペーサ支持部３５とエリア外スペーサ支持部３６をそれぞれ、前記前側基板２の基板面に設けられた遮光膜３１により形成している。
【００９７】
そして、前記複数の表示エリア内スペーサ３３と複数の表示エリア外スペーサ３４は、前側基板２の内面に前記遮光膜３１と対向電極３０とを形成し、前記対向電極３０の前記表示エリア内スペーサ３３および表示エリア外スペーサ３４に対応する部分を開口させて前記遮光膜３１からなる複数のエリア内スペーサ支持部３５およびエリア外スペーサ支持部３６を形成した後、この前側基板２の内面上に、例えばフォトレジストからなる樹脂材料を、スピンコート法により、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さに応じた膜厚に塗布し、その樹脂膜をフォトグラフィ法により表示エリア内スペーサ３３および表示エリア外スペーサ３４の形状にパターニングすることにより、前記複数のエリア内スペーサ支持部３５および複数のエリア外スペーサ支持部３６の上に、同じ高さに形成されている。
【００９８】
なお、前記前側基板２の最も内面に設けられた配向膜３２は、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の形成後に形成されており、したがって、前記複数の表示エリア内スペーサ３３と表示エリア外スペーサ３４は、いずれも前記配向膜３２により覆われている。
【００９９】
一方、後側基板１の内面には、前記表示エリアＡ内に、前記複数の表示エリア内スペーサ３３にそれぞれ対応させて複数のスペーサ当接部（以下、エリア内スペーサ当接部と言う）３７が形成されるとともに、前記表示エリアＡと枠状シール材３９との間の領域に、前記複数の表示エリア外スペーサ３４にそれぞれ対応させて複数のスペーサ当接部（以下、エリア外スペーサ当接部と言う）３８が、前記エリア内スペーサ当接部３７と同じ高さに形成されている。
【０１００】
この実施例では、図３および図４、図５、図８、図９に示したように、前記書込み用およびリセット用ゲート配線１２，１２Ｒと前記書込み用およびリセット用ドレイン配線１３，１３Ｒとを、前記表示エリア内スペーサ３３を避けて形成するとともに、前記ゲート絶縁膜６とオーバーコート絶縁膜２４の前記表示エリア内スペーサ３３および表示エリア外スペーサ３４にそれぞれ対応する部分に開口を設けることにより、このゲート絶縁膜６とオーバーコート絶縁膜２４とを前記表示エリア内スペーサ３３および表示エリア外スペーサ３４を避けて形成し、前記エリア内スペーサ当接部３７とエリア外スペーサ当接部３８を、前記後側基板２の最も内面に設けられた配向膜２９により形成している。
【０１０１】
なお、この実施例では、図３に示したように、前記表示エリア内スペーサ３３を、前記書込み用ＴＦＴ４およびリセット用ＴＦＴ４Ｒと前記書込み用およびリセット用ドレイン配線１３，１３Ｒとの間に設けており、したがって、前記書込み用およびリセット用ドレイン配線１３，１３Ｒは前記表示エリア内スペーサ３３に対応する部分を避けて形成されている。
【０１０２】
そして、この実施例では、前記書込み用およびリセット用ゲート配線１２，１２Ｒの前記表示エリア内スペーサ３３に対応する部分を切欠することにより、この書込み用およびリセット用ゲート配線１２，１２Ｒを、前記表示エリア内スペーサ３３を避けて形成している。
【０１０３】
この液晶セルは、前記後側基板１と前側基板２のいずれか一方の内面に、熱硬化性樹脂からなるシール材３９を、液晶注入口４０となる部分を欠落させた枠状に印刷した後、これらの基板１，２を重ね合わせて加圧することにより、前側基板１の内面に設けられた前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を、後側基板１の内面に形成された前記エリア内スペーサ当接部３７およびエリア外スペーサ当接部３８に、これらのスペーサ３３，３４を覆う配向膜３２を介して当接させて後側基板１と前側基板２との基板間隔（基板面間の間隔）ｄ０を前記スペーサ３３，３４により規定し、その状態で前記シール材３９を硬化させることにより組立てられる。
【０１０４】
なお、この実施例では、上述したように、オーバーコート絶縁膜２４の前記枠状シール材３９に対応する部分の膜面を同じ高さにしているため、上記液晶セルの組立てにおける枠状シール材３９の潰れ広がり量をその全周にわたって均等にし、前記枠状シール材３９の形状の乱れを防ぐことができる。
【０１０５】
この実施例の液晶セルは、例えば、液晶分子を一方向にホモジニアス配向させたホモジニアス配向型液晶表示素子用のものであり、後側基板１と前側基板２の最も内面にそれぞれ設けられた配向膜２９，３２は、ほぼ平行で且つ互いに逆向きに配向処理されている。
【０１０６】
そして、前記ホモジニアス配向型液晶表示素子は、上記液晶セル内（一対の基板１，２間の枠状シール材３９により囲まれた領域）に液晶注入口４０から真空注入法により液晶を注入して前記液晶注入口４０を封止するとともに、前記液晶セルの一対の基板１，２の外面にそれぞれ偏光板を配置し、いずれか一方の基板とその基板側の前記偏光板との間に、表示のコントラストを高くするとともに視野角を広くするための位相板を配置して構成される。
【０１０７】
この実施例の液晶セルは、前記表示エリアＡ内に複数の表示エリア内スペーサ３３を所定のピッチ（書込み用およびリセット用ＴＦＴ４，４Ｒの配列ピッチと同じピッチ）で設けるとともに、前記表示エリアＡの外側（表示エリアＡと枠状シール材３９との間の領域）に、複数の表示エリア外スペーサ３４を所定のピッチ（表示エリア内スペーサ３３の配列ピッチと同じピッチ）で設け、前記複数の表示エリア内スペーサ３３と表示エリア外スペーサ３４をそれぞれ、前側基板２の内面に前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４にそれぞれ対応させて形成された同じ高さの複数のスペーサ支持部３５，３６の上に同じ高さに形成するとともに、後側基板１に、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４にそれぞれ対応する複数のスペーサ当接部３７，３８を同じ高さに形成し、前記複数の表示エリア内スペーサ３３と表示エリア外スペーサ３４をそれぞれ前記複数のスペーサ当接部３７，３８に当接させているため、前記基板間隔ｄ０を、前記表示エリアＡ内から表示エリア外にわたって前記表示エリア内スペーサ３３と表示エリア外スペーサ３４とにより規定することができる。
【０１０８】
そして、この液晶セルでは、前記複数の表示エリア内スペーサ３３を、画素電極３と書込み用およびリセット用ＴＦＴ４，４Ｒを避けて形成するとともに、書込み用およびリセット用ゲート配線１２，１２Ｒと書込み用およびリセット用ドレイン配線１３，１３Ｒの両方を前記表示エリア内スペーサ３３を避けて形成し、さらに、前記表示エリア内スペーサ３３と前記表示エリア外スペーサ３４とを、前記前側基板２の内面に形成された遮光膜３１からなるエリア内スペーサ支持部３５およびエリア外スペーサ支持部３６の上に形成し、これらのスペーサ３３，３４を、後側基板１の内面に形成された配向膜２９からなるエリア内スペーサ当接部３７およびエリア外スペーサ当接部３８に当接させているため、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さを極端に小さくしなくても、これらのスペーサ３３，３４により規定される基板間隔ｄ０を小さくし、複数の画素電極３と対向電極３０とが互いに対向する複数の画素部の基板間ギャップ（配向膜２９，３２間の間隔）ｄを狭くすることができる。
【０１０９】
すなわち、例えば後側基板１の内面に設けられたゲート絶縁膜６の膜厚を０．２５μｍ、画素電極３の膜厚を０．０５μｍ、その上の配向膜２９の膜厚を０．０５μｍとし、前側基板２の内面に設けられた対向極３０の膜厚を０．１４μｍ、その上の配向膜３２の膜厚を０．０５μｍとすると、前記画素部の基板間ギャップｄを例えば１．５μｍにするには、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４を、前記基板間隔ｄ０を２．０４μｍに規定できる高さに形成すればよい。
【０１１０】
この実施例では、前側基板２の内面に設けられた対向電極３０の表示エリア内スペーサ３３および表示エリア外スペーサ３４に対応する部分に開口を設け、前記前側基板２の基板面に形成された遮光膜３１によりエリア内スペーサ支持部３５およびエリア外スペーサ支持部３６を形成しているため、前記エリア内スペーサ支持部３５およびエリア外スペーサ支持部３６の高さは、前記遮光膜３１の膜厚と同じである。
【０１１１】
また、この実施例では、後側基板２の内面に設けられた配向膜２９によりエリア内スペーサ当接部３７およびエリア外スペーサ当接部３８を形成しているため、前記エリア内スペーサ当接部３７およびエリア外スペーサ３８の高さは、前記配向膜２９の膜厚と同じである。
【０１１２】
そして、この実施例では、前側基板２の内面に形成された前記遮光膜３１からなる複数のエリア内スペーサ支持部３５およびエリア外スペーサ３６の上にそれぞれ表示エリア内スペーサ３３および表示エリア外スペーサ３４を形成し、これらのスペーサ３３，３４を、このスペーサ３３，３４を覆って設けられた配向膜３２を介して後側基板１の内面に形成された配向膜２９からなる複数のエリア内スペーサ当接部３７およびエリア外スペーサ当接部３８にそれぞれ当接させているため、例えば前記遮光膜３１の膜厚を０．１７μｍとし、前記配向膜２９，３２の膜厚を上記のようにそれぞれ０．０５μｍとすると、前記基板間隔ｄ０を２．０４μｍに規定するために必要な表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは、１．７７μｍである。
【０１１３】
一方、表示エリア内スペーサ３３および表示エリア外スペーサ３４は、上述したように、前側基板２の内面上に、例えばフォトレジストからなる樹脂材料を、スピンコート法により、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さに応じた膜厚に塗布し、所定の膜厚に塗布し、その樹脂膜をフォトグラフィ法によりパターニングすることにより形成する。
【０１１４】
その場合、前記樹脂材料の塗布厚は、前記樹脂材料の粘性に応じて基板２の回転速度と回転時間を調整することによりコントロールするが、前記樹脂材料の塗布厚を精度良くコントロールすることができる塗布厚値は、０．５μｍ〜２．０μｍの範囲であり、それよりも塗布厚を厚くしたり薄くしたりすると、塗布厚にむらが生じ、その樹脂膜をパターニングすることにより形成されたスペーサ３３，３４の高さが不均一になる。
【０１１５】
しかし、この実施例では、基板間隔ｄ０を２．０４μｍに規定して画素部の基板間ギャップｄを１．５μｍにするのに必要な表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さが上記のように１．７７μｍであるため、前記樹脂材料の塗布厚は、その厚さを精度良くコントロールすることができる０．５μｍ〜２．０μｍの範囲内であり、したがって、前記樹脂材料を均一な厚さに塗布し、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成することができる。
【０１１６】
そのため、この液晶セルによれば、画素部の基板間ギャップｄを狭くし、しかも複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成して基板間隔ｄ０を均一にし、複数の画素部の基板間ギャップｄを均一にすることができ、したがって、この液晶セル内に液晶を注入して製造される液晶表示素子に表示むらを生じさせることは無い。
【０１１７】
なお、前記画素部の基板間ギャップｄは、上述した１．５μｍに限らず、前記表示エリア内スペーサ３３の高さを選択することにより任意に設定することができる。
【０１１８】
前記画素部の基板間ギャップｄは、０．７μｍ〜２．２μｍ、望ましくは１．０μｍ〜１．７３μｍの範囲が好ましく、この範囲であれば、液晶表示素子の応答速度を充分速くすることができるとともに、前記画素部の基板間ギャップｄが狭すぎないため、液晶表示素子の液晶の屈折率異方性Δｎと液晶層厚（画素部の基板間ギャップ）ｄとの積Δｎｄの値を所定の値にするための適切な液晶材料の選択や、液晶表示素子の製造が容易である。
【０１１９】
一方、上記実施例の液晶セルにおける表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは０．５μｍ〜２．０μｍの範囲が望ましく、この範囲内の高さであれば、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成することができる。
【０１２０】
したがって、この実施例の液晶セルの好ましい画素部の基板間ギャップｄは０．７μｍ〜１．７３μｍの範囲であり、前記画素部の基板間ギャップｄがこの範囲であれば、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成して基板間隔ｄ０を均一にし、複数の画素部の基板間ギャップｄを均一にすることができる。
【０１２１】
なお、上記実施例では、書込み用およびリセット用ゲート配線１２，１２Ｒと書込み用およびリセット用ドレイン配線１３，１３の両方を表示エリア内スペーサ３３を避けて形成しているが、前記ゲート配線１２，１２Ｒとドレイン配線１３，１３のいずれか一方は、前記表示エリア内スペーサ３３に対応していてもよく、その場合は、前記ゲート配線１２，１２Ｒとドレイン配線１３，１３のうち、膜厚の厚いドレイン配線１３，１３を表示エリア内スペーサ３３を避けて形成し、膜厚の薄いゲート配線１２，１２Ｒを前記表示エリア内スペーサ３３に対応させるのが望ましい。
【０１２２】
図１０〜図１５はこの発明の液晶セルの第２の実施例を示しており、図１０は液晶セルの平面図、図１１は前記液晶セルの後側基板の表示エリア内の一部分の拡大平面図、図１２は図１１のXII―XII線に沿う拡大断面図、図１３は図１０のXIII―XIII線に沿う拡大断面図、図１４は図１０のXIV―XIV線に沿う拡大断面図、図１５は図１０のXV―XV線に沿う拡大断面図である。なお、この実施例において、上述した第１の実施例と同じものについては、図に同符号を付してその説明を省略する。
【０１２３】
この実施例の液晶セルは、表示エリア内スペーサ３３を、書込み用ＴＦＴ４およびリセット用ＴＦＴ４Ｒと書込み用およびリセット用ドレイン配線１３，１３Ｒとの間に、書込み用およびリセット用ゲート配線１２，１２Ｒに対応させて設けたものであり、前記書込み用およびリセット用ドレイン配線１３，１３Ｒは、前記表示エリア内スペーサ３３を避けて形成されている。
【０１２４】
そして、この実施例では、オーバーコート絶縁膜２４の前記表示エリア内スペーサ３３に対応する部分に開口を設けることにより、このオーバーコート絶縁膜２４を前記表示エリア内スペーサ３３を避けて形成し、前記書込み用およびリセット用ゲート配線１２，１２Ｒと、その上のゲート絶縁膜６と、その上の配向膜２９とにより、エリア内スペーサ当接部３７ａを形成している。
【０１２５】
さらに、この実施例では、複数の表示エリア外スペーサ３４を、図１０にその形成領域Ｓｂを破線で囲んで示したように、表示エリアＡと枠状シール材３９との間の領域にその全周にわたって所定のピッチ（例えば表示エリア内スペーサ３３の配列ピッチと同じピッチ）で設けている。
【０１２６】
これらの表示エリア外スペーサ３４はそれぞれ、前側基板２の内面に前記遮光膜３１により前記エリア内スペーサ支持部３５と同じ高さに形成された複数のエリア内スペーサ支持部３５の上に、前記表示エリア内スペーサ３３と同じ高さに形成されている。
【０１２７】
また、後側基板１の内面には、前記複数の表示エリア外スペーサ３４にそれぞれ対応させて、複数のエリア外スペーサ支持部３８ａが、前記エリア内スペーサ当接部２７ａと同じ高さに形成されている。
【０１２８】
すなわち、この実施例では、図１３に示したように、書込み用ゲート配線１２の導出部の上（ゲート絶縁膜６の上）に形成されたドレイン配線１３，１３Ｒと同じ金属膜からなる疑似配線２５とオーバーコート絶縁膜２４の前記表示エリア外スペーサ３４に対応する部分に開口を設けるとともに、書込み用ドレイン配線１２の導出部の下（ゲート絶縁膜６の下）に形成された前記ゲート配線１２，１２Ｒと同じ金属膜からなる疑似配線２６（図７参照）と前記オーバーコート絶縁膜２４の前記表示エリア外スペーサ３４に対応する部分に開口を設けることにより、書込み用ゲート配線１２の導出領域Ｂおよび書込み用ドレイン配線１３の導出領域Ｃのエリア外スペーサ支持部３８ａをそれぞれ、前記書込み用ゲート配線１２の導出部または書込み用ドレイン配線１３の導出部と前記ゲート絶縁膜６とその上の配向膜２９とにより形成している。
【０１２９】
また、この実施例では、図１０および図１４に示したように、書込み用およびリセット用ドレイン配線１３，１３Ｒと同じ金属膜からなるリセット用ゲート信号供給配線１４を、枠状シール材３９に対応する部分から前記表示エリア外スペーサ３４の形成領域Ｓｂに対応する部分にわたる幅に形成するとともに、このリセット用ゲート信号供給配線１４の全体を、その下（ゲート絶縁膜６の下）に書込み用およびリセット用ゲート配線１２，１２Ｒと同じ金属膜からなる疑似配線２７を設けた積層構造とし、前記リセット用ゲート信号供給配線１４とオーバーコート絶縁膜２４の前記表示エリア外スペーサ３４に対応する部分に開口を設けることにより、前記リセット用ゲート信号供給配線１４に対応する領域のエリア外スペーサ支持部３８ａを、前記疑似配線２７と前記ゲート絶縁膜６とその上の配向膜２９とにより形成している。
【０１３０】
さらに、この実施例では、図１０および図１５に示したように、前記ゲート配線１２，１２Ｒと同じ金属膜からなるリセット信号供給配線１５を、前記表示エリア外スペーサ３４の形成領域Ｓｂに対応する部分にわたる幅に形成し、このリセット信号供給配線１５とオーバーコート絶縁膜２４の前記表示エリア外スペーサ３４に対応する部分に開口を設けることにより、前記リセット信号供給配線１５に対応する領域のエリア外スペーサ支持部３８ａを、前記リセット信号供給配線１５と前記ゲート絶縁膜６とその上の配向膜２９とにより形成している。
【０１３１】
この実施例の液晶セルは、表示エリアＡの外側（表示エリアＡと枠状シール材３９との間の領域）に、その全周にわたって複数の表示エリア外スペーサ３４を所定のピッチで設け、複数の表示エリア内スペーサ３３と前記複数の表示エリア外スペーサ３４をそれぞれ、前側基板２の内面に形成された同じ高さの複数のスペーサ支持部３５，３６の上に同じ高さに形成するとともに、後側基板１の内面に、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４にそれぞれ対応させて複数のスペーサ当接部３７ａ，３８ａを同じ高さに形成し、前記複数の表示エリア内スペーサ３３と表示エリア外スペーサ３４をそれぞれ前記複数のスペーサ当接部３７ａ，３８ａに当接させているため、前記書込み用ゲート配線１２および書込み用ドレイン配線１３の導出領域Ｂ，Ｃの基板間隔ｄ０も、前記表示エリア外スペーサ３４により規定することができる。
【０１３２】
そして、この実施例では、前側基板２の内面に、遮光膜３１からなる同じ高さの複数のエリア内スペーサ支持部３５およびエリア外スペーサ支持部３６を形成し、その上に複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を同じ高さに形成するとともに、後側基板１の内面に、ゲート配線１２，１２Ｒまたはそれと同じ金属膜（書込み用ドレイン配線１３の導出部に対応する疑似配線２６、リセット用ゲート信号供給配線１４に対応する疑似配線２７、リセット信号供給配線１５）とゲート絶縁膜６と配向膜２９とからなる複数のエリア内スペーサ当接部３７ａおよびエリア外スペーサ支持部３８ａを形成し、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を、これらのスペーサ３３，３４を覆って設けられた配向膜３２を介して前記複数のエリア内スペーサ当接部３７ａおよびエリア外スペーサ支持部３８ａにそれぞれ当接させているため、基板間隔ｄ０を上述した第１の実施例の液晶セルと同じに規定するために必要な表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは、前記第１の実施例よりも前記書込み用およびリセット用ゲート配線１２，１２Ｒとゲート絶縁膜６との両方の膜厚分だけ小さい高さである。
【０１３３】
すなわち、対向電極３０と遮光膜３１と配向膜２９，３２の膜厚が第１の実施例の液晶セルと同じ（対向電極３０の膜厚が０．１４μｍ、遮光膜３１の膜厚が０．１７μｍ、配向膜２９，３２の膜厚がそれぞれ０．０５μｍ）であり、さらに、前記書込み用およびリセット用ゲート配線１２，１２Ｒの膜厚が０．２３μｍ、前記ゲート絶縁膜６の膜厚が０，２５μｍであるとすると、例えば基板間隔ｄ０を２．０４μｍに規定して画素部の基板間ギャップｄを１．５μｍにするために必要な表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは、１．２９μｍである。
【０１３４】
そのため、この１．２９μｍの高さの表示エリア内スペーサ３３および表示エリア外スペーサ３４を形成するための樹脂材料（フォトレジスト）の塗布厚は、その厚さを精度良くコントロールすることができる０．５μｍ〜２．０μｍの範囲内であり、したがって、前記樹脂材料を均一な厚さに塗布し、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成することができる。
【０１３５】
そのため、この液晶セルによれば、前記画素部の基板間ギャップｄを狭くし、しかも前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成して基板間隔ｄ０を均一にし、複数の画素部の基板間ギャップｄを均一にすることができる。
【０１３６】
なお、上述した第１の実施例で記載したように、前記画素部の基板間ギャップｄは、０．７μｍ〜２．２μｍ、望ましくは１．０μｍ〜１．７３μｍの範囲が好ましく、また、均一な高さに形成することができる表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは０．５μｍ〜２．０μｍの範囲である。
【０１３７】
したがって、この第２の実施例の液晶セルの好ましい画素部の基板間ギャップｄは０．７１μｍ〜２．２μｍの範囲であり、前記画素部の基板間ギャップｄがこの範囲であれば、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成して基板間隔ｄ０を均一にし、複数の画素部の基板間ギャップｄを均一にすることができる。
【０１３８】
また、この実施例では、後側基板１の内面のエリア内スペーサ当接部３７ａおよびエリア外スペーサ当接部３８ａを、ゲート配線１２，１２Ｒまたはそれと同じ金属膜（書込み用ドレイン配線１３の導出部に対応する疑似配線２６、リセット用ゲート信号供給配線１４に対応する疑似配線２７、リセット信号供給配線１５）と、ゲート絶縁膜６と、配向膜２９との積層膜により形成しているが、これらのスペーサ当接部３７ａ，３８ａは、前記ゲート配線１２，１２Ｒまたはそれと同じ金属膜と、ゲート絶縁膜６と、オーバーコート絶縁膜２４と、配向膜２９との積層膜により形成し、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さを、上記実施例の高さよりも前記オーバーコート絶縁膜２４の膜厚分だけ小さくしてもよい。
【０１３９】
そのときの前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは、前記オーバーコート絶縁膜２４の膜厚を０．２０μｍとすると、例えば基板間隔ｄ０を上述したように２．０４μｍに規定して画素部の基板間ギャップｄを１．５μｍにする場合で１．０９μｍであり、したがって、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４を形成するための樹脂材料（フォトレジスト）の塗布厚は、その厚さを精度良くコントロールすることができる０．５μｍ〜２．０μｍの範囲内である。
【０１４０】
また、上記第１および第２の実施例では、前側基板２のエリア内スペーサ支持部３５およびエリア外スペーサ当接部３６を遮光膜３１により形成しているが、これらのスペーサ当接部３７ａ，３８ａは、前記遮光膜３１と対向電極３０との積層膜により形成し、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さを、前記対向電極３０の膜厚分だけ小さくしてもよい。
【０１４１】
そのときの前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは、前記スペーサ当接部３７ａ，３８ａをゲート配線１２，１２Ｒまたはそれと同じ金属膜とゲート絶縁膜６とオーバーコート絶縁膜２４と配向膜２９との積層膜により形成した場合、前記対向電極３０の膜厚を０．０５μｍとすると、例えば基板間隔ｄ０を上述したように２．０４μｍに規定して画素部の基板間ギャップｄを１．５μｍにする場合で１．０４μｍであり、したがって、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４を形成するための樹脂材料（フォトレジスト）の塗布厚は、その厚さを精度良くコントロールすることができる０．５μｍ〜２．０μｍの範囲内である。
【０１４２】
ただし、前記エリア内スペーサ支持部３５およびエリア外スペーサ支持部３６の高さと、前記エリア内スペーサ当接部３７およびエリア外スペーサ当接部３８の高さは、小さい方が好ましく、前記スペーサ支持部３５，３６とスペーサ当接部３７，３８の高さが小さいほど、画素部の基板間ギャップｄをより狭くし、しかも、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成して基板間隔ｄ０を均一にし、前記画素部の基板間ギャップｄを均一にすることができる。
【０１４３】
したがって、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４は、上記第１および第２の実施例のように遮光膜３１により形成するのが望ましく、また、前記エリア内スペーサ当接部３７およびエリア外スペーサ当接部３８は、上記第１および第２の実施例のように、ゲート配線１２，１２Ｒまたはそれと同じ金属膜と、ゲート絶縁膜６と、配向膜２９との積層膜により形成するのが望ましく、より好ましくは、上記第１の実施例のように配向膜２９により形成するのが望ましい。
【０１４４】
図１６および図１７はこの発明の液晶セルの第３の実施例を示しており、図１６は液晶セルの平面図、図１７は図１６のXVII―XVII線に沿う拡大断面図である。
【０１４５】
この実施例の液晶セルは、リセット用ゲート信号供給配線１４およびリセット信号供給配線１５と接地配線２３とを、表示エリアＡにできるだけ近付けて設ける形成することにより、枠状シール材３９を前側基板２の外周縁との間にスペースをとって設け、複数の表示エリア外スペーサ３４を、図１６にその形成領域Ｓｂを破線で囲んで示したように、前記枠状シール材３９の外側に、その全周にわたって所定のピッチ（例えば表示エリア内スペーサ３３の配列ピッチと同じピッチ）で設けたものである。
【０１４６】
この実施例では、前側基板２の前記枠状シール材３９の外側の周縁部の内面に、遮光膜３１と同じ金属膜からなる疑似電極３１ａを設けて複数のエリア外スペーサ支持部３６ｂを形成し、その上に前記表示エリア外スペーサ３４を表示エリア内スペーサ３３（図４参照）と同じ高さに形成するとともに、これらの表示エリア外スペーサ３４を、前側基板２の枠状シール材３９により囲まれた領域に設けられた配向膜３２と同じ膜厚の疑似配向膜３２ａにより覆っている。
【０１４７】
さらに、この実施例では、複数の書込み用ゲート配線１２およびドレイン配線１３の導出部（図６および図７参照）を、前記複数の表示エリア外スペーサ３４を避けて形成するとともに、後側基板１の内面にその全体にわたって設けられたゲート絶縁膜６とオーバーコート絶縁膜２４の前記枠状シール材３９の外側に突出する部分に、前記複数の表示エリア外スペーサ３４にそれぞれ対応する開口を設け、その部分に後側基板１の枠状シール材３９により囲まれた領域に設けられた配向膜２９と同じ膜厚の疑似配向膜２９ａを設けることにより、前記エリア内スペーサ当接部３７と同じ高さの複数のエリア外スペーサ当接部３８ｂを形成している。
【０１４８】
そして、前記複数の表示エリア外スペーサ３４はそれぞれ、これらのスペーサ３４を覆う前記疑似配向膜３２ａを介して前記複数のエリア外スペーサ当接部３８ｂに当接され、前記枠状シール材３９の外側において基板間隔ｄ０を規定している。
【０１４９】
なお、この実施例の液晶セルは、枠状シール材３９を前側基板２の外周縁との間にスペースをとって設け、この前記枠状シール材３９の外側に複数の表示エリア外スペーサ３４を設けたものであるが、他の構成は図１〜図９に示した第１の実施例の液晶セルと同じであるから、重複する説明は図に同符号を付して省略する。
【０１５０】
この実施例の液晶セルにおいても、上述した第１の実施例の液晶セルと同様に、基板間隔ｄ０を、表示エリアＡ内から表示エリア外にわたって表示エリア内スペーサ３３と表示エリア外スペーサ３４とにより規定することができるとともに、画素部の基板間ギャップｄを狭くし、しかも複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成して基板間隔ｄ０を均一にし、複数の画素部の基板間ギャップｄを均一にすることができる。
【０１５１】
なお、上記第１〜第３の実施例では、表示エリア内スペーサ３３および表示エリア外スペーサ３４を、フォトレジストからなる樹脂材料により形成しているが、表示エリア内スペーサ３３および表示エリア外スペーサ３４は、フォトレジスト以外の樹脂材料を基板２上にスピンコート法により塗布してその樹脂膜をフォトグラフィ法によりパターニングすることにより形成してもよく、その場合も、スペーサ高さが０．５μｍ〜２．０μｍの範囲であれば、これらのスペーサ３３，３４を均一な高さに形成して基板間隔ｄ０を均一にし、複数の画素部の基板間ギャップｄを均一にすることができる。
【０１５２】
また、上記第１〜第３の実施例の液晶セルは、１フィールド毎に全ての画素部の書込み状態を一括してリセットするためのリセット用のＴＦＴ４Ｒとゲート配線１２Ｒおよびドレイン配線１３Ｒと、静電気による書込み用ＴＦＴ４およびリセット用ＴＦＴ４Ｒのゲート―ドレイン間の絶縁破壊や短絡を防ぐための短絡配線１６と保護素子１７とを備えたものであるが、前記リセット用のＴＦＴ４Ｒとゲート配線１２Ｒおよびドレイン配線１３Ｒは、必ずしも必要ではなく、また前記短絡配線１６と保護素子１７は、省略してもよい。
【０１５３】
さらに、上記実施例の液晶セルは、ホモジニアス配向型のアクティブマトリックス液晶表示素子に限らず、液晶分子をツイスト配向させたＴＮ（ツイステッドネマティック）型のアクティブマトリックス液晶表示素子、あるいは強誘電性液晶または反強誘電性液晶を用いたアクティブマトリックス液晶表示素子用等の液晶セルにも、さらに、フィールドシーケンシャル液晶表示装置に用いられる液晶表示素子に限らず、白黒画像を表示するアクティブマトリックス液晶表示素子用の液晶セルにも適用することができる。
【０１５４】
また、上記第１〜第３実施例の液晶セルは、表示エリア内スペーサ３３および表示エリア外スペーサ３４を対向電極２５が設けられた前側基板２の内面に設けたものであるが、これらのスペーサ３３，３４は、画素電極３とＴＦＴ４，４Ｒとゲート配線１２，１２Ｒおよびドレイン配線１３，１３Ｒが設けられた後側基板１の内面に設けてもよい。
【０１５５】
図１８〜図２０はこの発明の液晶セル集合体の一実施例を示しており、図１８は液晶セル集合体の一部分の平面図、図１９は図１８のXIX―XIXに沿う拡大断面図、図２０は図１８のXX―XXに沿う拡大断面図である。
【０１５６】
この液晶セル集合体は、上述した液晶セルの後側基板１となる複数の基板領域５１ａを有する第１の基板材５１と、前記液晶セルの前側基板２となる複数の基板領域５２ａを有する第２の基板材５２とを、これらの基板材５１，５２の前記複数の基板領域５１ａ，５２ａの間にそれぞれ設けられた複数の枠状シール材３９を介して接合したものであり、前記第１の基板材５１を図１８に一点鎖線で示した切断ラインＬ１に沿って切断して前記複数の基板領域５１ａ毎に切離し、前記第２の基板材５２を図１８に二点鎖線で示した切断ラインＬ２に沿って切断して前記複数の基板領域５２ａ毎に切離すことにより、個々の液晶セルに分離される。
【０１５７】
前記第１の基板材５１は、前記液晶セルの後側基板１となる複数の基板領域５１ａと、これらの基板領域５１ａの間に確保され、前記基板材５１を前記複数の基板領域５１ａに分離する際に切り捨てられる捨て領域５１ｂとを有しており、前記第２の基板材５２は、前記液晶セルの前側基板２となる複数の基板領域５２ａと、これらの基板領域５２ａの間に確保され、前記基板材５２を前記複数の基板領域５２ａに分離する際に切り捨てられる捨て領域５２ｂとを有している。
【０１５８】
この実施例の液晶セル集合体は、図１〜図９に示した第１の実施例の液晶セルの集合体であり、前記第１の基板材５１の複数の基板領域５１ａの内面にはそれぞれ、図１〜図９に示したように、複数の画素電極３と、複数の書込み用およびリセット用ＴＦＴ４，４Ｒと、複数の書込み用およびリセット用ゲート配線１２，１２Ｒと、複数の書込み用およびリセット用ドレイン配線１３，１３Ｒと、リセット用ゲート信号供給配線１４およびリセット信号供給配線１５と、短絡配線１６および保護素子１７と、接地配線２３と、オーバーコート絶縁膜２４と配向膜２９が設けられるとともに、前記配向膜２９からなる複数のエリア内スペーサ当接部３７および複数のエリア外スペーサ当接部３８が形成されている。
【０１５９】
また、前記第２の基板材５２の複数の基板領域５２ａの内面にはそれぞれ、図１〜図９に示したように、基板面に形成された遮光膜３１とその上に形成された対向電極３０とが設けられるとともに、前記遮光膜３１からなる複数のエリア内スペーサ支持部３５および複数のエリア外スペーサ支持部３６が形成されており、これらのスペーサ支持部３５，３６の上に複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４がそれぞれ形成され、その上に配向膜３２が設けられている。
【０１６０】
一方、前記第１の基板材５１の複数の基板領域５１ａの間の捨て領域５１ｂの内面には、前記複数の基板領域５１ａの各辺にそれぞれ沿わせて、この第１の基板材５１の基板領域５１ａの枠状シール材３９に対応する部分と同じ高さの捨てシール材接合部５３が設けられ、前記第２の基板材５５の複数の基板領域５２ａの間の捨て領域５２ｂの内面には、前記第１の基板材５１の捨て領域５１ｂの内面に設けられた前記複数の捨てシール材接合部５３にそれぞれ対応させて、この第２の基板材５２の基板領域５２ａの枠状シール材３９に対応する部分と同じ高さの捨てシール材接合部５４が設けられている。
【０１６１】
すなわち、前記第１の基板材５１の捨て領域５１ｂの内面に設けられた捨てシール材接合部５３は、図１９に示したように、この第１の基板材５１の基板領域５１ａの内面に設けられた書込み用およびリセット用ゲート配線１２，１２Ｒと同じ金属膜からなる第１の疑似電極５３ａと、前記基板領域５１ａから捨て領域５２ｂにわたって形成されたゲート絶縁膜６と、書込み用およびリセット用ドレイン配線１３，１３Ｒと同じ金属膜からなる第２の疑似電極５３ｂと、前記基板領域５１ａから捨て領域５２ｂにわたって形成されたオーバーコート絶縁膜２４との積層膜からなっており、したがって、この捨てシール材接合部５３の高さは、前記第１の基板材５１の基板領域５１ａの枠状シール材３９に対応する部分の高さと同じである。
【０１６２】
また、前記第２の基板材５２の捨て領域５２ｂの内面に設けられた捨てシール材接合部５４は、図１９に示したように、この第２の基板材５２の基板領域５２ａの内面に設けられた遮光膜３１と同じ金属膜５４ａと、前記遮光膜３１の上に設けられた対向電極３０と同じＩＴＯ膜５４ｂとの積層膜からなっており、したがって、この捨てシール材接合部５４の高さは、前記第２の基板材５２の基板領域５２ａの枠状シール材３９に対応する部分の高さと同じである。
【０１６３】
さらに、前記第２の基板材５２の捨て領域５２ｂの内面には、前記複数の基板領域５２ａの各角部にそれぞれ対応させて、複数の捨てスペーサ５５（図２０参照）が、前記基板領域５２ａの内面に設けられた複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４と同じピッチで設けられている。図１８において、破線で囲まれた領域Ｓｃは、前記捨てスペーサ５５の形成領域を示している。
【０１６４】
この捨てスペーサ５５は、図２０に示したように、前記第２の基板材５２の捨て領域５２ｂの内面の捨てスペーサ形成領域Ｓｃに、この第２の基板材５２の基板領域５２ａの内面のエリア内スペーサ支持部３５およびエリア外スペーサ支持部３６と同じ高さに形成された捨てスペーサ支持部５６の上に、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４と同じ形成され、前記基板領域５２ａの枠状シール材３９により囲まれた領域に設けられた配向膜３２と同じ膜厚の疑似配向膜３２ｂにより覆われている。
【０１６５】
前記捨てスペーサ支持部５６は、前記基板領域５２ａの内面に設けられた遮光膜３１と同じ金属膜からなる疑似遮光膜５６ａからなっており、したがって、この捨てスペーサ支持部５６の高さは、前記エリア内スペーサ支持部３５およびエリア外スペーサ支持部３６の高さと同じである。
【０１６６】
また、前記第１の基板材５２の捨て領域５１ｂの内面には、前記捨てスペーサ形成領域Ｓｃに対応させて、この第１の基板材５１の基板領域５１ａの内面のエリア内スペーサ当接部３７およびエリア外スペーサ当接部３８と同じ高さの捨てスペーサ当接部５７が形成されている。
【０１６７】
この捨てスペーサ当接部５７は、図２０に示したように、前記基板領域５１ａから捨て領域５２ｂにわたって形成されたゲート絶縁膜６とオーバーコート絶縁膜２４の前記複数の捨てスペーサ５５にそれぞれ対応する部分に開口を設け、その部分に、前記基板領域５１ａの枠状シール材３９により囲まれた領域に設けられた配向膜２９と同じ膜厚の疑似配向膜２９ｂを設けることにより形成されており、したがって、この捨てスペーサ当接部５７の高さは、前記エリア内スペーサ当接部３７およびエリア外スペーサ当接部３８の高さと同じである。
【０１６８】
そして、前記第１と第２の基板材５１，５２は、第２の基板材５２の各基板領域５２ａの内面に設けられた複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を、図４〜図９に示したように、これらのスペーサ３３，３４を覆う配向膜３２を介して、第１の基板材５１の各基板領域５１ａの内面に設けられた複数のエリア内スペーサ当接部３７およびエリア外スペーサ当接部３８に当接させるとともに、前記第２の基板材５２の各捨て領域５２ｂの内面に設けられた複数の捨てスペーサ５５を、図２０に示したように、この捨てスペーサ５５を覆う疑似配向膜３２ｂを介して前記第１の基板材５１の各捨て領域５１ｂの内面に設けられた複数の捨てスペーサ当接部５７に当接させることにより、前記基板領域５１ａ，５２ａの基板間隔と前記捨て領域５１ｂ，５２ｂの基板間隔を前記表示エリア内スペーサ３３および表示エリア外スペーサ３４と捨てスペーサ５５により規定され、これらの基板材５１，５２の各基板領域５１ａ，５２ａの間にそれぞれ表示エリアＡを囲んで設けられた複数の枠状シール材３９と、前記複数の捨て領域５１ｂ，５２ｂの間にそれぞれ、前記第１と第２の基板材５１，５２のうちの前記枠状シール材３９を印刷した基板材に、前記捨てシール材接合部５３，５４に対応させて、前記枠状シール材３９と同じ樹脂（例えば熱硬化性樹脂）を前記枠状シール材３９と同じ厚さに印刷することにより設けられた複数の捨てシール材５８（図１９参照）とを介して接合されている。
【０１６９】
この液晶セル集合体は、前記複数の基板領域５１ａ，５２ａにそれぞれ対応させて複数の表示エリア内スペーサ３３および複数の表示エリア外スペーサ３４を所定のピッチで設けるとともに、前記複数の基板領域５１ａ，５２ａの間の捨て領域５１ｂ，５２ｂにそれぞれ対応させて複数の捨てスペーサ５５を設け、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４と前記複数の捨てスペーサ５５とをそれぞれ、前記第２の基板材５２の内面に形成された同じ高さのスペーサ支持部３５，３６，５４の上に同じ高さに形成するとともに、第１の基板材５１に、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４と前記捨てスペーサ５５にそれぞれ対応するスペーサ当接部３７，３８，５７を同じ高さに形成し、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４と前記捨てスペーサ５５とをそれぞれ前記スペーサ当接部３７，３８，５７に当接させているため、前記複数の基板領域５１ａ，５２ａの基板間隔を、前記表示エリアＡ内から表示エリア外にわたって前記表示エリア内スペーサ３３と表示エリア外スペーサ３４とにより規定するとともに、前記捨て領域５１ｂ，５２ｂの基板間隔も前記捨てスペーサ５５により規定ことができる。
【０１７０】
そして、この液晶セル集合体では、前記複数の表示エリア内スペーサ３３を、画素電極３と書込み用およびリセット用ＴＦＴ４，４Ｒを避けて形成するとともに、書込み用およびリセット用ゲート配線１２，１２Ｒと書込み用およびリセット用ドレイン配線１３，１３Ｒの両方とゲート絶縁膜６とオーバーコート絶縁膜２４とを前記表示エリア内スペーサ３３を避けて形成し、さらに、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４と前記捨てスペーサ５５とを、第２の基板材５２の内面に形成された遮光膜３１または疑似遮光膜５６ａからなるスペーサ支持部３５，３６，５６の上に形成し、これらのスペーサ３３，３４，５５を、第１の基板材５１の内面に形成された配向膜２９または疑似配向膜２９ａからなるスペーサ当接部３７，３８，５７に当接させているため、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４と捨てスペーサ５５の高さを極端に小さくしなくても、これらのスペーサ３３，３４，５５により規定される基板間隔を小さくし、前記各基板領域５１ａ，５２ａ複数の画素部の基板間ギャップを狭くすることができる。
【０１７１】
しかも、この実施例では、前記第１の基板材５１と第２の基板材５２の捨て領域５１ｂ，５２ｂを前記捨てシール材５８を介して接合しているため、例えば液晶セル集合体を個々の液晶セルに組立てる際に、前記第１と第２の基板材５１，５２の捨て領域５１ｂ，５２ｂのうちの前記捨てスペーサ５５の形成領域Ｓｃ以外の部分が外部からの加圧力により内面側に撓み変形し、前記基板材５１，５２と前記枠状シール材３９との間に剥離を生じのを防ぐことができる。
【０１７２】
なお、前記捨てシール材５８および捨てシール材接合部５３，５４と、前記捨てスペーサ５５および捨てスペーサ支持部５６と、捨てスペーサ当接部５７は、前記液晶セル集合体の第１および第２の基板材５１，５２を切断ラインＬ１，Ｌ２に沿って切断して個々の液晶セルに分離することにより、前記捨て領域５１ｂ，５２ｂと一緒に除去される。
【０１７３】
なお、上記実施例の液晶セル集合体は、図１〜図９に示した第１の実施例の液晶セルの集合体であるが、この発明は、図１０〜図１５に示した第２の実施例の液晶セルの集合体にも、また、図１６および図１７に示した第３の実施例の液晶セルの集合体にも適用することができる。
【０１７４】
【発明の効果】
この発明の液晶セルは、表示エリア内スペーサを、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成し、前記表示エリア内スペーサに対応する前記ゲート配線とドレイン配線の少なくとも一方を、前記表示エリア内スペーサを避けて形成し、前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサを、配向膜以外の膜が形成されていない前記第１の基板の部分に当接させたものであるため、画素部の基板間ギャップを狭くし、しかも前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記画素部の基板間ギャップを均一にすることができる。
【０１７５】
この発明の液晶セルにおいて、前記複数の画素電極と前記対向電極とが互いに対向する複数の画素部の基板間ギャップは、０．７μｍ〜２．２μｍが好ましく、この範囲であれば、液晶表示素子の応答速度を充分速くすることができる。
【０１７６】
さらに、前記表示エリア内スペーサの高さは、０．５μｍ〜２．０μｍが好ましく、この範囲内の高さであれば、複数の表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、複数の画素部の基板間ギャップを均一にすることができる。
【０１７７】
また、この液晶セルにおいて、前記ゲート配線とドレイン配線は、その両方を、前記表示エリア内スペーサを避けて形成するのが望ましく、このようにすることにより、前記画素部の基板間ギャップをより狭くし、しかも、前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記画素部の基板間ギャップを均一にすることができる。
【０１７８】
さらに、この液晶セルにおいて、前記第１の基板に設けられた前記ＴＦＴのゲート絶縁膜が、前記ゲート配線を覆って形成され、前記ゲート絶縁膜の上に前記ＴＦＴおよびドレイン配線を覆ってオーバーコート絶縁膜が設けられている場合、前記ゲート配線とドレイン配線とゲート絶縁膜とオーバーコート絶縁膜とを、前記表示エリア内スペーサを避けて形成するのが好ましく、このようにすることにより、前記画素部の基板間ギャップをさらに狭くし、しかも、前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記画素部の基板間ギャップを均一にすることができる。い。
【０１７９】
また、この液晶セルにおいては、前記表示エリアの外側に、複数の表示エリア外スペーサを所定のピッチで設け、前記複数の表示エリア内スペーサと複数の前記表示エリア外スペーサをそれぞれ、前記一方の基板に前記複数の表示エリア内スペーサおよび表示エリア外スペーサにそれぞれ対応させて形成された同じ高さの複数のスペーサ支持部の上に同じ高さに形成するとともに、他方の基板に、前記複数の表示エリア内スペーサおよび表示エリア外スペーサにそれぞれ対応させて複数のスペーサ当接部を同じ高さに形成し、前記複数の表示エリア内スペーサと表示エリア外スペーサをそれぞれ前記複数のスペーサ当接部に当接させるのが望ましく、このようにすることにより、基板間隔を前記表示エリア内から表示エリア外にわたって、表示エリア内スペーサおよび表示エリア外スペーサにより規定することができる。
【０１８０】
また、この発明の液晶セル集合体は、一方の基板材の複数の基板領域の表示エリア内にそれぞれ設けられた前記表示エリア内スペーサを、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成し、前記表示エリア内スペーサに対応する前記ゲート配線とドレイン配線の少なくとも一方を、前記表示エリア内スペーサを避けて形成し、前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサを、配向膜以外の膜が形成されていない前記第１の基板の部分に当接させたものであるため、各液晶セルの画素部の基板間ギャップを狭くし、しかも前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記各液晶セルの画素部の基板間ギャップを均一にすることができる。
【０１８１】
この発明の液晶セル集合体においては、前記表示エリア内スペーサが設けられた一方の基板材の複数の基板領域の外側に、前記基板材を前記複数の基板領域に分離する際に切り捨てられる捨て領域を設け、その捨て領域に、前記表示エリア内スペーサと同じ高さに形成された複数の捨てスペーサを所定のピッチで設けるとともに、前記一方の基板材の前記捨てスペーサの支持部を、前記表示エリア内スペーサの支持部と同じ高さに形成し、他方の基板材の前記捨てスペーサの当接部を、前記表示エリア内スペーサの当接部と同じ高さに形成するのが好ましく、このようにすることにより、前記複数の基板領域の基板間隔を、前記表示エリア内から表示エリア外にわたって前記表示エリア内スペーサと表示エリア外スペーサとにより規定するとともに、前記捨て領域の基板間隔も前記捨てスペーサにより規定ことができる。
【図面の簡単な説明】
【図１】この発明の液晶セルの第１の実施例を示す平面図。
【図２】前記液晶セルの液晶セルの後側基板に設けられた画素電極とＴＦＴとゲート配線およびドレイン配線の等価回路的平面図。
【図３】前記第１の基板の表示エリア内の一部分の拡大平面図。
【図４】図３のIV―IV線に沿う拡大断面図。
【図５】前記液晶セルの保護素子が設けられた部分の拡大断面図。
【図６】図１のVI−VI線に沿う拡大断面図。
【図７】図１のVII―VII線に沿う拡大断面図。
【図８】図１のVIII―VIII線に沿う拡大断面図。
【図９】図１のIX―IX線に沿う拡大断面図。
【図１０】この発明の液晶セルの第２の実施例を示す平面図。
【図１１】第２の実施例の液晶セルの後側基板の表示エリア内の一部分の拡大平面図。
【図１２】図１１のXII―XII線に沿う拡大断面図。
【図１３】図１０のXIII―XIII線に沿う拡大断面図。
【図１４】図１０のXIV―XIV線に沿う拡大断面図。
【図１５】図１０のXV―XV線に沿う拡大断面図。
【図１６】この発明の液晶セルの第３の実施例を示す平面図。
【図１７】図１６のXVII―XVII線に沿う拡大断面図。
【図１８】この発明の液晶セル集合体の一実施例を示す一部分の平面図。
【図１９】図１８のXIX―XIXに沿う拡大断面図。
【図２０】図１８のXX―XXに沿う拡大断面図。
【符号の説明】
１，２…基板
３…画素電極
４…書込み用ＴＦＴ
４Ｒ…リセット用ＴＦＴ
１２…書込み用ゲート配線
１２Ｒ…リセット用ゲート配線
１３…書込み用ドレイン配線
１３Ｒ…リセット用ドレイン配線
１４…リセット用ゲート信号供給配線
１５…リセット信号供給配線
１６…短絡配線
１７…保護素子
２３…接地配線
２４…オーバーコート絶縁膜
２９…配向膜
３０…対向電極
３１…遮光膜
３２…配向膜
３３…表示エリア内スペーサ
３４…表示エリア外スペーサ
３５…エリア内スペーサ支持部
３６…エリア外スペーサ支持部
３７…エリア内スペーサ当接部
３８…エリア外スペーサ当接部
３９…枠状シール材
４０…液晶注入口
５１…第１の基板材
５２…第２の基板材
５１ａ，５２ａ…基板領域
５１ｂ，５２ｂ…捨て領域
Ｌ１，Ｌ２…切断ライン
５５…捨てスペーサ
５６…捨てスペーサ支持部
５７…捨てスペーサ当接部
５８…捨てシール材
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型の液晶セルおよび液晶セル集合体に関する。
【０００２】
【従来の技術】
ＴＦＴを能動素子とするアクティブマトリックス型の液晶セルは、マトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、前記複数のＴＦＴにゲート信号を供給する複数のゲート配線と、前記複数のＴＦＴにデータ信号を供給する複数のドレイン配線とが設けられた第１の基板と、前記複数の画素電極に対向する対向電極が設けられた第２の基板とを、これらの基板間に前記画素電極がマトリックス状に配列する表示エリアを囲んで設けられた枠状シール材を介して接合したものであり、前記第１と第２の一対の基板の間隔は、前記表示エリアに配置された複数の表示エリア内スペーサにより、前記複数の画素電極と前記対向電極とが互いに対向する複数の画素部の基板間ギャップ（セルギャップ）が４μｍ〜５μｍの値になるように規定されている。
【０００３】
この液晶セルは、その内部、つまり一対の基板間の枠状シール材により囲まれた領域に、前記枠状シール材を部分的に欠落させて形成された液晶注入口から液晶を注入し、前記注入口を封止することにより液晶表示素子とされる。
【０００４】
前記液晶セルには、一方の基板上の表示エリア内に粒子状スペーサを散布し、その粒子状スペーサを基板間に挟持させて基板間隔を規定しているものと、一方の基板上の表示エリア内に柱状のスペーサを所定のピッチで設け、これらの柱状スペーサを他方の基板に当接させて基板間隔を規定しているものとがある。
【０００５】
しかし、前記基板上に散布される粒子状スペーサは、画素部内にも分布するため、液晶表示素子の画素部に、前記粒子状スペーサに対応する部分から光が漏れて表示のコントラストを低下させるだけでなく、基板間ギャップを均一に制御するのが難しいため、基板間ギャップにムラが発生する。
【０００６】
一方、前記柱状のスペーサは、基板上に樹脂材料を所定の膜厚に塗布し、その樹脂膜をパターニングすることにより形成されるため、画素部を避けた所定の位置に設けることができ、したがって、液晶表示素子の画素部に光漏れを生じさせることは無く、また基板間ギャップの均一性も優れている。
【０００７】
前記柱状のスペーサを備えたアクティブマトリックス型液晶セルは、従来、前記樹脂材料の膜厚を均一に厚く塗布することが困難であるため、一方の基板、例えば対向電極が設けられた第２の基板の表示エリア内に、第１の基板に設けられた複数のＴＦＴにそれぞれ対応させて前記スペーサを設け、これらのスペーサを前記第１の基板のＴＦＴ上の最も高く盛り上った部分に当接させて基板間隔を規定した構成となっている。
【０００８】
【発明が解決しようとする課題】
ところで、液晶表示素子の画素部の液晶層厚は、応答速度を速くするために、できるだけ小さくにすることが望まれており、そのためには、前記液晶セルの基板間隔を小さくし、前記画素部の基板間ギャップを、例えば１．５μｍ程度に狭くする必要がある。
【０００９】
しかし、前記柱状のスペーサをＴＦＴに対応させて設けている従来の液晶セルは、基板間隔を小さくすると、複数のスペーサの高さにばらつきが生じて複数の画素部の基板間ギャップが不均一になり、この液晶セル内に液晶を注入して製造される液晶表示素子に表示むらを生じさせる。
【００１０】
すなわち、前記柱状のペーサは、上述したように、基板上に樹脂材料を所定の厚さに塗布し、その樹脂膜をパターニングすることにより形成されている。
【００１１】
このスペーサの形成における基板上への樹脂材料の塗布は、スピンコート法により行なわれており、その塗布厚は、前記樹脂材料の粘性に応じて基板の回転速度と回転時間を制御することによりコントロールされている。
【００１２】
しかし、前記樹脂材料の塗布厚を精度良くコントロールすることができる塗布厚値の範囲には限界があり、その範囲外の厚さに樹脂材料を塗布する場合は、その厚さを薄くするほど、または厚くするほど、塗布厚のコントロールが難しくなる。
【００１３】
上記従来の液晶セルは、前記スペーサを、第１の基板に設けられたＴＦＴ上の最も高く盛り上った部分に設けているため、基板間隔を、前記画素部の基板間ギャップが例えば１．５μｍ以下になるように小さくするには、前記スペーサの高さを極端に小さくしなければならない。
【００１４】
そして、このような高さが極端に小さいスペーサを形成するには、前記樹脂材料を、その塗布厚を精度良くコントロールすることができる塗布厚値の範囲よりも薄く塗布しなければならないため、その塗布厚にむらが生じ、前記樹脂膜をパターニングして形成された複数のスペーサの高さが不均一になる。
【００１５】
そのため、前記複数のスペーサにより規定される液晶セルの基板間隔が不均一になり、複数の画素部の基板間ギャップが不均一になって、前記液晶セル内に液晶を注入して製造される液晶表示素子に表示むらを生じさせてしまう。
【００１６】
この発明は、画素部の基板間ギャップを狭くし、しかも基板間隔を規定する複数のスペーサを均一な高さに形成して前記基板間隔を均一にし、前記画素部の基板間ギャップを均一にすることができるアクティブマトリックス型の液晶セルおよびその集合体を提供することを目的としたものである。
【００１７】
【課題を解決するための手段】
この発明の液晶セルは、
マトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられた第１の基板と、
前記複数の画素電極の間の領域に対応する遮光膜と、前記複数の画素電極に対向する対向電極とが設けられた第２の基板と、
前記第１と第２の基板の互いに対向する面それぞれに形成された配向膜と、
前記第１と第２の基板間に前記複数の画素電極がマトリックス状に配列する表示エリアを囲んで設けられ、前記第１と第２の基板を接合する枠状シール材と、
前記第１と第２のいずれか一方の基板の前記表示エリア内に所定のピッチで設けられ、前記第１と第２の基板の間隔を規定する複数の表示エリア内スペーサとからなり、
前記表示エリア内スペーサは、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成され、
前記表示エリア内スペーサに対応する前記ゲート配線とドレイン配線の少なくとも一方は、前記表示エリア内スペーサを避けて形成され、
前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサが、配向膜以外の膜が形成されていない前記第１の基板の部分に当接していることを特徴とする。
【００１８】
この液晶セルは、表示エリア内スペーサを、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成し、前記表示エリア内スペーサに対応する前記ゲート配線とドレイン配線の少なくとも一方を、前記表示エリア内スペーサを避けて形成し、前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサを、配向膜以外の膜が形成されていない前記第１の基板の部分に当接させたものであるため、前記表示エリア内スペーサの高さを極端に小さくしなくても、このスペーサにより規定される基板間隔を小さくし、前記複数の画素電極と対向電極とが互いに対向する複数の画素部の基板間ギャップを狭くすることができる。
【００１９】
そのため、この液晶セルによれば、前記画素部の基板間ギャップを狭くし、しかも前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記画素部の基板間ギャップを均一にすることができる。
【００２０】
このように、この発明の液晶セルは、複数の画素電極とＴＦＴとゲート配線および複数のドレイン配線が設けられた第１の基板と、遮光膜と対向電極が設けられた第２の基板とを、画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜上の表示エリア内に所定のピッチで設けられ、前記第１と第２の基板の間隔を規定する複数の表示エリア内スペーサを、配向膜以外の膜が形成されていない前記第１の基板の部分に当接させることにより、前記画素部の基板間ギャップを狭くし、しかも前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記画素部の基板間ギャップを均一にしたものである。
【００２１】
この発明の液晶セルにおいて、前記複数の画素電極と前記対向電極とが互いに対向する複数の画素部の基板間ギャップは、０．７μｍ〜２．２μｍが好ましく、前記表示エリア内スペーサの高さは、０．５μｍ〜２．０μｍが好ましい。
【００２２】
また、この液晶セルにおいて、前記ゲート配線とドレイン配線は、その両方を、前記表示エリア内スペーサを避けて形成するのが望ましい。
【００２３】
さらに、この液晶セルにおいて、前記第１の基板に設けられた前記ＴＦＴのゲート絶縁膜が前記ゲート配線を覆って形成されるとともに、前記ＴＦＴとドレイン配線を覆ってオーバーコート絶縁膜が設けられている場合、前記ゲート配線とドレイン配線とゲート絶縁膜とオーバーコート絶縁膜とを、前記表示エリア内スペーサを避けて形成するのが好ましい。
【００２４】
また、この液晶セルにおいては、前記表示エリアの外側に、複数の表示エリア外スペーサを所定のピッチで設け、前記複数の表示エリア内スペーサと複数の前記表示エリア外スペーサをそれぞれ、前記一方の基板に前記複数の表示エリア内スペーサおよび表示エリア外スペーサにそれぞれ対応させて形成された同じ高さの複数のスペーサ支持部の上に同じ高さに形成するとともに、他方の基板に、前記複数の表示エリア内スペーサおよび表示エリア外スペーサにそれぞれ対応させて複数のスペーサ当接部を同じ高さに形成し、前記複数の表示エリア内スペーサと表示エリア外スペーサをそれぞれ前記複数のスペーサ当接部に当接させるのが望ましい。
【００２５】
また、この発明の液晶セル集合体は、液晶セルの第１の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、マトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられた第１の基板材と、
前記液晶セルの第２の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、前記複数の画素電極の間の領域に対応する遮光膜と、前記複数の画素電極に対向する対向電極とが設けられた第２の基板材と、
前記第１と第２の基板材の互いに対向する面それぞれに、前記複数の基板領域にそれぞれ対応させて形成された配向膜と、
前記第１と第２の基板材間に、前記複数の基板領域の前記画素電極がマトリックス状に配列する表示エリアをそれぞれ囲んで設けられ、前記第１と第２の基板材を接合する複数の枠状シール材と、
前記第１と第２のいずれか一方の基板材の前記複数の基板領域の前記表示エリア内にそれぞれ所定のピッチで設けられ、前記第１と第２の基板材の間隔を規定する複数の表示エリア内スペーサとからなり、
前記表示エリア内スペーサは、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成され、
前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサが、配向膜以外の膜が形成されていない前記第１の基板の部分に当接していることを特徴とする。
【００２６】
この液晶セル集合体は、前記第１と第２の基板材を前記複数の基板領域毎に切離すことにより、個々の液晶セルに分離される。
【００２７】
この液晶セル集合体は、前記一方の基板材の複数の基板領域の表示エリア内にそれぞれ設けられた前記表示エリア内スペーサを、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成し、前記表示エリア内スペーサに対応する前記ゲート配線とドレイン配線の少なくとも一方を、前記表示エリア内スペーサを避けて形成し、前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサを、配向膜以外の膜が形成されていない前記第１の基板の部分に当接させたものであるため、前記表示エリア内スペーサの高さを極端に小さくしなくても、このスペーサにより規定される前記第１と第２の基板材の間隔、つまり各液晶セルの基板間隔を小さくし、前記各液晶セルの複数の画素電極と対向電極とが互いに対向する複数の画素部の基板間ギャップを狭くすることができる。
【００２８】
そのため、この液晶セル集合体によれば、前記画素部の基板間ギャップを狭くし、しかも前記表示エリア内スペーサを均一な高さに形成して各液晶セルの基板間隔を均一にし、前記各液晶セルの画素部の基板間ギャップを均一にすることができる。
【００２９】
このように、この発明の液晶セル集合体は、複数の基板領域にそれぞれ画素電極とＴＦＴとゲート配線およびドレイン配線が設けられた第１の基板材と、複数の基板領域にそれぞれ遮光膜と対向電極が設けられた第２の基板とを、画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上の表示エリア内にそれぞれ所定のピッチで設けられ、前記第１と第２の基板の間隔を規定する複数の表示エリア内スペーサを、配向膜以外の膜が形成されていない前記第１の基板の部分に当接させることにより、各液晶セルの画素部の基板間ギャップを狭くし、しかも前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記各液晶セルの画素部の基板間ギャップを均一にしたものである。
【００３０】
この発明の液晶セル集合体においては、前記表示エリア内スペーサが設けられた一方の基板材の複数の基板領域の外側に、前記基板材を前記複数の基板領域に分離する際に切り捨てられる捨て領域を設け、その捨て領域に、前記表示エリア内スペーサと同じ高さに形成された複数の捨てスペーサを所定のピッチで設けるとともに、前記一方の基板材の前記捨てスペーサの支持部を、前記表示エリア内スペーサの支持部と同じ高さに形成し、他方の基板材の前記捨てスペーサの当接部を、前記表示エリア内スペーサの当接部と同じ高さに形成するのが好ましい。
【００３１】
【発明の実施の形態】
図１〜図９はこの発明の液晶セルの第１の実施例を示しており、図１は液晶セルの平面図、図２は前記液晶セルの第１の基板に設けられた画素電極とＴＦＴとゲート配線およびドレイン配線の等価回路的平面図、図３は前記第１の基板の表示エリア内の一部分の拡大平面図、図４は図３のIV―IV線に沿う拡大断面図である。
【００３２】
この実施例の液晶セルは、フィールドシーケンシャル液晶表示装置の液晶表示素子に用いられるアクティブマトリックス型液晶セルであり、基本的には、マトリックス状に配列する複数の画素電極３と、前記複数の画素電極３にそれぞれ接続された複数の書込み用ＴＦＴ４と、前記複数の書込み用ＴＦＴ４にゲート信号を供給する複数の書込み用ゲート配線１２と、前記複数の書込み用ＴＦＴ４に画像データに応じたデータ信号を供給する複数の書込み用ドレイン配線１３とが設けられた第１の基板１と、前記複数の画素電極３に対向する対向電極３０が設けられた第２の基板２とを、これらの基板１，２間に前記複数の画素電極３がマトリックス状に配列する表示エリアを囲んで設けられた枠状シール材３９により接合した構成となっている。
【００３３】
なお、この実施例では、前後一対の基板のうち、後側の基板（図４において下側の基板）を第１の基板１とし、前側の基板（図４において上側の基板）を第２の基板２としている。以下、前記第１の基板１を後側基板と言い、前記第２の基板２を前側基板と言う。
【００３４】
前記後側基板１と前側基板２は、いずれも、ガラス等からなる透明基板であり、後側基板１は、その左右の側縁のいずれか一方と上下の側縁のいずれか一方、例えば図１および図２において右側の側縁と下側の側縁に、前側基板２の外側に張出した端子配列部１ａ，１ｂを有している。
【００３５】
まず、前記後側基板１について説明すると、前記複数の画素電極３は、後側基板１の内面（前側基板２との対向面）の前側基板２と対向する領域（端子配列部１ａ，１ｂを除く領域）に、その外周部を除いて、行方向（図１および図２において左右方向）および列方向（図１および図２において上下方向）にマトリックス状に配列させて設けられている。
【００３６】
そして、前記複数の書込み用ゲート配線１２は、各画素電極行毎に前記行方向に沿わせて形成され、前記複数の書込み用ドレイン配線１３は、各画素電極列毎に前記列方向に沿わせて形成されており、前記複数の書込み用ゲート配線１２の一端は、図２において右側の一方の端子配列部１ａに導出され、前記複数の書込み用ドレイン配線１３の一端は、図２において下側の他方の端子配列部１ｂに導出されている。
【００３７】
前記一方の端子配列部１ａに導出された前記複数の書込み用ゲート配線１２はそれぞれ、前記端子配列部１ａの上に搭載される図示しないゲートドライバ（例えばＬＳＩ）の搭載部に導かれており、その導出端に、前記ゲートドライバの複数の出力端子にそれぞれ対応するドライバ接続端子１２ａが形成されている。
【００３８】
また、前記他方の端子配列部１ａに導出された前記複数の書込み用ドレイン配線１３はそれぞれ、前記端子配列部１ｂの上に搭載される図示しないドレインドライバ（例えばＬＳＩ）の搭載部に導かれており、その導出端に、前記ドレインドライバの複数の出力端子にそれぞれ対応するドライバ接続端子１３ａが形成されている。
【００３９】
さらに、前記後側基板１の内面には、前記複数の画素電極３にそれぞれ接続された複数のリセット用ＴＦＴ４Ｒと、前記複数のリセット用ＴＦＴ４Ｒにゲート信号を供給する複数のリセット用ゲート配線１２Ｒと、前記複数のリセット用ＴＦＴ４Ｒにリセット信号を供給する複数のリセット用ドレイン配線１３Ｒとが設けられている。
【００４０】
これらのＴＦＴ４Ｒとゲート配線１２Ｒおよびドレイン配線１３Ｒは、１フィールド毎に全ての画素部の書込み状態を一括してリセットするために設けられており、前記複数のリセット用ゲート配線１２Ｒは、前記書込み用ゲート配線１２の導出側とは反対側に画素電極形成領域の外側に沿わせて設けられた１本のリセット用ゲート信号供給配線１４に接続され、前記複数のリセット用ドレイン配線１３Ｒは、前記書込み用ドレイン配線１２の導出側とは反対側に画素電極形成領域の外側に沿わせて設けられた１本のリセット信号供給配線１５に接続されている。
【００４１】
そして、前記リセット用ゲート信号供給配線１４の一端は、前記一方の端子配列部１ａに導出され、前記リセット信号供給配線１５の一端は、前記他方の端子配列部１ｂ導出されており、前記リセット用ゲート信号供給配線１４の導出端に、外部から供給されるリセット用ゲート信号の入力端子１４ａが形成され、前記リセット信号供給配線１５の導出端に、外部から供給されるリセット信号の入力端子１５ａが形成されている。
【００４２】
なお、図２では便宜上、画素電極３と書込み用およびリセット用ＴＦＴ４，４Ｒを大きなピッチで示しているが、前記画素電極３と書込み用およびリセット用ＴＦＴ４，４Ｒは、１００μｍ〜３００μｍのピッチで設けられている。
【００４３】
前記書込み用ゲート配線１２とリセット用ゲート配線１２Ｒは、後側基板１の基板面に、同じ金属膜により形成されており、前記書込み用ＴＦＴ４は、各画素電極行の一側（図２おいて下側）にそれぞれ沿わせて設けられ、前記リセット用ゲート配線１２Ｒは、各画素電極行の他側（図２おいて上側）にそれぞれ沿わせて設けられている。
【００４４】
なお、前記書込み用およびリセット用ゲート配線１２，１２Ｒは、低抵抗のアルミニウム系合金膜により形成されており、これらのゲート配線１２，１２Ｒは、前記基板面との段差を小さくするために、例えば０．２３μｍの極く薄い膜厚に形成されている。
【００４５】
前記書込み用ＴＦＴ４は、前記各画素電極行の前記書込み用ゲート配線１２が設けられた側に、各行の画素電極３にそれぞれ対応させて設けられ、前記リセット用ＴＦＴ４Ｒは、前記各画素電極行の前記リセット用ゲート配線１２Ｒが設けられた側に、各行の画素電極３にそれぞれ対応させて設けられている。
【００４６】
この書込み用ＴＦＴ４とリセット用ＴＦＴ４Ｒは、平面形状が対称形な同じ積層構造のものであり、図３および図４に示したように、後側基板１の基板面に形成されたゲート電極５と、このゲート電極５を覆って基板全体に形成されたゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、このｉ型半導体膜７のチャンネル領域となる中央部の上に設けられたブロッキング絶縁膜８と、前記ｉ型半導体膜７の両側部の上にｎ型半導体膜９を介して形成されたソース電極１０およびドレイン電極１１とからなっている。
【００４７】
なお、この実施例では、前記書込み用ＴＦＴ４を前記書込み用ゲート配線１２の上に形成し、前記書込み用ゲート配線１２の各書込み用ＴＦＴ４に対応する部分をそれぞれ前記書込み用ＴＦＴ４のゲート電極５とするとともに、前記リセット用ＴＦＴ４Ｒを前記リセット用ゲート配線１２Ｒの上に形成し、前記リセット用ゲート配線１２Ｒの各リセット用ＴＦＴ４Ｒに対応する部分をそれぞれ前記リセット用ＴＦＴ４Ｒのゲート電極５としている。
【００４８】
また、図４では前記ソース電極１０とドレイン電極１１を単層膜として示しているが、このソース電極１０とドレイン電極１１は、前記ｎ型半導体膜９とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜とからなっている。
【００４９】
前記書込み用ドレイン配線１３とリセット用ドレイン配線１３Ｒは、前記ゲート絶縁膜６の上に形成されており、前記書込み用ドレイン配線１３は、各画素電極列の一側（図２おいて左側）にそれぞれ沿わせて設けられ、前記リセット用ドレイン配線１３Ｒは、各画素電極列の他側（図２おいて右側）にそれぞれ沿わせて設けられている。
【００５０】
この書込み用ドレイン配線１３Ｒとリセット用ドレイン配線１３Ｒは、前記書込み用およびリセット用ＴＦＴ４，４Ｒのソース，ドレイン電極１０，１１と同じ金属膜（クロム膜とその上に形成されたアルミニウム系合金膜との積層膜）により形成されており、前記書込み用ＴＦＴ４のドレイン電極１１は、前記書込み用ドレイン配線１３に一体に形成され、前記リセット用ＴＦＴ４Ｒのドレイン電極１１は、前記リセット用ドレイン配線１３Ｒに一体に形成されている。
【００５１】
なお、前記書込み用およびリセット用ドレイン配線１３，１３Ｒａは、その抵抗による前記画像データ信号およびリセット信号の電位降下をできるだけ小さくするため、前記書込み用およびリセット用ゲート配線１２，１２Ｒの膜厚よりも充分に厚い膜厚、例えば０．４２５μｍの膜厚に形成されている。
【００５２】
また、前記リセット用ゲート信号供給配線１４は、前記ゲート絶縁膜６の上に、前記ＴＦＴ４，４Ｒのソース，ドレイン電極１０，１１と同じ金属膜により前記ドレイン配線１３，１３Ｒと平行に形成されており（図８参照）、前記ゲート絶縁膜６に設けられたコンタクト孔において前記複数のリセット用ゲート配線１２Ｒに接続されている。
【００５３】
一方、前記リセット信号供給配線１５は、後側基板１の基板面に、前記書込み用およびリセット用ゲート配線１２，１２Ｒと同じ金属膜により前記ゲート配線１２，１２Ｒと平行に形成されており（図９参照）、前記複数のリセット用ドレイン配線１３Ｒは、前記ゲート絶縁膜６に設けられたコンタクト孔において前記リセット信号供給配線１５に接続されている。
【００５４】
そして、前記画素電極３は、前記ゲート絶縁膜６の上にＩＴＯ膜等の透明導電膜により形成されており、この画素電極３の上下の縁部のうち、一方の縁部に前記書込み用ＴＦＴ４のソース電極１０が接続され、他方の縁部に前記リセット用ＴＦＴ４Ｒのソース電極１０が接続されている。
【００５５】
さらに、前記後側基板１の内面には、静電気による前記書込み用ＴＦＴ４およびリセット用ＴＦＴ４Ｒのゲート―ドレイン間の絶縁破壊や短絡を防ぐための短絡配線１６と保護素子１７が設けられている。
【００５６】
前記短絡配線１６は、画素電極形成領域を取り囲んで設けられており、前記保護素子１７は、前記画素電極形成領域の外側に、前記複数の書込み用およびリセット用ゲート配線１２，１２Ｒと前記複数の書込み用およびリセット用ドレイン配線１３，１３Ｒの各配線毎に、これらの配線１２，１２Ｒ，１３，１３Ｒと前記短絡配線１６との間に介在させて設けられている。
【００５７】
なお、前記短絡配線１６のうち、行方向に沿う配線、つまり前記書込み用およびリセット用ゲート配線１２，１２Ｒと平行な配線１６ａは、後側基板１の基板面に前記ゲート配線１２，１２Ｒと同じ金属膜により形成されており、列方向に沿う配線、つまり前記書込み用およびリセット用ドレイン配線１３Ｒと平行な配線１６ｂは、前記ゲート絶縁膜６の上に前記ドレイン配線１３，１３Ｒと同じ金属膜により形成され、前記ゲート絶縁膜６に設けられたコンタクト孔において前記行方向に沿う配線１６ａと接続されている。
【００５８】
また、前記保護素子１７は、２端子の非線型抵抗素子、例えば薄膜ダイオードであり、この保護素子１７は、後側基板１の内面にその全体にわたって形成された前記ゲート絶縁膜６の上に形成されている。
【００５９】
図５は液晶セルの保護素子１７が設けられた部分の拡大断面図であり、前記保護素子１７は、前記ゲート絶縁膜６の上に形成されたｉ型半導体膜１８と、このｉ型半導体膜１８の中央部の上に設けられたブロッキング絶縁膜１９と、前記ｉ型半導体膜１８の両側部の上にｎ型半導体膜２０を介して形成された一対の電極２１，２２とからなっており、その一方の電極が前記短絡配線１６に接続され、他方の電極が、前記複数の書込み用およびリセット用ゲート配線１２，１２Ｒと前記複数の書込み用およびリセット用ドレイン配線１３，１３Ｒのいずれかに接続されている。
【００６０】
なお、前記短絡配線１６のうちの基板面に形成された行方向に沿う配線１６ａに接続される保護素子１７の電極２１または２２は、前記ゲート絶縁膜６に設けられたコンタクト孔において配線１６ａに接続され、ゲート絶縁膜６上に形成された列方向に沿う配線１６ｂに接続される保護素子１７の電極２１または２２は、前記配線１６ａと一体に形成されている。
【００６１】
また、前記基板面に形成された書込み用ゲート配線１２およびリセット用ゲート配線１２Ｒに接続される保護素子１７の電極２１または２２は、前記ゲート絶縁膜６に設けられたコンタクト孔において前記ゲート配線１２，１２Ｒに接続され、ゲート絶縁膜６上に形成された書込み用ドレイン配線１３およびリセット用ドレイン配線１３Ｒに接続される保護素子１７の電極２１または２２は、前記ドレイン配線１３，１３Ｒと一体に形成されている。
【００６２】
また、前記後側基板１の内面には、前記短絡配線１６を接地電位に接続するための接地配線２３が、前記枠状シール材３９に対応させて設けられている。
【００６３】
図１において、二点鎖線で囲まれた矩形領域Ａは、前記複数の画素電極３がマトリックス状に配列する表示エリア、この表示エリアＡの右側の二点鎖線で囲まれた外側に向かって幅が狭くなる領域Ｂは、前記書込み用ゲート配線１２の導出領域、前記表示エリアＡの下側の二点鎖線で囲まれた外側に向かって幅が狭くなる領域Ｃは、前記書込み用ドレイン配線１３の導出領域であり、前記接地配線２３は、後側基板１の上縁部および前記書込み用データ配線１２が導出された端子配列部１ａとは反対側の側縁部に対応する部分と、前記書込み用ゲート配線１２の導出領域Ｂと前記書込み用ドレイン配線１３の導出領域Ｃとの間に対応する部分とに設けられている。
【００６４】
これらの接地配線２３にはそれぞれ短絡配線接続用リード部２３ａが形成されており、この配線接続用リード部２３ａを介して前記短絡配線１６に接続されている。
【００６５】
なお、前記接地配線２３は、例えば、後側基板１の基板面に前記ゲート配線１２，１２Ｒと同じ金属膜により形成されており、この接地配線２３の短絡配線接続用リード部２３ａは、前記短絡配線１６のうち、基板面に前記ゲート配線１２，１２Ｒと同じ金属膜により形成された行方向に沿う配線１６ａと一体に形成されている。
【００６６】
そして、これらの接地配線２３はそれぞれ、前記端子配列部１ａ，１ｂのいずれかに導出されており、その導出端に、図示しない接地電位に接続される端子２３ｂが形成されている。
【００６７】
また、上述したリセット用ゲート信号供給配線１４およびリセット信号供給配線１５には、図１および図２に示したように、前記端子配列部１ａ，１ｂに導出される一端側に、枠状シール材３９に対応する延長部１４ｂ，１５ｂが一体に形成されている。
【００６８】
なお、前記枠状シール材３９は、図１に二点鎖線で示したように、前記複数の画素電極３がマトリックス状に配列する表示エリアＡの周囲を所定のスペースを存して囲むように設けられており、この枠状シール材３９の各辺部のうち、前記後側基板１の端子配列部１ａ，１ｂに沿う２つの辺部以外の辺部、例えば前記書込み用ゲート配線１２が導出された端子配列部１ａとは反対側の辺部に、その辺部を部分的に欠落させて形成された液晶注入口４０が設けられている。
【００６９】
そして、前記リセット用ゲート信号供給配線１４の枠状シール材３９に対応する延長部１４ｂは、前記リセット用ゲート信号供給配線１４から前記書込み用ゲート配線１２の導出領域Ｂの近傍にわたって形成されており、前記リセット信号供給配線１５の枠状シール材３９に対応する延長部１５ｂは、前記書込み用ドレイン配線１３の導出領域Ｂの近傍から前記液晶注入口４０の近傍にわたって形成されている。
【００７０】
また、前記接地配線２３のうち、後側基板１の上縁部および書込み用データ配線１２が導出された端子配列部１ａとは反対側の側縁部に対応する一方の接地配線２３は、前記書込み用ゲート配線１２の近傍から前記液晶注入口４０の近傍にわたって形成されており、書込み用ゲート配線１２の導出領域Ｂと書込み用ドレイン配線１３の導出領域Ｃとの間に対応する他方の接地配線２３は、前記書込み用ゲート配線１２の導出領域Ｂの近傍から前記書込み用ドレイン配線１３の導出領域Ｃの近傍にわたって形成されている。
【００７１】
さらに、前記後側基板１の内面には、前記複数の画素電極３にそれぞれ対応する部分に開口が形成されたオーバーコート絶縁膜２４が基板全体にわたって設けられており、前記端子配列部１ａ，１ｂに導出された複数の書込み用ゲート配線１２および書込み用ドレイン配線１３と、リセット用ゲート信号供給配線１４およびリセット信号供給配線１５と、接地配線２３の導出端に形成された端子１２ａ，１３ａ，１４ａ，１５ａ，２３ｂは、それぞれ、その上のオーバーコート絶縁膜２４または前記ゲート絶縁膜６と前記オーバーコート絶縁膜２４の両方に開口を設けることにより露出されている。
【００７２】
図６は図１のVI―VI線に沿う拡大断面図、図７は図１のVII―VII線に沿う拡大断面図、図８は図１のVIII―VIII線に沿う拡大断面図、図９は図１のIX―IX線に沿う拡大断面図であり、前記複数の書込み用ゲート配線１２および書込み用ドレイン配線１３の導出部と、前記リセット用ゲート信号供給配線１４の導出部および前記枠状シール材３９に対応する延長部１４ｂと、前記リセット信号供給配線１５の導出部および前記枠状シール材３９に対応する延長部１５ｂと、前記枠状シール材３９に対応させて設けられた前記接地配線２３はそれぞれ、前記オーバーコート絶縁膜２４の前記枠状シール材３９に対応する部分の膜面高さが同じになるように、同じ厚さの積層構造とされている。
【００７３】
すなわち、前記複数の書込み用ゲート配線１２の導出部はそれぞれ、図６に示したように、その上に前記ドレイン配線１３，１３Ｒと同じ金属膜からなる疑似配線２５を設けた積層構造とされており、前記疑似配線２５は、前記書込み用ゲート配線１２を覆って設けられたゲート絶縁膜６の上に、前記書込み用ゲート配線１２の導出部と同じ形状に形成されている。
【００７４】
なお、前記書込み用ゲート配線１２は上述したように極く薄い膜厚に形成されているため、この実施例では、前記疑似配線２５を、前記書込み用ゲート配線１２のドライバ接続端子１２ａの上まで延長させて形成し、この疑似配線２５の端部を前記ゲート絶縁膜６に設けられた開口内において前記ドライバ接続端子１２ａの上に直接積層することにより、前記ドライバ接続端子１２ａの抵抗を小さくしている。
【００７５】
また、前記複数の書込み用ドレイン配線１３の導出部はそれぞれ、図７に示したように、その下に前記ゲート配線１２，１２Ｒと同じ金属膜からなる疑似配線２６を設けた積層構造とされており、前記疑似配線２６は、前記ゲート絶縁膜６の下、つまり後側基板１の基板面に、前記書込み用ドレイン配線１３の導出部と同じ形状に形成されている。
【００７６】
一方、前記リセット用ゲート信号供給配線１４は、上述したように、ゲート絶縁膜６の上に前記ドレイン配線１３，１３Ｒと同じ金属膜により形成されており、前記ゲート絶縁膜６に設けられたコンタクト孔において、基板面に設けられた複数のリセット用ゲート配線１２Ｒと接続されている。
【００７７】
そして、このリセット用ゲート信号供給配線１４の導出部と前記枠状シール材３９に対応する延長部１４ｂは、図８に示したように、その下に前記ゲート配線１２，１２Ｒと同じ金属膜からなる疑似配線２７を設けた積層構造とされており、前記疑似配線２７は、前記ゲート絶縁膜６の下、つまり後側基板１の基板面に、前記リセット用ゲート信号供給配線１４の導出部および枠状シール材３９に対応する延長部１４ｂと同じ形状に形成されている。
【００７８】
また、前記リセット信号供給配線１５は、上述したように、基板面に前記ゲート配線１２，１２Ｒと同じ金属膜により形成されており、前記ゲート絶縁膜６に設けられたコンタクト孔において、前記ゲート絶縁膜６の上に設けられた複数のリセット用ゲート配線１２Ｒと接続されている。
【００７９】
そして、このリセット信号供給配線１５の導出部と前記枠状シール材３９に対応する延長部１５ｂは、その部分の断面は図示していないが、上述した書込み用ゲート配線１２の枠状シール材３９の導出部（図６参照）と同様に、その上に前記ドレイン配線１３，１３Ｒと同じ金属膜からなる疑似配線を設けた積層構造とされており、その疑似配線は、前記ゲート絶縁膜６の上に、前記書込み用ゲート配線１２の導出部および枠状シール材３９に対応する延長部１５ｂと同じ形状に形成されている。
【００８０】
さらに、前記枠状シール材３９に対応させて設けられた接地配線２３は、上述したように、例えば基板面に前記ゲート配線１２，１２Ｒと同じ金属膜により形成されており、この接地配線２３に形成された短絡配線接続用リード部２３ｂを介して前記短絡配線１６に接続されている。
【００８１】
そして、この接地配線２３は、図９に示したように、その上に前記ドレイン配線１３，１３Ｒと同じ金属膜からなる疑似配線２８を設けた積層構造とされており、前記疑似配線２８は、前記ゲート絶縁膜６の上に、前記接地配線２３の前記短絡配線接続用リード部２３ｂを除く部分と同じ形状に形成され、前記ゲート絶縁膜６により覆われている。
【００８２】
このように、前記複数の書込み用ゲート配線１２および書込み用ドレイン配線１３の導出部と、前記リセット用ゲート信号供給配線１４の導出部および枠状シール材３９に対応する延長部１４ｂと、前記リセット信号供給配線１５の導出部および前記枠状シール材３９に対応する延長部１５ｂと、前記枠状シール材３９に対応させて設けられた前記接地配線２３はそれぞれ、同じ厚さの積層構造とされており、したがって、前記オーバーコート絶縁膜２４の前記枠状シール材３９に対応する部分の膜面は同じ高さになっている。
【００８３】
なお、この実施例では、前記接地配線２３を基板面にゲート配線１２，１２Ｒと同じ金属膜により形成し、この接地配線２３に対応する疑似配線２８を前記ゲート絶縁膜６の上にドレイン配線１３，１３Ｒと同じ金属膜により形成しているが、それと逆に、前記接地配線２３を前記ゲート絶縁膜６の上にドレイン配線１３，１３Ｒと同じ金属膜により形成し、この接地配線２３に対応する疑似配線２８を基板面にゲート配線１２，１２Ｒと同じ金属膜により形成してもよい。
【００８４】
そして、前記後側基板１の最も内面、つまり前記オーバーコート絶縁膜２４の上には、前記枠状シール材３９により囲まれた領域の全体にわたって、ポリイミド等からなる配向膜２９が設けられている。
【００８５】
次に、前側基板２について説明すると、この前側基板２の内面（後側基板１との対向面）には、前記複数の画素電極３と対向する一枚膜状の対向電極３０と、前記複数の画素電極３の間の領域に対応する遮光膜３１とが設けられるとともに、最も内面に配向膜３２が設けられている。
【００８６】
前記遮光膜３１は、前記複数の画素電極３と対応する領域に、それぞれ開口が設けられた格子状膜であり、前側基板１の基板面に、前記枠状シール材３２の外周縁よりも僅かに内側の領域に対応させて形成されている。
【００８７】
なお、図４〜図９では前記遮光膜３１を単層膜として示しているが、この遮光膜３１は、前記基板面に形成された酸化クロム膜とその上に形成されたクロム膜とからなっている。
【００８８】
また、前記対向電極３０は、ＩＴＯ膜等の透明導電膜からなっており、この対向電極３０は、前記遮光膜３１を覆って、前記遮光膜３１と同じ外形に形成されている。
【００８９】
なお、図では省略しているが、前記対向電極３０には、前記枠状シール材３９に対応する部分または前記枠状シール材３９の外側に導出された複数のクロス接続部が形成され、前記後側基板１の内面には、前記対向電極３０の複数のクロス接続部に対応するクロス電極と、このクロス電極から端子配列部１ａ，１ｂの一方または両方に導出された対向電極用端子とが設けられており、前記対向電極３０のクロス接続部は、前記枠状シール材３９内またはその外側に設けられた導電性クロス材により前記クロス電極に接続されている。
【００９０】
また、前記配向膜３２はポリイミド等からなっており、この配向膜３２は、前記対向電極３０の上に、前記枠状シール材３９により囲まれた領域の全体にわたって形成されている。
【００９１】
さらに、前記後側基板１と前側基板２のいずれか一方、例えば前側基板２の内面には、前記複数の画素電極３がマトリックス状に配列する表示エリアＡ内と、前記表示エリアの外側とにそれぞれ、複数の柱状スペーサ３３，３４が所定のピッチで設けられている。
【００９２】
以下、前記表示エリアＡに設けられた複数の柱状スペーサ３３を表示エリア内スペーサと言い、前記前記表示エリアＡの外側に設けられた複数の柱状スペーサ３４を表示エリア外スペーサと言う。
【００９３】
図１において、破線で囲まれた領域Ｓａ，Ｓｂは、前記表示エリア内スペーサ３３の形成領域と、前記表示エリア外スペーサ３４の形成領域を示しており、前記表示エリア内スペーサ３３は、図３に示したように、前記複数の画素電極３と書込み用およびリセット用ＴＦＴ４，４Ｒを避けて、前記書込み用ＴＦＴ４およびリセット用ＴＦＴ４Ｒの側方に、前記ＴＦＴ４，４Ｒの配列ピッチと同じピッチで設けられている。
【００９４】
また、前記表示エリア外スペーサ３４は、前記表示エリアＡと枠状シール材３９との間の領域に、前記書込み用ゲート配線１２の導出領域Ｂおよび書込み用ドレイン配線１３の導出領域Ｃと、前記リセット用ゲート信号供給配線１４およびリセット信号供給配線１５と、短絡配線１６および保護素子１７と、前記接地配線２３とを避けて、前記表示エリア内スペーサ３３の配列ピッチと同じピッチで設けられている。
【００９５】
前記複数の表示エリア内スペーサ３３は、前記前側基板２の表示エリアＡの内面に、前記複数の表示エリア内スペーサ３３にそれぞれ対応させて形成された複数のスペーサ支持部（以下、エリア内スペーサ支持部と言う）３５の上に形成されており、前記表示エリア外スペーサ３４は、前記前側基板２の表示エリアＡと枠状シール材３９との間の領域の内面に、前記複数の表示エリア外スペーサ３４にそれぞれ対応させて、前記エリア内スペーサ支持部３５と同じ高さに形成された複数のスペーサ支持部（以下、エリア外スペーサ支持部と言う）３６上に形成されている。
【００９６】
この実施例では、前記前側基板２の内面に設けられた対向電極３０の表示エリア内スペーサ３３および表示エリア外スペーサ３４にそれぞれ対応する部分に開口を設けることにより、前記エリア内スペーサ支持部３５とエリア外スペーサ支持部３６をそれぞれ、前記前側基板２の基板面に設けられた遮光膜３１により形成している。
【００９７】
そして、前記複数の表示エリア内スペーサ３３と複数の表示エリア外スペーサ３４は、前側基板２の内面に前記遮光膜３１と対向電極３０とを形成し、前記対向電極３０の前記表示エリア内スペーサ３３および表示エリア外スペーサ３４に対応する部分を開口させて前記遮光膜３１からなる複数のエリア内スペーサ支持部３５およびエリア外スペーサ支持部３６を形成した後、この前側基板２の内面上に、例えばフォトレジストからなる樹脂材料を、スピンコート法により、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さに応じた膜厚に塗布し、その樹脂膜をフォトグラフィ法により表示エリア内スペーサ３３および表示エリア外スペーサ３４の形状にパターニングすることにより、前記複数のエリア内スペーサ支持部３５および複数のエリア外スペーサ支持部３６の上に、同じ高さに形成されている。
【００９８】
なお、前記前側基板２の最も内面に設けられた配向膜３２は、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の形成後に形成されており、したがって、前記複数の表示エリア内スペーサ３３と表示エリア外スペーサ３４は、いずれも前記配向膜３２により覆われている。
【００９９】
一方、後側基板１の内面には、前記表示エリアＡ内に、前記複数の表示エリア内スペーサ３３にそれぞれ対応させて複数のスペーサ当接部（以下、エリア内スペーサ当接部と言う）３７が形成されるとともに、前記表示エリアＡと枠状シール材３９との間の領域に、前記複数の表示エリア外スペーサ３４にそれぞれ対応させて複数のスペーサ当接部（以下、エリア外スペーサ当接部と言う）３８が、前記エリア内スペーサ当接部３７と同じ高さに形成されている。
【０１００】
この実施例では、図３および図４、図５、図８、図９に示したように、前記書込み用およびリセット用ゲート配線１２，１２Ｒと前記書込み用およびリセット用ドレイン配線１３，１３Ｒとを、前記表示エリア内スペーサ３３を避けて形成するとともに、前記ゲート絶縁膜６とオーバーコート絶縁膜２４の前記表示エリア内スペーサ３３および表示エリア外スペーサ３４にそれぞれ対応する部分に開口を設けることにより、このゲート絶縁膜６とオーバーコート絶縁膜２４とを前記表示エリア内スペーサ３３および表示エリア外スペーサ３４を避けて形成し、前記エリア内スペーサ当接部３７とエリア外スペーサ当接部３８を、前記後側基板２の最も内面に設けられた配向膜２９により形成している。
【０１０１】
なお、この実施例では、図３に示したように、前記表示エリア内スペーサ３３を、前記書込み用ＴＦＴ４およびリセット用ＴＦＴ４Ｒと前記書込み用およびリセット用ドレイン配線１３，１３Ｒとの間に設けており、したがって、前記書込み用およびリセット用ドレイン配線１３，１３Ｒは前記表示エリア内スペーサ３３に対応する部分を避けて形成されている。
【０１０２】
そして、この実施例では、前記書込み用およびリセット用ゲート配線１２，１２Ｒの前記表示エリア内スペーサ３３に対応する部分を切欠することにより、この書込み用およびリセット用ゲート配線１２，１２Ｒを、前記表示エリア内スペーサ３３を避けて形成している。
【０１０３】
この液晶セルは、前記後側基板１と前側基板２のいずれか一方の内面に、熱硬化性樹脂からなるシール材３９を、液晶注入口４０となる部分を欠落させた枠状に印刷した後、これらの基板１，２を重ね合わせて加圧することにより、前側基板１の内面に設けられた前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を、後側基板１の内面に形成された前記エリア内スペーサ当接部３７およびエリア外スペーサ当接部３８に、これらのスペーサ３３，３４を覆う配向膜３２を介して当接させて後側基板１と前側基板２との基板間隔（基板面間の間隔）ｄ０を前記スペーサ３３，３４により規定し、その状態で前記シール材３９を硬化させることにより組立てられる。
【０１０４】
なお、この実施例では、上述したように、オーバーコート絶縁膜２４の前記枠状シール材３９に対応する部分の膜面を同じ高さにしているため、上記液晶セルの組立てにおける枠状シール材３９の潰れ広がり量をその全周にわたって均等にし、前記枠状シール材３９の形状の乱れを防ぐことができる。
【０１０５】
この実施例の液晶セルは、例えば、液晶分子を一方向にホモジニアス配向させたホモジニアス配向型液晶表示素子用のものであり、後側基板１と前側基板２の最も内面にそれぞれ設けられた配向膜２９，３２は、ほぼ平行で且つ互いに逆向きに配向処理されている。
【０１０６】
そして、前記ホモジニアス配向型液晶表示素子は、上記液晶セル内（一対の基板１，２間の枠状シール材３９により囲まれた領域）に液晶注入口４０から真空注入法により液晶を注入して前記液晶注入口４０を封止するとともに、前記液晶セルの一対の基板１，２の外面にそれぞれ偏光板を配置し、いずれか一方の基板とその基板側の前記偏光板との間に、表示のコントラストを高くするとともに視野角を広くするための位相板を配置して構成される。
【０１０７】
この実施例の液晶セルは、前記表示エリアＡ内に複数の表示エリア内スペーサ３３を所定のピッチ（書込み用およびリセット用ＴＦＴ４，４Ｒの配列ピッチと同じピッチ）で設けるとともに、前記表示エリアＡの外側（表示エリアＡと枠状シール材３９との間の領域）に、複数の表示エリア外スペーサ３４を所定のピッチ（表示エリア内スペーサ３３の配列ピッチと同じピッチ）で設け、前記複数の表示エリア内スペーサ３３と表示エリア外スペーサ３４をそれぞれ、前側基板２の内面に前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４にそれぞれ対応させて形成された同じ高さの複数のスペーサ支持部３５，３６の上に同じ高さに形成するとともに、後側基板１に、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４にそれぞれ対応する複数のスペーサ当接部３７，３８を同じ高さに形成し、前記複数の表示エリア内スペーサ３３と表示エリア外スペーサ３４をそれぞれ前記複数のスペーサ当接部３７，３８に当接させているため、前記基板間隔ｄ０を、前記表示エリアＡ内から表示エリア外にわたって前記表示エリア内スペーサ３３と表示エリア外スペーサ３４とにより規定することができる。
【０１０８】
そして、この液晶セルでは、前記複数の表示エリア内スペーサ３３を、画素電極３と書込み用およびリセット用ＴＦＴ４，４Ｒを避けて形成するとともに、書込み用およびリセット用ゲート配線１２，１２Ｒと書込み用およびリセット用ドレイン配線１３，１３Ｒの両方を前記表示エリア内スペーサ３３を避けて形成し、さらに、前記表示エリア内スペーサ３３と前記表示エリア外スペーサ３４とを、前記前側基板２の内面に形成された遮光膜３１からなるエリア内スペーサ支持部３５およびエリア外スペーサ支持部３６の上に形成し、これらのスペーサ３３，３４を、後側基板１の内面に形成された配向膜２９からなるエリア内スペーサ当接部３７およびエリア外スペーサ当接部３８に当接させているため、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さを極端に小さくしなくても、これらのスペーサ３３，３４により規定される基板間隔ｄ０を小さくし、複数の画素電極３と対向電極３０とが互いに対向する複数の画素部の基板間ギャップ（配向膜２９，３２間の間隔）ｄを狭くすることができる。
【０１０９】
すなわち、例えば後側基板１の内面に設けられたゲート絶縁膜６の膜厚を０．２５μｍ、画素電極３の膜厚を０．０５μｍ、その上の配向膜２９の膜厚を０．０５μｍとし、前側基板２の内面に設けられた対向極３０の膜厚を０．１４μｍ、その上の配向膜３２の膜厚を０．０５μｍとすると、前記画素部の基板間ギャップｄを例えば１．５μｍにするには、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４を、前記基板間隔ｄ０を２．０４μｍに規定できる高さに形成すればよい。
【０１１０】
この実施例では、前側基板２の内面に設けられた対向電極３０の表示エリア内スペーサ３３および表示エリア外スペーサ３４に対応する部分に開口を設け、前記前側基板２の基板面に形成された遮光膜３１によりエリア内スペーサ支持部３５およびエリア外スペーサ支持部３６を形成しているため、前記エリア内スペーサ支持部３５およびエリア外スペーサ支持部３６の高さは、前記遮光膜３１の膜厚と同じである。
【０１１１】
また、この実施例では、後側基板２の内面に設けられた配向膜２９によりエリア内スペーサ当接部３７およびエリア外スペーサ当接部３８を形成しているため、前記エリア内スペーサ当接部３７およびエリア外スペーサ３８の高さは、前記配向膜２９の膜厚と同じである。
【０１１２】
そして、この実施例では、前側基板２の内面に形成された前記遮光膜３１からなる複数のエリア内スペーサ支持部３５およびエリア外スペーサ３６の上にそれぞれ表示エリア内スペーサ３３および表示エリア外スペーサ３４を形成し、これらのスペーサ３３，３４を、このスペーサ３３，３４を覆って設けられた配向膜３２を介して後側基板１の内面に形成された配向膜２９からなる複数のエリア内スペーサ当接部３７およびエリア外スペーサ当接部３８にそれぞれ当接させているため、例えば前記遮光膜３１の膜厚を０．１７μｍとし、前記配向膜２９，３２の膜厚を上記のようにそれぞれ０．０５μｍとすると、前記基板間隔ｄ０を２．０４μｍに規定するために必要な表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは、１．７７μｍである。
【０１１３】
一方、表示エリア内スペーサ３３および表示エリア外スペーサ３４は、上述したように、前側基板２の内面上に、例えばフォトレジストからなる樹脂材料を、スピンコート法により、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さに応じた膜厚に塗布し、所定の膜厚に塗布し、その樹脂膜をフォトグラフィ法によりパターニングすることにより形成する。
【０１１４】
その場合、前記樹脂材料の塗布厚は、前記樹脂材料の粘性に応じて基板２の回転速度と回転時間を調整することによりコントロールするが、前記樹脂材料の塗布厚を精度良くコントロールすることができる塗布厚値は、０．５μｍ〜２．０μｍの範囲であり、それよりも塗布厚を厚くしたり薄くしたりすると、塗布厚にむらが生じ、その樹脂膜をパターニングすることにより形成されたスペーサ３３，３４の高さが不均一になる。
【０１１５】
しかし、この実施例では、基板間隔ｄ０を２．０４μｍに規定して画素部の基板間ギャップｄを１．５μｍにするのに必要な表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さが上記のように１．７７μｍであるため、前記樹脂材料の塗布厚は、その厚さを精度良くコントロールすることができる０．５μｍ〜２．０μｍの範囲内であり、したがって、前記樹脂材料を均一な厚さに塗布し、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成することができる。
【０１１６】
そのため、この液晶セルによれば、画素部の基板間ギャップｄを狭くし、しかも複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成して基板間隔ｄ０を均一にし、複数の画素部の基板間ギャップｄを均一にすることができ、したがって、この液晶セル内に液晶を注入して製造される液晶表示素子に表示むらを生じさせることは無い。
【０１１７】
なお、前記画素部の基板間ギャップｄは、上述した１．５μｍに限らず、前記表示エリア内スペーサ３３の高さを選択することにより任意に設定することができる。
【０１１８】
前記画素部の基板間ギャップｄは、０．７μｍ〜２．２μｍ、望ましくは１．０μｍ〜１．７３μｍの範囲が好ましく、この範囲であれば、液晶表示素子の応答速度を充分速くすることができるとともに、前記画素部の基板間ギャップｄが狭すぎないため、液晶表示素子の液晶の屈折率異方性Δｎと液晶層厚（画素部の基板間ギャップ）ｄとの積Δｎｄの値を所定の値にするための適切な液晶材料の選択や、液晶表示素子の製造が容易である。
【０１１９】
一方、上記実施例の液晶セルにおける表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは０．５μｍ〜２．０μｍの範囲が望ましく、この範囲内の高さであれば、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成することができる。
【０１２０】
したがって、この実施例の液晶セルの好ましい画素部の基板間ギャップｄは０．７μｍ〜１．７３μｍの範囲であり、前記画素部の基板間ギャップｄがこの範囲であれば、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成して基板間隔ｄ０を均一にし、複数の画素部の基板間ギャップｄを均一にすることができる。
【０１２１】
なお、上記実施例では、書込み用およびリセット用ゲート配線１２，１２Ｒと書込み用およびリセット用ドレイン配線１３，１３の両方を表示エリア内スペーサ３３を避けて形成しているが、前記ゲート配線１２，１２Ｒとドレイン配線１３，１３のいずれか一方は、前記表示エリア内スペーサ３３に対応していてもよく、その場合は、前記ゲート配線１２，１２Ｒとドレイン配線１３，１３のうち、膜厚の厚いドレイン配線１３，１３を表示エリア内スペーサ３３を避けて形成し、膜厚の薄いゲート配線１２，１２Ｒを前記表示エリア内スペーサ３３に対応させるのが望ましい。
【０１２２】
図１０〜図１５はこの発明の液晶セルの第２の実施例を示しており、図１０は液晶セルの平面図、図１１は前記液晶セルの後側基板の表示エリア内の一部分の拡大平面図、図１２は図１１のXII―XII線に沿う拡大断面図、図１３は図１０のXIII―XIII線に沿う拡大断面図、図１４は図１０のXIV―XIV線に沿う拡大断面図、図１５は図１０のXV―XV線に沿う拡大断面図である。なお、この実施例において、上述した第１の実施例と同じものについては、図に同符号を付してその説明を省略する。
【０１２３】
この実施例の液晶セルは、表示エリア内スペーサ３３を、書込み用ＴＦＴ４およびリセット用ＴＦＴ４Ｒと書込み用およびリセット用ドレイン配線１３，１３Ｒとの間に、書込み用およびリセット用ゲート配線１２，１２Ｒに対応させて設けたものであり、前記書込み用およびリセット用ドレイン配線１３，１３Ｒは、前記表示エリア内スペーサ３３を避けて形成されている。
【０１２４】
そして、この実施例では、オーバーコート絶縁膜２４の前記表示エリア内スペーサ３３に対応する部分に開口を設けることにより、このオーバーコート絶縁膜２４を前記表示エリア内スペーサ３３を避けて形成し、前記書込み用およびリセット用ゲート配線１２，１２Ｒと、その上のゲート絶縁膜６と、その上の配向膜２９とにより、エリア内スペーサ当接部３７ａを形成している。
【０１２５】
さらに、この実施例では、複数の表示エリア外スペーサ３４を、図１０にその形成領域Ｓｂを破線で囲んで示したように、表示エリアＡと枠状シール材３９との間の領域にその全周にわたって所定のピッチ（例えば表示エリア内スペーサ３３の配列ピッチと同じピッチ）で設けている。
【０１２６】
これらの表示エリア外スペーサ３４はそれぞれ、前側基板２の内面に前記遮光膜３１により前記エリア内スペーサ支持部３５と同じ高さに形成された複数のエリア内スペーサ支持部３５の上に、前記表示エリア内スペーサ３３と同じ高さに形成されている。
【０１２７】
また、後側基板１の内面には、前記複数の表示エリア外スペーサ３４にそれぞれ対応させて、複数のエリア外スペーサ支持部３８ａが、前記エリア内スペーサ当接部２７ａと同じ高さに形成されている。
【０１２８】
すなわち、この実施例では、図１３に示したように、書込み用ゲート配線１２の導出部の上（ゲート絶縁膜６の上）に形成されたドレイン配線１３，１３Ｒと同じ金属膜からなる疑似配線２５とオーバーコート絶縁膜２４の前記表示エリア外スペーサ３４に対応する部分に開口を設けるとともに、書込み用ドレイン配線１２の導出部の下（ゲート絶縁膜６の下）に形成された前記ゲート配線１２，１２Ｒと同じ金属膜からなる疑似配線２６（図７参照）と前記オーバーコート絶縁膜２４の前記表示エリア外スペーサ３４に対応する部分に開口を設けることにより、書込み用ゲート配線１２の導出領域Ｂおよび書込み用ドレイン配線１３の導出領域Ｃのエリア外スペーサ支持部３８ａをそれぞれ、前記書込み用ゲート配線１２の導出部または書込み用ドレイン配線１３の導出部と前記ゲート絶縁膜６とその上の配向膜２９とにより形成している。
【０１２９】
また、この実施例では、図１０および図１４に示したように、書込み用およびリセット用ドレイン配線１３，１３Ｒと同じ金属膜からなるリセット用ゲート信号供給配線１４を、枠状シール材３９に対応する部分から前記表示エリア外スペーサ３４の形成領域Ｓｂに対応する部分にわたる幅に形成するとともに、このリセット用ゲート信号供給配線１４の全体を、その下（ゲート絶縁膜６の下）に書込み用およびリセット用ゲート配線１２，１２Ｒと同じ金属膜からなる疑似配線２７を設けた積層構造とし、前記リセット用ゲート信号供給配線１４とオーバーコート絶縁膜２４の前記表示エリア外スペーサ３４に対応する部分に開口を設けることにより、前記リセット用ゲート信号供給配線１４に対応する領域のエリア外スペーサ支持部３８ａを、前記疑似配線２７と前記ゲート絶縁膜６とその上の配向膜２９とにより形成している。
【０１３０】
さらに、この実施例では、図１０および図１５に示したように、前記ゲート配線１２，１２Ｒと同じ金属膜からなるリセット信号供給配線１５を、前記表示エリア外スペーサ３４の形成領域Ｓｂに対応する部分にわたる幅に形成し、このリセット信号供給配線１５とオーバーコート絶縁膜２４の前記表示エリア外スペーサ３４に対応する部分に開口を設けることにより、前記リセット信号供給配線１５に対応する領域のエリア外スペーサ支持部３８ａを、前記リセット信号供給配線１５と前記ゲート絶縁膜６とその上の配向膜２９とにより形成している。
【０１３１】
この実施例の液晶セルは、表示エリアＡの外側（表示エリアＡと枠状シール材３９との間の領域）に、その全周にわたって複数の表示エリア外スペーサ３４を所定のピッチで設け、複数の表示エリア内スペーサ３３と前記複数の表示エリア外スペーサ３４をそれぞれ、前側基板２の内面に形成された同じ高さの複数のスペーサ支持部３５，３６の上に同じ高さに形成するとともに、後側基板１の内面に、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４にそれぞれ対応させて複数のスペーサ当接部３７ａ，３８ａを同じ高さに形成し、前記複数の表示エリア内スペーサ３３と表示エリア外スペーサ３４をそれぞれ前記複数のスペーサ当接部３７ａ，３８ａに当接させているため、前記書込み用ゲート配線１２および書込み用ドレイン配線１３の導出領域Ｂ，Ｃの基板間隔ｄ０も、前記表示エリア外スペーサ３４により規定することができる。
【０１３２】
そして、この実施例では、前側基板２の内面に、遮光膜３１からなる同じ高さの複数のエリア内スペーサ支持部３５およびエリア外スペーサ支持部３６を形成し、その上に複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を同じ高さに形成するとともに、後側基板１の内面に、ゲート配線１２，１２Ｒまたはそれと同じ金属膜（書込み用ドレイン配線１３の導出部に対応する疑似配線２６、リセット用ゲート信号供給配線１４に対応する疑似配線２７、リセット信号供給配線１５）とゲート絶縁膜６と配向膜２９とからなる複数のエリア内スペーサ当接部３７ａおよびエリア外スペーサ支持部３８ａを形成し、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を、これらのスペーサ３３，３４を覆って設けられた配向膜３２を介して前記複数のエリア内スペーサ当接部３７ａおよびエリア外スペーサ支持部３８ａにそれぞれ当接させているため、基板間隔ｄ０を上述した第１の実施例の液晶セルと同じに規定するために必要な表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは、前記第１の実施例よりも前記書込み用およびリセット用ゲート配線１２，１２Ｒとゲート絶縁膜６との両方の膜厚分だけ小さい高さである。
【０１３３】
すなわち、対向電極３０と遮光膜３１と配向膜２９，３２の膜厚が第１の実施例の液晶セルと同じ（対向電極３０の膜厚が０．１４μｍ、遮光膜３１の膜厚が０．１７μｍ、配向膜２９，３２の膜厚がそれぞれ０．０５μｍ）であり、さらに、前記書込み用およびリセット用ゲート配線１２，１２Ｒの膜厚が０．２３μｍ、前記ゲート絶縁膜６の膜厚が０，２５μｍであるとすると、例えば基板間隔ｄ０を２．０４μｍに規定して画素部の基板間ギャップｄを１．５μｍにするために必要な表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは、１．２９μｍである。
【０１３４】
そのため、この１．２９μｍの高さの表示エリア内スペーサ３３および表示エリア外スペーサ３４を形成するための樹脂材料（フォトレジスト）の塗布厚は、その厚さを精度良くコントロールすることができる０．５μｍ〜２．０μｍの範囲内であり、したがって、前記樹脂材料を均一な厚さに塗布し、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成することができる。
【０１３５】
そのため、この液晶セルによれば、前記画素部の基板間ギャップｄを狭くし、しかも前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成して基板間隔ｄ０を均一にし、複数の画素部の基板間ギャップｄを均一にすることができる。
【０１３６】
なお、上述した第１の実施例で記載したように、前記画素部の基板間ギャップｄは、０．７μｍ〜２．２μｍ、望ましくは１．０μｍ〜１．７３μｍの範囲が好ましく、また、均一な高さに形成することができる表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは０．５μｍ〜２．０μｍの範囲である。
【０１３７】
したがって、この第２の実施例の液晶セルの好ましい画素部の基板間ギャップｄは０．７１μｍ〜２．２μｍの範囲であり、前記画素部の基板間ギャップｄがこの範囲であれば、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成して基板間隔ｄ０を均一にし、複数の画素部の基板間ギャップｄを均一にすることができる。
【０１３８】
また、この実施例では、後側基板１の内面のエリア内スペーサ当接部３７ａおよびエリア外スペーサ当接部３８ａを、ゲート配線１２，１２Ｒまたはそれと同じ金属膜（書込み用ドレイン配線１３の導出部に対応する疑似配線２６、リセット用ゲート信号供給配線１４に対応する疑似配線２７、リセット信号供給配線１５）と、ゲート絶縁膜６と、配向膜２９との積層膜により形成しているが、これらのスペーサ当接部３７ａ，３８ａは、前記ゲート配線１２，１２Ｒまたはそれと同じ金属膜と、ゲート絶縁膜６と、オーバーコート絶縁膜２４と、配向膜２９との積層膜により形成し、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さを、上記実施例の高さよりも前記オーバーコート絶縁膜２４の膜厚分だけ小さくしてもよい。
【０１３９】
そのときの前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは、前記オーバーコート絶縁膜２４の膜厚を０．２０μｍとすると、例えば基板間隔ｄ０を上述したように２．０４μｍに規定して画素部の基板間ギャップｄを１．５μｍにする場合で１．０９μｍであり、したがって、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４を形成するための樹脂材料（フォトレジスト）の塗布厚は、その厚さを精度良くコントロールすることができる０．５μｍ〜２．０μｍの範囲内である。
【０１４０】
また、上記第１および第２の実施例では、前側基板２のエリア内スペーサ支持部３５およびエリア外スペーサ当接部３６を遮光膜３１により形成しているが、これらのスペーサ当接部３７ａ，３８ａは、前記遮光膜３１と対向電極３０との積層膜により形成し、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さを、前記対向電極３０の膜厚分だけ小さくしてもよい。
【０１４１】
そのときの前記表示エリア内スペーサ３３および表示エリア外スペーサ３４の高さは、前記スペーサ当接部３７ａ，３８ａをゲート配線１２，１２Ｒまたはそれと同じ金属膜とゲート絶縁膜６とオーバーコート絶縁膜２４と配向膜２９との積層膜により形成した場合、前記対向電極３０の膜厚を０．０５μｍとすると、例えば基板間隔ｄ０を上述したように２．０４μｍに規定して画素部の基板間ギャップｄを１．５μｍにする場合で１．０４μｍであり、したがって、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４を形成するための樹脂材料（フォトレジスト）の塗布厚は、その厚さを精度良くコントロールすることができる０．５μｍ〜２．０μｍの範囲内である。
【０１４２】
ただし、前記エリア内スペーサ支持部３５およびエリア外スペーサ支持部３６の高さと、前記エリア内スペーサ当接部３７およびエリア外スペーサ当接部３８の高さは、小さい方が好ましく、前記スペーサ支持部３５，３６とスペーサ当接部３７，３８の高さが小さいほど、画素部の基板間ギャップｄをより狭くし、しかも、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成して基板間隔ｄ０を均一にし、前記画素部の基板間ギャップｄを均一にすることができる。
【０１４３】
したがって、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４は、上記第１および第２の実施例のように遮光膜３１により形成するのが望ましく、また、前記エリア内スペーサ当接部３７およびエリア外スペーサ当接部３８は、上記第１および第２の実施例のように、ゲート配線１２，１２Ｒまたはそれと同じ金属膜と、ゲート絶縁膜６と、配向膜２９との積層膜により形成するのが望ましく、より好ましくは、上記第１の実施例のように配向膜２９により形成するのが望ましい。
【０１４４】
図１６および図１７はこの発明の液晶セルの第３の実施例を示しており、図１６は液晶セルの平面図、図１７は図１６のXVII―XVII線に沿う拡大断面図である。
【０１４５】
この実施例の液晶セルは、リセット用ゲート信号供給配線１４およびリセット信号供給配線１５と接地配線２３とを、表示エリアＡにできるだけ近付けて設ける形成することにより、枠状シール材３９を前側基板２の外周縁との間にスペースをとって設け、複数の表示エリア外スペーサ３４を、図１６にその形成領域Ｓｂを破線で囲んで示したように、前記枠状シール材３９の外側に、その全周にわたって所定のピッチ（例えば表示エリア内スペーサ３３の配列ピッチと同じピッチ）で設けたものである。
【０１４６】
この実施例では、前側基板２の前記枠状シール材３９の外側の周縁部の内面に、遮光膜３１と同じ金属膜からなる疑似電極３１ａを設けて複数のエリア外スペーサ支持部３６ｂを形成し、その上に前記表示エリア外スペーサ３４を表示エリア内スペーサ３３（図４参照）と同じ高さに形成するとともに、これらの表示エリア外スペーサ３４を、前側基板２の枠状シール材３９により囲まれた領域に設けられた配向膜３２と同じ膜厚の疑似配向膜３２ａにより覆っている。
【０１４７】
さらに、この実施例では、複数の書込み用ゲート配線１２およびドレイン配線１３の導出部（図６および図７参照）を、前記複数の表示エリア外スペーサ３４を避けて形成するとともに、後側基板１の内面にその全体にわたって設けられたゲート絶縁膜６とオーバーコート絶縁膜２４の前記枠状シール材３９の外側に突出する部分に、前記複数の表示エリア外スペーサ３４にそれぞれ対応する開口を設け、その部分に後側基板１の枠状シール材３９により囲まれた領域に設けられた配向膜２９と同じ膜厚の疑似配向膜２９ａを設けることにより、前記エリア内スペーサ当接部３７と同じ高さの複数のエリア外スペーサ当接部３８ｂを形成している。
【０１４８】
そして、前記複数の表示エリア外スペーサ３４はそれぞれ、これらのスペーサ３４を覆う前記疑似配向膜３２ａを介して前記複数のエリア外スペーサ当接部３８ｂに当接され、前記枠状シール材３９の外側において基板間隔ｄ０を規定している。
【０１４９】
なお、この実施例の液晶セルは、枠状シール材３９を前側基板２の外周縁との間にスペースをとって設け、この前記枠状シール材３９の外側に複数の表示エリア外スペーサ３４を設けたものであるが、他の構成は図１〜図９に示した第１の実施例の液晶セルと同じであるから、重複する説明は図に同符号を付して省略する。
【０１５０】
この実施例の液晶セルにおいても、上述した第１の実施例の液晶セルと同様に、基板間隔ｄ０を、表示エリアＡ内から表示エリア外にわたって表示エリア内スペーサ３３と表示エリア外スペーサ３４とにより規定することができるとともに、画素部の基板間ギャップｄを狭くし、しかも複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を均一な高さに形成して基板間隔ｄ０を均一にし、複数の画素部の基板間ギャップｄを均一にすることができる。
【０１５１】
なお、上記第１〜第３の実施例では、表示エリア内スペーサ３３および表示エリア外スペーサ３４を、フォトレジストからなる樹脂材料により形成しているが、表示エリア内スペーサ３３および表示エリア外スペーサ３４は、フォトレジスト以外の樹脂材料を基板２上にスピンコート法により塗布してその樹脂膜をフォトグラフィ法によりパターニングすることにより形成してもよく、その場合も、スペーサ高さが０．５μｍ〜２．０μｍの範囲であれば、これらのスペーサ３３，３４を均一な高さに形成して基板間隔ｄ０を均一にし、複数の画素部の基板間ギャップｄを均一にすることができる。
【０１５２】
また、上記第１〜第３の実施例の液晶セルは、１フィールド毎に全ての画素部の書込み状態を一括してリセットするためのリセット用のＴＦＴ４Ｒとゲート配線１２Ｒおよびドレイン配線１３Ｒと、静電気による書込み用ＴＦＴ４およびリセット用ＴＦＴ４Ｒのゲート―ドレイン間の絶縁破壊や短絡を防ぐための短絡配線１６と保護素子１７とを備えたものであるが、前記リセット用のＴＦＴ４Ｒとゲート配線１２Ｒおよびドレイン配線１３Ｒは、必ずしも必要ではなく、また前記短絡配線１６と保護素子１７は、省略してもよい。
【０１５３】
さらに、上記実施例の液晶セルは、ホモジニアス配向型のアクティブマトリックス液晶表示素子に限らず、液晶分子をツイスト配向させたＴＮ（ツイステッドネマティック）型のアクティブマトリックス液晶表示素子、あるいは強誘電性液晶または反強誘電性液晶を用いたアクティブマトリックス液晶表示素子用等の液晶セルにも、さらに、フィールドシーケンシャル液晶表示装置に用いられる液晶表示素子に限らず、白黒画像を表示するアクティブマトリックス液晶表示素子用の液晶セルにも適用することができる。
【０１５４】
また、上記第１〜第３実施例の液晶セルは、表示エリア内スペーサ３３および表示エリア外スペーサ３４を対向電極２５が設けられた前側基板２の内面に設けたものであるが、これらのスペーサ３３，３４は、画素電極３とＴＦＴ４，４Ｒとゲート配線１２，１２Ｒおよびドレイン配線１３，１３Ｒが設けられた後側基板１の内面に設けてもよい。
【０１５５】
図１８〜図２０はこの発明の液晶セル集合体の一実施例を示しており、図１８は液晶セル集合体の一部分の平面図、図１９は図１８のXIX―XIXに沿う拡大断面図、図２０は図１８のXX―XXに沿う拡大断面図である。
【０１５６】
この液晶セル集合体は、上述した液晶セルの後側基板１となる複数の基板領域５１ａを有する第１の基板材５１と、前記液晶セルの前側基板２となる複数の基板領域５２ａを有する第２の基板材５２とを、これらの基板材５１，５２の前記複数の基板領域５１ａ，５２ａの間にそれぞれ設けられた複数の枠状シール材３９を介して接合したものであり、前記第１の基板材５１を図１８に一点鎖線で示した切断ラインＬ１に沿って切断して前記複数の基板領域５１ａ毎に切離し、前記第２の基板材５２を図１８に二点鎖線で示した切断ラインＬ２に沿って切断して前記複数の基板領域５２ａ毎に切離すことにより、個々の液晶セルに分離される。
【０１５７】
前記第１の基板材５１は、前記液晶セルの後側基板１となる複数の基板領域５１ａと、これらの基板領域５１ａの間に確保され、前記基板材５１を前記複数の基板領域５１ａに分離する際に切り捨てられる捨て領域５１ｂとを有しており、前記第２の基板材５２は、前記液晶セルの前側基板２となる複数の基板領域５２ａと、これらの基板領域５２ａの間に確保され、前記基板材５２を前記複数の基板領域５２ａに分離する際に切り捨てられる捨て領域５２ｂとを有している。
【０１５８】
この実施例の液晶セル集合体は、図１〜図９に示した第１の実施例の液晶セルの集合体であり、前記第１の基板材５１の複数の基板領域５１ａの内面にはそれぞれ、図１〜図９に示したように、複数の画素電極３と、複数の書込み用およびリセット用ＴＦＴ４，４Ｒと、複数の書込み用およびリセット用ゲート配線１２，１２Ｒと、複数の書込み用およびリセット用ドレイン配線１３，１３Ｒと、リセット用ゲート信号供給配線１４およびリセット信号供給配線１５と、短絡配線１６および保護素子１７と、接地配線２３と、オーバーコート絶縁膜２４と配向膜２９が設けられるとともに、前記配向膜２９からなる複数のエリア内スペーサ当接部３７および複数のエリア外スペーサ当接部３８が形成されている。
【０１５９】
また、前記第２の基板材５２の複数の基板領域５２ａの内面にはそれぞれ、図１〜図９に示したように、基板面に形成された遮光膜３１とその上に形成された対向電極３０とが設けられるとともに、前記遮光膜３１からなる複数のエリア内スペーサ支持部３５および複数のエリア外スペーサ支持部３６が形成されており、これらのスペーサ支持部３５，３６の上に複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４がそれぞれ形成され、その上に配向膜３２が設けられている。
【０１６０】
一方、前記第１の基板材５１の複数の基板領域５１ａの間の捨て領域５１ｂの内面には、前記複数の基板領域５１ａの各辺にそれぞれ沿わせて、この第１の基板材５１の基板領域５１ａの枠状シール材３９に対応する部分と同じ高さの捨てシール材接合部５３が設けられ、前記第２の基板材５５の複数の基板領域５２ａの間の捨て領域５２ｂの内面には、前記第１の基板材５１の捨て領域５１ｂの内面に設けられた前記複数の捨てシール材接合部５３にそれぞれ対応させて、この第２の基板材５２の基板領域５２ａの枠状シール材３９に対応する部分と同じ高さの捨てシール材接合部５４が設けられている。
【０１６１】
すなわち、前記第１の基板材５１の捨て領域５１ｂの内面に設けられた捨てシール材接合部５３は、図１９に示したように、この第１の基板材５１の基板領域５１ａの内面に設けられた書込み用およびリセット用ゲート配線１２，１２Ｒと同じ金属膜からなる第１の疑似電極５３ａと、前記基板領域５１ａから捨て領域５２ｂにわたって形成されたゲート絶縁膜６と、書込み用およびリセット用ドレイン配線１３，１３Ｒと同じ金属膜からなる第２の疑似電極５３ｂと、前記基板領域５１ａから捨て領域５２ｂにわたって形成されたオーバーコート絶縁膜２４との積層膜からなっており、したがって、この捨てシール材接合部５３の高さは、前記第１の基板材５１の基板領域５１ａの枠状シール材３９に対応する部分の高さと同じである。
【０１６２】
また、前記第２の基板材５２の捨て領域５２ｂの内面に設けられた捨てシール材接合部５４は、図１９に示したように、この第２の基板材５２の基板領域５２ａの内面に設けられた遮光膜３１と同じ金属膜５４ａと、前記遮光膜３１の上に設けられた対向電極３０と同じＩＴＯ膜５４ｂとの積層膜からなっており、したがって、この捨てシール材接合部５４の高さは、前記第２の基板材５２の基板領域５２ａの枠状シール材３９に対応する部分の高さと同じである。
【０１６３】
さらに、前記第２の基板材５２の捨て領域５２ｂの内面には、前記複数の基板領域５２ａの各角部にそれぞれ対応させて、複数の捨てスペーサ５５（図２０参照）が、前記基板領域５２ａの内面に設けられた複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４と同じピッチで設けられている。図１８において、破線で囲まれた領域Ｓｃは、前記捨てスペーサ５５の形成領域を示している。
【０１６４】
この捨てスペーサ５５は、図２０に示したように、前記第２の基板材５２の捨て領域５２ｂの内面の捨てスペーサ形成領域Ｓｃに、この第２の基板材５２の基板領域５２ａの内面のエリア内スペーサ支持部３５およびエリア外スペーサ支持部３６と同じ高さに形成された捨てスペーサ支持部５６の上に、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４と同じ形成され、前記基板領域５２ａの枠状シール材３９により囲まれた領域に設けられた配向膜３２と同じ膜厚の疑似配向膜３２ｂにより覆われている。
【０１６５】
前記捨てスペーサ支持部５６は、前記基板領域５２ａの内面に設けられた遮光膜３１と同じ金属膜からなる疑似遮光膜５６ａからなっており、したがって、この捨てスペーサ支持部５６の高さは、前記エリア内スペーサ支持部３５およびエリア外スペーサ支持部３６の高さと同じである。
【０１６６】
また、前記第１の基板材５２の捨て領域５１ｂの内面には、前記捨てスペーサ形成領域Ｓｃに対応させて、この第１の基板材５１の基板領域５１ａの内面のエリア内スペーサ当接部３７およびエリア外スペーサ当接部３８と同じ高さの捨てスペーサ当接部５７が形成されている。
【０１６７】
この捨てスペーサ当接部５７は、図２０に示したように、前記基板領域５１ａから捨て領域５２ｂにわたって形成されたゲート絶縁膜６とオーバーコート絶縁膜２４の前記複数の捨てスペーサ５５にそれぞれ対応する部分に開口を設け、その部分に、前記基板領域５１ａの枠状シール材３９により囲まれた領域に設けられた配向膜２９と同じ膜厚の疑似配向膜２９ｂを設けることにより形成されており、したがって、この捨てスペーサ当接部５７の高さは、前記エリア内スペーサ当接部３７およびエリア外スペーサ当接部３８の高さと同じである。
【０１６８】
そして、前記第１と第２の基板材５１，５２は、第２の基板材５２の各基板領域５２ａの内面に設けられた複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４を、図４〜図９に示したように、これらのスペーサ３３，３４を覆う配向膜３２を介して、第１の基板材５１の各基板領域５１ａの内面に設けられた複数のエリア内スペーサ当接部３７およびエリア外スペーサ当接部３８に当接させるとともに、前記第２の基板材５２の各捨て領域５２ｂの内面に設けられた複数の捨てスペーサ５５を、図２０に示したように、この捨てスペーサ５５を覆う疑似配向膜３２ｂを介して前記第１の基板材５１の各捨て領域５１ｂの内面に設けられた複数の捨てスペーサ当接部５７に当接させることにより、前記基板領域５１ａ，５２ａの基板間隔と前記捨て領域５１ｂ，５２ｂの基板間隔を前記表示エリア内スペーサ３３および表示エリア外スペーサ３４と捨てスペーサ５５により規定され、これらの基板材５１，５２の各基板領域５１ａ，５２ａの間にそれぞれ表示エリアＡを囲んで設けられた複数の枠状シール材３９と、前記複数の捨て領域５１ｂ，５２ｂの間にそれぞれ、前記第１と第２の基板材５１，５２のうちの前記枠状シール材３９を印刷した基板材に、前記捨てシール材接合部５３，５４に対応させて、前記枠状シール材３９と同じ樹脂（例えば熱硬化性樹脂）を前記枠状シール材３９と同じ厚さに印刷することにより設けられた複数の捨てシール材５８（図１９参照）とを介して接合されている。
【０１６９】
この液晶セル集合体は、前記複数の基板領域５１ａ，５２ａにそれぞれ対応させて複数の表示エリア内スペーサ３３および複数の表示エリア外スペーサ３４を所定のピッチで設けるとともに、前記複数の基板領域５１ａ，５２ａの間の捨て領域５１ｂ，５２ｂにそれぞれ対応させて複数の捨てスペーサ５５を設け、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４と前記複数の捨てスペーサ５５とをそれぞれ、前記第２の基板材５２の内面に形成された同じ高さのスペーサ支持部３５，３６，５４の上に同じ高さに形成するとともに、第１の基板材５１に、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４と前記捨てスペーサ５５にそれぞれ対応するスペーサ当接部３７，３８，５７を同じ高さに形成し、前記複数の表示エリア内スペーサ３３および表示エリア外スペーサ３４と前記捨てスペーサ５５とをそれぞれ前記スペーサ当接部３７，３８，５７に当接させているため、前記複数の基板領域５１ａ，５２ａの基板間隔を、前記表示エリアＡ内から表示エリア外にわたって前記表示エリア内スペーサ３３と表示エリア外スペーサ３４とにより規定するとともに、前記捨て領域５１ｂ，５２ｂの基板間隔も前記捨てスペーサ５５により規定ことができる。
【０１７０】
そして、この液晶セル集合体では、前記複数の表示エリア内スペーサ３３を、画素電極３と書込み用およびリセット用ＴＦＴ４，４Ｒを避けて形成するとともに、書込み用およびリセット用ゲート配線１２，１２Ｒと書込み用およびリセット用ドレイン配線１３，１３Ｒの両方とゲート絶縁膜６とオーバーコート絶縁膜２４とを前記表示エリア内スペーサ３３を避けて形成し、さらに、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４と前記捨てスペーサ５５とを、第２の基板材５２の内面に形成された遮光膜３１または疑似遮光膜５６ａからなるスペーサ支持部３５，３６，５６の上に形成し、これらのスペーサ３３，３４，５５を、第１の基板材５１の内面に形成された配向膜２９または疑似配向膜２９ａからなるスペーサ当接部３７，３８，５７に当接させているため、前記表示エリア内スペーサ３３および表示エリア外スペーサ３４と捨てスペーサ５５の高さを極端に小さくしなくても、これらのスペーサ３３，３４，５５により規定される基板間隔を小さくし、前記各基板領域５１ａ，５２ａ複数の画素部の基板間ギャップを狭くすることができる。
【０１７１】
しかも、この実施例では、前記第１の基板材５１と第２の基板材５２の捨て領域５１ｂ，５２ｂを前記捨てシール材５８を介して接合しているため、例えば液晶セル集合体を個々の液晶セルに組立てる際に、前記第１と第２の基板材５１，５２の捨て領域５１ｂ，５２ｂのうちの前記捨てスペーサ５５の形成領域Ｓｃ以外の部分が外部からの加圧力により内面側に撓み変形し、前記基板材５１，５２と前記枠状シール材３９との間に剥離を生じのを防ぐことができる。
【０１７２】
なお、前記捨てシール材５８および捨てシール材接合部５３，５４と、前記捨てスペーサ５５および捨てスペーサ支持部５６と、捨てスペーサ当接部５７は、前記液晶セル集合体の第１および第２の基板材５１，５２を切断ラインＬ１，Ｌ２に沿って切断して個々の液晶セルに分離することにより、前記捨て領域５１ｂ，５２ｂと一緒に除去される。
【０１７３】
なお、上記実施例の液晶セル集合体は、図１〜図９に示した第１の実施例の液晶セルの集合体であるが、この発明は、図１０〜図１５に示した第２の実施例の液晶セルの集合体にも、また、図１６および図１７に示した第３の実施例の液晶セルの集合体にも適用することができる。
【０１７４】
【発明の効果】
この発明の液晶セルは、表示エリア内スペーサを、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成し、前記表示エリア内スペーサに対応する前記ゲート配線とドレイン配線の少なくとも一方を、前記表示エリア内スペーサを避けて形成し、前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサを、配向膜以外の膜が形成されていない前記第１の基板の部分に当接させたものであるため、画素部の基板間ギャップを狭くし、しかも前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記画素部の基板間ギャップを均一にすることができる。
【０１７５】
この発明の液晶セルにおいて、前記複数の画素電極と前記対向電極とが互いに対向する複数の画素部の基板間ギャップは、０．７μｍ〜２．２μｍが好ましく、この範囲であれば、液晶表示素子の応答速度を充分速くすることができる。
【０１７６】
さらに、前記表示エリア内スペーサの高さは、０．５μｍ〜２．０μｍが好ましく、この範囲内の高さであれば、複数の表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、複数の画素部の基板間ギャップを均一にすることができる。
【０１７７】
また、この液晶セルにおいて、前記ゲート配線とドレイン配線は、その両方を、前記表示エリア内スペーサを避けて形成するのが望ましく、このようにすることにより、前記画素部の基板間ギャップをより狭くし、しかも、前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記画素部の基板間ギャップを均一にすることができる。
【０１７８】
さらに、この液晶セルにおいて、前記第１の基板に設けられた前記ＴＦＴのゲート絶縁膜が、前記ゲート配線を覆って形成され、前記ゲート絶縁膜の上に前記ＴＦＴおよびドレイン配線を覆ってオーバーコート絶縁膜が設けられている場合、前記ゲート配線とドレイン配線とゲート絶縁膜とオーバーコート絶縁膜とを、前記表示エリア内スペーサを避けて形成するのが好ましく、このようにすることにより、前記画素部の基板間ギャップをさらに狭くし、しかも、前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記画素部の基板間ギャップを均一にすることができる。い。
【０１７９】
また、この液晶セルにおいては、前記表示エリアの外側に、複数の表示エリア外スペーサを所定のピッチで設け、前記複数の表示エリア内スペーサと複数の前記表示エリア外スペーサをそれぞれ、前記一方の基板に前記複数の表示エリア内スペーサおよび表示エリア外スペーサにそれぞれ対応させて形成された同じ高さの複数のスペーサ支持部の上に同じ高さに形成するとともに、他方の基板に、前記複数の表示エリア内スペーサおよび表示エリア外スペーサにそれぞれ対応させて複数のスペーサ当接部を同じ高さに形成し、前記複数の表示エリア内スペーサと表示エリア外スペーサをそれぞれ前記複数のスペーサ当接部に当接させるのが望ましく、このようにすることにより、基板間隔を前記表示エリア内から表示エリア外にわたって、表示エリア内スペーサおよび表示エリア外スペーサにより規定することができる。
【０１８０】
また、この発明の液晶セル集合体は、一方の基板材の複数の基板領域の表示エリア内にそれぞれ設けられた前記表示エリア内スペーサを、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成し、前記表示エリア内スペーサに対応する前記ゲート配線とドレイン配線の少なくとも一方を、前記表示エリア内スペーサを避けて形成し、前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサを、配向膜以外の膜が形成されていない前記第１の基板の部分に当接させたものであるため、各液晶セルの画素部の基板間ギャップを狭くし、しかも前記表示エリア内スペーサを均一な高さに形成して基板間隔を均一にし、前記各液晶セルの画素部の基板間ギャップを均一にすることができる。
【０１８１】
この発明の液晶セル集合体においては、前記表示エリア内スペーサが設けられた一方の基板材の複数の基板領域の外側に、前記基板材を前記複数の基板領域に分離する際に切り捨てられる捨て領域を設け、その捨て領域に、前記表示エリア内スペーサと同じ高さに形成された複数の捨てスペーサを所定のピッチで設けるとともに、前記一方の基板材の前記捨てスペーサの支持部を、前記表示エリア内スペーサの支持部と同じ高さに形成し、他方の基板材の前記捨てスペーサの当接部を、前記表示エリア内スペーサの当接部と同じ高さに形成するのが好ましく、このようにすることにより、前記複数の基板領域の基板間隔を、前記表示エリア内から表示エリア外にわたって前記表示エリア内スペーサと表示エリア外スペーサとにより規定するとともに、前記捨て領域の基板間隔も前記捨てスペーサにより規定ことができる。
【図面の簡単な説明】
【図１】この発明の液晶セルの第１の実施例を示す平面図。
【図２】前記液晶セルの液晶セルの後側基板に設けられた画素電極とＴＦＴとゲート配線およびドレイン配線の等価回路的平面図。
【図３】前記第１の基板の表示エリア内の一部分の拡大平面図。
【図４】図３のIV―IV線に沿う拡大断面図。
【図５】前記液晶セルの保護素子が設けられた部分の拡大断面図。
【図６】図１のVI−VI線に沿う拡大断面図。
【図７】図１のVII―VII線に沿う拡大断面図。
【図８】図１のVIII―VIII線に沿う拡大断面図。
【図９】図１のIX―IX線に沿う拡大断面図。
【図１０】この発明の液晶セルの第２の実施例を示す平面図。
【図１１】第２の実施例の液晶セルの後側基板の表示エリア内の一部分の拡大平面図。
【図１２】図１１のXII―XII線に沿う拡大断面図。
【図１３】図１０のXIII―XIII線に沿う拡大断面図。
【図１４】図１０のXIV―XIV線に沿う拡大断面図。
【図１５】図１０のXV―XV線に沿う拡大断面図。
【図１６】この発明の液晶セルの第３の実施例を示す平面図。
【図１７】図１６のXVII―XVII線に沿う拡大断面図。
【図１８】この発明の液晶セル集合体の一実施例を示す一部分の平面図。
【図１９】図１８のXIX―XIXに沿う拡大断面図。
【図２０】図１８のXX―XXに沿う拡大断面図。
【符号の説明】
１，２…基板
３…画素電極
４…書込み用ＴＦＴ
４Ｒ…リセット用ＴＦＴ
１２…書込み用ゲート配線
１２Ｒ…リセット用ゲート配線
１３…書込み用ドレイン配線
１３Ｒ…リセット用ドレイン配線
１４…リセット用ゲート信号供給配線
１５…リセット信号供給配線
１６…短絡配線
１７…保護素子
２３…接地配線
２４…オーバーコート絶縁膜
２９…配向膜
３０…対向電極
３１…遮光膜
３２…配向膜
３３…表示エリア内スペーサ
３４…表示エリア外スペーサ
３５…エリア内スペーサ支持部
３６…エリア外スペーサ支持部
３７…エリア内スペーサ当接部
３８…エリア外スペーサ当接部
３９…枠状シール材
４０…液晶注入口
５１…第１の基板材
５２…第２の基板材
５１ａ，５２ａ…基板領域
５１ｂ，５２ｂ…捨て領域
Ｌ１，Ｌ２…切断ライン
５５…捨てスペーサ
５６…捨てスペーサ支持部
５７…捨てスペーサ当接部
５８…捨てシール材
Claims (8)
- マトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられた第１の基板と、
前記複数の画素電極の間の領域に対応する遮光膜と、前記複数の画素電極に対向する対向電極とが設けられた第２の基板と、
前記第１と第２の基板の互いに対向する面それぞれに形成された配向膜と、
前記第１と第２の基板間に前記複数の画素電極がマトリックス状に配列する表示エリアを囲んで設けられ、前記第１と第２の基板を接合する枠状シール材と、
前記第１と第２のいずれか一方の基板の前記表示エリア内に所定のピッチで設けられ、前記第１と第２の基板の間隔を規定する複数の表示エリア内スペーサとからなり、
前記表示エリア内スペーサは、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成され、
前記表示エリア内スペーサに対応する前記ゲート配線とドレイン配線の少なくとも一方は、前記表示エリア内スペーサを避けて形成され、
前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサが、配向膜以外の膜が形成されていない前記第１の基板の部分に当接していることを特徴とする液晶セル。 - 複数の画素電極と対向電極とが互いに対向する複数の画素部の基板間ギャップが０．７μｍ〜２．２μｍであることを特徴とする請求項１に記載の液晶セル。
- 表示エリア内スペーサの高さは、０．５μｍ〜２．０μｍであることを特徴とする請求項１に記載の液晶セル。
- ゲート配線とドレイン配線の両方が、表示エリア内スペーサを避けて形成されていることを特徴とする請求項１に記載の液晶セル。
- 第１の基板に設けられた薄膜トランジスタのゲート絶縁膜がゲート配線を覆って形成されるとともに、前記薄膜トランジスタとドレイン配線を覆ってオーバーコート絶縁膜が設けられており、前記ゲート配線とドレイン配線とゲート絶縁膜とオーバーコート絶縁膜が、表示エリア内スペーサを避けて形成されていることを特徴とする請求項１に記載の液晶セル。
- 表示エリアの外側に、複数の表示エリア外スペーサが所定のピッチで設けられ、複数の表示エリア内スペーサと前記複数の表示エリア外スペーサがそれぞれ、一方の基板に前記複数の表示エリア内スペーサおよび表示エリア外スペーサにそれぞれ対応させて形成された同じ高さの複数のスペーサ支持部の上に同じ高さに形成されるとともに、他方の基板に、前記複数の表示エリア内スペーサおよび表示エリア外スペーサにそれぞれ対応する複数のスペーサ当接部が同じ高さに形成されており、前記複数の表示エリア内スペーサと表示エリア外スペーサがそれぞれ前記複数のスペーサ当接部に当接していることを特徴とする請求項１〜５のいずれかに記載の液晶セル。
- 液晶セルの第１の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、マトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のドレイン配線とが設けられた第１の基板材と、
前記液晶セルの第２の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、前記複数の画素電極の間の領域に対応する遮光膜と、前記複数の画素電極に対向する対向電極とが設けられた第２の基板材と、
前記第１と第２の基板材の互いに対向する面それぞれに、前記複数の基板領域にそれぞれ対応させて形成された配向膜と、
前記第１と第２の基板材間に、前記複数の基板領域の前記画素電極がマトリックス状に配列する表示エリアをそれぞれ囲んで設けられ、前記第１と第２の基板材を接合する複数の枠状シール材と、
前記第１と第２のいずれか一方の基板材の前記複数の基板領域の前記表示エリア内にそれぞれ所定のピッチで設けられ、前記第１と第２の基板材の間隔を規定する複数の表示エリア内スペーサとからなり、
前記表示エリア内スペーサは、前記画素電極と前記薄膜トランジスタが設けられた領域以外の領域に設けられた前記遮光膜の上に形成され、
前記第２の基板の前記遮光膜の上に形成された前記表示エリア内スペーサが、配向膜以外の膜が形成されていない前記第１の基板の部分に当接していることを特徴とする液晶セル集合体。 - 表示エリア内スペーサが設けられた一方の基板材の複数の基板領域の外側に、前記基板材を前記複数の基板領域に分離する際に切り捨てられる捨て領域が設けられており、その捨て領域に、前記表示エリア内スペーサと同じ高さに形成された複数の捨てスペーサが所定のピッチで設けられるとともに、前記一方の基板材の前記捨てスペーサの支持部が、前記表示エリア内スペーサの支持部と同じ高さに形成され、他方の基板材の前記捨てスペーサの当接部が、前記表示エリア内スペーサの当接部と同じ高さに形成されていることを特徴とする請求項７に記載の液晶セル集合体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198395A JP4092894B2 (ja) | 2001-06-29 | 2001-06-29 | 液晶セルおよびその集合体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198395A JP4092894B2 (ja) | 2001-06-29 | 2001-06-29 | 液晶セルおよびその集合体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003015137A JP2003015137A (ja) | 2003-01-15 |
| JP4092894B2 true JP4092894B2 (ja) | 2008-05-28 |
Family
ID=19035855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001198395A Expired - Fee Related JP4092894B2 (ja) | 2001-06-29 | 2001-06-29 | 液晶セルおよびその集合体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4092894B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4362250B2 (ja) | 2001-10-16 | 2009-11-11 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置及びその製造方法 |
| JP2004264606A (ja) * | 2003-02-28 | 2004-09-24 | Casio Comput Co Ltd | 液晶表示素子 |
| JP2005275144A (ja) | 2004-03-25 | 2005-10-06 | Sharp Corp | 液晶表示装置 |
| JP4876470B2 (ja) * | 2005-07-29 | 2012-02-15 | 三菱電機株式会社 | 表示素子 |
| JP4923758B2 (ja) * | 2006-06-08 | 2012-04-25 | ソニー株式会社 | 液晶表示装置 |
| JP2008020772A (ja) * | 2006-07-14 | 2008-01-31 | Epson Imaging Devices Corp | 液晶表示パネル |
| JP4946258B2 (ja) * | 2006-08-11 | 2012-06-06 | ソニー株式会社 | 液晶表示装置 |
| JP4292424B2 (ja) * | 2006-11-15 | 2009-07-08 | セイコーエプソン株式会社 | 配線基板およびその製造方法、並びに電子機器 |
| JP2009216976A (ja) * | 2008-03-11 | 2009-09-24 | Epson Imaging Devices Corp | 液晶装置、液晶装置の製造方法及び電子機器 |
| JP2019184695A (ja) * | 2018-04-04 | 2019-10-24 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2001
- 2001-06-29 JP JP2001198395A patent/JP4092894B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003015137A (ja) | 2003-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573957B1 (en) | Liquid crystal display device | |
| JP2907137B2 (ja) | 液晶表示装置 | |
| JP4887424B2 (ja) | 液晶表示装置 | |
| US7248329B2 (en) | Liquid crystal display device having a patterned spacer and method of fabricating the same | |
| JP4395612B2 (ja) | 液晶表示素子 | |
| JP2001021902A (ja) | 液晶表示装置 | |
| KR20080030153A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP4244289B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置 | |
| JP4092894B2 (ja) | 液晶セルおよびその集合体 | |
| JP5736895B2 (ja) | 横電界方式の液晶表示装置 | |
| JP2011048170A (ja) | 液晶表示装置 | |
| JP3129294B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH11237621A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JP3399882B2 (ja) | 液晶表示装置 | |
| US20200387024A1 (en) | Display panel and display device | |
| JP4135344B2 (ja) | 液晶表示素子 | |
| JP3105183B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2004093844A (ja) | 液晶装置、液晶装置の製造方法、電子機器 | |
| JP2002328373A (ja) | 液晶セルおよび液晶セル集合体 | |
| JP2007057752A (ja) | 液晶装置 | |
| KR100411974B1 (ko) | 액정 표시 장치 | |
| JP2009020421A (ja) | 液晶装置及び電子機器 | |
| JP2005321439A (ja) | 液晶表示装置、及び電子機器 | |
| JP4045950B2 (ja) | 液晶素子 | |
| JP4292829B2 (ja) | 液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |