JP2003015137A - 液晶セルおよびその集合体 - Google Patents

Abstract

(57)【要約】 【課題】画素部の基板間ギャップを狭くし、しかも前記
表示エリア内スペーサを均一な高さに形成して基板間隔
を均一にし、前記画素部の基板間ギャップを均一にする
ことができるアクティブマトリックス型液晶セルを提供
する。 【解決手段】画素電極３とＴＦＴ４とゲート配線１２お
よびドレイン配線１３が設けられた第１の基板１と、対
向電極３０が設けられた第２の基板２とのうち、一方の
基板１の表示エリア内に所定のピッチで設けられ、前記
第１と第２の基板１，２の間隔を規定する複数の表示エ
リア内スペーサ３３を、前記画素電極３とＴＦＴ４を避
けて形成するとともに、前記ゲート配線１２とドレイン
配線１３とゲート絶縁膜６とオーバーコート絶縁膜と
を、前記表示エリア内スペーサ３３を避けて形成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、薄膜トランジス
タ（以下、ＴＦＴと記す）を能動素子とするアクティブ
マトリックス型の液晶セルおよび液晶セル集合体に関す
る。

【０００２】

【従来の技術】ＴＦＴを能動素子とするアクティブマト
リックス型の液晶セルは、マトリックス状に配列する複
数の画素電極と、前記複数の画素電極にそれぞれ接続さ
れた複数のＴＦＴと、前記複数のＴＦＴにゲート信号を
供給する複数のゲート配線と、前記複数のＴＦＴにデー
タ信号を供給する複数のドレイン配線とが設けられた第
１の基板と、前記複数の画素電極に対向する対向電極が
設けられた第２の基板とを、これらの基板間に前記画素
電極がマトリックス状に配列する表示エリアを囲んで設
けられた枠状シール材を介して接合したものであり、前
記第１と第２の一対の基板の間隔は、前記表示エリアに
配置された複数の表示エリア内スペーサにより、前記複
数の画素電極と前記対向電極とが互いに対向する複数の
画素部の基板間ギャップ（セルギャップ）が４μｍ〜５
μｍの値になるように規定されている。

【０００３】この液晶セルは、その内部、つまり一対の
基板間の枠状シール材により囲まれた領域に、前記枠状
シール材を部分的に欠落させて形成された液晶注入口か
ら液晶を注入し、前記注入口を封止することにより液晶
表示素子とされる。

【０００４】前記液晶セルには、一方の基板上の表示エ
リア内に粒子状スペーサを散布し、その粒子状スペーサ
を基板間に挟持させて基板間隔を規定しているものと、
一方の基板上の表示エリア内に柱状のスペーサを所定の
ピッチで設け、これらの柱状スペーサを他方の基板に当
接させて基板間隔を規定しているものとがある。

【０００５】しかし、前記基板上に散布される粒子状ス
ペーサは、画素部内にも分布するため、液晶表示素子の
画素部に、前記粒子状スペーサに対応する部分から光が
漏れて表示のコントラストを低下させるだけでなく、基
板間ギャップを均一に制御するのが難しいため、基板間
ギャップにムラが発生する。

【０００６】一方、前記柱状のスペーサは、基板上に樹
脂材料を所定の膜厚に塗布し、その樹脂膜をパターニン
グすることにより形成されるため、画素部を避けた所定
の位置に設けることができ、したがって、液晶表示素子
の画素部に光漏れを生じさせることは無く、また基板間
ギャップの均一性も優れている。

【０００７】前記柱状のスペーサを備えたアクティブマ
トリックス型液晶セルは、従来、前記樹脂材料の膜厚を
均一に厚く塗布することが困難であるため、一方の基
板、例えば対向電極が設けられた第２の基板の表示エリ
ア内に、第１の基板に設けられた複数のＴＦＴにそれぞ
れ対応させて前記スペーサを設け、これらのスペーサを
前記第１の基板のＴＦＴ上の最も高く盛り上った部分に
当接させて基板間隔を規定した構成となっている。

【０００８】

【発明が解決しようとする課題】ところで、液晶表示素
子の画素部の液晶層厚は、応答速度を速くするために、
できるだけ小さくにすることが望まれており、そのため
には、前記液晶セルの基板間隔を小さくし、前記画素部
の基板間ギャップを、例えば１．５μｍ程度に狭くする
必要がある。

【０００９】しかし、前記柱状のスペーサをＴＦＴに対
応させて設けている従来の液晶セルは、基板間隔を小さ
くすると、複数のスペーサの高さにばらつきが生じて複
数の画素部の基板間ギャップが不均一になり、この液晶
セル内に液晶を注入して製造される液晶表示素子に表示
むらを生じさせる。

【００１０】すなわち、前記柱状のペーサは、上述した
ように、基板上に樹脂材料を所定の厚さに塗布し、その
樹脂膜をパターニングすることにより形成されている。

【００１１】このスペーサの形成における基板上への樹
脂材料の塗布は、スピンコート法により行なわれてお
り、その塗布厚は、前記樹脂材料の粘性に応じて基板の
回転速度と回転時間を制御することによりコントロール
されている。

【００１２】しかし、前記樹脂材料の塗布厚を精度良く
コントロールすることができる塗布厚値の範囲には限界
があり、その範囲外の厚さに樹脂材料を塗布する場合
は、その厚さを薄くするほど、または厚くするほど、塗
布厚のコントロールが難しくなる。

【００１３】上記従来の液晶セルは、前記スペーサを、
第１の基板に設けられたＴＦＴ上の最も高く盛り上った
部分に設けているため、基板間隔を、前記画素部の基板
間ギャップが例えば１．５μｍ以下になるように小さく
するには、前記スペーサの高さを極端に小さくしなけれ
ばならない。

【００１４】そして、このような高さが極端に小さいス
ペーサを形成するには、前記樹脂材料を、その塗布厚を
精度良くコントロールすることができる塗布厚値の範囲
よりも薄く塗布しなければならないため、その塗布厚に
むらが生じ、前記樹脂膜をパターニングして形成された
複数のスペーサの高さが不均一になる。

【００１５】そのため、前記複数のスペーサにより規定
される液晶セルの基板間隔が不均一になり、複数の画素
部の基板間ギャップが不均一になって、前記液晶セル内
に液晶を注入して製造される液晶表示素子に表示むらを
生じさせてしまう。

【００１６】この発明は、画素部の基板間ギャップを狭
くし、しかも基板間隔を規定する複数のスペーサを均一
な高さに形成して前記基板間隔を均一にし、前記画素部
の基板間ギャップを均一にすることができるアクティブ
マトリックス型の液晶セルおよびその集合体を提供する
ことを目的としたものである。

【００１７】

【課題を解決するための手段】この発明の液晶セルは、
マトリックス状に配列する複数の画素電極と、前記複数
の画素電極にそれぞれ接続された複数のＴＦＴと、前記
複数のＴＦＴにゲート信号を供給する複数のゲート配線
と、前記複数のＴＦＴにデータ信号を供給する複数のド
レイン配線とが設けられた第１の基板と、前記複数の画
素電極に対向する対向電極が設けられた第２の基板と、
前記第１と第２の基板間に前記複数の画素電極がマトリ
ックス状に配列する表示エリアを囲んで設けられ、前記
第１と第２の基板を接合する枠状シール材と、前記第１
と第２のいずれか一方の基板の前記表示エリア内に所定
のピッチで設けられ、前記第１と第２の基板の間隔を規
定する複数の表示エリア内スペーサとからなり、前記表
示エリア内スペーサが、前記画素電極と前記ＴＦＴを避
けて形成されるとともに、前記ゲート配線とドレイン配
線の少なくとも一方が、前記表示エリア内スペーサを避
けて形成されていることを特徴とする。

【００１８】この液晶セルは、前記表示エリア内スペー
サを、前記画素電極とＴＦＴを避けて形成するととも
に、前記ゲート配線とドレイン配線の少なくとも一方
を、前記表示エリア内スペーサを避けて形成したもので
あるため、前記表示エリア内スペーサの高さを極端に小
さくしなくても、このスペーサにより規定される基板間
隔を小さくし、前記複数の画素電極と対向電極とが互い
に対向する複数の画素部の基板間ギャップを狭くするこ
とができる。

【００１９】そのため、この液晶セルによれば、前記画
素部の基板間ギャップを狭くし、しかも前記表示エリア
内スペーサを均一な高さに形成して基板間隔を均一に
し、前記画素部の基板間ギャップを均一にすることがで
きる。

【００２０】このように、この発明の液晶セルは、複数
の画素電極とＴＦＴとゲート配線および複数のドレイン
配線が設けられた第１の基板と、対向電極が設けられた
第２の基板とのうち、いずれか一方の基板の表示エリア
内に所定のピッチで設けられ、前記第１と第２の基板の
間隔を規定する複数の表示エリア内スペーサを、前記画
素電極とＴＦＴを避けて形成するとともに、前記ゲート
配線とドレイン配線の少なくとも一方を、前記表示エリ
ア内スペーサを避けて形成することにより、前記画素部
の基板間ギャップを狭くし、しかも前記表示エリア内ス
ペーサを均一な高さに形成して基板間隔を均一にし、前
記画素部の基板間ギャップを均一にしたものである。

【００２１】この発明の液晶セルにおいて、前記複数の
画素電極と前記対向電極とが互いに対向する複数の画素
部の基板間ギャップは、０．７μｍ〜２．２μｍが好ま
しく、前記表示エリア内スペーサの高さは、０．５μｍ
〜２．０μｍが好ましい。

【００２２】また、この液晶セルにおいて、前記ゲート
配線とドレイン配線は、その両方を、前記表示エリア内
スペーサを避けて形成するのが望ましい。

【００２３】さらに、この液晶セルにおいて、前記第１
の基板に設けられた前記ＴＦＴのゲート絶縁膜が前記ゲ
ート配線を覆って形成されるとともに、前記ＴＦＴとド
レイン配線を覆ってオーバーコート絶縁膜が設けられて
いる場合、前記ゲート配線とドレイン配線とゲート絶縁
膜とオーバーコート絶縁膜とを、前記表示エリア内スペ
ーサを避けて形成するのが好ましい。

【００２４】また、この液晶セルにおいては、前記表示
エリアの外側に、複数の表示エリア外スペーサを所定の
ピッチで設け、前記複数の表示エリア内スペーサと複数
の前記表示エリア外スペーサをそれぞれ、前記一方の基
板に前記複数の表示エリア内スペーサおよび表示エリア
外スペーサにそれぞれ対応させて形成された同じ高さの
複数のスペーサ支持部の上に同じ高さに形成するととも
に、他方の基板に、前記複数の表示エリア内スペーサお
よび表示エリア外スペーサにそれぞれ対応させて複数の
スペーサ当接部を同じ高さに形成し、前記複数の表示エ
リア内スペーサと表示エリア外スペーサをそれぞれ前記
複数のスペーサ当接部に当接させるのが望ましい。

【００２５】また、この発明の液晶セル集合体は、液晶
セルの第１の基板となる複数の基板領域を有し、前記複
数の基板領域にそれぞれ、マトリックス状に配列する複
数の画素電極と、前記複数の画素電極にそれぞれ接続さ
れた複数のＴＦＴと、前記複数のＴＦＴにゲート信号を
供給する複数のゲート配線と、前記複数のＴＦＴにデー
タ信号を供給する複数のドレイン配線とが設けられた第
１の基板材と、前記液晶セルの第２の基板となる複数の
基板領域を有し、前記複数の基板領域にそれぞれ、前記
複数の画素電極に対向する対向電極が設けられた第２の
基板材と、前記第１と第２の基板材間に、前記複数の基
板領域の前記画素電極がマトリックス状に配列する表示
エリアをそれぞれ囲んで設けられ、前記第１と第２の基
板材を接合する複数の枠状シール材と、前記第１と第２
のいずれか一方の基板材の前記複数の基板領域の前記表
示エリア内にそれぞれ所定のピッチで設けられ、前記第
１と第２の基板材の間隔を規定する複数の表示エリア内
スペーサとからなり、前記表示エリア内スペーサが、前
記画素電極と前記ＴＦＴを避けて形成されるとともに、
前記ゲート配線とドレイン配線の少なくとも一方が、前
記表示エリア内スペーサを避けて形成されていることを
特徴とする。

【００２６】この液晶セル集合体は、前記第１と第２の
基板材を前記複数の基板領域毎に切離すことにより、個
々の液晶セルに分離される。

【００２７】この液晶セル集合体は、前記一方の基板材
の複数の基板領域の表示エリア内にそれぞれ設けられた
前記表示エリア内スペーサを、前記画素電極とＴＦＴを
避けて形成するとともに、前記ゲート配線とドレイン配
線の少なくとも一方を、前記表示エリア内スペーサを避
けて形成したものであるため、前記表示エリア内スペー
サの高さを極端に小さくしなくても、このスペーサによ
り規定される前記第１と第２の基板材の間隔、つまり各
液晶セルの基板間隔を小さくし、前記各液晶セルの複数
の画素電極と対向電極とが互いに対向する複数の画素部
の基板間ギャップを狭くすることができる。

【００２８】そのため、この液晶セル集合体によれば、
前記画素部の基板間ギャップを狭くし、しかも前記表示
エリア内スペーサを均一な高さに形成して各液晶セルの
基板間隔を均一にし、前記各液晶セルの画素部の基板間
ギャップを均一にすることができる。

【００２９】このように、この発明の液晶セル集合体
は、複数の基板領域にそれぞれ画素電極とＴＦＴとゲー
ト配線およびドレイン配線が設けられた第１の基板材
と、複数の基板領域にそれぞれ対向電極が設けられた第
２の基板とのうち、いずれか一方の基板材の複数の基板
領域の表示エリア内にそれぞれ所定のピッチで設けら
れ、前記第１と第２の基板材の間隔を規定する複数の表
示エリア内スペーサを、前記画素電極とＴＦＴを避けて
形成するとともに、前記ゲート配線とドレイン配線の少
なくとも一方を、前記表示エリア内スペーサを避けて形
成することにより、各液晶セルの画素部の基板間ギャッ
プを狭くし、しかも前記表示エリア内スペーサを均一な
高さに形成して基板間隔を均一にし、前記各液晶セルの
画素部の基板間ギャップを均一にしたものである。

【００３０】この発明の液晶セル集合体においては、前
記表示エリア内スペーサが設けられた一方の基板材の複
数の基板領域の外側に、前記基板材を前記複数の基板領
域に分離する際に切り捨てられる捨て領域を設け、その
捨て領域に、前記表示エリア内スペーサと同じ高さに形
成された複数の捨てスペーサを所定のピッチで設けると
ともに、前記一方の基板材の前記捨てスペーサの支持部
を、前記表示エリア内スペーサの支持部と同じ高さに形
成し、他方の基板材の前記捨てスペーサの当接部を、前
記表示エリア内スペーサの当接部と同じ高さに形成する
のが好ましい。

【００３１】

【発明の実施の形態】図１〜図９はこの発明の液晶セル
の第１の実施例を示しており、図１は液晶セルの平面
図、図２は前記液晶セルの第１の基板に設けられた画素
電極とＴＦＴとゲート配線およびドレイン配線の等価回
路的平面図、図３は前記第１の基板の表示エリア内の一
部分の拡大平面図、図４は図３のIV―IV線に沿う拡大断
面図である。

【００３２】この実施例の液晶セルは、フィールドシー
ケンシャル液晶表示装置の液晶表示素子に用いられるア
クティブマトリックス型液晶セルであり、基本的には、
マトリックス状に配列する複数の画素電極３と、前記複
数の画素電極３にそれぞれ接続された複数の書込み用Ｔ
ＦＴ４と、前記複数の書込み用ＴＦＴ４にゲート信号を
供給する複数の書込み用ゲート配線１２と、前記複数の
書込み用ＴＦＴ４に画像データに応じたデータ信号を供
給する複数の書込み用ドレイン配線１３とが設けられた
第１の基板１と、前記複数の画素電極３に対向する対向
電極３０が設けられた第２の基板２とを、これらの基板
１，２間に前記複数の画素電極３がマトリックス状に配
列する表示エリアを囲んで設けられた枠状シール材３９
により接合した構成となっている。

【００３３】なお、この実施例では、前後一対の基板の
うち、後側の基板（図４において下側の基板）を第１の
基板１とし、前側の基板（図４において上側の基板）を
第２の基板２としている。以下、前記第１の基板１を後
側基板と言い、前記第２の基板２を前側基板と言う。

【００３４】前記後側基板１と前側基板２は、いずれ
も、ガラス等からなる透明基板であり、後側基板１は、
その左右の側縁のいずれか一方と上下の側縁のいずれか
一方、例えば図１および図２において右側の側縁と下側
の側縁に、前側基板２の外側に張出した端子配列部１
ａ，１ｂを有している。

【００３５】まず、前記後側基板１について説明する
と、前記複数の画素電極３は、後側基板１の内面（前側
基板２との対向面）の前側基板２と対向する領域（端子
配列部１ａ，１ｂを除く領域）に、その外周部を除い
て、行方向（図１および図２において左右方向）および
列方向（図１および図２において上下方向）にマトリッ
クス状に配列させて設けられている。

【００３６】そして、前記複数の書込み用ゲート配線１
２は、各画素電極行毎に前記行方向に沿わせて形成さ
れ、前記複数の書込み用ドレイン配線１３は、各画素電
極列毎に前記列方向に沿わせて形成されており、前記複
数の書込み用ゲート配線１２の一端は、図２において右
側の一方の端子配列部１ａに導出され、前記複数の書込
み用ドレイン配線１３の一端は、図２において下側の他
方の端子配列部１ｂに導出されている。

【００３７】前記一方の端子配列部１ａに導出された前
記複数の書込み用ゲート配線１２はそれぞれ、前記端子
配列部１ａの上に搭載される図示しないゲートドライバ
（例えばＬＳＩ）の搭載部に導かれており、その導出端
に、前記ゲートドライバの複数の出力端子にそれぞれ対
応するドライバ接続端子１２ａが形成されている。

【００３８】また、前記他方の端子配列部１ａに導出さ
れた前記複数の書込み用ドレイン配線１３はそれぞれ、
前記端子配列部１ｂの上に搭載される図示しないドレイ
ンドライバ（例えばＬＳＩ）の搭載部に導かれており、
その導出端に、前記ドレインドライバの複数の出力端子
にそれぞれ対応するドライバ接続端子１３ａが形成され
ている。

【００３９】さらに、前記後側基板１の内面には、前記
複数の画素電極３にそれぞれ接続された複数のリセット
用ＴＦＴ４Ｒと、前記複数のリセット用ＴＦＴ４Ｒにゲ
ート信号を供給する複数のリセット用ゲート配線１２Ｒ
と、前記複数のリセット用ＴＦＴ４Ｒにリセット信号を
供給する複数のリセット用ドレイン配線１３Ｒとが設け
られている。

【００４０】これらのＴＦＴ４Ｒとゲート配線１２Ｒお
よびドレイン配線１３Ｒは、１フィールド毎に全ての画
素部の書込み状態を一括してリセットするために設けら
れており、前記複数のリセット用ゲート配線１２Ｒは、
前記書込み用ゲート配線１２の導出側とは反対側に画素
電極形成領域の外側に沿わせて設けられた１本のリセッ
ト用ゲート信号供給配線１４に接続され、前記複数のリ
セット用ドレイン配線１３Ｒは、前記書込み用ドレイン
配線１２の導出側とは反対側に画素電極形成領域の外側
に沿わせて設けられた１本のリセット信号供給配線１５
に接続されている。

【００４１】そして、前記リセット用ゲート信号供給配
線１４の一端は、前記一方の端子配列部１ａに導出さ
れ、前記リセット信号供給配線１５の一端は、前記他方
の端子配列部１ｂ導出されており、前記リセット用ゲー
ト信号供給配線１４の導出端に、外部から供給されるリ
セット用ゲート信号の入力端子１４ａが形成され、前記
リセット信号供給配線１５の導出端に、外部から供給さ
れるリセット信号の入力端子１５ａが形成されている。

【００４２】なお、図２では便宜上、画素電極３と書込
み用およびリセット用ＴＦＴ４，４Ｒを大きなピッチで
示しているが、前記画素電極３と書込み用およびリセッ
ト用ＴＦＴ４，４Ｒは、１００μｍ〜３００μｍのピッ
チで設けられている。

【００４３】前記書込み用ゲート配線１２とリセット用
ゲート配線１２Ｒは、後側基板１の基板面に、同じ金属
膜により形成されており、前記書込み用ＴＦＴ４は、各
画素電極行の一側（図２おいて下側）にそれぞれ沿わせ
て設けられ、前記リセット用ゲート配線１２Ｒは、各画
素電極行の他側（図２おいて上側）にそれぞれ沿わせて
設けられている。

【００４４】なお、前記書込み用およびリセット用ゲー
ト配線１２，１２Ｒは、低抵抗のアルミニウム系合金膜
により形成されており、これらのゲート配線１２，１２
Ｒは、前記基板面との段差を小さくするために、例えば
０．２３μｍの極く薄い膜厚に形成されている。

【００４５】前記書込み用ＴＦＴ４は、前記各画素電極
行の前記書込み用ゲート配線１２が設けられた側に、各
行の画素電極３にそれぞれ対応させて設けられ、前記リ
セット用ＴＦＴ４Ｒは、前記各画素電極行の前記リセッ
ト用ゲート配線１２Ｒが設けられた側に、各行の画素電
極３にそれぞれ対応させて設けられている。

【００４６】この書込み用ＴＦＴ４とリセット用ＴＦＴ
４Ｒは、平面形状が対称形な同じ積層構造のものであ
り、図３および図４に示したように、後側基板１の基板
面に形成されたゲート電極５と、このゲート電極５を覆
って基板全体に形成されたゲート絶縁膜６と、前記ゲー
ト絶縁膜６の上に前記ゲート電極５と対向させて形成さ
れたｉ型半導体膜７と、このｉ型半導体膜７のチャンネ
ル領域となる中央部の上に設けられたブロッキング絶縁
膜８と、前記ｉ型半導体膜７の両側部の上にｎ型半導体
膜９を介して形成されたソース電極１０およびドレイン
電極１１とからなっている。

【００４７】なお、この実施例では、前記書込み用ＴＦ
Ｔ４を前記書込み用ゲート配線１２の上に形成し、前記
書込み用ゲート配線１２の各書込み用ＴＦＴ４に対応す
る部分をそれぞれ前記書込み用ＴＦＴ４のゲート電極５
とするとともに、前記リセット用ＴＦＴ４Ｒを前記リセ
ット用ゲート配線１２Ｒの上に形成し、前記リセット用
ゲート配線１２Ｒの各リセット用ＴＦＴ４Ｒに対応する
部分をそれぞれ前記リセット用ＴＦＴ４Ｒのゲート電極
５としている。

【００４８】また、図４では前記ソース電極１０とドレ
イン電極１１を単層膜として示しているが、このソース
電極１０とドレイン電極１１は、前記ｎ型半導体膜９と
のコンタクト層であるクロム膜と、その上に形成された
アルミニウム系合金膜とからなっている。

【００４９】前記書込み用ドレイン配線１３とリセット
用ドレイン配線１３Ｒは、前記ゲート絶縁膜６の上に形
成されており、前記書込み用ドレイン配線１３は、各画
素電極列の一側（図２おいて左側）にそれぞれ沿わせて
設けられ、前記リセット用ドレイン配線１３Ｒは、各画
素電極列の他側（図２おいて右側）にそれぞれ沿わせて
設けられている。

【００５０】この書込み用ドレイン配線１３Ｒとリセッ
ト用ドレイン配線１３Ｒは、前記書込み用およびリセッ
ト用ＴＦＴ４，４Ｒのソース，ドレイン電極１０，１１
と同じ金属膜（クロム膜とその上に形成されたアルミニ
ウム系合金膜との積層膜）により形成されており、前記
書込み用ＴＦＴ４のドレイン電極１１は、前記書込み用
ドレイン配線１３に一体に形成され、前記リセット用Ｔ
ＦＴ４Ｒのドレイン電極１１は、前記リセット用ドレイ
ン配線１３Ｒに一体に形成されている。

【００５１】なお、前記書込み用およびリセット用ドレ
イン配線１３，１３Ｒａは、その抵抗による前記画像デ
ータ信号およびリセット信号の電位降下をできるだけ小
さくするため、前記書込み用およびリセット用ゲート配
線１２，１２Ｒの膜厚よりも充分に厚い膜厚、例えば
０．４２５μｍの膜厚に形成されている。

【００５２】また、前記リセット用ゲート信号供給配線
１４は、前記ゲート絶縁膜６の上に、前記ＴＦＴ４，４
Ｒのソース，ドレイン電極１０，１１と同じ金属膜によ
り前記ドレイン配線１３，１３Ｒと平行に形成されてお
り（図８参照）、前記ゲート絶縁膜６に設けられたコン
タクト孔において前記複数のリセット用ゲート配線１２
Ｒに接続されている。

【００５３】一方、前記リセット信号供給配線１５は、
後側基板１の基板面に、前記書込み用およびリセット用
ゲート配線１２，１２Ｒと同じ金属膜により前記ゲート
配線１２，１２Ｒと平行に形成されており（図９参
照）、前記複数のリセット用ドレイン配線１３Ｒは、前
記ゲート絶縁膜６に設けられたコンタクト孔において前
記リセット信号供給配線１５に接続されている。

【００５４】そして、前記画素電極３は、前記ゲート絶
縁膜６の上にＩＴＯ膜等の透明導電膜により形成されて
おり、この画素電極３の上下の縁部のうち、一方の縁部
に前記書込み用ＴＦＴ４のソース電極１０が接続され、
他方の縁部に前記リセット用ＴＦＴ４Ｒのソース電極１
０が接続されている。

【００５５】さらに、前記後側基板１の内面には、静電
気による前記書込み用ＴＦＴ４およびリセット用ＴＦＴ
４Ｒのゲート―ドレイン間の絶縁破壊や短絡を防ぐため
の短絡配線１６と保護素子１７が設けられている。

【００５６】前記短絡配線１６は、画素電極形成領域を
取り囲んで設けられており、前記保護素子１７は、前記
画素電極形成領域の外側に、前記複数の書込み用および
リセット用ゲート配線１２，１２Ｒと前記複数の書込み
用およびリセット用ドレイン配線１３，１３Ｒの各配線
毎に、これらの配線１２，１２Ｒ，１３，１３Ｒと前記
短絡配線１６との間に介在させて設けられている。

【００５７】なお、前記短絡配線１６のうち、行方向に
沿う配線、つまり前記書込み用およびリセット用ゲート
配線１２，１２Ｒと平行な配線１６ａは、後側基板１の
基板面に前記ゲート配線１２，１２Ｒと同じ金属膜によ
り形成されており、列方向に沿う配線、つまり前記書込
み用およびリセット用ドレイン配線１３Ｒと平行な配線
１６ｂは、前記ゲート絶縁膜６の上に前記ドレイン配線
１３，１３Ｒと同じ金属膜により形成され、前記ゲート
絶縁膜６に設けられたコンタクト孔において前記行方向
に沿う配線１６ａと接続されている。

【００５８】また、前記保護素子１７は、２端子の非線
型抵抗素子、例えば薄膜ダイオードであり、この保護素
子１７は、後側基板１の内面にその全体にわたって形成
された前記ゲート絶縁膜６の上に形成されている。

【００５９】図５は液晶セルの保護素子１７が設けられ
た部分の拡大断面図であり、前記保護素子１７は、前記
ゲート絶縁膜６の上に形成されたｉ型半導体膜１８と、
このｉ型半導体膜１８の中央部の上に設けられたブロッ
キング絶縁膜１９と、前記ｉ型半導体膜１８の両側部の
上にｎ型半導体膜２０を介して形成された一対の電極２
１，２２とからなっており、その一方の電極が前記短絡
配線１６に接続され、他方の電極が、前記複数の書込み
用およびリセット用ゲート配線１２，１２Ｒと前記複数
の書込み用およびリセット用ドレイン配線１３，１３Ｒ
のいずれかに接続されている。

【００６０】なお、前記短絡配線１６のうちの基板面に
形成された行方向に沿う配線１６ａに接続される保護素
子１７の電極２１または２２は、前記ゲート絶縁膜６に
設けられたコンタクト孔において配線１６ａに接続さ
れ、ゲート絶縁膜６上に形成された列方向に沿う配線１
６ｂに接続される保護素子１７の電極２１または２２
は、前記配線１６ａと一体に形成されている。

【００６１】また、前記基板面に形成された書込み用ゲ
ート配線１２およびリセット用ゲート配線１２Ｒに接続
される保護素子１７の電極２１または２２は、前記ゲー
ト絶縁膜６に設けられたコンタクト孔において前記ゲー
ト配線１２，１２Ｒに接続され、ゲート絶縁膜６上に形
成された書込み用ドレイン配線１３およびリセット用ド
レイン配線１３Ｒに接続される保護素子１７の電極２１
または２２は、前記ドレイン配線１３，１３Ｒと一体に
形成されている。

【００６２】また、前記後側基板１の内面には、前記短
絡配線１６を接地電位に接続するための接地配線２３
が、前記枠状シール材３９に対応させて設けられてい
る。

【００６３】図１において、二点鎖線で囲まれた矩形領
域Ａは、前記複数の画素電極３がマトリックス状に配列
する表示エリア、この表示エリアＡの右側の二点鎖線で
囲まれた外側に向かって幅が狭くなる領域Ｂは、前記書
込み用ゲート配線１２の導出領域、前記表示エリアＡの
下側の二点鎖線で囲まれた外側に向かって幅が狭くなる
領域Ｃは、前記書込み用ドレイン配線１３の導出領域で
あり、前記接地配線２３は、後側基板１の上縁部および
前記書込み用データ配線１２が導出された端子配列部１
ａとは反対側の側縁部に対応する部分と、前記書込み用
ゲート配線１２の導出領域Ｂと前記書込み用ドレイン配
線１３の導出領域Ｃとの間に対応する部分とに設けられ
ている。

【００６４】これらの接地配線２３にはそれぞれ短絡配
線接続用リード部２３ａが形成されており、この配線接
続用リード部２３ａを介して前記短絡配線１６に接続さ
れている。

【００６５】なお、前記接地配線２３は、例えば、後側
基板１の基板面に前記ゲート配線１２，１２Ｒと同じ金
属膜により形成されており、この接地配線２３の短絡配
線接続用リード部２３ａは、前記短絡配線１６のうち、
基板面に前記ゲート配線１２，１２Ｒと同じ金属膜によ
り形成された行方向に沿う配線１６ａと一体に形成され
ている。

【００６６】そして、これらの接地配線２３はそれぞ
れ、前記端子配列部１ａ，１ｂのいずれかに導出されて
おり、その導出端に、図示しない接地電位に接続される
端子２３ｂが形成されている。

【００６７】また、上述したリセット用ゲート信号供給
配線１４およびリセット信号供給配線１５には、図１お
よび図２に示したように、前記端子配列部１ａ，１ｂに
導出される一端側に、枠状シール材３９に対応する延長
部１４ｂ，１５ｂが一体に形成されている。

【００６８】なお、前記枠状シール材３９は、図１に二
点鎖線で示したように、前記複数の画素電極３がマトリ
ックス状に配列する表示エリアＡの周囲を所定のスペー
スを存して囲むように設けられており、この枠状シール
材３９の各辺部のうち、前記後側基板１の端子配列部１
ａ，１ｂに沿う２つの辺部以外の辺部、例えば前記書込
み用ゲート配線１２が導出された端子配列部１ａとは反
対側の辺部に、その辺部を部分的に欠落させて形成され
た液晶注入口４０が設けられている。

【００６９】そして、前記リセット用ゲート信号供給配
線１４の枠状シール材３９に対応する延長部１４ｂは、
前記リセット用ゲート信号供給配線１４から前記書込み
用ゲート配線１２の導出領域Ｂの近傍にわたって形成さ
れており、前記リセット信号供給配線１５の枠状シール
材３９に対応する延長部１５ｂは、前記書込み用ドレイ
ン配線１３の導出領域Ｂの近傍から前記液晶注入口４０
の近傍にわたって形成されている。

【００７０】また、前記接地配線２３のうち、後側基板
１の上縁部および書込み用データ配線１２が導出された
端子配列部１ａとは反対側の側縁部に対応する一方の接
地配線２３は、前記書込み用ゲート配線１２の近傍から
前記液晶注入口４０の近傍にわたって形成されており、
書込み用ゲート配線１２の導出領域Ｂと書込み用ドレイ
ン配線１３の導出領域Ｃとの間に対応する他方の接地配
線２３は、前記書込み用ゲート配線１２の導出領域Ｂの
近傍から前記書込み用ドレイン配線１３の導出領域Ｃの
近傍にわたって形成されている。

【００７１】さらに、前記後側基板１の内面には、前記
複数の画素電極３にそれぞれ対応する部分に開口が形成
されたオーバーコート絶縁膜２４が基板全体にわたって
設けられており、前記端子配列部１ａ，１ｂに導出され
た複数の書込み用ゲート配線１２および書込み用ドレイ
ン配線１３と、リセット用ゲート信号供給配線１４およ
びリセット信号供給配線１５と、接地配線２３の導出端
に形成された端子１２ａ，１３ａ，１４ａ，１５ａ，２
３ｂは、それぞれ、その上のオーバーコート絶縁膜２４
または前記ゲート絶縁膜６と前記オーバーコート絶縁膜
２４の両方に開口を設けることにより露出されている。

【００７２】図６は図１のVI―VI線に沿う拡大断面図、
図７は図１のVII―VII線に沿う拡大断面図、図８は図１
のVIII―VIII線に沿う拡大断面図、図９は図１のIX―IX
線に沿う拡大断面図であり、前記複数の書込み用ゲート
配線１２および書込み用ドレイン配線１３の導出部と、
前記リセット用ゲート信号供給配線１４の導出部および
前記枠状シール材３９に対応する延長部１４ｂと、前記
リセット信号供給配線１５の導出部および前記枠状シー
ル材３９に対応する延長部１５ｂと、前記枠状シール材
３９に対応させて設けられた前記接地配線２３はそれぞ
れ、前記オーバーコート絶縁膜２４の前記枠状シール材
３９に対応する部分の膜面高さが同じになるように、同
じ厚さの積層構造とされている。

【００７３】すなわち、前記複数の書込み用ゲート配線
１２の導出部はそれぞれ、図６に示したように、その上
に前記ドレイン配線１３，１３Ｒと同じ金属膜からなる
疑似配線２５を設けた積層構造とされており、前記疑似
配線２５は、前記書込み用ゲート配線１２を覆って設け
られたゲート絶縁膜６の上に、前記書込み用ゲート配線
１２の導出部と同じ形状に形成されている。

【００７４】なお、前記書込み用ゲート配線１２は上述
したように極く薄い膜厚に形成されているため、この実
施例では、前記疑似配線２５を、前記書込み用ゲート配
線１２のドライバ接続端子１２ａの上まで延長させて形
成し、この疑似配線２５の端部を前記ゲート絶縁膜６に
設けられた開口内において前記ドライバ接続端子１２ａ
の上に直接積層することにより、前記ドライバ接続端子
１２ａの抵抗を小さくしている。

【００７５】また、前記複数の書込み用ドレイン配線１
３の導出部はそれぞれ、図７に示したように、その下に
前記ゲート配線１２，１２Ｒと同じ金属膜からなる疑似
配線２６を設けた積層構造とされており、前記疑似配線
２６は、前記ゲート絶縁膜６の下、つまり後側基板１の
基板面に、前記書込み用ドレイン配線１３の導出部と同
じ形状に形成されている。

【００７６】一方、前記リセット用ゲート信号供給配線
１４は、上述したように、ゲート絶縁膜６の上に前記ド
レイン配線１３，１３Ｒと同じ金属膜により形成されて
おり、前記ゲート絶縁膜６に設けられたコンタクト孔に
おいて、基板面に設けられた複数のリセット用ゲート配
線１２Ｒと接続されている。

【００７７】そして、このリセット用ゲート信号供給配
線１４の導出部と前記枠状シール材３９に対応する延長
部１４ｂは、図８に示したように、その下に前記ゲート
配線１２，１２Ｒと同じ金属膜からなる疑似配線２７を
設けた積層構造とされており、前記疑似配線２７は、前
記ゲート絶縁膜６の下、つまり後側基板１の基板面に、
前記リセット用ゲート信号供給配線１４の導出部および
枠状シール材３９に対応する延長部１４ｂと同じ形状に
形成されている。

【００７８】また、前記リセット信号供給配線１５は、
上述したように、基板面に前記ゲート配線１２，１２Ｒ
と同じ金属膜により形成されており、前記ゲート絶縁膜
６に設けられたコンタクト孔において、前記ゲート絶縁
膜６の上に設けられた複数のリセット用ゲート配線１２
Ｒと接続されている。

【００７９】そして、このリセット信号供給配線１５の
導出部と前記枠状シール材３９に対応する延長部１５ｂ
は、その部分の断面は図示していないが、上述した書込
み用ゲート配線１２の枠状シール材３９の導出部（図６
参照）と同様に、その上に前記ドレイン配線１３，１３
Ｒと同じ金属膜からなる疑似配線を設けた積層構造とさ
れており、その疑似配線は、前記ゲート絶縁膜６の上
に、前記書込み用ゲート配線１２の導出部および枠状シ
ール材３９に対応する延長部１５ｂと同じ形状に形成さ
れている。

【００８０】さらに、前記枠状シール材３９に対応させ
て設けられた接地配線２３は、上述したように、例えば
基板面に前記ゲート配線１２，１２Ｒと同じ金属膜によ
り形成されており、この接地配線２３に形成された短絡
配線接続用リード部２３ｂを介して前記短絡配線１６に
接続されている。

【００８１】そして、この接地配線２３は、図９に示し
たように、その上に前記ドレイン配線１３，１３Ｒと同
じ金属膜からなる疑似配線２８を設けた積層構造とされ
ており、前記疑似配線２８は、前記ゲート絶縁膜６の上
に、前記接地配線２３の前記短絡配線接続用リード部２
３ｂを除く部分と同じ形状に形成され、前記ゲート絶縁
膜６により覆われている。

【００８２】このように、前記複数の書込み用ゲート配
線１２および書込み用ドレイン配線１３の導出部と、前
記リセット用ゲート信号供給配線１４の導出部および枠
状シール材３９に対応する延長部１４ｂと、前記リセッ
ト信号供給配線１５の導出部および前記枠状シール材３
９に対応する延長部１５ｂと、前記枠状シール材３９に
対応させて設けられた前記接地配線２３はそれぞれ、同
じ厚さの積層構造とされており、したがって、前記オー
バーコート絶縁膜２４の前記枠状シール材３９に対応す
る部分の膜面は同じ高さになっている。

【００８３】なお、この実施例では、前記接地配線２３
を基板面にゲート配線１２，１２Ｒと同じ金属膜により
形成し、この接地配線２３に対応する疑似配線２８を前
記ゲート絶縁膜６の上にドレイン配線１３，１３Ｒと同
じ金属膜により形成しているが、それと逆に、前記接地
配線２３を前記ゲート絶縁膜６の上にドレイン配線１
３，１３Ｒと同じ金属膜により形成し、この接地配線２
３に対応する疑似配線２８を基板面にゲート配線１２，
１２Ｒと同じ金属膜により形成してもよい。

【００８４】そして、前記後側基板１の最も内面、つま
り前記オーバーコート絶縁膜２４の上には、前記枠状シ
ール材３９により囲まれた領域の全体にわたって、ポリ
イミド等からなる配向膜２９が設けられている。

【００８５】次に、前側基板２について説明すると、こ
の前側基板２の内面（後側基板１との対向面）には、前
記複数の画素電極３と対向する一枚膜状の対向電極３０
と、前記複数の画素電極３の間の領域に対応する遮光膜
３１とが設けられるとともに、最も内面に配向膜３２が
設けられている。

【００８６】前記遮光膜３１は、前記複数の画素電極３
と対応する領域に、それぞれ開口が設けられた格子状膜
であり、前側基板１の基板面に、前記枠状シール材３２
の外周縁よりも僅かに内側の領域に対応させて形成され
ている。

【００８７】なお、図４〜図９では前記遮光膜３１を単
層膜として示しているが、この遮光膜３１は、前記基板
面に形成された酸化クロム膜とその上に形成されたクロ
ム膜とからなっている。

【００８８】また、前記対向電極３０は、ＩＴＯ膜等の
透明導電膜からなっており、この対向電極３０は、前記
遮光膜３１を覆って、前記遮光膜３１と同じ外形に形成
されている。

【００８９】なお、図では省略しているが、前記対向電
極３０には、前記枠状シール材３９に対応する部分また
は前記枠状シール材３９の外側に導出された複数のクロ
ス接続部が形成され、前記後側基板１の内面には、前記
対向電極３０の複数のクロス接続部に対応するクロス電
極と、このクロス電極から端子配列部１ａ，１ｂの一方
または両方に導出された対向電極用端子とが設けられて
おり、前記対向電極３０のクロス接続部は、前記枠状シ
ール材３９内またはその外側に設けられた導電性クロス
材により前記クロス電極に接続されている。

【００９０】また、前記配向膜３２はポリイミド等から
なっており、この配向膜３２は、前記対向電極３０の上
に、前記枠状シール材３９により囲まれた領域の全体に
わたって形成されている。

【００９１】さらに、前記後側基板１と前側基板２のい
ずれか一方、例えば前側基板２の内面には、前記複数の
画素電極３がマトリックス状に配列する表示エリアＡ内
と、前記表示エリアの外側とにそれぞれ、複数の柱状ス
ペーサ３３，３４が所定のピッチで設けられている。

【００９２】以下、前記表示エリアＡに設けられた複数
の柱状スペーサ３３を表示エリア内スペーサと言い、前
記前記表示エリアＡの外側に設けられた複数の柱状スペ
ーサ３４を表示エリア外スペーサと言う。

【００９３】図１において、破線で囲まれた領域Ｓａ，
Ｓｂは、前記表示エリア内スペーサ３３の形成領域と、
前記表示エリア外スペーサ３４の形成領域を示してお
り、前記表示エリア内スペーサ３３は、図３に示したよ
うに、前記複数の画素電極３と書込み用およびリセット
用ＴＦＴ４，４Ｒを避けて、前記書込み用ＴＦＴ４およ
びリセット用ＴＦＴ４Ｒの側方に、前記ＴＦＴ４，４Ｒ
の配列ピッチと同じピッチで設けられている。

【００９４】また、前記表示エリア外スペーサ３４は、
前記表示エリアＡと枠状シール材３９との間の領域に、
前記書込み用ゲート配線１２の導出領域Ｂおよび書込み
用ドレイン配線１３の導出領域Ｃと、前記リセット用ゲ
ート信号供給配線１４およびリセット信号供給配線１５
と、短絡配線１６および保護素子１７と、前記接地配線
２３とを避けて、前記表示エリア内スペーサ３３の配列
ピッチと同じピッチで設けられている。

【００９５】前記複数の表示エリア内スペーサ３３は、
前記前側基板２の表示エリアＡの内面に、前記複数の表
示エリア内スペーサ３３にそれぞれ対応させて形成され
た複数のスペーサ支持部（以下、エリア内スペーサ支持
部と言う）３５の上に形成されており、前記表示エリア
外スペーサ３４は、前記前側基板２の表示エリアＡと枠
状シール材３９との間の領域の内面に、前記複数の表示
エリア外スペーサ３４にそれぞれ対応させて、前記エリ
ア内スペーサ支持部３５と同じ高さに形成された複数の
スペーサ支持部（以下、エリア外スペーサ支持部と言
う）３６上に形成されている。

【００９６】この実施例では、前記前側基板２の内面に
設けられた対向電極３０の表示エリア内スペーサ３３お
よび表示エリア外スペーサ３４にそれぞれ対応する部分
に開口を設けることにより、前記エリア内スペーサ支持
部３５とエリア外スペーサ支持部３６をそれぞれ、前記
前側基板２の基板面に設けられた遮光膜３１により形成
している。

【００９７】そして、前記複数の表示エリア内スペーサ
３３と複数の表示エリア外スペーサ３４は、前側基板２
の内面に前記遮光膜３１と対向電極３０とを形成し、前
記対向電極３０の前記表示エリア内スペーサ３３および
表示エリア外スペーサ３４に対応する部分を開口させて
前記遮光膜３１からなる複数のエリア内スペーサ支持部
３５およびエリア外スペーサ支持部３６を形成した後、
この前側基板２の内面上に、例えばフォトレジストから
なる樹脂材料を、スピンコート法により、前記表示エリ
ア内スペーサ３３および表示エリア外スペーサ３４の高
さに応じた膜厚に塗布し、その樹脂膜をフォトグラフィ
法により表示エリア内スペーサ３３および表示エリア外
スペーサ３４の形状にパターニングすることにより、前
記複数のエリア内スペーサ支持部３５および複数のエリ
ア外スペーサ支持部３６の上に、同じ高さに形成されて
いる。

【００９８】なお、前記前側基板２の最も内面に設けら
れた配向膜３２は、前記表示エリア内スペーサ３３およ
び表示エリア外スペーサ３４の形成後に形成されてお
り、したがって、前記複数の表示エリア内スペーサ３３
と表示エリア外スペーサ３４は、いずれも前記配向膜３
２により覆われている。

【００９９】一方、後側基板１の内面には、前記表示エ
リアＡ内に、前記複数の表示エリア内スペーサ３３にそ
れぞれ対応させて複数のスペーサ当接部（以下、エリア
内スペーサ当接部と言う）３７が形成されるとともに、
前記表示エリアＡと枠状シール材３９との間の領域に、
前記複数の表示エリア外スペーサ３４にそれぞれ対応さ
せて複数のスペーサ当接部（以下、エリア外スペーサ当
接部と言う）３８が、前記エリア内スペーサ当接部３７
と同じ高さに形成されている。

【０１００】この実施例では、図３および図４、図５、
図８、図９に示したように、前記書込み用およびリセッ
ト用ゲート配線１２，１２Ｒと前記書込み用およびリセ
ット用ドレイン配線１３，１３Ｒとを、前記表示エリア
内スペーサ３３を避けて形成するとともに、前記ゲート
絶縁膜６とオーバーコート絶縁膜２４の前記表示エリア
内スペーサ３３および表示エリア外スペーサ３４にそれ
ぞれ対応する部分に開口を設けることにより、このゲー
ト絶縁膜６とオーバーコート絶縁膜２４とを前記表示エ
リア内スペーサ３３および表示エリア外スペーサ３４を
避けて形成し、前記エリア内スペーサ当接部３７とエリ
ア外スペーサ当接部３８を、前記後側基板２の最も内面
に設けられた配向膜２９により形成している。

【０１０１】なお、この実施例では、図３に示したよう
に、前記表示エリア内スペーサ３３を、前記書込み用Ｔ
ＦＴ４およびリセット用ＴＦＴ４Ｒと前記書込み用およ
びリセット用ドレイン配線１３，１３Ｒとの間に設けて
おり、したがって、前記書込み用およびリセット用ドレ
イン配線１３，１３Ｒは前記表示エリア内スペーサ３３
に対応する部分を避けて形成されている。

【０１０２】そして、この実施例では、前記書込み用お
よびリセット用ゲート配線１２，１２Ｒの前記表示エリ
ア内スペーサ３３に対応する部分を切欠することによ
り、この書込み用およびリセット用ゲート配線１２，１
２Ｒを、前記表示エリア内スペーサ３３を避けて形成し
ている。

【０１０３】この液晶セルは、前記後側基板１と前側基
板２のいずれか一方の内面に、熱硬化性樹脂からなるシ
ール材３９を、液晶注入口４０となる部分を欠落させた
枠状に印刷した後、これらの基板１，２を重ね合わせて
加圧することにより、前側基板１の内面に設けられた前
記複数の表示エリア内スペーサ３３および表示エリア外
スペーサ３４を、後側基板１の内面に形成された前記エ
リア内スペーサ当接部３７およびエリア外スペーサ当接
部３８に、これらのスペーサ３３，３４を覆う配向膜３
２を介して当接させて後側基板１と前側基板２との基板
間隔（基板面間の間隔）ｄ_０を前記スペーサ３３，３４
により規定し、その状態で前記シール材３９を硬化させ
ることにより組立てられる。

【０１０４】なお、この実施例では、上述したように、
オーバーコート絶縁膜２４の前記枠状シール材３９に対
応する部分の膜面を同じ高さにしているため、上記液晶
セルの組立てにおける枠状シール材３９の潰れ広がり量
をその全周にわたって均等にし、前記枠状シール材３９
の形状の乱れを防ぐことができる。

【０１０５】この実施例の液晶セルは、例えば、液晶分
子を一方向にホモジニアス配向させたホモジニアス配向
型液晶表示素子用のものであり、後側基板１と前側基板
２の最も内面にそれぞれ設けられた配向膜２９，３２
は、ほぼ平行で且つ互いに逆向きに配向処理されてい
る。

【０１０６】そして、前記ホモジニアス配向型液晶表示
素子は、上記液晶セル内（一対の基板１，２間の枠状シ
ール材３９により囲まれた領域）に液晶注入口４０から
真空注入法により液晶を注入して前記液晶注入口４０を
封止するとともに、前記液晶セルの一対の基板１，２の
外面にそれぞれ偏光板を配置し、いずれか一方の基板と
その基板側の前記偏光板との間に、表示のコントラスト
を高くするとともに視野角を広くするための位相板を配
置して構成される。

【０１０７】この実施例の液晶セルは、前記表示エリア
Ａ内に複数の表示エリア内スペーサ３３を所定のピッチ
（書込み用およびリセット用ＴＦＴ４，４Ｒの配列ピッ
チと同じピッチ）で設けるとともに、前記表示エリアＡ
の外側（表示エリアＡと枠状シール材３９との間の領
域）に、複数の表示エリア外スペーサ３４を所定のピッ
チ（表示エリア内スペーサ３３の配列ピッチと同じピッ
チ）で設け、前記複数の表示エリア内スペーサ３３と表
示エリア外スペーサ３４をそれぞれ、前側基板２の内面
に前記複数の表示エリア内スペーサ３３および表示エリ
ア外スペーサ３４にそれぞれ対応させて形成された同じ
高さの複数のスペーサ支持部３５，３６の上に同じ高さ
に形成するとともに、後側基板１に、前記複数の表示エ
リア内スペーサ３３および表示エリア外スペーサ３４に
それぞれ対応する複数のスペーサ当接部３７，３８を同
じ高さに形成し、前記複数の表示エリア内スペーサ３３
と表示エリア外スペーサ３４をそれぞれ前記複数のスペ
ーサ当接部３７，３８に当接させているため、前記基板
間隔ｄ_０を、前記表示エリアＡ内から表示エリア外にわ
たって前記表示エリア内スペーサ３３と表示エリア外ス
ペーサ３４とにより規定することができる。

【０１０８】そして、この液晶セルでは、前記複数の表
示エリア内スペーサ３３を、画素電極３と書込み用およ
びリセット用ＴＦＴ４，４Ｒを避けて形成するととも
に、書込み用およびリセット用ゲート配線１２，１２Ｒ
と書込み用およびリセット用ドレイン配線１３，１３Ｒ
の両方を前記表示エリア内スペーサ３３を避けて形成
し、さらに、前記表示エリア内スペーサ３３と前記表示
エリア外スペーサ３４とを、前記前側基板２の内面に形
成された遮光膜３１からなるエリア内スペーサ支持部３
５およびエリア外スペーサ支持部３６の上に形成し、こ
れらのスペーサ３３，３４を、後側基板１の内面に形成
された配向膜２９からなるエリア内スペーサ当接部３７
およびエリア外スペーサ当接部３８に当接させているた
め、前記表示エリア内スペーサ３３および表示エリア外
スペーサ３４の高さを極端に小さくしなくても、これら
のスペーサ３３，３４により規定される基板間隔ｄ_０を
小さくし、複数の画素電極３と対向電極３０とが互いに
対向する複数の画素部の基板間ギャップ（配向膜２９，
３２間の間隔）ｄを狭くすることができる。

【０１０９】すなわち、例えば後側基板１の内面に設け
られたゲート絶縁膜６の膜厚を０．２５μｍ、画素電極
３の膜厚を０．０５μｍ、その上の配向膜２９の膜厚を
０．０５μｍとし、前側基板２の内面に設けられた対向
極３０の膜厚を０．１４μｍ、その上の配向膜３２の膜
厚を０．０５μｍとすると、前記画素部の基板間ギャッ
プｄを例えば１．５μｍにするには、前記表示エリア内
スペーサ３３および表示エリア外スペーサ３４を、前記
基板間隔ｄ_０を２．０４μｍに規定できる高さに形成す
ればよい。

【０１１０】この実施例では、前側基板２の内面に設け
られた対向電極３０の表示エリア内スペーサ３３および
表示エリア外スペーサ３４に対応する部分に開口を設
け、前記前側基板２の基板面に形成された遮光膜３１に
よりエリア内スペーサ支持部３５およびエリア外スペー
サ支持部３６を形成しているため、前記エリア内スペー
サ支持部３５およびエリア外スペーサ支持部３６の高さ
は、前記遮光膜３１の膜厚と同じである。

【０１１１】また、この実施例では、後側基板２の内面
に設けられた配向膜２９によりエリア内スペーサ当接部
３７およびエリア外スペーサ当接部３８を形成している
ため、前記エリア内スペーサ当接部３７およびエリア外
スペーサ３８の高さは、前記配向膜２９の膜厚と同じで
ある。

【０１１２】そして、この実施例では、前側基板２の内
面に形成された前記遮光膜３１からなる複数のエリア内
スペーサ支持部３５およびエリア外スペーサ３６の上に
それぞれ表示エリア内スペーサ３３および表示エリア外
スペーサ３４を形成し、これらのスペーサ３３，３４
を、このスペーサ３３，３４を覆って設けられた配向膜
３２を介して後側基板１の内面に形成された配向膜２９
からなる複数のエリア内スペーサ当接部３７およびエリ
ア外スペーサ当接部３８にそれぞれ当接させているた
め、例えば前記遮光膜３１の膜厚を０．１７μｍとし、
前記配向膜２９，３２の膜厚を上記のようにそれぞれ
０．０５μｍとすると、前記基板間隔ｄ_０を２．０４μ
ｍに規定するために必要な表示エリア内スペーサ３３お
よび表示エリア外スペーサ３４の高さは、１．７７μｍ
である。

【０１１３】一方、表示エリア内スペーサ３３および表
示エリア外スペーサ３４は、上述したように、前側基板
２の内面上に、例えばフォトレジストからなる樹脂材料
を、スピンコート法により、前記表示エリア内スペーサ
３３および表示エリア外スペーサ３４の高さに応じた膜
厚に塗布し、所定の膜厚に塗布し、その樹脂膜をフォト
グラフィ法によりパターニングすることにより形成す
る。

【０１１４】その場合、前記樹脂材料の塗布厚は、前記
樹脂材料の粘性に応じて基板２の回転速度と回転時間を
調整することによりコントロールするが、前記樹脂材料
の塗布厚を精度良くコントロールすることができる塗布
厚値は、０．５μｍ〜２．０μｍの範囲であり、それよ
りも塗布厚を厚くしたり薄くしたりすると、塗布厚にむ
らが生じ、その樹脂膜をパターニングすることにより形
成されたスペーサ３３，３４の高さが不均一になる。

【０１１５】しかし、この実施例では、基板間隔ｄ_０を
２．０４μｍに規定して画素部の基板間ギャップｄを
１．５μｍにするのに必要な表示エリア内スペーサ３３
および表示エリア外スペーサ３４の高さが上記のように
１．７７μｍであるため、前記樹脂材料の塗布厚は、そ
の厚さを精度良くコントロールすることができる０．５
μｍ〜２．０μｍの範囲内であり、したがって、前記樹
脂材料を均一な厚さに塗布し、前記複数の表示エリア内
スペーサ３３および表示エリア外スペーサ３４を均一な
高さに形成することができる。

【０１１６】そのため、この液晶セルによれば、画素部
の基板間ギャップｄを狭くし、しかも複数の表示エリア
内スペーサ３３および表示エリア外スペーサ３４を均一
な高さに形成して基板間隔ｄ_０を均一にし、複数の画素
部の基板間ギャップｄを均一にすることができ、したが
って、この液晶セル内に液晶を注入して製造される液晶
表示素子に表示むらを生じさせることは無い。

【０１１７】なお、前記画素部の基板間ギャップｄは、
上述した１．５μｍに限らず、前記表示エリア内スペー
サ３３の高さを選択することにより任意に設定すること
ができる。

【０１１８】前記画素部の基板間ギャップｄは、０．７
μｍ〜２．２μｍ、望ましくは１．０μｍ〜１．７３μ
ｍの範囲が好ましく、この範囲であれば、液晶表示素子
の応答速度を充分速くすることができるとともに、前記
画素部の基板間ギャップｄが狭すぎないため、液晶表示
素子の液晶の屈折率異方性Δｎと液晶層厚（画素部の基
板間ギャップ）ｄとの積Δｎｄの値を所定の値にするた
めの適切な液晶材料の選択や、液晶表示素子の製造が容
易である。

【０１１９】一方、上記実施例の液晶セルにおける表示
エリア内スペーサ３３および表示エリア外スペーサ３４
の高さは０．５μｍ〜２．０μｍの範囲が望ましく、こ
の範囲内の高さであれば、前記複数の表示エリア内スペ
ーサ３３および表示エリア外スペーサ３４を均一な高さ
に形成することができる。

【０１２０】したがって、この実施例の液晶セルの好ま
しい画素部の基板間ギャップｄは０．７μｍ〜１．７３
μｍの範囲であり、前記画素部の基板間ギャップｄがこ
の範囲であれば、前記複数の表示エリア内スペーサ３３
および表示エリア外スペーサ３４を均一な高さに形成し
て基板間隔ｄ_０を均一にし、複数の画素部の基板間ギャ
ップｄを均一にすることができる。

【０１２１】なお、上記実施例では、書込み用およびリ
セット用ゲート配線１２，１２Ｒと書込み用およびリセ
ット用ドレイン配線１３，１３の両方を表示エリア内ス
ペーサ３３を避けて形成しているが、前記ゲート配線１
２，１２Ｒとドレイン配線１３，１３のいずれか一方
は、前記表示エリア内スペーサ３３に対応していてもよ
く、その場合は、前記ゲート配線１２，１２Ｒとドレイ
ン配線１３，１３のうち、膜厚の厚いドレイン配線１
３，１３を表示エリア内スペーサ３３を避けて形成し、
膜厚の薄いゲート配線１２，１２Ｒを前記表示エリア内
スペーサ３３に対応させるのが望ましい。

【０１２２】図１０〜図１５はこの発明の液晶セルの第
２の実施例を示しており、図１０は液晶セルの平面図、
図１１は前記液晶セルの後側基板の表示エリア内の一部
分の拡大平面図、図１２は図１１のXII―XII線に沿う拡
大断面図、図１３は図１０のXIII―XIII線に沿う拡大断
面図、図１４は図１０のXIV―XIV線に沿う拡大断面図、
図１５は図１０のXV―XV線に沿う拡大断面図である。な
お、この実施例において、上述した第１の実施例と同じ
ものについては、図に同符号を付してその説明を省略す
る。

【０１２３】この実施例の液晶セルは、表示エリア内ス
ペーサ３３を、書込み用ＴＦＴ４およびリセット用ＴＦ
Ｔ４Ｒと書込み用およびリセット用ドレイン配線１３，
１３Ｒとの間に、書込み用およびリセット用ゲート配線
１２，１２Ｒに対応させて設けたものであり、前記書込
み用およびリセット用ドレイン配線１３，１３Ｒは、前
記表示エリア内スペーサ３３を避けて形成されている。

【０１２４】そして、この実施例では、オーバーコート
絶縁膜２４の前記表示エリア内スペーサ３３に対応する
部分に開口を設けることにより、このオーバーコート絶
縁膜２４を前記表示エリア内スペーサ３３を避けて形成
し、前記書込み用およびリセット用ゲート配線１２，１
２Ｒと、その上のゲート絶縁膜６と、その上の配向膜２
９とにより、エリア内スペーサ当接部３７ａを形成して
いる。

【０１２５】さらに、この実施例では、複数の表示エリ
ア外スペーサ３４を、図１０にその形成領域Ｓｂを破線
で囲んで示したように、表示エリアＡと枠状シール材３
９との間の領域にその全周にわたって所定のピッチ（例
えば表示エリア内スペーサ３３の配列ピッチと同じピッ
チ）で設けている。

【０１２６】これらの表示エリア外スペーサ３４はそれ
ぞれ、前側基板２の内面に前記遮光膜３１により前記エ
リア内スペーサ支持部３５と同じ高さに形成された複数
のエリア内スペーサ支持部３５の上に、前記表示エリア
内スペーサ３３と同じ高さに形成されている。

【０１２７】また、後側基板１の内面には、前記複数の
表示エリア外スペーサ３４にそれぞれ対応させて、複数
のエリア外スペーサ支持部３８ａが、前記エリア内スペ
ーサ当接部２７ａと同じ高さに形成されている。

【０１２８】すなわち、この実施例では、図１３に示し
たように、書込み用ゲート配線１２の導出部の上（ゲー
ト絶縁膜６の上）に形成されたドレイン配線１３，１３
Ｒと同じ金属膜からなる疑似配線２５とオーバーコート
絶縁膜２４の前記表示エリア外スペーサ３４に対応する
部分に開口を設けるとともに、書込み用ドレイン配線１
２の導出部の下（ゲート絶縁膜６の下）に形成された前
記ゲート配線１２，１２Ｒと同じ金属膜からなる疑似配
線２６（図７参照）と前記オーバーコート絶縁膜２４の
前記表示エリア外スペーサ３４に対応する部分に開口を
設けることにより、書込み用ゲート配線１２の導出領域
Ｂおよび書込み用ドレイン配線１３の導出領域Ｃのエリ
ア外スペーサ支持部３８ａをそれぞれ、前記書込み用ゲ
ート配線１２の導出部または書込み用ドレイン配線１３
の導出部と前記ゲート絶縁膜６とその上の配向膜２９と
により形成している。

【０１２９】また、この実施例では、図１０および図１
４に示したように、書込み用およびリセット用ドレイン
配線１３，１３Ｒと同じ金属膜からなるリセット用ゲー
ト信号供給配線１４を、枠状シール材３９に対応する部
分から前記表示エリア外スペーサ３４の形成領域Ｓｂに
対応する部分にわたる幅に形成するとともに、このリセ
ット用ゲート信号供給配線１４の全体を、その下（ゲー
ト絶縁膜６の下）に書込み用およびリセット用ゲート配
線１２，１２Ｒと同じ金属膜からなる疑似配線２７を設
けた積層構造とし、前記リセット用ゲート信号供給配線
１４とオーバーコート絶縁膜２４の前記表示エリア外ス
ペーサ３４に対応する部分に開口を設けることにより、
前記リセット用ゲート信号供給配線１４に対応する領域
のエリア外スペーサ支持部３８ａを、前記疑似配線２７
と前記ゲート絶縁膜６とその上の配向膜２９とにより形
成している。

【０１３０】さらに、この実施例では、図１０および図
１５に示したように、前記ゲート配線１２，１２Ｒと同
じ金属膜からなるリセット信号供給配線１５を、前記表
示エリア外スペーサ３４の形成領域Ｓｂに対応する部分
にわたる幅に形成し、このリセット信号供給配線１５と
オーバーコート絶縁膜２４の前記表示エリア外スペーサ
３４に対応する部分に開口を設けることにより、前記リ
セット信号供給配線１５に対応する領域のエリア外スペ
ーサ支持部３８ａを、前記リセット信号供給配線１５と
前記ゲート絶縁膜６とその上の配向膜２９とにより形成
している。

【０１３１】この実施例の液晶セルは、表示エリアＡの
外側（表示エリアＡと枠状シール材３９との間の領域）
に、その全周にわたって複数の表示エリア外スペーサ３
４を所定のピッチで設け、複数の表示エリア内スペーサ
３３と前記複数の表示エリア外スペーサ３４をそれぞ
れ、前側基板２の内面に形成された同じ高さの複数のス
ペーサ支持部３５，３６の上に同じ高さに形成するとと
もに、後側基板１の内面に、前記複数の表示エリア内ス
ペーサ３３および表示エリア外スペーサ３４にそれぞれ
対応させて複数のスペーサ当接部３７ａ，３８ａを同じ
高さに形成し、前記複数の表示エリア内スペーサ３３と
表示エリア外スペーサ３４をそれぞれ前記複数のスペー
サ当接部３７ａ，３８ａに当接させているため、前記書
込み用ゲート配線１２および書込み用ドレイン配線１３
の導出領域Ｂ，Ｃの基板間隔ｄ_０も、前記表示エリア外
スペーサ３４により規定することができる。

【０１３２】そして、この実施例では、前側基板２の内
面に、遮光膜３１からなる同じ高さの複数のエリア内ス
ペーサ支持部３５およびエリア外スペーサ支持部３６を
形成し、その上に複数の表示エリア内スペーサ３３およ
び表示エリア外スペーサ３４を同じ高さに形成するとと
もに、後側基板１の内面に、ゲート配線１２，１２Ｒま
たはそれと同じ金属膜（書込み用ドレイン配線１３の導
出部に対応する疑似配線２６、リセット用ゲート信号供
給配線１４に対応する疑似配線２７、リセット信号供給
配線１５）とゲート絶縁膜６と配向膜２９とからなる複
数のエリア内スペーサ当接部３７ａおよびエリア外スペ
ーサ支持部３８ａを形成し、前記複数の表示エリア内ス
ペーサ３３および表示エリア外スペーサ３４を、これら
のスペーサ３３，３４を覆って設けられた配向膜３２を
介して前記複数のエリア内スペーサ当接部３７ａおよび
エリア外スペーサ支持部３８ａにそれぞれ当接させてい
るため、基板間隔ｄ_０を上述した第１の実施例の液晶セ
ルと同じに規定するために必要な表示エリア内スペーサ
３３および表示エリア外スペーサ３４の高さは、前記第
１の実施例よりも前記書込み用およびリセット用ゲート
配線１２，１２Ｒとゲート絶縁膜６との両方の膜厚分だ
け小さい高さである。

【０１３３】すなわち、対向電極３０と遮光膜３１と配
向膜２９，３２の膜厚が第１の実施例の液晶セルと同じ
（対向電極３０の膜厚が０．１４μｍ、遮光膜３１の膜
厚が０．１７μｍ、配向膜２９，３２の膜厚がそれぞれ
０．０５μｍ）であり、さらに、前記書込み用およびリ
セット用ゲート配線１２，１２Ｒの膜厚が０．２３μ
ｍ、前記ゲート絶縁膜６の膜厚が０，２５μｍであると
すると、例えば基板間隔ｄ_０を２．０４μｍに規定して
画素部の基板間ギャップｄを１．５μｍにするために必
要な表示エリア内スペーサ３３および表示エリア外スペ
ーサ３４の高さは、１．２９μｍである。

【０１３４】そのため、この１．２９μｍの高さの表示
エリア内スペーサ３３および表示エリア外スペーサ３４
を形成するための樹脂材料（フォトレジスト）の塗布厚
は、その厚さを精度良くコントロールすることができる
０．５μｍ〜２．０μｍの範囲内であり、したがって、
前記樹脂材料を均一な厚さに塗布し、前記複数の表示エ
リア内スペーサ３３および表示エリア外スペーサ３４を
均一な高さに形成することができる。

【０１３５】そのため、この液晶セルによれば、前記画
素部の基板間ギャップｄを狭くし、しかも前記複数の表
示エリア内スペーサ３３および表示エリア外スペーサ３
４を均一な高さに形成して基板間隔ｄ_０を均一にし、複
数の画素部の基板間ギャップｄを均一にすることができ
る。

【０１３６】なお、上述した第１の実施例で記載したよ
うに、前記画素部の基板間ギャップｄは、０．７μｍ〜
２．２μｍ、望ましくは１．０μｍ〜１．７３μｍの範
囲が好ましく、また、均一な高さに形成することができ
る表示エリア内スペーサ３３および表示エリア外スペー
サ３４の高さは０．５μｍ〜２．０μｍの範囲である。

【０１３７】したがって、この第２の実施例の液晶セル
の好ましい画素部の基板間ギャップｄは０．７１μｍ〜
２．２μｍの範囲であり、前記画素部の基板間ギャップ
ｄがこの範囲であれば、前記複数の表示エリア内スペー
サ３３および表示エリア外スペーサ３４を均一な高さに
形成して基板間隔ｄ_０を均一にし、複数の画素部の基板
間ギャップｄを均一にすることができる。

【０１３８】また、この実施例では、後側基板１の内面
のエリア内スペーサ当接部３７ａおよびエリア外スペー
サ当接部３８ａを、ゲート配線１２，１２Ｒまたはそれ
と同じ金属膜（書込み用ドレイン配線１３の導出部に対
応する疑似配線２６、リセット用ゲート信号供給配線１
４に対応する疑似配線２７、リセット信号供給配線１
５）と、ゲート絶縁膜６と、配向膜２９との積層膜によ
り形成しているが、これらのスペーサ当接部３７ａ，３
８ａは、前記ゲート配線１２，１２Ｒまたはそれと同じ
金属膜と、ゲート絶縁膜６と、オーバーコート絶縁膜２
４と、配向膜２９との積層膜により形成し、前記表示エ
リア内スペーサ３３および表示エリア外スペーサ３４の
高さを、上記実施例の高さよりも前記オーバーコート絶
縁膜２４の膜厚分だけ小さくしてもよい。

【０１３９】そのときの前記表示エリア内スペーサ３３
および表示エリア外スペーサ３４の高さは、前記オーバ
ーコート絶縁膜２４の膜厚を０．２０μｍとすると、例
えば基板間隔ｄ_０を上述したように２．０４μｍに規定
して画素部の基板間ギャップｄを１．５μｍにする場合
で１．０９μｍであり、したがって、前記表示エリア内
スペーサ３３および表示エリア外スペーサ３４を形成す
るための樹脂材料（フォトレジスト）の塗布厚は、その
厚さを精度良くコントロールすることができる０．５μ
ｍ〜２．０μｍの範囲内である。

【０１４０】また、上記第１および第２の実施例では、
前側基板２のエリア内スペーサ支持部３５およびエリア
外スペーサ当接部３６を遮光膜３１により形成している
が、これらのスペーサ当接部３７ａ，３８ａは、前記遮
光膜３１と対向電極３０との積層膜により形成し、前記
表示エリア内スペーサ３３および表示エリア外スペーサ
３４の高さを、前記対向電極３０の膜厚分だけ小さくし
てもよい。

【０１４１】そのときの前記表示エリア内スペーサ３３
および表示エリア外スペーサ３４の高さは、前記スペー
サ当接部３７ａ，３８ａをゲート配線１２，１２Ｒまた
はそれと同じ金属膜とゲート絶縁膜６とオーバーコート
絶縁膜２４と配向膜２９との積層膜により形成した場
合、前記対向電極３０の膜厚を０．０５μｍとすると、
例えば基板間隔ｄ_０を上述したように２．０４μｍに規
定して画素部の基板間ギャップｄを１．５μｍにする場
合で１．０４μｍであり、したがって、前記表示エリア
内スペーサ３３および表示エリア外スペーサ３４を形成
するための樹脂材料（フォトレジスト）の塗布厚は、そ
の厚さを精度良くコントロールすることができる０．５
μｍ〜２．０μｍの範囲内である。

【０１４２】ただし、前記エリア内スペーサ支持部３５
およびエリア外スペーサ支持部３６の高さと、前記エリ
ア内スペーサ当接部３７およびエリア外スペーサ当接部
３８の高さは、小さい方が好ましく、前記スペーサ支持
部３５，３６とスペーサ当接部３７，３８の高さが小さ
いほど、画素部の基板間ギャップｄをより狭くし、しか
も、前記表示エリア内スペーサ３３および表示エリア外
スペーサ３４を均一な高さに形成して基板間隔ｄ_０を均
一にし、前記画素部の基板間ギャップｄを均一にするこ
とができる。

【０１４３】したがって、前記表示エリア内スペーサ３
３および表示エリア外スペーサ３４は、上記第１および
第２の実施例のように遮光膜３１により形成するのが望
ましく、また、前記エリア内スペーサ当接部３７および
エリア外スペーサ当接部３８は、上記第１および第２の
実施例のように、ゲート配線１２，１２Ｒまたはそれと
同じ金属膜と、ゲート絶縁膜６と、配向膜２９との積層
膜により形成するのが望ましく、より好ましくは、上記
第１の実施例のように配向膜２９により形成するのが望
ましい。

【０１４４】図１６および図１７はこの発明の液晶セル
の第３の実施例を示しており、図１６は液晶セルの平面
図、図１７は図１６のXVII―XVII線に沿う拡大断面図で
ある。

【０１４５】この実施例の液晶セルは、リセット用ゲー
ト信号供給配線１４およびリセット信号供給配線１５と
接地配線２３とを、表示エリアＡにできるだけ近付けて
設ける形成することにより、枠状シール材３９を前側基
板２の外周縁との間にスペースをとって設け、複数の表
示エリア外スペーサ３４を、図１６にその形成領域Ｓｂ
を破線で囲んで示したように、前記枠状シール材３９の
外側に、その全周にわたって所定のピッチ（例えば表示
エリア内スペーサ３３の配列ピッチと同じピッチ）で設
けたものである。

【０１４６】この実施例では、前側基板２の前記枠状シ
ール材３９の外側の周縁部の内面に、遮光膜３１と同じ
金属膜からなる疑似電極３１ａを設けて複数のエリア外
スペーサ支持部３６ｂを形成し、その上に前記表示エリ
ア外スペーサ３４を表示エリア内スペーサ３３（図４参
照）と同じ高さに形成するとともに、これらの表示エリ
ア外スペーサ３４を、前側基板２の枠状シール材３９に
より囲まれた領域に設けられた配向膜３２と同じ膜厚の
疑似配向膜３２ａにより覆っている。

【０１４７】さらに、この実施例では、複数の書込み用
ゲート配線１２およびドレイン配線１３の導出部（図６
および図７参照）を、前記複数の表示エリア外スペーサ
３４を避けて形成するとともに、後側基板１の内面にそ
の全体にわたって設けられたゲート絶縁膜６とオーバー
コート絶縁膜２４の前記枠状シール材３９の外側に突出
する部分に、前記複数の表示エリア外スペーサ３４にそ
れぞれ対応する開口を設け、その部分に後側基板１の枠
状シール材３９により囲まれた領域に設けられた配向膜
２９と同じ膜厚の疑似配向膜２９ａを設けることによ
り、前記エリア内スペーサ当接部３７と同じ高さの複数
のエリア外スペーサ当接部３８ｂを形成している。

【０１４８】そして、前記複数の表示エリア外スペーサ
３４はそれぞれ、これらのスペーサ３４を覆う前記疑似
配向膜３２ａを介して前記複数のエリア外スペーサ当接
部３８ｂに当接され、前記枠状シール材３９の外側にお
いて基板間隔ｄ_０を規定している。

【０１４９】なお、この実施例の液晶セルは、枠状シー
ル材３９を前側基板２の外周縁との間にスペースをとっ
て設け、この前記枠状シール材３９の外側に複数の表示
エリア外スペーサ３４を設けたものであるが、他の構成
は図１〜図９に示した第１の実施例の液晶セルと同じで
あるから、重複する説明は図に同符号を付して省略す
る。

【０１５０】この実施例の液晶セルにおいても、上述し
た第１の実施例の液晶セルと同様に、基板間隔ｄ_０を、
表示エリアＡ内から表示エリア外にわたって表示エリア
内スペーサ３３と表示エリア外スペーサ３４とにより規
定することができるとともに、画素部の基板間ギャップ
ｄを狭くし、しかも複数の表示エリア内スペーサ３３お
よび表示エリア外スペーサ３４を均一な高さに形成して
基板間隔ｄ_０を均一にし、複数の画素部の基板間ギャッ
プｄを均一にすることができる。

【０１５１】なお、上記第１〜第３の実施例では、表示
エリア内スペーサ３３および表示エリア外スペーサ３４
を、フォトレジストからなる樹脂材料により形成してい
るが、表示エリア内スペーサ３３および表示エリア外ス
ペーサ３４は、フォトレジスト以外の樹脂材料を基板２
上にスピンコート法により塗布してその樹脂膜をフォト
グラフィ法によりパターニングすることにより形成して
もよく、その場合も、スペーサ高さが０．５μｍ〜２．
０μｍの範囲であれば、これらのスペーサ３３，３４を
均一な高さに形成して基板間隔ｄ_０を均一にし、複数の
画素部の基板間ギャップｄを均一にすることができる。

【０１５２】また、上記第１〜第３の実施例の液晶セル
は、１フィールド毎に全ての画素部の書込み状態を一括
してリセットするためのリセット用のＴＦＴ４Ｒとゲー
ト配線１２Ｒおよびドレイン配線１３Ｒと、静電気によ
る書込み用ＴＦＴ４およびリセット用ＴＦＴ４Ｒのゲー
ト―ドレイン間の絶縁破壊や短絡を防ぐための短絡配線
１６と保護素子１７とを備えたものであるが、前記リセ
ット用のＴＦＴ４Ｒとゲート配線１２Ｒおよびドレイン
配線１３Ｒは、必ずしも必要ではなく、また前記短絡配
線１６と保護素子１７は、省略してもよい。

【０１５３】さらに、上記実施例の液晶セルは、ホモジ
ニアス配向型のアクティブマトリックス液晶表示素子に
限らず、液晶分子をツイスト配向させたＴＮ（ツイステ
ッドネマティック）型のアクティブマトリックス液晶表
示素子、あるいは強誘電性液晶または反強誘電性液晶を
用いたアクティブマトリックス液晶表示素子用等の液晶
セルにも、さらに、フィールドシーケンシャル液晶表示
装置に用いられる液晶表示素子に限らず、白黒画像を表
示するアクティブマトリックス液晶表示素子用の液晶セ
ルにも適用することができる。

【０１５４】また、上記第１〜第３実施例の液晶セル
は、表示エリア内スペーサ３３および表示エリア外スペ
ーサ３４を対向電極２５が設けられた前側基板２の内面
に設けたものであるが、これらのスペーサ３３，３４
は、画素電極３とＴＦＴ４，４Ｒとゲート配線１２，１
２Ｒおよびドレイン配線１３，１３Ｒが設けられた後側
基板１の内面に設けてもよい。

【０１５５】図１８〜図２０はこの発明の液晶セル集合
体の一実施例を示しており、図１８は液晶セル集合体の
一部分の平面図、図１９は図１８のXIX―XIXに沿う拡大
断面図、図２０は図１８のXX―XXに沿う拡大断面図であ
る。

【０１５６】この液晶セル集合体は、上述した液晶セル
の後側基板１となる複数の基板領域５１ａを有する第１
の基板材５１と、前記液晶セルの前側基板２となる複数
の基板領域５２ａを有する第２の基板材５２とを、これ
らの基板材５１，５２の前記複数の基板領域５１ａ，５
２ａの間にそれぞれ設けられた複数の枠状シール材３９
を介して接合したものであり、前記第１の基板材５１を
図１８に一点鎖線で示した切断ラインＬ１に沿って切断
して前記複数の基板領域５１ａ毎に切離し、前記第２の
基板材５２を図１８に二点鎖線で示した切断ラインＬ２
に沿って切断して前記複数の基板領域５２ａ毎に切離す
ことにより、個々の液晶セルに分離される。

【０１５７】前記第１の基板材５１は、前記液晶セルの
後側基板１となる複数の基板領域５１ａと、これらの基
板領域５１ａの間に確保され、前記基板材５１を前記複
数の基板領域５１ａに分離する際に切り捨てられる捨て
領域５１ｂとを有しており、前記第２の基板材５２は、
前記液晶セルの前側基板２となる複数の基板領域５２ａ
と、これらの基板領域５２ａの間に確保され、前記基板
材５２を前記複数の基板領域５２ａに分離する際に切り
捨てられる捨て領域５２ｂとを有している。

【０１５８】この実施例の液晶セル集合体は、図１〜図
９に示した第１の実施例の液晶セルの集合体であり、前
記第１の基板材５１の複数の基板領域５１ａの内面には
それぞれ、図１〜図９に示したように、複数の画素電極
３と、複数の書込み用およびリセット用ＴＦＴ４，４Ｒ
と、複数の書込み用およびリセット用ゲート配線１２，
１２Ｒと、複数の書込み用およびリセット用ドレイン配
線１３，１３Ｒと、リセット用ゲート信号供給配線１４
およびリセット信号供給配線１５と、短絡配線１６およ
び保護素子１７と、接地配線２３と、オーバーコート絶
縁膜２４と配向膜２９が設けられるとともに、前記配向
膜２９からなる複数のエリア内スペーサ当接部３７およ
び複数のエリア外スペーサ当接部３８が形成されてい
る。

【０１５９】また、前記第２の基板材５２の複数の基板
領域５２ａの内面にはそれぞれ、図１〜図９に示したよ
うに、基板面に形成された遮光膜３１とその上に形成さ
れた対向電極３０とが設けられるとともに、前記遮光膜
３１からなる複数のエリア内スペーサ支持部３５および
複数のエリア外スペーサ支持部３６が形成されており、
これらのスペーサ支持部３５，３６の上に複数の表示エ
リア内スペーサ３３および表示エリア外スペーサ３４が
それぞれ形成され、その上に配向膜３２が設けられてい
る。

【０１６０】一方、前記第１の基板材５１の複数の基板
領域５１ａの間の捨て領域５１ｂの内面には、前記複数
の基板領域５１ａの各辺にそれぞれ沿わせて、この第１
の基板材５１の基板領域５１ａの枠状シール材３９に対
応する部分と同じ高さの捨てシール材接合部５３が設け
られ、前記第２の基板材５５の複数の基板領域５２ａの
間の捨て領域５２ｂの内面には、前記第１の基板材５１
の捨て領域５１ｂの内面に設けられた前記複数の捨てシ
ール材接合部５３にそれぞれ対応させて、この第２の基
板材５２の基板領域５２ａの枠状シール材３９に対応す
る部分と同じ高さの捨てシール材接合部５４が設けられ
ている。

【０１６１】すなわち、前記第１の基板材５１の捨て領
域５１ｂの内面に設けられた捨てシール材接合部５３
は、図１９に示したように、この第１の基板材５１の基
板領域５１ａの内面に設けられた書込み用およびリセッ
ト用ゲート配線１２，１２Ｒと同じ金属膜からなる第１
の疑似電極５３ａと、前記基板領域５１ａから捨て領域
５２ｂにわたって形成されたゲート絶縁膜６と、書込み
用およびリセット用ドレイン配線１３，１３Ｒと同じ金
属膜からなる第２の疑似電極５３ｂと、前記基板領域５
１ａから捨て領域５２ｂにわたって形成されたオーバー
コート絶縁膜２４との積層膜からなっており、したがっ
て、この捨てシール材接合部５３の高さは、前記第１の
基板材５１の基板領域５１ａの枠状シール材３９に対応
する部分の高さと同じである。

【０１６２】また、前記第２の基板材５２の捨て領域５
２ｂの内面に設けられた捨てシール材接合部５４は、図
１９に示したように、この第２の基板材５２の基板領域
５２ａの内面に設けられた遮光膜３１と同じ金属膜５４
ａと、前記遮光膜３１の上に設けられた対向電極３０と
同じＩＴＯ膜５４ｂとの積層膜からなっており、したが
って、この捨てシール材接合部５４の高さは、前記第２
の基板材５２の基板領域５２ａの枠状シール材３９に対
応する部分の高さと同じである。

【０１６３】さらに、前記第２の基板材５２の捨て領域
５２ｂの内面には、前記複数の基板領域５２ａの各角部
にそれぞれ対応させて、複数の捨てスペーサ５５（図２
０参照）が、前記基板領域５２ａの内面に設けられた複
数の表示エリア内スペーサ３３および表示エリア外スペ
ーサ３４と同じピッチで設けられている。図１８におい
て、破線で囲まれた領域Ｓｃは、前記捨てスペーサ５５
の形成領域を示している。

【０１６４】この捨てスペーサ５５は、図２０に示した
ように、前記第２の基板材５２の捨て領域５２ｂの内面
の捨てスペーサ形成領域Ｓｃに、この第２の基板材５２
の基板領域５２ａの内面のエリア内スペーサ支持部３５
およびエリア外スペーサ支持部３６と同じ高さに形成さ
れた捨てスペーサ支持部５６の上に、前記表示エリア内
スペーサ３３および表示エリア外スペーサ３４と同じ形
成され、前記基板領域５２ａの枠状シール材３９により
囲まれた領域に設けられた配向膜３２と同じ膜厚の疑似
配向膜３２ｂにより覆われている。

【０１６５】前記捨てスペーサ支持部５６は、前記基板
領域５２ａの内面に設けられた遮光膜３１と同じ金属膜
からなる疑似遮光膜５６ａからなっており、したがっ
て、この捨てスペーサ支持部５６の高さは、前記エリア
内スペーサ支持部３５およびエリア外スペーサ支持部３
６の高さと同じである。

【０１６６】また、前記第１の基板材５２の捨て領域５
１ｂの内面には、前記捨てスペーサ形成領域Ｓｃに対応
させて、この第１の基板材５１の基板領域５１ａの内面
のエリア内スペーサ当接部３７およびエリア外スペーサ
当接部３８と同じ高さの捨てスペーサ当接部５７が形成
されている。

【０１６７】この捨てスペーサ当接部５７は、図２０に
示したように、前記基板領域５１ａから捨て領域５２ｂ
にわたって形成されたゲート絶縁膜６とオーバーコート
絶縁膜２４の前記複数の捨てスペーサ５５にそれぞれ対
応する部分に開口を設け、その部分に、前記基板領域５
１ａの枠状シール材３９により囲まれた領域に設けられ
た配向膜２９と同じ膜厚の疑似配向膜２９ｂを設けるこ
とにより形成されており、したがって、この捨てスペー
サ当接部５７の高さは、前記エリア内スペーサ当接部３
７およびエリア外スペーサ当接部３８の高さと同じであ
る。

【０１６８】そして、前記第１と第２の基板材５１，５
２は、第２の基板材５２の各基板領域５２ａの内面に設
けられた複数の表示エリア内スペーサ３３および表示エ
リア外スペーサ３４を、図４〜図９に示したように、こ
れらのスペーサ３３，３４を覆う配向膜３２を介して、
第１の基板材５１の各基板領域５１ａの内面に設けられ
た複数のエリア内スペーサ当接部３７およびエリア外ス
ペーサ当接部３８に当接させるとともに、前記第２の基
板材５２の各捨て領域５２ｂの内面に設けられた複数の
捨てスペーサ５５を、図２０に示したように、この捨て
スペーサ５５を覆う疑似配向膜３２ｂを介して前記第１
の基板材５１の各捨て領域５１ｂの内面に設けられた複
数の捨てスペーサ当接部５７に当接させることにより、
前記基板領域５１ａ，５２ａの基板間隔と前記捨て領域
５１ｂ，５２ｂの基板間隔を前記表示エリア内スペーサ
３３および表示エリア外スペーサ３４と捨てスペーサ５
５により規定され、これらの基板材５１，５２の各基板
領域５１ａ，５２ａの間にそれぞれ表示エリアＡを囲ん
で設けられた複数の枠状シール材３９と、前記複数の捨
て領域５１ｂ，５２ｂの間にそれぞれ、前記第１と第２
の基板材５１，５２のうちの前記枠状シール材３９を印
刷した基板材に、前記捨てシール材接合部５３，５４に
対応させて、前記枠状シール材３９と同じ樹脂（例えば
熱硬化性樹脂）を前記枠状シール材３９と同じ厚さに印
刷することにより設けられた複数の捨てシール材５８
（図１９参照）とを介して接合されている。

【０１６９】この液晶セル集合体は、前記複数の基板領
域５１ａ，５２ａにそれぞれ対応させて複数の表示エリ
ア内スペーサ３３および複数の表示エリア外スペーサ３
４を所定のピッチで設けるとともに、前記複数の基板領
域５１ａ，５２ａの間の捨て領域５１ｂ，５２ｂにそれ
ぞれ対応させて複数の捨てスペーサ５５を設け、前記複
数の表示エリア内スペーサ３３および表示エリア外スペ
ーサ３４と前記複数の捨てスペーサ５５とをそれぞれ、
前記第２の基板材５２の内面に形成された同じ高さのス
ペーサ支持部３５，３６，５４の上に同じ高さに形成す
るとともに、第１の基板材５１に、前記複数の表示エリ
ア内スペーサ３３および表示エリア外スペーサ３４と前
記捨てスペーサ５５にそれぞれ対応するスペーサ当接部
３７，３８，５７を同じ高さに形成し、前記複数の表示
エリア内スペーサ３３および表示エリア外スペーサ３４
と前記捨てスペーサ５５とをそれぞれ前記スペーサ当接
部３７，３８，５７に当接させているため、前記複数の
基板領域５１ａ，５２ａの基板間隔を、前記表示エリア
Ａ内から表示エリア外にわたって前記表示エリア内スペ
ーサ３３と表示エリア外スペーサ３４とにより規定する
とともに、前記捨て領域５１ｂ，５２ｂの基板間隔も前
記捨てスペーサ５５により規定ことができる。

【０１７０】そして、この液晶セル集合体では、前記複
数の表示エリア内スペーサ３３を、画素電極３と書込み
用およびリセット用ＴＦＴ４，４Ｒを避けて形成すると
ともに、書込み用およびリセット用ゲート配線１２，１
２Ｒと書込み用およびリセット用ドレイン配線１３，１
３Ｒの両方とゲート絶縁膜６とオーバーコート絶縁膜２
４とを前記表示エリア内スペーサ３３を避けて形成し、
さらに、前記表示エリア内スペーサ３３および表示エリ
ア外スペーサ３４と前記捨てスペーサ５５とを、第２の
基板材５２の内面に形成された遮光膜３１または疑似遮
光膜５６ａからなるスペーサ支持部３５，３６，５６の
上に形成し、これらのスペーサ３３，３４，５５を、第
１の基板材５１の内面に形成された配向膜２９または疑
似配向膜２９ａからなるスペーサ当接部３７，３８，５
７に当接させているため、前記表示エリア内スペーサ３
３および表示エリア外スペーサ３４と捨てスペーサ５５
の高さを極端に小さくしなくても、これらのスペーサ３
３，３４，５５により規定される基板間隔を小さくし、
前記各基板領域５１ａ，５２ａ複数の画素部の基板間ギ
ャップを狭くすることができる。

【０１７１】しかも、この実施例では、前記第１の基板
材５１と第２の基板材５２の捨て領域５１ｂ，５２ｂを
前記捨てシール材５８を介して接合しているため、例え
ば液晶セル集合体を個々の液晶セルに組立てる際に、前
記第１と第２の基板材５１，５２の捨て領域５１ｂ，５
２ｂのうちの前記捨てスペーサ５５の形成領域Ｓｃ以外
の部分が外部からの加圧力により内面側に撓み変形し、
前記基板材５１，５２と前記枠状シール材３９との間に
剥離を生じのを防ぐことができる。

【０１７２】なお、前記捨てシール材５８および捨てシ
ール材接合部５３，５４と、前記捨てスペーサ５５およ
び捨てスペーサ支持部５６と、捨てスペーサ当接部５７
は、前記液晶セル集合体の第１および第２の基板材５
１，５２を切断ラインＬ１，Ｌ２に沿って切断して個々
の液晶セルに分離することにより、前記捨て領域５１
ｂ，５２ｂと一緒に除去される。

【０１７３】なお、上記実施例の液晶セル集合体は、図
１〜図９に示した第１の実施例の液晶セルの集合体であ
るが、この発明は、図１０〜図１５に示した第２の実施
例の液晶セルの集合体にも、また、図１６および図１７
に示した第３の実施例の液晶セルの集合体にも適用する
ことができる。

【０１７４】

【発明の効果】この発明の液晶セルは、複数の画素電極
とＴＦＴとゲート配線および複数のドレイン配線が設け
られた第１の基板と、対向電極が設けられた第２の基板
とのうち、いずれか一方の基板の表示エリア内に所定の
ピッチで設けられ、前記第１と第２の基板の間隔を規定
する複数の表示エリア内スペーサを、前記画素電極とＴ
ＦＴを避けて形成するとともに、前記ゲート配線とドレ
イン配線の少なくとも一方を、前記表示エリア内スペー
サを避けて形成したものであるため、画素部の基板間ギ
ャップを狭くし、しかも前記表示エリア内スペーサを均
一な高さに形成して基板間隔を均一にし、前記画素部の
基板間ギャップを均一にすることができる。

【０１７５】この発明の液晶セルにおいて、前記複数の
画素電極と前記対向電極とが互いに対向する複数の画素
部の基板間ギャップは、０．７μｍ〜２．２μｍが好ま
しく、この範囲であれば、液晶表示素子の応答速度を充
分速くすることができる。

【０１７６】さらに、前記表示エリア内スペーサの高さ
は、０．５μｍ〜２．０μｍが好ましく、この範囲内の
高さであれば、複数の表示エリア内スペーサを均一な高
さに形成して基板間隔を均一にし、複数の画素部の基板
間ギャップを均一にすることができる。

【０１７７】また、この液晶セルにおいて、前記ゲート
配線とドレイン配線は、その両方を、前記表示エリア内
スペーサを避けて形成するのが望ましく、このようにす
ることにより、前記画素部の基板間ギャップをより狭く
し、しかも、前記表示エリア内スペーサを均一な高さに
形成して基板間隔を均一にし、前記画素部の基板間ギャ
ップを均一にすることができる。

【０１７８】さらに、この液晶セルにおいて、前記第１
の基板に設けられた前記ＴＦＴのゲート絶縁膜が、前記
ゲート配線を覆って形成され、前記ゲート絶縁膜の上に
前記ＴＦＴおよびドレイン配線を覆ってオーバーコート
絶縁膜が設けられている場合、前記ゲート配線とドレイ
ン配線とゲート絶縁膜とオーバーコート絶縁膜とを、前
記表示エリア内スペーサを避けて形成するのが好まし
く、このようにすることにより、前記画素部の基板間ギ
ャップをさらに狭くし、しかも、前記表示エリア内スペ
ーサを均一な高さに形成して基板間隔を均一にし、前記
画素部の基板間ギャップを均一にすることができる。
い。

【０１７９】また、この液晶セルにおいては、前記表示
エリアの外側に、複数の表示エリア外スペーサを所定の
ピッチで設け、前記複数の表示エリア内スペーサと複数
の前記表示エリア外スペーサをそれぞれ、前記一方の基
板に前記複数の表示エリア内スペーサおよび表示エリア
外スペーサにそれぞれ対応させて形成された同じ高さの
複数のスペーサ支持部の上に同じ高さに形成するととも
に、他方の基板に、前記複数の表示エリア内スペーサお
よび表示エリア外スペーサにそれぞれ対応させて複数の
スペーサ当接部を同じ高さに形成し、前記複数の表示エ
リア内スペーサと表示エリア外スペーサをそれぞれ前記
複数のスペーサ当接部に当接させるのが望ましく、この
ようにすることにより、基板間隔を前記表示エリア内か
ら表示エリア外にわたって、表示エリア内スペーサおよ
び表示エリア外スペーサにより規定することができる。

【０１８０】また、この発明の液晶セル集合体は、複数
の基板領域にそれぞれ画素電極とＴＦＴとゲート配線お
よびドレイン配線が設けられた第１の基板材と、複数の
基板領域にそれぞれ対向電極が設けられた第２の基板と
のうち、いずれか一方の基板材の複数の基板領域の表示
エリア内にそれぞれ所定のピッチで設けられ、前記第１
と第２の基板材の間隔を規定する複数の表示エリア内ス
ペーサを、前記画素電極とＴＦＴを避けて形成するとと
もに、前記ゲート配線とドレイン配線の少なくとも一方
を、前記表示エリア内スペーサを避けて形成したもので
あるため、各液晶セルの画素部の基板間ギャップを狭く
し、しかも前記表示エリア内スペーサを均一な高さに形
成して基板間隔を均一にし、前記各液晶セルの画素部の
基板間ギャップを均一にすることができる。

【０１８１】この発明の液晶セル集合体においては、前
記表示エリア内スペーサが設けられた一方の基板材の複
数の基板領域の外側に、前記基板材を前記複数の基板領
域に分離する際に切り捨てられる捨て領域を設け、その
捨て領域に、前記表示エリア内スペーサと同じ高さに形
成された複数の捨てスペーサを所定のピッチで設けると
ともに、前記一方の基板材の前記捨てスペーサの支持部
を、前記表示エリア内スペーサの支持部と同じ高さに形
成し、他方の基板材の前記捨てスペーサの当接部を、前
記表示エリア内スペーサの当接部と同じ高さに形成する
のが好ましく、このようにすることにより、前記複数の
基板領域の基板間隔を、前記表示エリア内から表示エリ
ア外にわたって前記表示エリア内スペーサと表示エリア
外スペーサとにより規定するとともに、前記捨て領域の
基板間隔も前記捨てスペーサにより規定ことができる。

【図面の簡単な説明】

【図１】この発明の液晶セルの第１の実施例を示す平面
図。

【図２】前記液晶セルの液晶セルの後側基板に設けられ
た画素電極とＴＦＴとゲート配線およびドレイン配線の
等価回路的平面図。

【図３】前記第１の基板の表示エリア内の一部分の拡大
平面図。

【図４】図３のIV―IV線に沿う拡大断面図。

【図５】前記液晶セルの保護素子が設けられた部分の拡
大断面図。

【図６】図１のVI−VI線に沿う拡大断面図。

【図７】図１のVII―VII線に沿う拡大断面図。

【図８】図１のVIII―VIII線に沿う拡大断面図。

【図９】図１のIX―IX線に沿う拡大断面図。

【図１０】この発明の液晶セルの第２の実施例を示す平
面図。

【図１１】第２の実施例の液晶セルの後側基板の表示エ
リア内の一部分の拡大平面図。

【図１２】図１１のXII―XII線に沿う拡大断面図。

【図１３】図１０のXIII―XIII線に沿う拡大断面図。

【図１４】図１０のXIV―XIV線に沿う拡大断面図。

【図１５】図１０のXV―XV線に沿う拡大断面図。

【図１６】この発明の液晶セルの第３の実施例を示す平
面図。

【図１７】図１６のXVII―XVII線に沿う拡大断面図。

【図１８】この発明の液晶セル集合体の一実施例を示す
一部分の平面図。

【図１９】図１８のXIX―XIXに沿う拡大断面図。

【図２０】図１８のXX―XXに沿う拡大断面図。

【符号の説明】

１，２…基板 ３…画素電極 ４…書込み用ＴＦＴ ４Ｒ…リセット用ＴＦＴ １２…書込み用ゲート配線 １２Ｒ…リセット用ゲート配線 １３…書込み用ドレイン配線 １３Ｒ…リセット用ドレイン配線 １４…リセット用ゲート信号供給配線 １５…リセット信号供給配線 １６…短絡配線 １７…保護素子 ２３…接地配線 ２４…オーバーコート絶縁膜 ２９…配向膜 ３０…対向電極 ３１…遮光膜 ３２…配向膜 ３３…表示エリア内スペーサ ３４…表示エリア外スペーサ ３５…エリア内スペーサ支持部 ３６…エリア外スペーサ支持部 ３７…エリア内スペーサ当接部 ３８…エリア外スペーサ当接部 ３９…枠状シール材 ４０…液晶注入口 ５１…第１の基板材 ５２…第２の基板材 ５１ａ，５２ａ…基板領域 ５１ｂ，５２ｂ…捨て領域 Ｌ１，Ｌ２…切断ライン ５５…捨てスペーサ ５６…捨てスペーサ支持部 ５７…捨てスペーサ当接部 ５８…捨てシール材

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/35 Ｇ０９Ｆ 9/35 Ｆターム(参考） 2H089 LA09 LA12 LA13 LA19 LA24 NA05 NA14 NA37 QA14 RA05 RA10 RA13 RA14 TA02 TA04 TA09 TA13 2H092 GA40 GA64 JA26 JA37 JB22 JB31 JB56 KB04 NA01 NA25 PA02 PA03 PA04 PA06 QA07 QA10 QA13 QA14 5C094 AA03 AA16 BA03 BA43 CA19 EA04 EA07 EC03 JA08

Claims (8)

【特許請求の範囲】
1. 【請求項１】マトリックス状に配列する複数の画素電極
   と、前記複数の画素電極にそれぞれ接続された複数の薄
   膜トランジスタと、前記複数の薄膜トランジスタにゲー
   ト信号を供給する複数のゲート配線と、前記複数の薄膜
   トランジスタにデータ信号を供給する複数のドレイン配
   線とが設けられた第１の基板と、 前記複数の画素電極に対向する対向電極が設けられた第
   ２の基板と、 前記第１と第２の基板間に前記複数の画素電極がマトリ
   ックス状に配列する表示エリアを囲んで設けられ、前記
   第１と第２の基板を接合する枠状シール材と、 前記第１と第２のいずれか一方の基板の前記表示エリア
   内に所定のピッチで設けられ、前記第１と第２の基板の
   間隔を規定する複数の表示エリア内スペーサとからな
   り、 前記表示エリア内スペーサが、前記画素電極と前記薄膜
   トランジスタを避けて形成されるとともに、前記ゲート
   配線とドレイン配線の少なくとも一方が、前記表示エリ
   ア内スペーサを避けて形成されていることを特徴とする
   液晶セル。
2. 【請求項２】複数の画素電極と対向電極とが互いに対向
   する複数の画素部の基板間ギャップが０．７μｍ〜２．
   ２μｍであることを特徴とする請求項１に記載の液晶セ
   ル。
3. 【請求項３】表示エリア内スペーサの高さは、０．５μ
   ｍ〜２．０μｍであることを特徴とする請求項１に記載
   の液晶セル。
4. 【請求項４】ゲート配線とドレイン配線の両方が、表示
   エリア内スペーサを避けて形成されていることを特徴と
   する請求項１に記載の液晶セル。
5. 【請求項５】第１の基板に設けられた薄膜トランジスタ
   のゲート絶縁膜がゲート配線を覆って形成されるととも
   に、前記薄膜トランジスタとドレイン配線を覆ってオー
   バーコート絶縁膜が設けられており、前記ゲート配線と
   ドレイン配線とゲート絶縁膜とオーバーコート絶縁膜
   が、表示エリア内スペーサを避けて形成されていること
   を特徴とする請求項１に記載の液晶セル。
6. 【請求項６】表示エリアの外側に、複数の表示エリア外
   スペーサが所定のピッチで設けられ、複数の表示エリア
   内スペーサと前記複数の表示エリア外スペーサがそれぞ
   れ、一方の基板に前記複数の表示エリア内スペーサおよ
   び表示エリア外スペーサにそれぞれ対応させて形成され
   た同じ高さの複数のスペーサ支持部の上に同じ高さに形
   成されるとともに、他方の基板に、前記複数の表示エリ
   ア内スペーサおよび表示エリア外スペーサにそれぞれ対
   応する複数のスペーサ当接部が同じ高さに形成されてお
   り、前記複数の表示エリア内スペーサと表示エリア外ス
   ペーサがそれぞれ前記複数のスペーサ当接部に当接して
   いることを特徴とする請求項１〜５のいずれかに記載の
   液晶セル。
7. 【請求項７】液晶セルの第１の基板となる複数の基板領
   域を有し、前記複数の基板領域にそれぞれ、マトリック
   ス状に配列する複数の画素電極と、前記複数の画素電極
   にそれぞれ接続された複数の薄膜トランジスタと、前記
   複数の薄膜トランジスタにゲート信号を供給する複数の
   ゲート配線と、前記複数の薄膜トランジスタにデータ信
   号を供給する複数のドレイン配線とが設けられた第１の
   基板材と、 前記液晶セルの第２の基板となる複数の基板領域を有
   し、前記複数の基板領域にそれぞれ、前記複数の画素電
   極に対向する対向電極が設けられた第２の基板材と、 前記第１と第２の基板材間に、前記複数の基板領域の前
   記画素電極がマトリックス状に配列する表示エリアをそ
   れぞれ囲んで設けられ、前記第１と第２の基板材を接合
   する複数の枠状シール材と、 前記第１と第２のいずれか一方の基板材の前記複数の基
   板領域の前記表示エリア内にそれぞれ所定のピッチで設
   けられ、前記第１と第２の基板材の間隔を規定する複数
   の表示エリア内スペーサとからなり、 前記表示エリア内スペーサが、前記画素電極と前記薄膜
   トランジスタを避けて形成されるとともに、前記ゲート
   配線とドレイン配線の少なくとも一方が、前記表示エリ
   ア内スペーサを避けて形成されていることを特徴とする
   液晶セル集合体。
8. 【請求項８】表示エリア内スペーサが設けられた一方の
   基板材の複数の基板領域の外側に、前記基板材を前記複
   数の基板領域に分離する際に切り捨てられる捨て領域が
   設けられており、その捨て領域に、前記表示エリア内ス
   ペーサと同じ高さに形成された複数の捨てスペーサが所
   定のピッチで設けられるとともに、前記一方の基板材の
   前記捨てスペーサの支持部が、前記表示エリア内スペー
   サの支持部と同じ高さに形成され、他方の基板材の前記
   捨てスペーサの当接部が、前記表示エリア内スペーサの
   当接部と同じ高さに形成されていることを特徴とする請
   求項６に記載の液晶セル集合体。