JP4144232B2 - 液晶セルおよび液晶セル集合体 - Google Patents
液晶セルおよび液晶セル集合体 Download PDFInfo
- Publication number
- JP4144232B2 JP4144232B2 JP2002048371A JP2002048371A JP4144232B2 JP 4144232 B2 JP4144232 B2 JP 4144232B2 JP 2002048371 A JP2002048371 A JP 2002048371A JP 2002048371 A JP2002048371 A JP 2002048371A JP 4144232 B2 JP4144232 B2 JP 4144232B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- film
- area
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型の液晶セルおよび液晶セル集合体に関するものである。
【０００２】
【従来の技術】
ＴＦＴを能動素子とするアクティブマトリックス型の液晶セルは、マトリックス状に配列した複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、前記複数のＴＦＴにゲート信号を供給する複数のゲート配線と、前記複数のＴＦＴにデータ信号を供給する複数のデータ配線とが設けられた第１の基板と、前記複数の画素電極に対向する対向電極が設けられた第２の基板とを、その間に前記画素電極がマトリックス状に配列した表示エリアを囲んで設けられた枠状シール材により接合した構成となっている。
【０００３】
この液晶セルは、前記第１と第２の基板間の前記枠状シール材により囲まれた領域に液晶を充填して液晶表示素子とされるが、前記液晶表示素子の複数の画素電極と対向電極とが互いに対向する複数の画素部の液晶層厚を予め定められた値にするためには、前記画素部の基板間ギャップ、つまり基板間の液晶が充填される空間の高さを、前記予め定められた値にする必要がある。
【０００４】
この種の液晶セルには、前記第１と第２のいずれか一方の基板上に粒子状スペーサを散布し、その粒子状スペーサを第１と第２の基板間に挟持させて前記基板間ギャップを規定しているものと、一方の基板に柱状スペーサを所定のピッチで設け、これらの柱状スペーサを他方の基板に当接させて前記基板間ギャップを規定しているものとがある。
【０００５】
しかし、前記粒子状スペーサにより基板間ギャップを規定した液晶セルは、前記基板上に散布された粒子状スペーサが画素部内にも分布するだけでなく、複数の画素部の基板間ギャップを均一に規定することが難しい。
【０００６】
そのため、前記粒子状スペーサにより基板間ギャップを規定した液晶セルに液晶を充填して製造された液晶表示素子は、前記粒子状スペーサに対応する部分から光が漏れ、表示のコントラストが低下するとともに、複数の画素部の液晶層厚が不均一で、表示むらを発生する。
【０００７】
一方、前記柱状スペーサは、基板上に樹脂材料を所定の膜厚に塗布し、その樹脂膜をパターニングすることにより形成されるため、複数の柱状スペーサを、画素部を避けた任意の位置に、しかも略均一な高さに設けることができる。
【０００８】
そのため、この柱状スペーサにより基板間ギャップを規定した液晶セルは、画素部内にスペーサが存在せず、また複数の画素部の基板間ギャップが略均一であり、したがって、この液晶セルに液晶を充填して製造された液晶表示素子は、画素部に光漏れを生じることがなく、また複数の画素部の液晶層厚が略均一で、表示むらを発生することがない。
【０００９】
図１０は前記柱状スペーサにより基板間ギャップを規定した従来のアクティブマトリックス型液晶セルの一部分の断面図であり、互いに対向する第１と第２の透明基板１，２のうち、第１の基板、例えば表示の観察側とは反対側である後側の基板１の内面（第２の基板２に対向する面）に、マトリックス状に配列した複数の画素電極３と、前記複数の画素電極３にそれぞれ接続された複数のＴＦＴ４と、前記複数のＴＦＴ４にゲート信号およびデータ信号を供給する複数のゲート配線およびデータ配線（いずれも図示せず）とが設けられている。
【００１０】
前記ＴＦＴ４は、後側の基板１面に形成されたゲート電極５と、このゲート電極５を覆って設けられたゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、このｉ型半導体膜７のチャンネル領域の上に設けられたブロッキング絶縁膜８と、前記ｉ型半導体膜７の両側部の上にｎ型半導体膜９を介して形成されたソース電極１０ｓおよびドレイン電極１０ｄと、その上に設けられたオーバーコート絶縁膜１１との積層膜からなっている。
【００１１】
そして、前記複数の画素電極３は、前記ゲート絶縁膜６の上に形成されており、これらの画素電極３にそれぞれ、その画素電極３に対応するＴＦＴ４のソース電極１０ｓが接続されている。
【００１２】
さらに、前記後側基板１の最も内面には、前記複数の画素電極３を覆って配向膜１２が設けられている。
【００１３】
一方、第２の基板、つまり表示の観察側である前側の基板２の内面（後側基板１に対向する面）には、前記複数の画素電極３に対向する部分に開口が設けられ遮光膜１３と、前記複数の画素電極３に対向する一枚膜状の対向電極１４とが設けられるとともに、前記複数の画素電極３と対向電極１４とが互いに対向する複数の画素部の基板間ギャップを規定するための複数の柱状スペーサ１５が、前記画素部を避けた任意の位置、例えば前記後側基板１に設けられた複数のＴＦＴ４にそれぞれ対応する位置に設けられている。
【００１４】
前記複数の柱状スペーサ１５は、前側基板２上（遮光膜１３と対向電極１４との積層膜の上）に、樹脂材料、例えば感光性樹脂をスピンコート法により所定の厚さに塗布し、その樹脂膜をフォトリソグラフィ法によりパターニングすることにより、前記画素部の予め定められた基板間ギャップに応じた高さに形成されている。
【００１５】
さらに、前記前側基板２の最も内面には、前記対向電極１４および複数の柱状スペーサ１５を覆って配向膜１６が設けられている。
【００１６】
そして、前記後側基板１と前側基板２は、前側基板２の内面に設けられた前記複数の柱状スペーサ１５を、後側基板１の内面に設けられた複数のＴＦＴ４上に両基板１，２の最も内面に形成された配向膜１２，１６を介して当接させることにより、前記複数の画素部の基板間ギャップを前記複数の柱状スペーサ１５により規定され、これらの基板１，２の間に前記表示エリアを囲んで設けられた図示しない枠状シール材により接合されている。
【００１７】
【発明が解決しようとする課題】
ところで、前記液晶セルの画素部の基板間ギャップは、従来、４μｍ〜５μｍ程度に規定されているが、最近では、液晶表示素子の液晶層厚を小さくして応答速度を速くするために、前記画素部の基板間ギャップを例えば１，５μｍ程度に小さくすることが望まれている。
【００１８】
しかし、上記従来の液晶セルは、画素部の基板間ギャップを小さくすために前記柱状スペーサ１５の高さを小さくすると、複数の画素部の基板間ギャップが不均一になり、液晶表示素子に表示むらを発生させる。
【００１９】
すなわち、前記柱状スペーサ１５は、上述したように、基板２上に樹脂材料（例えば感光性樹脂）をスピンコート法により所定の厚さに塗布し、その樹脂膜をパターニングすることにより形成されているが、スピンコート法による樹脂材料の塗布厚の精度は±０．２μｍ程度であり、それが形成された柱状スペーサ１５の高さの精度になるため、画素部の基板間ギャップに±０．２μｍ程度のバラツキが生じる。
【００２０】
そして、液晶セルの画素部の基板間ギャップを４μｍ〜５μｍ程度の比較的大きい値にする場合は、その基板間ギャップに対する画素部の基板間ギャップのバラツキ量（±０．２μｍ程度）の比率は極く小さいため、前記複数の画素部の基板間ギャップは略均一であると見なしてよい。
【００２１】
しかし、液晶表示素子の液晶層厚を小さくして応答速度を速くするために、前記画素部の基板間ギャップを例えば１，５μｍ程度に小さくする場合は、その基板間ギャップに対する画素部の基板間ギャップのバラツキ量（±０．２μｍ程度）の比率が無視できない大きさになり、前記複数の画素部の基板間ギャップが不均一になる。
【００２２】
この発明は、画素部の基板間ギャップを小さくし、しかも複数の画素部の基板間ギャップを均一にすることができるアクティブマトリックス型の液晶セルを提供するとともに、画素部の基板間ギャップが小さく、しかも複数の画素部の基板間ギャップが均一な液晶セルを得ることができる液晶セル集合体を提供することを目的としたものである。
【００２３】
【課題を解決するための手段】
この発明の液晶セルは、マトリックス状に配列した複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のデータ配線とが設けられた第１の基板と、下地膜と、この下地膜の上に形成され、前記複数の画素電極に対向する対向電極とが設けられた第２の基板と、前記第１と第２の基板間に前記複数の画素電極がマトリックス状に配列した表示エリアを囲んで設けられた枠状シール材と、前記第２の基板に、表示エリアと枠状シール材によるシール部との間の領域に対応させて設けられ、前記表示エリアより外側の領域の基板間ギャップを規定する複数のエリア外スペーサと、からなり、前記下地膜は、前記第２の基板面に前記表示エリアの全域に対向させて設けられた透明膜により形成され、前記複数の薄膜トランジスタは、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成され、前記複数のエリア外スペーサは、前記薄膜トランジスタによって規定される前記画素部の予め定められた基板間ギャップに応じた前記第１と第２の基板間の間隔に対応する高さに形成され、前記第１と第２の基板が、前記複数の薄膜トランジスタを前記第２の基板の前記対向電極上に当接させて、且つ前記複数のエリア外スペーサを第１の基板に当接させて前記枠状シール材により接合されていることを特徴とするものである。
【００２４】
この液晶セルにおいて、前記ＴＦＴは、スパッタ装置やプラズマＣＶＤ装置により成膜された複数の膜が積層した構造であるため、その高さの精度が非常に高い。
【００２５】
そして、この液晶セルは、複数の薄膜トランジスタを形成した第１の基板と、下地膜の上に対向電極を形成した第２の基板と、表示エリアより外側の領域に基板間ギャップを規定する複数のエリア外スペーサを備え,前記第１の基板に設けられた高さ精度の高い複数のＴＦＴを、前記画素部の予め定められた基板間ギャップに応じた高さに形成し、前記第１と第２の基板を、前記複数のＴＦＴを前記第２の基板の対向電極上に当接させ、且つ前記薄膜トランジスタによって規定される前記画素部の予め定められた基板間ギャップに応じた前記第１と第２の基板間の間隔に対応する高さに形成された複数のエリア外スペーサを第１の基板に当接させて枠状シール材により接合したものであるため、前記画素部の基板間ギャップを小さくし、しかも複数の画素部の基板間ギャップを均一にすることができる。
【００２６】
このように、この発明の液晶セルは、第１の基板に設けられた複数のＴＦＴを画素部の予め定められた基板間ギャップに応じた高さに形成し、前記第１と第２の基板を、前記複数のＴＦＴを前記第２の基板の対向電極上に当接させて前記枠状シール材により接合することにより、前記画素部の基板間ギャップを小さくし、しかも複数の画素部の基板間ギャップを均一にすることができるようにしたものである。
【００２７】
この発明の液晶セルにおいては、前記ＴＦＴを構成するゲート電極とゲート絶縁膜と半導体膜とソースおよびドレイン電極とオーバーコート絶縁膜との積層膜のうち、前記ソースおよびドレイン電極と前記オーバーコート絶縁膜の少なくとも一つを、前記積層膜の高さを画素部の予め定められた基板間ギャップに応じた高さと略一致させる膜厚に形成するのが好ましい。
【００３０】
また、この発明の液晶セルは、マトリックス状に配列した複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のデータ配線とが設けられた第１の基板と、前記複数の画素電極に対向する対向電極が設けられた第２の基板と、前記第１と第２の基板間に前記複数の画素電極がマトリックス状に配列された表示エリアを囲んで設けられた枠状シール材と、第１と第２のいずれか一方の基板に、表示エリアと枠状シール材によるシール部との間の領域に対応させて設けられ、前記表示エリアより外側の領域の基板間ギャップを規定する複数のエリア外スペーサとからなり、前記複数の薄膜トランジスタは、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成され、前記複数のエリア外スペーサは、前記第１の基板に、前記薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成され、前記第１と第２の基板が、前記複数の薄膜トランジスタを前記第２の基板の前記対向電極上に当接させて前記枠状シール材により接合されていることを特徴とする。
【００３１】
さらに、この発明の液晶セル集合体は、液晶セルの第１の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、マトリックス状に配列した複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のデータ配線とが設けられた第１の基板材と、前記液晶セルの第２の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、前記複数の画素電極に対向する対向電極が設けられた第２の基板材と、前記第１の基板材または第２の基板材の前記複数の基板領域の間の捨て領域に設けられた複数の捨てスペーサと、前記第１と第２の基板材の間に、前記複数の基板領域の前記画素電極がマトリックス状に配列した表示エリアをそれぞれ囲んで設けられた複数の枠状シール材とからなり、前記複数の薄膜トランジスタが、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成され、第１の基板材の複数の基板領域にそれぞれ設けられた複数のゲート配線およびデータ配線は、前記基板領域の枠状シール材によるシール部の外側に突出する張り出し部に導出され、前記複数の捨てスペーサは、前記第１の基板材に薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成され、前記第１の基板材の捨て領域と、前記張り出し部のうちの該張り出し部に導出された前記ゲート配線およびデータ配線の少なくともドライバ接続端子を除く部分とに設けられ、前記第１と第２の基板材が、前記複数の薄膜トランジスタを前記第２の基板材の前記対向電極上に当接させるとともに、前記複数の捨てスペーサを対向する基板材に当接させて前記複数の枠状シール材により接合されていることを特徴とするものである。
【００３２】
この液晶セル集合体は、第１の基板材の複数の基板領域にそれぞれ設けられた複数のゲート配線およびデータ配線が、前記基板領域の枠状シール材によるシール部の外側に突出する張り出し部に導出され、前記複数の捨てスペーサが、前記第１の基板材に薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成され、前記第１の基板材の捨て領域と、前記張り出し部のうちの該張り出し部に導出された前記ゲート配線およびデータ配線の少なくともドライバ接続端子を除く部分とに設けられ、前記第１と第２の基板材が、前記複数の薄膜トランジスタを前記第２の基板材の前記対向電極上に当接させるとともに、前記複数の捨てスペーサを対向する基板材に当接させて前記複数の枠状シール材により接合させたものであるため、両方の基板材の基板領域の画素部の基板間ギャップを前記ＴＦＴにより規定し、前記画素部の基板間ギャップを小さく、しかも均一にするとともに、前記両方の基板材の前記捨て領域の間隔を前記複数の捨てスペーサにより規定し、前記基板領域の画素部の基板間ギャップを、表示エリアの全域にわたって前記ＴＦＴにより規定される値にすることができる。
【００３３】
したがって、この液晶セル集合体の第１と第２の基板材をそれぞれ前記複数の基板領域毎に分離することにより、画素部の基板間ギャップが小さく、しかも複数の画素部の基板間ギャップが均一な液晶セルを得ることができる。
【００３４】
このように、この発明の液晶セル集合体は、第１の基板材の複数の基板領域にそれぞれ設けられた複数のＴＦＴを画素部の予め定められた基板間ギャップに応じた高さに形成し、第１の基板材の複数の基板領域にそれぞれ設けられた複数のゲート配線およびデータ配線を、前記基板領域の枠状シール材によるシール部の外側に突出する張り出し部に導出させ、前記複数の捨てスペーサを、前記第１の基板材に薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成し、前記第１の基板材の捨て領域と、前記張り出し部のうちの該張り出し部に導出された前記ゲート配線およびデータ配線の少なくともドライバ接続端子を除く部分とに設け、前記第１と第２の基板材を、前記複数の薄膜トランジスタを前記第２の基板材の前記対向電極上に当接させるとともに、前記複数の捨てスペーサを対向する基板材に当接させて前記複数の枠状シール材により接合することにより、画素部の基板間ギャップが小さく、しかも複数の画素部の基板間ギャップが均一な液晶セルを得ることができるようにしたものである。
【００３７】
【発明の実施の形態】
図１〜図４はこの発明の液晶セルの第１の実施例を示しており、図１は液晶セルの平面図、図２は前記液晶セルの第１の基板の一部分の配向膜とオーバーコート絶縁膜を省略した拡大平面図。図３は図２のIII―III線に沿う拡大断面図、図４は図１のIV−IV線に沿う拡大断面図である。
【００３８】
この液晶セルは、フィールドシーケンシャル表示装置用または白黒画像表示装置用の液晶表示素子を構成するためのアクティブマトリックス型液晶セルであり、図１〜図４に示したように、互いに対向する第１と第２の透明基板２１，２２のうち、第１の基板、例えば表示の観察側とは反対側である後側の基板２１の内面（第２の基板２２に対向する面）に、マトリックス状に配列した複数の画素電極２３と、前記複数の画素電極２３にそれぞれ接続された複数のＴＦＴ２４と、前記複数のＴＦＴ２４にゲート信号を供給する複数のゲート配線３２と、前記複数のＴＦＴ２４にデータ信号を供給する複数のデータ配線３３とが設けられている。
【００３９】
前記ＴＦＴ２４は、図２および図３に示したように、後側基板２１の基板面に形成されたゲート電極２５と、このゲート電極２５を覆って設けられたゲート絶縁膜２６と、前記ゲート絶縁膜２６の上に前記ゲート電極２５と対向させて形成されたｉ型半導体膜２７と、このｉ型半導体膜２７のチャンネル領域の上に設けられたブロッキング絶縁膜２８と、前記ｉ型半導体膜２７の両側部の上にｎ型半導体膜２９を介して形成されたソース電極３０ｓおよびドレイン電極３０ｄと、その上に設けられたオーバーコート絶縁膜３１との積層膜からなっている。
【００４０】
なお、前記ゲート電極２５は低抵抗のアルミニウム系合金膜により形成され、前記ゲート絶縁膜２６とブロッキング絶縁膜２８とオーバーコート絶縁膜３２は窒化シリコン膜により形成されている。また、前記ｉ型半導体膜２７とｎ型半導体膜２９はアモルファスシリコン膜またはポリシリコン膜からなっており、さらに、前記ソース電極３０ｓとドレイン電極３０ｄは、図２では単層膜としているが、前記ｎ型半導体膜２９とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜との積層膜からなっている。
【００４１】
そして、前記複数のＴＦＴ２４はそれぞれ、前記複数の画素電極２３と後述する第２の基板２２に形成された対向電極３６とが互いに対向する複数の画素部の予め定められた基板間ギャップ、つまり基板２１，２２間の液晶が充填される空間の高さ）ｄ１に応じた高さに形成されている。
【００４２】
この実施例では、前記ＴＦＴ２４を構成する前記積層膜のうち、ソースおよびドレイン電極３０ｓ，３０ｄとオーバーコート絶縁膜３１を、前記積層膜の高さを前記画素部の予め定められた基板間ギャップｄ１に応じた高さと略一致させる膜厚に形成している。
【００４３】
すなわち、この実施例では、前記ＴＦＴ２４の各層のうち、ソースおよびドレイン電極３０ｓ，３０ｄとオーバーコート絶縁膜３１の膜厚を厚くし、前記ＴＦＴ２４を、前記画素部の予め定められた基板間ギャップｄ１に応じた高さに形成している。
【００４４】
また、前記複数のゲート配線３２は、後側基板２１の基板面に、各画素電極行の一側にそれぞれ沿わせて、前記ＴＦＴ２４のゲート電極２５と同じ金属膜（アルミニウム系合金膜）により、前記ゲート電極２５と一体に形成されている。なお、この実施例では、図２に示したように、前記ゲート配線３２の各画素電極２３に対応する部分をそれぞれ前記ゲート電極２５としている。
【００４５】
また、前記ゲート絶縁膜２６は、後側基板２１の全体に、前記複数のゲート配線３２を覆って形成されており、前記複数の画素電極２３は、前記ゲート絶縁膜２６の上にＩＴＯ膜により形成され、これらの画素電極２３にそれぞれ、その画素電極２３に対応するＴＦＴ２４のソース電極３０ｓが接続されている。
【００４６】
一方、前記複数のデータ配線３３は、前記ゲート絶縁膜２６の上に、各画素電極列の一側にそれぞれ沿わせて、前記ＴＦＴ２４のソースおよびドレイン電極３０ｓ，３０ｄと同じ金属膜（クロム膜とアルミニウム系合金膜との積層膜）により、前記データ配線３３と一体に形成されている。
【００４７】
さらに、前記オーバーコート絶縁膜３１は、前記後側基板２１の全体に、前記複数のデータ配線３３を覆って、前記複数の画素電極２３に対応する部分が開口した格子膜状に形成されている。
【００４８】
また、前記後側基板２１は、その左右の側縁のいずれか一方と、上下の側縁のいずれか一方、例えば図１において左側の側縁と上側の側縁とに、枠状シール材４１によるシール部の外側に突出する張り出し部２１ａ，２１ｂを有しており、前記複数のゲート配線３２は、前記左側の張り出し部２１ａに導出され、前記複数のデータ配線３３は、前記上側の張り出し部２１ｂに導出されている。
【００４９】
前記張り出し部２１ａ，２１ｂに導出された複数のゲート配線３２およびデータ配線３３は、図示しないが、前記張り出し部２１ａ，２１ｂにそれぞれ搭載されるゲート側ドライバおよびデータ側ドライバの複数の出力端子に対応する位置に導かれており、これらの配線３２，３３の端部にそれぞれドライバ接続端子が形成されている。
【００５０】
なお、前記複数のゲート配線３２のドライバ接続部は、その上のゲート絶縁膜２６とオーバーコート絶縁膜３１に開口を設けることにより露出されており、前記複数のデータ配線３３のドライバ接続部は、その上のオーバーコート絶縁膜３１に開口を設けることにより露出されている。
【００５１】
図１において、二点鎖線で囲まれた領域Ａは、前記複数の画素電極２３がマトリックス状に配列した表示エリアを示し、前記表示エリアＡの左側と上側の二点鎖線で囲まれた領域Ｂ，Ｃはそれぞれ、前記複数のゲート配線３２の導出領域と、前記複数のデータ配線３３の導出領域を示しており、これらの配線導出領域の端部の領域Ｂａ，Ｃａは、前記ドライバ接続端子の配列領域を示している。
【００５２】
また、前記後側基板２１の最も内面には、後述する枠状シール材４１により囲まれた領域の略全域に、ポリイミドからなる配向膜３４が、前記複数の画素電極２３を覆って設けられている。
【００５３】
一方、第２の基板、つまり表示の観察側である前側の基板２２の内面（後側基板２１に対向する面）には、前記複数の画素電極２３に対向する部分に開口が設けられた格子膜状の遮光膜３５と、前記複数の画素電極２３に対向する対向電極３６とが設けられている。
【００５４】
なお、図３および図４では前記遮光膜３５を単層膜としているが、この遮光膜３５は、前記後側基板２２の基板面に形成された酸化クロム膜とその上に形成されたクロム膜とからなる膜厚が０．１７μｍの積層膜からなっており、その外周縁部が枠状シール材４１によるシール部に重なる外形に形成されている。
【００５５】
また、前記対向電極３６は、ＩＴＯ膜からなる一枚膜状の電極であり、前記遮光膜３５を覆って、この遮光膜３５の外形と略同じ形状に形成されている。
【００５６】
さらに、この前側基板２２の内面には、図４に示したように、前記複数の画素電極２３がマトリックス状に配列した表示エリアＡと枠状シール材４１によるシール部との間の領域（以下、エリア外領域と言う）の略全域に対応させて、複数のエリア外スペーサ３７が設けられている。
【００５７】
このエリア外スペーサ３７は、樹脂膜からなる柱状スペーサであり、前側基板２２上に樹脂材料、例えば感光性樹脂をスピンコート法により所定の厚さに塗布し、その樹脂膜をフォトグラフィ法によりパターニングすることにより形成されている。
【００５８】
そして、前記複数のエリア外スペーサ３７は、前記エリア外領域の各辺に対応させて、その各辺部の幅方向および長さ方向に、前記複数のＴＦＴ２４の配列ピッチと同程度のピッチで配列させて設けられている。
【００５９】
図１において、二点鎖線で囲まれた枠状の領域Ｄは、前記エリア外スペーサ３７の配列領域を示しており、図では、この領域Ｄに斜線を施している。
【００６０】
また、前記前側基板２２の最も内面には、枠状シール材４１により囲まれた領域の略全域に、ポリイミドからなる配向膜３８が、前記対向電極３６および複数のエリア外スペーサ３７を覆って設けられている。
【００６１】
そして、前記後側基板２１と前側基板２２は、前記後側基板２１の内面に設けられた前記複数のＴＦＴ２４を、前記前側基板２２の内面に設けられた対向電極３６の前記遮光膜３５に重なった部分の上に、両基板２１，２２の最も内面に形成された配向膜３４，３８を介して当接させることにより、前記複数の画素部の基板間ギャップｄ１を前記複数のＴＦＴ２４によって規定されるとともに、前記前側基板２２の内面に前記エリア外領域に対応させて設けられた複数のエリア外スペーサ３７を、前記後側基板２１の内面全体に形成された前記ゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜上に前記配向膜３４，３８を介して当接させることにより、前記エリア外領域の基板間ギャップｄ２を前記複数のエリア外スペーサ３７によって規定され、枠状シール材４１により接合されている。
【００６２】
なお、前記枠状シール材４１は、熱硬化性樹脂からなっており、後側基板２１の張り出し部２１ａ，２１ｂに対応しない側の１つの辺部に、その辺部を部分的に欠落させて形成された液晶注入口４２が設けられている。
【００６３】
この液晶セルは、前後の基板２１，２２のいずれか一方の内面に前記枠状シール材４１をスクリーン印刷により印刷し、これらの基板２１，２２を重ね合わせて加圧することにより、前記複数の画素部およびエリア外領域の基板間ギャップｄ１，ｄ２を前記複数のＴＦＴ２４およびエリア外スペーサ３７により規定される値に調整した後、その状態で前記枠状シール材３７を硬化させて前後の基板２１，２２を接合することにより組立てられる。
【００６４】
なお、図では省略しているが、前記後側基板２１の内面には、前記枠状シール材４１によるシール部の角部の外側に近接させて、対向電極接続用のクロス電極と、このクロス電極を前記張り出し部２１ａ，２１ｂに搭載されるゲート側およびデータ側ドライバの一方または両方の基準電位端子に接続するための基準電位配線が設けられ、前記前側基板２２の内面に設けられた対向電極３６には、その角部から前記シール部の外側に延長されたクロス電極接続部が形成されており、前記対向電極３６は、そのクロス電極接続部と前記クロス電極とを導電性樹脂等からなるクロス材により接続することにより、前記基準電位配線に接続されている。
【００６５】
この液晶セルは、その後側基板２１に設けられた複数のＴＦＴ２４を前記画素部の予め定められた基板間ギャップｄ１に応じた高さに形成し、前記後側基板２１と前側基板２２を、前記複数のＴＦＴ２４を前記前側基板２２の対向電極３６上に当接させて前記枠状シール材４１により接合したものであるため、前記画素部の基板間ギャップｄ１を小さくし、しかも複数の画素部の基板間ギャップｄ１を均一にすることができる。
【００６６】
すなわち、前記ＴＦＴ２４のゲート配線２５とソースおよびドレイン電極３０ｓ，３０ｄとなる金属膜（アルミニウム系合金膜またはクロム膜とアルミニウム系合金膜との積層膜）の成膜はスパッタ装置により行なうため、誤差がオングストローム単位の非常に高い精度で成膜することができる。
【００６７】
また、前記ＴＦＴ２４のゲート絶縁膜２６とブロッキング絶縁膜２８およびオーバーコート絶縁膜３２となる窒化シリコン膜や、ｉ型半導体膜２７およびｎ半導体膜２９となるアモルファスシリコン膜またはポリシリコン膜の成膜は、プラズマＣＶＤ装置により行なうため、誤差がオングストローム単位の非常に高い精度で成膜することができる。
【００６８】
このように、前記ＴＦＴ２４は、スパッタ装置やプラズマＣＶＤ装置により成膜された複数の膜が積層した構造であるため、その高さの精度が非常に高い。
【００６９】
そして、前記液晶セルは、前記後側基板２１に設けられた高さ精度の高い複数のＴＦＴ２４を、前記画素部の予め定められた基板間ギャップｄ１に応じた高さに形成し、前記後側基板２１前側基板２２を、前記複数のＴＦＴ２４を前記前側基板２２の対向電極３６上に当接させて枠状シール材４１により接合したものであるため、前記画素部の基板間ギャップｄ１を小さくし、しかも複数の画素部の基板間ギャップｄ１を均一にすることができる。
【００７０】
前記画素部の基板間ギャップｄ１と前記ＴＦＴ２４の高さとの関係を説明すると、前記画素部の基板間ギャップｄ１は、後側基板２１と前側基板２２の最も内面に設けられた配向膜３４，３８間の間隔であり、後側基板２１の配向膜３４の画素部に対応する部分は、前記ＴＦＴ２４のゲート絶縁膜２６と画素電極２３との積層膜の上に形成され、前側基板２２の配向膜３８の前記画素部に対応する部分は、対向電極３６の上に形成されているため、前記画素部の基板間ギャップｄ１を予め定めた値にしたときの両基板２１，２２の基板面間の間隔ｄ０は、前記画素部の基板間ギャップｄ１に前記ゲート絶縁膜２６と画素電極２３と対向電極３６と配向膜３４，３８の膜厚の合計値を加算した値になる。
【００７１】
一方、前記ＴＦＴ２４は前記後側基板２１の基板面上に形成されており、前側基板２２の内面に設けられた対向電極３６の前記遮光膜３５に重なった部分の上に、前記配向膜３４，３８を介して当接しているため、前記画素部の基板間ギャップｄ１を予め定めた値にするために必要なＴＦＴ２４の高さは、前記画素部の基板間ギャップｄ１を予め定めた値にしたときの前記基板面間の間隔ｄ０から、前記遮光膜３５と対向電極３６と配向膜３４，３８の膜厚の合計値を差し引いた値である。
【００７２】
この実施例では、前記ＴＦＴ２４のゲート電極２５と基板２１面との段差を小さくするために、前記ゲート電極２５を０．２３μｍの膜厚に形成するとともに、良好な特性のＴＦＴが得られるように、ゲート絶縁膜２６を０．２５μｍ、ｉ型半導体膜２７とｎ型半導体膜２９をそれぞれ０．０２５μｍの膜厚に形成し、さらに、ブロッキング絶縁膜２８と前記ｉ型半導体膜２７との段差を小さくするために、前記ブロッキング絶縁膜２８を０．１μｍの膜厚に形成している。
【００７３】
また、この実施例では、前記画素電極２３を０．０５μｍの膜厚に形成し、前側基板２２の内面の遮光膜３５を０．１７μｍ、対向電極３６を０．１４μｍの膜厚に形成し、さらに両基板２１，２２の最も内面の配向膜３４，３８をそれぞれ０．０５μｍの膜厚に形成している。
【００７４】
したがって、前記画素部の基板間ギャップｄ１を予め定めた値にしたときの前記基板面間の間隔ｄ０は、前記画素部の基板間ギャップｄ１に、前記ゲート絶縁膜２６と画素電極２３と対向電極３６と配向膜３４，３８の膜厚の合計値である０．５４μｍを加算した値になり、例えば、前記画素部の基板間ギャップｄ１を１．５μｍにしたときの前記基板面間の間隔ｄ０は、ｄ０＝１．５μｍ＋０．５４μｍ＝２．０４μｍになる。
【００７５】
そのため、前記画素部の基板間ギャップｄ１を１．５μｍにするために必要なＴＦＴ２４の高さは、前記基板面間の間隔ｄ０である２．０４μｍから、前記遮光膜３５と対向電極３６と配向膜３４，３８の膜厚の合計値である０．４１μｍを差し引いた値である。
【００７６】
すなわち、前記画素部の基板間ギャップｄ１を１．５μｍにするために必要なＴＦＴ２４の高さは、２．０４μｍ−０．４１μｍ＝１．６３μｍである。
【００７７】
そして、この実施例では、上記のようにゲート電極２５の膜厚を０．２３μｍ、ゲート絶縁膜２６の膜厚を０．２５μｍ、ｉ型半導体膜２７およびｎ型半導体膜２９の膜厚をそれぞれ０．０２５μｍ、ブロッキング絶縁膜２８の膜厚を０．１μｍとしているため、これらの膜厚の合計値は、０．６３μｍであり、したがって、前記ＴＦＴ２４の高さを上記１．６３μｍにするには、前記ソースおよびドレイン電極３０ｓ，３０ｄとオーバーコート絶縁膜３１の膜厚を、その両方の膜厚の合計値が１．６３μｍ−０．６３μｍ＝１．００μｍになるように調整すればよい。
【００７８】
そのため、この実施例では、前記ソースおよびドレイン電極３０ｓ，３０ｄを、従来の液晶セルのＴＦＴのソースおよびドレイン電極の膜厚（０．４μｍ程度）よりも充分に厚い０．６５μｍの膜厚に形成するとともに、前記オーバーコート絶縁膜３１を、従来の液晶セルのＴＦＴのオーバーコート絶縁膜の膜厚（０．２μｍ程度）よりも充分に厚い０．３５μｍの膜厚に形成し、上記１．６３μｍの高さのＴＦＴ２４を形成している。
【００７９】
このように、この実施例では、前記ＴＦＴ２４の各層のうち、ソースおよびドレイン電極３０ｓ，３０ｄとオーバーコート絶縁膜３１の膜厚を調整することにより、前記ＴＦＴ２４を前記画素部の予め定められた基板間ギャップｄ１に応じた高さに形成しているため、前記ソースおよびドレイン電極３０ｓ，３０ｄと前記ドレイン電極３０ｄと一体に形成されたドレイン配線３３の膜厚を厚くしてその抵抗を小さくし、前記ドレイン配線３３からＴＦＴ２４を介して画素電極２３に供給されるデータ信号の電位降下を小さくすることができるとともに、前記オーバーコート絶縁膜３１によるＴＦＴ２４の保護効果を高くすることができる。
【００８０】
そして、前記液晶セルは、前記画素部の基板間ギャップｄ１を上述したように例えば１．５μｍに小さくし、しかも複数の画素部の基板間ギャップｄ１を均一にすることができるため、この液晶セル内に液晶を封入することにより、液晶層厚を小さくして応答速度を速くした液晶表示素子を得ることができ、したがって、特に、フィールドシーケンシャル表示装置用の液晶表示素子に好適である。
【００８１】
また、この実施例の液晶セルは、上述したように、前側基板２２の内面に、前記表示エリアＡと前記枠状シール材４１によるシール部との間のエリア外領域の略全域に対応させて、他方の基板である後側基板２１に当接する複数のエリア外スペーサ３７を、前記複数のＴＦＴ２４の配列ピッチと同程度のピッチで設けているため、前記エリア外領域の基板間ギャップｄ２を前記複数のエリア外スペーサ３７により規定し、前記表示エリアＡの全域にわたって前記画素部の基板間ギャップｄ１を均一にすることができる。
【００８２】
すなわち、前記エリア外スペーサ３７が無い場合は、後側基板２１および前側基板２２の前記エリア外領域に対応する部分がセル内側に撓み変形し、その影響により、前記表示エリアＡの外周部付近の画素部の基板間ギャップｄ１が変化する。
【００８３】
しかし、この実施例の液晶セルは、後側基板２１および前側基板２２の前記エリア外領域に対応する部分が前記エリア外スペーサ３７によりセル内側から支えられるため、前記基板２１，２２の前記エリア外領域に対応する部分がセル内側に撓み変形することはなく、したがって、前記画素部の基板間ギャップｄ１を、前記表示エリアＡの全域にわたって、前記ＴＦＴ２４により規定される値にすることができる。
【００８４】
なお、この実施例では、図４に示したように、前記エリア外スペーサ３７を、前側基板２２の内面に設けられた遮光膜３５と対向電極３６との積層膜の上に樹脂膜により形成し、このエリア外スペーサ３７を、前記後側基板２１の内面全体に形成された前記ゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜に前記配向膜３４，３８を介して当接させている。
【００８５】
そのため、前記基板２１，２２のエリア外領域に対応する部分を撓み変形させないように支えるために必要な前記エリア外スペーサ３７の高さは、前記画素部の基板間ギャップｄ１を予め定めた値にしたときの前記基板面間の間隔ｄ０から、前記ゲート絶縁膜２６とオーバーコート絶縁膜３１と遮光膜３５と対向電極３６と配向膜３４，３８の膜厚の合計値を差し引いた値である。
【００８６】
この実施例の液晶セルは、上述したように、例えば前記画素部の基板間ギャップｄ１を１．５μｍにしたときの前記基板面間の間隔ｄ０が２．０４μｍである。
【００８７】
そして、前記ゲート絶縁膜２６の膜厚は０．２５μｍ、オーバーコート絶縁膜３１の膜厚は０．３５μｍ、遮光膜３５の膜厚は０．１７μｍ、対向電極３６の膜厚は０．１４μｍ、配向膜３４，３８の膜厚はそれぞれ０．０５μｍであり、これらの膜厚の合計値は１．０１μｍであるため、前記基板２１，２２のエリア外領域に対応する部分を撓み変形させないようにするために必要な前記エリア外スペーサ３８の高さは、２．０４μｍ−１．０１μｍ＝１．０３μｍである。
【００８８】
ただし、前記樹脂膜からなるエリア外スペーサ３７は、前側基板２２上に樹脂材料をスピンコート法により塗布し、その樹脂膜をパターニングすることにより形成されるため、このエリア外スペーサ３７の高さの精度は、［発明が解決しようとする課題］でも説明したように、±０．２μｍ程度である。
【００８９】
しかし、前記エリア外スペーサ３７は、後側基板２１および前側基板２２の前記エリア外領域に対応する部分をセル内側に撓み変形しないように支えるためのものであり、画素部の基板間ギャップｄ１は前記ＴＦＴ２４により規定されるため、前記エリア外スペーサ３７の±０．２μｍ程度の高さの精度は、前記画素部の基板間ギャップｄ１にはほとんど影響しない。
【００９０】
また、この実施例では、前記複数のエリア外スペーサ３７を、前記エリア外領域の各辺に対応させて前記複数のＴＦＴ２４の配列ピッチと同程度のピッチで配列させて設けているため、前記枠状シール材４１を部分的に欠落させて形成された液晶注入口４２の近傍にも前記エリア外スペーサ３７があり、したがって、前後の基板２１，２２を重ね合わせて加圧し、これらの基板２１，２２を前記枠状シール材３７により接合する際に、基板２１，２２の液晶注入口４２に対応する部分がセル内側に撓み変形するのを前記エリア外スペーサ３７により防ぎ、前記液晶注入口４２の潰れを無くすことができる。
【００９１】
図５はこの発明の液晶セルの第２の実施例を示す一部分の断面図であり、この実施例の液晶セルは、前側基板２２の内面に、その基板面に設けられた遮光膜３５を覆って、上述した表示エリアＡ（図１参照）の全域に対向する透明な下地膜３９を形成し、前記下地膜３９の上に対向電極３６を設けるとともに、前記前側基板２２の内面に、前記下地膜３９の無いエリア外領域（表示エリアＡと枠状シール材４１によるシール部との間の領域）に対応させて、樹脂膜により形成された複数のエリア外スペーサ３７を設けたものである。
【００９２】
なお、この実施例の液晶セルの他の構成は、上述した第１の実施例と同じであるから、重複する説明は省略する。
【００９３】
すなわち、この実施例の液晶セルは、前側基板２２の内面に遮光膜３５を覆って、表示エリアＡの全域に対向する下地膜３９を設け、前記下地膜３９の上に形成された対向電極３６上に、後側基板２１の内面に設けられたＴＦＴ２４を、前後の基板２１，２２の最も内面にそれぞれ設けられた配向膜３４，３８を介して当接させることにより、前記ＴＦＴ２４によって画素部の基板間ギャップｄ１を規定するとともに、前記前側基板２２の内面の遮光膜３５と対向電極３６との積層膜の上に前記下地膜３９の無いエリア外領域に対応させて設けられた前記複数のエリア外スペーサ３７を前記後側基板２１の内面のゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜に前記配向膜３４，３８を介して当接させることにより、前記複数のエリア外スペーサ３７によって前記エリア外領域の基板間ギャップｄ２を規定したものである。
【００９４】
この実施例において、前記下地膜３９は、前側基板２２上に樹脂材料、例えば感光性樹脂をスピンコート法により所定の厚さに塗布し、その樹脂膜をフォトグラフィ法によりパターニングすることにより、１μｍ〜２μｍの膜厚に形成されている。
【００９５】
この樹脂膜からなる下地膜３９の高さの精度は±０．２μｍ程度であり、したがって、前記画素部の基板間ギャップｄ１は前記ＴＦＴ２４により非常に高い精度で規定されるのに対し、前後の基板２１，２２の基板面間の間隔ｄ０には、前記下地膜３９の高さの精度に応じた±０．２μｍ程度の誤差があるが、この程度の基板面間の間隔ｄ０の誤差は特に問題にはならない。
【００９６】
すなわち、前記液晶セル内に液晶を充填して製造される液晶表示素子の電気光学特性は、前記画素部の基板間ギャップｄ１とによって決まる液晶層厚と、画素電極２３と対向電極３６との間の距離であり、前記液晶セルは、前記画素部の基板間ギャップｄ１が均一であり、また、前記対向電極３６が前記下地膜３９の上に設けられているために電極２３，３６間の距離も一定である。
【００９７】
この実施例の液晶セルは、後側基板２１の内面に、前記遮光膜３５を覆って、表示エリアＡの全域に対向する下地膜３９を形成し、前記下地膜３９の上に対向電極３６を設けているため、画素部の基板間ギャップｄ１を予め定めた値にしたときの基板面間の間隔ｄ０が、上記第１の実施例よりも前記下地膜４１の膜厚だけ大きくなる。
【００９８】
すなわち、前記画素部の基板間ギャップｄ１を１．５μｍにしたときの前記基板面間の間隔ｄ０は、第１の実施例では上述したように２．０４μｍであるのに対し、この実施例では、例えば前記下地膜３９を１．５μｍの膜厚に形成した場合で、２．０４μｍ＋１．５μｍ＝３．５４μｍになる。
【００９９】
したがって、前記画素部の基板間ギャップｄ１を１．５μｍにしたときの前記基板２１，２２のエリア外領域に対応する部分を撓み変形させないように支えるために必要な前記エリア外スペーサ３７の高さは、前記基板面間の間隔ｄ０＝３．５４μｍから、ゲート絶縁膜２６とオーバーコート絶縁膜３１と遮光膜３５と対向電極３６と配向膜３４，３８の膜厚の合計値を差し引いた値、つまり、第１の実施例におけるエリア外スペーサ３７の高さ（１．０３μｍ）よりも１．５μｍ大きい２．５３μｍである。
【０１００】
そして、前記樹脂膜からなるエリア外スペーサ３７の高さの精度は、上述したように±０．２μｍ程度であるが、このエリア外スペーサ３７の高さが大きいほど、その高さのバラツキ量（±０．２μｍ程度）の比率が小さくなるため、前記エリア外スペーサ３７の高さの均一度が高くなる。
【０１０１】
したがって、この実施例の液晶セルによれば、前記エリア外スペーサ３７により規定される前記エリア外領域の基板間ギャップｄ２を上述した第１の実施例よりもさらに均一にし、前記画素部の基板間ギャップｄ１を、前記表示エリアＡの全域にわたって前記ＴＦＴ２４により規定される値にすることができる。
【０１０２】
なお、上記第１および第２の実施例では、エリア外スペーサ３７を前側基板２２に設けているが、樹脂膜からなる前記エリア外スペーサ３７は、後側基板２１に設けて他方の基板である前側基板２２に当接させてもよい。
【０１０３】
図６はこの発明の液晶セルの第３の実施例を示す一部分の断面図であり、この実施例の液晶セルは、エリア外領域（表示エリアＡ１と枠状シール材４１によるシール部との間の領域）に対応する複数のエリア外スペーサ４０を、ＴＦＴ２４が設けられた後側基板２１の内面に、画素部の予め定められた基板間ギャップｄ１に応じた高さに形成された複数のＴＦＴ２４と同じ積層構造と高さを有する積層膜により形成したものである。
【０１０４】
なお、この実施例の液晶セルの他の構成は、上述した第１の実施例と同じであるから、重複する説明は省略する。
【０１０５】
この実施例において、前記複数のエリア外スペーサ４０は、前記後側基板２１の基板面に前記ＴＦＴのゲート電極２５と同じ材質（アルミニウム系合金）および膜厚の下部金属膜２５ａと、前記ＴＦＴ２４のゲート絶縁膜２６と、前記ＴＦＴ２４のｉ型半導体膜２７と同じ材質（アモルファスシリコンまたはポリシリコン）および膜厚のｉ型半導体膜２７ａと、前記ＴＦＴ２４のブロッキング絶縁膜２８と同じ材質（窒化シリコン）および膜厚の中間絶縁膜２８ａと、前記ＴＦＴ２４のｎ型半導体膜２９と同じ材質（アモルファスシリコンまたはポリシリコン）および膜厚のｎ型半導体膜２９ａと、前記ＴＦＴ２４のソースおよびドレイン電極３０ｓ，３０ｄと同じ材質（クロム膜とアルミニウム系合金膜との積層膜）および膜厚の上部金属膜３０ａと、前記ＴＦＴ２４のオーバーコート絶縁膜３１との積層膜により形成されている。
【０１０６】
なお、前記複数のエリア外スペーサ４０のうち、前記ゲート電極２５と一体に形成されたゲート配線３２の前記エリア外領域を通る部分に重なるエリア外スペーサ４０は、前記ゲート配線３２の一部を前記下部金属膜２５ａとして形成され、前記ドレイン電極３０ｄと一体に形成されたデータ配線３３の前記エリア外領域を通る部分に重なるエリア外スペーサ４０は、前記データ配線３３の一部を前記上部金属膜３０ａとして形成されている。
【０１０７】
すなわち、前記エリア外スペーサ４０は、前記ＴＦＴ２４と同様に、スパッタ装置やプラズマＣＶＤ装置により成膜された複数の膜が積層した構造であり、したがって、その高さの精度が非常に高い。
【０１０８】
そして、前記複数のエリア外スペーサ４０は、前記ＴＦＴ２４と同様に、前側基板２２の内面に設けられた対向電極３６の外周部の前記遮光膜３５に重なった部分の上に、両基板２１，２２の最も内面に形成された配向膜３４，３８を介して当接され、前記エリア外領域の基板間ギャップｄ２を規定している。
【０１０９】
この実施例の液晶セルは、後側基板２１の内面に、前記エリア外領域に対応させて、前記ＴＦＴ２４と同じ積層構造と高さを有する積層膜により形成された高さの精度が非常に高い複数のエリア外スペーサ４０を設け、このエリア外スペーサ４０により前記エリア外領域の基板間ギャップｄ２を規定しているため、前記エリア外領域の基板間ギャップｄ２を高い精度で均一にし、前記画素部の基板間ギャップｄ１を、前記表示エリアＡの全域にわたって前記ＴＦＴ２４により規定される値にすることができる。
【０１１０】
しかも、この実施例では、ＴＦＴ２４と同じ積層構造と高さを有する積層膜からなる前記エリア外スペーサ４０を、前記ＴＦＴ２４が設けられた後側基板２１に設けているため、このエリア外スペーサ４０を前記ＴＦＴ２４の形成工程を利用して形成することができ、したがって、液晶セルの製造コストを低減することができる。
【０１１１】
なお、上述した第１〜第３の実施例では、ＴＦＴ２４のソースおよびドレイン電極３０ｓ，３０ｄとオーバーコート絶縁膜３１の膜厚を調整することにより、前記ＴＦＴ２４を画素部の予め定められた基板間ギャップｄ１に応じた高さに形成しているが、前記ＴＦＴ２４の高さは、前記ＴＦＴ２４の他の層の膜厚を調整することにより、前記画素部の基板間ギャップｄ１に応じた高さに形成してもよい。
【０１１２】
ただし、前記ＴＦＴ２４のゲート電極２５の膜厚は、このゲート電極２５と基板２１面との段差を小さくするために、できるだけ薄くするのが望ましく、また前記ゲート絶縁膜２６とｉ型半導体膜２７とｎ型半導体膜２９の膜厚は、良好な特性のＴＦＴを得られるように選ぶ必要があり、さらに、前記ブロッキング絶縁膜２８は、前記ｉ型半導体膜２７との段差を小さくするために比較的薄い膜厚に形成するのが好ましい。
【０１１３】
したがって、前記ＴＦＴ２４は、前記ソースおよびドレイン電極３０ｓ，３０ｄとオーバーコート絶縁膜３１の少なくとも一つの膜厚を調整することにより、前記画素部の基板間ギャップｄ１に応じた高さに形成するのが好ましく、前記ソースおよびドレイン電極３０ｓ，３０ｄの膜厚を厚くすることにより、その抵抗を小さくして前記データ信号の電位降下を小さくすることができ、また、前記オーバーコート絶縁膜３１の膜厚を厚くすることにより、このオーバーコート絶縁膜３１によるＴＦＴ２４の保護効果を高くすることができる。
【０１１４】
次に、この発明の液晶セル集合体の実施例を説明する。図７および図８はこの発明の液晶セル集合体の第１の実施例を示しており、図７は液晶セル集合体の一部分の平面図、図８は図７のVIII―VIII線に沿う拡大断面図である。なお、この実施例の液晶セル集合体は、図１〜図４に示した上記第１の実施例の液晶セルの集合体である。
【０１１５】
この液晶セル集合体は、前記液晶セルの第１の基板（後側基板）２１と第２の基板（前側基板）２２のうち、第１の基板２１となる複数の基板領域１１０を有する第１の基板材１０１と、第２の基板２２となる複数の基板領域１２０を有する第２の基板材１０２とを、これらの基板材１０１，１０２の前記複数の基板領域１１０，１２０の間にそれぞれ設けられた一辺に液晶注入口４２を有する複数の枠状シール材４１を介して接合したものであり、この液晶セル集合体は、前記第１の基板材１０１をその複数の基板領域１１０の各辺に沿った切断ラインＬ１に沿って切断して前記複数の基板領域１１０毎に切離し、前記第２の基板材１０２をその複数の基板領域１２０の各辺に沿った切断ラインＬ２に沿って切断して前記複数の基板領域１２０毎に切離すことにより、個々の液晶セルに分離される。
【０１１６】
まず、第１の基板材１０１について説明すると、この第１の基板材１０１は、ゲート側ドライバおよびデータ側ドライバがそれぞれ搭載される張り出し部２１ａ，２１ｂを有する前記第１の基板２１となる複数の基板領域１１０と、これらの基板領域１１０の間に確保された最終的に廃棄される捨て領域１１１とを有している。
【０１１７】
そして、この第１の基板材１０１の複数の基板領域１０１の内面（第２の基板材１０２に対向する面）にはそれぞれ、図１〜図４に示したように、マトリックス状に配列した複数の画素電極２３と、前記複数の画素電極２３にそれぞれ接続された複数のＴＦＴ２４と、前記複数のＴＦＴ２４にゲート信号を供給する複数のゲート配線３２と、前記複数のＴＦＴ２４にデータ信号を供給する複数のデータ配線３３とが設けられ、その最も内面の前記枠状シール材４１により囲まれた領域に配向膜３４が形成されている。
【０１１８】
図７において、二点鎖線で囲まれた領域Ａは、前記複数の画素電極２３がマトリックス状に配列した表示エリアを示し、前記表示エリアＡの左側と上側の二点鎖線で囲まれた領域Ｂ，Ｃはそれぞれ、前記複数のゲート配線３２の導出領域と、前記複数のデータ配線３３の導出領域を示しており、これらの配線導出領域の端部の領域Ｂａ，Ｃａは、前記張り出し部２１ａ，２１ｂにそれぞれ導出された前記複数のゲート配線３２およびデータ配線３３の端部にそれぞれ形成された図示しないドライバ接続端子の配列領域を示している。
【０１１９】
前記複数のＴＦＴ２４は、図３に示したように、ゲート電極２５と、ゲート絶縁膜２６と、ｉ型半導体膜２７と、ブロッキング絶縁膜２８と、ｎ型半導体膜２９と、ソース電極３０ｓおよびドレイン電極３０ｄと、オーバーコート絶縁膜３１との積層膜からなっており、上述したように、画素部の予め定められた基板間ギャップｄ１に応じた高さに形成されている。
【０１２０】
なお、前記ＴＦＴ２４のゲート絶縁膜２６とオーバーコート絶縁膜３１はそれぞれ、図８に示したように、前記第１の基板材１０１の全体にわたって形成されている。
【０１２１】
次に、第２の基板材１０２について説明すると、この第２の基板材１０２は、前記第２の基板２２となる複数の基板領域１２０と、これらの基板領域１２０の間に確保された最終的に廃棄される捨て領域１２１とを有している。
【０１２２】
そして、前記第２の基板材２Ａの複数の基板領域２ａの内面（第１の基板材１０１に対向する面）にはそれぞれ、図２〜図４に示したように、遮光膜３５と前記遮光膜３５を覆って形成された対向電極３６とが設けられるとともに、前記表示エリアＡと枠状シール材４１によるシール部との間のエリア外領域に対応させて、図４に示した複数のエリア外スペーサ３７が設けられ、その最も内面の前記枠状シール材４１により囲まれた領域に配向膜３８が形成されている。
【０１２３】
なお、図７には前記エリア外スペーサ３７の配列領域を示していないが、前記エリア外スペーサ３７は、図１にその配列領域Ｄを示したように、前記エリア外領域の略全域に対応させて、前記ＴＦＴ２４の配列ピッチと同程度のピッチで設けられている。
【０１２４】
さらに、この第２の基板材１０２の前記複数の基板領域１２０の間に確保された捨て領域１２１の内面には、図８に示したように、前記複数の基板領域１２０にそれぞれ外周縁部が枠状シール材４１によるシール部に重なる外形に形成された前記対向電極３６の表面高さと同じ高さに形成された複数の捨てスペーサ支持膜１２２が形成されており、この複数の捨てスペーサ支持膜１２２の上にそれぞれ複数の捨てスペーサ１２３が設けられている。
【０１２５】
前記捨てスペーサ支持膜１２２は、前記遮光膜３５と同じ材質（酸化クロム膜とクロム膜との積層膜）および膜厚の疑似遮光膜３５ａと、前記対向電極３６と同じ材質（ＩＴＯ）および膜厚の疑似対向電極３６ａとの積層膜からなっており、前記捨てスペーサ１２３よりも僅かに大きい面積に形成されている。
【０１２６】
また、前記捨てスペーサ１２３は、前記エリア外領域に対応させて設けられたエリア外スペーサ３７と同じ樹脂膜により、前記エリア外スペーサ３７と同じ高さに形成されている。
【０１２７】
図７において、二点鎖線で囲まれた枠状の領域Ｅは、前記捨てスペーサ１２３の配列領域を示しており、図では、この領域Ｅに斜線を施している。
【０１２８】
図７に示したように、前記捨てスペーサ１２３の配列領域Ｅは、前記第１と第２の基板材１０１，１０２のそれぞれの切断ラインＬ１，Ｌ２を避けた複数箇所に確保されており、前記複数の捨てスペーサ支持膜１２２およびその上の捨てスペーサ１２３は、これらの領域Ｅの長さ方向および幅方向に、前記第１の基板材１０１の複数の基板領域１１０に設けられた前記複数のＴＦＴ２４の配列ピッチと同程度のピッチで配列させて設けられている。
【０１２９】
また、前記複数の捨てスペーサ１２３のうち、前記第１の基板材１０１の複数の基板領域１１０の前記張り出し部２１ａ，２１ｂに対応する捨てスペーサ配列領域Ｅの捨てスペーサ１２３は、前記第１の基板材１０１の複数の基板領域１１０に設けられて前記張り出し部２１ａ，２１ｂに導出された前記複数のゲート配線３２およびデータ配線３３と、これらのゲート配線３２およびデータ配線３３の端部に形成された図示しないドライバ接続端子およびドライバ搭載部を避けて設けられている。
【０１３０】
そして、前記第１の基板材１０１と第２の基板材１０２は、前記第１の基板材１０１の複数の基板領域１１０の表示エリアＡに設けられた複数のＴＦＴ２４を前記第２の基板材１０２の複数の基板領域１２０に設けられた前記対向電極３６上にそれぞれの基板領域１１０，１２０の最も内面に設けられた配向膜３４，３８を介して当接させ、前記第２の基板材１０２の複数の基板領域１２０のエリア外領域に設けられた複数のエリア外スペーサ３７を前記第１の基板材１０１の内面のゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜上に配向膜３４，３８を介して当接させるとともに、前記第２の基板材１０２の前記捨て領域１２１に設けられた複数の捨てスペーサ１２３を前記第１の基板材１０１の複数の基板領域１１０の張り出し部２１ａ，２１ｂおよび捨て領域１１１の内面の前記ゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜上に当接させて、両基板材１０１，１０２の前記複数の基板領域１１０，１２０の間にそれぞれ設けられた複数の枠状シール材４１により接合されている。
【０１３１】
この液晶セル集合体は、前記第１の基板材１０１の複数の基板領域１１０にそれぞれ設けられた高さ精度の高い複数のＴＦＴ２４を、上述した液晶セルの画素部の予め定められた基板間ギャップｄ１に応じた高さに形成するとともに、前記第２の基板材１０２の前記捨て領域１２１に複数の捨てスペーサ１２３を設け、前記第１と第２の基板材１０１，１０２を、前記複数のＴＦＴ２４を前記第２の基板材１０２の対向電極２４上に当接させ、前記複数の捨てスペーサ１２３を前記第１の基板材１０１に当接させて前記複数の枠状シール材４１により接合したものであるため、両方の基板材１０１，１０２の基板領域１１０，１２０の画素部の基板間ギャップｄ１を前記ＴＦＴ２４により規定し、前記画素部の基板間ギャップｄ１を小さく、しかも均一にするとともに、前記両方の基板材１０１，１０２の前記捨て領域１１１，１２１の間隔を前記複数の捨てスペーサ１２３により規定して前記基板材１０１，１０２の捨て領域１１１，１２１の内面側への撓み変形を防止し、前記基板領域１１０，１２０の画素部の基板間ギャップｄ１を、前記表示エリアＡの全域にわたって前記ＴＦＴ２４により規定される値にすることができる。
【０１３２】
なお、前記両方の基板材１０１，１０２の最も内面の配向膜３４，３８は、前記基板領域１１０，１２０の枠状シール材４１により囲まれた両記だけに設けられているため、前記ＴＦＴ２４は前記第２の基板材１０２の内面の対向電極３６上に前記配向膜３４，３８を介して当接するのに対し、前記捨てスペーサ１２３は、前記第１の基板材１０１の内面のゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜上に直接当接するが、前記配向膜３４，３８の膜厚はそれぞれ上述したように０．０５μｍと極く薄く、したがって、前記捨てスペーサ１２３と前記第１の基板材１０１の内面のゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜との間に配向膜３４，３８が無いことによる前記基板材１０１，１０２の前記捨て領域１１１，１２１の内面側への撓み変形は無視できる。
【０１３３】
しかも、この実施例では、前記樹脂膜により形成された複数のエリア外スペーサ１２３を、前記第１の基板材１０１の複数の基板領域１１０の張り出し部２１ａ，２１ｂに導出された複数のゲート配線３２およびデータ配線３３を避けて設けているため、前記複数のエリア外スペーサ１２３を同じ高さに形成することにより、両方の基板材１０１，１０２の前記捨て領域１１１，１２１の間隔を略均一に規定することができる。
【０１３４】
なお、図７に示した複数の捨てスペーサ配列領域Ｅの間の間隔、つまり前記捨てスペーサ１２３が存在しない領域の幅は、８ｍｍ以下にするのが望ましく、前記捨てスペーサ１２３が存在しない領域の幅をこの程度にすることにより、前記基板材１０１，１０２の捨て領域１１１，１２１の撓み変形を、前記捨て領域１１１，１２１の全域にわたって防ぐことができる。
【０１３５】
しかも、この実施例の液晶セル集合体は、前記第２の基板材１０２の複数の基板領域１２０のエリア外領域に複数のエリア外スペーサ３７を設けているため、両方の基板材１０１，１０２の基板領域１１０，１２０の前記エリア外領域の基板間ギャップｄ２（図４参照）を前記エリア外スペーサ３７により規定して前記基板材１０１，１０２のエリア外領域の撓み変形も防止し、前記基板領域１１０，１２０の画素部の基板間ギャップｄ１を、前記表示エリアＡの全域にわたって前記ＴＦＴ２４により規定される値にすることができる。
【０１３６】
したがって、この液晶セル集合体の第１と第２の基板材１０１，１０２をそれぞれ前記切断ラインＬ１，Ｌ２に沿って切断して前記複数の基板領域１１０，１２０毎に分離することにより、画素部の基板間ギャップｄ１が小さく、しかも複数の画素部の基板間ギャップｄ１が均一な液晶セルを得ることができる。
【０１３７】
なお、上記第１の実施例の液晶セル集合体は、図１〜図４に示した第１の実施例の液晶セルの集合体であるが、この発明は、図５に示した第２の実施例の液晶セルの集合体にも適用することができ、その場合は、前記捨てスペーサ１２３を、図５に示したエリア外スペーサ３７と同じ高さに形成すればよい
また、上記実施例の液晶セル集合体は、前記捨てスペーサ１２３を第２の基板材１０２に設けたものであるが、前記捨てスペーサ１２３は、第１の基板材１０１に設けて前記第２の基板材１０２に当接させてもよい。
【０１３８】
さらに、上記実施例の液晶セル集合体は、前記捨てスペーサ１２３を樹脂膜により形成したものであるが、前記基板材１０１，１０２の捨て領域１１１，１２１に設ける複数の捨てスペーサは、ＴＦＴ２４が設けられた第１の基板材１０１の捨て領域１１１に、前記ＴＦＴ２４と同じ積層構造と高さを有する積層膜により形成してもよい。
【０１３９】
図９はこの発明の液晶セル集合体の第２の実施例を示す一部分の断面図であり、この実施例の液晶セル集合体は、ＴＦＴ２４が設けられた第１の基板材１０１の捨て領域１１１に、前記ＴＦＴ２４と同じ積層構造と高さを有する積層膜により形成された捨てスペーサ１２４を設けたものである。
【０１４０】
なお、前記捨てスペーサ１２４は、図５に示した第３の実施例の液晶セルのエリア外スペーサ４０と同じ積層構造であり、また、この実施例の液晶セル集合体の前記捨てスペーサ１２４およびエリア外スペーサ４０以外の構成は上記第１の実施例の液晶セル集合体と同じであるから、重複する説明は省略する。
【０１４１】
この実施例のように、第１の基板材１０１の捨て領域１１１に、前記ＴＦＴ２４と同じ積層構造と高さを有する積層膜により形成された捨てスペーサ１２４を設ける場合、前記捨てスペーサ１２４は、前記第１の基板材１０１の捨て領域１１１と、この第１の基板材１０１の基板領域１１０の張り出し部２１ａ，２１ｂのうちの該張り出し部２１ａ，２１ｂに導出された前記ゲート配線３２およびデータ配線３３の少なくともドライバ接続端子およびドライバ搭載部を避けて設ければよい。
【０１４２】
また、前記第１の基板材１０１の基板領域１１０の張り出し部２１ａ，２１ｂに対応する前記複数の捨てスペーサ１２４のうち、一部の捨てスペーサを前記ゲート配線３２およびデータ配線３３に重なる位置に設ける場合は、前記ゲート配線３２に重なる捨てスペーサ１２４を、前記ゲート配線３２の一部を前記下部金属膜２５ａとして形成し、前記データ配線３３に重なる捨てスペーサ１２４を、前記データ配線３３の一部を前記上部金属膜３０ａとして形成すればよい。
【０１４３】
この実施例の液晶セル集合体は、両方の基板材１０１，１０２の前記捨て領域１１１，１２１の間隔を、前記ＴＦＴ２４と同じ積層構造と高さを有する積層膜により形成された捨てスペーサ１２４により規定しているため、前記基板領域１１０，１２０の画素部の基板間ギャップｄ１を、上記第１の実施例の液晶セル集合体よりもさらに確実に、前記表示エリアＡの全域にわたって前記ＴＦＴ２４により規定される値にすることができ、したがって、画素部の基板間ギャップｄ１が小さく、しかも複数の画素部の基板間ギャップｄ１がより均一な液晶セルを得ることができる。
【０１４４】
なお、上記第１および第２の実施例の液晶セル集合体は、前記複数の捨てスペーサ１２３，１２４により両方の基板材１０１，１０２の捨て領域１１１，１２１の間隔を規定するだけでも、前記基板材１０１，１０２の基板領域１１０，１２０の画素部の基板間ギャップｄ１を、前記表示エリアＡの全域にわたって前記ＴＦＴ２４により規定される値にすることができるため、前記基板領域１１０，１２０のエリア外領域に対応するエリア外スペーサ３７，４０を省略してもよい。
【０１４５】
【発明の効果】
この発明の液晶セルは、複数の薄膜トランジスタを形成した第１の基板と、下地膜の上に対向電極を形成した第２の基板と、表示エリアより外側の領域に基板間ギャップを規定する複数のエリア外スペーサを備え,前記第１の基板に設けられた高さ精度の高い複数のＴＦＴを、前記画素部の予め定められた基板間ギャップに応じた高さに形成し、前記第１と第２の基板を、前記複数のＴＦＴを前記第２の基板の対向電極上に当接させ、且つ前記薄膜トランジスタによって規定される前記画素部の予め定められた基板間ギャップに応じた前記第１と第２の基板間の間隔に対応する高さに形成された複数のエリア外スペーサを第１の基板に当接させて枠状シール材により接合したものであるため、前記画素部の基板間ギャップを小さくし、しかも複数の画素部の基板間ギャップを均一にすることができる。
【０１４６】
この発明の液晶セルにおいては、前記ＴＦＴを構成するゲート電極とゲート絶縁膜と半導体膜とソースおよびドレイン電極とオーバーコート絶縁膜との積層膜のうち、前記ソースおよびドレイン電極と前記オーバーコート絶縁膜の少なくとも一つを、前記積層膜の高さを画素部の予め定められた基板間ギャップに応じた高さと略一致させる膜厚に形成するのが好ましく、前記ソースおよびドレイン電極の膜厚を厚くすることにより、その抵抗を小さくしてデータ信号の電位降下を小さくすることができ、また、前記オーバーコート絶縁膜の膜厚を厚くすることにより、このオーバーコート絶縁膜によるＴＦＴの保護効果を高くすることができる。
【０１４８】
この発明の液晶セルにおいて、前記複数のエリア外スペーサは、樹脂膜により形成するのが好ましい。
また、この発明の液晶セルは、前記複数の薄膜トランジスタを、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成し、複数のエリア外スペーサを、第１の基板に、薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成し、前記第１と第２の基板が、前記複数の薄膜トランジスタを前記第２の基板の前記対向電極上に当接させて前記枠状シール材により接合させることにより、前記エリア外スペーサにより規定される前記エリア外領域の基板間ギャップをさらに均一にし、前記画素部の基板間ギャップを、前記表示エリアの全域にわたって前記ＴＦＴにより規定される値にすることができる。
【０１５０】
また、この発明の液晶セル集合体は、前記複数の薄膜トランジスタを、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成し、第１の基板材の複数の基板領域にそれぞれ設けられた複数のゲート配線およびデータ配線は、前記基板領域の枠状シール材によるシール部の外側に突出する張り出し部に導出され、前記複数の捨てスペーサを、前記第１の基板材に薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成し、前記第１の基板材の捨て領域と、前記張り出し部のうちの該張り出し部に導出された前記ゲート配線およびデータ配線の少なくともドライバ接続端子を除く部分とに設け、前記第１と第２の基板材が、前記複数の薄膜トランジスタを前記第２の基板材の前記対向電極上に当接させるとともに、前記複数の捨てスペーサを対向する基板材に当接させて前記複数の枠状シール材により接合したものであるため、画素部の基板間ギャップが小さく、しかも複数の画素部の基板間ギャップが均一な液晶セルを得ることができる。
【図面の簡単な説明】
【図１】この発明の液晶セルの第１の実施例を示す平面図。
【図２】前記液晶セルの第１の基板の一部分の配向膜とオーバーコート絶縁膜を省略した拡大平面図。
【図３】図２のIII―III線に沿う拡大断面図。
【図４】図１のIV−IV線に沿う拡大断面図。
【図５】この発明の液晶セルの第２の実施例を示す一部分の断面図。
【図６】この発明の液晶セルの第３の実施例を示す一部分の断面図。
【図７】この発明の液晶セル集合体の第１の実施例を示す一部分の平面図。
【図８】図７のVIII―VIII線に沿う拡大断面図。
【図９】この発明の液晶セル集合体の第２の実施例を示す一部分の断面図。
【図１０】従来の液晶セルの一部分の断面図。
【符号の説明】
２１，２２…基板
２３…画素電極
２４…ＴＦＴ
２５…ゲート電極
２６…ゲート絶縁膜
２７…ｉ型半導体膜
２８…ブロッキング絶縁膜
２９…ｎ型半導体膜
３０ｓ…ソース電極
３０ｄ…ドレイン電極
３１…オーバーコート絶縁膜
３２…ゲート配線
３３…データ配線
３４…配向膜
３５…遮光膜
３６…対向電極
３７…樹脂膜により形成されたエリア外スペーサ
３８…配向膜
３９…下地膜
４０…ＴＦＴと同じ積層膜により形成されたエリア外スペーサ
４１…枠状シール材
４２…液晶注入口
１０１…第１の基板材
１０２…第２の基板材
１１０，１２０…基板領域
１１１，１２１…捨て領域
Ｌ１，Ｌ２…切断ライン
１２２…スペーサ支持膜
１２３…樹脂膜により形成された捨てスペーサ
４０…ＴＦＴと同じ積層膜により形成された捨てスペーサ
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）を能動素子とするアクティブマトリックス型の液晶セルおよび液晶セル集合体に関するものである。
【０００２】
【従来の技術】
ＴＦＴを能動素子とするアクティブマトリックス型の液晶セルは、マトリックス状に配列した複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、前記複数のＴＦＴにゲート信号を供給する複数のゲート配線と、前記複数のＴＦＴにデータ信号を供給する複数のデータ配線とが設けられた第１の基板と、前記複数の画素電極に対向する対向電極が設けられた第２の基板とを、その間に前記画素電極がマトリックス状に配列した表示エリアを囲んで設けられた枠状シール材により接合した構成となっている。
【０００３】
この液晶セルは、前記第１と第２の基板間の前記枠状シール材により囲まれた領域に液晶を充填して液晶表示素子とされるが、前記液晶表示素子の複数の画素電極と対向電極とが互いに対向する複数の画素部の液晶層厚を予め定められた値にするためには、前記画素部の基板間ギャップ、つまり基板間の液晶が充填される空間の高さを、前記予め定められた値にする必要がある。
【０００４】
この種の液晶セルには、前記第１と第２のいずれか一方の基板上に粒子状スペーサを散布し、その粒子状スペーサを第１と第２の基板間に挟持させて前記基板間ギャップを規定しているものと、一方の基板に柱状スペーサを所定のピッチで設け、これらの柱状スペーサを他方の基板に当接させて前記基板間ギャップを規定しているものとがある。
【０００５】
しかし、前記粒子状スペーサにより基板間ギャップを規定した液晶セルは、前記基板上に散布された粒子状スペーサが画素部内にも分布するだけでなく、複数の画素部の基板間ギャップを均一に規定することが難しい。
【０００６】
そのため、前記粒子状スペーサにより基板間ギャップを規定した液晶セルに液晶を充填して製造された液晶表示素子は、前記粒子状スペーサに対応する部分から光が漏れ、表示のコントラストが低下するとともに、複数の画素部の液晶層厚が不均一で、表示むらを発生する。
【０００７】
一方、前記柱状スペーサは、基板上に樹脂材料を所定の膜厚に塗布し、その樹脂膜をパターニングすることにより形成されるため、複数の柱状スペーサを、画素部を避けた任意の位置に、しかも略均一な高さに設けることができる。
【０００８】
そのため、この柱状スペーサにより基板間ギャップを規定した液晶セルは、画素部内にスペーサが存在せず、また複数の画素部の基板間ギャップが略均一であり、したがって、この液晶セルに液晶を充填して製造された液晶表示素子は、画素部に光漏れを生じることがなく、また複数の画素部の液晶層厚が略均一で、表示むらを発生することがない。
【０００９】
図１０は前記柱状スペーサにより基板間ギャップを規定した従来のアクティブマトリックス型液晶セルの一部分の断面図であり、互いに対向する第１と第２の透明基板１，２のうち、第１の基板、例えば表示の観察側とは反対側である後側の基板１の内面（第２の基板２に対向する面）に、マトリックス状に配列した複数の画素電極３と、前記複数の画素電極３にそれぞれ接続された複数のＴＦＴ４と、前記複数のＴＦＴ４にゲート信号およびデータ信号を供給する複数のゲート配線およびデータ配線（いずれも図示せず）とが設けられている。
【００１０】
前記ＴＦＴ４は、後側の基板１面に形成されたゲート電極５と、このゲート電極５を覆って設けられたゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、このｉ型半導体膜７のチャンネル領域の上に設けられたブロッキング絶縁膜８と、前記ｉ型半導体膜７の両側部の上にｎ型半導体膜９を介して形成されたソース電極１０ｓおよびドレイン電極１０ｄと、その上に設けられたオーバーコート絶縁膜１１との積層膜からなっている。
【００１１】
そして、前記複数の画素電極３は、前記ゲート絶縁膜６の上に形成されており、これらの画素電極３にそれぞれ、その画素電極３に対応するＴＦＴ４のソース電極１０ｓが接続されている。
【００１２】
さらに、前記後側基板１の最も内面には、前記複数の画素電極３を覆って配向膜１２が設けられている。
【００１３】
一方、第２の基板、つまり表示の観察側である前側の基板２の内面（後側基板１に対向する面）には、前記複数の画素電極３に対向する部分に開口が設けられ遮光膜１３と、前記複数の画素電極３に対向する一枚膜状の対向電極１４とが設けられるとともに、前記複数の画素電極３と対向電極１４とが互いに対向する複数の画素部の基板間ギャップを規定するための複数の柱状スペーサ１５が、前記画素部を避けた任意の位置、例えば前記後側基板１に設けられた複数のＴＦＴ４にそれぞれ対応する位置に設けられている。
【００１４】
前記複数の柱状スペーサ１５は、前側基板２上（遮光膜１３と対向電極１４との積層膜の上）に、樹脂材料、例えば感光性樹脂をスピンコート法により所定の厚さに塗布し、その樹脂膜をフォトリソグラフィ法によりパターニングすることにより、前記画素部の予め定められた基板間ギャップに応じた高さに形成されている。
【００１５】
さらに、前記前側基板２の最も内面には、前記対向電極１４および複数の柱状スペーサ１５を覆って配向膜１６が設けられている。
【００１６】
そして、前記後側基板１と前側基板２は、前側基板２の内面に設けられた前記複数の柱状スペーサ１５を、後側基板１の内面に設けられた複数のＴＦＴ４上に両基板１，２の最も内面に形成された配向膜１２，１６を介して当接させることにより、前記複数の画素部の基板間ギャップを前記複数の柱状スペーサ１５により規定され、これらの基板１，２の間に前記表示エリアを囲んで設けられた図示しない枠状シール材により接合されている。
【００１７】
【発明が解決しようとする課題】
ところで、前記液晶セルの画素部の基板間ギャップは、従来、４μｍ〜５μｍ程度に規定されているが、最近では、液晶表示素子の液晶層厚を小さくして応答速度を速くするために、前記画素部の基板間ギャップを例えば１，５μｍ程度に小さくすることが望まれている。
【００１８】
しかし、上記従来の液晶セルは、画素部の基板間ギャップを小さくすために前記柱状スペーサ１５の高さを小さくすると、複数の画素部の基板間ギャップが不均一になり、液晶表示素子に表示むらを発生させる。
【００１９】
すなわち、前記柱状スペーサ１５は、上述したように、基板２上に樹脂材料（例えば感光性樹脂）をスピンコート法により所定の厚さに塗布し、その樹脂膜をパターニングすることにより形成されているが、スピンコート法による樹脂材料の塗布厚の精度は±０．２μｍ程度であり、それが形成された柱状スペーサ１５の高さの精度になるため、画素部の基板間ギャップに±０．２μｍ程度のバラツキが生じる。
【００２０】
そして、液晶セルの画素部の基板間ギャップを４μｍ〜５μｍ程度の比較的大きい値にする場合は、その基板間ギャップに対する画素部の基板間ギャップのバラツキ量（±０．２μｍ程度）の比率は極く小さいため、前記複数の画素部の基板間ギャップは略均一であると見なしてよい。
【００２１】
しかし、液晶表示素子の液晶層厚を小さくして応答速度を速くするために、前記画素部の基板間ギャップを例えば１，５μｍ程度に小さくする場合は、その基板間ギャップに対する画素部の基板間ギャップのバラツキ量（±０．２μｍ程度）の比率が無視できない大きさになり、前記複数の画素部の基板間ギャップが不均一になる。
【００２２】
この発明は、画素部の基板間ギャップを小さくし、しかも複数の画素部の基板間ギャップを均一にすることができるアクティブマトリックス型の液晶セルを提供するとともに、画素部の基板間ギャップが小さく、しかも複数の画素部の基板間ギャップが均一な液晶セルを得ることができる液晶セル集合体を提供することを目的としたものである。
【００２３】
【課題を解決するための手段】
この発明の液晶セルは、マトリックス状に配列した複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のデータ配線とが設けられた第１の基板と、下地膜と、この下地膜の上に形成され、前記複数の画素電極に対向する対向電極とが設けられた第２の基板と、前記第１と第２の基板間に前記複数の画素電極がマトリックス状に配列した表示エリアを囲んで設けられた枠状シール材と、前記第２の基板に、表示エリアと枠状シール材によるシール部との間の領域に対応させて設けられ、前記表示エリアより外側の領域の基板間ギャップを規定する複数のエリア外スペーサと、からなり、前記下地膜は、前記第２の基板面に前記表示エリアの全域に対向させて設けられた透明膜により形成され、前記複数の薄膜トランジスタは、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成され、前記複数のエリア外スペーサは、前記薄膜トランジスタによって規定される前記画素部の予め定められた基板間ギャップに応じた前記第１と第２の基板間の間隔に対応する高さに形成され、前記第１と第２の基板が、前記複数の薄膜トランジスタを前記第２の基板の前記対向電極上に当接させて、且つ前記複数のエリア外スペーサを第１の基板に当接させて前記枠状シール材により接合されていることを特徴とするものである。
【００２４】
この液晶セルにおいて、前記ＴＦＴは、スパッタ装置やプラズマＣＶＤ装置により成膜された複数の膜が積層した構造であるため、その高さの精度が非常に高い。
【００２５】
そして、この液晶セルは、複数の薄膜トランジスタを形成した第１の基板と、下地膜の上に対向電極を形成した第２の基板と、表示エリアより外側の領域に基板間ギャップを規定する複数のエリア外スペーサを備え,前記第１の基板に設けられた高さ精度の高い複数のＴＦＴを、前記画素部の予め定められた基板間ギャップに応じた高さに形成し、前記第１と第２の基板を、前記複数のＴＦＴを前記第２の基板の対向電極上に当接させ、且つ前記薄膜トランジスタによって規定される前記画素部の予め定められた基板間ギャップに応じた前記第１と第２の基板間の間隔に対応する高さに形成された複数のエリア外スペーサを第１の基板に当接させて枠状シール材により接合したものであるため、前記画素部の基板間ギャップを小さくし、しかも複数の画素部の基板間ギャップを均一にすることができる。
【００２６】
このように、この発明の液晶セルは、第１の基板に設けられた複数のＴＦＴを画素部の予め定められた基板間ギャップに応じた高さに形成し、前記第１と第２の基板を、前記複数のＴＦＴを前記第２の基板の対向電極上に当接させて前記枠状シール材により接合することにより、前記画素部の基板間ギャップを小さくし、しかも複数の画素部の基板間ギャップを均一にすることができるようにしたものである。
【００２７】
この発明の液晶セルにおいては、前記ＴＦＴを構成するゲート電極とゲート絶縁膜と半導体膜とソースおよびドレイン電極とオーバーコート絶縁膜との積層膜のうち、前記ソースおよびドレイン電極と前記オーバーコート絶縁膜の少なくとも一つを、前記積層膜の高さを画素部の予め定められた基板間ギャップに応じた高さと略一致させる膜厚に形成するのが好ましい。
【００３０】
また、この発明の液晶セルは、マトリックス状に配列した複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のデータ配線とが設けられた第１の基板と、前記複数の画素電極に対向する対向電極が設けられた第２の基板と、前記第１と第２の基板間に前記複数の画素電極がマトリックス状に配列された表示エリアを囲んで設けられた枠状シール材と、第１と第２のいずれか一方の基板に、表示エリアと枠状シール材によるシール部との間の領域に対応させて設けられ、前記表示エリアより外側の領域の基板間ギャップを規定する複数のエリア外スペーサとからなり、前記複数の薄膜トランジスタは、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成され、前記複数のエリア外スペーサは、前記第１の基板に、前記薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成され、前記第１と第２の基板が、前記複数の薄膜トランジスタを前記第２の基板の前記対向電極上に当接させて前記枠状シール材により接合されていることを特徴とする。
【００３１】
さらに、この発明の液晶セル集合体は、液晶セルの第１の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、マトリックス状に配列した複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のデータ配線とが設けられた第１の基板材と、前記液晶セルの第２の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、前記複数の画素電極に対向する対向電極が設けられた第２の基板材と、前記第１の基板材または第２の基板材の前記複数の基板領域の間の捨て領域に設けられた複数の捨てスペーサと、前記第１と第２の基板材の間に、前記複数の基板領域の前記画素電極がマトリックス状に配列した表示エリアをそれぞれ囲んで設けられた複数の枠状シール材とからなり、前記複数の薄膜トランジスタが、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成され、第１の基板材の複数の基板領域にそれぞれ設けられた複数のゲート配線およびデータ配線は、前記基板領域の枠状シール材によるシール部の外側に突出する張り出し部に導出され、前記複数の捨てスペーサは、前記第１の基板材に薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成され、前記第１の基板材の捨て領域と、前記張り出し部のうちの該張り出し部に導出された前記ゲート配線およびデータ配線の少なくともドライバ接続端子を除く部分とに設けられ、前記第１と第２の基板材が、前記複数の薄膜トランジスタを前記第２の基板材の前記対向電極上に当接させるとともに、前記複数の捨てスペーサを対向する基板材に当接させて前記複数の枠状シール材により接合されていることを特徴とするものである。
【００３２】
この液晶セル集合体は、第１の基板材の複数の基板領域にそれぞれ設けられた複数のゲート配線およびデータ配線が、前記基板領域の枠状シール材によるシール部の外側に突出する張り出し部に導出され、前記複数の捨てスペーサが、前記第１の基板材に薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成され、前記第１の基板材の捨て領域と、前記張り出し部のうちの該張り出し部に導出された前記ゲート配線およびデータ配線の少なくともドライバ接続端子を除く部分とに設けられ、前記第１と第２の基板材が、前記複数の薄膜トランジスタを前記第２の基板材の前記対向電極上に当接させるとともに、前記複数の捨てスペーサを対向する基板材に当接させて前記複数の枠状シール材により接合させたものであるため、両方の基板材の基板領域の画素部の基板間ギャップを前記ＴＦＴにより規定し、前記画素部の基板間ギャップを小さく、しかも均一にするとともに、前記両方の基板材の前記捨て領域の間隔を前記複数の捨てスペーサにより規定し、前記基板領域の画素部の基板間ギャップを、表示エリアの全域にわたって前記ＴＦＴにより規定される値にすることができる。
【００３３】
したがって、この液晶セル集合体の第１と第２の基板材をそれぞれ前記複数の基板領域毎に分離することにより、画素部の基板間ギャップが小さく、しかも複数の画素部の基板間ギャップが均一な液晶セルを得ることができる。
【００３４】
このように、この発明の液晶セル集合体は、第１の基板材の複数の基板領域にそれぞれ設けられた複数のＴＦＴを画素部の予め定められた基板間ギャップに応じた高さに形成し、第１の基板材の複数の基板領域にそれぞれ設けられた複数のゲート配線およびデータ配線を、前記基板領域の枠状シール材によるシール部の外側に突出する張り出し部に導出させ、前記複数の捨てスペーサを、前記第１の基板材に薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成し、前記第１の基板材の捨て領域と、前記張り出し部のうちの該張り出し部に導出された前記ゲート配線およびデータ配線の少なくともドライバ接続端子を除く部分とに設け、前記第１と第２の基板材を、前記複数の薄膜トランジスタを前記第２の基板材の前記対向電極上に当接させるとともに、前記複数の捨てスペーサを対向する基板材に当接させて前記複数の枠状シール材により接合することにより、画素部の基板間ギャップが小さく、しかも複数の画素部の基板間ギャップが均一な液晶セルを得ることができるようにしたものである。
【００３７】
【発明の実施の形態】
図１〜図４はこの発明の液晶セルの第１の実施例を示しており、図１は液晶セルの平面図、図２は前記液晶セルの第１の基板の一部分の配向膜とオーバーコート絶縁膜を省略した拡大平面図。図３は図２のIII―III線に沿う拡大断面図、図４は図１のIV−IV線に沿う拡大断面図である。
【００３８】
この液晶セルは、フィールドシーケンシャル表示装置用または白黒画像表示装置用の液晶表示素子を構成するためのアクティブマトリックス型液晶セルであり、図１〜図４に示したように、互いに対向する第１と第２の透明基板２１，２２のうち、第１の基板、例えば表示の観察側とは反対側である後側の基板２１の内面（第２の基板２２に対向する面）に、マトリックス状に配列した複数の画素電極２３と、前記複数の画素電極２３にそれぞれ接続された複数のＴＦＴ２４と、前記複数のＴＦＴ２４にゲート信号を供給する複数のゲート配線３２と、前記複数のＴＦＴ２４にデータ信号を供給する複数のデータ配線３３とが設けられている。
【００３９】
前記ＴＦＴ２４は、図２および図３に示したように、後側基板２１の基板面に形成されたゲート電極２５と、このゲート電極２５を覆って設けられたゲート絶縁膜２６と、前記ゲート絶縁膜２６の上に前記ゲート電極２５と対向させて形成されたｉ型半導体膜２７と、このｉ型半導体膜２７のチャンネル領域の上に設けられたブロッキング絶縁膜２８と、前記ｉ型半導体膜２７の両側部の上にｎ型半導体膜２９を介して形成されたソース電極３０ｓおよびドレイン電極３０ｄと、その上に設けられたオーバーコート絶縁膜３１との積層膜からなっている。
【００４０】
なお、前記ゲート電極２５は低抵抗のアルミニウム系合金膜により形成され、前記ゲート絶縁膜２６とブロッキング絶縁膜２８とオーバーコート絶縁膜３２は窒化シリコン膜により形成されている。また、前記ｉ型半導体膜２７とｎ型半導体膜２９はアモルファスシリコン膜またはポリシリコン膜からなっており、さらに、前記ソース電極３０ｓとドレイン電極３０ｄは、図２では単層膜としているが、前記ｎ型半導体膜２９とのコンタクト層であるクロム膜と、その上に形成されたアルミニウム系合金膜との積層膜からなっている。
【００４１】
そして、前記複数のＴＦＴ２４はそれぞれ、前記複数の画素電極２３と後述する第２の基板２２に形成された対向電極３６とが互いに対向する複数の画素部の予め定められた基板間ギャップ、つまり基板２１，２２間の液晶が充填される空間の高さ）ｄ１に応じた高さに形成されている。
【００４２】
この実施例では、前記ＴＦＴ２４を構成する前記積層膜のうち、ソースおよびドレイン電極３０ｓ，３０ｄとオーバーコート絶縁膜３１を、前記積層膜の高さを前記画素部の予め定められた基板間ギャップｄ１に応じた高さと略一致させる膜厚に形成している。
【００４３】
すなわち、この実施例では、前記ＴＦＴ２４の各層のうち、ソースおよびドレイン電極３０ｓ，３０ｄとオーバーコート絶縁膜３１の膜厚を厚くし、前記ＴＦＴ２４を、前記画素部の予め定められた基板間ギャップｄ１に応じた高さに形成している。
【００４４】
また、前記複数のゲート配線３２は、後側基板２１の基板面に、各画素電極行の一側にそれぞれ沿わせて、前記ＴＦＴ２４のゲート電極２５と同じ金属膜（アルミニウム系合金膜）により、前記ゲート電極２５と一体に形成されている。なお、この実施例では、図２に示したように、前記ゲート配線３２の各画素電極２３に対応する部分をそれぞれ前記ゲート電極２５としている。
【００４５】
また、前記ゲート絶縁膜２６は、後側基板２１の全体に、前記複数のゲート配線３２を覆って形成されており、前記複数の画素電極２３は、前記ゲート絶縁膜２６の上にＩＴＯ膜により形成され、これらの画素電極２３にそれぞれ、その画素電極２３に対応するＴＦＴ２４のソース電極３０ｓが接続されている。
【００４６】
一方、前記複数のデータ配線３３は、前記ゲート絶縁膜２６の上に、各画素電極列の一側にそれぞれ沿わせて、前記ＴＦＴ２４のソースおよびドレイン電極３０ｓ，３０ｄと同じ金属膜（クロム膜とアルミニウム系合金膜との積層膜）により、前記データ配線３３と一体に形成されている。
【００４７】
さらに、前記オーバーコート絶縁膜３１は、前記後側基板２１の全体に、前記複数のデータ配線３３を覆って、前記複数の画素電極２３に対応する部分が開口した格子膜状に形成されている。
【００４８】
また、前記後側基板２１は、その左右の側縁のいずれか一方と、上下の側縁のいずれか一方、例えば図１において左側の側縁と上側の側縁とに、枠状シール材４１によるシール部の外側に突出する張り出し部２１ａ，２１ｂを有しており、前記複数のゲート配線３２は、前記左側の張り出し部２１ａに導出され、前記複数のデータ配線３３は、前記上側の張り出し部２１ｂに導出されている。
【００４９】
前記張り出し部２１ａ，２１ｂに導出された複数のゲート配線３２およびデータ配線３３は、図示しないが、前記張り出し部２１ａ，２１ｂにそれぞれ搭載されるゲート側ドライバおよびデータ側ドライバの複数の出力端子に対応する位置に導かれており、これらの配線３２，３３の端部にそれぞれドライバ接続端子が形成されている。
【００５０】
なお、前記複数のゲート配線３２のドライバ接続部は、その上のゲート絶縁膜２６とオーバーコート絶縁膜３１に開口を設けることにより露出されており、前記複数のデータ配線３３のドライバ接続部は、その上のオーバーコート絶縁膜３１に開口を設けることにより露出されている。
【００５１】
図１において、二点鎖線で囲まれた領域Ａは、前記複数の画素電極２３がマトリックス状に配列した表示エリアを示し、前記表示エリアＡの左側と上側の二点鎖線で囲まれた領域Ｂ，Ｃはそれぞれ、前記複数のゲート配線３２の導出領域と、前記複数のデータ配線３３の導出領域を示しており、これらの配線導出領域の端部の領域Ｂａ，Ｃａは、前記ドライバ接続端子の配列領域を示している。
【００５２】
また、前記後側基板２１の最も内面には、後述する枠状シール材４１により囲まれた領域の略全域に、ポリイミドからなる配向膜３４が、前記複数の画素電極２３を覆って設けられている。
【００５３】
一方、第２の基板、つまり表示の観察側である前側の基板２２の内面（後側基板２１に対向する面）には、前記複数の画素電極２３に対向する部分に開口が設けられた格子膜状の遮光膜３５と、前記複数の画素電極２３に対向する対向電極３６とが設けられている。
【００５４】
なお、図３および図４では前記遮光膜３５を単層膜としているが、この遮光膜３５は、前記後側基板２２の基板面に形成された酸化クロム膜とその上に形成されたクロム膜とからなる膜厚が０．１７μｍの積層膜からなっており、その外周縁部が枠状シール材４１によるシール部に重なる外形に形成されている。
【００５５】
また、前記対向電極３６は、ＩＴＯ膜からなる一枚膜状の電極であり、前記遮光膜３５を覆って、この遮光膜３５の外形と略同じ形状に形成されている。
【００５６】
さらに、この前側基板２２の内面には、図４に示したように、前記複数の画素電極２３がマトリックス状に配列した表示エリアＡと枠状シール材４１によるシール部との間の領域（以下、エリア外領域と言う）の略全域に対応させて、複数のエリア外スペーサ３７が設けられている。
【００５７】
このエリア外スペーサ３７は、樹脂膜からなる柱状スペーサであり、前側基板２２上に樹脂材料、例えば感光性樹脂をスピンコート法により所定の厚さに塗布し、その樹脂膜をフォトグラフィ法によりパターニングすることにより形成されている。
【００５８】
そして、前記複数のエリア外スペーサ３７は、前記エリア外領域の各辺に対応させて、その各辺部の幅方向および長さ方向に、前記複数のＴＦＴ２４の配列ピッチと同程度のピッチで配列させて設けられている。
【００５９】
図１において、二点鎖線で囲まれた枠状の領域Ｄは、前記エリア外スペーサ３７の配列領域を示しており、図では、この領域Ｄに斜線を施している。
【００６０】
また、前記前側基板２２の最も内面には、枠状シール材４１により囲まれた領域の略全域に、ポリイミドからなる配向膜３８が、前記対向電極３６および複数のエリア外スペーサ３７を覆って設けられている。
【００６１】
そして、前記後側基板２１と前側基板２２は、前記後側基板２１の内面に設けられた前記複数のＴＦＴ２４を、前記前側基板２２の内面に設けられた対向電極３６の前記遮光膜３５に重なった部分の上に、両基板２１，２２の最も内面に形成された配向膜３４，３８を介して当接させることにより、前記複数の画素部の基板間ギャップｄ１を前記複数のＴＦＴ２４によって規定されるとともに、前記前側基板２２の内面に前記エリア外領域に対応させて設けられた複数のエリア外スペーサ３７を、前記後側基板２１の内面全体に形成された前記ゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜上に前記配向膜３４，３８を介して当接させることにより、前記エリア外領域の基板間ギャップｄ２を前記複数のエリア外スペーサ３７によって規定され、枠状シール材４１により接合されている。
【００６２】
なお、前記枠状シール材４１は、熱硬化性樹脂からなっており、後側基板２１の張り出し部２１ａ，２１ｂに対応しない側の１つの辺部に、その辺部を部分的に欠落させて形成された液晶注入口４２が設けられている。
【００６３】
この液晶セルは、前後の基板２１，２２のいずれか一方の内面に前記枠状シール材４１をスクリーン印刷により印刷し、これらの基板２１，２２を重ね合わせて加圧することにより、前記複数の画素部およびエリア外領域の基板間ギャップｄ１，ｄ２を前記複数のＴＦＴ２４およびエリア外スペーサ３７により規定される値に調整した後、その状態で前記枠状シール材３７を硬化させて前後の基板２１，２２を接合することにより組立てられる。
【００６４】
なお、図では省略しているが、前記後側基板２１の内面には、前記枠状シール材４１によるシール部の角部の外側に近接させて、対向電極接続用のクロス電極と、このクロス電極を前記張り出し部２１ａ，２１ｂに搭載されるゲート側およびデータ側ドライバの一方または両方の基準電位端子に接続するための基準電位配線が設けられ、前記前側基板２２の内面に設けられた対向電極３６には、その角部から前記シール部の外側に延長されたクロス電極接続部が形成されており、前記対向電極３６は、そのクロス電極接続部と前記クロス電極とを導電性樹脂等からなるクロス材により接続することにより、前記基準電位配線に接続されている。
【００６５】
この液晶セルは、その後側基板２１に設けられた複数のＴＦＴ２４を前記画素部の予め定められた基板間ギャップｄ１に応じた高さに形成し、前記後側基板２１と前側基板２２を、前記複数のＴＦＴ２４を前記前側基板２２の対向電極３６上に当接させて前記枠状シール材４１により接合したものであるため、前記画素部の基板間ギャップｄ１を小さくし、しかも複数の画素部の基板間ギャップｄ１を均一にすることができる。
【００６６】
すなわち、前記ＴＦＴ２４のゲート配線２５とソースおよびドレイン電極３０ｓ，３０ｄとなる金属膜（アルミニウム系合金膜またはクロム膜とアルミニウム系合金膜との積層膜）の成膜はスパッタ装置により行なうため、誤差がオングストローム単位の非常に高い精度で成膜することができる。
【００６７】
また、前記ＴＦＴ２４のゲート絶縁膜２６とブロッキング絶縁膜２８およびオーバーコート絶縁膜３２となる窒化シリコン膜や、ｉ型半導体膜２７およびｎ半導体膜２９となるアモルファスシリコン膜またはポリシリコン膜の成膜は、プラズマＣＶＤ装置により行なうため、誤差がオングストローム単位の非常に高い精度で成膜することができる。
【００６８】
このように、前記ＴＦＴ２４は、スパッタ装置やプラズマＣＶＤ装置により成膜された複数の膜が積層した構造であるため、その高さの精度が非常に高い。
【００６９】
そして、前記液晶セルは、前記後側基板２１に設けられた高さ精度の高い複数のＴＦＴ２４を、前記画素部の予め定められた基板間ギャップｄ１に応じた高さに形成し、前記後側基板２１前側基板２２を、前記複数のＴＦＴ２４を前記前側基板２２の対向電極３６上に当接させて枠状シール材４１により接合したものであるため、前記画素部の基板間ギャップｄ１を小さくし、しかも複数の画素部の基板間ギャップｄ１を均一にすることができる。
【００７０】
前記画素部の基板間ギャップｄ１と前記ＴＦＴ２４の高さとの関係を説明すると、前記画素部の基板間ギャップｄ１は、後側基板２１と前側基板２２の最も内面に設けられた配向膜３４，３８間の間隔であり、後側基板２１の配向膜３４の画素部に対応する部分は、前記ＴＦＴ２４のゲート絶縁膜２６と画素電極２３との積層膜の上に形成され、前側基板２２の配向膜３８の前記画素部に対応する部分は、対向電極３６の上に形成されているため、前記画素部の基板間ギャップｄ１を予め定めた値にしたときの両基板２１，２２の基板面間の間隔ｄ０は、前記画素部の基板間ギャップｄ１に前記ゲート絶縁膜２６と画素電極２３と対向電極３６と配向膜３４，３８の膜厚の合計値を加算した値になる。
【００７１】
一方、前記ＴＦＴ２４は前記後側基板２１の基板面上に形成されており、前側基板２２の内面に設けられた対向電極３６の前記遮光膜３５に重なった部分の上に、前記配向膜３４，３８を介して当接しているため、前記画素部の基板間ギャップｄ１を予め定めた値にするために必要なＴＦＴ２４の高さは、前記画素部の基板間ギャップｄ１を予め定めた値にしたときの前記基板面間の間隔ｄ０から、前記遮光膜３５と対向電極３６と配向膜３４，３８の膜厚の合計値を差し引いた値である。
【００７２】
この実施例では、前記ＴＦＴ２４のゲート電極２５と基板２１面との段差を小さくするために、前記ゲート電極２５を０．２３μｍの膜厚に形成するとともに、良好な特性のＴＦＴが得られるように、ゲート絶縁膜２６を０．２５μｍ、ｉ型半導体膜２７とｎ型半導体膜２９をそれぞれ０．０２５μｍの膜厚に形成し、さらに、ブロッキング絶縁膜２８と前記ｉ型半導体膜２７との段差を小さくするために、前記ブロッキング絶縁膜２８を０．１μｍの膜厚に形成している。
【００７３】
また、この実施例では、前記画素電極２３を０．０５μｍの膜厚に形成し、前側基板２２の内面の遮光膜３５を０．１７μｍ、対向電極３６を０．１４μｍの膜厚に形成し、さらに両基板２１，２２の最も内面の配向膜３４，３８をそれぞれ０．０５μｍの膜厚に形成している。
【００７４】
したがって、前記画素部の基板間ギャップｄ１を予め定めた値にしたときの前記基板面間の間隔ｄ０は、前記画素部の基板間ギャップｄ１に、前記ゲート絶縁膜２６と画素電極２３と対向電極３６と配向膜３４，３８の膜厚の合計値である０．５４μｍを加算した値になり、例えば、前記画素部の基板間ギャップｄ１を１．５μｍにしたときの前記基板面間の間隔ｄ０は、ｄ０＝１．５μｍ＋０．５４μｍ＝２．０４μｍになる。
【００７５】
そのため、前記画素部の基板間ギャップｄ１を１．５μｍにするために必要なＴＦＴ２４の高さは、前記基板面間の間隔ｄ０である２．０４μｍから、前記遮光膜３５と対向電極３６と配向膜３４，３８の膜厚の合計値である０．４１μｍを差し引いた値である。
【００７６】
すなわち、前記画素部の基板間ギャップｄ１を１．５μｍにするために必要なＴＦＴ２４の高さは、２．０４μｍ−０．４１μｍ＝１．６３μｍである。
【００７７】
そして、この実施例では、上記のようにゲート電極２５の膜厚を０．２３μｍ、ゲート絶縁膜２６の膜厚を０．２５μｍ、ｉ型半導体膜２７およびｎ型半導体膜２９の膜厚をそれぞれ０．０２５μｍ、ブロッキング絶縁膜２８の膜厚を０．１μｍとしているため、これらの膜厚の合計値は、０．６３μｍであり、したがって、前記ＴＦＴ２４の高さを上記１．６３μｍにするには、前記ソースおよびドレイン電極３０ｓ，３０ｄとオーバーコート絶縁膜３１の膜厚を、その両方の膜厚の合計値が１．６３μｍ−０．６３μｍ＝１．００μｍになるように調整すればよい。
【００７８】
そのため、この実施例では、前記ソースおよびドレイン電極３０ｓ，３０ｄを、従来の液晶セルのＴＦＴのソースおよびドレイン電極の膜厚（０．４μｍ程度）よりも充分に厚い０．６５μｍの膜厚に形成するとともに、前記オーバーコート絶縁膜３１を、従来の液晶セルのＴＦＴのオーバーコート絶縁膜の膜厚（０．２μｍ程度）よりも充分に厚い０．３５μｍの膜厚に形成し、上記１．６３μｍの高さのＴＦＴ２４を形成している。
【００７９】
このように、この実施例では、前記ＴＦＴ２４の各層のうち、ソースおよびドレイン電極３０ｓ，３０ｄとオーバーコート絶縁膜３１の膜厚を調整することにより、前記ＴＦＴ２４を前記画素部の予め定められた基板間ギャップｄ１に応じた高さに形成しているため、前記ソースおよびドレイン電極３０ｓ，３０ｄと前記ドレイン電極３０ｄと一体に形成されたドレイン配線３３の膜厚を厚くしてその抵抗を小さくし、前記ドレイン配線３３からＴＦＴ２４を介して画素電極２３に供給されるデータ信号の電位降下を小さくすることができるとともに、前記オーバーコート絶縁膜３１によるＴＦＴ２４の保護効果を高くすることができる。
【００８０】
そして、前記液晶セルは、前記画素部の基板間ギャップｄ１を上述したように例えば１．５μｍに小さくし、しかも複数の画素部の基板間ギャップｄ１を均一にすることができるため、この液晶セル内に液晶を封入することにより、液晶層厚を小さくして応答速度を速くした液晶表示素子を得ることができ、したがって、特に、フィールドシーケンシャル表示装置用の液晶表示素子に好適である。
【００８１】
また、この実施例の液晶セルは、上述したように、前側基板２２の内面に、前記表示エリアＡと前記枠状シール材４１によるシール部との間のエリア外領域の略全域に対応させて、他方の基板である後側基板２１に当接する複数のエリア外スペーサ３７を、前記複数のＴＦＴ２４の配列ピッチと同程度のピッチで設けているため、前記エリア外領域の基板間ギャップｄ２を前記複数のエリア外スペーサ３７により規定し、前記表示エリアＡの全域にわたって前記画素部の基板間ギャップｄ１を均一にすることができる。
【００８２】
すなわち、前記エリア外スペーサ３７が無い場合は、後側基板２１および前側基板２２の前記エリア外領域に対応する部分がセル内側に撓み変形し、その影響により、前記表示エリアＡの外周部付近の画素部の基板間ギャップｄ１が変化する。
【００８３】
しかし、この実施例の液晶セルは、後側基板２１および前側基板２２の前記エリア外領域に対応する部分が前記エリア外スペーサ３７によりセル内側から支えられるため、前記基板２１，２２の前記エリア外領域に対応する部分がセル内側に撓み変形することはなく、したがって、前記画素部の基板間ギャップｄ１を、前記表示エリアＡの全域にわたって、前記ＴＦＴ２４により規定される値にすることができる。
【００８４】
なお、この実施例では、図４に示したように、前記エリア外スペーサ３７を、前側基板２２の内面に設けられた遮光膜３５と対向電極３６との積層膜の上に樹脂膜により形成し、このエリア外スペーサ３７を、前記後側基板２１の内面全体に形成された前記ゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜に前記配向膜３４，３８を介して当接させている。
【００８５】
そのため、前記基板２１，２２のエリア外領域に対応する部分を撓み変形させないように支えるために必要な前記エリア外スペーサ３７の高さは、前記画素部の基板間ギャップｄ１を予め定めた値にしたときの前記基板面間の間隔ｄ０から、前記ゲート絶縁膜２６とオーバーコート絶縁膜３１と遮光膜３５と対向電極３６と配向膜３４，３８の膜厚の合計値を差し引いた値である。
【００８６】
この実施例の液晶セルは、上述したように、例えば前記画素部の基板間ギャップｄ１を１．５μｍにしたときの前記基板面間の間隔ｄ０が２．０４μｍである。
【００８７】
そして、前記ゲート絶縁膜２６の膜厚は０．２５μｍ、オーバーコート絶縁膜３１の膜厚は０．３５μｍ、遮光膜３５の膜厚は０．１７μｍ、対向電極３６の膜厚は０．１４μｍ、配向膜３４，３８の膜厚はそれぞれ０．０５μｍであり、これらの膜厚の合計値は１．０１μｍであるため、前記基板２１，２２のエリア外領域に対応する部分を撓み変形させないようにするために必要な前記エリア外スペーサ３８の高さは、２．０４μｍ−１．０１μｍ＝１．０３μｍである。
【００８８】
ただし、前記樹脂膜からなるエリア外スペーサ３７は、前側基板２２上に樹脂材料をスピンコート法により塗布し、その樹脂膜をパターニングすることにより形成されるため、このエリア外スペーサ３７の高さの精度は、［発明が解決しようとする課題］でも説明したように、±０．２μｍ程度である。
【００８９】
しかし、前記エリア外スペーサ３７は、後側基板２１および前側基板２２の前記エリア外領域に対応する部分をセル内側に撓み変形しないように支えるためのものであり、画素部の基板間ギャップｄ１は前記ＴＦＴ２４により規定されるため、前記エリア外スペーサ３７の±０．２μｍ程度の高さの精度は、前記画素部の基板間ギャップｄ１にはほとんど影響しない。
【００９０】
また、この実施例では、前記複数のエリア外スペーサ３７を、前記エリア外領域の各辺に対応させて前記複数のＴＦＴ２４の配列ピッチと同程度のピッチで配列させて設けているため、前記枠状シール材４１を部分的に欠落させて形成された液晶注入口４２の近傍にも前記エリア外スペーサ３７があり、したがって、前後の基板２１，２２を重ね合わせて加圧し、これらの基板２１，２２を前記枠状シール材３７により接合する際に、基板２１，２２の液晶注入口４２に対応する部分がセル内側に撓み変形するのを前記エリア外スペーサ３７により防ぎ、前記液晶注入口４２の潰れを無くすことができる。
【００９１】
図５はこの発明の液晶セルの第２の実施例を示す一部分の断面図であり、この実施例の液晶セルは、前側基板２２の内面に、その基板面に設けられた遮光膜３５を覆って、上述した表示エリアＡ（図１参照）の全域に対向する透明な下地膜３９を形成し、前記下地膜３９の上に対向電極３６を設けるとともに、前記前側基板２２の内面に、前記下地膜３９の無いエリア外領域（表示エリアＡと枠状シール材４１によるシール部との間の領域）に対応させて、樹脂膜により形成された複数のエリア外スペーサ３７を設けたものである。
【００９２】
なお、この実施例の液晶セルの他の構成は、上述した第１の実施例と同じであるから、重複する説明は省略する。
【００９３】
すなわち、この実施例の液晶セルは、前側基板２２の内面に遮光膜３５を覆って、表示エリアＡの全域に対向する下地膜３９を設け、前記下地膜３９の上に形成された対向電極３６上に、後側基板２１の内面に設けられたＴＦＴ２４を、前後の基板２１，２２の最も内面にそれぞれ設けられた配向膜３４，３８を介して当接させることにより、前記ＴＦＴ２４によって画素部の基板間ギャップｄ１を規定するとともに、前記前側基板２２の内面の遮光膜３５と対向電極３６との積層膜の上に前記下地膜３９の無いエリア外領域に対応させて設けられた前記複数のエリア外スペーサ３７を前記後側基板２１の内面のゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜に前記配向膜３４，３８を介して当接させることにより、前記複数のエリア外スペーサ３７によって前記エリア外領域の基板間ギャップｄ２を規定したものである。
【００９４】
この実施例において、前記下地膜３９は、前側基板２２上に樹脂材料、例えば感光性樹脂をスピンコート法により所定の厚さに塗布し、その樹脂膜をフォトグラフィ法によりパターニングすることにより、１μｍ〜２μｍの膜厚に形成されている。
【００９５】
この樹脂膜からなる下地膜３９の高さの精度は±０．２μｍ程度であり、したがって、前記画素部の基板間ギャップｄ１は前記ＴＦＴ２４により非常に高い精度で規定されるのに対し、前後の基板２１，２２の基板面間の間隔ｄ０には、前記下地膜３９の高さの精度に応じた±０．２μｍ程度の誤差があるが、この程度の基板面間の間隔ｄ０の誤差は特に問題にはならない。
【００９６】
すなわち、前記液晶セル内に液晶を充填して製造される液晶表示素子の電気光学特性は、前記画素部の基板間ギャップｄ１とによって決まる液晶層厚と、画素電極２３と対向電極３６との間の距離であり、前記液晶セルは、前記画素部の基板間ギャップｄ１が均一であり、また、前記対向電極３６が前記下地膜３９の上に設けられているために電極２３，３６間の距離も一定である。
【００９７】
この実施例の液晶セルは、後側基板２１の内面に、前記遮光膜３５を覆って、表示エリアＡの全域に対向する下地膜３９を形成し、前記下地膜３９の上に対向電極３６を設けているため、画素部の基板間ギャップｄ１を予め定めた値にしたときの基板面間の間隔ｄ０が、上記第１の実施例よりも前記下地膜４１の膜厚だけ大きくなる。
【００９８】
すなわち、前記画素部の基板間ギャップｄ１を１．５μｍにしたときの前記基板面間の間隔ｄ０は、第１の実施例では上述したように２．０４μｍであるのに対し、この実施例では、例えば前記下地膜３９を１．５μｍの膜厚に形成した場合で、２．０４μｍ＋１．５μｍ＝３．５４μｍになる。
【００９９】
したがって、前記画素部の基板間ギャップｄ１を１．５μｍにしたときの前記基板２１，２２のエリア外領域に対応する部分を撓み変形させないように支えるために必要な前記エリア外スペーサ３７の高さは、前記基板面間の間隔ｄ０＝３．５４μｍから、ゲート絶縁膜２６とオーバーコート絶縁膜３１と遮光膜３５と対向電極３６と配向膜３４，３８の膜厚の合計値を差し引いた値、つまり、第１の実施例におけるエリア外スペーサ３７の高さ（１．０３μｍ）よりも１．５μｍ大きい２．５３μｍである。
【０１００】
そして、前記樹脂膜からなるエリア外スペーサ３７の高さの精度は、上述したように±０．２μｍ程度であるが、このエリア外スペーサ３７の高さが大きいほど、その高さのバラツキ量（±０．２μｍ程度）の比率が小さくなるため、前記エリア外スペーサ３７の高さの均一度が高くなる。
【０１０１】
したがって、この実施例の液晶セルによれば、前記エリア外スペーサ３７により規定される前記エリア外領域の基板間ギャップｄ２を上述した第１の実施例よりもさらに均一にし、前記画素部の基板間ギャップｄ１を、前記表示エリアＡの全域にわたって前記ＴＦＴ２４により規定される値にすることができる。
【０１０２】
なお、上記第１および第２の実施例では、エリア外スペーサ３７を前側基板２２に設けているが、樹脂膜からなる前記エリア外スペーサ３７は、後側基板２１に設けて他方の基板である前側基板２２に当接させてもよい。
【０１０３】
図６はこの発明の液晶セルの第３の実施例を示す一部分の断面図であり、この実施例の液晶セルは、エリア外領域（表示エリアＡ１と枠状シール材４１によるシール部との間の領域）に対応する複数のエリア外スペーサ４０を、ＴＦＴ２４が設けられた後側基板２１の内面に、画素部の予め定められた基板間ギャップｄ１に応じた高さに形成された複数のＴＦＴ２４と同じ積層構造と高さを有する積層膜により形成したものである。
【０１０４】
なお、この実施例の液晶セルの他の構成は、上述した第１の実施例と同じであるから、重複する説明は省略する。
【０１０５】
この実施例において、前記複数のエリア外スペーサ４０は、前記後側基板２１の基板面に前記ＴＦＴのゲート電極２５と同じ材質（アルミニウム系合金）および膜厚の下部金属膜２５ａと、前記ＴＦＴ２４のゲート絶縁膜２６と、前記ＴＦＴ２４のｉ型半導体膜２７と同じ材質（アモルファスシリコンまたはポリシリコン）および膜厚のｉ型半導体膜２７ａと、前記ＴＦＴ２４のブロッキング絶縁膜２８と同じ材質（窒化シリコン）および膜厚の中間絶縁膜２８ａと、前記ＴＦＴ２４のｎ型半導体膜２９と同じ材質（アモルファスシリコンまたはポリシリコン）および膜厚のｎ型半導体膜２９ａと、前記ＴＦＴ２４のソースおよびドレイン電極３０ｓ，３０ｄと同じ材質（クロム膜とアルミニウム系合金膜との積層膜）および膜厚の上部金属膜３０ａと、前記ＴＦＴ２４のオーバーコート絶縁膜３１との積層膜により形成されている。
【０１０６】
なお、前記複数のエリア外スペーサ４０のうち、前記ゲート電極２５と一体に形成されたゲート配線３２の前記エリア外領域を通る部分に重なるエリア外スペーサ４０は、前記ゲート配線３２の一部を前記下部金属膜２５ａとして形成され、前記ドレイン電極３０ｄと一体に形成されたデータ配線３３の前記エリア外領域を通る部分に重なるエリア外スペーサ４０は、前記データ配線３３の一部を前記上部金属膜３０ａとして形成されている。
【０１０７】
すなわち、前記エリア外スペーサ４０は、前記ＴＦＴ２４と同様に、スパッタ装置やプラズマＣＶＤ装置により成膜された複数の膜が積層した構造であり、したがって、その高さの精度が非常に高い。
【０１０８】
そして、前記複数のエリア外スペーサ４０は、前記ＴＦＴ２４と同様に、前側基板２２の内面に設けられた対向電極３６の外周部の前記遮光膜３５に重なった部分の上に、両基板２１，２２の最も内面に形成された配向膜３４，３８を介して当接され、前記エリア外領域の基板間ギャップｄ２を規定している。
【０１０９】
この実施例の液晶セルは、後側基板２１の内面に、前記エリア外領域に対応させて、前記ＴＦＴ２４と同じ積層構造と高さを有する積層膜により形成された高さの精度が非常に高い複数のエリア外スペーサ４０を設け、このエリア外スペーサ４０により前記エリア外領域の基板間ギャップｄ２を規定しているため、前記エリア外領域の基板間ギャップｄ２を高い精度で均一にし、前記画素部の基板間ギャップｄ１を、前記表示エリアＡの全域にわたって前記ＴＦＴ２４により規定される値にすることができる。
【０１１０】
しかも、この実施例では、ＴＦＴ２４と同じ積層構造と高さを有する積層膜からなる前記エリア外スペーサ４０を、前記ＴＦＴ２４が設けられた後側基板２１に設けているため、このエリア外スペーサ４０を前記ＴＦＴ２４の形成工程を利用して形成することができ、したがって、液晶セルの製造コストを低減することができる。
【０１１１】
なお、上述した第１〜第３の実施例では、ＴＦＴ２４のソースおよびドレイン電極３０ｓ，３０ｄとオーバーコート絶縁膜３１の膜厚を調整することにより、前記ＴＦＴ２４を画素部の予め定められた基板間ギャップｄ１に応じた高さに形成しているが、前記ＴＦＴ２４の高さは、前記ＴＦＴ２４の他の層の膜厚を調整することにより、前記画素部の基板間ギャップｄ１に応じた高さに形成してもよい。
【０１１２】
ただし、前記ＴＦＴ２４のゲート電極２５の膜厚は、このゲート電極２５と基板２１面との段差を小さくするために、できるだけ薄くするのが望ましく、また前記ゲート絶縁膜２６とｉ型半導体膜２７とｎ型半導体膜２９の膜厚は、良好な特性のＴＦＴを得られるように選ぶ必要があり、さらに、前記ブロッキング絶縁膜２８は、前記ｉ型半導体膜２７との段差を小さくするために比較的薄い膜厚に形成するのが好ましい。
【０１１３】
したがって、前記ＴＦＴ２４は、前記ソースおよびドレイン電極３０ｓ，３０ｄとオーバーコート絶縁膜３１の少なくとも一つの膜厚を調整することにより、前記画素部の基板間ギャップｄ１に応じた高さに形成するのが好ましく、前記ソースおよびドレイン電極３０ｓ，３０ｄの膜厚を厚くすることにより、その抵抗を小さくして前記データ信号の電位降下を小さくすることができ、また、前記オーバーコート絶縁膜３１の膜厚を厚くすることにより、このオーバーコート絶縁膜３１によるＴＦＴ２４の保護効果を高くすることができる。
【０１１４】
次に、この発明の液晶セル集合体の実施例を説明する。図７および図８はこの発明の液晶セル集合体の第１の実施例を示しており、図７は液晶セル集合体の一部分の平面図、図８は図７のVIII―VIII線に沿う拡大断面図である。なお、この実施例の液晶セル集合体は、図１〜図４に示した上記第１の実施例の液晶セルの集合体である。
【０１１５】
この液晶セル集合体は、前記液晶セルの第１の基板（後側基板）２１と第２の基板（前側基板）２２のうち、第１の基板２１となる複数の基板領域１１０を有する第１の基板材１０１と、第２の基板２２となる複数の基板領域１２０を有する第２の基板材１０２とを、これらの基板材１０１，１０２の前記複数の基板領域１１０，１２０の間にそれぞれ設けられた一辺に液晶注入口４２を有する複数の枠状シール材４１を介して接合したものであり、この液晶セル集合体は、前記第１の基板材１０１をその複数の基板領域１１０の各辺に沿った切断ラインＬ１に沿って切断して前記複数の基板領域１１０毎に切離し、前記第２の基板材１０２をその複数の基板領域１２０の各辺に沿った切断ラインＬ２に沿って切断して前記複数の基板領域１２０毎に切離すことにより、個々の液晶セルに分離される。
【０１１６】
まず、第１の基板材１０１について説明すると、この第１の基板材１０１は、ゲート側ドライバおよびデータ側ドライバがそれぞれ搭載される張り出し部２１ａ，２１ｂを有する前記第１の基板２１となる複数の基板領域１１０と、これらの基板領域１１０の間に確保された最終的に廃棄される捨て領域１１１とを有している。
【０１１７】
そして、この第１の基板材１０１の複数の基板領域１０１の内面（第２の基板材１０２に対向する面）にはそれぞれ、図１〜図４に示したように、マトリックス状に配列した複数の画素電極２３と、前記複数の画素電極２３にそれぞれ接続された複数のＴＦＴ２４と、前記複数のＴＦＴ２４にゲート信号を供給する複数のゲート配線３２と、前記複数のＴＦＴ２４にデータ信号を供給する複数のデータ配線３３とが設けられ、その最も内面の前記枠状シール材４１により囲まれた領域に配向膜３４が形成されている。
【０１１８】
図７において、二点鎖線で囲まれた領域Ａは、前記複数の画素電極２３がマトリックス状に配列した表示エリアを示し、前記表示エリアＡの左側と上側の二点鎖線で囲まれた領域Ｂ，Ｃはそれぞれ、前記複数のゲート配線３２の導出領域と、前記複数のデータ配線３３の導出領域を示しており、これらの配線導出領域の端部の領域Ｂａ，Ｃａは、前記張り出し部２１ａ，２１ｂにそれぞれ導出された前記複数のゲート配線３２およびデータ配線３３の端部にそれぞれ形成された図示しないドライバ接続端子の配列領域を示している。
【０１１９】
前記複数のＴＦＴ２４は、図３に示したように、ゲート電極２５と、ゲート絶縁膜２６と、ｉ型半導体膜２７と、ブロッキング絶縁膜２８と、ｎ型半導体膜２９と、ソース電極３０ｓおよびドレイン電極３０ｄと、オーバーコート絶縁膜３１との積層膜からなっており、上述したように、画素部の予め定められた基板間ギャップｄ１に応じた高さに形成されている。
【０１２０】
なお、前記ＴＦＴ２４のゲート絶縁膜２６とオーバーコート絶縁膜３１はそれぞれ、図８に示したように、前記第１の基板材１０１の全体にわたって形成されている。
【０１２１】
次に、第２の基板材１０２について説明すると、この第２の基板材１０２は、前記第２の基板２２となる複数の基板領域１２０と、これらの基板領域１２０の間に確保された最終的に廃棄される捨て領域１２１とを有している。
【０１２２】
そして、前記第２の基板材２Ａの複数の基板領域２ａの内面（第１の基板材１０１に対向する面）にはそれぞれ、図２〜図４に示したように、遮光膜３５と前記遮光膜３５を覆って形成された対向電極３６とが設けられるとともに、前記表示エリアＡと枠状シール材４１によるシール部との間のエリア外領域に対応させて、図４に示した複数のエリア外スペーサ３７が設けられ、その最も内面の前記枠状シール材４１により囲まれた領域に配向膜３８が形成されている。
【０１２３】
なお、図７には前記エリア外スペーサ３７の配列領域を示していないが、前記エリア外スペーサ３７は、図１にその配列領域Ｄを示したように、前記エリア外領域の略全域に対応させて、前記ＴＦＴ２４の配列ピッチと同程度のピッチで設けられている。
【０１２４】
さらに、この第２の基板材１０２の前記複数の基板領域１２０の間に確保された捨て領域１２１の内面には、図８に示したように、前記複数の基板領域１２０にそれぞれ外周縁部が枠状シール材４１によるシール部に重なる外形に形成された前記対向電極３６の表面高さと同じ高さに形成された複数の捨てスペーサ支持膜１２２が形成されており、この複数の捨てスペーサ支持膜１２２の上にそれぞれ複数の捨てスペーサ１２３が設けられている。
【０１２５】
前記捨てスペーサ支持膜１２２は、前記遮光膜３５と同じ材質（酸化クロム膜とクロム膜との積層膜）および膜厚の疑似遮光膜３５ａと、前記対向電極３６と同じ材質（ＩＴＯ）および膜厚の疑似対向電極３６ａとの積層膜からなっており、前記捨てスペーサ１２３よりも僅かに大きい面積に形成されている。
【０１２６】
また、前記捨てスペーサ１２３は、前記エリア外領域に対応させて設けられたエリア外スペーサ３７と同じ樹脂膜により、前記エリア外スペーサ３７と同じ高さに形成されている。
【０１２７】
図７において、二点鎖線で囲まれた枠状の領域Ｅは、前記捨てスペーサ１２３の配列領域を示しており、図では、この領域Ｅに斜線を施している。
【０１２８】
図７に示したように、前記捨てスペーサ１２３の配列領域Ｅは、前記第１と第２の基板材１０１，１０２のそれぞれの切断ラインＬ１，Ｌ２を避けた複数箇所に確保されており、前記複数の捨てスペーサ支持膜１２２およびその上の捨てスペーサ１２３は、これらの領域Ｅの長さ方向および幅方向に、前記第１の基板材１０１の複数の基板領域１１０に設けられた前記複数のＴＦＴ２４の配列ピッチと同程度のピッチで配列させて設けられている。
【０１２９】
また、前記複数の捨てスペーサ１２３のうち、前記第１の基板材１０１の複数の基板領域１１０の前記張り出し部２１ａ，２１ｂに対応する捨てスペーサ配列領域Ｅの捨てスペーサ１２３は、前記第１の基板材１０１の複数の基板領域１１０に設けられて前記張り出し部２１ａ，２１ｂに導出された前記複数のゲート配線３２およびデータ配線３３と、これらのゲート配線３２およびデータ配線３３の端部に形成された図示しないドライバ接続端子およびドライバ搭載部を避けて設けられている。
【０１３０】
そして、前記第１の基板材１０１と第２の基板材１０２は、前記第１の基板材１０１の複数の基板領域１１０の表示エリアＡに設けられた複数のＴＦＴ２４を前記第２の基板材１０２の複数の基板領域１２０に設けられた前記対向電極３６上にそれぞれの基板領域１１０，１２０の最も内面に設けられた配向膜３４，３８を介して当接させ、前記第２の基板材１０２の複数の基板領域１２０のエリア外領域に設けられた複数のエリア外スペーサ３７を前記第１の基板材１０１の内面のゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜上に配向膜３４，３８を介して当接させるとともに、前記第２の基板材１０２の前記捨て領域１２１に設けられた複数の捨てスペーサ１２３を前記第１の基板材１０１の複数の基板領域１１０の張り出し部２１ａ，２１ｂおよび捨て領域１１１の内面の前記ゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜上に当接させて、両基板材１０１，１０２の前記複数の基板領域１１０，１２０の間にそれぞれ設けられた複数の枠状シール材４１により接合されている。
【０１３１】
この液晶セル集合体は、前記第１の基板材１０１の複数の基板領域１１０にそれぞれ設けられた高さ精度の高い複数のＴＦＴ２４を、上述した液晶セルの画素部の予め定められた基板間ギャップｄ１に応じた高さに形成するとともに、前記第２の基板材１０２の前記捨て領域１２１に複数の捨てスペーサ１２３を設け、前記第１と第２の基板材１０１，１０２を、前記複数のＴＦＴ２４を前記第２の基板材１０２の対向電極２４上に当接させ、前記複数の捨てスペーサ１２３を前記第１の基板材１０１に当接させて前記複数の枠状シール材４１により接合したものであるため、両方の基板材１０１，１０２の基板領域１１０，１２０の画素部の基板間ギャップｄ１を前記ＴＦＴ２４により規定し、前記画素部の基板間ギャップｄ１を小さく、しかも均一にするとともに、前記両方の基板材１０１，１０２の前記捨て領域１１１，１２１の間隔を前記複数の捨てスペーサ１２３により規定して前記基板材１０１，１０２の捨て領域１１１，１２１の内面側への撓み変形を防止し、前記基板領域１１０，１２０の画素部の基板間ギャップｄ１を、前記表示エリアＡの全域にわたって前記ＴＦＴ２４により規定される値にすることができる。
【０１３２】
なお、前記両方の基板材１０１，１０２の最も内面の配向膜３４，３８は、前記基板領域１１０，１２０の枠状シール材４１により囲まれた両記だけに設けられているため、前記ＴＦＴ２４は前記第２の基板材１０２の内面の対向電極３６上に前記配向膜３４，３８を介して当接するのに対し、前記捨てスペーサ１２３は、前記第１の基板材１０１の内面のゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜上に直接当接するが、前記配向膜３４，３８の膜厚はそれぞれ上述したように０．０５μｍと極く薄く、したがって、前記捨てスペーサ１２３と前記第１の基板材１０１の内面のゲート絶縁膜２６とオーバーコート絶縁膜３１との積層膜との間に配向膜３４，３８が無いことによる前記基板材１０１，１０２の前記捨て領域１１１，１２１の内面側への撓み変形は無視できる。
【０１３３】
しかも、この実施例では、前記樹脂膜により形成された複数のエリア外スペーサ１２３を、前記第１の基板材１０１の複数の基板領域１１０の張り出し部２１ａ，２１ｂに導出された複数のゲート配線３２およびデータ配線３３を避けて設けているため、前記複数のエリア外スペーサ１２３を同じ高さに形成することにより、両方の基板材１０１，１０２の前記捨て領域１１１，１２１の間隔を略均一に規定することができる。
【０１３４】
なお、図７に示した複数の捨てスペーサ配列領域Ｅの間の間隔、つまり前記捨てスペーサ１２３が存在しない領域の幅は、８ｍｍ以下にするのが望ましく、前記捨てスペーサ１２３が存在しない領域の幅をこの程度にすることにより、前記基板材１０１，１０２の捨て領域１１１，１２１の撓み変形を、前記捨て領域１１１，１２１の全域にわたって防ぐことができる。
【０１３５】
しかも、この実施例の液晶セル集合体は、前記第２の基板材１０２の複数の基板領域１２０のエリア外領域に複数のエリア外スペーサ３７を設けているため、両方の基板材１０１，１０２の基板領域１１０，１２０の前記エリア外領域の基板間ギャップｄ２（図４参照）を前記エリア外スペーサ３７により規定して前記基板材１０１，１０２のエリア外領域の撓み変形も防止し、前記基板領域１１０，１２０の画素部の基板間ギャップｄ１を、前記表示エリアＡの全域にわたって前記ＴＦＴ２４により規定される値にすることができる。
【０１３６】
したがって、この液晶セル集合体の第１と第２の基板材１０１，１０２をそれぞれ前記切断ラインＬ１，Ｌ２に沿って切断して前記複数の基板領域１１０，１２０毎に分離することにより、画素部の基板間ギャップｄ１が小さく、しかも複数の画素部の基板間ギャップｄ１が均一な液晶セルを得ることができる。
【０１３７】
なお、上記第１の実施例の液晶セル集合体は、図１〜図４に示した第１の実施例の液晶セルの集合体であるが、この発明は、図５に示した第２の実施例の液晶セルの集合体にも適用することができ、その場合は、前記捨てスペーサ１２３を、図５に示したエリア外スペーサ３７と同じ高さに形成すればよい
また、上記実施例の液晶セル集合体は、前記捨てスペーサ１２３を第２の基板材１０２に設けたものであるが、前記捨てスペーサ１２３は、第１の基板材１０１に設けて前記第２の基板材１０２に当接させてもよい。
【０１３８】
さらに、上記実施例の液晶セル集合体は、前記捨てスペーサ１２３を樹脂膜により形成したものであるが、前記基板材１０１，１０２の捨て領域１１１，１２１に設ける複数の捨てスペーサは、ＴＦＴ２４が設けられた第１の基板材１０１の捨て領域１１１に、前記ＴＦＴ２４と同じ積層構造と高さを有する積層膜により形成してもよい。
【０１３９】
図９はこの発明の液晶セル集合体の第２の実施例を示す一部分の断面図であり、この実施例の液晶セル集合体は、ＴＦＴ２４が設けられた第１の基板材１０１の捨て領域１１１に、前記ＴＦＴ２４と同じ積層構造と高さを有する積層膜により形成された捨てスペーサ１２４を設けたものである。
【０１４０】
なお、前記捨てスペーサ１２４は、図５に示した第３の実施例の液晶セルのエリア外スペーサ４０と同じ積層構造であり、また、この実施例の液晶セル集合体の前記捨てスペーサ１２４およびエリア外スペーサ４０以外の構成は上記第１の実施例の液晶セル集合体と同じであるから、重複する説明は省略する。
【０１４１】
この実施例のように、第１の基板材１０１の捨て領域１１１に、前記ＴＦＴ２４と同じ積層構造と高さを有する積層膜により形成された捨てスペーサ１２４を設ける場合、前記捨てスペーサ１２４は、前記第１の基板材１０１の捨て領域１１１と、この第１の基板材１０１の基板領域１１０の張り出し部２１ａ，２１ｂのうちの該張り出し部２１ａ，２１ｂに導出された前記ゲート配線３２およびデータ配線３３の少なくともドライバ接続端子およびドライバ搭載部を避けて設ければよい。
【０１４２】
また、前記第１の基板材１０１の基板領域１１０の張り出し部２１ａ，２１ｂに対応する前記複数の捨てスペーサ１２４のうち、一部の捨てスペーサを前記ゲート配線３２およびデータ配線３３に重なる位置に設ける場合は、前記ゲート配線３２に重なる捨てスペーサ１２４を、前記ゲート配線３２の一部を前記下部金属膜２５ａとして形成し、前記データ配線３３に重なる捨てスペーサ１２４を、前記データ配線３３の一部を前記上部金属膜３０ａとして形成すればよい。
【０１４３】
この実施例の液晶セル集合体は、両方の基板材１０１，１０２の前記捨て領域１１１，１２１の間隔を、前記ＴＦＴ２４と同じ積層構造と高さを有する積層膜により形成された捨てスペーサ１２４により規定しているため、前記基板領域１１０，１２０の画素部の基板間ギャップｄ１を、上記第１の実施例の液晶セル集合体よりもさらに確実に、前記表示エリアＡの全域にわたって前記ＴＦＴ２４により規定される値にすることができ、したがって、画素部の基板間ギャップｄ１が小さく、しかも複数の画素部の基板間ギャップｄ１がより均一な液晶セルを得ることができる。
【０１４４】
なお、上記第１および第２の実施例の液晶セル集合体は、前記複数の捨てスペーサ１２３，１２４により両方の基板材１０１，１０２の捨て領域１１１，１２１の間隔を規定するだけでも、前記基板材１０１，１０２の基板領域１１０，１２０の画素部の基板間ギャップｄ１を、前記表示エリアＡの全域にわたって前記ＴＦＴ２４により規定される値にすることができるため、前記基板領域１１０，１２０のエリア外領域に対応するエリア外スペーサ３７，４０を省略してもよい。
【０１４５】
【発明の効果】
この発明の液晶セルは、複数の薄膜トランジスタを形成した第１の基板と、下地膜の上に対向電極を形成した第２の基板と、表示エリアより外側の領域に基板間ギャップを規定する複数のエリア外スペーサを備え,前記第１の基板に設けられた高さ精度の高い複数のＴＦＴを、前記画素部の予め定められた基板間ギャップに応じた高さに形成し、前記第１と第２の基板を、前記複数のＴＦＴを前記第２の基板の対向電極上に当接させ、且つ前記薄膜トランジスタによって規定される前記画素部の予め定められた基板間ギャップに応じた前記第１と第２の基板間の間隔に対応する高さに形成された複数のエリア外スペーサを第１の基板に当接させて枠状シール材により接合したものであるため、前記画素部の基板間ギャップを小さくし、しかも複数の画素部の基板間ギャップを均一にすることができる。
【０１４６】
この発明の液晶セルにおいては、前記ＴＦＴを構成するゲート電極とゲート絶縁膜と半導体膜とソースおよびドレイン電極とオーバーコート絶縁膜との積層膜のうち、前記ソースおよびドレイン電極と前記オーバーコート絶縁膜の少なくとも一つを、前記積層膜の高さを画素部の予め定められた基板間ギャップに応じた高さと略一致させる膜厚に形成するのが好ましく、前記ソースおよびドレイン電極の膜厚を厚くすることにより、その抵抗を小さくしてデータ信号の電位降下を小さくすることができ、また、前記オーバーコート絶縁膜の膜厚を厚くすることにより、このオーバーコート絶縁膜によるＴＦＴの保護効果を高くすることができる。
【０１４８】
この発明の液晶セルにおいて、前記複数のエリア外スペーサは、樹脂膜により形成するのが好ましい。
また、この発明の液晶セルは、前記複数の薄膜トランジスタを、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成し、複数のエリア外スペーサを、第１の基板に、薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成し、前記第１と第２の基板が、前記複数の薄膜トランジスタを前記第２の基板の前記対向電極上に当接させて前記枠状シール材により接合させることにより、前記エリア外スペーサにより規定される前記エリア外領域の基板間ギャップをさらに均一にし、前記画素部の基板間ギャップを、前記表示エリアの全域にわたって前記ＴＦＴにより規定される値にすることができる。
【０１５０】
また、この発明の液晶セル集合体は、前記複数の薄膜トランジスタを、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成し、第１の基板材の複数の基板領域にそれぞれ設けられた複数のゲート配線およびデータ配線は、前記基板領域の枠状シール材によるシール部の外側に突出する張り出し部に導出され、前記複数の捨てスペーサを、前記第１の基板材に薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成し、前記第１の基板材の捨て領域と、前記張り出し部のうちの該張り出し部に導出された前記ゲート配線およびデータ配線の少なくともドライバ接続端子を除く部分とに設け、前記第１と第２の基板材が、前記複数の薄膜トランジスタを前記第２の基板材の前記対向電極上に当接させるとともに、前記複数の捨てスペーサを対向する基板材に当接させて前記複数の枠状シール材により接合したものであるため、画素部の基板間ギャップが小さく、しかも複数の画素部の基板間ギャップが均一な液晶セルを得ることができる。
【図面の簡単な説明】
【図１】この発明の液晶セルの第１の実施例を示す平面図。
【図２】前記液晶セルの第１の基板の一部分の配向膜とオーバーコート絶縁膜を省略した拡大平面図。
【図３】図２のIII―III線に沿う拡大断面図。
【図４】図１のIV−IV線に沿う拡大断面図。
【図５】この発明の液晶セルの第２の実施例を示す一部分の断面図。
【図６】この発明の液晶セルの第３の実施例を示す一部分の断面図。
【図７】この発明の液晶セル集合体の第１の実施例を示す一部分の平面図。
【図８】図７のVIII―VIII線に沿う拡大断面図。
【図９】この発明の液晶セル集合体の第２の実施例を示す一部分の断面図。
【図１０】従来の液晶セルの一部分の断面図。
【符号の説明】
２１，２２…基板
２３…画素電極
２４…ＴＦＴ
２５…ゲート電極
２６…ゲート絶縁膜
２７…ｉ型半導体膜
２８…ブロッキング絶縁膜
２９…ｎ型半導体膜
３０ｓ…ソース電極
３０ｄ…ドレイン電極
３１…オーバーコート絶縁膜
３２…ゲート配線
３３…データ配線
３４…配向膜
３５…遮光膜
３６…対向電極
３７…樹脂膜により形成されたエリア外スペーサ
３８…配向膜
３９…下地膜
４０…ＴＦＴと同じ積層膜により形成されたエリア外スペーサ
４１…枠状シール材
４２…液晶注入口
１０１…第１の基板材
１０２…第２の基板材
１１０，１２０…基板領域
１１１，１２１…捨て領域
Ｌ１，Ｌ２…切断ライン
１２２…スペーサ支持膜
１２３…樹脂膜により形成された捨てスペーサ
４０…ＴＦＴと同じ積層膜により形成された捨てスペーサ
Claims (5)
- マトリックス状に配列した複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のデータ配線とが設けられた第１の基板と、
下地膜と、この下地膜の上に形成され、前記複数の画素電極に対向する対向電極とが設けられた第２の基板と、
前記第１と第２の基板間に前記複数の画素電極がマトリックス状に配列した表示エリアを囲んで設けられた枠状シール材と、
前記第２の基板に、表示エリアと枠状シール材によるシール部との間の領域に対応させて設けられ、前記表示エリアより外側の領域の基板間ギャップを規定する複数のエリア外スペーサと、からなり、
前記下地膜は、前記第２の基板面に前記表示エリアの全域に対向させて設けられた透明膜により形成され、
前記複数の薄膜トランジスタは、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成され、
前記複数のエリア外スペーサは、前記薄膜トランジスタによって規定される前記画素部の予め定められた基板間ギャップに応じた前記第１と第２の基板間の間隔に対応する高さに形成され、
前記第１と第２の基板が、前記複数の薄膜トランジスタを前記第２の基板の前記対向電極上に当接させて、且つ前記複数のエリア外スペーサを第１の基板に当接させて前記枠状シール材により接合されていることを特徴とする液晶セル。 - 薄膜トランジスタは、ゲート電極とゲート絶縁膜と半導体膜とソースおよびドレイン電極とオーバーコート絶縁膜との積層膜からなっており、前記積層膜のうち、前記ソースおよびドレイン電極と前記オーバーコート絶縁膜の少なくとも一つが、前記積層膜の高さを画素部の予め定められた基板間ギャップに応じた高さと略一致させる膜厚に形成されていることを特徴とする請求項１に記載の液晶セル。
- 複数のエリア外スペーサは、樹脂膜により形成されていることを特徴とする請求項１に記載の液晶セル集合体。
- マトリックス状に配列した複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のデータ配線とが設けられた第１の基板と、
前記複数の画素電極に対向する対向電極が設けられた第２の基板と、
前記第１と第２の基板間に前記複数の画素電極がマトリックス状に配列された表示エリアを囲んで設けられた枠状シール材と、
第１と第２のいずれか一方の基板に、表示エリアと枠状シール材によるシール部との間の領域に対応させて設けられ、前記表示エリアより外側の領域の基板間ギャップを規定する複数のエリア外スペーサと、からなり、
前記複数の薄膜トランジスタは、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成され、
前記複数のエリア外スペーサは、前記第１の基板に、前記薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成され、
前記第１と第２の基板が、前記複数の薄膜トランジスタを前記第２の基板の前記対向電極上に当接させて前記枠状シール材により接合されていることを特徴とする液晶セル。 - 液晶セルの第１の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、マトリックス状に配列した複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記複数の薄膜トランジスタにゲート信号を供給する複数のゲート配線と、前記複数の薄膜トランジスタにデータ信号を供給する複数のデータ配線とが設けられた第１の基板材と、
前記液晶セルの第２の基板となる複数の基板領域を有し、前記複数の基板領域にそれぞれ、前記複数の画素電極に対向する対向電極が設けられた第２の基板材と、
前記第１の基板材または第２の基板材の前記複数の基板領域の間の捨て領域に設けられた複数の捨てスペーサと、
前記第１と第２の基板材の間に、前記複数の基板領域の前記画素電極がマトリックス状に配列した表示エリアをそれぞれ囲んで設けられた複数の枠状シール材とからなり、
前記複数の薄膜トランジスタが、前記画素電極と対向電極とが互いに対向する画素部の予め定められた基板間ギャップに応じた高さに形成され、
第１の基板材の複数の基板領域にそれぞれ設けられた複数のゲート配線およびデータ配線は、前記基板領域の枠状シール材によるシール部の外側に突出する張り出し部に導出され、
前記複数の捨てスペーサは、前記第１の基板材に薄膜トランジスタと同じ積層構造と高さを有する積層膜により形成され、前記第１の基板材の捨て領域と、前記張り出し部のうちの該張り出し部に導出された前記ゲート配線およびデータ配線の少なくともドライバ接続端子を除く部分とに設けられ、
前記第１と第２の基板材が、前記複数の薄膜トランジスタを前記第２の基板材の前記対向電極上に当接させるとともに、前記複数の捨てスペーサを対向する基板材に当接させて前記複数の枠状シール材により接合されていることを特徴とする液晶セル集合体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002048371A JP4144232B2 (ja) | 2002-02-25 | 2002-02-25 | 液晶セルおよび液晶セル集合体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002048371A JP4144232B2 (ja) | 2002-02-25 | 2002-02-25 | 液晶セルおよび液晶セル集合体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003248229A JP2003248229A (ja) | 2003-09-05 |
| JP4144232B2 true JP4144232B2 (ja) | 2008-09-03 |
Family
ID=28661189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002048371A Expired - Fee Related JP4144232B2 (ja) | 2002-02-25 | 2002-02-25 | 液晶セルおよび液晶セル集合体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4144232B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197480A (ja) * | 2004-01-08 | 2005-07-21 | Sanyo Electric Co Ltd | フィールドシーケンシャル方式液晶表示器及び該表示器を用いたフィールドシーケンシャル方式液晶表示装置 |
| CN103091897B (zh) * | 2013-02-01 | 2015-08-12 | 信利半导体有限公司 | 一种液晶显示装置 |
-
2002
- 2002-02-25 JP JP2002048371A patent/JP4144232B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003248229A (ja) | 2003-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US7050131B2 (en) | Liquid crystal display device having black seal pattern and external resin pattern, and method of fabricating the same | |
| US7710530B2 (en) | Color filter substrate and display apparatus using the same | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| US8189157B2 (en) | Liquid crystal display device and process for manufacturing the same | |
| US6781651B2 (en) | Thin film transistor substrate having black matrix and method for fabricating the same | |
| KR101458914B1 (ko) | 액정 표시 장치 | |
| US10001676B2 (en) | Display device | |
| US8749734B2 (en) | Liquid crystal display device with layers of different color filters covering light shielding films | |
| JP5736895B2 (ja) | 横電界方式の液晶表示装置 | |
| JP2009175568A (ja) | 液晶表示装置 | |
| KR100480332B1 (ko) | 액정표시장치용 액정패널 | |
| US20090316089A1 (en) | Liquid crystal display panel and method for fabricating the same | |
| JP4092894B2 (ja) | 液晶セルおよびその集合体 | |
| US7456916B2 (en) | Liquid crystal device with overcoat layer that gradually reduces in thickness towards an edge portion corresponding to a boundary between reflective and transmissive regions | |
| JP4144232B2 (ja) | 液晶セルおよび液晶セル集合体 | |
| JP4269741B2 (ja) | 液晶表示素子 | |
| JP4092898B2 (ja) | 液晶セル集合体 | |
| JPH1185057A (ja) | カラー液晶パネル及びその製造方法 | |
| JP3648337B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20080003075A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2007199181A (ja) | 電気光学装置、電子機器および電気光学装置の製造方法 | |
| US20080149933A1 (en) | Display panel | |
| JP4135344B2 (ja) | 液晶表示素子 | |
| JP4092888B2 (ja) | 液晶セルおよび液晶セル集合体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |