JP2003107491A - 液晶セル集合体 - Google Patents

Abstract

(57)【要約】 【課題】第１と第２の基板材の基板領域間のギャップを
狭くし、液晶層厚が小さい高応答速度の液晶表示素子を
得ることができる液晶セル集合体を提供する。 【解決手段】複数の基板領域１１，２１とこれらの基板
領域の周囲に確保された切り捨て部１２，２２とを有す
る第１と第２の基板材１０，２０のうち、第２の基板材
２０の切り捨て部２２に、基板領域２１を囲んで、第１
の基板材１０に当接する捨てスペーサ５０を設けること
により、第１と第２の基板材１０，２０の複数の基板領
域１１，２１をそれぞれ接合する枠状シール材５７にギ
ャップ材を混入すること無く前記第１と第２の基板材１
０，２０の間隔ｄ_０を規定した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は液晶セル集合体に
関するものである。

【０００２】

【従来の技術】液晶セル集合体は、液晶セルの一方の基
板となる複数の基板領域を有し、前記複数の基板領域に
それぞれ第１の電極が設けられた第１の基板材と、前記
液晶セルの他方の基板となる複数の基板領域を有し、前
記複数の基板領域にそれぞれ前記第１の電極と対向する
第２の電極が設けられた第２の基板材とを、これらの基
板材の間に前記複数の基板領域にそれぞれ対応させて設
けられた複数の枠状シール材を介して接合したものであ
り、前記第１と第２の基板材の間隔は、前記枠状シール
材に球状粒子からなるギャップ材を混入し、そのギャッ
プ材を前記第１の基板材と第２の基板材との間に挟持さ
せることにより、第１と第２の基板材の基板領域間のギ
ャップ（セルギャップ）が所定の値になるように規定さ
れている。

【０００３】前記液晶セル集合体は、前記第１の基板材
と第２の基板材とをそれぞれ、前記複数の基板領域の輪
郭に沿って切断することにより個々の液晶セルに分離さ
れ、分離された液晶セルは、その内部、つまり一対の基
板間の前記枠状シール材により囲まれた領域に、前記枠
状シール材を部分的に欠落させて形成された液晶注入口
から液晶を注入し、前記注入口を封止することにより液
晶表示素子とされる。

【０００４】

【発明が解決しようとする課題】ところで、ＴＮ型の液
晶表示素子の液晶層厚は４μｍ〜５μｍに設定されてい
るが、最近では、液晶表示素子の応答速度を速くするた
めに液晶層厚をできるだけ小さくすることが望まれてお
り、そのためには、前記液晶セル集合体の第１と第２の
基板材の基板領域間のギャップを、例えば１．５μｍ程
度に狭くする必要がある。

【０００５】しかし、第１と第２の基板材の複数の基板
領域をそれぞれ接合する複数の枠状シール材に球状粒子
からなるギャップ材を混入し、そのギャップ材により第
１と第２の基板材の間隔を規定している従来の液晶セル
集合体は、前記ギャップ材の小径化に限界があるため、
第１と第２の基板材の基板領域間のギャップを狭くする
ことができず、したがって、液晶層厚が小さい高応答速
度の液晶表示素子を得ることはできなかった。

【０００６】この発明は、第１と第２の基板材の基板領
域間のギャップを狭くし、液晶層厚が小さい高応答速度
の液晶表示素子を得ることができる液晶セル集合体を提
供することを目的としたものである。

【０００７】

【課題を解決するための手段】この発明の液晶セル集合
体は、液晶セルの一方の基板となる複数の基板領域とこ
れらの基板領域の周囲に確保された切り捨て部とを有
し、前記複数の基板領域にそれぞれ第１の電極が設けら
れた第１の基板材と、前記液晶セルの他方の基板となる
複数の基板領域とこれらの基板領域の周囲に確保された
切り捨て部とを有し、前記複数の基板領域にそれぞれ前
記第１の電極と対向する第２の電極が設けられた第２の
基板材とのうち、いずれか一方の基板材の前記切り捨て
部に、前記複数の基板領域をそれぞれ囲んで、他方の基
板材に当接する複数の捨てスペーサが所定のピッチで設
けられており、前記第１と第２の基板材が、その間隔を
前記複数の捨てスペーサにより規定され、これらの基板
材の間に前記複数の基板領域にそれぞれ対応させて設け
られた複数の枠状シール材を介して接合されていること
を特徴とするものである。

【０００８】この液晶セル集合体は、第１と第２の基板
材のいずれか一方の基板材の複数の基板領域の周囲に確
保された切り捨て部に、前記複数の基板領域をそれぞれ
囲んで、他方の基板材に当接する複数の捨てスペーサを
所定のピッチで設けているため、前記第１と第２の基板
材の複数の基板領域をそれぞれ接合する複数の枠状シー
ル材にギャップ材を混入すること無く、前記第１と第２
の基板材の間隔を、前記複数の捨てスペーサにより、前
記第１と第２の基板材の基板領域間のギャップが所定の
値になるように規定することができる。

【０００９】なお、前記捨てスペーサは、前記液晶セル
集合体の第１の基板材と第２の基板材とをそれぞれ前記
複数の基板領域の輪郭に沿って切断して個々の液晶セル
に分離する際に、前記切り捨て部と一緒に除去される
が、前記複数の枠状シール材を介して接合された第１と
第２の基板材の間隔は、前記捨てスペーサにより規定さ
れた値に保たれる。

【００１０】そして、前記捨てスペーサは、前記基板材
の上に樹脂材料を所定の膜厚に塗布し、その樹脂膜をパ
ターニングすることにより形成することができるため、
この捨てスペーサの高さは任意に選ぶことができる。

【００１１】したがって、この液晶セル集合体によれ
ば、前記捨てスペーサの高さを小さくすることにより前
記第１と第２の基板材の基板領域間のギャップを狭く
し、液晶層厚が小さい高応答速度の液晶表示素子を得る
ことができる。

【００１２】このように、この発明の液晶セル集合体
は、複数の基板領域とこれらの基板領域の周囲に確保さ
れた切り捨て部とを有する第１と第２の基板材のうち、
いずれか一方の基板材の前記切り捨て部に、前記複数の
基板領域をそれぞれ囲んで、他方の基板材に当接する複
数の捨てスペーサを所定のピッチで設けることにより、
前記第１と第２の基板材の複数の基板領域をそれぞれ接
合する枠状シール材にギャップ材を混入すること無く前
記第１と第２の基板材の間隔を規定したものであるた
め、前記第１と第２の基板材の基板領域間のギャップを
狭くし、液晶層厚が小さい高応答速度の液晶表示素子を
得ることができる。

【００１３】この発明の液晶セル集合体において、前記
捨てスペーサは、前記第１と第２の基板材の間隔を、こ
れらの基板材の基板領域間のギャップが０．７μｍ〜
２．２μｍの範囲になる値に規定する高さに形成するの
が好ましい。

【００１４】また、この液晶セル集合体において、前記
第１の基板材の複数の基板領域に、第２の基板材の複数
の基板領域の外側に張り出す端子配列部が形成されてい
る場合は、前記第２の基板材の切り捨て部を前記第１の
基板材の切り捨て部と前記基板領域の端子配列部とに対
向させるとともに、前記第２の基板材の前記切り捨て部
に、前記第１の基板材の切り捨て部と前記基板領域の端
子配列部とに当接する複数の捨てスペーサを設けるのが
望ましい。

【００１５】さらに、この発明を、前記第１の基板材の
複数の基板領域にそれぞれ、マトリックス状に配列する
複数の画素電極と、前記複数の画素電極にそれぞれ接続
された複数の薄膜トランジスタと、前記複数の薄膜トラ
ンジスタにゲート信号を供給する複数のゲート配線と、
前記複数の薄膜トランジスタにデータ信号を供給する複
数のドレイン配線とが設けられ、第２の基板材の複数の
基板領域にそれぞれ前記複数の画素電極と対向する対向
電極が設けられるとともに、前記第１の基板材の複数の
基板領域にそれぞれ設けられた前記複数のゲート配線お
よびドレイン配線の一端が前記第１の基板材の基板領域
の端子配列部に導出されたアクティブマトリックス型液
晶セルの集合体に適用する場合は、前記第１の基板材の
基板領域の端子配列部の前記ゲート配線およびドレイン
配線の導出部と、前記端子配列部のゲート配線およびド
レイン配線の導出領域以外の部分と、切り捨て部とにそ
れぞれ同じ高さの捨てスペーサ当接部を形成するととも
に、前記第２の基板材の切り捨て部に、前記第１の基板
材の前記捨てスペーサ当接部にそれぞれ対応させて複数
の捨てスペーサが同じ高さに形成するのが好ましい。

【００１６】

【発明の実施の形態】図１〜図８はこの発明の第１の実
施例を示しており、図１は液晶セル集合体の一部分の平
面図、図２は前記液晶セル集合体の第１の基板材の１つ
の基板領域とその周囲の切り捨て部の拡大平面図、図３
は前記第１の基板の基板領域の１つの画素部の拡大平面
図、図４および図５は図３のIV―IV線およびV―V線に沿
う拡大断面図、図６は図２のVI―VI線に沿う拡大断面
図、図７は図２のVII―VII線に沿う拡大断面図、図８は
図２のVIII―VIII線に沿う拡大断面図である。

【００１７】この液晶セル集合体は、液晶セルの一方の
基板、例えば光の入射側である後側の基板となる複数の
基板領域１１とこれらの基板領域１１の周囲に確保され
た切り捨て部１２とを有し、前記複数の基板領域１１に
それぞれ第１の電極３０が設けられた第１の基板材１０
と、前記液晶セルの他方の基板、例えば光の出射側であ
る前側の基板となる複数の基板領域２１とこれらの基板
領域２１の周囲に確保された切り捨て部２２とを有し、
前記複数の基板領域２１にそれぞれ前記第１の電極３０
と対向する第２の電極４６が設けられた第２の基板材３
０とを、これらの基板材１０，２０の間に前記複数の基
板領域１１，２１にそれぞれ対応させて設けられた複数
の枠状シール材５７を介して接合したものである。

【００１８】なお、前記第１と第２の基板材１０，２０
は、０．７ｍｍ程度の厚さの透明板（例えばガラス板）
からなっており、前記第１の基板材１０は、その複数の
基板領域１１の輪郭に対応するカットラインＬ_１０に沿
って切断することにより、前記複数の基板領域１１と切
り捨て部１２とに切り離され、前記第２の基板材２０
は、その複数の基板領域２１の輪郭に対応するカットラ
インＬ_２０に沿って切断することにより、前記複数の基
板領域２１と切り捨て部２２とに切り離される。

【００１９】この実施例の液晶セル集合体は、薄膜トラ
ンジスタ（以下、ＴＦＴと記す）を能動素子とするアク
ティブマトリックス型液晶セルの集合体であり、前記第
１の基板材１０の複数の基板領域１１に設けられた第１
の電極３０は、行方向および列方向にマトリックス状に
配列形成された複数の画素電極、前記第２の基板材２０
の複数の基板領域２１に設けられた第２の電極４６は、
前記複数の画素電極３０と対向する一枚膜状の対向電極
である。

【００２０】まず、第１の基板材１０について説明する
と、この第１の基板材１０の複数の基板領域１１はそれ
ぞれ、図１および図２に示したように、その左右の側縁
のいずれか一方と、上下の側縁のいずれか一方、例えば
図において右側の側縁と、下側の側縁に、前記第２の基
板材２０の複数の基板領域２１の外側に張り出す端子配
列部１１ａ，１１ｂを有しており、これらの基板領域１
１の前記端子配列部１１ａ，１１ｂを除く領域の周縁部
が、前記枠状シール材５７によるシール部となってい
る。

【００２１】そして、この第１の基板材１０の複数の基
板領域１１にはそれぞれ、前記枠状シール材５７により
囲まれた領域内にマトリックス状に配列形成された前記
複数の画素電極３０と、前記複数の画素電極３０にそれ
ぞれ接続された複数のＴＦＴ３１と、前記複数のＴＦＴ
３１にゲート信号を供給する複数のゲート配線３９と、
前記複数のＴＦＴ３１にデータ信号を供給する複数のド
レイン配線４０が設けられており、前記複数のゲート配
線３９の一端は、前記基板領域１１の右側縁の端子配列
部１１ａに導出され、前記複数のドレイン配線４０の一
端は、前記基板領域１１の下側縁のドライバ搭載部１１
ｂに導出されている。

【００２２】図１および図２において、二点鎖線で囲ま
れた領域Ａは、前記複数の画素電極３０の配列領域を示
しており、また、二点鎖線で囲まれた領域Ｂ，Ｃは、前
記複数のゲート配線３９の導出領域と、前記複数のドレ
イン配線４０の導出領域を示している。

【００２３】前記複数のＴＦＴ３１は、図３および図４
に示したように、基板材１０面に形成されたゲート電極
３２と、このゲート電極３２を覆って基板材全体に形成
されたゲート絶縁膜３３と、前記ゲート絶縁膜３３の上
に前記ゲート電極３２と対向させて形成されたｉ型半導
体膜３４と、このｉ型半導体膜３４のチャンネル領域と
なる中央部の上に設けられたブロッキング絶縁膜３５
と、前記ｉ型半導体膜３４の両側部の上にｎ型半導体膜
３６を介して形成されたソース電極３７およびドレイン
電極３８とからなっている。

【００２４】なお、図４では前記ソース電極３７とドレ
イン電極３８を単層膜として示しているが、このソース
電極３７とドレイン電極３８は、前記ｎ型半導体膜３６
とのコンタクト層であるクロム膜と、その上に形成され
たアルミニウム系合金膜とからなっている。

【００２５】また、前記複数のゲート配線３９は、基板
材１０面に、各画素電極行の一側にそれぞれ沿わせて形
成されており、これらのゲート配線３９の前記端子配列
部１１ａに導出された端部に、前記端子配列部１１ａに
搭載される図示しないゲートドライバ（例えばＬＳＩ）
の複数の出力端子にそれぞれ対応するドライバ接続端子
部３９ａ（図６参照）が形成されている。

【００２６】前記ゲート配線３９は、基板材１０面との
段差を小さくするために、低抵抗のアルミニウム系合金
膜により極く薄い膜厚に形成されており、前記ＴＦＴ３
１のゲート電極３２は、前記ゲート配線３９に一体に形
成されている。

【００２７】なお、この実施例では、図３に示したよう
に、前記ゲート配線３９の各画素電極３０に対応する部
分を前記ＴＦＴ３１のゲート電極３２とするとともに、
前記ｉ型半導体膜３４とｎ型半導体膜３６およびソー
ス，ドレイン電極３７，３８を前記ゲート配線３９の長
さ方向に沿わせて横長に形成することにより、チャンネ
ル幅の大きい大電流ＴＦＴ３１を形成している。

【００２８】一方、前記複数のドレイン配線４０はそれ
ぞれ、前記ゲート絶縁膜３３の上に、各画素電極列の一
側にそれぞれ沿わせて形成されており、これらのドレイ
ン配線４０の前記端子配列部１１ｂに導出された端部
に、前記端子配列部１１ｂに搭載される図示しないドレ
インドライバ（例えばＬＳＩ）の複数の出力端子にそれ
ぞれ対応するドライバ接続端子部４０ａ（図７参照）が
形成されている。

【００２９】前記ドレイン配線４０は、前記ＴＦＴ３１
のソース，ドレイン電極３７，３８と同じ金属膜（クロ
ム膜とその上に形成されたアルミニウム系合金膜との積
層膜）により形成されており、前記ＴＦＴ３１のドレイ
ン電極３８は、前記ドレイン配線４０に一体に形成され
ている。

【００３０】なお、前記ＴＦＴ３１のソース，ドレイン
電極３７，３８と前記ドレイン配線４０は、その抵抗に
よるデータ信号の電位降下をできるだけ小さくするため
に、前記ゲート配線３９の膜厚よりも充分に厚い膜厚に
形成されている。

【００３１】そして、前記複数の画素電極３０は、前記
ゲート絶縁膜３３の上にＩＴＯ膜等の透明導電膜により
形成されており、この画素電極３０の縁部に前記ＴＦＴ
３１のソース電極３７が接続されている。

【００３２】また、前記第１の基板材１０には、図１お
よび図２に示したように、前記枠状シール材５７による
シール部の各角部の外側にそれぞれ形成された複数の対
向電極接続用クロス電極４１が設けられており、これら
のクロス電極４１は、基板材１０面に、前記ゲート配線
３９と同じ金属膜（アルミニウム系合金膜からなるゲー
ト配線１２と同じ膜厚の金属膜）により形成されてい
る。

【００３３】さらに、前記第１の基板材１０の複数の基
板領域１１の端子配列部１１ａ，１１ｂには、その外縁
の一部に接続される図示しない外部回路から前記端子配
列部１１ａ，１１ｂに搭載される図示しないゲートドラ
イバおよびドレインドライバの複数の入力端子に信号を
供給するための複数の信号供給配線が設けられている。
図２において、二点鎖線で囲まれた領域Ｄは、前記信号
供給配線の形成領域を示している。

【００３４】そして、前記枠状シール材６０によるシー
ル部の各角部の外側にそれぞれ設けられた前記複数のク
ロス電極４１は、前記複数の信号供給配線のうちの前記
外部回路の基準電位に接続される基準電位配線４２に接
続されている。

【００３５】なお、図２には、前記信号供給配線の形成
領域Ｄの近くに位置する２つのクロス電極４１に接続さ
れた基準電位配線４２を示したが、前記基準電位配線４
２は、前記基板領域１１の端子配列部１１ａ，１１ｂと
は反対側の縁部（枠状シール材５７によるシール部より
も外側の部分）を迂回させて形成され、他の２つのクロ
ス電極４１にも接続されている。

【００３６】また、前記第１の基板材１０には、図４〜
図８に示したように、前記複数の基板領域１１にそれぞ
れ設けられた複数の画素電極３０に対応する部分に開口
が形成されたオーバーコート絶縁膜４３が基板材全体に
わたって設けられており、前記複数の基板領域１１にそ
れぞれ設けられた前記複数のＴＦＴ３１と複数のドレイ
ン配線４０は、前記オーバーコート絶縁膜４３により覆
われている。

【００３７】なお、前記複数のゲート配線３９のドライ
バ端子部３９ａと、前記複数のドレイン配線４０のドラ
イバ接続端子部４０ａと、前記対向電極接続用クロス電
極４１と、前記信号供給配線形成領域Ｄに形成された複
数の信号供給配線の外部回路接続端子部およびドライバ
接続端子部はそれぞれ、その上のゲート絶縁膜３３また
は前記ゲート絶縁膜３３とオーバーコート絶縁膜４３と
に開口を設けることにより露出されている。

【００３８】そして、前記第１の基板材１０の複数の基
板領域１１にはそれぞれ、前記枠状シール材５７により
囲まれた領域の略全域に、ポリイミド等からなる配向膜
４４が、前記複数の画素電極３０と前記オーバーコート
絶縁膜４３を覆って設けられている。

【００３９】次に、第２の基板材２０について説明する
と、この第２の基板材２０の複数の基板領域２１はそれ
ぞれ、図１に示したように、前記第１の基板材１０の基
板領域１１の端子配列部１１ａ，１１ｂを除く部分と同
じ形状および面積を有しており、これらの基板領域２１
の周縁部が、前記枠状シール材５７によるシール部とな
っている。

【００４０】したがって、この第２の基板材２０の前記
基板領域２１の周囲の切り捨て部２２のうち、図１にお
いて右側の切り捨て部２２は、前記第１の基板材１０の
基板領域の端子配列部とその右側の切り捨て部１２とに
対向し、下側の切り捨て部２２は、前記第１の基板材１
０の基板領域の端子配列部とその右側の切り捨て部１２
とに対向している。

【００４１】そして、この第２の基板材２０の複数の基
板領域２１にはそれぞれ、図３〜図８に示したように、
前記第１の基板材１０の基板領域１１に設けられた複数
の画素電極３０の間の領域に対応する遮光膜４５が設け
られており、この遮光膜４５の上に、前記一枚膜状の対
向電極４６が設けられている。

【００４２】前記遮光膜４５は、前記複数の画素電極３
０に対応する領域にそれぞれ開口が設けられた格子状膜
であり、この遮光膜４５は、その周縁が前記枠状シール
材５７によるシール部の内周縁部に僅かな幅で重なる外
形に形成されている。

【００４３】なお、図では前記遮光膜４５を単層膜とし
て示しているが、この遮光膜４５は、前記第２の基板材
２０面に形成された酸化クロム膜と、その上に形成され
たクロム膜とからなっている。

【００４４】また、前記対向電極４６は、ＩＴＯ膜等の
透明導電膜により、その周縁が前記シール部より内側に
位置する外形に形成されており、この対向電極４６の各
角部に、図１に示したように前記シール部の外側に延出
して前記第１の基板材１０の基板領域１１に設けられた
複数のクロス電極４１にそれぞれ対応するクロス電極接
続部４７が一体に形成されている。

【００４５】そして、前記第２の基板材２０の複数の基
板領域２１にはそれぞれ、前記枠状シール材５７により
囲まれた領域の略全域に、ポリイミド等からなる配向膜
４８が、前記対向電極４６を覆って設けられている。

【００４６】また、前記第１と第２の基板材１０，２０
のいずれか一方、例えば遮光膜４５と対向電極４６が設
けられた第２の基板材２０の複数の基板領域２１には、
前記第１の基板材１０の基板領域１１に設けられた複数
の画素電極３０の配列領域（以下、表示エリアと言う）
Ａに対応させて、柱状の複数の表示エリアスペーサ４９
（図３および図４参照）が所定のピッチで設けられると
ともに、前記枠状シール材５７の一辺（第１の基板材１
０の基板領域１１の端子配列部１１ａ，１１ｂに対応し
ない辺）を部分的に欠落させて形成された液晶注入口５
８に対応させて、前記液晶注入口５８の潰れを防ぐため
の柱状の複数の注入口スペーサ（図示せず）が所定のピ
ッチで設けられており、さらに、この第２の基板材２０
の複数の基板領域２１の周囲の切り捨て領域２２には、
前記第１の基板材１０の基板領域１１の端子配列部１１
ａ，１１ｂと切り捨て部１２とに対応させて、柱状の複
数の捨てスペーサ５０（図６〜図８参照）が所定のピッ
チで設けられている。

【００４７】図２において、破線で囲まれた領域Ｓ１
は、前記注入口スペーサの配置領域を示し、破線で囲ま
れた領域Ｓ２は、前記捨てスペーサ５０の配置領域を示
している。

【００４８】前記注入口スペーサの配置領域Ｓ１は、図
２のように、前記液晶注入口５８の中央部に対応してお
り、この注入口スペーサの配置領域Ｓ１内に、前記複数
の注入口スペーサが所定のピッチで設けられている。

【００４９】また、前記捨てスペーサ５０の配置領域Ｓ
２は、図２のように、前記第１の基板材１０の基板領域
１１の端子配列部１１ａ，１１ｂと切り捨て部１２とに
対応しており、これらのスペーサ配置領域Ｓ２のうち、
前記第１の基板材１０の基板領域１１の端子配列部１１
ａ，１１ｂに対応する捨てスペーサ５０の配置領域Ｓ２
は、前記端子配列部１１ａ，１１ｂのドライバ搭載位置
と前記第２の基板材２０のカットラインＬ_２０とを避け
て、前記ゲート配線３９およびドレイン配線４０の導出
領域Ｂ，Ｃのドライバ接続部を除く部分と、前記ゲート
配線３９およびドレイン配線４０の導出領域Ｂ，Ｃ以外
の部分とに対応している。

【００５０】また、前記第１の基板材１０の切り捨て部
１２に対応する捨てスペーサ５０の配置領域Ｓ２は、前
記第１の基板材２０のカットラインＬ_１０と前記第２の
基板材２０のカットラインＬ_２０とを避けて、前記切り
捨て部１２の長さ方向の複数箇所に対応している。

【００５１】そして、前記前記第１の基板材１０の切り
捨て部１２に対応する複数の捨てスペーサ５０は、前記
捨てスペーサ配置領域Ｓ２内にそれぞれ所定のピッチで
設けられている。

【００５２】なお、この実施例では、前記第１の基板材
１０の切り捨て部１２に対応する捨てスペーサ配置領域
Ｓ２を間隔をおいて設け、これらの捨てスペーサ配置領
域Ｓ２の間の領域に捨てシール材５７ａを設けることに
より、前記第１の基板材１０と第２の基板材２０の切り
捨て部１２，２２を、前記捨てシール材５７ａにより接
合している。

【００５３】一方、前記第１の基板材１０の複数の基板
領域２１には、前記表示エリアＡに、前記複数の表示エ
リアスペーサ４９にそれぞれ対応する複数の表示エリア
スペーサ当接部５１（図３および図５参照）が形成され
るとともに、前記液晶注入口５８に対応させて、前記注
入口スペーサ配置領域Ｓ１に対応する注入口スペーサ当
接部５２（図２参照）が形成されており、さらに、この
第１の基板材１０の基板領域１１の端子配列部１１ａ，
１１ｂと切り捨て部１２には、前記複数の捨てスペーサ
配置領域Ｓ２にそれぞれ対応させて複数の捨てスペーサ
当接部５３，５４，５５，５６が形成されている。

【００５４】前記表示エリアスペーサ当接部５１は、図
３に示したように、第１の基板材１０の基板領域１１に
設けられた前記複数のＴＦＴ３１の側方にそれぞれ、前
記複数のゲート配線３９にそれぞれ対応させて設けられ
ており、前記表示エリアスペーサ４９は、前記表示エリ
アスペーサ当接部５１にそれぞれ対応させて、前記ＴＦ
Ｔ３１の配列ピッチと同じピッチで設けられている。

【００５５】前記表示エリアスペーサ当接部５１は、図
５に示したように、前記第１の基板材１０に設けられた
ゲート配線３９と、このゲート配線３９を覆うゲート絶
縁膜３３と、前記ゲート絶縁膜３３の上にドレイン配線
４０と同じ金属膜（クロム膜とその上に形成されたアル
ミニウム系合金膜との積層膜）により形成された疑似電
極５１ａと、前記オーバーコート絶縁膜４３とにより形
成されており、前記表示エリアスペーサ４９は、第２の
基板材２０に設けられた前記遮光膜４５と対向電極４６
との積層膜の上に所定の高さに形成されている。

【００５６】また、前記注入口スペーサ当接部５２は、
前記液晶注入口５８の中央部に対応させて、前記液晶注
入口５８の幅よりも小さい幅に形成されており、前記注
入口スペーサは、前記注入口スペーサ当接部５２にそれ
ぞれ対応させて前記表示エリアスペーサ４９の配列ピッ
チと同程度のピッチで設けられている。

【００５７】前記注入口スペーサ当接部５２は、その構
造は図示しないが、第１の基板材１０面に前記ゲート配
線３９と同じ金属膜（アルミニウム系合金膜）により形
成された下疑似電極と、前記ゲート絶縁膜３３と、前記
ゲート絶縁膜３３の上に前記ドレイン配線４０と同じ金
属膜（クロム膜とその上に形成されたアルミニウム系合
金膜との積層膜）により形成された上疑似電極と、前記
オーバーコート絶縁膜４３とにより形成されている。

【００５８】すなわち、この注入口スペーサ当接部５２
は、前記表示エリアスペーサ当接部５１と同じ積層構造
の積層膜により、前記表示エリアスペーサ当接部５１と
高さに形成されている。

【００５９】また、前記注入口スペーサは、図示しない
が、第２の基板材２０に設けられた前記遮光膜４５と、
この遮光膜４５の上に前記注入口スペーサ配置領域Ｓ１
に対応させて前記対向電極４６と同じ透明導電膜（ＩＴ
Ｏ膜）により形成された疑似対向電極との積層膜の上
に、前記表示エリアスペーサ４８と同じ高さに形成され
ている。

【００６０】さらに、前記複数の捨てスペーサ当接部５
３，５４，５５，５６のうち、前記ゲート配線３９およ
びドレイン配線４０の導出領域Ｂ，Ｃに対応する捨てス
ペーサ５０の当接部５３，５４は、前記複数のゲート配
線３９およびドレイン配線４０の導出部の前記ドライバ
接続端子３９ａ，４０ａを除いた部分に形成され、前記
信号供給配線形成領域Ｄに対応する捨てスペーサ５０の
当接部５５は、前記複数の信号供給配線の両端の外部回
路接続端子部およびドライバ接続端子部を除いた部分に
形成され、他の捨てスペーサ当接部５６は、前記捨てス
ペーサ当接部５３，５４，５５，５６にそれぞれ対応さ
せて前記表示エリアスペーサ４９および注入口スペーサ
の配列ピッチと同程度のピッチで設けられている。

【００６１】なお、これらの捨てスペーサ５０のうち、
前記複数のゲート配線３９およびドレイン配線４０の導
出部の捨てスペーサ当接部５３，５４に対応する捨てス
ペーサ５０と、前記信号供給配線のスペーサ当接部５５
に対応する捨てスペーサ５５はそれぞれ、前記ゲート配
線３９およびドレイン配線４０のスペーサ当接部５３
と、前記信号供給配線のスペーサ当接部５５とにそれぞ
れ対応するように位置調整して設けられている。

【００６２】前記ゲート配線３９の導出部の捨てスペー
サ当接部５３は、図６に示したように、前記ゲート配線
３９と、ゲート絶縁膜３３と、前記ゲート絶縁膜３３の
上にドレイン配線４０と同じ金属膜（クロム膜とその上
に形成されたアルミニウム系合金膜との積層膜）により
形成された疑似電極５３ａと、前記オーバーコート絶縁
膜４３とにより形成されている。

【００６３】また、前記ドレイン配線４０の導出部の捨
てスペーサ当接部５４は、図７に示したように、第１の
基板材１０面に前記ゲート配線３９と同じ金属膜（アル
ミニウム系合金膜）により前記ドレイン配線４０の捨て
スペーサ配置領域対応部と略同じ形状に形成された疑似
電極５４ａと、前記疑似電極５４ａを覆う前記ゲート絶
縁膜３３と、前記ゲート絶縁膜３３の上に形成された前
記ドレイン配線４０の捨てスペーサ配置領域対応部と、
前記オーバーコート絶縁膜４３とにより形成されてい
る。

【００６４】なお、この実施例では、前記ゲート配線３
９の導出部の捨てスペーサ当接部５３の疑似電極（ドレ
イン配線４０と同じ金属膜）５３ａをゲート配線３９の
導出端まで延長させて形成し、この疑似電極５３ａの端
部を前記ゲート絶縁膜３３に設けられた開口においてゲ
ート配線３９のドライバ接続端子部３９ａに重ねること
により、前記ゲート配線３９のドライバ接続端子部３９
ａを二層膜とするとともに、前記ドレイン配線４０の導
出部の捨てスペーサ当接部５４の疑似電極（ゲート配線
３９と同じ金属膜）５４ａをドレイン配線４０の導出端
まで延長させて形成し、前記ドレイン配線４０のドライ
バ接続端子部４０ａを前記ゲート絶縁膜３３に設けられ
た開口において前記疑似電極５４ａの端部に重ねること
により、前記ドレイン配線４０のドライバ接続端子部４
０ａを、前記ゲート配線３９のドライバ接続端子部３９
ａと同じ二層膜としている。

【００６５】また、前記信号供給配線は、その構造は図
示しないが、第１の基板材１０面に前記ゲート配線３９
と同じ金属膜により形成された下配線と、前記下層配線
を覆う前記ゲート絶縁膜３３の上に前記ドレイン配線４
０と同じ金属膜により形成された上配線とからなってお
り、この信号供給配線の両端の外部回路接続端子部およ
びドライバ接続端子部はそれぞれ、前記上配線の両端部
を前記ゲート絶縁膜３３に設けられた開口において前記
下配線の両端部に重ねた二層膜となっている。

【００６６】そして、前記信号供給配線は、前記外部回
路接続端子部およびドライバ接続端子部を除いて前記オ
ーバーコート絶縁膜４３により覆われており、この信号
供給配線の捨てスペーサ５０の当接部５５は、前記信号
供給配線の下配線および上配線と、その間のゲート絶縁
膜３３と、前記オーバーコート絶縁膜４３とにより形成
されている。

【００６７】また、他のスペーサ当接部５６は、図８に
示したように、前記ゲート配線３９と同じ金属膜により
形成された下疑似電極５６ａと、前記ゲート絶縁膜３３
と、前記ゲート絶縁膜３３の上に前記ドレイン配線４０
と同じ金属膜により形成された上疑似電極５６ｂと、前
記オーバーコート絶縁膜４３とにより形成されている。

【００６８】すなわち、前記捨てスペーサ当接部５３，
５４，５５，５６は、いずれも、前記表示エリアスペー
サ当接部５１および注入口スペーサ当接部５２と同じ積
層構造の積層膜により、前記表示エリアスペーサ当接部
５１および注入口スペーサ当接部５２と高さに形成され
ている。

【００６９】また、前記第２の基板材２０の複数の捨て
スペーサ配置領域にはそれぞれ、図６〜図８に示したよ
うに、前記遮光膜４５と同じ金属膜（酸化クロム膜とク
ロム膜との積層膜）からなる疑似遮光膜４５ａと、前記
対向電極４６と同じ透明導電膜からなる疑似対向電極４
６ａとの積層膜が形成されており、前記複数の捨てスペ
ーサ５０は、前記積層膜の上に、前記表示エリアスペー
サ４８および注入口スペーサと同じ高さに形成されてい
る。

【００７０】前記表示エリアスペーサ４８および注入口
スペーサと前記捨てスペーサ５０は、前記第２の基板材
２０の上にフォトレジスト等の樹脂材料をスピンコート
法により所定の膜厚に塗布し、その樹脂膜をフォトリソ
グラフィ法により柱状にパターニングすることにより、
同じ工程で一括して形成されている。

【００７１】なお、前記表示エリアスペーサ４９は、前
記第２の基板材２０の複数の基板領域２１に設けられた
配向膜４８により覆われており、また、前記表示エリア
スペーサ当接部５１は、前記第１の基板材１０の複数の
基板領域１１に設けられた配向膜４４により覆われてい
る。

【００７２】そして、前記第１の基板材１０と第２の基
板材２０は、前記第２の基板材２０の基板領域２１と切
り捨て部２２とに同じ高さに形成された前記表示エリア
スペーサ４９および注入口スペーサと捨てスペーサ５０
を、前記第１の基板材１０の基板領域１１と切り捨て部
１２とに同じ高さに形成された前記スペーサ当接部５
３，５４，５５，５６にそれぞれ当接させることによ
り、前記各スペーサ４９，５０により基板材１０，２０
の間隔（基板材面間の間隔）ｄ_０を規定されるととも
に、前記前記第１の基板材１０に設けられた対向電極接
続用クロス電極４１と、前記第２の基板材２０に設けら
れた対向電極４６のクロス電極接続部４７とを図示しな
い導電性クロス材により電気的に接続した状態で、これ
らの基板材１０，２０の間に前記複数の基板領域１１，
１２にそれぞれ対応させて設けられた複数の枠状シール
材５７と、前記第１の基板材１０の切り捨て部１２に対
応する複数の捨てスペーサ配置領域Ｓ２の間の領域に設
けられた捨てシール材５７ａとを介して接合されてい
る。

【００７３】この液晶セル集合体は、一方の基板材、例
えば第２の基板材１の内面に、一辺を部分的に欠落させ
て液晶注入口５８を形成した前記枠状シール材５７と前
記捨てシール材５７ａとを印刷するとともに、前記クロ
ス電極４１と前記対向電極４６のクロス電極接続部４７
とのいずれかの上に前記導電性クロス材を印刷し、前記
第１と第２の基板材１０，２０を重ね合わせて加圧する
ことにより、前記シール材５７および捨てシール材５７
ａと前記クロス材とを押し潰しながら、前記第２の基板
材２０に設けられた前記表示エリアスペーサ４９および
注入口スペーサと捨てスペーサ５０を前記第１の基板材
１０に形成された前記スペーサ当接部５３，５４，５
５，５６にそれぞれ当接させて前記基板材１０，２０の
間隔ｄ_０を規定し、その状態で前記シール材５７および
捨てシール材５７ａを硬化させることにより、前記第１
と第２の基板材１０，２０を前記枠状シール材２７およ
び捨てシール材５７ａを介して接合するとともに、前記
クロス電極４１と前記対向電極４６のクロス電極接続部
４７との間に挟持された前記クロス材を硬化または乾燥
させることにより組立てられる。

【００７４】そして、前記液晶セル集合体は、前記第１
の基板材１０を、その複数の基板領域１１の輪郭に対応
するカットラインＬ_１０に沿って切断して前記複数の基
板領域１１と切り捨て部１２とに切り離すとともに、前
記第２の基板材２０を、その複数の基板領域２１の輪郭
に対応するカットラインＬ_２０に沿って切断して前記複
数の基板領域２１と切り捨て部２２とに切り離すことに
より、個々の液晶セルに分離される。

【００７５】また、分離された前記液晶セルは、その内
部、つまり一対の基板間の前記枠状シール材５７により
囲まれた領域に、前記枠状シール材５７を部分的に欠落
させて形成された液晶注入口５８から液晶を注入し、前
記注入口５８を封止することにより液晶表示素子とされ
る。

【００７６】前記液晶セル集合体は、前記第２の基板材
２０の複数の基板領域２１の周囲に確保された切り捨て
部２２に、前記複数の基板領域２１をそれぞれ囲んで、
他方の基板材である第１の基板材１０に当接する複数の
捨てスペーサ５０を所定のピッチで設けているため、前
記第１と第２の基板材１０，２０の複数の基板領域１
１，２１をそれぞれ接合する前記複数の枠状シール材５
７にギャップ材を混入すること無く、前記第１と第２の
基板材１０，２０の前記枠状シール材５７によるシール
部の間隔ｄ_０を、前記複数の捨てスペーサ５０により、
前記第１と第２の基板材１０，２０の基板領域１１，２
１間のギャップ、つまりセルギャップ（複数の画素電極
３０と対向電極４６とが互いに対向する複数の画素部の
配向膜４４，４８間の間隔）ｄが所定の値になるように
規定することができる。

【００７７】なお、前記捨てスペーサ５０は、前記液晶
セル集合体の第１の基板材１０と第２の基板材２０とを
それぞれ前記複数の基板領域の輪郭（カットラインＬ
_１０，Ｌ_２０）に沿って切断して個々の液晶セルに分離
する際に、前記切り捨て部１２，２２と一緒に除去され
るが、前記複数の枠状シール材を介して接合された第１
と第２の基板材１０，２０の間隔ｄ_０は、前記捨てスペ
ーサ５０により規定された値に保たれる。

【００７８】そして、前記表示エリアスペーサ４８およ
び注入口スペーサと前記捨てスペーサ５０は、上述した
ように、前記第２の基板材２０の上に樹脂材料を所定の
膜厚に塗布し、その樹脂膜をパターニングすることによ
り形成することができるため、前記表示エリアスペーサ
４８および注入口スペーサと前記捨てスペーサ５０の高
さは任意に選ぶことができる。

【００７９】したがって、この液晶セル集合体によれ
ば、前記表示エリアスペーサ４８および注入口スペーサ
と前記捨てスペーサ５０の高さを小さくすることにより
前記第１と第２の基板材１０，２０の基板領域１１，２
１間のギャップｄを狭くし、液晶層厚が小さい高応答速
度の液晶表示素子を得ることができる。

【００８０】また、この実施例では、前記第２の基板材
２０の切り捨て部２２を前記第１の基板材１０の切り捨
て部１２と前記基板領域１１の端子配列部１１ａ，１１
ｂとに対向させるとともに、前記第２の基板材２０の前
記切り捨て部２２に、前記第１の基板材１０の切り捨て
部１２と前記基板領域１１の端子配列部１１ａ，１１ｂ
とに当接する複数の捨てスペーサ５０を設けているた
め、前記基板領域１１の端子配列部１１ａ，１１ｂにお
いても、前記捨てスペーサ５０により前記第１と第２の
基板材１０，２０の間隔ｄ_０を規定することができる。

【００８１】さらに、この実施例では、前記第１の基板
材１０の基板領域１１の端子配列部１１ａ，１１ｂのゲ
ート配線３９およびドレイン配線４０の導出部と、前記
端子配列部１１ａ，１１ｂのゲート配線およびドレイン
配線の導出領域Ｂ，Ｃ以外の部分と、切り捨て部１２と
にそれぞれ同じ高さの捨てスペーサ当接部５３，５４，
５５，５６を形成するとともに、前記第２の基板材２０
の切り捨て部２２に、前記第１の基板材１０の前記捨て
スペーサ当接部５３，５４，５５，５６にそれぞれ対応
させて複数の捨てスペーサ５０を同じ高さに形成してい
るため、前記第１と第２の基板材１０，２０の間隔ｄ_０
を、枠状シール材５７によるシール部の全周にわたって
均一にすることができる。

【００８２】しかも、この実施例では、前記捨てスペー
サ当接部５３，５４，５５，５６を、前記表示エリアス
ペーサ支持部５１および注入口スペーサ支持部５２を形
成する積層膜と同じ積層構造の積層膜により形成すると
ともに、前記捨てスペーサ５０を、前記表示エリアスペ
ーサ４９および注入口スペーサと同じ高さに形成してい
るため、前記第１と第２の基板材１０，２０の間隔ｄ_０
を、前記基板領域１１，２１の全域にわたって均一にす
ることができる。

【００８３】なお、前記表示エリアスペーサ当接部５１
と表示エリアスペーサ４９は上述したように配向膜４
４，４８により覆われているのに対し、前記注入口スペ
ーサ当接部５２および捨てスペーサ当接部５３，５４，
５５，５６、２２と注入口スペーサおよび捨てスペーサ
５０の上には配向膜が無いため、前記注入口スペーサお
よび捨てスペーサ５０により規定される基板材１０，２
０の間隔は、前記表示エリアスペーサ４９により規定さ
れる間隔よりも前記配向膜４４，４８の両方の膜厚分だ
け小さくなる。

【００８４】しかし、前記配向膜４４，４８の膜厚は、
０．０５μｍ程度と極めて薄いため、前記注入口スペー
サおよび捨てスペーサ５０により規定される基板材間隔
と、前記表示エリアスペーサ４９により規定される基板
材間隔との差は０．１μｍ程度であり、この程度の差で
あれば、第１と第２の基板材１０，２０の間隔ｄ_０が、
前記基板領域１１，２１の全体にわたって均一であると
見なすことができる。

【００８５】この液晶セル集合体において、前記表示エ
リアスペーサ４８および注入口スペーサと前記捨てスペ
ーサ５０捨てスペーサは、前記第１と第２の基板材１
０，２０の間隔ｄ_０を、これらの基板材１０，２０の基
板領域１１，２１間のギャップｄが０．７μｍ〜２．２
μｍの範囲になる値に規定する高さに形成するのが好ま
しく、このようにすることにより、前記液晶表示素子の
液晶層厚を０．７μｍ〜２．２μｍの範囲にすることが
できる。

【００８６】そして、前記液晶表示素子の液晶層厚がこ
の範囲であれば、応答速度を充分速くするとともに、液
晶層厚が小さすぎないため、液晶表示素子のΔｎｄ（液
晶の屈折率異方性Δｎと液晶層厚ｄとの積）の値を所定
の値にするための適切な液晶材料の選択が容易である。

【００８７】この液晶表示素子は、その高応答速度が速
いため、例えばフィールドシーケンシャル液晶表示装置
の液晶表示素子に適している。

【００８８】このような液晶層厚が０．７μｍ〜２．２
μｍの液晶表示素子を得るには、前記液晶セル集合体の
表示エリアスペーサ４９および注入口スペーサと捨てス
ペーサ５０の高さを、前記第１と第２の基板材１０，２
０の基板領域１１，２１間のギャップ（以下、セルギャ
ップと言う）ｄが０．７μｍ〜２．２μｍになるように
設定すればよい。

【００８９】例えば、前記液晶セル集合体において、前
記ゲート配線３９の膜厚を０．２３μｍ、ゲート絶縁膜
３３の膜厚を０．２５μｍ、画素電極３０の膜厚を０．
０５μｍ、ドレイン配線４０の膜厚を０．４２５μｍ、
オーバーコート絶縁膜４３の膜厚を０．２０μｍ、遮光
膜４５の膜厚を０．１７μｍ、対向電極４６の膜厚を
０．１４μｍとし、配向膜４４，４８の膜厚をそれぞれ
０．０５μｍとすると、前記セルギャップｄを例えば
１．５μｍにするには、前記第１と第２の基板材１０，
２０の間隔ｄ_０を２．０４μｍにすればよい。

【００９０】この実施例では、図５に示したように、前
記表示エリアスペーサ４９を、遮光膜４５と対向電極４
６との積層膜の上に形成し、前記表示エリアスペーサ当
接部５１を、ゲート配線３９と、ゲート絶縁膜３３と、
ドレイン配線４０と同じ金属膜からなる疑似電極５１ａ
と、オーバーコート絶縁膜４３との積層膜により形成し
て、前記表示エリアスペーサ４９を前記表示エリアスペ
ーサ当接部５１に、前記表示エリアスペーサ４９を覆っ
て設けられた配向膜４８と前記表示エリアスペーサ当接
部５１を覆って設けられた配向膜４４とを介して当接さ
せているため、前記基板材１０，２０の間隔ｄ_０を２．
１３μｍに規定するために必要な前記表示エリアスペー
サ４９の高さは０．５２５μｍである。

【００９１】また、この実施例では、前記注入口スペー
サと捨てスペーサ５０を、前記表示エリアスペーサ４９
の下地膜である前記遮光膜４５と対向電極４６の積層膜
と同じ積層構造の積層膜の上に形成するとともに、前記
注入口スペーサ当接部５２と捨てスペーサ当接部５３，
５４，５５，５６を、前記表示エリアスペーサ当接部５
１と同じ積層構造の積層膜により形成しているため、前
記基板材１０，２０の間隔ｄ_０を上記のように２．１３
μｍに規定するためには、前記注入口スペーサと捨てス
ペーサ５０とをそれぞれ、前記表示エリアスペーサ４９
と同じ０．５２５μｍの高さに形成すればよい。

【００９２】一方、前記枠状シール材５７と捨てシール
材５７ａは、前記第１と第２の基板材１０，２０の間隔
ｄ_０を前記表示エリアスペーサ４９と注入口スペーサと
捨てスペーサ５０とにより規定される値に調整したとき
の前記枠状シール材５７によるシール部の各部の基板材
間ギャップ（第１の基板材１０のオーバーコート絶縁膜
４３と第２の基板材２０の基板材面との間隔）および前
記捨てシール材５７ａによる接合部の基板材間ギャップ
のうち、最も大きい基板材間ギャップよりも厚く印刷す
ればよい。

【００９３】この実施例では、前記第１の基板材１０の
枠状シール材５７によるシール部のうち、ゲート配線３
９上のシール部が、図６に示したように、前記ゲート配
線３９とゲート絶縁膜３３とオーバーコート絶縁膜４３
との積層膜からなっており、ドレイン配線４０上のシー
ル部が、図７に示したように、前記ゲート絶縁膜３３と
ドレイン配線４０とオーバーコート絶縁膜４３との積層
膜からなっており、ゲート配線３９およびドレイン配線
４０の無い部分のシール部が、図８に示したように、前
記ゲート絶縁膜３３とオーバーコート絶縁膜４３との積
層膜からなっている。また、前記第１の基板材１０の捨
てシール材５７ａによる接合部は、図示しないが、前記
ゲート絶縁膜３３とオーバーコート絶縁膜４３との積層
膜からなっている。

【００９４】すなわち、前記シール部の各部の基板材間
ギャップのうち、最も大きい基板材間ギャップは、前記
ゲート配線３９およびドレイン配線４０の無い部分のシ
ール部のギャップであり、前記捨てシール材５７ａによ
る接合部の基板材間ギャップは、前記ゲート配線３９お
よびドレイン配線４０の無い部分のシール部のギャップ
と同じである。

【００９５】したがって、前記枠状シール材５７と捨て
シール材５７ａは、前記ゲート配線３９およびドレイン
配線４０の無い部分のシール部と、前記捨てシール材５
７ａによる接合部の基板材間ギャップよりも厚く印刷す
ればよく、このような厚さに前記枠状シール材５７と捨
てシール材５７ａを印刷することにより、前記第１と第
２の基板材１０，２０の基板領域１１，２１を、前記枠
状シール材５７により前記シール部の全域にわたって確
実に接合するとともに、前記第１と第２の基板材１０，
２０の切り捨て領域１２，２２を、前記捨てシール材５
７ａにより確実に接合することができる。

【００９６】さらに、この実施例では、前記表示エリア
スペーサ支持部５１および注入口スペーサ支持部５２と
捨てスペーサ当接部５３，５４，５５，５６とをそれぞ
れ同じ積層構造の積層膜により形成し、前記表示エリア
スペーサ４９および注入口スペーサと捨てスペーサ５０
とをそれぞれ同じ高さに形成しているため、前記表示エ
リアスペーサ支持部５１および注入口スペーサ支持部５
２と捨てスペーサ当接部５３，５４，５５，５６とを同
じ工程で一括して形成するとともに、前記表示エリアス
ペーサ４９および注入口スペーサと捨てスペーサ５０と
を同じ工程で一括して形成することができ、したがっ
て、液晶セル集合体の製作コストを低減することができ
る。

【００９７】なお、上記第１の実施例では、第２の基板
材２０に設けられた遮光膜４５を、その周縁が前記枠状
シール材５７によるシール部の内周縁部に僅かな幅で重
なる外形に形成し、前記遮光膜４５の上の対向電極４６
を、その周縁が前記シール部より内側に位置する外形に
形成することにより、前記第２の基板材２０のシール部
を、この第２の基板材２０の基板材面により形成してい
るが、前記第２の基板材２０のシール部は、前記遮光膜
４５と対向電極４６のいずれか一方または両方を、その
周縁が前記シール部の外周縁近くに位置する外形に形成
することにより、前記遮光膜４５と対向電極４６のいず
れか一方または両方により形成してもよく、また、前記
第１の基板材１０のシール部も、上記実施例の構造に限
らず、他の構造としてもよい。

【００９８】図９〜図１１はこの発明の第２の実施例を
示しており、図９は液晶セル集合体のゲート配線３９上
のシール部の断面図、図１０は前記液晶セル集合体のド
レイン配線４０上のシール部の断面図、図１１は前記液
晶セル集合体のゲート配線３９およびドレイン配線４０
の無い部分のシール部の断面図である。

【００９９】この実施例の液晶セル集合体は、第２の基
板材２０に設けられた遮光膜４５と対向電極４６の両方
を、その周縁が枠状シール材５７によるシール部の外周
縁近くに位置する外形に形成することにより、前記第２
の基板材２０のシール部を、前記遮光膜４５と対向電極
４６との積層膜により形成したものであり、第１の基板
材１０のシール部は、上述した第１の実施例と同じであ
る。

【０１００】図１２〜図１４はこの発明の第３の実施例
を示しており、図１２は液晶セル集合体のゲート配線３
９上のシール部の断面図、図１３は前記液晶セル集合体
のドレイン配線４０上のシール部の断面図、図１４は前
記液晶セル集合体のゲート配線３９およびドレイン配線
４０の無い部分のシール部の断面図である。

【０１０１】この実施例の液晶セル集合体は、第２の基
板材２０のシール部を、前記第２の実施例と同様に、遮
光膜４５と対向電極４６との積層膜により形成するとと
もに、第１の基板材１０に設けられたゲート絶縁膜３３
とオーバーコート絶縁膜４３をシール部に対応する部分
を欠落させた形状に形成することにより、第１の基板材
１０のシール部のうち、ゲート配線３９上のシール部
を、図１２に示したように、前記ゲート配線３９のみの
単層膜により形成し、ドレイン配線４０上のシール部
を、図１３に示したように、前記ドレイン配線４０のみ
の単層膜により形成し、ゲート配線３９およびドレイン
配線４０の無い部分のシール部を、図１４に示したよう
に、第１の基板材１０の基板材面により形成したもので
ある。

【０１０２】図１５〜図１７はこの発明の第４の実施例
を示しており、図１５は液晶セル集合体のゲート配線３
９上のシール部の断面図、図１６は前記液晶セル集合体
のドレイン配線４０上のシール部の断面図、図１７は前
記液晶セル集合体のゲート配線３９およびドレイン配線
４０の無い部分のシール部の断面図である。

【０１０３】この実施例の液晶セル集合体は、第２の基
板材２０のシール部を、前記第１の実施例と同様に、第
１の基板材１０の基板材面により形成し、第１の基板材
１０のゲート配線３９上のシール部と、ドレイン配線４
０上のシール部と、ゲート配線３９およびドレイン配線
４０の無い部分のシール部をそれぞれ、前記第３の実施
例と同様に、ゲート配線３９のみの単層膜と、ドレイン
配線４０のみの単層膜と、第１の基板材１０の基板材面
により形成したものである。

【０１０４】図１８〜図２０はこの発明の第５の実施例
を示しており、図１８は液晶セル集合体のゲート配線３
９上のシール部の断面図、図１９は前記液晶セル集合体
のドレイン配線４０上のシール部の断面図、図２０は前
記液晶セル集合体のゲート配線３９およびドレイン配線
４０の無い部分のシール部の断面図である。

【０１０５】この実施例の液晶セル集合体は、第１の基
板材１０のゲート配線３９上のシール部と、ドレイン配
線４０上のシール部と、ゲート配線３９およびドレイン
配線４０の無い部分のシール部とを、同じ積層構造の積
層膜により同じ高さに形成したものである。

【０１０６】すなわち、この実施例では、ゲート配線３
９上のシール部を、図１８に示したように、前記ゲート
配線３９と、ゲート絶縁膜３３と、前記ゲート絶縁膜３
３の上にドレイン配線４０と同じ金属膜により形成され
た疑似電極５９と、オーバーコート絶縁膜４３とにより
形成し、ドレイン配線４０上のシール部を、図１９に示
したように、第１の基板材１０面にゲート配線３９と同
じ金属膜により形成された疑似電極６０と、ゲート絶縁
膜３３と、前記ドレイン配線４０と、オーバーコート絶
縁膜４３とにより形成し、ゲート配線３９およびドレイ
ン配線４０の無い部分のシール部を、図２０に示したよ
うに、第１の基板材１０面にゲート配線３９と同じ金属
膜により形成された疑似電極６１と、ゲート絶縁膜３３
と、前記ゲート絶縁膜３３の上にドレイン配線４０と同
じ金属膜により形成された疑似電極６２と、オーバーコ
ート絶縁膜４３とにより形成している。

【０１０７】この実施例の液晶セル集合体は、第１の基
板材１０のゲート配線３９上のシール部と、ドレイン配
線４０上のシール部と、ゲート配線３９およびドレイン
配線４０の無い部分のシール部とを同じ高さに形成した
ものであれるため、第１の実施例で説明したように第１
と第２の基板材１０，２０を重ね合わせて加圧すること
により前記基板材１０，２０の間隔を表示エリアスペー
サ４９と注入口スペーサと捨てスペーサ５０により規定
する際の枠状シール材５７の潰れ広がり幅を、シール部
の全周にわたって略均一にし、各辺が直線状の良好な枠
形状のシール部を形成することができる。

【０１０８】なお、この実施例では、第２の基板材２０
のシール部を、図１８〜図２０のように遮光膜４５と対
向電極４６との積層膜により形成しているが、前記第２
の基板材２０のシール部は、前記遮光膜４５と対向電極
４６のいずれか一方または両方により形成してもよい。

【０１０９】また、上述した第１の実施例では、スペー
サ当接部５１，５２，５３，５４，５５，５６を、ゲー
ト配線３９またはそれと同じ金属膜により形成された疑
似電極５１ａ，５６ａと、ゲート絶縁膜３３と、ドレイ
ン配線４０またはそれと同じ金属膜により形成された疑
似電極５３ａ，５６ｂと、オーバーコート絶縁膜４３と
の積層膜により形成しているが、前記スペーサ当接部５
１，５２，５３，５４，５５，５６は、前記積層膜のう
ちの一部の膜を省略した構造としてもよく、あるいは、
第１の基板材１０に設けられた前記各膜に開口を形成す
ることにより、前記第１の基板材１０面をスペーサ当接
部としてもよい。

【０１１０】さらに、上記第１の実施例では、表示エリ
アスペーサ４９と注入口スペーサと捨てスペーサ５０を
遮光膜４５と対向電極４６が設けられた第２の基板材２
０に設け、画素電極３０とＴＦＴ３１とゲート配線３９
およびドレイン配線４０が設けられた第１の基板材１０
に前記スペーサの当接部５１，５２，５３，５４，５
５，５６を形成しているが、前記スペーサを前記第１の
基板材に設け、前記スペーサの当接部を前記第２の基板
材に形成してもよい。

【０１１１】また、上記実施例の液晶セル集合体は、ア
クティブマトリックス型液晶セルの集合体であるが、こ
の発明は、単純マトリックス型液晶セルの集合体にも適
用することができる。

【０１１２】

【発明の効果】この発明の液晶セル集合体は、複数の基
板領域とこれらの基板領域の周囲に確保された切り捨て
部とを有する第１と第２の基板材のうち、いずれか一方
の基板材の前記切り捨て部に、前記複数の基板領域をそ
れぞれ囲んで、他方の基板材に当接する複数の捨てスペ
ーサを所定のピッチで設けることにより、前記第１と第
２の基板材の複数の基板領域をそれぞれ接合する枠状シ
ール材にギャップ材を混入すること無く前記第１と第２
の基板材の間隔を規定したものであるため、前記第１と
第２の基板材の基板領域間のギャップを狭くし、液晶層
厚が小さい高応答速度の液晶表示素子を得ることができ
る。

【０１１３】この発明の液晶セル集合体において、前記
捨てスペーサは、前記第１と第２の基板材の間隔を、こ
れらの基板材の基板領域間のギャップが０．７μｍ〜
２．２μｍの範囲になる値に規定する高さに形成するの
が好ましく、このようにすることにより、前記液晶表示
素子の液晶層厚を０．７μｍ〜２．２μｍの範囲にする
ことができる。

【０１１４】そして、前記液晶表示素子の液晶層厚がこ
の範囲であれば、応答速度を充分速くするとともに、液
晶層厚が小さすぎないため、液晶表示素子のΔｎｄの値
を所定の値にするための適切な液晶材料の選択が容易で
ある。

【０１１５】また、この液晶セル集合体において、前記
第１の基板材の複数の基板領域に、第２の基板材の複数
の基板領域の外側に張り出す端子配列部が形成されてい
る場合は、前記第２の基板材の切り捨て部を前記第１の
基板材の切り捨て部と前記基板領域の端子配列部とに対
向させるとともに、前記第２の基板材の前記切り捨て部
に、前記第１の基板材の切り捨て部と前記基板領域の端
子配列部とに当接する複数の捨てスペーサを設けるのが
望ましく、このようにすることにより、前記基板領域の
端子配列部においても、前記捨てスペーサにより前記第
１と第２の基板材の間隔を規定することができる。

【０１１６】さらに、この発明を、前記第１の基板材の
複数の基板領域にそれぞれ、マトリックス状に配列する
複数の画素電極と、前記複数の画素電極にそれぞれ接続
された複数の薄膜トランジスタと、前記複数の薄膜トラ
ンジスタにゲート信号を供給する複数のゲート配線と、
前記複数の薄膜トランジスタにデータ信号を供給する複
数のドレイン配線とが設けられ、第２の基板材の複数の
基板領域にそれぞれ前記複数の画素電極と対向する対向
電極が設けられるとともに、前記第１の基板材の複数の
基板領域にそれぞれ設けられた前記複数のゲート配線お
よびドレイン配線の一端が前記第１の基板材の基板領域
の端子配列部に導出されたアクティブマトリックス型液
晶セルの集合体に適用する場合は、前記第１の基板材の
基板領域の端子配列部の前記ゲート配線およびドレイン
配線の導出部と、前記端子配列部のゲート配線およびド
レイン配線の導出領域以外の部分と、切り捨て部とにそ
れぞれ同じ高さの捨てスペーサ当接部を形成するととも
に、前記第２の基板材の切り捨て部に、前記第１の基板
材の前記捨てスペーサ当接部にそれぞれ対応させて複数
の捨てスペーサが同じ高さに形成するのが好ましく、こ
のようにすることにより、前記第１と第２の基板材の間
隔を、枠状シール材によるシール部の全周にわたって均
一にすることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示す液晶セル集合体
の一部分の平面図。

【図２】同じく前記液晶セル集合体の第１の基板材の１
つの基板領域とその周囲の切り捨て部の拡大平面図。

【図３】同じく前記液晶セル集合体の第１の基板の基板
領域の１つの画素部の拡大平面図。

【図４】図３のIV―IV線に沿う拡大断面図

【図５】図３のV―V線に沿う拡大断面図。

【図６】図２のVI―VI線に沿う拡大断面図。

【図７】図２のVII―VII線に沿う拡大断面図。

【図８】図２のVIII―VIII線に沿う拡大断面図。

【図９】この発明の第２の実施例を示す液晶セル集合体
のゲート配線上のシール部の断面図。

【図１０】同じく前記液晶セル集合体のドレイン配線上
のシール部の断面図。

【図１１】同じく前記液晶セル集合体のゲート配線およ
びドレイン配線の無い部分のシール部の断面図。

【図１２】この発明の第３の実施例を示す液晶セル集合
体のゲート配線上のシール部の断面図。

【図１３】同じく前記液晶セル集合体のドレイン配線上
のシール部の断面図。

【図１４】同じく前記液晶セル集合体のゲート配線およ
びドレイン配線の無い部分のシール部の断面図。

【図１５】この発明の第４の実施例を示す液晶セル集合
体のゲート配線上のシール部の断面図。

【図１６】同じく前記液晶セル集合体のドレイン配線上
のシール部の断面図。

【図１７】同じく前記液晶セル集合体のゲート配線およ
びドレイン配線の無い部分のシール部の断面図。

【図１８】この発明の第５の実施例を示す液晶セル集合
体のゲート配線上のシール部の断面図。

【図１９】同じく前記液晶セル集合体のドレイン配線上
のシール部の断面図。

【図２０】同じく前記液晶セル集合体のゲート配線およ
びドレイン配線の無い部分のシール部の断面図。

【符号の説明】

１０，２０…基板材 １１，２１…基板領域 １１ａ，１１ｂ…端子配列部 １２，２１…切り捨て部 Ｌ_１０，Ｌ_２０…カットライン ３０…画素電極 ３１…ＴＦＴ（薄膜トランジスタ） ３２…ゲート電極 ３３…ゲート絶縁膜 ３４…ｉ型半導体膜 ３６…ｎ型半導体膜 ３７…ソース電極 ３８…ドレイン電極 ３９…ゲート配線 ４０…ドレイン配線 ４４…配向膜 ４５…遮光膜 ４６…対向電極 ４８…配向膜 ４９…表示エリアスペーサ ５０…捨てスペーサ ５１…表示エリアスペーサ当接部 ５３，５４，５５，５６…捨てスペーサ当接部 ５７…枠状シール材

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H088 FA26 HA01 HA08 JA05 MA10 MA17 2H089 LA10 NA05 QA12 QA14 QA16 RA05 TA01 TA07 TA09 2H090 JB02 JC13 JC17 KA05 LA01 LA02 LA04 2H092 GA24 GA60 JA28 JB21 JB31 JB51 JB57 NA05 NA25 PA01 PA03 PA06 PA09

Claims (4)

【特許請求の範囲】
1. 【請求項１】液晶セルの一方の基板となる複数の基板領
   域とこれらの基板領域の周囲に確保された切り捨て部と
   を有し、前記複数の基板領域にそれぞれ第１の電極が設
   けられた第１の基板材と、前記液晶セルの他方の基板と
   なる複数の基板領域とこれらの基板領域の周囲に確保さ
   れた切り捨て部とを有し、前記複数の基板領域にそれぞ
   れ前記第１の電極と対向する第２の電極が設けられた第
   ２の基板材とのうち、いずれか一方の基板材の前記切り
   捨て部に、前記複数の基板領域をそれぞれ囲んで、他方
   の基板材に当接する複数の捨てスペーサが所定のピッチ
   で設けられており、前記第１と第２の基板材が、その間
   隔を前記複数の捨てスペーサにより規定され、これらの
   基板材の間に前記複数の基板領域にそれぞれ対応させて
   設けられた複数の枠状シール材を介して接合されている
   ことを特徴とする液晶セル集合体。
2. 【請求項２】捨てスペーサは、第１と第２の基板材の間
   隔を、これらの基板材の基板領域間のギャップが０．７
   μｍ〜２．２μｍの範囲になる値に規定する高さに形成
   されていることを特徴とする請求項１に記載の液晶セル
   集合体。
3. 【請求項３】第１の基板材の複数の基板領域は、第２の
   基板材の複数の基板領域の外側に張り出す端子配列部を
   有しており、前記第２の基板材の切り捨て部が前記第１
   の基板材の切り捨て部と前記基板領域の端子配列部とに
   対向しているとともに、前記第２の基板材の前記切り捨
   て部に、前記第１の基板材の切り捨て部と前記基板領域
   の端子配列部とに当接する複数の捨てスペーサが設けら
   れていることを特徴とする請求項１に記載の液晶セル集
   合体。
4. 【請求項４】第１の基板材の複数の基板領域にそれぞ
   れ、マトリックス状に配列する複数の画素電極と、前記
   複数の画素電極にそれぞれ接続された複数の薄膜トラン
   ジスタと、前記複数の薄膜トランジスタにゲート信号を
   供給する複数のゲート配線と、前記複数の薄膜トランジ
   スタにデータ信号を供給する複数のドレイン配線とが設
   けられ、第２の基板材の複数の基板領域にそれぞれ前記
   複数の画素電極と対向する対向電極が設けられるととも
   に、前記第１の基板材の複数の基板領域にそれぞれ設け
   られた前記複数のゲート配線およびドレイン配線の一端
   が前記第１の基板材の基板領域の端子配列部に導出され
   ており、 前記第１の基板材の基板領域の端子配列部の前記ゲート
   配線およびドレイン配線の導出部と、前記端子配列部の
   ゲート配線およびドレイン配線の導出領域以外の部分
   と、切り捨て部とにそれぞれ同じ高さの捨てスペーサ当
   接部が形成されるとともに、前記第２の基板材の切り捨
   て部に、前記第１の基板材の前記捨てスペーサ当接部に
   それぞれ対応させて複数の捨てスペーサが同じ高さに形
   成されていることを特徴とする請求項３に記載の液晶セ
   ル集合体。