JP2004271590A - 液晶表示素子 - Google Patents
液晶表示素子 Download PDFInfo
- Publication number
- JP2004271590A JP2004271590A JP2003058371A JP2003058371A JP2004271590A JP 2004271590 A JP2004271590 A JP 2004271590A JP 2003058371 A JP2003058371 A JP 2003058371A JP 2003058371 A JP2003058371 A JP 2003058371A JP 2004271590 A JP2004271590 A JP 2004271590A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- crystal layer
- spacer
- layer thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】カラーフィルタを備えないアクティブマトリックス型液晶表示素子の画素の液晶層厚を充分に小さくし、応答速度を速くする。
【解決手段】後基板２の内面に設けられた複数のＴＦＴ５によりスペーサ部を形成し、そのスペーサ部を、前基板３の内面に形成された樹脂遮光膜１７と液晶層厚調整膜１８と対向電極１６との積層膜からなるスペーサ当接部に当接させて一対の基板２，３を対向配置することにより複数の画素の液晶層厚ｄを規定した。
【選択図】 図２
【解決手段】後基板２の内面に設けられた複数のＴＦＴ５によりスペーサ部を形成し、そのスペーサ部を、前基板３の内面に形成された樹脂遮光膜１７と液晶層厚調整膜１８と対向電極１６との積層膜からなるスペーサ当接部に当接させて一対の基板２，３を対向配置することにより複数の画素の液晶層厚ｄを規定した。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）をアクティブ素子とするアクティブマトリックス型の液晶表示素子に関する。
【０００２】
【従来の技術】
ＴＦＴをアクティブ素子とするアクティブマトリックス型の液晶表示素子は、液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、これらのＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線を設け、他方の基板の内面に、前記複数の画素電極に対応する部分を除いて形成された遮光膜と、前記遮光膜を覆って形成され前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極を設けた構成となっている。
【０００３】
この種の液晶表示素子には、一方の基板の内面に設けられた複数のデータ配線の表面を陽極酸化させてそのＴＦＴ上の部分に前記ＴＦＴよりも表面高さが高いスペーサを形成し、これらのスペーサを他方の基板の内面に当接させて画素の液晶層厚を規定したもの（特許文献１参照）と、前記一方の基板の内面に設けられた複数のＴＦＴの上にそれぞれ柱状スペーサを設け、これらのスペーサを他方の基板の内面に当接させて画素の液晶層厚を規定したもの（特許文献２参照）とがある。
【０００４】
【特許文献１】
特開平７―２７０８２６号公報
【０００５】
【特許文献２】
特開平８―２３４２１２号公報
【０００６】
【発明が解決しようとする課題】
ところで、液晶表示素子の画素の液晶層厚は、従来、４〜５μｍに設定されていたが、フィールドシーケンシャル液晶表示装置に用いる液晶表示素子は、画素の液晶層厚を例えば１〜２μｍ程度に小さくして応答速度を速くすることが望まれている。
【０００７】
前記フィールドシーケンシャル液晶表示装置には、カラーフィルタを備えないアクティブマトリックス型液晶表示素子が利用されている。
【０００８】
また、前記液晶表示素子には、他方の基板の内面に複数の画素電極に対応する部分を除いて設ける遮光膜を、酸化クロム膜とクロム膜との積層膜からなる金属遮光膜としたものと、前記遮光膜を樹脂膜からなる樹脂遮光膜としたものとがある。
【０００９】
前記樹脂遮光膜は、基板上に黒色の顔料を添加した感光性樹脂を塗布し、その樹脂膜を露光及び現像処理によりパターニングする方法で簡単に形成することができるため、液晶表示素子の製造コストを低減する上で有利である。
【００１０】
しかし、前記樹脂遮光膜は、前記金属遮光膜に比べて遮光性が低いため、充分な遮光機能をもたせるには、この樹脂遮光膜を、前記金属遮光膜よりも充分に厚い１μｍ程度の膜厚に形成する必要がある。
【００１１】
そのため、従来のカラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型液晶表示素子は、前記他方の基板の前記樹脂遮光膜が設けられた部分の内面高さ（樹脂遮光膜を覆って形成された対向電極の高さ）が、前記樹脂遮光膜の無い画素部の内面高さよりも１μｍ程度高い。
【００１２】
そして、上述したように一方の基板の内面に設けられたデータ配線の表面を陽極酸化させてそのＴＦＴ上の部分に前記ＴＦＴよりも高いスペーサを形成するか、あるいは一方の基板の内面に設けられたＴＦＴの上に柱状スペーサを設けた従来の液晶表示素子は、前記スペーサの土台であるＴＦＴの厚さが１μｍ以上であり、したがって画素電極の電極面から前記ＴＦＴ上に形成されたスペーサの頂面までの高さが１μｍを大きく越えるため、前記スペーサを他方の基板の内面の前記樹脂遮光膜が設けられた部分に当接させて規定される画素の液晶層厚が数μｍ以上になる。
【００１３】
そのため、従来のカラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型液晶表示素子は、画素の液晶層厚を充分に小さくして応答速度を速くすることが難しい。
【００１４】
この発明は、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる液晶表示素子を提供することを目的としたものである。
【００１５】
【課題を解決するための手段】
この発明の液晶表示素子は、液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、これらのＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線が設けられ、前記複数のＴＦＴあるいは前記複数のゲート配線とデータ配線のいずれかによりスペーサ部が形成されるとともに、他方の基板の内面に、前記複数の画素電極に対応する部分を除いて形成された樹脂遮光膜と、前記樹脂遮光膜の形成面上に少なくとも前記複数の画素電極と前記スペーサ部とに対応させて形成された液晶層厚調整膜と、前記樹脂遮光膜及び液晶層厚調整膜を覆って形成され前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極が設けられ、少なくとも前記樹脂遮光膜と液晶層厚調整膜と対向電極との積層膜とにより、前記スペーサ部に対応するスペーサ当接部が形成され、前記スペーサ部に前記スペーサ当接部を当接させて前記一対の基板が対向配置されていることを特徴とする。
【００１６】
この液晶表示素子によれば、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【００１７】
このように、この発明の液晶表示素子は、一方の基板の内面に設けられた複数のＴＦＴあるいは複数のゲート配線とデータ配線のいずれかによりスペーサ部を形成し、他方の基板の内面に、前記一方の基板の内面に設けられた複数の画素電極に対応する部分を除いて形成された樹脂遮光膜と、前記樹脂遮光膜の形成面上に少なくとも前記複数の画素電極と前記スペーサ部とに対応させて形成された液晶層厚調整膜と、前記樹脂遮光膜及び液晶層厚調整膜を覆って形成された対向電極を設け、少なくとも前記樹脂遮光膜と液晶層厚調整膜と対向電極との積層膜とにより、前記スペーサ部に対応するスペーサ当接部を形成し、前記スペーサ部に前記スペーサ当接部を当接させて一対の基板を対向配置することにより、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができるようにしたものである。
【００１８】
この発明の液晶表示素子において、前記スペーサ当接部は、前記樹脂遮光膜と液晶層厚調整膜と対向電極との積層膜の高さを調整するための絶縁膜をさらに有しているのが望ましい。
【００１９】
さらに、この液晶表示素子は、前記複数のゲート配線とデータ配線のいずれか一方の配線の予め定めた部分によりスペーサ部を形成し、液晶層厚調整膜を、前記複数の画素電極と前記スペーサ部とに対応させて形成した構成とするのが好ましい。
【００２０】
また、この発明の他の液晶表示素子は、液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、これらのＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線が設けられ、他方の基板の内面に、前記複数の画素電極に対応する部分を除いて形成された樹脂遮光膜と、前記複数の画素電極にそれぞれ対応させて形成された液晶層厚調整膜と、前記樹脂遮光膜及び液晶層厚調整膜を覆って形成され前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極が設けられ、且つ、前記一方の基板の内面に、前記複数の画素電極とＴＦＴとゲート配線及びデータ配線を避けて、前記一方の基板の基板面を露出させた複数のスペーサ配置部が形成されるとともに、前記一方の基板の基板面上と前記樹脂遮光膜上との一方に前記複数のスペーサ配置部にそれぞれ対応させて設けられた複数の柱状スペーサとを備え、前記複数の柱状スペーサを前記一方の基板の基板面と前記樹脂遮光膜の他方に当接させて前記一対の基板が対向配置されていることを特徴とする。
【００２１】
この液晶表示素子によれば、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【００２２】
このように、この発明の液晶表示素子は、一方の基板の内面に、この一方の基板の内面に設けられた複数の画素電極とＴＦＴとゲート配線及びデータ配線を避けて、前記一方の基板の基板面を露出させた複数のスペーサ配置部を形成するとともに、他方の基板の内面に、前記複数の画素電極にそれぞれ対応させて液晶層厚調整膜を設け、前記一方の基板の基板面上と前記他方の基板の内面に前記複数の画素電極に対応する部分を除いて形成された前記樹脂遮光膜上との一方に前記複数のスペーサ配置部にそれぞれ対応させて設けた柱状スペーサを、前記一方の基板の基板面と前記樹脂遮光膜の他方に当接させて一対の基板を対向配置することにより、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができるようにしたものである。
【００２３】
【発明の実施の形態】
図１及び図２はこの発明の第１の実施例を示しており、図１は液晶表示素子の一部分の平面図、図２は図１のＩＩ―ＩＩ線に沿う拡大断面図である。
【００２４】
この液晶表示素子は、フィールドシーケンシャル液晶表示装置に用いられるものであり、カラーフィルタは備えていない。
【００２５】
この液晶表示素子は、ＴＦＴをアクティブ素子とするアクティブマトリックス型液晶表示素子であり、基本的には、図示しない枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層１を挟んで対向する一対の透明基板２，３の互いに向き合う内面のうち、一方の基板、例えば表示の観察側とは反対側である後側の基板（以下、後基板と言う）２の内面の前記シール材により囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の透明な画素電極４と、前記複数の画素電極４にそれぞれ接続された複数のＴＦＴ５と、これらのＴＦＴ５にゲート信号及びデータ信号を供給する複数のゲート配線１３及びデータ配線１４が設けられ、他方の基板、つまり表示の観察側である前側の基板（以下、前基板と言う）３の内面に、前記複数の画素電極４とそれぞれ対向する領域により複数の画素を形成する一枚膜状の透明な対向電極１６が設けられた構成となっている。
【００２６】
前記後基板２の内面に設けられた複数のＴＦＴ５は、図２に示したように、後基板２の基板面に形成されたゲート電極６と、このゲート電極６を覆って基板面の略全域に形成された透明なゲート絶縁膜７と、前記ゲート絶縁膜７の上に前記ゲート電極６と対向させて形成されたｉ型半導体膜８と、このｉ型半導体膜８のチャンネル領域の上に形成されたブロッキング絶縁膜９と、前記ｉ型半導体膜８の両側部の上に図示しないｎ型半導体膜を介して形成されたソース電極１０及びドレイン電極１１と、前記ｉ型半導体膜８及びソース，ドレイン電極１０，１１を覆うオーバーコート絶縁膜１２とにより構成されている。
【００２７】
そして、前記複数の画素電極４は前記ゲート絶縁膜７の上に形成されており、これらの画素電極４は、その一端側の縁部において、対応するＴＦＴ５のソース電極１０にそれぞれ接続されている。
【００２８】
また、前記複数のゲート配線１３は、後基板２の基板面に、各画素電極行の一側にそれぞれ沿わせて形成されており、前記ＴＦＴ５のゲート電極６は、前記ゲート配線１３に一体に形成されている。
【００２９】
なお、この実施例では、前記ゲート配線１３の各画素電極４に対応する部分をＴＦＴ５のゲート電極６とするとともに、前記ｉ型半導体膜８とｎ型半導体膜およびソース，ドレイン電極１０，１１をゲート配線１３の長さ方向に沿わせて横長に形成することにより、チャンネル幅の大きいＴＦＴ５を形成している。
【００３０】
一方、前記複数のデータ配線１４は、前記ゲート絶縁膜７の上に、各画素電極列の一側にそれぞれ沿わせて形成されており、各列のＴＦＴ５のドレイン電極１１にそれぞれつながっている。このデータ配線１４は、前記ＴＦＴ５のソース，ドレイン電極１０，１１と同じ金属膜により、前記ドレイン電極１１と一体に形成されている。
【００３１】
前記ＴＦＴ５のゲート電極６とゲート配線１３は、アルミニウム系合金膜により形成されており、その表面は、前記ゲート配線１３の端子部（図示せず）を除いて陽極酸化処理されている。
【００３２】
なお、この実施例では、図１に示したように、同じゲート配線１３上の各ＴＦＴ５のｉ型半導体膜８とブロッキング絶縁膜９を、前記ゲート配線１３の表示エリア（複数の画素がマトリックス状に配列している領域）内に対応する部分の略全長にわたって連続する帯状に形成し、前記ゲート配線１３とデータ配線１４との交差部を、前記ゲート配線１３の表面の陽極酸化膜と、ゲート絶縁膜７と、前記ｉ型半導体膜８及びブロッキング絶縁膜９とにより絶縁している。
【００３３】
また、図では省略しているが、前記後基板２の内面には、その基板面に、前記ゲート絶縁膜７を介して各行の画素電極４の縁部にそれぞれ対向し、画素電極４との間に補償容量を形成する複数の補償容量電極が設けられている。
【００３４】
そして、前記ＴＦＴ５のオーバーコート絶縁膜１２は、複数の画素電極４にそれぞれ対応する部分を除いて後基板２の略全域に形成されており、前記ゲート配線１３の形成部と、前記データ配線１４と、画素電極４のＴＦＴ接続部及び補償容量形成部は、前記オーバーコート絶縁膜１２により覆われている。
【００３５】
また、前記後基板２の行方向の一端と列方向の一側にはそれぞれ前基板３の外方に張出す端子配列部（図示せず）が形成されており、前記複数のゲート配線１３の一端は行方向の端子配列部に導出され、複数のデータ配線１４の一端は列方向の端子配列部に導出され、それぞれの導出端に、図示しない駆動回路に接続される端子部が形成されている。
【００３６】
なお、前記複数のゲート配線１３の端子部は、前記ゲート絶縁膜７とオーバーコート絶縁膜１２との積層膜に開口を設けることにより露出され、また、前記複数のデータ配線１４の端子部は、前記オーバーコート絶縁膜１２に開口を設けることにより露出されている。
【００３７】
さらに、この後基板２の内面には、前記枠状のシール材によるシール部よりも内側の領域の略全域に、前記複数の画素電極４及びオーバーコート絶縁膜１２を覆って配向膜１５が設けられている。
【００３８】
一方、前記前基板３の内面には、前記シール材により囲まれた領域内に、前記複数の画素電極４に対応する部分を除いて形成された樹脂遮光膜１７と、前記領域の略全体にわたって形成された透明な液晶層厚調整膜１８が設けられており、この樹脂遮光膜１７及び液晶層厚調整膜１８を覆って前記対向電極１６が形成されている。
【００３９】
前記樹脂遮光膜１７は、前基板３の基板面上に黒色の顔料を添加した感光性樹脂を塗布し、その樹脂膜をパターニングして形成されたものであり、その膜厚は、充分な遮光機能をもたせるために、例えば１μｍとされている。
【００４０】
また、前記液晶層厚調整膜１８は、前記前基板３の樹脂遮光膜１７を形成した面上にアクリル系樹脂等の透明度の高い感光性樹脂を前記樹脂遮光膜１７の膜厚よりも充分に厚く塗布し、その樹脂膜を前記シール材により囲まれた領域内に対応する形状にパターニングして形成されたものであり、この実施例では、この液晶層厚調整膜１８を、前記樹脂遮光膜１７上の部分の膜厚が３．１μｍ、他の部分の膜厚が３．５〜３．８μｍになるように形成している。
【００４１】
すなわち、前記液晶層厚調整膜１８は、基板上に塗布された感光性樹脂の自然流動（樹脂遮光膜１７上の高い部分からその周囲の低い部分への流動）によりある程度平坦化した膜である。
【００４２】
そのため、この液晶層厚調整膜１８の樹脂遮光膜１７上を除く部分の膜面は前記樹脂遮光膜１７上の部分の膜面よりも低いが、前記樹脂遮光膜１７上の部分と他の部分との膜面高さの差は０．３〜０．６μｍであり、前記樹脂遮光膜１７の膜厚（１μｍ）に比べて充分に小さい。
【００４３】
そして、前記対向電極１６は、前記樹脂遮光膜１７及び液晶層厚調整膜１８を覆って、外周縁が前記シール部の外周よりも僅かに内側に位置する外形に形成されている。
【００４４】
また、前記対向電極１６の上には、前記後基板２の内面に設けられた複数のＴＦＴ５にそれぞれ対応させて、前記樹脂遮光膜１７と液晶層厚調整膜１８と対向電極１６との積層膜の高さを調整するための絶縁膜（以下、高さ調整膜と言う）１９が設けられており、前記樹脂遮光膜１７と液晶層厚調整膜１８と対向電極１６及び高さ調整膜１９により、前記複数のＴＦＴ５にそれぞれ対応する複数のスペーサ当接部が形成されている。
【００４５】
さらに、この前基板３の内面には、前記シール部よりも内側の領域の略全域に、前記対向電極１６と高さ調整膜１９を覆って配向膜２０が設けられている。
【００４６】
そして、前記後基板２と前基板３は、後基板２の内面に設けられた複数のＴＦＴ５の頂部を、前基板３の内面に設けられた樹脂遮光膜１７と液晶層厚調整膜１８と対向電極１６と高さ調整膜１９との積層膜からなる複数のスペーサ当接部に前記配向膜１５，２０を介してそれぞれ当接させて対向配置され、前記複数のＴＦＴ５とスペーサ当接部とにより複数の画素部の基板間ギャップ、つまり画素の液晶層厚ｄを予め定めた値に規定した状態で、前記枠状のシール材を介して接合されている。
【００４７】
なお、図では省略しているが、前記後基板２の内面には、前記端子配列部に、前基板３の内面に設けられた対向電極１６を駆動回路の基準電位に接続するための対向電極端子が設けるとともに、前記シール部内に部分的に対応させて、前記対向電極端子に接続されたクロス電極が設けられており、前記対向電極１６は、前記シール部内において、導電性粒子からなるクロス材を介して前記クロス電極に接続されている。
【００４８】
また、液晶層１は、接合された両基板２，３間のシール材により囲まれた領域に、前記シール材を部分的に欠落させて形成しておいた液晶注入口から真空注入法により液晶を充填することにより形成されており、前記液晶注入口は、液晶の充填後に封止されている。
【００４９】
なお、この液晶表示素子は、例えば捩れのないホモジニアス配向型のものであり、前記配向膜１５，２０は互いに平行な方向に配向処理され、液晶層１の液晶分子は、後基板２及び前基板３の近傍における配向方向を前記配向膜１５，２０により規定され、両基板２，３間において捩れることなく、液晶長軸を前記配向膜１５，２０の配向処理方向に揃えて実質的に基板２，３面と平行に配向している。
【００５０】
すなわち、この液晶表示素子は、後基板２の内面に設けられた複数のＴＦＴ５によりスペーサ部を形成し、そのスペーサ部、つまり前記ＴＦＴ５の頂部を、前基板３の内面に前記後基板２の内面に設けられた複数の画素電極４に対応する部分を除いて形成された樹脂遮光膜１７と、前記シール材により囲まれた領域の略全体にわたって形成された液晶層厚調整膜１８と、前記樹脂遮光膜１７及び液晶層厚調整膜１８を覆って形成された対向電極１６と、前記対向電極１６の前記ＴＦＴ５に対応させて形成された高さ調整膜１９との積層膜からなるスペーサ当接部に当接させて一対の基板２，３を対向配置することにより画素の液晶層厚ｄを規定したものである。
【００５１】
この液晶表示素子の画素の液晶層厚ｄは、前記ＴＦＴ５を前記ペーサ当接部に当接させたときの両基板２，３の基板面間の間隔ｄ０から、ゲート絶縁膜７及び画素電極４と、液晶層厚調整膜１８及び対向電極１６と、配向膜１５，２０との膜厚の合計値を差し引いた値である。
【００５２】
なお、前記ゲート絶縁膜７の膜厚は０．２５μｍ、画素電極４の膜厚は０．０５μｍ、対向電極１６の膜厚は０．１７μｍ、配向膜１５，２０の膜厚はそれぞれ０．０５μｍであり、したがって、例えば樹脂遮光膜１７が無い部分の液晶層厚調整膜１８の膜厚を３．５μｍにしたときの画素の液晶層厚ｄは、ｄ＝ｄ０−４．０７μｍである。
【００５３】
一方、この実施例では上述したように、前記樹脂遮光膜１７の膜厚を１μｍ、前記樹脂遮光膜１７上の液晶層厚調整膜１８の膜厚を３．１μｍにしているため、前記高さ調整膜１９の膜厚をｘμｍとすると、前記スペーサ当接部の高さ（前基板３の基板面からの高さ）は、前記樹脂遮光膜１７とその上の液晶層厚調整膜１８の膜厚に前記対向電極１６の膜厚（０．１７μｍ）と前記高さ調整膜１９の膜厚（ｘμｍ）とを加えた値、つまり４．２７＋ｘμｍである。
【００５４】
また、前記ＴＦＴ５の厚さ（ゲート電極６とゲート絶縁膜７とｉ型半導体膜８とブロッキング絶縁膜９とｎ型半導体膜及びソース，ドレイン電極１０，１１とオーバーコート絶縁膜１２の総厚）は、従来の液晶表示素子のＴＦＴと同じ厚さ、例えば０．８５４μｍである。
【００５５】
したがって、前記ＴＦＴ５を前記スペーサ当接部に膜厚が０．０５μｍの配向膜１５，２０を介して当接させたときの両基板２，３の基板面間の間隔ｄ０は、ｄ０＝（４．２７＋ｘμｍ）＋０．８５４μｍ＋０．０５×２μｍ＝５．１３４＋ｘμｍになる。
【００５６】
そのため、この液晶表示素子の画素の液晶層厚ｄ（ｄ＝ｄ０−０．５７μｍ）は、５．１３４＋ｘμｍ−４．０７μｍであり、この画素の液晶層厚ｄは、前記高さ調整膜１９の膜厚を選択することにより任意に設定することができる。
【００５７】
すなわち、例えば高さ調整膜１９の膜厚をｘ＝０．１μｍとしたときの画素の液晶層厚ｄは１．１６４μｍ、高さ調整膜１９の膜厚をｘ＝０．５μｍとしたときの画素の液晶層厚ｄは１．５６４μｍ、高さ調整膜１９の膜厚をｘ＝１μｍとしたときの画素の液晶層厚ｄは２．０６４μｍである。
【００５８】
したがって、この液晶表示素子によれば、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜１７としたアクティブマトリックス型のものでありながら、画素の液晶層厚ｄを充分に小さくして応答速度を速くすることができる。
【００５９】
この液晶表示素子において、前記高さ調整膜１９は、ｘ＝０．９μｍ以下の膜厚に形成するのが好ましく、このようにすることにより、前記画素の液晶層厚ｄを２μｍ以下にすることができる。
【００６０】
なお、上記実施例では、前記高さ調整膜１９を対向電極１６の上に設けているが、この高さ調整膜１９は、対向電極１６と液晶層厚調整膜１８との間、液晶層厚調整膜１８と樹脂遮光膜１７との間、樹脂遮光膜１７と前基板３の基板面との間のいずれかに設けてもよい。
【００６１】
また、前記高さ調整膜１９は、必要に応じて設ければよく、この高さ調整膜１９を省略し、樹脂遮光膜１７と液晶層厚調整膜１８と対向電極１６との積層膜だけでスペーサ当接部を形成したとき（ｘ＝０μｍのとき）の画素の液晶層厚ｄは１．０６４μｍになる。
【００６２】
また、前記液晶層厚調整膜１８は、その全体にわたって膜面が平坦になるように形成するのがより好ましく、この液晶層厚調整膜１８の膜面を平坦面に近くするほど、つまり液晶層厚調整膜１８の樹脂遮光膜１７上の部分と他の部分との膜面高さの差を小さくするほど、画素の液晶層厚ｄをより小さくすることができる。
【００６３】
なお、上記実施例では、液晶層厚調整膜１８を、枠状のシール材により囲まれた領域の略全体にわたって形成しているが、この液晶層厚調整膜１８は、少なくとも複数の画素電極４とスペーサ部を形成する複数のＴＦＴ５とに対応していれば、他の部分には無くてもよい。
【００６４】
また、上記実施例では、複数のＴＦＴ５によりスペーサ部を形成しているが、複数のゲート配線１３とデータ配線１４のいずれかによりスペーサ部を形成してもよい。
【００６５】
図３〜図５はこの発明の第２の実施例を示しており、図３は液晶表示素子の一部分の平面図、図４は図３のＩＶ―ＩＶ線に沿う拡大断面図、図５は図３のＶ―Ｖ線に沿う拡大断面図である。なお、この実施例において、図１及び図２に示した第１の実施例と同じものについては、図に同符号を付して重複する説明を省略する。
【００６６】
この実施例の液晶表示素子は、後基板２の内面に設けられた複数のゲート配線１３とデータ配線１４のうち、複数のゲート配線１３の予め定めた部分、例えば複数のＴＦＴ５のデータ配線接続側とは反対側の端部の側方の部分により複数のスペーサ部を形成し、前基板３の内面に樹脂遮光膜１７を覆って設けられた液晶層厚調整膜１８を、前記後基板２の内面に設けられた複数の画素電極４と前記スペーサ部とに対応させて形成し、さらに前記樹脂遮光膜１７及び液晶層厚調整膜１８を覆って形成された対向電極１６の上に前記スペーサ部に対応させて高さ調整膜１９を設けることにより、前記樹脂遮光膜１７と前記液晶層厚調整膜１８の前記スペーサ部に対応する部分と前記対向電極１６及び高さ調整膜１９により、前記複数のスペーサ部にそれぞれ対応する複数のスペーサ当接部を形成したものである。
【００６７】
なお、図３では、前記液晶層厚調整膜１８を区別しやすくするため、この液晶層厚調整膜１８に対応する部分に平行斜線を施している。
【００６８】
この実施例において、前記ＴＦＴ５のｉ型半導体膜８とブロッキング絶縁膜９は、上述した第１の実施例と同様に、ゲート配線１３の表示エリア内に対応する部分の略全長にわたって連続する帯状に形成され、また、前記ゲート配線１３の形成部と、データ配線１４と、画素電極４のＴＦＴ接続部及び補償容量形成部は、前記ＴＦＴ５のオーバーコート絶縁膜１２により覆われており、したがって、前記スペーサ部は、前記ゲート配線１３の予め定めた部分と、その上のｉ型半導体膜８及びブロッキング絶縁膜９と、前記オーバーコート絶縁膜１２とにより形成されている。
【００６９】
また、前記液晶層厚調整膜１８は、前基板３の樹脂遮光膜１７を形成した面上に感光性樹脂を前記樹脂遮光膜１７の膜厚よりも充分に厚く塗布し、その樹脂膜を、前記複数の画素電極４と前記ゲート配線１３により形成された複数のスペーサ部とに対応する形状にパターニングして形成されている。
【００７０】
そのため、前記樹脂遮光膜１７の無い部分、つまり画素電極４に対応する部分に形成された液晶層厚調整膜１８の周縁部（樹脂遮光膜１７の縁部に重なった部分）は、前記感光性樹脂の塗布膜の樹脂遮光膜１７上の部分と他の部分との膜面の段差により、前記画素電極４の中央部に対応する部分よりも僅かに高く盛り上がっている。
【００７１】
この液晶表示素子は、後基板２の内面に設けられた複数のゲート配線１３の予め定めた部分によりスペーサ部を形成し、前基板３の内面に樹脂遮光膜１７を覆って設けられた前記液晶層厚調整膜１８を複数の画素電極４と前記スペーサ部とに対応させて形成することにより、前記樹脂遮光膜１７と液晶層厚調整膜１８の前記スペーサ部に対応する部分と対向電極１６及び高さ調整膜１９とからなるスペーサ当接部を形成したものであるため、前記ゲート配線１３のスペーサ部を前記スペーサ当接部に当接させて規定される画素の液晶層厚ｄを、上述した第１の実施例よりもさらに小さくすることができる。
【００７２】
なお、前記ＴＦＴ５の厚さと、ゲート配線１３とデータ配線１４との交差部の高さは、前記ゲート配線１３のスペーサ部の高さよりも大きいが、前記ＴＦＴ５及びゲート配線１３とデータ配線１４との交差部に対応する部分には前記液晶層厚調整膜１８は無く、しかもこの液晶層厚調整膜１８の膜厚がＴＦＴ５の厚さ及びゲート配線１３とデータ配線１４との交差部の高さよりも充分に厚いため、前記ＴＦＴ５及びゲート配線１３とデータ配線１４との交差部が前基板３の内面に当接することはなく、したがって、前記ゲート配線１３のスペーサ部だけを前記スペーサ当接部に当接させて画素の液晶層厚ｄを規定することができる。
【００７３】
この液晶表示素子の画素の液晶層厚ｄは、前記ゲート配線１３のスペーサ部を前記ペーサ当接部に当接させたときの両基板２，３の基板面間の間隔ｄ０から、ゲート絶縁膜７及び画素電極４と、液晶層厚調整膜１８及び対向電極１６と、配向膜１５，２０との膜厚の合計値を差し引いた値であり、前記ゲート絶縁膜７、画素電極４、対向電極１６及び配向膜１５，２０の膜厚がそれぞれ第１の実施例と同じで、画素電極４に対応する液晶層厚調整膜１８の膜厚（周縁部の盛り上がり部を除く中央部の膜厚）が３．５μｍである場合、前記画素の液晶層厚ｄは、ｄ＝ｄ０−４．０７μｍである。
【００７４】
また、第１の実施例と同様に、前記樹脂遮光膜１７の膜厚を１μｍ、前記樹脂遮光膜１７上の液晶層厚調整膜１８の膜厚を３．１μｍとし、前記高さ調整膜１９の膜厚をｘμｍとすると、前記スペーサ当接部の高さは、４．２７＋ｘμｍである。
【００７５】
一方、この実施例では、前記スペーサ部を、ゲート配線１３の予め定めた部分と、その上のｉ型半導体膜８及びブロッキング絶縁膜９と、オーバーコート絶縁膜１２とにより形成しているため、このスペーサ部の高さは前記ＴＦＴ５よりも低い。
【００７６】
なお、前記ゲート配線１３の膜厚は０．２３μｍ、ｉ型半導体膜８の膜厚は０．０２５μｍ、ブロッキング絶縁膜９の膜厚は、０．１μｍ、オーバーコート絶縁膜１２の膜厚は０．２μｍであり、したがって、前記スペーサ部の高さは、０．５５５μｍである。
【００７７】
したがって、前記スペーサ部を前記スペーサ当接部に膜厚が０．０５μｍの配向膜１５，２０を介して当接させたときの両基板２，３の基板面間の間隔ｄ０は、ｄ０＝（４．２７＋ｘμｍ）＋０．５５５μｍ＋０．０５×２μｍ＝４．９２５＋ｘμｍになる。
【００７８】
そのため、この液晶表示素子の画素の液晶層厚ｄ（ｄ＝ｄ０−０．５７μｍ）は、４．９２５＋ｘμｍ−４．０７μｍである。
【００７９】
この画素の液晶層厚ｄは、前記高さ調整膜１９の膜厚を選択することにより任意に設定することができ、例えば高さ調整膜１９の膜厚をｘ＝０．１μｍとしたときの画素の液晶層厚ｄは０．９５５μｍ、高さ調整膜１９の膜厚をｘ＝０．５μｍとしたときの画素の液晶層厚ｄは１．３５５μｍ、高さ調整膜１９の膜厚をｘ＝１μｍとしたときの画素の液晶層厚ｄは１．８５５μｍである。
【００８０】
なお、この液晶表示素子においても、前記高さ調整膜１９は、対向電極１６の上に限らず、対向電極１６と液晶層厚調整膜１８との間、液晶層厚調整膜１８と樹脂遮光膜１７との間、樹脂遮光膜１７と前基板３の基板面との間のいずれかに設けてもよい。
【００８１】
また、前記高さ調整膜１９は必要に応じて設ければよく、この高さ調整膜１９を省略し、樹脂遮光膜１７と液晶層厚調整膜１８と対向電極１６との積層膜だけでスペーサ当接部を形成したとき（ｘ＝０μｍのとき）の画素の液晶層厚ｄは０．８５５μｍになる。
【００８２】
したがって、この液晶表示素子によれば、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜１７としたアクティブマトリックス型のものでありながら、画素の液晶層厚ｄを上述した第１の実施例よりもさらに小さくし、応答速度をより速くすることができる。
【００８３】
また、この液晶表示素子は、複数のゲート配線１３の予め定めた部分によりスペーサ部を形成し、前記液晶層厚調整膜１８を複数の画素電極４と前記スペーサ部とに対応させて形成しているため、複数の画素部及びスペーサ部以外の領域の基板間ギャップを充分に確保し、両基板２，３間のシール材により囲まれた領域への液晶の充填を何等支障無く行なうことができる。
【００８４】
なお、この実施例では、複数のゲート配線１３の予め定めた部分によりスペーサ部を形成しているが、複数のデータ配線１４の予め定めた部分によりスペーサ部を形成し、前記液晶層厚調整膜１８を複数の画素電極４と前記スペーサ部とに対応させて形成してもよい。
【００８５】
図６〜図８はこの発明の第３の実施例を示しており、図６は液晶表示素子の一部分の平面図、図７は図６のＶＩＩ―ＶＩＩ線に沿う拡大断面図、図８は図６のＶＩＩＩ―ＶＩＩＩ線に沿う拡大断面図である。なお、この実施例において、図１及び図２に示した第１の実施例と同じものについては、図に同符号を付して重複する説明を省略する。
【００８６】
この実施例の液晶表示素子は、後基板２の内面に、複数の画素電極４とＴＦＴ５とゲート配線１３及びデータ配線１４を避けて、前記後基板２の基板面を露出させた複数のスペーサ配置部２１を形成するとともに、前基板３の内面に、前記複数の画素電極４に対応する部分を除いて形成された樹脂遮光膜１７と、前記複数の画素電極４に対応させて形成された液晶層厚調整膜１８と、前記樹脂遮光膜１７及び液晶層厚調整膜１８を覆って形成された対向電極１６を設け、前記後基板２の基板面上に前記複数のスペーサ配置部２１にそれぞれ対応させて複数の柱状スペーサ２２を設け、前記後基板２と前基板３とを、前記複数の柱状スペーサ２２を前基板３の内面に設けられた樹脂遮光膜１７に、前記対向電極１６と両基板２，３の内面に設けられた配向膜１５，２０とを介して当接させて対向配置し、前記柱状スペーサ２２により複数の画素部の基板間ギャップ、つまり画素の液晶層厚ｄを予め定めた値に規定した状態で、図示しない枠状のシール材を介して接合したものである。
【００８７】
なお、図６では、前記液晶層厚調整膜１８を区別しやすくするため、この液晶層厚調整膜１８に対応する部分に平行斜線を施している。
【００８８】
この液晶表示素子において、前記複数のスペーサ配置部２１は、複数のゲート配線１３とデータ配線１４との交差部付近にそれぞれ、複数の画素電極４を前記交差部に対応する角部を切り落とした形状に形成するとともに、ゲート絶縁膜７及びオーバーコート絶縁膜１２に開口を設けることにより形成されている。
【００８９】
そして、前記複数の柱状スペーサ２２は、前記後基板２上に感光性樹脂を塗布し、その樹脂膜をパターニングすることにより形成されており、この後基板２の内面の配向膜１５は、前記柱状スペーサ２２を覆って設けられている。
【００９０】
また、前記液晶層厚調整膜１８は、前基板３の樹脂遮光膜１７を形成した面上に感光性樹脂を前記樹脂遮光膜１７の膜厚よりも充分に厚く塗布し、その樹脂膜を、前記複数の画素電極４に対応する形状にパターニングして形成されている。
【００９１】
そのため、前記樹脂遮光膜１７の無い部分、つまり画素電極４に対応する部分に形成された液晶層厚調整膜１８の周縁部（樹脂遮光膜１７の縁部に重なった部分）は、前記感光性樹脂の塗布膜の樹脂遮光膜１７上の部分と他の部分との膜面の段差により、前記画素電極４の中央部に対応する部分よりも盛り上がっているが、その盛り上がり高さは極く僅かである。
【００９２】
この液晶表示素子は、後基板２の内面に、複数の画素電極４とＴＦＴ５とゲート配線１３及びデータ配線１４を避けて、前記後基板２の基板面を露出させた複数のスペーサ配置部２１を形成するとともに、前基板３の内面に前記複数の画素電極４にそれぞれ対応させて液晶層厚調整膜１８を設け、前記後基板２の基板面上に前記複数のスペーサ配置部２１にそれぞれ対応させて設けた柱状スペーサ２２を、前基板３の内面に前記複数の画素電極４に対応する部分を除いて形成された樹脂遮光膜１７に当接させて一対の基板２，３を対向配置することにより画素の液晶層厚ｄを規定したものであるため、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【００９３】
この液晶表示素子において、前記液晶層厚調整膜１８は、前記樹脂遮光膜１７の膜厚よりも厚い膜厚に形成するのが望ましい。例えば前記樹脂遮光膜１７を１μｍとの膜厚に形成する場合、前記前記液晶層厚調整膜１８の好ましい膜厚は１．５〜３μｍである。
【００９４】
この液晶表示素子の画素の液晶層厚ｄは、後基板２の基板面上に設けられた複数の柱状スペーサ２２を前基板３の樹脂遮光膜１７に当接させたときの両基板２，３の基板面間の間隔ｄ０から、ゲート絶縁膜７及び画素電極４と、液晶層厚調整膜１８及び対向電極１６と、配向膜１５，２０との膜厚の合計値を差し引いた値であり、前記ゲート絶縁膜７の膜厚が０．２５μｍ、画素電極４の膜厚が０．０５μｍ、対向電極１６の膜厚が０．１７μｍ、配向膜１５，２０の膜厚がそれぞれ０．０５μｍであり、前記液晶層厚調整膜１８の膜厚（周縁部の盛り上がり部を除く中央部の膜厚）が２μｍである場合、前記画素の液晶層厚ｄは、ｄ＝ｄ０−２．５７μｍである。
【００９５】
また、前記樹脂遮光膜１７の膜厚を１μｍとし、柱状スペーサ２２の高さをｙμｍとすると、前記柱状スペーサ２２を前記樹脂遮光膜１７に対向電極１６と配向膜１５，２０とを介して当接させたときの両基板２，３の基板面間の間隔ｄ０は、ｄ０＝ｙμｍ＋１μｍ＋０．１７μｍ＋０．０５×２μｍ＝ｙ＋１．２７μｍになる。
【００９６】
そのため、この液晶表示素子の画素の液晶層厚ｄ（ｄ＝ｄ０−２．５７μｍ）は、（ｙ＋１．２７）−２．５７μｍである。
【００９７】
なお、前記柱状スペーサ２２は、前記ＴＦＴ５の厚さよりも高く、しかも前記樹脂遮光膜１７と液晶層厚調整膜１８との膜厚差に前記ゲート絶縁膜７と画素電極４と対向電極１６及び配向膜１５，２０の膜厚を加えた値よりも大きい高さを有していればよく、前記画素の液晶層厚ｄは、前記柱状スペーサ２２の高さを選択することにより任意に設定することができる。
【００９８】
例えば、前記液晶層厚調整膜１８の膜厚を上述したように２μｍとした場合、柱状スペーサ２２の高さをｙ＝２．３μｍとしたときの画素の液晶層厚ｄは１μｍ、柱状スペーサ２２の高さをｙ＝２．８μｍとしたときの画素の液晶層厚ｄは１．５μｍ、柱状スペーサ２２の高さをｙ＝３．２μｍとしたときの画素の液晶層厚ｄは２μｍである。
【００９９】
したがって、この液晶表示素子によれば、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜１７としたアクティブマトリックス型のものでありながら、画素の液晶層厚ｄを充分に小さくし、応答速度を速くすることができる。
【０１００】
なお、この実施例では、後基板２の基板面上に柱状スペーサ２２を設けているが、それと逆に、前基板３の内面に形成された樹脂遮光膜１７上に前記複数のスペーサ配置部にそれぞれ対応させて柱状スペーサ２２を設け、これらの柱状スペーサ２２を後基板２の基板面に当接させて画素の液晶層厚ｄを規定してもよい。
【０１０１】
また、上述した各実施例の液晶表示素子は、画素の液晶層厚ｄを小さくして応答速度を速くすることができるため、フィールドシーケンシャル液晶表示装置に好適であるが、白黒画像を表示する液晶表示装置に用いることもできる。
【０１０２】
さらに、上記各実施例の液晶表示素子は、ホモジニアス配向型のものであるが、この発明は、液晶分子をツイスト配向させたＴＮ（ツイステッドネマティック）またはＳＴＮ（スーパーツイステッドネマティック）型液晶表示素子、強誘電性または反強誘電性液晶表示素子等にも適用することができる。
【０１０３】
【発明の効果】
この発明の液晶表示素子は、一方の基板の内面に設けられた複数のＴＦＴあるいは複数のゲート配線とデータ配線のいずれかによりスペーサ部を形成し、他方の基板の内面に、前記一方の基板の内面に設けられた複数の画素電極に対応する部分を除いて形成された樹脂遮光膜と、前記樹脂遮光膜の形成面上に少なくとも前記複数の画素電極と前記スペーサ部とに対応させて形成された液晶層厚調整膜と、前記樹脂遮光膜及び液晶層厚調整膜を覆って形成された対向電極を設け、少なくとも前記樹脂遮光膜と液晶層厚調整膜と対向電極との積層膜とにより、前記スペーサ部に対応するスペーサ当接部を形成し、前記スペーサ部に前記スペーサ当接部を当接させて一対の基板を対向配置したものであるため、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【０１０４】
この発明の液晶表示素子において、前記スペーサ当接部は、前記樹脂遮光膜と液晶層厚調整膜と対向電極との積層膜の高さを調整するための絶縁膜をさらに有しているのが望ましく、このようにすることにより、前記画素の液晶層厚を任意に設定することができる。
【０１０５】
さらに、この液晶表示素子は、前記複数のゲート配線とデータ配線のいずれか一方の配線の予め定めた部分によりスペーサ部を形成し、液晶層厚調整膜を、前記複数の画素電極と前記スペーサ部とに対応させて形成した構成とするのが好ましく、このようにすることにより、画素の液晶層厚をさらに小さくすることができる。
【０１０６】
また、この発明の他の液晶表示素子は、一方の基板の内面に、この一方の基板の内面に設けられた複数の画素電極とＴＦＴとゲート配線及びデータ配線を避けて、前記一方の基板の基板面を露出させた複数のスペーサ配置部を形成するとともに、他方の基板の内面に、前記複数の画素電極にそれぞれ対応させて液晶層厚調整膜を設け、前記一方の基板の基板面上と前記他方の基板の内面に前記複数の画素電極に対応する部分を除いて形成された前記樹脂遮光膜上との一方に前記複数のスペーサ配置部にそれぞれ対応させて設けた柱状スペーサを、前記一方の基板の基板面と前記樹脂遮光膜の他方に当接させて一対の基板を対向配置したものであるため、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例を示す液晶表示素子の一部分の平面図。
【図２】図１のＩＩ―ＩＩ線に沿う拡大断面図。
【図３】この発明の第２の実施例を示す液晶表示素子の一部分の平面図。
【図４】図３のＩＶ―ＩＶ線に沿う拡大断面図。
【図５】図３のＶ―Ｖ線に沿う拡大断面図。
【図６】この発明の第３の実施例を示す液晶表示素子の一部分の平面図。
【図７】図６のＶＩＩ―ＶＩＩ線に沿う拡大断面図。
【図８】図６のＶＩＩＩ―ＶＩＩＩ線に沿う拡大断面図。
【符号の説明】
１…液晶層、２，３…基板、４…画素電極、５…ＴＦＴ、１３…ゲート配線、１４…データ配線、１５…配向膜、１６…対向電極、１７…樹脂遮光膜、１８…液晶層厚調整膜、１９…高さ調整膜、２０…配向膜、２１…スペーサ配置部、２２…柱状スペーサ。
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）をアクティブ素子とするアクティブマトリックス型の液晶表示素子に関する。
【０００２】
【従来の技術】
ＴＦＴをアクティブ素子とするアクティブマトリックス型の液晶表示素子は、液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、これらのＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線を設け、他方の基板の内面に、前記複数の画素電極に対応する部分を除いて形成された遮光膜と、前記遮光膜を覆って形成され前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極を設けた構成となっている。
【０００３】
この種の液晶表示素子には、一方の基板の内面に設けられた複数のデータ配線の表面を陽極酸化させてそのＴＦＴ上の部分に前記ＴＦＴよりも表面高さが高いスペーサを形成し、これらのスペーサを他方の基板の内面に当接させて画素の液晶層厚を規定したもの（特許文献１参照）と、前記一方の基板の内面に設けられた複数のＴＦＴの上にそれぞれ柱状スペーサを設け、これらのスペーサを他方の基板の内面に当接させて画素の液晶層厚を規定したもの（特許文献２参照）とがある。
【０００４】
【特許文献１】
特開平７―２７０８２６号公報
【０００５】
【特許文献２】
特開平８―２３４２１２号公報
【０００６】
【発明が解決しようとする課題】
ところで、液晶表示素子の画素の液晶層厚は、従来、４〜５μｍに設定されていたが、フィールドシーケンシャル液晶表示装置に用いる液晶表示素子は、画素の液晶層厚を例えば１〜２μｍ程度に小さくして応答速度を速くすることが望まれている。
【０００７】
前記フィールドシーケンシャル液晶表示装置には、カラーフィルタを備えないアクティブマトリックス型液晶表示素子が利用されている。
【０００８】
また、前記液晶表示素子には、他方の基板の内面に複数の画素電極に対応する部分を除いて設ける遮光膜を、酸化クロム膜とクロム膜との積層膜からなる金属遮光膜としたものと、前記遮光膜を樹脂膜からなる樹脂遮光膜としたものとがある。
【０００９】
前記樹脂遮光膜は、基板上に黒色の顔料を添加した感光性樹脂を塗布し、その樹脂膜を露光及び現像処理によりパターニングする方法で簡単に形成することができるため、液晶表示素子の製造コストを低減する上で有利である。
【００１０】
しかし、前記樹脂遮光膜は、前記金属遮光膜に比べて遮光性が低いため、充分な遮光機能をもたせるには、この樹脂遮光膜を、前記金属遮光膜よりも充分に厚い１μｍ程度の膜厚に形成する必要がある。
【００１１】
そのため、従来のカラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型液晶表示素子は、前記他方の基板の前記樹脂遮光膜が設けられた部分の内面高さ（樹脂遮光膜を覆って形成された対向電極の高さ）が、前記樹脂遮光膜の無い画素部の内面高さよりも１μｍ程度高い。
【００１２】
そして、上述したように一方の基板の内面に設けられたデータ配線の表面を陽極酸化させてそのＴＦＴ上の部分に前記ＴＦＴよりも高いスペーサを形成するか、あるいは一方の基板の内面に設けられたＴＦＴの上に柱状スペーサを設けた従来の液晶表示素子は、前記スペーサの土台であるＴＦＴの厚さが１μｍ以上であり、したがって画素電極の電極面から前記ＴＦＴ上に形成されたスペーサの頂面までの高さが１μｍを大きく越えるため、前記スペーサを他方の基板の内面の前記樹脂遮光膜が設けられた部分に当接させて規定される画素の液晶層厚が数μｍ以上になる。
【００１３】
そのため、従来のカラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型液晶表示素子は、画素の液晶層厚を充分に小さくして応答速度を速くすることが難しい。
【００１４】
この発明は、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる液晶表示素子を提供することを目的としたものである。
【００１５】
【課題を解決するための手段】
この発明の液晶表示素子は、液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、これらのＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線が設けられ、前記複数のＴＦＴあるいは前記複数のゲート配線とデータ配線のいずれかによりスペーサ部が形成されるとともに、他方の基板の内面に、前記複数の画素電極に対応する部分を除いて形成された樹脂遮光膜と、前記樹脂遮光膜の形成面上に少なくとも前記複数の画素電極と前記スペーサ部とに対応させて形成された液晶層厚調整膜と、前記樹脂遮光膜及び液晶層厚調整膜を覆って形成され前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極が設けられ、少なくとも前記樹脂遮光膜と液晶層厚調整膜と対向電極との積層膜とにより、前記スペーサ部に対応するスペーサ当接部が形成され、前記スペーサ部に前記スペーサ当接部を当接させて前記一対の基板が対向配置されていることを特徴とする。
【００１６】
この液晶表示素子によれば、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【００１７】
このように、この発明の液晶表示素子は、一方の基板の内面に設けられた複数のＴＦＴあるいは複数のゲート配線とデータ配線のいずれかによりスペーサ部を形成し、他方の基板の内面に、前記一方の基板の内面に設けられた複数の画素電極に対応する部分を除いて形成された樹脂遮光膜と、前記樹脂遮光膜の形成面上に少なくとも前記複数の画素電極と前記スペーサ部とに対応させて形成された液晶層厚調整膜と、前記樹脂遮光膜及び液晶層厚調整膜を覆って形成された対向電極を設け、少なくとも前記樹脂遮光膜と液晶層厚調整膜と対向電極との積層膜とにより、前記スペーサ部に対応するスペーサ当接部を形成し、前記スペーサ部に前記スペーサ当接部を当接させて一対の基板を対向配置することにより、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができるようにしたものである。
【００１８】
この発明の液晶表示素子において、前記スペーサ当接部は、前記樹脂遮光膜と液晶層厚調整膜と対向電極との積層膜の高さを調整するための絶縁膜をさらに有しているのが望ましい。
【００１９】
さらに、この液晶表示素子は、前記複数のゲート配線とデータ配線のいずれか一方の配線の予め定めた部分によりスペーサ部を形成し、液晶層厚調整膜を、前記複数の画素電極と前記スペーサ部とに対応させて形成した構成とするのが好ましい。
【００２０】
また、この発明の他の液晶表示素子は、液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数のＴＦＴと、これらのＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線が設けられ、他方の基板の内面に、前記複数の画素電極に対応する部分を除いて形成された樹脂遮光膜と、前記複数の画素電極にそれぞれ対応させて形成された液晶層厚調整膜と、前記樹脂遮光膜及び液晶層厚調整膜を覆って形成され前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極が設けられ、且つ、前記一方の基板の内面に、前記複数の画素電極とＴＦＴとゲート配線及びデータ配線を避けて、前記一方の基板の基板面を露出させた複数のスペーサ配置部が形成されるとともに、前記一方の基板の基板面上と前記樹脂遮光膜上との一方に前記複数のスペーサ配置部にそれぞれ対応させて設けられた複数の柱状スペーサとを備え、前記複数の柱状スペーサを前記一方の基板の基板面と前記樹脂遮光膜の他方に当接させて前記一対の基板が対向配置されていることを特徴とする。
【００２１】
この液晶表示素子によれば、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【００２２】
このように、この発明の液晶表示素子は、一方の基板の内面に、この一方の基板の内面に設けられた複数の画素電極とＴＦＴとゲート配線及びデータ配線を避けて、前記一方の基板の基板面を露出させた複数のスペーサ配置部を形成するとともに、他方の基板の内面に、前記複数の画素電極にそれぞれ対応させて液晶層厚調整膜を設け、前記一方の基板の基板面上と前記他方の基板の内面に前記複数の画素電極に対応する部分を除いて形成された前記樹脂遮光膜上との一方に前記複数のスペーサ配置部にそれぞれ対応させて設けた柱状スペーサを、前記一方の基板の基板面と前記樹脂遮光膜の他方に当接させて一対の基板を対向配置することにより、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができるようにしたものである。
【００２３】
【発明の実施の形態】
図１及び図２はこの発明の第１の実施例を示しており、図１は液晶表示素子の一部分の平面図、図２は図１のＩＩ―ＩＩ線に沿う拡大断面図である。
【００２４】
この液晶表示素子は、フィールドシーケンシャル液晶表示装置に用いられるものであり、カラーフィルタは備えていない。
【００２５】
この液晶表示素子は、ＴＦＴをアクティブ素子とするアクティブマトリックス型液晶表示素子であり、基本的には、図示しない枠状のシール材を介して接合され、前記シール材により囲まれた領域に設けられた液晶層１を挟んで対向する一対の透明基板２，３の互いに向き合う内面のうち、一方の基板、例えば表示の観察側とは反対側である後側の基板（以下、後基板と言う）２の内面の前記シール材により囲まれた領域に、行方向及び列方向にマトリックス状に配列する複数の透明な画素電極４と、前記複数の画素電極４にそれぞれ接続された複数のＴＦＴ５と、これらのＴＦＴ５にゲート信号及びデータ信号を供給する複数のゲート配線１３及びデータ配線１４が設けられ、他方の基板、つまり表示の観察側である前側の基板（以下、前基板と言う）３の内面に、前記複数の画素電極４とそれぞれ対向する領域により複数の画素を形成する一枚膜状の透明な対向電極１６が設けられた構成となっている。
【００２６】
前記後基板２の内面に設けられた複数のＴＦＴ５は、図２に示したように、後基板２の基板面に形成されたゲート電極６と、このゲート電極６を覆って基板面の略全域に形成された透明なゲート絶縁膜７と、前記ゲート絶縁膜７の上に前記ゲート電極６と対向させて形成されたｉ型半導体膜８と、このｉ型半導体膜８のチャンネル領域の上に形成されたブロッキング絶縁膜９と、前記ｉ型半導体膜８の両側部の上に図示しないｎ型半導体膜を介して形成されたソース電極１０及びドレイン電極１１と、前記ｉ型半導体膜８及びソース，ドレイン電極１０，１１を覆うオーバーコート絶縁膜１２とにより構成されている。
【００２７】
そして、前記複数の画素電極４は前記ゲート絶縁膜７の上に形成されており、これらの画素電極４は、その一端側の縁部において、対応するＴＦＴ５のソース電極１０にそれぞれ接続されている。
【００２８】
また、前記複数のゲート配線１３は、後基板２の基板面に、各画素電極行の一側にそれぞれ沿わせて形成されており、前記ＴＦＴ５のゲート電極６は、前記ゲート配線１３に一体に形成されている。
【００２９】
なお、この実施例では、前記ゲート配線１３の各画素電極４に対応する部分をＴＦＴ５のゲート電極６とするとともに、前記ｉ型半導体膜８とｎ型半導体膜およびソース，ドレイン電極１０，１１をゲート配線１３の長さ方向に沿わせて横長に形成することにより、チャンネル幅の大きいＴＦＴ５を形成している。
【００３０】
一方、前記複数のデータ配線１４は、前記ゲート絶縁膜７の上に、各画素電極列の一側にそれぞれ沿わせて形成されており、各列のＴＦＴ５のドレイン電極１１にそれぞれつながっている。このデータ配線１４は、前記ＴＦＴ５のソース，ドレイン電極１０，１１と同じ金属膜により、前記ドレイン電極１１と一体に形成されている。
【００３１】
前記ＴＦＴ５のゲート電極６とゲート配線１３は、アルミニウム系合金膜により形成されており、その表面は、前記ゲート配線１３の端子部（図示せず）を除いて陽極酸化処理されている。
【００３２】
なお、この実施例では、図１に示したように、同じゲート配線１３上の各ＴＦＴ５のｉ型半導体膜８とブロッキング絶縁膜９を、前記ゲート配線１３の表示エリア（複数の画素がマトリックス状に配列している領域）内に対応する部分の略全長にわたって連続する帯状に形成し、前記ゲート配線１３とデータ配線１４との交差部を、前記ゲート配線１３の表面の陽極酸化膜と、ゲート絶縁膜７と、前記ｉ型半導体膜８及びブロッキング絶縁膜９とにより絶縁している。
【００３３】
また、図では省略しているが、前記後基板２の内面には、その基板面に、前記ゲート絶縁膜７を介して各行の画素電極４の縁部にそれぞれ対向し、画素電極４との間に補償容量を形成する複数の補償容量電極が設けられている。
【００３４】
そして、前記ＴＦＴ５のオーバーコート絶縁膜１２は、複数の画素電極４にそれぞれ対応する部分を除いて後基板２の略全域に形成されており、前記ゲート配線１３の形成部と、前記データ配線１４と、画素電極４のＴＦＴ接続部及び補償容量形成部は、前記オーバーコート絶縁膜１２により覆われている。
【００３５】
また、前記後基板２の行方向の一端と列方向の一側にはそれぞれ前基板３の外方に張出す端子配列部（図示せず）が形成されており、前記複数のゲート配線１３の一端は行方向の端子配列部に導出され、複数のデータ配線１４の一端は列方向の端子配列部に導出され、それぞれの導出端に、図示しない駆動回路に接続される端子部が形成されている。
【００３６】
なお、前記複数のゲート配線１３の端子部は、前記ゲート絶縁膜７とオーバーコート絶縁膜１２との積層膜に開口を設けることにより露出され、また、前記複数のデータ配線１４の端子部は、前記オーバーコート絶縁膜１２に開口を設けることにより露出されている。
【００３７】
さらに、この後基板２の内面には、前記枠状のシール材によるシール部よりも内側の領域の略全域に、前記複数の画素電極４及びオーバーコート絶縁膜１２を覆って配向膜１５が設けられている。
【００３８】
一方、前記前基板３の内面には、前記シール材により囲まれた領域内に、前記複数の画素電極４に対応する部分を除いて形成された樹脂遮光膜１７と、前記領域の略全体にわたって形成された透明な液晶層厚調整膜１８が設けられており、この樹脂遮光膜１７及び液晶層厚調整膜１８を覆って前記対向電極１６が形成されている。
【００３９】
前記樹脂遮光膜１７は、前基板３の基板面上に黒色の顔料を添加した感光性樹脂を塗布し、その樹脂膜をパターニングして形成されたものであり、その膜厚は、充分な遮光機能をもたせるために、例えば１μｍとされている。
【００４０】
また、前記液晶層厚調整膜１８は、前記前基板３の樹脂遮光膜１７を形成した面上にアクリル系樹脂等の透明度の高い感光性樹脂を前記樹脂遮光膜１７の膜厚よりも充分に厚く塗布し、その樹脂膜を前記シール材により囲まれた領域内に対応する形状にパターニングして形成されたものであり、この実施例では、この液晶層厚調整膜１８を、前記樹脂遮光膜１７上の部分の膜厚が３．１μｍ、他の部分の膜厚が３．５〜３．８μｍになるように形成している。
【００４１】
すなわち、前記液晶層厚調整膜１８は、基板上に塗布された感光性樹脂の自然流動（樹脂遮光膜１７上の高い部分からその周囲の低い部分への流動）によりある程度平坦化した膜である。
【００４２】
そのため、この液晶層厚調整膜１８の樹脂遮光膜１７上を除く部分の膜面は前記樹脂遮光膜１７上の部分の膜面よりも低いが、前記樹脂遮光膜１７上の部分と他の部分との膜面高さの差は０．３〜０．６μｍであり、前記樹脂遮光膜１７の膜厚（１μｍ）に比べて充分に小さい。
【００４３】
そして、前記対向電極１６は、前記樹脂遮光膜１７及び液晶層厚調整膜１８を覆って、外周縁が前記シール部の外周よりも僅かに内側に位置する外形に形成されている。
【００４４】
また、前記対向電極１６の上には、前記後基板２の内面に設けられた複数のＴＦＴ５にそれぞれ対応させて、前記樹脂遮光膜１７と液晶層厚調整膜１８と対向電極１６との積層膜の高さを調整するための絶縁膜（以下、高さ調整膜と言う）１９が設けられており、前記樹脂遮光膜１７と液晶層厚調整膜１８と対向電極１６及び高さ調整膜１９により、前記複数のＴＦＴ５にそれぞれ対応する複数のスペーサ当接部が形成されている。
【００４５】
さらに、この前基板３の内面には、前記シール部よりも内側の領域の略全域に、前記対向電極１６と高さ調整膜１９を覆って配向膜２０が設けられている。
【００４６】
そして、前記後基板２と前基板３は、後基板２の内面に設けられた複数のＴＦＴ５の頂部を、前基板３の内面に設けられた樹脂遮光膜１７と液晶層厚調整膜１８と対向電極１６と高さ調整膜１９との積層膜からなる複数のスペーサ当接部に前記配向膜１５，２０を介してそれぞれ当接させて対向配置され、前記複数のＴＦＴ５とスペーサ当接部とにより複数の画素部の基板間ギャップ、つまり画素の液晶層厚ｄを予め定めた値に規定した状態で、前記枠状のシール材を介して接合されている。
【００４７】
なお、図では省略しているが、前記後基板２の内面には、前記端子配列部に、前基板３の内面に設けられた対向電極１６を駆動回路の基準電位に接続するための対向電極端子が設けるとともに、前記シール部内に部分的に対応させて、前記対向電極端子に接続されたクロス電極が設けられており、前記対向電極１６は、前記シール部内において、導電性粒子からなるクロス材を介して前記クロス電極に接続されている。
【００４８】
また、液晶層１は、接合された両基板２，３間のシール材により囲まれた領域に、前記シール材を部分的に欠落させて形成しておいた液晶注入口から真空注入法により液晶を充填することにより形成されており、前記液晶注入口は、液晶の充填後に封止されている。
【００４９】
なお、この液晶表示素子は、例えば捩れのないホモジニアス配向型のものであり、前記配向膜１５，２０は互いに平行な方向に配向処理され、液晶層１の液晶分子は、後基板２及び前基板３の近傍における配向方向を前記配向膜１５，２０により規定され、両基板２，３間において捩れることなく、液晶長軸を前記配向膜１５，２０の配向処理方向に揃えて実質的に基板２，３面と平行に配向している。
【００５０】
すなわち、この液晶表示素子は、後基板２の内面に設けられた複数のＴＦＴ５によりスペーサ部を形成し、そのスペーサ部、つまり前記ＴＦＴ５の頂部を、前基板３の内面に前記後基板２の内面に設けられた複数の画素電極４に対応する部分を除いて形成された樹脂遮光膜１７と、前記シール材により囲まれた領域の略全体にわたって形成された液晶層厚調整膜１８と、前記樹脂遮光膜１７及び液晶層厚調整膜１８を覆って形成された対向電極１６と、前記対向電極１６の前記ＴＦＴ５に対応させて形成された高さ調整膜１９との積層膜からなるスペーサ当接部に当接させて一対の基板２，３を対向配置することにより画素の液晶層厚ｄを規定したものである。
【００５１】
この液晶表示素子の画素の液晶層厚ｄは、前記ＴＦＴ５を前記ペーサ当接部に当接させたときの両基板２，３の基板面間の間隔ｄ０から、ゲート絶縁膜７及び画素電極４と、液晶層厚調整膜１８及び対向電極１６と、配向膜１５，２０との膜厚の合計値を差し引いた値である。
【００５２】
なお、前記ゲート絶縁膜７の膜厚は０．２５μｍ、画素電極４の膜厚は０．０５μｍ、対向電極１６の膜厚は０．１７μｍ、配向膜１５，２０の膜厚はそれぞれ０．０５μｍであり、したがって、例えば樹脂遮光膜１７が無い部分の液晶層厚調整膜１８の膜厚を３．５μｍにしたときの画素の液晶層厚ｄは、ｄ＝ｄ０−４．０７μｍである。
【００５３】
一方、この実施例では上述したように、前記樹脂遮光膜１７の膜厚を１μｍ、前記樹脂遮光膜１７上の液晶層厚調整膜１８の膜厚を３．１μｍにしているため、前記高さ調整膜１９の膜厚をｘμｍとすると、前記スペーサ当接部の高さ（前基板３の基板面からの高さ）は、前記樹脂遮光膜１７とその上の液晶層厚調整膜１８の膜厚に前記対向電極１６の膜厚（０．１７μｍ）と前記高さ調整膜１９の膜厚（ｘμｍ）とを加えた値、つまり４．２７＋ｘμｍである。
【００５４】
また、前記ＴＦＴ５の厚さ（ゲート電極６とゲート絶縁膜７とｉ型半導体膜８とブロッキング絶縁膜９とｎ型半導体膜及びソース，ドレイン電極１０，１１とオーバーコート絶縁膜１２の総厚）は、従来の液晶表示素子のＴＦＴと同じ厚さ、例えば０．８５４μｍである。
【００５５】
したがって、前記ＴＦＴ５を前記スペーサ当接部に膜厚が０．０５μｍの配向膜１５，２０を介して当接させたときの両基板２，３の基板面間の間隔ｄ０は、ｄ０＝（４．２７＋ｘμｍ）＋０．８５４μｍ＋０．０５×２μｍ＝５．１３４＋ｘμｍになる。
【００５６】
そのため、この液晶表示素子の画素の液晶層厚ｄ（ｄ＝ｄ０−０．５７μｍ）は、５．１３４＋ｘμｍ−４．０７μｍであり、この画素の液晶層厚ｄは、前記高さ調整膜１９の膜厚を選択することにより任意に設定することができる。
【００５７】
すなわち、例えば高さ調整膜１９の膜厚をｘ＝０．１μｍとしたときの画素の液晶層厚ｄは１．１６４μｍ、高さ調整膜１９の膜厚をｘ＝０．５μｍとしたときの画素の液晶層厚ｄは１．５６４μｍ、高さ調整膜１９の膜厚をｘ＝１μｍとしたときの画素の液晶層厚ｄは２．０６４μｍである。
【００５８】
したがって、この液晶表示素子によれば、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜１７としたアクティブマトリックス型のものでありながら、画素の液晶層厚ｄを充分に小さくして応答速度を速くすることができる。
【００５９】
この液晶表示素子において、前記高さ調整膜１９は、ｘ＝０．９μｍ以下の膜厚に形成するのが好ましく、このようにすることにより、前記画素の液晶層厚ｄを２μｍ以下にすることができる。
【００６０】
なお、上記実施例では、前記高さ調整膜１９を対向電極１６の上に設けているが、この高さ調整膜１９は、対向電極１６と液晶層厚調整膜１８との間、液晶層厚調整膜１８と樹脂遮光膜１７との間、樹脂遮光膜１７と前基板３の基板面との間のいずれかに設けてもよい。
【００６１】
また、前記高さ調整膜１９は、必要に応じて設ければよく、この高さ調整膜１９を省略し、樹脂遮光膜１７と液晶層厚調整膜１８と対向電極１６との積層膜だけでスペーサ当接部を形成したとき（ｘ＝０μｍのとき）の画素の液晶層厚ｄは１．０６４μｍになる。
【００６２】
また、前記液晶層厚調整膜１８は、その全体にわたって膜面が平坦になるように形成するのがより好ましく、この液晶層厚調整膜１８の膜面を平坦面に近くするほど、つまり液晶層厚調整膜１８の樹脂遮光膜１７上の部分と他の部分との膜面高さの差を小さくするほど、画素の液晶層厚ｄをより小さくすることができる。
【００６３】
なお、上記実施例では、液晶層厚調整膜１８を、枠状のシール材により囲まれた領域の略全体にわたって形成しているが、この液晶層厚調整膜１８は、少なくとも複数の画素電極４とスペーサ部を形成する複数のＴＦＴ５とに対応していれば、他の部分には無くてもよい。
【００６４】
また、上記実施例では、複数のＴＦＴ５によりスペーサ部を形成しているが、複数のゲート配線１３とデータ配線１４のいずれかによりスペーサ部を形成してもよい。
【００６５】
図３〜図５はこの発明の第２の実施例を示しており、図３は液晶表示素子の一部分の平面図、図４は図３のＩＶ―ＩＶ線に沿う拡大断面図、図５は図３のＶ―Ｖ線に沿う拡大断面図である。なお、この実施例において、図１及び図２に示した第１の実施例と同じものについては、図に同符号を付して重複する説明を省略する。
【００６６】
この実施例の液晶表示素子は、後基板２の内面に設けられた複数のゲート配線１３とデータ配線１４のうち、複数のゲート配線１３の予め定めた部分、例えば複数のＴＦＴ５のデータ配線接続側とは反対側の端部の側方の部分により複数のスペーサ部を形成し、前基板３の内面に樹脂遮光膜１７を覆って設けられた液晶層厚調整膜１８を、前記後基板２の内面に設けられた複数の画素電極４と前記スペーサ部とに対応させて形成し、さらに前記樹脂遮光膜１７及び液晶層厚調整膜１８を覆って形成された対向電極１６の上に前記スペーサ部に対応させて高さ調整膜１９を設けることにより、前記樹脂遮光膜１７と前記液晶層厚調整膜１８の前記スペーサ部に対応する部分と前記対向電極１６及び高さ調整膜１９により、前記複数のスペーサ部にそれぞれ対応する複数のスペーサ当接部を形成したものである。
【００６７】
なお、図３では、前記液晶層厚調整膜１８を区別しやすくするため、この液晶層厚調整膜１８に対応する部分に平行斜線を施している。
【００６８】
この実施例において、前記ＴＦＴ５のｉ型半導体膜８とブロッキング絶縁膜９は、上述した第１の実施例と同様に、ゲート配線１３の表示エリア内に対応する部分の略全長にわたって連続する帯状に形成され、また、前記ゲート配線１３の形成部と、データ配線１４と、画素電極４のＴＦＴ接続部及び補償容量形成部は、前記ＴＦＴ５のオーバーコート絶縁膜１２により覆われており、したがって、前記スペーサ部は、前記ゲート配線１３の予め定めた部分と、その上のｉ型半導体膜８及びブロッキング絶縁膜９と、前記オーバーコート絶縁膜１２とにより形成されている。
【００６９】
また、前記液晶層厚調整膜１８は、前基板３の樹脂遮光膜１７を形成した面上に感光性樹脂を前記樹脂遮光膜１７の膜厚よりも充分に厚く塗布し、その樹脂膜を、前記複数の画素電極４と前記ゲート配線１３により形成された複数のスペーサ部とに対応する形状にパターニングして形成されている。
【００７０】
そのため、前記樹脂遮光膜１７の無い部分、つまり画素電極４に対応する部分に形成された液晶層厚調整膜１８の周縁部（樹脂遮光膜１７の縁部に重なった部分）は、前記感光性樹脂の塗布膜の樹脂遮光膜１７上の部分と他の部分との膜面の段差により、前記画素電極４の中央部に対応する部分よりも僅かに高く盛り上がっている。
【００７１】
この液晶表示素子は、後基板２の内面に設けられた複数のゲート配線１３の予め定めた部分によりスペーサ部を形成し、前基板３の内面に樹脂遮光膜１７を覆って設けられた前記液晶層厚調整膜１８を複数の画素電極４と前記スペーサ部とに対応させて形成することにより、前記樹脂遮光膜１７と液晶層厚調整膜１８の前記スペーサ部に対応する部分と対向電極１６及び高さ調整膜１９とからなるスペーサ当接部を形成したものであるため、前記ゲート配線１３のスペーサ部を前記スペーサ当接部に当接させて規定される画素の液晶層厚ｄを、上述した第１の実施例よりもさらに小さくすることができる。
【００７２】
なお、前記ＴＦＴ５の厚さと、ゲート配線１３とデータ配線１４との交差部の高さは、前記ゲート配線１３のスペーサ部の高さよりも大きいが、前記ＴＦＴ５及びゲート配線１３とデータ配線１４との交差部に対応する部分には前記液晶層厚調整膜１８は無く、しかもこの液晶層厚調整膜１８の膜厚がＴＦＴ５の厚さ及びゲート配線１３とデータ配線１４との交差部の高さよりも充分に厚いため、前記ＴＦＴ５及びゲート配線１３とデータ配線１４との交差部が前基板３の内面に当接することはなく、したがって、前記ゲート配線１３のスペーサ部だけを前記スペーサ当接部に当接させて画素の液晶層厚ｄを規定することができる。
【００７３】
この液晶表示素子の画素の液晶層厚ｄは、前記ゲート配線１３のスペーサ部を前記ペーサ当接部に当接させたときの両基板２，３の基板面間の間隔ｄ０から、ゲート絶縁膜７及び画素電極４と、液晶層厚調整膜１８及び対向電極１６と、配向膜１５，２０との膜厚の合計値を差し引いた値であり、前記ゲート絶縁膜７、画素電極４、対向電極１６及び配向膜１５，２０の膜厚がそれぞれ第１の実施例と同じで、画素電極４に対応する液晶層厚調整膜１８の膜厚（周縁部の盛り上がり部を除く中央部の膜厚）が３．５μｍである場合、前記画素の液晶層厚ｄは、ｄ＝ｄ０−４．０７μｍである。
【００７４】
また、第１の実施例と同様に、前記樹脂遮光膜１７の膜厚を１μｍ、前記樹脂遮光膜１７上の液晶層厚調整膜１８の膜厚を３．１μｍとし、前記高さ調整膜１９の膜厚をｘμｍとすると、前記スペーサ当接部の高さは、４．２７＋ｘμｍである。
【００７５】
一方、この実施例では、前記スペーサ部を、ゲート配線１３の予め定めた部分と、その上のｉ型半導体膜８及びブロッキング絶縁膜９と、オーバーコート絶縁膜１２とにより形成しているため、このスペーサ部の高さは前記ＴＦＴ５よりも低い。
【００７６】
なお、前記ゲート配線１３の膜厚は０．２３μｍ、ｉ型半導体膜８の膜厚は０．０２５μｍ、ブロッキング絶縁膜９の膜厚は、０．１μｍ、オーバーコート絶縁膜１２の膜厚は０．２μｍであり、したがって、前記スペーサ部の高さは、０．５５５μｍである。
【００７７】
したがって、前記スペーサ部を前記スペーサ当接部に膜厚が０．０５μｍの配向膜１５，２０を介して当接させたときの両基板２，３の基板面間の間隔ｄ０は、ｄ０＝（４．２７＋ｘμｍ）＋０．５５５μｍ＋０．０５×２μｍ＝４．９２５＋ｘμｍになる。
【００７８】
そのため、この液晶表示素子の画素の液晶層厚ｄ（ｄ＝ｄ０−０．５７μｍ）は、４．９２５＋ｘμｍ−４．０７μｍである。
【００７９】
この画素の液晶層厚ｄは、前記高さ調整膜１９の膜厚を選択することにより任意に設定することができ、例えば高さ調整膜１９の膜厚をｘ＝０．１μｍとしたときの画素の液晶層厚ｄは０．９５５μｍ、高さ調整膜１９の膜厚をｘ＝０．５μｍとしたときの画素の液晶層厚ｄは１．３５５μｍ、高さ調整膜１９の膜厚をｘ＝１μｍとしたときの画素の液晶層厚ｄは１．８５５μｍである。
【００８０】
なお、この液晶表示素子においても、前記高さ調整膜１９は、対向電極１６の上に限らず、対向電極１６と液晶層厚調整膜１８との間、液晶層厚調整膜１８と樹脂遮光膜１７との間、樹脂遮光膜１７と前基板３の基板面との間のいずれかに設けてもよい。
【００８１】
また、前記高さ調整膜１９は必要に応じて設ければよく、この高さ調整膜１９を省略し、樹脂遮光膜１７と液晶層厚調整膜１８と対向電極１６との積層膜だけでスペーサ当接部を形成したとき（ｘ＝０μｍのとき）の画素の液晶層厚ｄは０．８５５μｍになる。
【００８２】
したがって、この液晶表示素子によれば、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜１７としたアクティブマトリックス型のものでありながら、画素の液晶層厚ｄを上述した第１の実施例よりもさらに小さくし、応答速度をより速くすることができる。
【００８３】
また、この液晶表示素子は、複数のゲート配線１３の予め定めた部分によりスペーサ部を形成し、前記液晶層厚調整膜１８を複数の画素電極４と前記スペーサ部とに対応させて形成しているため、複数の画素部及びスペーサ部以外の領域の基板間ギャップを充分に確保し、両基板２，３間のシール材により囲まれた領域への液晶の充填を何等支障無く行なうことができる。
【００８４】
なお、この実施例では、複数のゲート配線１３の予め定めた部分によりスペーサ部を形成しているが、複数のデータ配線１４の予め定めた部分によりスペーサ部を形成し、前記液晶層厚調整膜１８を複数の画素電極４と前記スペーサ部とに対応させて形成してもよい。
【００８５】
図６〜図８はこの発明の第３の実施例を示しており、図６は液晶表示素子の一部分の平面図、図７は図６のＶＩＩ―ＶＩＩ線に沿う拡大断面図、図８は図６のＶＩＩＩ―ＶＩＩＩ線に沿う拡大断面図である。なお、この実施例において、図１及び図２に示した第１の実施例と同じものについては、図に同符号を付して重複する説明を省略する。
【００８６】
この実施例の液晶表示素子は、後基板２の内面に、複数の画素電極４とＴＦＴ５とゲート配線１３及びデータ配線１４を避けて、前記後基板２の基板面を露出させた複数のスペーサ配置部２１を形成するとともに、前基板３の内面に、前記複数の画素電極４に対応する部分を除いて形成された樹脂遮光膜１７と、前記複数の画素電極４に対応させて形成された液晶層厚調整膜１８と、前記樹脂遮光膜１７及び液晶層厚調整膜１８を覆って形成された対向電極１６を設け、前記後基板２の基板面上に前記複数のスペーサ配置部２１にそれぞれ対応させて複数の柱状スペーサ２２を設け、前記後基板２と前基板３とを、前記複数の柱状スペーサ２２を前基板３の内面に設けられた樹脂遮光膜１７に、前記対向電極１６と両基板２，３の内面に設けられた配向膜１５，２０とを介して当接させて対向配置し、前記柱状スペーサ２２により複数の画素部の基板間ギャップ、つまり画素の液晶層厚ｄを予め定めた値に規定した状態で、図示しない枠状のシール材を介して接合したものである。
【００８７】
なお、図６では、前記液晶層厚調整膜１８を区別しやすくするため、この液晶層厚調整膜１８に対応する部分に平行斜線を施している。
【００８８】
この液晶表示素子において、前記複数のスペーサ配置部２１は、複数のゲート配線１３とデータ配線１４との交差部付近にそれぞれ、複数の画素電極４を前記交差部に対応する角部を切り落とした形状に形成するとともに、ゲート絶縁膜７及びオーバーコート絶縁膜１２に開口を設けることにより形成されている。
【００８９】
そして、前記複数の柱状スペーサ２２は、前記後基板２上に感光性樹脂を塗布し、その樹脂膜をパターニングすることにより形成されており、この後基板２の内面の配向膜１５は、前記柱状スペーサ２２を覆って設けられている。
【００９０】
また、前記液晶層厚調整膜１８は、前基板３の樹脂遮光膜１７を形成した面上に感光性樹脂を前記樹脂遮光膜１７の膜厚よりも充分に厚く塗布し、その樹脂膜を、前記複数の画素電極４に対応する形状にパターニングして形成されている。
【００９１】
そのため、前記樹脂遮光膜１７の無い部分、つまり画素電極４に対応する部分に形成された液晶層厚調整膜１８の周縁部（樹脂遮光膜１７の縁部に重なった部分）は、前記感光性樹脂の塗布膜の樹脂遮光膜１７上の部分と他の部分との膜面の段差により、前記画素電極４の中央部に対応する部分よりも盛り上がっているが、その盛り上がり高さは極く僅かである。
【００９２】
この液晶表示素子は、後基板２の内面に、複数の画素電極４とＴＦＴ５とゲート配線１３及びデータ配線１４を避けて、前記後基板２の基板面を露出させた複数のスペーサ配置部２１を形成するとともに、前基板３の内面に前記複数の画素電極４にそれぞれ対応させて液晶層厚調整膜１８を設け、前記後基板２の基板面上に前記複数のスペーサ配置部２１にそれぞれ対応させて設けた柱状スペーサ２２を、前基板３の内面に前記複数の画素電極４に対応する部分を除いて形成された樹脂遮光膜１７に当接させて一対の基板２，３を対向配置することにより画素の液晶層厚ｄを規定したものであるため、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【００９３】
この液晶表示素子において、前記液晶層厚調整膜１８は、前記樹脂遮光膜１７の膜厚よりも厚い膜厚に形成するのが望ましい。例えば前記樹脂遮光膜１７を１μｍとの膜厚に形成する場合、前記前記液晶層厚調整膜１８の好ましい膜厚は１．５〜３μｍである。
【００９４】
この液晶表示素子の画素の液晶層厚ｄは、後基板２の基板面上に設けられた複数の柱状スペーサ２２を前基板３の樹脂遮光膜１７に当接させたときの両基板２，３の基板面間の間隔ｄ０から、ゲート絶縁膜７及び画素電極４と、液晶層厚調整膜１８及び対向電極１６と、配向膜１５，２０との膜厚の合計値を差し引いた値であり、前記ゲート絶縁膜７の膜厚が０．２５μｍ、画素電極４の膜厚が０．０５μｍ、対向電極１６の膜厚が０．１７μｍ、配向膜１５，２０の膜厚がそれぞれ０．０５μｍであり、前記液晶層厚調整膜１８の膜厚（周縁部の盛り上がり部を除く中央部の膜厚）が２μｍである場合、前記画素の液晶層厚ｄは、ｄ＝ｄ０−２．５７μｍである。
【００９５】
また、前記樹脂遮光膜１７の膜厚を１μｍとし、柱状スペーサ２２の高さをｙμｍとすると、前記柱状スペーサ２２を前記樹脂遮光膜１７に対向電極１６と配向膜１５，２０とを介して当接させたときの両基板２，３の基板面間の間隔ｄ０は、ｄ０＝ｙμｍ＋１μｍ＋０．１７μｍ＋０．０５×２μｍ＝ｙ＋１．２７μｍになる。
【００９６】
そのため、この液晶表示素子の画素の液晶層厚ｄ（ｄ＝ｄ０−２．５７μｍ）は、（ｙ＋１．２７）−２．５７μｍである。
【００９７】
なお、前記柱状スペーサ２２は、前記ＴＦＴ５の厚さよりも高く、しかも前記樹脂遮光膜１７と液晶層厚調整膜１８との膜厚差に前記ゲート絶縁膜７と画素電極４と対向電極１６及び配向膜１５，２０の膜厚を加えた値よりも大きい高さを有していればよく、前記画素の液晶層厚ｄは、前記柱状スペーサ２２の高さを選択することにより任意に設定することができる。
【００９８】
例えば、前記液晶層厚調整膜１８の膜厚を上述したように２μｍとした場合、柱状スペーサ２２の高さをｙ＝２．３μｍとしたときの画素の液晶層厚ｄは１μｍ、柱状スペーサ２２の高さをｙ＝２．８μｍとしたときの画素の液晶層厚ｄは１．５μｍ、柱状スペーサ２２の高さをｙ＝３．２μｍとしたときの画素の液晶層厚ｄは２μｍである。
【００９９】
したがって、この液晶表示素子によれば、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜１７としたアクティブマトリックス型のものでありながら、画素の液晶層厚ｄを充分に小さくし、応答速度を速くすることができる。
【０１００】
なお、この実施例では、後基板２の基板面上に柱状スペーサ２２を設けているが、それと逆に、前基板３の内面に形成された樹脂遮光膜１７上に前記複数のスペーサ配置部にそれぞれ対応させて柱状スペーサ２２を設け、これらの柱状スペーサ２２を後基板２の基板面に当接させて画素の液晶層厚ｄを規定してもよい。
【０１０１】
また、上述した各実施例の液晶表示素子は、画素の液晶層厚ｄを小さくして応答速度を速くすることができるため、フィールドシーケンシャル液晶表示装置に好適であるが、白黒画像を表示する液晶表示装置に用いることもできる。
【０１０２】
さらに、上記各実施例の液晶表示素子は、ホモジニアス配向型のものであるが、この発明は、液晶分子をツイスト配向させたＴＮ（ツイステッドネマティック）またはＳＴＮ（スーパーツイステッドネマティック）型液晶表示素子、強誘電性または反強誘電性液晶表示素子等にも適用することができる。
【０１０３】
【発明の効果】
この発明の液晶表示素子は、一方の基板の内面に設けられた複数のＴＦＴあるいは複数のゲート配線とデータ配線のいずれかによりスペーサ部を形成し、他方の基板の内面に、前記一方の基板の内面に設けられた複数の画素電極に対応する部分を除いて形成された樹脂遮光膜と、前記樹脂遮光膜の形成面上に少なくとも前記複数の画素電極と前記スペーサ部とに対応させて形成された液晶層厚調整膜と、前記樹脂遮光膜及び液晶層厚調整膜を覆って形成された対向電極を設け、少なくとも前記樹脂遮光膜と液晶層厚調整膜と対向電極との積層膜とにより、前記スペーサ部に対応するスペーサ当接部を形成し、前記スペーサ部に前記スペーサ当接部を当接させて一対の基板を対向配置したものであるため、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【０１０４】
この発明の液晶表示素子において、前記スペーサ当接部は、前記樹脂遮光膜と液晶層厚調整膜と対向電極との積層膜の高さを調整するための絶縁膜をさらに有しているのが望ましく、このようにすることにより、前記画素の液晶層厚を任意に設定することができる。
【０１０５】
さらに、この液晶表示素子は、前記複数のゲート配線とデータ配線のいずれか一方の配線の予め定めた部分によりスペーサ部を形成し、液晶層厚調整膜を、前記複数の画素電極と前記スペーサ部とに対応させて形成した構成とするのが好ましく、このようにすることにより、画素の液晶層厚をさらに小さくすることができる。
【０１０６】
また、この発明の他の液晶表示素子は、一方の基板の内面に、この一方の基板の内面に設けられた複数の画素電極とＴＦＴとゲート配線及びデータ配線を避けて、前記一方の基板の基板面を露出させた複数のスペーサ配置部を形成するとともに、他方の基板の内面に、前記複数の画素電極にそれぞれ対応させて液晶層厚調整膜を設け、前記一方の基板の基板面上と前記他方の基板の内面に前記複数の画素電極に対応する部分を除いて形成された前記樹脂遮光膜上との一方に前記複数のスペーサ配置部にそれぞれ対応させて設けた柱状スペーサを、前記一方の基板の基板面と前記樹脂遮光膜の他方に当接させて一対の基板を対向配置したものであるため、カラーフィルタを備えず、しかも遮光膜を樹脂遮光膜としたアクティブマトリックス型のものでありながら、画素の液晶層厚を充分に小さくして応答速度を速くすることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例を示す液晶表示素子の一部分の平面図。
【図２】図１のＩＩ―ＩＩ線に沿う拡大断面図。
【図３】この発明の第２の実施例を示す液晶表示素子の一部分の平面図。
【図４】図３のＩＶ―ＩＶ線に沿う拡大断面図。
【図５】図３のＶ―Ｖ線に沿う拡大断面図。
【図６】この発明の第３の実施例を示す液晶表示素子の一部分の平面図。
【図７】図６のＶＩＩ―ＶＩＩ線に沿う拡大断面図。
【図８】図６のＶＩＩＩ―ＶＩＩＩ線に沿う拡大断面図。
【符号の説明】
１…液晶層、２，３…基板、４…画素電極、５…ＴＦＴ、１３…ゲート配線、１４…データ配線、１５…配向膜、１６…対向電極、１７…樹脂遮光膜、１８…液晶層厚調整膜、１９…高さ調整膜、２０…配向膜、２１…スペーサ配置部、２２…柱状スペーサ。
Claims (4)
- 液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、これらの薄膜トランジスタにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線が設けられ、前記複数の薄膜トランジスタあるいは前記複数のゲート配線とデータ配線のいずれかによりスペーサ部が形成されるとともに、他方の基板の内面に、前記複数の画素電極に対応する部分を除いて形成された樹脂遮光膜と、前記樹脂遮光膜の形成面上に少なくとも前記複数の画素電極と前記スペーサ部とに対応させて形成された液晶層厚調整膜と、前記樹脂遮光膜及び液晶層厚調整膜を覆って形成され前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極が設けられ、少なくとも前記樹脂遮光膜と液晶層厚調整膜と対向電極との積層膜とにより、前記スペーサ部に対応するスペーサ当接部が形成され、前記スペーサ部に前記スペーサ当接部を当接させて前記一対の基板が対向配置されていることを特徴とする液晶表示素子。
- スペーサ当接部は、樹脂遮光膜と液晶層厚調整膜と対向電極との積層膜の高さを調整するための絶縁膜をさらに有していることを特徴とする請求項１に記載の液晶表示素子。
- 複数のゲート配線とデータ配線のいずれか一方の配線の予め定めた部分によりスペーサ部が形成され、液晶層厚調整膜は、複数の画素電極と前記スペーサ部とに対応させて形成されていることを特徴とする請求項１または２に記載の液晶表示素子。
- 液晶層を挟んで対向する一対の基板の互いに向き合う内面のうち、一方の基板の内面に、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記複数の画素電極にそれぞれ接続された複数の薄膜トランジスタと、これらの薄膜トランジスタにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線が設けられ、他方の基板の内面に、前記複数の画素電極に対応する部分を除いて形成された樹脂遮光膜と、前記複数の画素電極にそれぞれ対応させて形成された液晶層厚調整膜と、前記樹脂遮光膜及び液晶層厚調整膜を覆って形成され前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極が設けられ、且つ、前記一方の基板の内面に、前記複数の画素電極と薄膜トランジスタとゲート配線及びデータ配線を避けて、前記一方の基板の基板面を露出させた複数のスペーサ配置部が形成されるとともに、前記一方の基板の基板面上と前記樹脂遮光膜上との一方に前記複数のスペーサ配置部にそれぞれ対応させて設けられた複数の柱状スペーサとを備え、前記複数の柱状スペーサを前記一方の基板の基板面と前記樹脂遮光膜の他方に当接させて前記一対の基板が対向配置されていることを特徴とする液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058371A JP4292829B2 (ja) | 2003-03-05 | 2003-03-05 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058371A JP4292829B2 (ja) | 2003-03-05 | 2003-03-05 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004271590A true JP2004271590A (ja) | 2004-09-30 |
| JP4292829B2 JP4292829B2 (ja) | 2009-07-08 |
Family
ID=33121494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003058371A Expired - Fee Related JP4292829B2 (ja) | 2003-03-05 | 2003-03-05 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4292829B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100795854B1 (ko) | 2005-12-23 | 2008-01-21 | 미쓰비시덴키 가부시키가이샤 | 액정표시 소자 |
| JP2009229667A (ja) * | 2008-03-21 | 2009-10-08 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2010039302A (ja) * | 2008-08-06 | 2010-02-18 | Sony Corp | 液晶表示装置、及びその製造方法 |
-
2003
- 2003-03-05 JP JP2003058371A patent/JP4292829B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100795854B1 (ko) | 2005-12-23 | 2008-01-21 | 미쓰비시덴키 가부시키가이샤 | 액정표시 소자 |
| JP2009229667A (ja) * | 2008-03-21 | 2009-10-08 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2010039302A (ja) * | 2008-08-06 | 2010-02-18 | Sony Corp | 液晶表示装置、及びその製造方法 |
| JP4683090B2 (ja) * | 2008-08-06 | 2011-05-11 | ソニー株式会社 | 液晶表示装置、及びその製造方法 |
| US8355108B2 (en) | 2008-08-06 | 2013-01-15 | Sony Corporation | Liquid-crystal display device and method of manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4292829B2 (ja) | 2009-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7050131B2 (en) | Liquid crystal display device having black seal pattern and external resin pattern, and method of fabricating the same | |
| US7084948B2 (en) | Liquid crystal display device having counter electrode covering the plurality of drain signal lines | |
| KR101031170B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 제조 방법 | |
| US8421973B2 (en) | Liquid crystal display device | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP4235576B2 (ja) | カラーフィルタ基板及びそれを用いた表示装置 | |
| KR100795854B1 (ko) | 액정표시 소자 | |
| US8071406B2 (en) | Array substrate and method of manufacturing the same | |
| US10025141B2 (en) | Display component and display device | |
| KR101256184B1 (ko) | 액정표시장치 | |
| JP5736895B2 (ja) | 横電界方式の液晶表示装置 | |
| KR100677015B1 (ko) | 액정 표시 장치, 액정 표시 장치의 제조 방법, 및 전자기기 | |
| JP3399882B2 (ja) | 液晶表示装置 | |
| JP2009151285A (ja) | 液晶表示装置及びその製造方法 | |
| KR101331901B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP4092898B2 (ja) | 液晶セル集合体 | |
| JP2004271590A (ja) | 液晶表示素子 | |
| JP2004093844A (ja) | 液晶装置、液晶装置の製造方法、電子機器 | |
| JP2004294799A (ja) | 液晶表示素子 | |
| US20080149933A1 (en) | Display panel | |
| JP2002328373A (ja) | 液晶セルおよび液晶セル集合体 | |
| JP4135344B2 (ja) | 液晶表示素子 | |
| JP4045950B2 (ja) | 液晶素子 | |
| JP2002350869A (ja) | 液晶表示素子 | |
| JP2004264606A (ja) | 液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081205 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |