JP4033855B2

JP4033855B2 - スイッチング電源制御用半導体装置およびそれを用いたスイッチング電源装置

Info

Publication number: JP4033855B2
Application number: JP2004318633A
Authority: JP
Inventors: 哲司山下
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-11-02
Filing date: 2004-11-02
Publication date: 2008-01-16
Anticipated expiration: 2024-11-02
Also published as: US20060092671A1; CN1770612A; JP2006136034A; KR20060052420A; US7285991B2; CN100499336C

Description

本発明は、スイッチング電源の出力電圧をスイッチング動作により制御するスイッチング電源制御用半導体装置およびそれを用いたスイッチング電源装置に関するものである。

従来から、家電製品等の一般家庭用機器には、その電源装置として、消費電力の低減化による電力効率の向上等の目的から、半導体（トランジスタなどのスイッチング素子）によるスイッチング動作を利用して出力電圧を制御（安定化など）するスイッチング電源制御用半導体装置を有するスイッチング電源装置が広く用いられている。

特に近年では、さらに地球温暖化防止対策の見地から、家電製品等の機器においては、それらの動作待機（スタンバイ）時における消費電力削減が注目され、スタンバイ時における消費電力がより低いスイッチング電源装置が強く要求されている。

この要求に応えるため、例えば、機器の通常動作状態（通常モード）における定格負荷時に電源供給するための主電源用のスイッチング電源装置と、それとは別個に独立させて、機器の待機動作状態（待機モード）におけるスタンバイ時に電源供給するためのスタンバイ専用のスイッチング電源装置とを設け、機器のスタンバイ時にはスタンバイ専用のスイッチング電源装置から電源供給し、定格負荷時には主電源用のスイッチング電源装置から電源供給するというように、機器の動作モードによって、２つのスイッチング電源装置を使い分ける電源システム等が開発されている。

この電源システムでは、２つのスイッチング電源装置（コンバータ）を必要とすることから、スイッチング電源制御用半導体装置等を含む回路全体のコストが高くなるという欠点があった。したがって、コストを抑えなければならない要請が強い場合等には、１つのスイッチング電源装置（コンバータ）で構成できる電源システムを採用することが多かった。この場合、このスイッチング電源装置としては、電源の効率およびノイズの面から部分共振型が多く用いられてきた。

しかし上記のようなスイッチング電源制御用半導体装置では、待機時などの軽負荷時には、スイッチング素子に流れる電流は低減されるようになっているが、スイッチング電源制御用半導体装置の内部回路電流はトランスを介して常に供給する必要がある。従って、スイッチング素子に流れる電流を含めてスイッチング電源に流れる電流をゼロにすることはできないため、無負荷時でも、ある大きさの電流が流れる。従って、無負荷時でも、スイッチング素子でのスイッチング動作によって損失が発生することになり、負荷が軽くなるほどこのスイッチング素子での損失の割合が大きくなる。その結果、スイッチング電源の電力効率が低下するため、電源の待機時の省電力化という要望を実現できないという問題がある。

このように、部分共振型のスイッチング電源装置では、一般的に軽負荷時には発振周波数が高くなるために、スイッチング損失が非常に大きくなり、待機モード（スタンバイモード）の電源効率が低下するといった問題点などがある。

上記のようなスタンバイモードにおける電源効率の低下問題に対する解消案（例えば、特許文献１を参照）として、電源の二次側の負荷状態をマイコンにより検出し、その信号を受け、待機モードに移行し、フィードバック制御により、商用周波数を基にして間欠発振する制御技術を取り入れている。この場合には、待機モード時における電源効率を改善するため、軽負荷となり出力電圧が上昇して所定値以上になるとスイッチング素子によるスイッチング動作を停止し、その後、出力電圧が下降して所定値以下になるとスイッチング素子によるスイッチング動作を再開するように、マイコンによりフィードバック制御を行っている。
特開２００２−３１５３３３号公報

しかしながら上記のような従来のスイッチング電源装置では、軽負荷時のスイッチング動作間欠時の発振周波数は、負荷状態に関係なく一定となっているため、軽負荷時におけるスイッチング素子の電流損失を十分低減できず、待機モードを含む広範囲な負荷領域で、十分に高い電力効率を得ることもできないため、低コスト化およびスイッチング電源の高効率化を妨げている。

本発明は、上記従来の問題点を解決するもので、軽負荷時におけるスイッチング素子の電流損失を低減して軽負荷時における消費電力をさらに削減することができ、待機モードを含む広範囲な負荷領域で、十分に高い電力効率を容易に得ることができ、低コストでスイッチング電源の電源効率をさらに改善することができるスイッチング電源制御用半導体装置を提供する。

上記の課題を解決するために、本発明の請求項１に記載のスイッチング電源制御用半導体装置は、直流の入力電圧をトランスの一次巻線を介してスイッチング素子に印加し、前記スイッチング素子のスイッチング動作により、前記トランスの二次巻線に発生した交流電流を整流平滑して得られた直流電圧を制御して、負荷に電力供給するスイッチング電源装置に用いられ、前記スイッチング素子のスイッチング動作を制御するためのスイッチング電源制御用半導体装置であって、前記トランスの三次巻線に発生した交流電圧から、前記スイッチング素子のスイッチング動作により発生する前記トランスのリセット状態を検出して、そのリセット状態を示すトランスリセット検出信号を出力するトランスリセット検出回路と、前記トランスの二次巻線に発生した交流電流に基づく前記直流電圧の変化を示す制御電流の電流値を電圧に変換するＩ−Ｖ変換器と、前記Ｉ−Ｖ変換器からの出力電圧の変化に基づいて、前記負荷への電力供給の大きさを示す負荷状態として軽負荷時を検出した場合に、前記スイッチング素子によるスイッチングの間欠動作を制御するための制御信号を出力する軽負荷時検出回路とを有する制御回路を具備し、前記トランスリセット検出回路からのトランスリセット検出信号、および前記軽負荷時検出回路からの制御信号に基づいて、前記スイッチング素子の制御電極を駆動し、前記間欠動作を制御しており、前記軽負荷時検出回路を、前記Ｉ−Ｖ変換器からの出力電圧が前記軽負荷時を検出するための軽負荷時検出下限電圧よりも小さくなったときに、前記スイッチング素子のスイッチング動作を停止し、前記Ｉ−Ｖ変換器からの出力電圧が前記軽負荷時を検出するための軽負荷時検出上限電圧よりも大きくなったときに、前記スイッチング素子のスイッチング動作を再開するように、前記間欠動作を制御するための制御信号を出力するよう構成し、前記制御回路に、前記軽負荷時検出回路からの制御信号によるスイッチング動作停止のタイミングを起点として、前記トランスリセット検出回路からのトランスリセット検出信号の有効期間とする時間を設定するトランスリセット検出時間設定回路と、前記トランスリセット検出時間設定回路のトランスリセット検出設定時間と前記軽負荷時検出回路からの制御信号によるスイッチング動作再開との各タイミングの前後関係に基づいて、前記スイッチング動作再開時におけるスイッチングオンのタイミングを制御するスイッチングオン制御手段とを設け、前記スイッチングオン制御手段を、前記トランスリセット検出時間設定回路によるトランスリセット検出設定時間以内に前記軽負荷時検出回路から前記スイッチング動作再開を示す制御信号の出力があった場合には、その制御信号出力後の前記トランスリセット検出回路からのトランスリセット検出信号のタイミングで、前記スイッチング動作再開時におけるスイッチングをオンするよう構成し、前記トランスリセット検出時間設定回路によるトランスリセット検出設定時間後に前記軽負荷時検出回路から前記スイッチング動作再開を示す制御信号の出力があった場合には、その制御信号の出力タイミングのみで、前記スイッチング動作再開時におけるスイッチングをオンするよう構成したことを特徴とする。

また、本発明の請求項２に記載のスイッチング電源制御用半導体装置は、請求項１に記載のスイッチング電源制御用半導体装置であって、前記トランスリセット検出時間設定回路のトランスリセット検出設定時間は、前記スイッチング動作停止期間における前記スイッチング素子のドレイン電圧波形を基に、使用負荷に応じた最適な時間として決定したことを特徴とする。

また、本発明の請求項３に記載のスイッチング電源制御用半導体装置は、請求項１ないし２のいずれかに記載のスイッチング電源制御用半導体装置であって、前記トランスリセット検出時間設定回路のトランスリセット検出設定時間後における状態保持は、前記スイッチング素子の制御電極を駆動する出力信号のタイミングでリセットするよう構成したことを特徴とする。

また、本発明の請求項４に記載のスイッチング電源制御用半導体装置は、請求項１ないし３のいずれかに記載のスイッチング電源制御用半導体装置であって、前記トランスリセット検出時間設定回路は、前記トランスリセット検出設定時間がコンデンサの容量値により設定され、前記トランスリセット検出設定時間のタイミングはＲＳフリップフロップを介して出力するよう構成したことを特徴とする。

また、本発明の請求項５に記載のスイッチング電源制御用半導体装置は、請求項１ないし４のいずれかに記載のスイッチング電源制御用半導体装置であって、前記トランスリセット検出時間設定回路のトランスリセット検出設定時間を任意に設定するための時間変更用端子を設けたことを特徴とする。

また、本発明の請求項６に記載のスイッチング電源制御用半導体装置は、請求項５に記載のスイッチング電源制御用半導体装置であって、前記時間変更用端子とグランド間に、前記トランスリセット検出時間設定回路のトランスリセット検出設定時間を任意に設定するためのコンデンサを接続したことを特徴とする。

また、本発明の請求項７に記載のスイッチング電源制御用半導体装置は、請求項１ないし６のいずれかに記載のスイッチング電源制御用半導体装置であって、前記スイッチング素子と前記制御回路とを同一の半導体基板上に集積化し、前記半導体基板上に、少なくとも、前記入力電圧を前記トランスの一次巻線を介して前記スイッチング素子へ入力するためのスイッチング素子入力端子と、前記スイッチング素子のスイッチング動作により得られたスイッチング電流を出力するためのスイッチング素子出力端子と、前記制御回路に前記スイッチング素子のスイッチング動作により前記トランスの三次巻線に発生した電流に基づく直流電圧を供給するための電源端子と、前記スイッチング素子によるスイッチングの間欠動作を制御する制御信号を入力するための制御端子と、前記トランスリセット検出回路に前記トランスリセット検出用の信号を印加するためのトランスリセット検出用端子とを、外部接続端子として設けたことを特徴とする。

また、本発明の請求項８に記載のスイッチング電源装置は、直流の入力電圧をトランスの一次巻線を介してスイッチング素子に印加し、前記スイッチング素子を請求項１ないし７のいずれかに記載のスイッチング電源制御用半導体装置で制御してスイッチング動作を行うことより、前記トランスの二次巻線に発生した交流電流を整流平滑して得られた直流電圧を制御して、負荷に電力供給することを特徴とする。

以上により、間欠動作の停止期間に、予め設定されたトランスリセット検出時間設定回路の設定時間以内に、軽負荷時検出回路から復帰制御信号が出力された場合には、その復帰制御信号出力後のトランスリセット検出信号波形のタイミングで、スイッチング素子がオンするように制御することにより、軽負荷時における間欠スイッチング動作中の共振用コンデンサによるスイッチング電力損失を軽減することができる。

以上のように本発明によれば、間欠動作の停止期間に、予め設定されたトランスリセット検出時間設定回路の設定時間以内に、軽負荷時検出回路から復帰制御信号が出力された場合には、その復帰制御信号出力後のトランスリセット検出信号波形のタイミングで、スイッチング素子がオンするように制御することにより、軽負荷時における間欠スイッチング動作中の共振用コンデンサによるスイッチング電力損失を軽減することができる。

そのため、軽負荷時におけるスイッチング素子の電流損失を低減して軽負荷時における消費電力をさらに削減することができ、待機モードを含む広範囲な負荷領域で、十分に高い電力効率を容易に得ることができ、低コストでスイッチング電源の電源効率をさらに改善することができる。

以下、本発明の実施の形態を示すスイッチング電源制御用半導体装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のスイッチング電源制御用半導体装置を説明する。

図１は本実施の形態１のスイッチング電源制御用半導体装置の一構成例を示す回路図である。図２は本実施の形態１のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の一構成例を示す回路図である。

図１に示すスイッチング電源制御用半導体装置５１には、制御端子５０から流出する電流をＩ−Ｖ変換器２９により電圧変換した出力電圧ＶＥＡＯが与えられる軽負荷時検出回路３２が設けられている。この軽負荷時検出回路３２には、軽負荷時検出用比較器３０が設けられている。軽負荷時検出用比較器３０のマイナス入力としては、Ｉ−Ｖ変換器２９から出力される出力電圧ＶＥＡＯが与えられており、プラス入力としては、基準電圧源３１から出力される基準電圧ＶＲが与えられている。軽負荷時検出用比較器３０は、入力される出力電圧ＶＥＡＯと基準電圧ＶＲとを比較して、出力電圧ＶＥＡＯが基準電圧ＶＲを下回った場合に、所定の出力信号ＶＯ１を、インバータ３３を介して、ＡＮＤ回路１７、１９、および間欠停止時にそのタイミングを起点としてトランスリセット検出回路１３からのトランスリセット検出信号の有効期間とする時間を設定するトランスリセット検出時間設定回路５２に出力するようになっている。また、軽負荷時検出用比較器３０の出力信号ＶＯ１は、基準電圧源３１にも与えられており、基準電圧源３１は、軽負荷時検出用比較器３０の出力信号ＶＯ１を受けて出力電圧ＶＲが変化するようになっている。

ＡＮＤ回路１９には、トランスリセット検出端子４９の電圧を検出してトランスリセット検出回路１３から出力されるトランスリセット検出信号がクロック信号として、他の入力信号として与えられており、ＡＮＤ回路１９の出力が、ワンショットパルス形態のトランスリセットパルスを発生するトランスリセットパルス発生回路２１に与えられている。軽負荷時検出時、つまり、スイッチング素子１の停止時には、その停止時間によって共振動作の振幅が小さくなり、トランスリセット信号を検出できなくなる恐れがあるため、トランスリセットパルス発生回路２１が働かないようにしている。

また、軽負荷時検出比較器３０の出力ＶＯ１は、インバータ３３およびＡＮＤ回路１７を介して間欠終了パルス発生回路２０に入力されているが、停止期間終了後、間欠終了パルス発生回路２０の出力がＯＲ回路３４に入力され、その出力信号は、ＲＳフリップフロップ３５のセット信号として入力される。ＲＳフリップフロップ３５の出力信号はＮＡＮＤ回路４４に入力され、その出力は、ゲートドライバ４５を通してスイッチング素子（パワーＭＯＳＦＥＴ）１のゲートに出力される。このように、軽負荷時検出比較器３０により、待機状態である軽負荷状態を検出すると、トランスリセット検出回路１３を動作しないようにし、間欠終了パルス発生回路２０の出力信号によりスイッチング素子１のスイッチングを再開させるようにスイッチング制御される。

このスイッチング電源制御用半導体装置５１では、パワーＭＯＳＦＥＴなどによるスイッチング素子１とスイッチング素子１のスイッチング制御を行うための制御回路が同一の半導体基板上に集積化されており、スイッチング素子１の入力端子４６と出力端子４７、スイッチング電源制御用半導体装置５１の起動電圧検出用端子および制御回路の電源端子４８、制御信号を入力するための制御端子５０、トランス１０３のバイアス巻線（三次巻線）電圧検出用端子（トランスリセット検出端子）４９の５端子で構成されている。

レギュレータ６はスイッチング素子１の入力端子４６、起動電圧検出用端子４８および制御回路およびゲートドライバ用基準電源（内部回路基準電源）８との間に接続されており、スイッチング素子１の入力端子４６の電圧が一定値以上になったときに、スイッチング電源制御用半導体装置５１の内部回路電流を供給して、比較器９により、スイッチング電源制御用半導体装置５１の制御回路およびゲートドライバ基準電源８の電圧が一定値になるように制御している。

起動／停止回路用比較器７の出力は、ＮＡＮＤ回路４４へ入力され、その出力信号はゲートドライバ４５を通してスイッチング素子１のゲートに出力されており、端子４８の電圧の大きさによって、スイッチング素子１の発振および停止を制御している。

２２はクランプ回路であり、制御端子５０に接続されており、スイッチング電源制御用半導体装置５１の外部にフォトトランジスタ１１０などが接続されるため、一定電位に設定されている。

２９はＩ−Ｖ変換器であり、制御端子５０から流出する電流を電圧に内部変換する。トランス１０３のバイアス巻線１０３ｃの電圧を検出する端子４９には、ハイサイドクランプ回路１２およびローサイドクランプ回路１１が接続され、スイッチング電源制御用半導体装置５１の内部に入力される電圧を制限している。ただし、これらクランプ回路は必ずしも必要であるという訳ではない。また、端子４９にはトランスリセット検出回路１３が接続されており、ワンショットパルス（トランスリセットパルス）発生回路２１により、スイッチング素子１のターンオン信号のタイミングを決定している。

１０はスタートパルス（起動パルス）発生回路であり、比較器７の出力信号、つまり、起動信号により出力を発生し、ＯＲ回路３４を通して、ＲＳフリップフロップ３５のセット端子に入力され、その出力ＱはＮＡＮＤ回路４４へ入力される。

起動後は、スタートパルス信号、そして通常動作中は、ワンショット（トランスリセット）パルス信号により、ＯＲ回路３４を介して、ＲＳフリップフロップ３５の出力信号ＱがＨとなり、スイッチング素子１をターンオン状態にする。

スイッチング素子１がオン後、スイッチング素子１に流れる電流とスイッチング素子１のオン抵抗による電圧、つまり、オン電圧がドレイン電流検出用比較器４１のプラス側に入力され、この電圧がマイナス側の電位よりも高くなった時にオン時ブランキングパルス発生回路４２とのＡＮＤ回路４３を介し、ＲＳフリップフロップ３５のリセット信号として入力され、スイッチング素子１はターンオフする。つまり、スイッチング素子１のオン抵抗を検出することにより、ドレイン電流の制限を行っている。

また、ドレイン電流検出用比較器４１のマイナス側には、クランプ回路３６と制御端子５０から流出する電流に対応してＩ−Ｖ変換器２９により内部変換した出力電圧ＶＥＡＯとに基づいて、定電流源３７およびＰ型ＭＯＳＦＥＴ３８により生成された電圧が印加されており、クランプ回路３６でドレイン電流の上限（最大ドレイン電流）を制限して、Ｉ−Ｖ変換器２９からの出力電圧ＶＥＡＯのレベルにより、スイッチング素子１のドレイン電流を変化させることができる。つまり、制御端子５０からの流出電流が増加するほどＩ−Ｖ変換器２９の出力電圧ＶＥＡＯが低下するため、ドレイン電流検出用比較器４１のマイナス側の電位が低下し、その結果として、スイッチング素子１のドレイン電流は低下することになる。

このように、制御端子５０からの流出電流に応じてＩ−Ｖ変換器２９により電圧変換された出力電圧ＶＥＡＯと、端子４９に印加されたトランス１０３のバイアス巻線１０３ｃの電圧波形からトランスリセット検出回路１３が検出したスイッチング素子１のターンオンのタイミング信号とに基づいて、トランスリセットパルス発生回路２１が発生したワンショットパルス信号によって、スイッチング素子１のオン／オフ期間は決定される。

このスイッチング電源装置では、商用の交流電源が、ダイオードブリッジなどの整流器１０１により整流されて、入力コンデンサ１０２にて平滑化されることにより、直流電圧ＶＩＮとされて、電力変換用のトランス１０３に与えられている。電力変換用のトランス１０３は、一次巻線１０３ａと二次巻線１０３ｂと三次巻線（バイアス巻線として使用）１０３ｃを有しており、直流電圧ＶＩＮが一次巻線１０３ａに与えられる。

トランス１０３の一次巻線１０３ａに与えられた直流電圧ＶＩＮは、スイッチング電源制御用半導体装置５１内のスイッチング素子１によりスイッチングされる。そして、そのスイッチング素子１のスイッチング動作によって、トランス１０３の二次巻線１０３ｂに電流が取り出される。二次巻線１０３ｂに取り出された電流は、二次巻線１０３ｂに接続されたダイオード１０４およびコンデンサ１０５により、整流および平滑化され、出力電圧Ｖｏによる直流電力として負荷１０９へ供給される。

コンデンサ１０５の両端には、例えばＬＥＤ１０７およびツェナーダイオード１０８で構成された出力電圧検出回路１０６が接続されており、出力電圧Ｖｏを安定化させるための帰還信号を、スイッチング電源制御用半導体装置５１の制御端子５０に接続されている一次側のフォトトランジスタ１１０へ出力している。

また、トランス１０３の三次巻線１０３ｃは、抵抗１１６を介してトランスリセット検出端子（バイアス巻線電圧検出用端子）４９、およびダイオード１１２を介して起動電圧検出用端子４８に接続されている。また、コンデンサ１１１は、端子４８が急激に低下しないようにするもの、つまり、安定化させるものであり、端子４９に接続された抵抗器１１６およびコンデンサ１１７は、遅延時間を生成するためであり、これらにより端子４９への印加電圧波形からトランスリセット検出回路１３によりトランスリセット信号を検出するタイミングを調整している。スイッチング素子１の入出力端子４６、４７間に接続されたコンデンサ１１８は、トランス１０３との共振によるリンギングの大きさおよび周期を決定するためのものである。

以上のように、軽負荷時に間欠制御を行うことにより、スイッチング素子１によるスイッチングロスを抑え、軽負荷時の電源効率を改善することができるが、従来例では、負荷の状態に関わらず、間欠動作の復帰信号で復帰パルス（間欠停止終了パルス）により、スイッチングを再開してしまう。

間欠動作に入りスイッチング素子１である内蔵パワーＭＯＳＦＥＴが停止（オフ）中には、トランスの一次側Ｌ（インダクタンス）とＤ−Ｓ間の容量（ＭＯＳ自身の容量および外付容量の総和）との共振により、スイッチング素子１のドレイン電圧はリンギング動作を行っている。

ここで負荷が非常に軽くなり、間欠動作の停止期間が長い場合には、リンギングが減衰し、ドレイン電圧は振動中心付近の電圧になっており、復帰信号により、パワーＭＯＳＦＥＴ１がオンした時には、Ｄ−Ｓ間容量による大きなロスが発生する。そのロスは、ＣＶ^２／２で表わされるため、ドレイン電圧のレベルが高い場合や容量Ｃが大きい場合に、このロスは顕著になる。しかし、停止期間が長い場合には、停止期間が長いことによるスイッチングロスの低減効果が大きいのと、復帰後は、擬似（部分）共振動作を行い、ドレイン電圧のボトム（零ボルト）でオンするため、ＣＶ^２／２で表わされるロスは無視できるほどになる。つまり、間欠動作復帰後のリンギング波形の一発目だけが、ドレイン電圧や外付Ｃによるロスを発生する。

しかし、間欠の停止期間が短く停止・復帰が短時間で繰り返されるような場合、上記ＣＶ^２／２で表わされるロスは非常に大きくなり、せっかく間欠動作制御により、軽負荷時の電源効率を改善しているにもかかわらず、ロスが大きくなってしまう可能性がある。

そのため図１に示すように、間欠動作によりスイッチング素子（パワーＭＯＳＦＥＴ）１のスイッチング動作が停止したタイミングを起点として、トランスリセット検出回路１３からのトランスリセット検出信号に対してその信号の有効期間とする時間、つまり、軽負荷時検出回路３２からの間欠停止信号により、その時点からトランスリセット検出時間設定回路５２が作動し、トランスリセット検出時間設定回路５２に設定されたトランスリセット検出信号の有効期間とする時間内に、間欠復帰信号が出力されれば、そのスイッチング復帰信号でスイッチング素子（パワーＭＯＳＦＥＴ）１がオンするのではなく、復帰信号後に入力されたトランスリセット検出回路１３からのトランスリセット検出信号を有効とし、そのトランスリセット検出信号のタイミングでスイッチング素子（パワーＭＯＳＦＥＴ）１をターンオンするようにする。

この制御は、間欠動作中の復帰停止が短時間で繰り返される時に有効であり、このように制御することで、間欠停止時点からトランスリセット検出時間設定回路５２に設定された時間内であってリンギングの減衰が小さい段階でも、ドレイン電圧のボトムでオンすることができるため、ＣＶ^２／２で表わされるロスをさらに低減することができる。

なお、トランスリセット検出時間設定回路５２のリセットは、復帰後にゲートドライバ４５の出力がＨとなった時に行うようにする。こうすることで、復帰後にスイッチング素子（パワーＭＯＳＦＥＴ）１がターンオンするまでは、トランスリセット検出時間設定回路５２の出力を固定することができる。

このように構成されたスイッチング電源制御用半導体装置５１およびスイッチング電源装置の軽負荷時における動作を説明する。なお、このスイッチング電源装置は、部分共振動作を利用したリンギングチョークコンバータ（ＲＣＣ）であり、本実施の形態１を説明するための一構成例である。

図３は本実施の形態１のスイッチング電源制御用半導体装置における基準電圧源の動作を説明するためのタイムチャートである。図４は本実施の形態１のスイッチング電源制御用半導体装置における基準電圧源の内部回路の一構成例を示す回路図である。図５は本実施の形態１のスイッチング電源制御用半導体装置およびそのスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作を説明するためのタイムチャートである。

整流器１０１に商用電源からの交流電源が入力されると、整流器１０１とコンデンサ１０２とにより、整流および平滑化されて、直流電圧ＶＩＮに変換される。この直流電圧ＶＩＮがトランス１０３の一次巻線１０３ａに印加される。そして、直流電圧ＶＩＮが一定値以上になると、スイッチング電源制御用半導体装置５１内のレギュレータ６を介して、コンデンサ１１１に充電電流が流れ、スイッチング電源制御用半導体装置５１の端子４８の電圧が起動／停止用比較器７で設定された起動電圧に達すると、スイッチング素子１によるスイッチング動作の制御が開始される。

起動／停止用比較器７の出力信号を基に起動パルス発生回路１０によりスタートパルス（起動パルス）が発生し、スイッチング素子１がターンオンする。また、二次側の出力は、起動時低いため、出力電圧検出回路１０６のツェナーダイオード１０８には電流が流れないためフォトトランジスタ１１０には電流が流れない。したがって、Ｉ−Ｖ変換器２９の出力電圧ＶＥＡＯはクランプ回路３６よりも高いレベルとなり、ドレイン電流検出用比較器４１のマイナス側は、クランプ回路３６で決まる電圧に設定されている。起動パルス発生回路１０によりスタートパルスが発生し、スイッチング素子１がターンオンすると、スイッチング素子１に電流が流れ、オン抵抗との積で決まるオン電圧がドレイン電流検出用比較器４１のプラス側に入力されるが、マイナス側で決まる電圧以上上昇すると、ＲＳフリップフロップ３５のリセット端子信号にＨが入力され、スイッチング素子１はターンオフする。

この後、トランス１０３の一次側１０３ａのインダクタンスとコンデンサ１１８およびスイッチング素子１の入出力間容量で決定される共振動作により、トランス１０３の三次巻線（バイアス巻線）１０３ｃの電圧が正から負、つまり、スイッチング素子１の入力端子４６の電圧が低下したときに、トランスリセット検出回路１３により、トランスリセットパルス発生回路２１からのワンショットパルス信号がＯＲ回路３４を介して、ＲＳフリップフロップ３５のセット端子にＨが入力され、スイッチング素子１はターンオンする。

なお、トランス１０３の三次巻線（バイアス巻線）１０３ｃと端子４９との間に接続された抵抗器１１６およびコンデンサ１１７により、トランスリセット検出回路１３の検出時間を調整し、スイッチング素子１の入力端子４６の電圧が略零ボルトになったポイントでスイッチング素子１をターンオンするようにしている。

以上のようなスイッチング動作が繰り返されて、出力電圧Ｖｏが上昇していくが、出力電圧検出回路１０６で設定された電圧以上になると、ＬＥＤ１０７が導通し、フォトトランジスタ１１０に電流が流れ、スイッチング電源制御用半導体装置５１の制御端子５０から電流が流出する。この流出電流の大きさで、Ｉ−Ｖ変換器２９の出力電圧ＶＥＡＯが低下するため、ドレイン電流検出用比較器４１のマイナス側が低下するため、スイッチング素子１のドレイン電流は減少する。このように、スイッチング素子１のオンデューティは適切な状態に変化していく。つまり、スイッチングは、トランスリセット検出回路１３からの出力信号により、トランスリセットパルス発生回路２１から出力されたワンショットパルスによりターンオンし、スイッチング素子１のオンデューティは制御端子５０から流出する電流により決定される。

すなわち、負荷１０９への電流供給が小さい軽負荷時には、スイッチング素子１に電流ＩＤＳが流れる期間が短くなり、重負荷時には、スイッチング素子１に電流ＩＤＳが流れる期間が長くなる。

このように、スイッチング電源制御用半導体装置５１は、スイッチング電源装置の負荷１０９に供給される電力に応じて、スイッチング素子１のドレイン電流ＩＤＳを制御し、オンデューティを変化させるといった制御を行う。また、スイッチング素子１のターンオンするタイミングは、共振動作中にスイッチング素子１の入力電圧が最も低下したときに出力するように設定されているため、オン時のスイッチングロスがほとんどない。つまり、オン時のスイッチングロスを無視できるような部分共振動作を行う。このような動作を行うことで、通常動作時の高効率化および低ノイズ化を実現することができる。

軽負荷時検出用比較器３０は、制御端子５０から流出する電流をＩ−Ｖ変換器２９により電圧変換した出力電圧ＶＥＡＯと基準電圧源３１の出力電圧ＶＲとを比較する。基準電圧源３１の出力電圧ＶＲは、当初、軽負荷時検出下限電圧ＶＲ１となっている（図５の定格負荷）。スイッチング電源装置の出力に接続された負荷１０９への電流供給が小さくなる待機時の場合等においては、負荷への供給電流が低下すると、出力電圧Ｖｏが上昇し（図５の負荷変動状態）、ＬＥＤ１０７によるフォトトランジスタ１１０の電流が増加する。この電流により制御端子５０から流出する電流が増加するため、式（１）に従って、Ｉ−Ｖ変換器２９の変換電圧ＶＥＡＯが下降する。

ＶＥＡＯ＝Ｖ０−Ｒ×Ｉ・・・・（１）

ここで、Ｖ０は予め設定された基準電圧源２８による基準電圧、Ｒは抵抗器２７の抵抗値、Ｉは制御端子５０から流出する電流を内部のミラー回路２３〜２６により変換された抵抗器２７を流れる電流値である。

したがって、上記式（１）から、制御端子５０からの流出電流が増加するほどＩ−Ｖ変換器２９の出力電圧ＶＥＡＯは低下する。これに伴い、ドレイン電流検出用比較器４１の基準電源（マイナス側）が低下し、スイッチング素子１のドレイン電流は徐々に低下して負荷１０９への電力供給は低下していく。そして、このＩ−Ｖ変換器２９の変換電圧ＶＥＡＯが軽負荷時検出下限電圧ＶＲ１よりも小さくなると、軽負荷時検出状態となり、図３に示すように、軽負荷時検出用比較器３０の出力信号ＶＯ１は、ローレベルからハイレベルに変化する。

これにより、インバータ３３を通ったＡＮＤ回路１９の出力はローレベルになり、トランスリセットパルス発生回路２１のワンショットパルス信号が出力されないため、スイッチング素子１のスイッチング動作が停止する。このとき同時に、軽負荷時検出用比較器３０の出力信号ＶＯ１を受けて、基準電圧源３１の出力電圧ＶＲは、軽負荷時検出下限電圧ＶＲ１から軽負荷時検出上限電圧ＶＲ２へ変更される（図５の待機状態（１））。

スイッチング素子１によるスイッチング動作が停止して、スイッチング素子１がオフ状態になると、スイッチング素子１には電流が流れない状態になる。これにより、負荷１０９への電力供給がなくなるため、負荷１０９への出力電圧Ｖｏは徐々に低下する。これにより、Ｉ−Ｖ変換器２９の出力電圧ＶＥＡＯが徐々に上昇するが、基準電圧源３１の出力電圧は、軽負荷時検出下限電圧ＶＲ１よりも高い軽負荷時検出上限電圧ＶＲ２になっているため、図３に示すように、スイッチング素子１によるスイッチング動作が直ちに再開されることはない。

そして、図３に示すように、さらに負荷１０９への出力電圧Ｖｏが低下して、Ｉ−Ｖ変換器２９の出力電圧ＶＥＡＯが軽負荷時検出上限電圧ＶＲ２より上昇した時には、軽負荷時検出用比較器３０の出力信号ＶＯ１はローレベルとなり、その信号を受け、インバータ３３を通った間欠終了パルス発生回路２０の信号が出力される。そしてこの出力信号により、スイッチング素子１のスイッチング動作が再開する。同時に、ＡＮＤ回路１９により作用が無効となっていたトランスリセット検出回路１３からのトランスリセット検出信号が有効となり、トランスリセットパルス発生回路２１のワンショットパルス出力信号により、スイッチング素子１は通常の部分共振型のオンオフ動作が再開（図５の定格負荷）される。

またこのとき同時に、図３に示すように、基準電圧源３１の出力電圧ＶＲは、待機時（軽負荷時）検出上限電圧ＶＲ２から待機時（軽負荷時）検出下限電圧ＶＲ１へ変更される。スイッチング素子１によるスイッチング動作が再開されると、スイッチング素子１のオンデューティは、軽負荷時検出時のオンデューティよりも広くなっているため、負荷１０９への電力供給は過剰となり、再び負荷への出力電圧Ｖｏが上昇し、Ｉ−Ｖ変換器２９の出力電圧ＶＥＡＯが低下する。そして再び軽負荷時検出されると、スイッチング素子１のオンオフの繰り返しによるスイッチング動作が停止する。

このように、基準電圧源３１からの出力電圧ＶＲが、軽負荷時検出することによって、軽負荷時検出下限値ＶＲ１から軽負荷時検出上限値ＶＲ２へと変化するため、待機時を検出している間は、スイッチング素子１のオンオフ動作を繰り返すスイッチング制御は、停止と再開とが繰り返されるといった間欠発振状態（間欠スイッチング動作）となる。

負荷１０９への出力電圧Ｖｏは、この間欠発振の停止期間中に低下するが、この低下の度合いは負荷１０９への供給電流に依存する。つまり、負荷１０９で消費される電流が小さくなるほど負荷１０９の出力電圧Ｖｏの低下が緩やかになり、間欠発振の停止期間は負荷１０９で消費される電流が小さいほど長くなるため、負荷が軽くなればなるほど、スイッチング素子１のスイッチング動作が減少することになる。

図４に示す基準電圧源３１は、基準電圧源３１の出力電圧ＶＲを決定するための定電流源３００と定電流源３０１および抵抗３０３と、Ｐ型ＭＯＳＦＥＴなどのスイッチング素子３０２およびインバータ回路３０４とで構成されている。

定電流源３００は、定電流Ｉ１を供給し、抵抗器３０３に接続されている。また、定電流源３０１は定電流Ｉ２を供給し、スイッチ素子（Ｐ型ＭＯＳＦＥＴ）３０２を介して抵抗器３０３に接続されている。スイッチング素子３０２のゲートなどの入力端子には、軽負荷時検出用比較器３０の出力信号ＶＯ１がインバータ回路３０４を介して入力される。また、定電流源３００および定電流源３０１と抵抗３０３で作られる電圧が、基準電圧源３１の出力電圧ＶＲとして出力され、軽負荷時検出用比較器３０のプラス側端子へ入力されるようになっている。

このように構成された軽負荷時検出回路３２の動作を以下に説明する。
図３に示すように、軽負荷時検出前状態においては、軽負荷時検出用比較器３０の出力信号ＶＯ１はローレベル（ＬＯＷ）となっているため、スイッチ素子３０２はオフとなる。従って、この時の基準電圧源２３の出力信号ＶＲ、すなわち軽負荷時検出下限電圧ＶＲ１は式（２）で表される。

ＶＲ１＝Ｒ１×（Ｉ１）・・・・（２）

一方、軽負荷時検出状態になると、軽負荷時検出用比較器３０の出力信号ＶＯ１はハイレベル（ＨＩＧＨ）となるため、スイッチ素子３０２がオンとなり、定電流源３０１から供給される電流Ｉ２も抵抗３０３へ流れることになる。従って、この時の基準電圧源３１の出力信号ＶＲ、すなわち軽負荷時検出上限電圧ＶＲ２は式（３）で表される。

ＶＲ２＝Ｒ１×（Ｉ１＋Ｉ２）・・・・（３）

以上により、図３に示すように、軽負荷時検出用比較器３０の出力信号ＶＯ１に応じて、基準電圧源３１の出力電圧ＶＲが軽負荷時検出下限電圧ＶＲ１となったり、軽負荷時検出上限電圧ＶＲ２となったりすることで、待機時の間欠発振状態を作り出すことができる。

なお、本実施の形態１では、軽負荷時検出用比較器３０の出力信号ＶＯ１に応じて、基準電圧源３１の出力電圧設定用の定電流値を変化させるようになっているが、軽負荷検出用比較器３０の出力信号ＶＯ１に応じて、基準電圧源３１の出力電圧設定用の抵抗値を変化させるようにしても良い。

次に、トランス１０３の二次巻線１０３ｂからの直流出力側に接続される負荷状態を、定格負荷時、待機状態（１）時、待機状態（２）時とに場合分けして、各波形に対応する動作を説明する。

図６は本実施の形態１のスイッチング電源制御用半導体装置における定格負荷時のスイッチング開始動作を示す波形図である。図７は本実施の形態１のスイッチング電源制御用半導体装置における待機状態（１）のスイッチング開始動作を示す波形図である。図８は本実施の形態１のスイッチング電源制御用半導体装置における待機状態（２）のスイッチング開始動作を示す波形図である。

まず図６では、通常の擬似共振動作時の様子を表わしており、間欠動作に入っていないため、基準電圧源３１の出力電圧はＶＲ１となっており、トランスリセット検出時間設定回路５２の出力信号ＣＴＯＵＴはＬレベルであり、トランスリセット検出回路１３からのトランスリセット検出信号の有効期間である。

また図７では、間欠動作には入っているが、停止から復帰までの期間（停止期間）が短いような負荷状態の場合を表わしており、トランスリセット検出時間設定回路５２に予め設定されたトランスリセット検出設定時間に達していないため、トランスリセット検出時間設定回路５２の出力信号ＣＴＯＵＴはＬレベルのままの状態であり、復帰信号が出た場合、この復帰信号後に入力されたトランスリセット検出信号（トランスリセットパルス信号）でパワーＭＯＳＦＥＴ１がターンオンしている。このように、間欠動作に入っているにもかかわらず、ボトムオン、つまり、擬似共振動作が可能となっている。

また図８では、停止期間が長く、トランスリセット検出時間設定回路５２に予め設定されたトランスリセット検出設定時間よりも停止期間が長い場合を表わしており、この場合、復帰信号のタイミングでは、すでにトランスリセット検出時間設定回路５２の出力信号ＣＴＯＵＴはＨレベルになっているため、復帰信号のみでパワーＭＯＳＦＥＴ１がターンオンするようになる。

なお、図１でも説明したが、トランスリセット検出時間設定回路５２のリセットはスイッチング素子１のゲート信号により行うが、このゲート信号によりトランスリセット検出時間設定回路５２がリセットされるまでは、トランスリセット検出時間設定回路５２の出力状態が保持される。

なお、上記のトランスリセット検出時間設定回路５２のトランスリセット検出設定時間は、スイッチング動作停止期間におけるスイッチング素子１のドレイン電圧波形を基に、間欠動作中のスイッチング素子１における消費電力が予め決めた所定値以下になるように、使用負荷に応じた最適な設定時間をトランスリセット検出信号の有効期間として決定している。
以上のように、間欠スイッチング動作とトランスリセット検出時間設定回路によるドレイン電圧のボトムオンにより、従来よりも更に軽負荷時の電源効率を改善することができる。
図９は本実施の形態１のスイッチング電源制御用半導体装置におけるトランスリセット検出時間設定回路５２の一構成例を示す回路図である。図９において、インバータ３３の出力信号がＬの時、つまり、間欠停止状態ではなく通常状態では、Ｐ型ＭＯＳＦＥＴ４０３がオンしているため、ノード５９の電位はＨになっている。また、そのためインバータ４０６の出力はＬになっており、ＲＳフリップフリップのセット信号はＬであるので、出力ＱもＬである。次に、間欠停止状態になると、インバータ３３の出力信号がＨになるため、以下の式（４）で表される遅延時間後にＲＳフリップフロップ４０７のセット信号はＨになる。

ｔ＝Ｃ×Ｖ÷Ｉ２・・・・（４）

ここで、Ｖはインバータ４０６がＨからＬに切り替わる閾値、Ｃはコンデンサ４０５の容量値である。

なお、Ｎ型ＭＯＳＦＥＴ４０１と４０２のミラー比をＭ、定電流４００の電流をＩ１、コンデンサ４０５の容量をＣとすると、Ｉ２は、式（５）で表される。

Ｉ２＝Ｍ×Ｉ１・・・・（５）

式（４）からわかるように、コンデンサ４０５の容量を大きく、あるいは、定電流Ｉ２を小さくすると遅延時間ｔが長くなる。
（実施の形態２）
本発明の実施の形態２のスイッチング電源制御用半導体装置を説明する。

図１０は本実施の形態２のスイッチング電源制御用半導体装置の一構成例を示す回路図である。図１１は本実施の形態２のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の一構成例を示す回路図である。このスイッチング電源制御用半導体装置５１では、トランスリセット検出時間設定回路５２のトランスリセット検出設定時間を任意に設定できるようにするための端子５３（図９のノード５９に対応）が設けられており、設定時間変更手段である外付けのコンデンサ１１９を端子５３とグランド４７間に接続できるようになっている。その他の構成は、図１に示すスイッチング電源制御用半導体装置５１の構成と同様になっている。

端子５３の外部に接続するコンデンサ１１９の容量値を変更することによって、スイッチング電源装置において、あらゆる待機時負荷状態に応じて最適に調整することが可能である。

また、この実施の形態の構成例では、外部のコンデンサ容量を変更し、最適なトランスリセット検出時間を設定したが、内部の定電流Ｉ１を変化させ定電流Ｉ１により最適時間を決定することも可能である。

本発明のスイッチング電源制御用半導体装置は、軽負荷時におけるスイッチング素子の電流損失を低減して軽負荷時における消費電力をさらに削減することができ、待機モードを含む広範囲な負荷領域で、十分に高い電力効率を容易に得ることができ、低コストでスイッチング電源の電源効率をさらに改善することができるものであり、商用電源からの交流電源を機器に必要とされる直流電源へ変換するＡＣ−ＤＣスイッチング電源等に有効に適応させることができる。

本発明の実施の形態１のスイッチング電源制御用半導体装置の一構成例を示す回路図同実施の形態１のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の一構成例を示す回路図同実施の形態１のスイッチング電源制御用半導体装置における基準電圧源の動作を説明するためのタイムチャート同実施の形態１のスイッチング電源制御用半導体装置における基準電圧源の内部回路の一構成例を示す回路図同実施の形態１のスイッチング電源制御用半導体装置およびそのスイッチング電源制御用半導体装置を備えたスイッチング電源装置の動作を説明するためのタイムチャート同実施の形態１のスイッチング電源制御用半導体装置における定格負荷時のスイッチング開始動作を示す波形図同実施の形態１のスイッチング電源制御用半導体装置における待機状態（１）のスイッチング開始動作を示す波形図同実施の形態１のスイッチング電源制御用半導体装置における待機状態（２）のスイッチング開始動作を示す波形図同実施の形態１のスイッチング電源制御用半導体装置におけるトランスリセット検出時間設定回路の一構成例を示す回路図本発明の実施の形態２のスイッチング電源制御用半導体装置の一構成例を示す回路図同実施の形態２のスイッチング電源制御用半導体装置を備えたスイッチング電源装置の一構成例を示す回路図

符号の説明

１スイッチング素子
２、４、３７、３９定電流源
３、５切り換えスイッチ
６レギュレータ
７起動／停止用比較器
８ゲートドライバ用基準電源（内部回路基準電源）
９ゲートドライバレギュレータ用（内部回路基準電源用）比較器
１０起動パルス発生回路
１１ローサイドクランプ
１２ハイサイドクランプ
１３トランスリセット検出回路
１７、１９、４３ＡＮＤ回路
３５、４０７ＲＳフリップフロップ
１８、３３、４０６インバータ
２０間欠終了パルス発生回路
２１トランスリセットパルス発生回路
２２クランプ回路
２３、２４Ｐ型ＭＯＳＦＥＴ
２５、２６Ｎ型ＭＯＳＦＥＴ
２７抵抗器
２９Ｉ−Ｖ変換器
３０軽負荷時検出用比較器
３１基準電圧源
３２軽負荷時検出回路
３４ＯＲ回路
３６クランプ回路
３８、４０Ｐ型ＭＯＳＦＥＴ
４１ドレイン電流検出用比較器
４２オン時ブランキングパルス発生回路
４５ゲートドライバ
４６スイッチング素子入力端子
４７スイッチング素子出力端子（グランド端子）
４８起動電圧検出用端子
４９トランスリセット検出端子
５０制御端子
５１スイッチング電源制御用半導体装置
５２トランスリセット検出時間設定回路
５３トランスリセット検出時間設定変更用端子
５９ノード
１０１、１０４、１１２整流器
１０２、１０５、１１１、１１７、１１８、１１９、４０５コンデンサ
１０３トランス
１０３ａ一次巻線
１０３ｂ二次巻線
１０３ｃ三次巻線（バイアス巻線）
１０６出力電圧検出回路
１０７ＬＥＤ
１０８ツェナーダイオード
１０９負荷
１１０フォトトランジスタ
１１６抵抗
３００、３０１、４００定電流源
３０２、４０３Ｐ型ＭＯＳＦＥＴ
３０３抵抗器
３０４インバータ
４０１、４０２Ｎ型ＭＯＳＦＥＴ

Claims

直流の入力電圧をトランスの一次巻線を介してスイッチング素子に印加し、前記スイッチング素子のスイッチング動作により、前記トランスの二次巻線に発生した交流電流を整流平滑して得られた直流電圧を制御して、負荷に電力供給するスイッチング電源装置に用いられ、前記スイッチング素子のスイッチング動作を制御するためのスイッチング電源制御用半導体装置であって、
前記トランスの三次巻線に発生した交流電圧から、前記スイッチング素子のスイッチング動作により発生する前記トランスのリセット状態を検出して、そのリセット状態を示すトランスリセット検出信号を出力するトランスリセット検出回路と、
前記トランスの二次巻線に発生した交流電流に基づく前記直流電圧の変化を示す制御電流の電流値を電圧に変換するＩ−Ｖ変換器と、
前記Ｉ−Ｖ変換器からの出力電圧の変化に基づいて、前記負荷への電力供給の大きさを示す負荷状態として軽負荷時を検出した場合に、前記スイッチング素子によるスイッチングの間欠動作を制御するための制御信号を出力する軽負荷時検出回路とを有する制御回路を具備し、
前記トランスリセット検出回路からのトランスリセット検出信号、および前記軽負荷時検出回路からの制御信号に基づいて、前記スイッチング素子の制御電極を駆動し、前記間欠動作を制御しており、
前記軽負荷時検出回路を、
前記Ｉ−Ｖ変換器からの出力電圧が前記軽負荷時を検出するための軽負荷時検出下限電圧よりも小さくなったときに、前記スイッチング素子のスイッチング動作を停止し、
前記Ｉ−Ｖ変換器からの出力電圧が前記軽負荷時を検出するための軽負荷時検出上限電圧よりも大きくなったときに、前記スイッチング素子のスイッチング動作を再開するように、前記間欠動作を制御するための制御信号を出力するよう構成し、
前記制御回路に、
前記軽負荷時検出回路からの制御信号によるスイッチング動作停止のタイミングを起点として、前記トランスリセット検出回路からのトランスリセット検出信号の有効期間とする時間を設定するトランスリセット検出時間設定回路と、
前記トランスリセット検出時間設定回路のトランスリセット検出設定時間と前記軽負荷時検出回路からの制御信号によるスイッチング動作再開との各タイミングの前後関係に基づいて、前記スイッチング動作再開時におけるスイッチングオンのタイミングを制御するスイッチングオン制御手段とを設け、
前記スイッチングオン制御手段を、前記トランスリセット検出時間設定回路によるトランスリセット検出設定時間以内に前記軽負荷時検出回路から前記スイッチング動作再開を示す制御信号の出力があった場合には、その制御信号出力後の前記トランスリセット検出回路からのトランスリセット検出信号のタイミングで、前記スイッチング動作再開時におけるスイッチングをオンするよう構成し、
前記トランスリセット検出時間設定回路によるトランスリセット検出設定時間後に前記軽負荷時検出回路から前記スイッチング動作再開を示す制御信号の出力があった場合には、その制御信号の出力タイミングのみで、前記スイッチング動作再開時におけるスイッチングをオンするよう構成したことを特徴とするスイッチング電源制御用半導体装置。
前記トランスリセット検出時間設定回路のトランスリセット検出設定時間は、前記スイッチング動作停止期間における前記スイッチング素子のドレイン電圧波形を基に、使用負荷に応じた最適な時間として決定したことを特徴とする請求項１に記載のスイッチング電源制御用半導体装置。
前記トランスリセット検出時間設定回路のトランスリセット検出設定時間後における状態保持は、前記スイッチング素子の制御電極を駆動する出力信号のタイミングでリセットするよう構成したことを特徴とする請求項１ないし２のいずれかに記載のスイッチング電源制御用半導体装置。
前記トランスリセット検出時間設定回路は、前記トランスリセット検出設定時間がコンデンサの容量値により設定され、前記トランスリセット検出設定時間のタイミングはＲＳフリップフロップを介して出力するよう構成したことを特徴とする請求項１ないし３のいずれかに記載のスイッチング電源制御用半導体装置。
前記トランスリセット検出時間設定回路のトランスリセット検出設定時間を任意に設定するための時間変更用端子を設けたことを特徴とする請求項１ないし４のいずれかに記載のスイッチング電源制御用半導体装置。
前記時間変更用端子とグランド間に、前記トランスリセット検出時間設定回路のトランスリセット検出設定時間を任意に設定するためのコンデンサを接続したことを特徴とする請求項５に記載のスイッチング電源制御用半導体装置。
前記スイッチング素子と前記制御回路とを同一の半導体基板上に集積化し、
前記半導体基板上に、少なくとも、前記入力電圧を前記トランスの一次巻線を介して前記スイッチング素子へ入力するためのスイッチング素子入力端子と、
前記スイッチング素子のスイッチング動作により得られたスイッチング電流を出力するためのスイッチング素子出力端子と、
前記制御回路に前記スイッチング素子のスイッチング動作により前記トランスの三次巻線に発生した電流に基づく直流電圧を供給するための電源端子と、
前記スイッチング素子によるスイッチングの間欠動作を制御する制御信号を入力するための制御端子と、
前記トランスリセット検出回路に前記トランスリセット検出用の信号を印加するためのトランスリセット検出用端子とを、外部接続端子として設けたことを特徴とする請求項１ないし６のいずれかに記載のスイッチング電源制御用半導体装置。
直流の入力電圧をトランスの一次巻線を介してスイッチング素子に印加し、前記スイッチング素子を請求項１ないし７のいずれかに記載のスイッチング電源制御用半導体装置で制御してスイッチング動作を行うことより、前記トランスの二次巻線に発生した交流電流を整流平滑して得られた直流電圧を制御して、負荷に電力供給するスイッチング電源装置。