JP4021274B2 - 液晶表示装置のデータ駆動方法及び装置 - Google Patents
液晶表示装置のデータ駆動方法及び装置 Download PDFInfo
- Publication number
- JP4021274B2 JP4021274B2 JP2002226650A JP2002226650A JP4021274B2 JP 4021274 B2 JP4021274 B2 JP 4021274B2 JP 2002226650 A JP2002226650 A JP 2002226650A JP 2002226650 A JP2002226650 A JP 2002226650A JP 4021274 B2 JP4021274 B2 JP 4021274B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pixel
- liquid crystal
- color
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は液晶パネルに関するもので、特に一つの画素内に5個のカラーサブ画素を有する液晶パネルを駆動する液晶パネルの駆動方法、その駆動装置及びその液晶表示装置に関するものである。
【0002】
【従来の技術】
液晶表示装置(Liquid Crystal Display)は通常、ビデオ信号により液晶セルの光透過率を調節して画像を表示する。液晶セル毎にスイッチング素子が形成されたアクティブ・マトリックス(Active Matrix)タイプの液晶表示装置は動画像を表示するのに適している。アクティブ・マトリックス・タイプの液晶表示装置に使用されるスイッチング素子としては薄膜トランジスタ(Thin Film Transistor;以下″TFT″という)が利用される。
【0003】
図1は一般的な液晶表示装置のブロック構成図を示す。
【0004】
図1を参照すると、液晶表示装置の駆動装置はアナログ・ビデオ・データをデジタル・ビデオ・データに変換するためのデジタル・ビデオ・カード(1)と、液晶パネル(6)のデータライン(DL)にビデオ・データを供給するためのデータ・ドライバ(3)と、液晶パネル(6)のゲートライン(GL)を逐次的に駆動するためのゲート・ドライバ(5)と、データ・ドライバ(3)とゲート・ドライバ(5)を制御するためのタイミング・コントローラ(2)とを具備する。
【0005】
液晶パネル(6)は二枚のガラス基板の間に液晶が注入されて、その下部のガラス基板の上にゲートライン(GL)とデータライン(DL)が相互に直交して形成される。ゲートライン(GL)とデータライン(DL)との交差部にはデータライン(DL)から入力される画像を液晶セル(Clc)に選択的に供給するためのTFTが形成される。このため、ゲートライン(GL)にはTFTのゲート端子が接続されて、データライン(DL)にはTFTのソース端子が接続される。そしてTFTドレイン端子は液晶セル(Clc)の画素電極に接続される。
【0006】
デジタル・ビデオ・カード(1)はアナログ入力画像信号を液晶パネル(6)に適合するデジタル画像信号に変換して画像信号に含まれた同期信号を検出する。
【0007】
タイミング・コントローラ(2)はデジタル・ビデオ・カード(1)からの赤色(R)、緑色(G)及び青色(B)のデジタル・ビデオ・データをデータ・ドライバ(3)に供給する。また、タイミング・コントローラ(2)はデジタル・ビデオ・カード(1)から入力される水平/垂直同期信号(H、V)を利用してドットクロック(Dclk)及びゲート・スタート・パルス(Gsp)などのデータとゲートの制御信号とを生成することにより、データ・ドライバ(3)とゲート・ドライバ(5)をタイミング制御する。ドットクロック(Dclk)などのデータの制御信号はデータ・ドライバ(3)に供給され、一方、ゲート・スタート・パルス(Gsp)などのゲート制御信号はゲート・ドライバ(5)に供給される。
【0008】
ゲート・ドライバ(5)はタイミング・コントローラ(2)から入力されるゲート・スタート・パルス(Gsp)に応答して逐次的にスキャンパルスを発生するシフト・レジスタ(図示しない)と、スキャンパルスの電圧を液晶セル(Clc)の駆動に適合するレベルにシフトさせるためのレベル・シフト(図示しない)などによって構成される。このゲート・ドライバ(5)から入力されるスキャンパルスに応答してTFTによりデータライン(DL)上のビデオ・データが液晶セル(Clc)の画素電極に供給される。
【0009】
データ・ドライバ(3)にはタイミング・コントローラ(2)からの赤色(R)、緑色(G)及び青色(B)のデジタル・ビデオ・データと共にドットクロック(Dclk)が入力される。このデータ・ドライバ(3)はドットクロック(Dclk)に同期して赤色(R)、緑色(G)及び青色(B)のデジタル・ビデオ・データをラッチした後に、ラッチされたデータをガンマ電圧(Vγ)により補正する。そしてデータ・ドライバ(3)はガンマ電圧(Vγ)により補正されたデータをアナログ・データに変換して1ライン分ずつデータライン(DL)に供給する。
【0010】
図2は図1の液晶表示装置の画素とTFT構造の関係を詳細に表す図面である。
【0011】
図2を参照すると、液晶表示装置の画素は4個のデータライン(DL1〜DL4)と2個のゲートライン(GL1、GL2)により区画された領域に構成されている。そして、ゲートライン(GL1、GL2)とデータライン(DL1、DL2)により囲まれた領域に1個の画素電極(12a)が設置されてこの領域が1個の画素になり、同様にして、ゲートライン(GL1、GL2)とデータライン(DL2、DL3)とにより囲まれた領域に1個の画素電極(12b)が設置されてこの領域が1個の画素になり、ゲートライン(GL1、GL2)とデータライン(DL3、DL4)とにより囲まれた領域に1個の画素電極(12c)が設置されてこの領域が1個の画素になる。これらの3個の画素により1個の画素(16)が構成されると共に各画素電極(12)の側部側にそれぞれスイッチ素子としてTFT(14)が構成される。
【0012】
また、画素電極が構成された透明基板に対向する異なる基板にはカラーフィルター(R、G、B)が設置されるが、この形態では図2に示されている1個の画素の中の左段の画素電極(12a)に対向する位置に図3に示されているようにRのカラーフィルターが、中段の画素電極(12b)に対向する位置にGのカラーフィルターが、右段の画素電極(12c)に対向する位置にBのカラーフィルターがそれぞれ配置される。
【0013】
この形態でVGA仕様の表示を行うためにデータライン(DL)は640個、ゲートライン(GL)が480個設置されているので、画素は1画面上に307200個形成されている。
【0014】
図3は図1に図示された従来の液晶表示装置によるRGBカラーフィルターの配列状態をゲート・ドライバ(5)及びデータ・ドライバ(3)の接続状態により表す図面である。
【0015】
図3を参照すると、液晶表示装置は6バス方式の入力信号(Re、Ge、Be、Ro、Go、Bo)を入力受けてデータクロックに同期して1からn番目のデータライン(DL1〜DLn)までを出力させる。
【0016】
R信号はデータ・ドライバ(3)を通して第1データライン(DL1)に出力されて、G信号はデータ・ドライバ(3)を通して第2データライン(DL2)に出力されて、B信号はデータ・ドライバ(3)を通して第3データライン(DL3)に出力される。前記の信号は3個の出力が一つのセットになって繰り返す。
【0017】
この際、データ・ドライバ(3)を通したライン配置によりB信号はデータ・ドライバ(3)を通して第1データライン(DL1)に出力されて、G信号はデータ・ドライバ(3)を通して第2データライン(DL2)に出力されて、B信号はデータ・ドライバ(3)を通して第3データライン(DL3)に出力される。
【0018】
そして、従来技術の液晶表示装置により駆動される液晶パネルは図4A及び図4Bに示されているようにドット反転方式を採用している。ドット反転方式の液晶パネルの駆動方法では図4A及び図4Bで示されているように液晶パネル上のコラムライン(columnline)及びローライン(rowline)別に隣接した液晶セルに交互に相反した極性のデータ信号を供給すると共にフレーム毎に液晶パネル上のすべての液晶セルに供給されるデータ信号の極性を反転させる。換言すれば、ドット反転方式ではフレーム毎のビデオ信号が表示される場合に図4Aに示されているようにローラインの左側の液晶セルから右側の液晶セルに移行するにつれてそして、コラムラインの上から下の液晶セルに移行するにつれて正極性(+)及び負極性(−)が交替に表れるようにデータ信号を液晶パネル上の液晶セルにそれぞれ供給する。そして、次のフレームのビデオ信号が表示される場合には図4Bで示されているように各液晶セルに供給されるデータ信号の極性は、直前のフレームの極性に対して反転される。
【0019】
しかし、従来のストライプ(Stripe)方式の画素を有する液晶パネルの駆動方法は、表示の画質を向上させるには限界があり、ドット反転方式の液晶表示パネルで駆動させる際にフリッカー( flicker )が現れる問題点がある。
【0020】
【発明が解決しようとする課題】
従って、本発明の目的は、一つの画素中に5個のカラーサブ画素を配置した構造を有する液晶パネルの駆動方法、その駆動装置及びその液晶表示装置を提供することにある。
【0021】
【課題を解決するための手段】
前記目的を達成するために、本発明による液晶パネルの駆動方法は、スイッチング素子を有する複数のサブ画素から成る複数の画素と、データドライバ及びゲートドライバと、前記スイッチング素子の各々を介して前記データドライバに連結された複数のデータラインと、前記スイッチング素子の各々を介して前記ゲートドライバに連結された複数のゲートラインとを備えた液晶表示装置の液晶パネルを駆動する方法において、前記複数の画素のうち一つの画素において、該一つの画素の中央部に配置された第1色のサブ画素は他の一つの画素の第1色のサブ画素に短絡されており、該他の一つの画素の第1色のサブ画素を介して、前記第1色のサブ画素に第1色のデータを印加する段階と、前記一つの画素の中央部を取り囲む複数の端部のうち、少なくとも1つの端部に配置された第2色のサブ画素に第2色のデータを印加する段階と、前記複数の端部のうち少なくとも1つの端部に配置された第3色のサブ画素に第3色のデータを印加する段階とを含み、前記第1色は、赤、青、及び緑のうち何れか一色であり、前記第2色は、赤、青、及び緑から前記第1色を除いた二色のうち何れか一色であり、前記第3色は、赤、青、及び緑から前記第1色及び前記第2色を除いた一色であることを特徴とする。
【0022】
この時、第2色のデータを印加する段階は前記一つの画素内に第1色のサブ画素を中心に対角線方向に対向して配置された第2色のサブ画素にデータを印加する段階を含むことを特徴とする。
【0023】
また第3色のデータを印加する段階は前記一つの画素内に第1色のサブ画素を中心に対角線方向に対向して配置された第3色のサブ画素にデータを印加する段階を含むことを特徴とする。
【0024】
本発明による液晶パネルの駆動装置は多数のサブ画素を含む画素をマトリックス形態に配列した液晶パネルを駆動する装置において、前記サブ画素に選択的に赤、緑、青色のデータを入力する信号選択手段と、外部から入力される水平同期信号及びドットクロックを利用して前記信号選択手段を制御する制御信号を生成する制御信号生成手段と、前記信号選択手段により出力されたデータを前記サブ画素に印加して画像を表示する液晶パネルとを具備することを特徴とする。
【0025】
本発明での信号選択手段は液晶パネルの駆動の際に前記制御信号により赤色のデータ及び緑色のデータを交互に供給する第1信号選択手段と、青色のデータを所定の一定の間隔毎に供給する第2信号選択手段とを具備することを特徴とする。
【0026】
本発明での制御信号生成手段は前記ドットクロックを利用して前記緑色のデータを所定の周期で供給する制御信号を印加する第1制御信号の生成手段と、前記水平同期信号を利用して前記信号選択手段と第1制御信号の生成手段とに制御信号を印加する第2制御信号生成手段とを具備することを特徴とする。
【0027】
【作用】
本発明による液晶表示装置の駆動方法及びその駆動装置においては、一つの画素内に5個のサブ画素を配置した構造を有する液晶表示装置を駆動させるために、データ・ドライバの出力端子とデータラインとの間の連結関係が従来とは異なり、データ・ドライバの出力端子の個数が従来とは異なるように使用して、その表示品質を向上させることができる。また、従来とは出力端子の個数が異なるように従来のデータ・ドライバを使用して、一つの画素内に5個のサブ画素を配置した構造を有する液晶表示装置を新たな駆動方式である本発明の駆動方法及びその駆動装置を用いて駆動させた際には、従来のドット反転方式と類似する形態にデータの極性を反転させるためフリッカーの影響を低減することも可能である。
【0028】
【発明の実施態様】
以下、図5〜図13Bを参照して本発明の好ましい実施例に対して説明する。
【0029】
図5は一般的な液晶表示装置のブロック構成図である。
【0030】
図5を参照すると、液晶表示装置の駆動装置はアナログ・ビデオ・データをデジタル・ビデオ・データに変換するためのデジタル・ビデオ・カード(21)と、液晶パネル(26)のデータライン(DL)にビデオ・データを供給するためのデータ・ドライバ(23)と、液晶パネル(26)のゲートライン(GL)を逐次的に駆動するためのゲート・ドライバ(25)と、データ・ドライバ(23)とゲート・ドライバ(25)とを制御するためのタイミング・コントローラ(22)とを具備する。
【0031】
液晶パネル(26)の二枚のガラス基板の間には液晶が注入されて、その下部のガラス基板の上にゲートライン(GL)とデータライン(DL)が相互に直交して形成される。ゲートライン(GL)とデータライン(DL)との交差部にはデータライン(DL)から入力される画像を液晶セル(Clc)に選択的に供給するためのTFTが形成される。ゲートライン(GL)にはTFTのゲート端子が接続されて、データライン(DL)にはTETのソース端子が接続される。そしてTFTドレイン端子は液晶セル(Clc)の画素電極に接続される。
【0032】
デジタル・ビデオ・カード(21)はアナログ入力画像信号を液晶パネル(26)に適合するデジタル画像信号に変換して画像信号に含まれた同期信号を検出する。
【0033】
タイミング・コントローラ(22)はデジタル・ビデオ・カード(21)からの赤色(R)、緑色(G)及び青色(B)のデジタル・ビデオ・データをデータ・ドライバ(23)に供給する。また、タイミング・コントローラ(22)はデジタル・ビデオ・カード(1)から入力される水平/垂直同期信号(H、V)を利用してドットクロック(Dclk)等のデータとゲート・スタート・パルス(Gsp)などのゲートの制御信号とを生成してデータ・ドライバ(23)とゲート・ドライバ(25)をタイミング制御する。ドットクロック(Dclk)などのデータの制御信号はデータ・ドライバ(23)に供給されて、ゲート・スタート・パルス(Gsp)などのゲート制御信号はゲート・ドライバ(25)に供給される。
【0034】
ゲート・ドライバ(25)はタイミング・コントローラ(22)から入力されるゲート・スタート・パルス(Gsp)に応答して逐次的にスキャンパルスを発生するシフト・レジスタと、スキャンパルスの電圧を液晶セルの駆動に適合するレベルにシフトさせるためのレベル・シフトなどによって構成される。このゲート・ドライバ(25)から入力されるスキャンパルスに応答してTFTによりデータライン(DL)上のビデオ・データが液晶セル(Clc)の画素電極に供給される。
【0035】
データ・ドライバ(23)には、タイミング・コントローラ(22)からの赤色(R)、緑色(G)及び青色(B)のデジタル・ビデオ・データと共にドットクロック(Dclk)が入力される。このデータ・ドライバ(23)は、ドットクロック(Dclk)に同期して赤色(R)、緑色(G)及び青色(B)のデジタル・ビデオ・データをラッチした後に、ラッチされたデータをガンマ電圧(Vr)により補正する。そしてデータ・ドライバ(3)はガンマ電圧(Vr)により補正されたデータをアナログ・データに変換して1ライン分ずつデータライン(DL)に供給する。
【0036】
図6A及び図6Bは本発明における第1及び第2実施形態の液晶パネルの画素構造と画素へのデータの入力を説明する図面である。
【0037】
図6A及び図6Bを参照すると、液晶パネルの画素は1個の画素内に配置された5個の異なるカラーサブ画素によって構成されている。
【0038】
画素(27)は正四角形の形状を有しており、画素(27)は、正四角形の画素(27)の中央部に配置された菱形形態のBカラーフィルターを有するサブ画素(30)と、Bカラーフィルターを有するサブ画素(30)を中心に左上段と右下段の端部にそれぞれのRカラーフィルターを有したサブ画素(28a、28b)と、Bカラーフィルターを有するサブ画素(30)を中心に左上段と右下段の端部にそれぞれのGカラーフィルターを有したサブ画素(29a、29b)とを具備する。
【0039】
図6Aは4個のサブ画素と1個のBサブ画素(30)が二つのゲートラインの間に位置して下段のゲートライン(GL2)と上段のゲートライン(GL1)に二画素毎に交互に連結される構造であり、図6BでのBサブ画素(30)は二つのゲートラインの間に位置して下段のゲートライン(GL4)と上段のゲートライン(GL3)に一画素毎に交互に連結される構造を示す。これで、Bサブ画素(31)は4画素を基準に二つの画素だけに色を表示する。
【0040】
また、一画素内に5個のカラーサブ画素を有する液晶パネルの駆動方法は、従来の技術でのデータ・イネーブル信号がR、G、Bデータ信号に周期的に印加される方法とは異なりRデータ・バス及びGデータ・バスにゲートライン(GL)毎にRデータ信号を一度入力すると次はGデータ信号を交互に入力するという特徴を有する。このとき、R及びGデータ信号が4回入力される間に、Bデータ・バスにBデータ信号が2回入力される。
【0041】
図6A及び図6Bに示したサブ画素配置の構造を有する液晶パネルを従来のデータ・ドライバを用いて駆動するための新たな駆動方式である本発明の駆動方法を以下に説明する。
【0042】
<第1実施形態>
図7A及び図7Bは図6Aに図示された画素構造と液晶パネルを駆動するための配線のデータ・ドライバへの接続状態とを概略的に表す図面である。
【0043】
図7A及び図7Bを参照すると、液晶表示装置は6バス方式の入力信号(Re、Ge、Be、Ro、Go、Bo)を入力受けてデータクロックに同期して1〜N番目のデータライン(DL1〜DLN)にデータ信号を出力する。
【0044】
本発明ではデータ・ドライバ(23)に連結される12個で1組の出力端子の中の2番目と5番目の出力端子をデータライン(DL)と接続せずに使用する。
【0045】
以後のデータ・ドライバ(23)からの8番目と11番目の出力端子は正常にデータライン(DL)と接続されてBサブ画素データを出力するように駆動する。
【0046】
このような連結方法はN番目の出力端子にまですべて適用される。
【0047】
図8は、図7Bに示されたサブ画素配置の構造を有する液晶パネルにデータを出力するデータドライバ(23)に含まれるデータ・パルス発生機を詳細に表す図面である。
【0048】
図8を参照すると、データ・パルス発生機は、タイミングコントローラ(22)を通してカラー・データ(R、G、B)を選択的に出力するように制御されるマルチプレクサ(以下、「MUX」という。)とタイミング・コントローラ(22)からの制御信号が入力されて制御されるDーフリップフロップ(31、32、33)とによって構成される。
【0049】
マルチプレクサは、奇数番目のデータの駆動の際にRデータを出力し、偶数番目のデータの駆動の際にGデータを出力する第1マルチプレクサ(MUX1)と、奇数番目のデータの駆動の際にGデータを出力し、偶数番目のデータの駆動の際にRデータを出力する第2マルチプレクサ(MUX2)と、奇数番目のデータと偶数番目のデータの駆動の際にBデータを選択的に出力する第3マルチプレクサ(MUX3)と、第3マルチプレクサに接続されて第3マルチプレクサを制御する制御信号を送り出す第4マルチプレクサ(MUX 4)とを具備する。第4マルチプレクサ(MUX4)は三状態バッファーまたは制御スイッチにおきかえることが可能である。
【0050】
Dーフリップフロップ(31、32、33)は、入力ドットクロック(Dclk)を4分周された制御パルスとして出力する第1及び第2フリップフロップ(31、32)の直列接続部と、タイミング・コントローラ(22)からの水平同期信号により制御されて第1、第2及び第4マルチプレクサ(MUX1、MUX2、MUX4)に制御信号を供給する第3Dーフリップフロップ(33)とによって構成される。タイミングコントローラ(22)からのドットクロック(Dclk)は、第1D−フリップフロップ(31)のクロック端子(CLK)に入力される。
【0051】
第1Dーフリップフロップ(31)の出力端子( Q 、¬Q)の反転出端子(¬Q)からの出力信号は、第1Dーフリップフロップ(31)の入力端子( D )にフィードバックされ、出力端子( Q 、¬ Q )の非反転出力端子( Q )からの出力信号は、第2Dーフリップフロップ(32)のクロック端子( CLK )に入力される。第2Dーフリップフロップ(32)の出力端子( Q 、¬ Q )の反転出力端子(¬ Q )からの出力信号は、第2Dーフリップフロップ(32)の入力端子( D )に入力される。第2Dーフリップフロップ(32)の出力端子( Q 、¬ Q )の非反転出力端子( Q )からの出力信号は第4マルチプレクサ( MUX 4)に入力される。ドットクロック( D clk)がタイミング・コントローラ(22)から入力される際に、直列接続された第1及び第2Dーフリップフロップ(31、32)は4分周された制御パルスが第2Dーフリップフロップ(32)の非反転出力端子( Q )から出力されるようにする。第2Dーフリップフロップ(32)の非反転出力端子( Q )から出力された4分周された制御パルスはドットクロック( D clk)の4分の1に当たる周波数を有する。4分周された制御パルスは第4マルチプレクサ( MUX4 )に入力される。タイミング・コントローラ(22)からの水平同期信号( Hsync )は第3Dーフリップフロップ(33)のクロック端子( CLK )に入力される。第3Dーフリップフロップ(33)の出力端子( Q 、¬ Q )の反転出力端子(¬ Q )からの出力信号は第3Dーフリップフロップ(33)の入力端子( D )に入力される。第3Dーフリップフロップ(33)の非反転出力端子(Q)からの出力信号は、第1、第2及び第4マルチプレクサ(MUX1、MUX2、MUX4)に入力される。タイミング・コントローラ(22)からドットクロック(Dclk)が第3Dーフリップフロップ(33)に入力されると、第3Dーフリップフロップ(33)は2分周された形態の制御パルスを第1、第2及び第4マルチプレックサ(MUX1、MUX2、MUX4)に出力する。2分周された制御パルスは水平同期信号の2分の1に当たる周波数を有するようになる。
【0052】
また、第1マルチプレクサ(MUX1)は、R及びGデータの入力を受けて、第3Dーフリップフロップ(33)から出力された制御信号によりカラー信号を選択して出力する。第2マルチプレックサ(MUX2)は、G及びRデータの入力を受けて、第3Dーフリップフロップ(33)から出力された制御信号によりカラー信号を選択して出力する。第3マルチプレクサ(MUX3)はBデータの入力を受けて、第3Dーフリップフロップ(32)の制御による第4マルチプレクサ(MUX4)の制御信号によりBデータ信号を選択的に出力する。第4マルチプレックサ(MUX4)からの制御信号は奇数番目及び偶数番目の水平同期信号の期間のうちのいずれか一つの期間に4分周された制御信号パルスを有する。好ましくは、第4マルチプレックサ(MUX4)からの制御信号は奇数番目の水平同期信号の期間に4分周された制御パルスを有する。
【0053】
図9A及び図9Bは、図8に示されている駆動装置を通して奇数番目のカラー・データと偶数番目のカラー・データのデータラインへの出力を説明する図面である。
【0054】
図9A及び図9Bを参照すると、本発明における第1実施形態の液晶表示装置の駆動方法は、一つの画素内に5個のカラーサブ画素を有する液晶パネル(26)を駆動するために、Rデータ・バス、Gデータ・バス及びBデータ・バスを介して、水平期間毎にRデータとGデータを交互に、かつ互いに異なるBデータを交互に、データラインへ供給する。このように、Rデータ・バス及びGデータ・バスに走査線毎にRデータ信号を一度入力すると次はGデータ信号を交互に入力するという特徴を有する。
【0055】
<第2実施形態>
図10A及び図10Bは図6Bに図示された画素構造と配線の液晶パネルを駆動するためのデータ・ドライバの接続状態とを概略的に表す図面である。
【0056】
図10A及び図10Bを参照すると、液晶表示装置は図7A及び図7Bに示された6バス方式の入力信号(Re、Ge、Be、Ro、Go、Bo)を入力として受けてデータクロックに同期する方法とは異なり、6バス方式の入力信号(Re、Ge、Be、Ro、Go、Bo)を入力として1からN番目のデータライン(DL1〜DLN)に出力を供給する。
【0057】
本発明ではデータ・ドライバ(23)に連結される出力端子で12個で1組の出力端子の内の2番目と8番目の出力端子をデータライン(DL)と接続せずに使用する。
【0058】
以後のデータ・ドライバ(23)からの5番目と11番目の出力端子は正常にデータライン(DL)に連結されてBデータを出力する。
【0059】
上記のような連結方法はN番目の出力端子にまですべて適用される。
【0060】
図11は、図10Bに示されているような画素にデータを発生させるためのデータパルス発生機を詳細に表す図面である。
【0061】
図11を参照すると、データドライバ(23)に含まれるデータパルス発生機は、上述したようにタイミング・コントローラ(22)を通してデータライン(DL1〜DL3)への画素データの選択的な出力を制御する第1〜第4マルチプレクサ(MUX1〜MUX4)と、タイミング・コントローラ(22)からの制御信号が入力されて制御される第4及び第5D−フリップフロップ(34、35)とから構成される。
【0062】
第1マルチプレクサ(MUX1)は、n番目の水平同期信号(Hsync)が発生されるn番目の水平期間において、図12Aに示したように入力されるRデータ(R1a〜R4a)を出力し、次いで、(n+1)番目の水平同期信号(Hsync)が発生される(n+1)番目の水平期間において、図12Bに示したように入力されるGデータ(G1a〜G4a)を出力する。第2マルチプレクサ(MUX2)は、上記n番目の水平期間において、図12Aに示したように入力されるGデータ(G1a〜G4a)を出力し、次いで、上記(n+1)番目の水平期間において、図12Bに示したように入力されるRデータ(R1b〜R4b)を出力する。第3マルチプレクサ(MUX3)は、上記n番目の水平期間において、図12Aに示したように入力されるBデータ(B2a、B4a)を出力し、次いで、上記(n+1)番目の水平期間において、図12Bに示したように入力されるBデータ(B1b、B3b)を出力する。第4マルチプレクサ(MUX4)は、第5D−フリップフロップ(35)からの2分周した水平同期信号に応じて、第4D−フリップフロップ(34)からの2分周したドットクロックを第3マルチプレクサ(MUX3)の制御端子に供給し、第3マルチプレクサ(MUX3)を制御する。
【0063】
第4D−フリップフロップ(34)は、タイミングコントローラ(22)からのドットクロック(Dclk)を2分周し、この2分周したドットクロックを第4マルチプレクサ(MUX4)に供給する。第5D−フリップフロップ(35)は、タイミングコントローラ(22)からの水平同期信号(Hsync)を2分周し、この2分周した水平同期信号を第1、第2及び第4マルチプレクサ(MUX1、MUX2、MUX4)の制御端子に供給し、第1、第2及び第4マルチプレクサ(MUX1、MUX2、MUX4)を制御する。
【0064】
このとき、第4D−フリップフロップ(34)のクロック端子(CLK)にはタイミングコントローラ(22)からのドットクロック(Dclk)が入力され、第4D−フリップフロップ(34)の反転出力端子(¬Q)からの出力信号は第4D−フリップフロップ(34)の入力端子(D)に入力される。第4D−フリップフロップ(34)の非反転出力端子(Q)からの出力信号は第4マルチプレクサ(MUX4)の入力端子に入力される。第4マルチプレクサ(MUX4)の出力は第3マルチプレクサ(MUX3)の制御端子に入力される。また、第5D−フリップフロップ(35)のクロック端子(CLK)にはタイミングコントローラ(22)からの水平同期信号(Hsync)が入力され、第5D−フリップフロップ(35)の反転出力端子(¬Q)からの出力信号は第5D−フリップフロップ(35)の入力端子(D)に入力される。第5D−フリップフロップ(35)の非反転出力端子(Q)からの出力信号は第1、第2及び第4マルチプレクサ(MUX1、MUX2、MUX4)の制御端子に入力される。
【0065】
タイミングコントローラ(22)からの水平同期信号(Hsync)は、第5D−フリップフロップ(35)によって2分周され、第5D−フリップフロップ(35)の非反転出力端子(Q)から出力信号として出力される。
【0066】
更に、タイミングコントローラ(22)からのドットクロック(Dclk)は、第4D−フリップフロップ(34)によって2分周され、第4D−フリップフロップ(34)の非反転出力端子(Q)から出力信号として出力され、第4マルチプレクサ(MUX4)の入力端子に入力される。
【0067】
このようにして、第1マルチプレクサ(MUX1)は、第5D−フリップフロップ(35)の非反転出力端子(Q)の出力に応じて、上記n番目の水平期間においてRデータ(R1a〜R4a)を出力し、次いで、上記(n+1)番目の水平期間においてGデータ(G1b〜G4b)を出力する。第2マルチプレクサ(MUX2)は、第5D−フリップフロップ(35)の非反転出力端子(Q)の出力に応じて、上記n番目の水平期間においてGデータ(G1a〜G4a)を出力し、次いで、上記(n+1)番目の水平期間においてRデータ(R1b〜R4b)を出力する。第3マルチプレクサ(MUX3)は、第4マルチプレクサ(MUX4)の出力に応じて、上記n番目の水平期間においてBデータ(B2a、B4a)を出力し、次いで、上記(n+1)番目の水平期間においてBデータ(B1b、B3b)を出力する。
【0068】
図12A及び図12Bは、図11に示した駆動装置により、データドライバを通じてデータライン(DL1〜DL3)に出力される奇数番目及び偶数番目のカラー・データを示している。
【0069】
図12A及び図12Bを参照すると、本実施形態における液晶表示装置の駆動方法においても、上記第1実施形態として示した図9A及び図9Bで説明したように、一つの画素内に5個のサブ画素を有する液晶パネルを駆動させるために、Rデータ・バス、Gデータ・バス及びBデータ・バスを介して、水平期間毎にRデータとGデータを交互に、かつ互いに異なるBデータを交互に、データラインへ供給する。
【0070】
図6A〜図12Bは、従来のデータ・ドライバの出力端子のうちの一部を断線し、一つの画素に含まれたBサブ画素と他の画素に含まれたBサブ画素とを、同一のBデータ・バスを介してBデータを時分割供給する実施例を示している。
【0071】
このような画素形態に構成された液晶パネルを駆動するために新しい形態のデータ・ドライバを製作して使用してもよい。
【0072】
具体的には、通常のデータ・ドライバは3サブ画素のカラーサブ画素を出力するので384チャンネルのという3倍数の出力チャンネルを有するが、本発明の場合、6カラーサブ画素を発生させる過程の中のカラーサブ画素(Bカラーサブ画素)の出力単位を短絡(shorted)させるので、データ・ドライバから出力端子は320チャンネルという5倍数のチャンネルだけで足りる。これで5倍数のチャンネルを有するデータ・ドライバを駆動して画素を駆動することができる。
【0073】
図13A及び図13Bは、図6A及び図6Bに示したサブ画素配置の構造を有した液晶パネルを本発明の駆動方法により駆動した際に、液晶パネルの画素に供給されたデータ信号などの極性のパターンを図示した図面である。図13Aは、n番目のフレーム期間において各画素に印加されるデータの極性を示しており、図13Bは、(n+1)番目のフレーム期間において各画素に印加されるデータの極性を示している。
【0074】
図13A及び図13Bを参照すると、正四角形の内の菱形が内接された形態で画素がマトリックス形態に配列されている。
【0075】
図13Aに示されている1番目の画素では中央の菱形形態のBデータに隣接して左上段と右上段の極性は正極性(+)であり、左下段と右下段の極性は負極性(ー)を帯びる。この時、中央のBデータの極性は正極性(+)を帯びる。
【0076】
2番目の画素では中央の菱形形態のBデータに隣接して左上段と右上段の極性は負極性(ー)であり、左下段と右下段の極性は正極性(+)を帯びる。この時、中央のBデータの極性は負極性(ー)を帯びる。
【0077】
3番目の画素では中央の菱形形態のBデータに隣接して左上段と右上段の極性は正極性(+)であり、左下段と右下段の極性は負極性(ー)を帯びる。この時、中央のBデータの極性は正極性(+)を帯びる。
【0078】
4番目の画素では中央の菱形形態のBデータに隣接して左上段と右上段の極性は負極性(ー)であり、左下段と右下段の極性は正極性(+)を帯びる。この時、中央のBデータの極性は負極性(ー)を帯びる。
【0079】
図13Bでの1番目の画素では中央の菱形形態のBデータに隣接して左上段と右上段の極性は負極性(ー)であり、左下段と右下段の極性は正極性(+)を帯びる。この時、中央のBデータの極性は負極性(ー)を帯びる。
【0080】
2番目の画素では中央の菱形形態のBデータに隣接して左上段と右上段の極性は正極性(+)であり、左下段と右下段の極性は負極性(ー)を帯びる。この時、中央のBデータの極性は正極性(+)を帯びる。
【0081】
3番目の画素では中央の菱形形態のBデータに隣接して左上段と右上段の極性は負極性(ー)であり、左下段と右下段の極性は正極性(+)を帯びる。この時、中央のBデータの極性は負極性(ー)を帯びる。
【0082】
4番目の画素では中央の菱形形態のBデータに隣接して左上段と右上段の極性は正極性(+)であり、左下段と右下段の極性は負極性(ー)を帯びる。この時、中央のBデータの極性は正極性(+)を帯びる。
【0083】
上記の方法により本発明に従った液晶パネルの画素に供給されたデータ信号の極性パターンは、図13A及び図13Bを交互に繰り返して全パネルにかけてサブ画素別に電圧充電極性を有する。
【0084】
【発明の効果】
上述したように、本発明による液晶表示装置の駆動方法及びその駆動装置においては、一つの画素内に5個のサブ画素を配置した構造を有する液晶表示装置を駆動させるために、データ・ドライバの出力端子とデータラインとの間の連結関係が従来とは異なり、データ・ドライバの出力端子の個数が従来とは異なるように使用して、その表示品質を向上させることができる。また、従来とは出力端子の個数が異なるように従来のデータ・ドライバを使用して、一つの画素内に5個のサブ画素を配置した構造を有する液晶表示装置を新たな駆動方式である本発明の駆動方法及びその駆動装置を用いて駆動させた際には、従来のドット反転方式と類似する形態にデータの極性を反転させるためフリッカーの影響を低減することも可能である。
【0085】
以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正の可能であることが分かる。従って、本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。
【図面の簡単な説明】
【図1】 図1は一般的な液晶表示装置をブロック構成図に表した図面である。
【図2】 図2は図1の液晶表示装置の画素とTFT構造の関係を詳細に表した図面である。
【図3】 図3は図1に図示された液晶表示装置の従来の技術によるRGBカラーフィルターの配列状態とゲート・ドライバ及びデータ・ドライバの接続状態を表す図面である。
【図4A】 図4Aは従来の技術によるドット反転方式を表す図面である。
【図4B】 図4Bは従来の技術によるドット反転方式を表す図面である。
【図5】 図5は本発明での液晶表示装置をブロック構成図に表す図面である。
【図6A】 図6Aは本発明の第1及び第2実施例による液晶パネルの画素構造と画素へのデータの入力を説明する図面である。
【図6B】 図6Bは本発明の第1及び第2実施例による液晶パネルの画素構造と画素へのデータの入力を説明する図面である。
【図7A】 図7Aは図6Aに図示された画素構造及び配線の液晶パネルを駆動するためのデータ・ドライバの接続状態を表す図面である。
【図7B】 図7Bは図6Aに図示された画素構造及び配線の液晶パネルを駆動するためのデータ・ドライバの接続状態を表す図面である。
【図8】 図8は図7A及び図7Bでのような画素にデータを出力するためのデータパルス発生機を詳細に表す図面である。
【図9A】 図9Aは図8での駆動装置を通して奇数及び偶数のカラーデータのデータラインへの出力を説明する図面である。
【図9B】 図9Bは図8での駆動装置を通して奇数及び偶数のカラーデータのデータラインへの出力を説明する図面である。
【図10A】 図10Aは図6Bに図示された画素構造及び配線の液晶パネルを駆動するためのデータ・ドライバの接続状態を概略的に表す図面である。
【図10B】 図10Bは図6Bに図示された画素構造及び配線の液晶パネルを駆動するためのデータ・ドライバの接続状態を概略的に表す図面である。
【図11】 図11は図10A及び図10Bに示されているような画素にデータを出力するためのデータパルス発生機を詳細に表す図面である。
【図12A】 図12Aは図11での駆動装置を通して奇数及び偶数のカラーデータのデータ・ドライバを通してのデータラインへの出力を表す図面である。
【図12B】 図12Bは図11での駆動装置を通して奇数及び偶数のカラーデータのデータ・ドライバを通してのデータラインへの出力を表す図面である。
【図13A】 図13Aは図6A及び図6Bに図示された液晶パネルの駆動方法により液晶パネルの画素に供給されたデータ信号の極性パターンを図示した図面である。
【図13B】 図13Bは図6A及び図6Bに図示された液晶パネルの駆動方法により液晶パネルの画素に供給されたデータ信号の極性パターンを図示した図面である。
【符号の説明】
1、21:デジタル・ビデオ・カード
2、22:タイミング・コントローラ
3、23:データ・ドライバ
5、25:ゲート・ドライバ
6、26:液晶パネル
12a、12b、12c:画素電極
14:TFT
16:画素
27:画素
28:Rカラーフィルターを有するサブ画素
29:Gカラーフィルターを有するサブ画素
30:Bカラーフィルターを有するサブ画素
31、32、33、34、35:Dーフリップフロップ
Claims (1)
- スイッチング素子を有する複数のサブ画素から成る複数の画素と、データドライバ及びゲートドライバと、前記スイッチング素子の各々を介して前記データドライバに連結された複数のデータラインと、前記スイッチング素子の各々を介して前記ゲートドライバに連結された複数のゲートラインとを備えた液晶表示装置の液晶パネルを駆動する方法において、
前記複数の画素のうち一つの画素において、該一つの画素の中央部に配置された第1色のサブ画素は他の一つの画素の第1色のサブ画素に短絡されており、該他の一つの画素の第1色のサブ画素を介して、前記第1色のサブ画素に第1色のデータを印加する段階と、
前記一つの画素の中央部を取り囲む複数の端部のうち、少なくとも1つの端部に配置された第2色のサブ画素に第2色のデータを印加する段階と、
前記複数の端部のうち少なくとも1つの端部に配置された第3色のサブ画素に第3色のデータを印加する段階とを含み、
前記第1色は、赤、青、及び緑のうち何れか一色であり、前記第2色は、赤、青、及び緑から前記第1色を除いた二色のうち何れか一色であり、前記第3色は、赤、青、及び緑から前記第1色及び前記第2色を除いた一色であることを特徴とする液晶パネルの駆動方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-046933 | 2001-08-03 | ||
KR20010046933 | 2001-08-03 | ||
KR2002-035150 | 2002-06-22 | ||
KR10-2002-0035150A KR100486998B1 (ko) | 2001-08-03 | 2002-06-22 | 액정패널의 구동방법 및 액정 표시 장치 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007145181A Division JP4777304B2 (ja) | 2001-08-03 | 2007-05-31 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003149624A JP2003149624A (ja) | 2003-05-21 |
JP4021274B2 true JP4021274B2 (ja) | 2007-12-12 |
Family
ID=36144734
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002226650A Expired - Fee Related JP4021274B2 (ja) | 2001-08-03 | 2002-08-02 | 液晶表示装置のデータ駆動方法及び装置 |
JP2007145181A Expired - Fee Related JP4777304B2 (ja) | 2001-08-03 | 2007-05-31 | 液晶表示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007145181A Expired - Fee Related JP4777304B2 (ja) | 2001-08-03 | 2007-05-31 | 液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7079164B2 (ja) |
JP (2) | JP4021274B2 (ja) |
DE (1) | DE10234963B4 (ja) |
TW (1) | TW563086B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100361465B1 (ko) * | 2000-08-30 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 액정 패널 구동 방법 및 그 장치 |
JP4191521B2 (ja) * | 2003-03-28 | 2008-12-03 | アルゼ株式会社 | 遊技機 |
EP1469452A3 (en) * | 2003-03-28 | 2005-10-26 | Aruze Corporation | Image display device in a gaming machine |
JP2004301950A (ja) * | 2003-03-28 | 2004-10-28 | Aruze Corp | 画像表示装置及び遊技機 |
KR100671515B1 (ko) * | 2003-03-31 | 2007-01-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 도트반전구동방법 |
JP4366988B2 (ja) * | 2003-05-01 | 2009-11-18 | セイコーエプソン株式会社 | 有機el装置および電子機器 |
KR100634508B1 (ko) | 2004-07-23 | 2006-10-16 | 삼성전자주식회사 | 평면표시장치의 화소구조 |
JP4182100B2 (ja) * | 2004-12-15 | 2008-11-19 | キヤノン株式会社 | アクティブマトリクス液晶表示装置 |
KR101179233B1 (ko) * | 2005-09-12 | 2012-09-04 | 삼성전자주식회사 | 액정표시장치 및 그 제조방법 |
US8253897B2 (en) * | 2005-09-15 | 2012-08-28 | Hiap L. Ong | Spread pixel design for multi domain LCD |
KR101220205B1 (ko) * | 2005-12-29 | 2013-01-09 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101282401B1 (ko) * | 2006-09-26 | 2013-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101359923B1 (ko) | 2007-02-28 | 2014-02-11 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
JP5747425B2 (ja) * | 2008-05-11 | 2015-07-15 | Nltテクノロジー株式会社 | 非矩形状の画素アレイ及び該アレイを備える表示装置 |
KR102003937B1 (ko) | 2013-06-26 | 2019-07-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 |
CN103728746B (zh) * | 2013-12-31 | 2016-10-05 | 深圳市华星光电技术有限公司 | 一种液晶显示面板的显示方法、驱动装置及液晶显示装置 |
US9613573B2 (en) * | 2014-05-09 | 2017-04-04 | Syndiant, Inc. | Light modulating backplane with configurable multi-electrode pixels |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61241779A (ja) * | 1985-04-19 | 1986-10-28 | 株式会社日立製作所 | フラツトデイスプレイ |
JPH0740102B2 (ja) * | 1986-03-10 | 1995-05-01 | 株式会社東芝 | アクテイブマトリクス型液晶表示装置 |
GB8622715D0 (en) * | 1986-09-20 | 1986-10-29 | Emi Plc Thorn | Display device |
JPH02244125A (ja) * | 1989-03-17 | 1990-09-28 | Seiko Epson Corp | アクティブマトリクス基板 |
US5126865A (en) * | 1990-12-31 | 1992-06-30 | Honeywell Inc. | Liquid crystal display with sub-pixels |
US5648793A (en) * | 1992-01-08 | 1997-07-15 | Industrial Technology Research Institute | Driving system for active matrix liquid crystal display |
JPH07122712B2 (ja) * | 1993-08-05 | 1995-12-25 | シャープ株式会社 | カラー液晶表示装置 |
EP0703561A3 (en) * | 1994-09-26 | 1996-12-18 | Canon Kk | Method and device for controlling a display device |
JP3493534B2 (ja) * | 1995-07-07 | 2004-02-03 | カシオ計算機株式会社 | 液晶表示素子 |
KR100205009B1 (ko) | 1996-04-17 | 1999-06-15 | 윤종용 | 비디오신호 변환장치 및 그 장치를 구비한 표시장치 |
JPH10319911A (ja) * | 1997-05-15 | 1998-12-04 | Matsushita Electric Ind Co Ltd | Led表示装置およびその制御方法 |
JP3300638B2 (ja) * | 1997-07-31 | 2002-07-08 | 株式会社東芝 | 液晶表示装置 |
JP3542504B2 (ja) * | 1997-08-28 | 2004-07-14 | キヤノン株式会社 | カラー表示装置 |
DE19746329A1 (de) * | 1997-09-13 | 1999-03-18 | Gia Chuong Dipl Ing Phan | Display und Verfahren zur Ansteuerung des Displays |
JPH11239674A (ja) * | 1998-02-26 | 1999-09-07 | Namco Ltd | ゲーム機用コントローラ |
KR100289538B1 (ko) * | 1998-05-20 | 2001-06-01 | 김순택 | 박막트랜지스터 액정표시소자의 배선 레이아웃 |
US7119870B1 (en) * | 1998-11-27 | 2006-10-10 | Sanyo Electric Co., Ltd. | Liquid crystal display device having particular drain lines and orientation control window |
JP2000221524A (ja) * | 1999-01-29 | 2000-08-11 | Sanyo Electric Co Ltd | カラー液晶表示装置 |
JP3829540B2 (ja) * | 1999-07-22 | 2006-10-04 | セイコーエプソン株式会社 | 電気光学装置および投射型表示装置 |
EP1314149B1 (en) * | 2000-07-28 | 2014-05-21 | Samsung Display Co., Ltd. | Arrangement of color pixels for full color imaging devices with simplified addressing |
US7274383B1 (en) * | 2000-07-28 | 2007-09-25 | Clairvoyante, Inc | Arrangement of color pixels for full color imaging devices with simplified addressing |
US6469756B1 (en) * | 2000-11-17 | 2002-10-22 | Intel Corporation | Compensating for aperture parallax distortion in tiled displays |
US7123277B2 (en) * | 2001-05-09 | 2006-10-17 | Clairvoyante, Inc. | Conversion of a sub-pixel format data to another sub-pixel data format |
-
2002
- 2002-07-30 US US10/207,064 patent/US7079164B2/en not_active Expired - Lifetime
- 2002-07-31 DE DE10234963.0A patent/DE10234963B4/de not_active Expired - Fee Related
- 2002-08-01 TW TW091117288A patent/TW563086B/zh not_active IP Right Cessation
- 2002-08-02 JP JP2002226650A patent/JP4021274B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-17 US US11/280,227 patent/US7489326B2/en not_active Expired - Lifetime
-
2007
- 2007-05-31 JP JP2007145181A patent/JP4777304B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7079164B2 (en) | 2006-07-18 |
TW563086B (en) | 2003-11-21 |
JP4777304B2 (ja) | 2011-09-21 |
JP2003149624A (ja) | 2003-05-21 |
DE10234963B4 (de) | 2015-02-19 |
US7489326B2 (en) | 2009-02-10 |
DE10234963A1 (de) | 2003-03-27 |
US20060077159A1 (en) | 2006-04-13 |
US20030025662A1 (en) | 2003-02-06 |
JP2007233416A (ja) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4777304B2 (ja) | 液晶表示装置 | |
KR101341906B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
CN104751757B (zh) | 能够以低速驱动的显示装置 | |
KR100299081B1 (ko) | 표시장치및이표시장치의구동방법과구동회로 | |
KR101385225B1 (ko) | 액정표시장치 및 그 구동방법 | |
TWI395176B (zh) | 用於交替驅動矩陣排列之像素之矩陣定址方法以及用於交替驅動矩陣排列之像素之矩陣定址電路 | |
KR101319357B1 (ko) | 액정 표시장치 및 그의 구동방법 | |
US20100315402A1 (en) | Display panel driving method, gate driver, and display apparatus | |
KR100884993B1 (ko) | 액정표시장치 및 그 구동방법 | |
CN110956921B (zh) | 阵列基板及其驱动方法、像素驱动装置、显示装置 | |
CN101105585A (zh) | 显示装置及其驱动方法 | |
JP5341191B2 (ja) | 表示装置および表示装置の駆動方法 | |
JPH08248385A (ja) | アクティブマトリックス型液晶ディスプレイとその駆動方法 | |
JPH0916132A (ja) | 液晶駆動装置 | |
KR100869738B1 (ko) | 액정표시장치 | |
JP3846612B2 (ja) | 液晶表示装置 | |
KR100486998B1 (ko) | 액정패널의 구동방법 및 액정 표시 장치 | |
KR100898789B1 (ko) | 액정표시장치의 구동방법 | |
KR100965587B1 (ko) | 액정표시장치 및 이의 구동방법 | |
KR100853771B1 (ko) | 액정표시장치 | |
JP2001296829A (ja) | 平面表示装置 | |
KR100855478B1 (ko) | 액정표시패널과 그의 구동장치 및 구동방법 | |
JP2008224743A (ja) | 液晶表示装置のデータ駆動方法及び装置 | |
KR101441389B1 (ko) | 액정표시장치 및 이의 구동방법 | |
JP2003208131A (ja) | 平面表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060501 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4021274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |