JP2003208131A - 平面表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＥＭＩを改善することができる平面表示装置
を提供する。 【解決手段】 液晶表示装置の表示領域をＡ，Ｂ，Ｃ，
Ｄの４つの表示領域に分け、ＡＣ画面用のソースドライ
バ２４と、ＢＤ画面用のソースドライバ２４を設け、Ｂ
Ｄ画面用のソースドライバ２４に供給されるシステムク
ロック信号ＮＣＬＫ２の位相をＡＣ画面用のソースドラ
イバに供給されるシステムクロック信号ＮＣＬＫ１の位
相と反転させ、かつ、それに合わせて画像データＤＡＴ
Ａの位相を１８０度ずらせたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば各画素にス
イッチ素子として薄膜トランジスタ（以下、ＴＦＴとい
う）を用いたアクティブマトリクス型の液晶、有機ＥＬ
等の平面表示装置に関するものである。

【０００２】

【従来の技術】液晶表示装置に代表される平面表示装置
は、その薄型、軽量、低消費電力の特徴を生かして各種
分野で利用されるようになってきた。そして、近年で
は、このような平面表示装置に対して、特に大画面化、
高精細化の要求が高まってきている。

【０００３】そのため、本出願人はこのような要求に応
えることができる液晶表示装置として、２０インチで、
ＱＵＸＧＡ（３２００×２４００画素）の超高精細の再
生が可能な液晶表示装置を提案した（特開２００１−２
０９３５７）。

【０００４】この液晶表示装置では、扱う画素データの
量が多いため、画面を左右に分割して、これら分割した
画面をそれぞれ制御する２個の液晶コントローラを使用
している。

【０００５】これら２個の液晶コントローラは、パソコ
ンなどの外部信号源装置からの同期信号、クロック信
号、画像データを受信して、これに基づいて複数の信号
線駆動回路と複数の走査線駆動回路を制御している。

【０００６】

【発明が解決しようとする課題】上記のような液晶表示
装置におけるディジタル回路において、２個の液晶コン
トローラを動作させるクロック信号は１種類であり、こ
の１種類のクロック信号のクロック周期で発生する電気
的ノイズ（スイッチングノイズ）が回路を構成するＩＣ
の電源端子を介して回路基板の電源パターンに伝播し
て、ＥＭＩを悪化させるという問題点がある。

【０００７】そこで、本発明は上記問題点に鑑み、ＥＭ
Ｉを改善することができる平面表示装置を提供する。

【０００８】

【課題を解決するための手段】請求項１の発明は、互い
に直交して配置される複数本の信号線及び走査線、及
び、これら信号線と走査線との交点近傍にスイッチ素子
を介して配置される画素電極とを備えたアレイ基板と、
入力する画像データに対応した画像信号を前記信号線へ
供給する信号線駆動回路と、前記スイッチング素子をＯ
Ｎ状態にして前記画像信号を前記画素電極に書き込むゲ
ート信号を前記走査線へ供給する走査線駆動回路と、外
部から少なくとも画像データ、システムクロック信号が
入力して、これら画像データ、システムクロック信号と
信号線駆動用制御信号を前記信号線駆動回路へ出力し、
また、走査線駆動用制御信号を前記走査線駆動回路へ出
力する制御回路と、を有する平面表示装置において、前
記信号線駆動回路は複数の信号線駆動回路ブロックを含
み、前記複数の信号線駆動回路ブロックのうち一の信号
線駆動回路ブロックへ入力するシステムクロック信号の
位相が、他の信号線駆動回路ブロックへ入力するシステ
ムクロック信号の位相とずれており、かつ、前記一の信
号線駆動回路ブロックへ入力するシステムクロック信号
の位相に合わせて前記一の信号線駆動回路ブロックへ入
力する画像データの位相もずれていることを特徴とする
平面表示装置である。

【０００９】請求項２の発明は、前記複数の信号線駆動
回路ブロックが、第１のグループの信号線駆動回路ブロ
ックと第２のグループの信号線駆動回路ブロックとに分
かれ、前記第１のグループの信号線駆動回路ブロックへ
入力するシステムクロック信号の位相が、前記第２のグ
ループの信号線駆動回路ブロックへ入力するシステムク
ロック信号の位相に対して反転していることを特徴とす
る請求項１記載の平面表示装置である。

【００１０】請求項３の発明は、前記平面表示装置に接
続され、前記システムクロック信号と前記画像データと
を供給する信号源装置が、前記システムクロック信号の
位相と前記画像データの位相とをずらすことを特徴とす
る請求項１記載の平面表示装置である。

【００１１】請求項４の発明は、信号源装置からシリア
ルに入力する画像データをパラレルに変換する作動信号
回路を前記制御回路の入力側に接続し、前記作動信号回
路が、前記システムクロック信号の位相と前記画像デー
タの位相とをずらすことを特徴とする請求項１記載の平
面表示装置である。

【００１２】請求項５の発明は、前記信号線駆動用制御
信号と前記走査線駆動用制御信号である水平同期信号、
垂直同期信号の各位相も、前記システムクロック信号の
位相に合わせてずれていることを特徴とする請求項１〜
４記載の平面表示装置である。

【００１３】本発明の平面表示装置であると、一の信号
線駆動回路へ入力するシステムクロック信号の位相が、
他の信号線駆動回路へ入力するシステムクロック信号の
位相とずれているため、スイッチングノイズを軽減で
き、ＥＭＩを改善することができる。

【００１４】また、この場合に、一の信号線駆動回路へ
入力するシステムクロック信号の位相に合わせてその信
号線駆動回路へ入力する画像データの位相もずれている
ため、信号線駆動回路における動作は、従来と同様の動
作を行うことで画像信号を信号線へ出力することができ
る。

【００１５】

【発明の実施の形態】以下、本発明の一実施例の液晶表
示装置１０について、図１〜図１４に基づいて説明す
る。

【００１６】［１］液晶表示装置の概要説明 図１は、本実施例の液晶表示装置１０の概略構成を示す
ものである。

【００１７】この液晶表示装置１０は、有効表示領域が
対角２０．８インチサイズのＱＵＸＧＡ（3200×2400）
仕様のカラー表示画素を備えた液晶パネル１２を備えて
いる。即ち、この液晶表示装置１０の有効表示領域は、
3200×3(R,G,B)の表示画素からなる水平画素ラインを24
00本備えて構成されている。また、この液晶表示装置１
０は、パソコン本体に内蔵されているグラフィックイコ
ライザー等の処理装置３２にＩ／Ｆコネクタ３６を介し
て接続されている。

【００１８】そして、この液晶表示装置１０は、このよ
うな多数本の水平画素ラインＬ１，・・・，Ｌ2400を備
えるが故に、次のような特徴的な駆動を採用している。

【００１９】即ち、図６及び７に示すように、有効表示
領域を上下２分割し、一水平走査期間（１Ｈ）に、上表
示領域の水平画素ライン（Ｌ１〜Ｌ1200）及び下表示領
域の水平画素ライン（Ｌ1201〜Ｌ2400）にそれぞれ並列
的に書き込みを行い、これを順次繰り返すという手法で
ある。例えば、この実施例では、第１水平走査期間（１
Ｈ）で水平画素ラインＬ１，Ｌ2400、第２水平走査期間
（１Ｈ）でＬ2399，Ｌ２、・・・に順次書き込むという
ものである。

【００２０】ここで水平走査期間（１Ｈ）とは、処理装
置３２から一水平画素ライン分のディジタル画像データ
ＤＡＴＡが送信される期間とし、この実施例では13μse
cである。

【００２１】また、ここで液晶パネル１２の有効表示領
域は、説明のため図２に示す如く、上下左右に分割され
た４つのＵＸＧＡ（1600×1200）エリアから構成されて
いるとし、左上の画面をＡ画面、右上の画面をＢ画面、
左下の画面をＣ画面、右下の画面をＤ画面とする。ま
た、「上画面」と記載した場合には、Ａ画面、または、
Ｂ画面をいい、「下画面」と記載した場合には、Ｃ画
面、または、Ｄ画面をいう。更に、Ａ画面、Ｂ画面、Ｃ
画面、及びＤ画面は、それぞれ左右に分割されたＡ１画
面及びＡ２画面、Ｂ１画面及びＢ２画面、Ｃ１画面及び
Ｃ２画面、及びＤ１画面及びＤ２画面から構成されてい
るものとする。

【００２２】［２］液晶パネルの構成 上述した駆動を実現するために、この液晶表示装置１０
は次のように構成されている。

【００２３】即ち、この液晶パネル１２は、図１に示す
ように（3200×3(R,G,B)）本の信号線１６と、この信号
線１６と直交して配置される2400本の走査線１８と、こ
れら各信号線１６及び走査線１８の交点近傍に配置され
るＴＦＴ２０を介して配置される画素電極２２とを備え
たアレイ基板１４と、このアレイ基板１４の対向面上方
に所定の間隙をもって配置されるカラーフィルタを備え
た対向電極基板（図示せず）と、アレイ基板１４と対向
電極基板との間に配置される光変調層としての液晶（図
示せず）とを備えている。

【００２４】液晶パネルに代えて有機ＥＬパネルとする
のであれば、液晶に代えて有機ＥＬ層等を配置する必要
がある。

【００２５】走査線１８のそれぞれはＴＦＴ２０のゲー
トに、信号線１６のそれぞれはＴＦＴ２０のドレイン
に、画素電極２２のそれぞれはＴＦＴ２０のソースに、
それぞれ電気的に接続されており、これにより走査線１
８に供給される走査パルスＶｇに対応して信号線１６か
らのアナログ画像信号Ｖｓが画素電極２２に書き込ま
れ、画素電極２２と対向電極との電位差に基づいて表示
が成される。

【００２６】ところで、この液晶パネル１２の信号線１
６は、図１に示すように、アレイ基板１４の上側から電
気的に引き出される上引出信号線１６ａと、アレイ基板
１４の下側から電気的に引き出される下引出信号線１６
ｂとから構成され、これら信号線１６ａ、１６ｂはそれ
ぞれ図１に示すように交互に配置されている。換言すれ
ば、奇数番目の信号線１６は上引出信号線１６ａであっ
て、偶数番目の信号線１６は下引出信号線１６ｂであ
る。

【００２７】そして、ＡＣ画面に配置される奇数番目の
信号線１６ａのうち、Ｒ１，Ｂ１，・・・，Ｇ800の上
引出信号線１６ａは、液晶パネル１２の上辺に配置され
た第１ＡＣ画面用上側ソースドライバ２４-ACU1に、Ｒ8
01，Ｂ801，・・・，Ｇ1600の上引出信号線１６ａは第
２ＡＣ画面用上側ソースドライバ２４-ACU2に、それぞ
れ接続パッド１７ａを介して電気的に接続されている。
また、ＡＣ画面に配置される偶数番目の信号線１６ｂの
うち、Ｇ１，Ｒ２，・・・，Ｂ800の下引出信号線１６
ｂは、液晶パネル１２の下辺に配置された第２ＡＣ画面
用下側ソースドライバ２６-ACD1に、Ｇ801，Ｒ802，・
・・，Ｂ1600の下引出信号線１６ｂは第２ＡＣ画面用下
側ソースドライバ２６-ACD2に、それぞれ接続パッド１
７ｂを介して電気的に接続されている。

【００２８】同様に、ＢＤ画面に配置される奇数番目の
信号線１６ａのうち、Ｒ1601，Ｂ1601，・・・，Ｇ3200
の上引出信号線１６ａは、液晶パネル１２の上辺に配置
された第１ＢＤ画面用上側ソースドライバ２５-BDU1
に、Ｒ2401，Ｂ2401，・・・，Ｇ3200の上引出信号線１
６ａは第２ＢＤ画面用上側ソースドライバ２５-BDU2
に、それぞれ接続パッド１７ａを介して電気的に接続さ
れている。また、ＢＤ画面に配置される偶数番目の信号
線１６ｂのうち、Ｇ1601，Ｒ1602，・・・，Ｂ2400の下
引出信号線１６ｂは、液晶パネル１２の下辺に配置され
た第２ＢＤ画面用下側ソースドライバ２７-BDD1に、Ｇ2
401，Ｒ2402，・・・，Ｂ3200の下引出信号線１６ｂは
第２ＢＤ画面用下側ソースドライバ２７-BDD2に、それ
ぞれ接続パッド１７ｂを介して電気的に接続されてい
る。

【００２９】また、走査線１８はアレイ基板１４の一端
に引き出され、接続パッド１９を介して上画面用ゲート
ドライバ２８及び下画面用ゲートドライバ３０に電気的
に接続され、これらゲートドライバ２８、３０からから
走査パルスＶｇが各走査線１８に供給される。

【００３０】このような液晶パネル１２の構成により、
各信号線１６の接続パッド１７ａ、１７ｂのそれぞれ
は、少なくとも信号線１６を隔てて配置されるため、接
続パッド１７ａ、１７ｂ間隔は信号線１６間隔に対して
十分に広く取れる。これにより、高精細化に対しても上
側ソースドライバ２４、２５や下側ソースドライバ２
６、２７等の外部回路の電気的な接続が容易に可能とな
る。

【００３１】信号線１６を、例えばいずれも上側に引き
出すのであれば、偶数本目と奇数本目とで対応する接続
パッド位置を千鳥状に配置することで外部回路との接続
を用意に行うことができる。また、偶数本目と奇数本目
の２グループに区分する他に、３グループ以上に区分
し、接続パッドをこれに合わせて多段の千鳥状に配置し
てもかまわない。

【００３２】［３］液晶表示装置の回路構成 この液晶表示装置１０は、上述したように（図１参
照）、液晶パネル１２と、この液晶パネル１２の信号線
１６にアナログ画像信号Ｖｓを供給する信号線駆動回路
としての上側ソースドライバ２４、２５、下側ソースド
ライバ２６、２７と、この液晶パネル１２の各走査線１
８に走査パルスＶｇを供給する走査線駆動回路としての
上画面用ゲートドライバ２８及び下画面用ゲートドライ
バ３０と、これらソースドライバ２４、２５、２６、２
７、及びゲートドライバ２８、３０を制御する液晶コン
トローラ３４とを備えている。

【００３３】図３に基づいて液晶表示装置１０の回路構
成をより詳細に説明する。

【００３４】なお、図３において、点線で囲まれた範囲
が、液晶表示装置１０で使用される配線基板を示してお
り、この点線で示された配線基板上に各回路が実装され
ていることを示している。

【００３５】［３−１］処理装置３２ 信号源装置である処理装置３２は、液晶パネル１２のＡ
画面、Ｂ画面、Ｃ画面及びＤ画面のそれぞれに対応し、
更に赤（Ｒ）、青（Ｂ）、及び緑（Ｇ）の各色毎で、水
平画素ライン方向に奇数及び偶数に対応したの２４系統
のディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：
ＤＡＴＡ−Ａ（ｅ）、・・・、Ｒ：ＤＡＴＡ−Ｂ
（ｏ）、Ｒ：ＤＡＴＡ−Ｂ（ｅ）、・・・、Ｒ：ＤＡＴ
Ａ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・・・、Ｒ：
ＤＡＴＡ−Ｄ（ｏ）、Ｒ：ＤＡＴＡ−Ｄ（ｅ）、・・
・、Ｂ：ＤＡＴＡ−Ｄ（ｅ）（図１１から１３参照）
を、液晶コントローラ３４にそれぞれシリアルに出力す
る。

【００３６】それぞれのディジタル画像データＤＡＴＡ
は、この実施例では８ビットで構成され、これにより液
晶表示装置１０は256階調表示を実現可能にしている。

【００３７】ここで、処理装置３２と液晶表示装置１０
との間のデータ転送を、分割された表示画面毎に、更に
各色毎に奇数（ｏ）及び偶数（ｅ）に分割して並列に行
うことで、６０ＭＨｚでのデータ転送を実現している。
これにより、データ転送速度の増大が抑えられ、これに
より確実なデータ転送、ＥＭＩの影響を低減することが
可能となる。

【００３８】［３−１−１］ＥＭＩの影響を低く抑える
ための方法 また、処理装置３２は、ＥＭＩの影響を低く抑えるため
に、さらに、次のような構成を有している。

【００３９】即ち、処理装置３２は、液晶表示装置１０
に対して、ディジタル画像データＤＡＴＡと、水平同期
信号ＨＳＹＮＣと、垂直同期信号ＶＳＹＮＣと、データ
イネーブル信号ＥＮＡＢと、システムクロック信号ＮＣ
ＬＫを送信するものであるが、ＡＣ画面用のこれら信号
と、ＢＤ画面用のこれらの信号との位相を反転させて送
信している。

【００４０】以下、その詳細について図８及び図９に基
づいて説明する。

【００４１】なお、以下の説明で、ＡＣ画面用のこれら
信号の末尾に１を付け、ＢＤ画面用のこれら信号の末尾
に２を付けるものとする。

【００４２】図８に示すように、処理装置３２から出力
するＡＣ画面用のシステムクロック信号ＮＣＬＫ１に対
し、ＢＤ画面用のシステムクロック信号ＮＣＬＫ２の位
相を反転させた状態（１８０°位相をずれせている状
態）としている。また、これに伴って、ＢＤ画面用の画
像データＤＡＴＡ２もＡＣ画面用の画像データＤＡＴＡ
１に対し１８０°位相を遅らせている。

【００４３】このようにすることで、液晶表示装置１０
に送られ、また、液晶表示装置１０内部で使用されるシ
ステムクロック信号がＮＣＬＫ１とＮＣＬＫ２の２種類
存在し、かつ、これら信号の位相が反転しているため、
互いに打ち消し合って、従来のようなスイッチングノイ
ズを発生させることがなく、ＥＭＩを改善することがで
きる。

【００４４】また、図８に示すように、ディジタル画像
データＤＡＴＡ１，２もシステムクロック信号ＮＣＬＫ
１，２の位相と合わせてずらせているため、液晶表示装
置１０内部におけるシステムクロック信号ＮＣＬＫ１，
２と画像データＤＡＴＡ１，２との関係は変わらず、従
来と同じ回路構成で画面を再生することができる。

【００４５】なお、図８では、画像データＤＡＴＡ１，
２と、システムクロック信号ＮＣＬＫ１，２のみを記載
したが、水平同期信号ＨＳＹＮＣ１，２と、垂直同期信
号ＶＳＹＮＣ１，２と、データイネーブル信号ＥＮＡＢ
１，２も、ＡＣ画面用とＢＤ画面用に分け、ＢＤ画面用
のこれら信号の位相が、ＡＣ画面用の信号の位相より１
８０°遅らせた状態にして送信している。

【００４６】［３−１−２］位相反転回路６４の構成 この位相反転を実現するための位相反転回路６４を処理
装置３２の出力側に設ける。図９が、位相反転回路６４
のブロック図である。

【００４７】処理装置３２において、シリアルで位相反
転回路６４へ入力される画像データＤＡＴＡは、２つに
分けられフリップフロップ回路６６とフリップフロップ
回路７０にそれぞれ入力する。

【００４８】また、システムクロック信号ＮＣＬＫは２
つに分けられフリップフロップ回路６６とフリップフロ
ップ回路７０に入力する。

【００４９】そして、このシステムクロック信号ＮＣＬ
Ｋに同期させて画像データＤＡＴＡがフリップフロップ
回路６６とフリップフロップ回路７０からそれぞれ出力
される。

【００５０】フリップフロップ回路６６から出力された
画像データＤＡＴＡは、フリップフロップ回路６８に入
力し、元のシステムクロック信号ＮＣＬＫは、ＮＯＴ回
路７２で位相反転され、この位相反転されたシステムク
ロック信号ＮＣＬＫに基づいて、フリップフロップ回路
６８で同期をとって出力される。この出力された画像デ
ータＤＡＴＡが、上記したＡＣ画面用の画像データＤＡ
ＴＡ１となる。一方、ＮＯＴ回路７２から出力されたシ
ステムクロック信号ＮＣＬＫはＮＯＴ回路７４で再び位
相反転され出力される。この信号が、上記したＡＣ画面
用のシステムクロック信号ＮＣＬＫ１となる。

【００５１】一方、フリップフロップ回路７０に入力し
た画像データＤＡＴＡはシステムクロック信号ＮＣＬＫ
によって同期をとられて出力される。この信号が、上記
したＢＤ画面用の画像データＤＡＴＡ２となる。また、
システムクロック信号ＮＣＬＫはＮＯＴ回路７６で位相
反転され出力される。この信号が、上記したＢＤ画面用
のシステムクロック信号ＮＣＬＫ２となる。

【００５２】なお、ＮＯＴ回路７４とＮＯＴ回路７６で
システムクロック信号ＮＣＬＫの位相を反転させている
のは、この位相反転回路６４の出力側の次段で接続され
るＩＣにおいて、システムクロック信号ＮＣＬＫの立ち
上がり時において画像データＤＡＴＡをサンプリングす
るためのタイミングを合わすためのものである。

【００５３】上記の位相反転回路６４において、ＮＯＴ
回路７２においてシステムクロック信号ＮＣＬＫの位相
反転が行われることにより、ＮＣＬＫ１とＮＣＬＫ２と
の位相が反転した状態で出力することができる。また、
ＮＯＴ回路７２から出力されたシステムクロック信号Ｎ
ＣＬＫに基づいてフリップフロップ回路６８で同期がと
られ画像データＤＡＴＡ１として出力されるため、位相
反転したシステムクロック信号ＮＣＬＫに基づいて画像
データＤＡＴＡ１が出力することができる。

【００５４】このような位相反転回路６４を処理装置３
２の出力側に設けることにより、ＡＣ画面用に出力され
るシステムクロック信号ＮＣＬＫ１とＢＤ画面用に出力
されるシステムクロック信号ＮＣＬＫ２の位相を反転さ
せることができ、かつ、画像データＤＡＴＡもそれに合
わせて位相をずらせることができる。

【００５５】なお、位相反転回路６４では画像データＤ
ＡＴＡのみを、システムクロック信号ＮＣＬＫに合わせ
て位相をずらせたが、水平同期信号ＨＳＹＮＣ、垂直同
期信号ＶＳＹＮＣ、データイネーブル信号ＥＮＡＢもこ
の回路と同様の構成によって位相をシステムクロック信
号ＮＣＬＫに合わせてずらせることができる。

【００５６】［３−２］Ｉ／Ｆコネクタ３６ Ｉ／Ｆコネクタ３６は、シリアルに入力される２４系統
のディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、・・
・、Ｂ：ＤＡＴＡ−Ｄ（ｅ）のうち、ＡＣ画面を構成す
るための１２系統のディジタル画像データＲ：ＤＡＴＡ
−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・・・、Ｂ：Ｄ
ＡＴＡ−Ａ（ｅ）、Ｒ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡ
ＴＡ−Ｃ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｃ（ｅ）をＡ
Ｃ画面用作動信号ＩＣ６０に送り、また、ＢＤ画面を構
成する他の１２系統のディジタル画像データＲ：ＤＡＴ
Ａ−Ｂ（ｏ）、Ｒ：ＤＡＴＡ−Ｂ（ｅ）、・・・、Ｂ：
ＤＡＴＡ−Ｂ（ｅ）、Ｒ：ＤＡＴＡ−Ｄ（ｏ）、Ｒ：Ｄ
ＡＴＡ−Ｄ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｄ（ｅ）を
ＢＤ画面用作動信号ＩＣ６２にそれぞれ振り分ける。

【００５７】［３−３］作動信号ＩＣ６０，６２ ＡＣ画面用作動信号ＩＣ６０は、シリアルにそれぞれ入
力されるＡＣ画面を構成するための１２系統のディジタ
ル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−
Ａ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ａ（ｅ）、Ｒ：ＤＡ
ＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・・・、
Ｂ：ＤＡＴＡ−Ｃ（ｅ）をパラレルに変換して、ＡＣ画
面用液晶コントローラ３８に出力する。

【００５８】また、ＢＤ画面用作動信号ＩＣ６２は、シ
リアルにそれぞれ入力されるＢＤ画面を構成する他の１
２系統のディジタル画像データＲ：ＤＡＴＡ−Ｂ
（ｏ）、Ｒ：ＤＡＴＡ−Ｂ（ｅ）、・・・、Ｂ：ＤＡＴ
Ａ−Ｂ（ｅ）、Ｒ：ＤＡＴＡ−Ｄ（ｏ）、Ｒ：ＤＡＴＡ
−Ｄ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｄ（ｅ）をパラレ
ルに変換して、ＢＤ画面用液晶コントローラ４０に出力
する。

【００５９】［３−４］液晶コントローラ３８、４０ 液晶コントローラ３８、４０のそれぞれは、ソースドラ
イバ２４、２５、２６、２７、及びゲートドライバ２
８、３０を制御可能に構成された同一構成のＩＣチップ
である。

【００６０】そして、ＡＣ画面用液晶コントローラ３８
は、ＡＣ画面用第１及び第２上側ソースドライバ２４-A
CU1、２４-ACU2及びＡＣ画面用第１及び２下側ソースド
ライバ２６-ACD1、26-ACD2を制御すると共に、上画面用
ゲートドライバ２８を制御するよう配線されている。ま
た、ＢＤ画面用液晶コントローラ４０は、ＢＤ画面用第
１及び２上側ソースドライバ２５-BDU1、２５-BDU2及び
ＢＤ画面用第１及び２下側ソースドライバ２７-BDD1、
２７-BDD2を制御すると共に、下画面用ゲートドライバ
３０を制御するよう配線されている。

【００６１】ＡＣ画面用液晶コントローラ３８は、処理
装置３２から入力される水平同期信号ＨＳＹＮＣ１、垂
直同期信号ＶＳＹＮＣ１、データイネーブル信号ＥＮＡ
Ｂ１、システムクロック信号ＮＣＬＫ１に基づき、垂直
スタート信号ＳＴＶ−Ｕ、垂直クロック信号ＣＰＶ−
Ｕ、ゲート出力イネーブル信号ＯＥ−Ｕ等の制御信号を
生成し、上画面用ゲートドライバ２８に送信する。同様
に、ＢＤ画面用液晶コントローラ４０も、垂直スタート
信号ＳＴＶ−Ｄ、垂直クロック信号ＣＰＶ−Ｄ、ゲート
出力イネーブル信号ＯＥ−Ｄを下画面用ゲートドライバ
３０に送信する。

【００６２】また、ＡＣ画面用液晶コントローラ３８
は、入力される１２系統のディジタル画像データＲ：Ｄ
ＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・・・、
Ｂ：ＤＡＴＡ−Ａ（ｅ）、Ｒ：ＤＡＴＡ−Ｃ（ｏ）、
Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｃ
（ｅ）の並べ替え、及びタイミング制御を行い、この並
べ替えられた１２系統のディジタル画像データＲ：ＵＤ
ＡＴＡ−Ａ１Ｃ１、Ｇ：ＵＤＡＴＡ−Ａ１Ｃ１、Ｂ：Ｕ
ＤＡＴＡ−Ａ１Ｃ１、Ｒ：ＤＤＡＴＡ−Ａ１Ｃ１、Ｇ：
ＤＤＡＴＡ−Ａ１Ｃ１、Ｂ：ＤＤＡＴＡ−Ａ１Ｃ１、
Ｒ：ＵＤＡＴＡ−Ａ２Ｃ２、Ｇ：ＵＤＡＴＡ−Ａ２Ｃ
２、Ｂ：ＵＤＡＴＡ−Ａ２Ｃ２、Ｒ：ＤＤＡＴＡ−Ａ２
Ｃ２、Ｇ：ＤＤＡＴＡ−Ａ２Ｃ２、Ｂ：ＤＤＡＴＡ−Ａ
２Ｃ２を水平クロック信号ＣＰＨ、水平スタート信号Ｈ
ＳＴＡＲＴと共に低電圧差動信号送信回路４２、低電圧
差動信号受信回路４４、更にシリアル／パラレルコント
ローラ（以下、「Ｓ／Ｐコントローラ」という）４６を
介して、第１及び第２上側ソースドライバ２４-ACU1、
２４-ACU2及び第１及び第２下側ソースドライバ２６-AC
D1、２６-ACD2にそれぞれ並列に出力する。

【００６３】ＢＤ画面用液晶コントローラ４０も上記と
同様の処理を行うものであるが、上記したようにシステ
ムクロック信号ＮＣＬＫ２がＡＣ画面用液晶コントロー
ラ３８のシステムクロック信号ＮＣＬＫ１とは反転した
状態となっている。

【００６４】しかしながら、画像データＤＡＴＡＢ，
Ｄ、水平同期信号ＨＳＹＮＣ２、垂直同期信号ＶＳＹＮ
Ｃ２、データイネーブル信号ＥＮＡＢ２も位相がそれに
合わせてずれているため、このＡＣ画面用液晶コントロ
ーラ３８と全く同様に処理を行うことができる。

【００６５】そのため、ＡＣ画面用液晶コントローラ３
８とＢＤ画面用液晶コントローラ４０のシステムクロッ
ク信号ＮＣＬＫ１，２の位相が反転した状態で互いに打
ち消しあってスイッチングノイズを低減して、ＥＭＩを
改善することができる。

【００６６】［４］ＡＣ画面用回路の構成 図４は、図３で示した液晶表示装置１０の回路のうち、
ＡＣ画面用回路のブロック図を示すものであり、更に詳
細に説明する。なお、ＢＤ画面用回路についても同様の
回路が構成されており、ここでの説明は省略する。

【００６７】図４に示すように、液晶表示装置１０の液
晶コントローラ３４を構成するＡＣ画面用液晶コントロ
ーラ３８には、上述したように、処理装置３２から、Ａ
画面、及びＣ画面に対応し、更に奇数番目及び偶数番目
対応した各色毎の１２系統のディジタル画像データＲ：
ＤＡＴＡ−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・・
・、Ｂ：ＤＡＴＡ−Ｃ（ｏ）、及びＢ：ＤＡＴＡ−Ｃ
（ｅ）が並列に入力される。

【００６８】ＡＣ画面用液晶コントローラ３８は、赤
（Ｒ）、青（Ｂ）、緑（Ｇ）に対応した上画面用ライン
メモリ４８と、下画面用ラインメモリ５０とをそれぞれ
備え、これらラインメモリ４８，５０は、１つのセレク
タ回路５２に接続されている。

【００６９】そして、このラインメモリ４８，５０への
書き込みと読み出し、さらにセレクタ回路５２による出
力先の設定により、タイミング制御とデータの並べ替え
が達成される。

【００７０】［５］液晶表示装置の駆動方法 以下に、図面を参照して、より詳細に説明する。

【００７１】図１２は、ＡＣ画面用液晶コントローラ３
８におけるデータ入出力タイミングを示すもので、上か
ら処理装置３２から入力されるシステムクロック信号Ｎ
ＣＬＫ１、水平同期信号ＨＳＹＮＣ１、データイネーブ
ル信号ＥＮＡＢ１、ディジタル画像データＲ：ＤＡＴＡ
−Ａ（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、・・・、Ｒ：Ｄ
ＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、・・・、
を示し、またＡＣ画面用液晶コントローラ３８で生成さ
れるクロック信号ＣＬＫ、水平スタート信号ＨＳＴＡＲ
Ｔ、さらにＡＣ画面用液晶コントローラ３８から出力さ
れる出力画像データＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C
1、ＵＤＡＴＡ-A2C2、ＵＤＡＴＡ-A2C2を示している。

【００７２】なお、図１３及び図１４に出力画像データ
ＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1の拡大図が示してあ
る。

【００７３】［５−１］ＡＣ画面用液晶コントローラ３
８に入力するディジタル画像データＤＡＴＡは、上述し
たように赤（Ｒ）、青（Ｂ）、緑（Ｇ）の各色毎であっ
て、Ａ画面用及びＣ画面用に、合計で１２系統の８ビッ
トディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、Ｒ：
ＤＡＴＡ−Ａ（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ａ
（ｅ）、Ｒ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ
（ｅ）、・・・、Ｂ：ＤＡＴＡ−Ｃ（ｅ）であり、以
下、ＡＣ画面用液晶コントローラ３８の動作を例に取り
説明する。

【００７４】［５−２］ＡＣ画面用液晶コントローラ３
８にパラレルに入力した水平画素ラインＬ１に対応する
Ａ画面用ディジタル画像データＲ：ＤＡＴＡ−Ａ
（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、Ｇ：ＤＡＴＡ−Ａ
（ｏ）、Ｇ：ＤＡＴＡ−Ａ（ｅ）、Ｂ：ＤＡＴＡ−Ａ
（ｏ）、Ｂ：ＤＡＴＡ−Ａ（ｅ）はラインメモリ４８
に、水平画素ラインＬ2400に対応するＣ画面用ディジタ
ル画像データＲ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−
Ｃ（ｅ）、Ｇ：ＤＡＴＡ−Ｃ（ｏ）、Ｇ：ＤＡＴＡ−Ｃ
（ｅ）、Ｂ：ＤＡＴＡ−Ｃ（ｏ）、Ｂ：ＤＡＴＡ−Ｃ
（ｅ）はラインメモリ５０に、それぞれシステムクロッ
ク信号ＮＣＬＫ１に基づいて順次格納される。

【００７５】［５−３］このようにしてラインメモリ４
８、５０に格納された水平画素ラインＬ１及びＬ2400に
対応するディジタル画像データＤＡＴＡは、システムク
ロック信号ＮＣＬＫ１と同一の周波数のクロック信号Ｃ
ＬＫに基づいて順次読み出され、セレクタ回路５２で画
像データの並べ替えがなされる。

【００７６】詳しくは、水平画素ラインＬ１に対応する
Ａ画面用のディジタル画像データＲ：ＤＡＴＡ−Ａ
（ｏ）、Ｇ：ＤＡＴＡ−Ａ（ｏ）、Ｂ：ＤＡＴＡ−Ａ
（ｏ）のＲ１〜Ｒ799、Ｒ：ＤＡＴＡ−Ａ（ｅ）、Ｇ：
ＤＡＴＡ−Ａ（ｅ）、Ｂ：ＤＡＴＡ−Ａ（ｅ）のＲ２〜
Ｒ800までがラインメモリ４８に格納された時点で、ク
ロック信号ＣＬＫに基づいて順次読み出しが開始され、
セレクタ回路５２で画像データの並べ替えがなされる。

【００７７】例えば、ＡＣ画面用第１上側ソースドライ
バ２４-ACU1には、図１３に示すように並べ替えられた
３並列の画像データＵＤＡＴＡ-A１C１が、ＡＣ画面用
第１下側ソースドライバ２４-ACU1には、図１４に示す
ように並べ替えられた３並列入力の画像データＵＤＡＴ
Ａ-A１C１が、それぞれ出力される。

【００７８】また、水平画素ラインＬ2400に対応するＣ
画面用のディジタル画像データＲ：ＤＡＴＡ−Ｃ
（ｏ）、Ｇ：ＤＡＴＡ−Ｃ（ｏ）、Ｂ：ＤＡＴＡ−Ｃ
（ｏ）のＲ１〜Ｒ799、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、Ｇ：
ＤＡＴＡ−Ｃ（ｅ）、Ｂ：ＤＡＴＡ−Ｃ（ｅ）について
は、図１２に示すように、ラインメモリ５０に格納さ
れ、Ａ画面に対応する画像データの出力が完了した後、
クロック信号ＣＬＫに基づいて順次読み出しが開始さ
れ、セレクタ回路５２で画像データの並べ替えがなされ
る。

【００７９】［５−４］第１及び第２上側ソースドライ
バ２４-ACU1、２４-ACU2、２５-BDU1、２５-BDU2、及び
第１及び第２下側ソースドライバ２６-ACD1、２６-ACD
2、２７-BDD1、２７-BDD2がそれぞれ２ポート入力であ
る。

【００８０】そのため、Ｓ／Ｐコントローラ４６は、Ａ
Ｃ画面用液晶コントローラ３８のセレクタ回路５２によ
って並べ替えられた１２系統のディジタル画像データの
時間軸を伸ばして各ドライバに２ライン分並列に導く制
御を行う。

【００８１】そして、この変換した画像データを、デー
タ反転伝送方法を用いてＡＣ画面用第１及び２上側ソー
スドライバ２４-ACU1、２４-ACU2及びＡＣ画面用第１及
び２下側ソースドライバ２４-ACD1、２４-ACD2を伝送す
る。

【００８２】［５−５］ＡＣ画面用第１及び２上側ソー
スドライバ２４-ACU1、２４-ACU2及びＡＣ画面用第１及
び２下側ソースドライバ２４-ACD1、２４-ACD2は、Ｓ／
Ｐコントローラ４６からそれそれ入力される水平画素ラ
インＬ１に対応するＡ画面用の画像データＵＤＡＴＡ-A
1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、ＤＤＡＴＡ-
A2C2を直並列変換する。そして、この直並列変換された
水平画素ラインＬ１に対応するＡ画面用の画像データＵ
ＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、
ＤＤＡＴＡ-A2C2をディジタル・アナログ変換し、１/２
水平走査期間（Ｈ／２）にわたり対応する信号線１６に
所望のアナログ画像信号Ｖｓを出力する。

【００８３】引き続き、それぞれ入力される水平画素ラ
インＬ2400に対応するＣ画面用の画像データＵＤＡＴＡ
-A1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、ＤＤＡＴ
Ａ-A2C2を直並列変換し、更にディジタル・アナログ変
換を行い、１/２水平走査期間（Ｈ／２）にわたり対応
する信号線１６に所望のアナログ画像信号Ｖｓを出力す
る。

【００８４】このようにして、一水平走査期間（１Ｈ）
に、２水平画素ライン（Ｌ１、Ｌ2400）への書き込みが
成される。

【００８５】［５−６］次の水平走査期間では、ＡＣ画
面用液晶コントローラ３８に並列に振り分けられた水平
画素ラインＬ2399に対応するＣ画面用ディジタル画像デ
ータＲ：ＤＡＴＡ−Ｃ（ｏ）、Ｒ：ＤＡＴＡ−Ｃ
（ｅ）、Ｇ：ＤＡＴＡ−Ｃ（ｏ）、Ｇ：ＤＡＴＡ−Ｃ
（ｅ）、Ｂ：ＤＡＴＡ−Ｃ（ｏ）、Ｂ：ＤＡＴＡ−Ｃ
（ｅ）はラインメモリ４８に、水平画素ラインＬ２に対
応するＡ画面用ディジタル画像データＲ：ＤＡＴＡ−Ａ
（ｏ）、Ｒ：ＤＡＴＡ−Ａ（ｅ）、Ｇ：ＤＡＴＡ−Ａ
（ｏ）、Ｇ：ＤＡＴＡ−Ａ（ｅ）、Ｂ：ＤＡＴＡ−Ａ
（ｏ）、Ｂ：ＤＡＴＡ−Ａ（ｅ）はラインメモリ５０
に、それぞれシステムクロック信号ＮＣＬＫ１に基づい
て順次格納される。

【００８６】［５−７］このようにしてラインメモリ４
８、５０に格納された水平画素ラインＬ2399及びＬ２に
対応するディジタル画像データＤＡＴＡは、システムク
ロック信号ＮＣＬＫ１と同一の周波数のクロック信号Ｃ
ＬＫに基づいて順次読み出され、セレクタ回路５２で画
像データの並べ替えがなされる。

【００８７】詳しくは、水平画素ラインＬ2399に対応す
るＣ画面用のディジタル画像データＲ：ＤＡＴＡ−Ｃ
（ｏ）、Ｇ：ＤＡＴＡ−Ｃ（ｏ）、Ｂ：ＤＡＴＡ−Ｃ
（ｏ）のＲ１〜Ｒ799、Ｒ：ＤＡＴＡ−Ｃ（ｅ）、Ｇ：
ＤＡＴＡ−Ｃ（ｅ）、Ｂ：ＤＡＴＡ−Ｃ（ｅ）のＲ２〜
Ｒ800までがラインメモリ４８に格納された時点で、ク
ロック信号ＣＬＫに基づいて順次読み出しが開始され、
セレクタ回路５２で画像データの並べ替えがなされる。

【００８８】また、水平画素ラインＬ２に対応するＡ画
面用のディジタル画像データＲ：ＤＡＴＡ−Ａ（ｏ）、
Ｇ：ＤＡＴＡ−Ａ（ｏ）、Ｂ：ＤＡＴＡ−Ａ（ｏ）のＲ
１〜Ｒ799、Ｒ：ＤＡＴＡ−Ａ（ｅ）、Ｇ：ＤＡＴＡ−
Ａ（ｅ）、Ｂ：ＤＡＴＡ−Ａ（ｅ）については、図１２
に示すように、ラインメモリ５０に格納され、Ｃ画面に
対応する画像データの出力が完了した後、クロック信号
ＣＬＫに基づいて順次読み出しが開始され、セレクタ回
路５２で画像データの並べ替えがなされる。

【００８９】［５−８］ＡＣ画面用第１及び２上側ソー
スドライバ２４-ACU1、２４-ACU2及びＡＣ画面用第１及
び２下側ソースドライバ２４-ACD1、２４-ACD2は、それ
ぞれ入力される水平画素ラインＬ2399に対応するＣ画面
用の画像データＵＤＡＴＡ-A1C1、ＤＤＡＴＡ-A1C1、Ｕ
ＤＡＴＡ-A2C2、ＤＤＡＴＡ-A2C2を直並列変換し、更に
ディジタル・アナログ変換を行い、１/２水平走査期間
（Ｈ／２）にわたり対応する信号線１６に所望のアナロ
グ画像信号Ｖｓを出力する。

【００９０】引き続き、それぞれ入力される水平画素ラ
インＬ２に対応するＡ画面用の画像データＵＤＡＴＡ-A
1C1、ＤＤＡＴＡ-A1C1、ＵＤＡＴＡ-A2C2、ＤＤＡＴＡ-
A2C2を直並列変換し、更にディジタル・アナログ変換を
行い、１/２水平走査期間（Ｈ／２）にわたり対応する
信号線１６に所望のアナログ画像信号Ｖｓを出力する。

【００９１】このようにして、一水平走査期間（１Ｈ）
に、２水平画素ライン（Ｌ2399、Ｌ２）への書き込みが
成される。

【００９２】以降、この動作が順次繰り返されることと
なる。

【００９３】［６］書き込み方法 次に、図５に基づいて、この実施例における各画素電極
にアナログ画像信号Ｖｓを書き込む方法について説明す
る。

【００９４】上述したように、この実施例では有効表示
領域を上下（ＡＢ画面とＣＤ画面）に分割し、各水平走
査期間（１Ｈ）内にそれぞれの領域の水平画素ラインに
書き込みを行う駆動を採用している。

【００９５】このため、上下分割の境界が視認されない
よう駆動を考慮する必要がある。

【００９６】また、液晶に長時間にわたり直流成分が印
加されると、液晶が劣化すること等から、所定期間毎に
液晶に印加される電圧を反転させる必要がある。

【００９７】このため、例えば各フィールド（Ｆ）毎に
画素電極に印加される電圧の極性を基準電圧に対して反
転させる方法、各水平画素ライン毎に極性を反転させる
方法（Ｈライン反転駆動）、更には各表示画素毎に極性
を反転させる方法（ＨＶ反転駆動）等が知られており、
フリッカを低減するためにはＨＶ反転駆動が効果的であ
る。

【００９８】そこで、この実施例においてもＨＶ反転駆
動を採用することが考えられるが、交互に配置される上
引出信号線１６ａと下引出信号線１６ｂとをそれぞれ異
なるソースドライバで制御する都合上、図６及び７に示
すようにＨ２Ｖ反転駆動（水平画素ライン毎、２垂直画
素ライン毎）を採用している。

【００９９】また、この実施例では、各水平画素ライン
毎にアナログ画像信号Ｖｓは極性反転するものの、アナ
ログ画像信号Ｖｓ自体の極性反転周期を減らすことで、
十分な書き込み時間の確保、低消費電力化を達成する手
法を採用している。

【０１００】即ち、一水平走査期間（Ｈ）内に上画面
（ＡＢ画面）用及び下画面（ＣＤ画面）用の信号をそれ
ぞれ含むアナログ画像信号Ｖｓが各信号線１６に出力さ
れ、各水平走査期間（Ｈ）の前半及び後半で対応する水
平画素ラインに書き込みを行うが、極性反転周期を水平
走査期間（Ｈ）とするものである。

【０１０１】より詳しくは、図６に示すように、一水平
走査期間（Ｈ）の前半に正極性のアナログ画像信号Ｖｓ
を水平画素ラインＬ１の信号線Ｒ１に接続される画素電
極に、後半に正極性のアナログ画像信号Ｖｓを水平画素
ラインＬ2400の信号線Ｒ１に接続される画素電極に書き
込む。次の水平走査期間（Ｈ）の前半に負極性のアナロ
グ画像信号Ｖｓを水平画素ラインＬ2399の信号線Ｒ１に
接続される画素電極に、後半に負極性のアナログ画像信
号Ｖｓを水平画素ラインＬ２信号線Ｒ１に接続される画
素電極に書き込む。

【０１０２】このような動作により、各水平画素ライン
毎に極性反転されるものの、その反転周期を水平走査期
間とすることができる。

【０１０３】［７］書き込み状態 ところで、上記の駆動にあっては、図５に示すように４
種類の状態が存在する。

【０１０４】まず、この４種類の状態について説明す
る。

【０１０５】［７−１］正極性前書込状態（Ｐ１） 基準電圧に対して正極性側のアナログ画像信号Ｖｓにつ
いて、前半に供給されるアナログ画像信号Ｖｓを対応す
る走査パルスＶｇに基づいてＫ１の期間で画素電極に書
き込む状態。

【０１０６】［７−２］正極性後書込状態（Ｐ２） 基準電圧に対して正極性側のアナログ画像信号Ｖｓにつ
いて、後半に供給されるアナログ画像信号Ｖｓを対応す
る走査パルスＶｇに基づいてＫ２の期間で画素電極に書
き込む状態。

【０１０７】［７−３］負極性前書込状態（Ｎ１） 基準電圧に対して負極性側のアナログ画像信号Ｖｓにつ
いて、前半に供給されるアナログ画像信号Ｖｓを対応す
る走査パルスＶｇに基づいてＫ３の期間で画素電極に書
き込む状態。

【０１０８】［７−４］負極性後書込状態（Ｎ２） 基準電圧に対して負極性側のアナログ画像信号Ｖｓにつ
いて、後半に供給されるアナログ画像信号Ｖｓを対応す
る走査パルスＶｇに基づいてＫ４の期間で画素電極に書
き込む状態。

【０１０９】これら４状態は、それぞれ書き込みの状態
が異なることから、表示不良を招く原因となる。詳しく
は、同一の画像表示を行う場合であっても、正極性前書
込状態（Ｐ１）の方が正極性後書込状態（Ｐ２）に比べ
書き込みが不利である。同様に負極性前書込状態（Ｎ
１）の方が負極性後書込状態（Ｎ２）に比べ書き込みが
不利である。特に、このようなことは、書き込みの厳し
い条件、たとえば低温条件で顕著になる。

【０１１０】また、例えば正極性前書込状態（Ｐ１）と
負極性前書込状態（Ｎ１）、あるいは正極性後書込状態
（Ｐ２）と負極性後書込状態（Ｎ２）とについても、極
性の相違から完全に同一の表示品位を実現することはで
きない。

【０１１１】このように、この実施例の液晶表示装置１
０では、その駆動に際し、上下分割の境界が視認される
ことを防止し、更にフリッカの発生、表示むらの発生を
抑え、良好な表示品位の確保が望まれる。

【０１１２】［８］走査方法 そこで、本実施例では、図６及び図７に示すような動作
を行う。尚、図６は、ｎフィールドの画面を示し、図７
はｎ＋１フィールドの画面を示している。

【０１１３】走査方法は、上画面（ＡＢ画面）が上から
下に向かって走査、即ち水平画素ラインＬ１から水平画
素ラインＬ1200まで順次走査し、下画面（ＣＤ画面）は
下から上に向かって走査、即ち水平画素ラインＬ2400か
ら水平画素ラインＬ1201まで逆方向に順次走査する。

【０１１４】画素電極への書き込み方法は、信号線Ｒ１
を例にとると、第ｎフィールドで、一水平走査期間
（Ｈ）の前半で水平画素ラインＬ１の対応する画素電極
を正極性前書込状態（Ｐ１）とし、後半で水平画素ライ
ンＬ2400の対応する画素電極を正極性後書込状態（Ｐ
２）とする。次の一水平走査期間の前半で水平画素ライ
ンＬ2399の対応する画素電極を負極性前書込状態（Ｎ
１）とし、後半で水平画素ラインＬ２の対応する画素電
極を負極性後書込状態（Ｎ２）とする。以降、順次繰り
返される。また、第ｎ＋１フィールドでは、一水平走査
期間の前半で水平画素ラインＬ１の対応する画素電極を
負極性前書込状態（Ｎ１）とし、後半で水平画素ライン
Ｌ2400の対応する画素電極を負極性後書込状態（Ｎ２）
とする。次の水平走査期間の前半で水平画素ラインＬ23
99の対応する画素電極を正極性前書込状態（Ｐ１）と
し、後半で水平画素ラインＬ２の対応する画素電極を正
極性後書込状態（Ｐ２）とする。以降、順次繰り返され
る。

【０１１５】このような走査方法及びアナログ画像信号
Ｖｓの極性の制御を行うことにより、上記で指摘した問
題点を解決することができる。

【０１１６】すなわち、上画面（ＡＢ画面）は上から下
に向かって、下画面（ＣＤ画面）は下から上に向かって
走査することにより、分割境界近傍の水平画素ラインＬ
1200，Ｌ1201への書き込みタイミングが時間的に近くに
なり、保持期間における画素電位の低下も隣接する水平
画素ライン間で略同等となるため、境界が視認されるこ
とが防止される。分割境界の視認性を低減する方法とし
ては、この他にも例えば上画面（ＡＢ画面）は下から上
に向かって、下画面（ＣＤ画面）は上から下に向かって
走査することにより、分割境界近傍の水平画素ラインＬ
1200，Ｌ1201への書き込みタイミングを時間的に近接さ
せることが可能となる。

【０１１７】また、上画面（ＡＢ画面）と下画面（ＣＤ
画面）とで、それぞれ書き込みに関する４状態が分散さ
れるため、上画面（ＡＢ画面）と下画面（ＣＤ画面）と
で表示状態が異なることが防止される。

【０１１８】なお、上述したアナログ画像信号Ｖｓの極
性の制御は、それぞれの液晶コントローラ３８、４０か
ら各ソースドライバ２４、２５、２６、２７に送信され
る極性反転信号ＰＯＬに基づくもので、各ソースドライ
バは極性反転信号ＰＯＬに基づき入力される画像データ
を正極性あるいは負極性のアナログ画像信号Ｖｓにディ
ジタル・アナログ変換する。

【０１１９】（変更例１）上記実施例では、位相反転回
路６４を液晶表示装置１０の信号源装置である処理装置
３２に内蔵したが、これに代えて、位相反転回路６４を
作動信号ＩＣ６０，６２にそれぞれ内蔵してもよい。

【０１２０】この構成であっても、液晶表示装置１０内
部においては、システムクロック信号ＮＣＬＫが２種類
存在し、かつ、それぞれ反転した状態であるためＥＭＩ
を低減することができる。

【０１２１】（変更例２）上記実施例では、位相反転回
路６４を処理装置３２に内蔵したが、これに代えて、Ａ
Ｃ画面用液晶コントローラ３８とＢＤ画面用液晶コント
ローラ４０のそれぞれまたは一方に内蔵することによっ
て、システムクロック信号ＮＣＬＫや画像データＤＡＴ
Ａの位相をずらせてもよい。

【０１２２】この構成であっても、２種類のシステムク
ロック信号ＮＣＬＫが液晶表示装置１０内部に存在し、
かつ、それぞれ反転した状態であるためＥＭＩを低減す
ることができる。

【０１２３】

【発明の効果】以上により、本発明の平面表示装置であ
ると、装置内部に少なくとも２種類の位相がずれたシス
テムクロック信号が存在するため、スイッチングノイズ
の発生を防止することができ、ＥＭＩを改善することが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す液晶表示装置の概略構
成図である。

【図２】有効表示領域の分割状態を示す図である。

【図３】液晶表示装置の回路構成を示すブロック図であ
る。

【図４】ＡＣ画面用のブロック図である。

【図５】画素電極への書き込み状態を示すアナログ画像
信号と走査パルスの波形図である。

【図６】本実施例のｎフィールド目の書き込み状態を示
す図面である。

【図７】ｎ＋１フィールド目の書き込み状態を示す図面
である。

【図８】画像データとシステムクロック信号の出力タイ
ミング図である。

【図９】画像データとシステムクロック信号の位相反転
回路の回路図である。

【図１０】水平タイミングにおけるデータインターフェ
ースのタイミング図である。

【図１１】垂直タイミングにおけるデータインターフェ
ースのタイミング図である。

【図１２】液晶コントローラのデータ入出力タイミング
図である。

【図１３】上画面データ出力期間の拡大図である。

【図１４】下画面データ出力期間の拡大図である。

【符号の説明】

１０ 液晶表示装置 １２ 液晶パネル １４ アレイ基板 １６ 信号線 １８ 走査線 ２０ ＴＦＴ ２２ 画素電極 ２４ ＡＣ画面用上側ソースドライバ ２５ ＢＤ画面用上側ソースドライバ ２６ ＡＣ画面用下側ソースドライバ ２７ ＢＤ画面用下側ソースドライバ ２８ 上画面用ゲートドライバ ３０ 下画面用ゲートドライバ ３４ 液晶コントローラ ４６ Ｓ／Ｐコントローラ ５１ 第１データ反転回路 ５６ 第２データ反転回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２３Ｖ Ｆターム(参考） 2H093 NA16 NA32 NA34 NA44 NB12 NC13 NC16 NC24 NC34 NC35 NC41 ND09 ND10 ND39 ND40 ND43 ND58 ND60 NE03 5C006 AA01 AA22 AC21 AF25 AF46 AF51 AF71 BB16 BC03 BC12 BC16 BC20 BC22 BC23 BF03 BF05 BF24 FA32 5C080 AA06 AA10 BB05 CC03 DD12 EE17 FF11 FF13 GG07 GG08 JJ02 JJ03 JJ04

Claims (5)

【特許請求の範囲】
1. 【請求項１】互いに直交して配置される複数本の信号線
   及び走査線、及び、これら信号線と走査線との交点近傍
   にスイッチ素子を介して配置される画素電極とを備えた
   アレイ基板と、 入力する画像データに対応した画像信号を前記信号線へ
   供給する信号線駆動回路と、 前記スイッチング素子をＯＮ状態にして前記画像信号を
   前記画素電極に書き込むゲート信号を前記走査線へ供給
   する走査線駆動回路と、 外部から少なくとも画像データ、システムクロック信号
   が入力して、これら画像データ、システムクロック信号
   と信号線駆動用制御信号を前記信号線駆動回路へ出力
   し、また、走査線駆動用制御信号を前記走査線駆動回路
   へ出力する制御回路と、 を有する平面表示装置において、 前記信号線駆動回路は複数の信号線駆動回路ブロックを
   含み、 前記複数の信号線駆動回路ブロックのうち一の信号線駆
   動回路ブロックへ入力するシステムクロック信号の位相
   が、他の信号線駆動回路ブロックへ入力するシステムク
   ロック信号の位相とずれており、かつ、前記一の信号線
   駆動回路ブロックへ入力するシステムクロック信号の位
   相に合わせて前記一の信号線駆動回路ブロックへ入力す
   る画像データの位相もずれていることを特徴する平面表
   示装置。
2. 【請求項２】前記複数の信号線駆動回路ブロックが、第
   １のグループの信号線駆動回路ブロックと第２のグルー
   プの信号線駆動回路ブロックとに分かれ、 前記第１のグループの信号線駆動回路ブロックへ入力す
   るシステムクロック信号の位相が、前記第２のグループ
   の信号線駆動回路ブロックへ入力するシステムクロック
   信号の位相に対して反転していることを特徴とする請求
   項１記載の平面表示装置。
3. 【請求項３】前記平面表示装置に接続され、前記システ
   ムクロック信号と前記画像データとを供給する信号源装
   置が、前記システムクロック信号の位相と前記画像デー
   タの位相とをずらすことを特徴とする請求項１記載の平
   面表示装置。
4. 【請求項４】信号源装置からシリアルに入力する画像デ
   ータをパラレルに変換する作動信号回路を前記制御回路
   の入力側に接続し、 前記作動信号回路が、前記システムクロック信号の位相
   と前記画像データの位相とをずらすことを特徴とする請
   求項１記載の平面表示装置。
5. 【請求項５】前記信号線駆動用制御信号と前記走査線駆
   動用制御信号である水平同期信号、垂直同期信号の各位
   相も、前記システムクロック信号の位相に合わせてずれ
   ていることを特徴とする請求項１〜４記載の平面表示装
   置。