JP4018372B2 - コンパレータ回路および赤外線信号受信装置 - Google Patents
コンパレータ回路および赤外線信号受信装置 Download PDFInfo
- Publication number
- JP4018372B2 JP4018372B2 JP2001348675A JP2001348675A JP4018372B2 JP 4018372 B2 JP4018372 B2 JP 4018372B2 JP 2001348675 A JP2001348675 A JP 2001348675A JP 2001348675 A JP2001348675 A JP 2001348675A JP 4018372 B2 JP4018372 B2 JP 4018372B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- comparator circuit
- hysteresis
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
- H03K3/2897—Bistables with hysteresis, e.g. Schmitt trigger with an input circuit of differential configuration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力電圧を弁別し、弁別結果を表す論理出力を導出するコンパレータ回路、およびそのようなコンパレータ回路を用いて実現される赤外線信号受信装置に関する。
【０００２】
【従来の技術】
従来から、図８に示すようなコンパレータ回路１が、たとえば赤外線リモコン装置の受信機で積分出力電圧を弁別するためや、高感度センサなどの出力を弁別するために用いられている。コンパレータ回路１では、弁別レベルにヒステリシス特性を持たせたヒステリシスコンパレータ回路２を用いる。ヒステリシスコンパレータ回路２は、入力電圧を弁別レベルと比較し、入力電圧が弁別レベルよりも高くなると出力Ｖout がＯＮになる。同時に弁別レベルは低下し、入力電圧が少し変動して低下しても出力Ｖout がＯＦＦにならないようにしている。入力電圧が、低下した弁別レベルよりもさらに低下すると、ヒステリシスコンパレータ回路２の出力Ｖout はＯＦＦになり、弁別レベルは高くなる。このように、ヒステリシスコンパレータ回路２の弁別レベルであるヒステリシススレッシュ電圧Ｖthは、動作状態に応じて変化する。
【０００３】
ヒステリシスコンパレータ回路２では、弁別レベルがヒステリシス特性を備えるので、弁別レベルが固定されているときに入力電圧が弁別レベル付近で変動して、出力がＯＮ／ＯＦＦに変動するチャタリング等の回路的な誤動作を防止することができる。赤外線リモコン受信機では、たとえばＡＳＫ（Amplitude Shift Keying）方式で変調された赤外線信号を赤外線受光素子であるフォトダイオードなどで受光し、キャリア周波数成分を取出して検波し、積分回路で検波出力を積分しながら、ヒステリシスコンパレータ回路２でキャリアの有無を判別し、判別結果を表すデジタル出力を導出する。キャリアの有無の判別結果は、論理回路で処理されるので、デジタル信号に変換される。キャリアの有無を判別するための入力電圧は積分回路の出力であるので、変化は比較的遅いけれども、ノイズなどが重畳して細かい変動が生じやすい。ヒステリシスコンパレータ回路２を用いることによって、安定にキャリアの有無を判別することができる。
【０００４】
従来、赤外線リモコン受信機や、高感度センサ回路などの電源電圧は、デジタル回路の一般的な電源電圧である５Ｖが主流となっていた。近年、大規模半導体集積回路（ＬＳＩ）の低消費電力化や低電圧化が進み、赤外線リモコン受信機や高感度センサ回路に対しても。３Ｖ以下の電源電圧を用いるように、低電圧化が強く要請されている。特に電池を使用するシステムでは、最低動作電圧として、２．４Ｖや１．８Ｖなどでの保証が要求されている。ヒステリシスコンパレータ回路２は、チャタリング等の回路的な誤動作を防止する役割を有しているけれども、低電圧で安定に動作可能とするためには、弁別レベルに対する充分なヒステリシス電圧幅の確保と、入力部の飽和防止のためのリミッタ回路３とが必要となる。また、コストを低減するため、半導体集積回路として実現しやすい回路構成で、回路規模を小さく簡潔にする必要がある。
【０００５】
リミッタ回路３は、入力電圧Ｖsig がリミット電圧Ｖlimit を超えることがないように制限する。Ｉsig として表される信号電流４が容量Ｃの積分コンデンサ５を充電すると、充電電圧が入力電圧Ｖsig となる。リミッタ回路３のＰＮＰ型のトランジスタ６のベースにバイアス回路７から与えられているバイアス電圧と、トランジスタ６のベース・エミッタ間のＰＮ接合順方向電圧との和がリミット電圧Ｖlimit となる。入力電圧Ｖsig がリミット電圧Ｖlimit を超えると、トランジスタ６のエミッタ・コレクタ間がＯＮ状態となり、低インピーダンスとなって、積分コンデンサ５を充電する信号電流４を吸収し、入力電圧Ｖsig の上昇を抑制する。リミッタ回路３で制限を受ける入力電圧Ｖsig がヒステリシスコンパレータ回路２内のヒステリシスコンパレータ８に入力され、ヒステリシススレッシュ電圧Ｖthと比較される。
【０００６】
図９は、図８のコンパレータ回路１の主要部分での信号処理波形を示す。実線で示すように、入力電圧Ｖsig が変動を伴った状態で変化しても、いったんヒステリシススレッシュ電圧Ｖthを超えると、出力電圧Ｖout は、ハイレベルからローレベルに変化する。ここで、ヒステリシスコンパレータ８は、出力がＯＦＦ状態でハイレベル、ＯＮ状態でローレベルとなる負論理で動作するものとする。出力のＯＦＦからＯＮへの遷移とともに、ヒステリシススレッシュ電圧Ｖthはヒステリシス電圧幅Ｖhis だけ低下するので、入力電圧Ｖsig に変動があっても、出力が細かく変動するチャタリングは生じない。
【０００７】
入力電圧Ｖsig が上昇して、リミット電圧Ｖlimit に達すると、リミッタ回路３によって制限され、リミット電圧Ｖlimit を超えることはない。入力電圧Ｖsig が低下を始めて、ヒステリシス電圧幅Ｖhis だけ元の弁別レベルよりも低下しているヒステリシススレッシュ電圧Ｖth以下になると、出力電圧Ｖout はＯＮ状態のローレベルからＯＦＦ状態のハイレベルに遷移し、ヒステリシススレッシュ電圧Ｖt hもヒステリシス電圧幅Ｖhis だけ上昇する。出力電圧Ｖout としては、入力電圧Ｖsig の細かい変動を無視して、全体的な変化に対応するパルス出力が得られる。ただし、ＯＮ状態であるパルス幅は、リミット電圧Ｖlimit から低下しているヒステリシススレッシュ電圧Ｖthまで入力電圧Ｖsig が下がるまでの時間分長くなってしまう。リミッタ回路３を設けない場合は、破線で示すように、入力電圧Ｖsig がリミット電圧Ｖlimit として示すレベルよりもさらに上昇するので、再び低下するまでに要する時間も長くなり、パルス幅はさらに広がってしまう。
【０００８】
赤外線リモコン受信機に用いる積分器付コンパレータ回路に関連する先行技術は、本件出願人が特開平１０−１８７８６２号公報で開示している。この先行技術では、積分器付コンパレータ回路を半導体集積回路で実現する際に、弁別レベルとなる基準電圧などへの半導体の温度特性に基づく影響の低減を図っている。
【０００９】
【発明が解決しようとする課題】
図８に示すようなコンパレータ回路１は、半導体集積回路（ＩＣ）で実現することを前提に構成されている。半導体集積回路では、前述のヒステリシススレッシュ電圧Ｖth、ヒステリシス電圧幅Ｖhis 、リミット電圧Ｖlimit などの各種の基準電圧を内部回路で発生させることが多い。このため、基準電圧は、ＩＣ製造工程におけるパラメータのバラツキや、動作中の周囲温度の変動などに大きな影響を受ける。
【００１０】
図８に示すようなコンパレータ回路１では、パラメータのバラツキ範囲および動作温度範囲内で変動が生じても、次の（１）式の関係が満たされる必要がある。
Ｖlimit ＞Ｖth …（１）
【００１１】
周囲温度等の変動によって、Ｖlimit ＜Ｖthとなると、入力電圧Ｖsig がヒステリシススレッシュ電圧Ｖthに到達する前にリミット電圧Ｖlimil を超え、リミッタ回路３によって制限されてしまう。このため、ヒステリシスコンパレータ８はＯＦＦ状態を続けるだけで、ＯＮ状態へは遷移せず、出力パルスが正常に動作しない。
【００１２】
特開平１０−１８７８６２号公報で開示している先行技術では、リミット電圧Ｖlimit に相当する基準電圧と、スレッシュ電圧Ｖthに相当する基準電圧との温度依存性を合わせることによって、比較的広い温度範囲で動作可能にしている。しかし、近年の低電圧化の要求である最低動作電圧２．４Ｖや１．８Ｖを満たすには充分ではない。
【００１３】
また、リミット電圧Ｖlimit を充分高く設定するか、リミット回路３を設置しない場合、出力のＯＮ期間が長くなり、必要以上にパルス幅が広がってしまうという問題が生じる。また、低電圧化に伴い、ヒステリシス電圧幅Ｖhis を充分に確保することができなくなり、チャタリング等の誤動作が生じる要因となっている。
【００１４】
本発明の目的は、電源電圧を低電圧化しても、リミット回路を適切に動作させて、出力のパルス幅の制御を容易に行うことができるコンパレータ回路および赤外線信号受信装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明は、入力電圧を、入力端子と電源との間にエミッタ・コレクタ間が接続されるバイポーラトランジスタを備えるリミッタ回路で制限してからヒステリシスコンパレータ回路でヒステリシス特性を備える弁別レベルと前記入力電圧とを比較し、比較結果に基づいて出力をＯＮ／ＯＦＦするコンパレータ回路において、
前記リミッタ回路が入力電圧を制限する基準となるリミット電圧を、前記ヒステリシスコンパレータ回路の弁別レベルの上下変動に対応して上下変動させるように、前記バイポーラトランジスタのベースに与えるバイアス電圧で設定する電圧設定回路を含むことを特徴とするコンパレータ回路である。
【００１６】
本発明に従えば、コンパレータ回路は、入力電圧を、入力端子と電源との間にエミッタ・コレクタ間が接続されるバイポーラトランジスタを備えるリミッタ回路で制限してからヒステリシスコンパレータ回路で弁別レベルと比較し、比較結果に基づいて出力をＯＮ／ＯＦＦさせるために、電圧設定回路を含む。電圧設定回路は、リミッタ回路が入力電圧を制限する基準となるリミット電圧を、ヒステリシスコンパレータ回路の弁別レベルの上下変動に応じて上下変動するようにバイポーラトランジスタのベースに与えるバイアス電圧で設定する。リミット電圧がヒステリシスコンパレータ回路の弁別レベルの上下変動に応じて変化するので、ヒステリシスコンパレータ回路の弁別レベルとの関係を、動作に応じて調整し、低電圧動作でも、ヒステリシスコンパレータ回路を適切に動作させることができる。リミッタ回路のリミット電圧を調整することによって、出力のパルス幅を制御することができる。
【００１７】
また本発明で、前記電圧設定回路は、該リミット電圧を前記出力のＯＦＦ時には高く、該出力のＯＮ時には低く設定することを特徴とする。
【００１８】
本発明に従えば、電圧設定回路は、ヒステリシスコンパレータ回路出力がＯＦＦで弁別レベルがヒステリシス電圧幅だけ高いときにはリミット電圧を高く設定するので、ヒステリシスコンパレータ回路の正常な動作を保証することができる。ヒステリシスコンパレータ回路の出力がＯＮで弁別レベルがヒステリシス電圧幅だけ低いときは、リミット電圧を低く設定するので、出力パルス幅が広がってしまわないように、適切に制御することができる。
【００２１】
また本発明で、前記リミッタ回路は、
前記入力電圧を前記弁別レベルよりも電圧が高い範囲で制限するＰＮＰトランジスタからなる上側リミッタと、該入力電圧を該弁別レベルよりも電圧が低い範囲で制限するＮＰＮトランジスタからなる下側リミッタとを含むことを特徴とする。
【００２２】
本発明に従えば、リミッタ回路には、入力電圧を前記弁別レベルよりも電圧が高い範囲で制限するＰＮＰトランジスタからなる上側リミッタと、入力電圧を弁別レベルよりも電圧が低い範囲で制限するＮＰＮトランジスタからなる下側リミッタとを含むので、出力パルス幅の制御をより適切に行うことができる。
【００２３】
また本発明で、前記電圧設定回路は、前記ヒステリシスコンパレータ回路の動作を入力するためのバッファを含むことを特徴とする。
【００２４】
本発明に従えば、ヒステリシスコンパレータ回路の動作を、バッファを介してリミッタ電圧に反映させることができるので、リミッタ回路の動作の影響がヒステリシスコンパレータ回路に及ばないようにすることができる。
【００２５】
また本発明で、前記電圧設定回路は、前記ヒステリシスコンパレータ回路の温度変化特性に整合させ、前記リミット電圧に温度変化特性を与えて設定することを特徴とする。
【００２６】
本発明に従えば、ヒステリシスコンパレータ回路の動作特性が温度の影響を受けて変動しても、リミット回路のリミット電圧も同様の温度の影響による変動を受けるので、ヒステリシスコンパレータ回路が正常に動作する温度の範囲を広くすることができる。
【００２７】
さらに本発明は、前述のいずれかに記載のコンパレータ回路と、
赤外線信号を受光し、赤外線信号に対応する電気信号を発生する赤外線受光回路と、
赤外線受光回路からの電気信号から、予め定める条件に適合する信号を選択的に抽出する信号抽出回路と、
信号抽出手段によって抽出される信号に対して積分処理を行い、積分出力を該コンパレータ回路に入力電圧として与える積分回路とを含むことを特徴とする赤外線信号受信装置である。
【００２８】
本発明に従えば、赤外線信号受信装置は、前述のいずれかに記載のコンパレータ回路とともに、赤外線受光回路と、信号抽出回路と、積分回路とを含む。低電圧動作でも、出力のパルス幅を適切に調整可能なコンパレータ回路で、赤外線受光回路が赤外線信号を受光して発生する電気信号から、信号抽出回路が予め定める条件に適合するとして選択的に抽出する信号に対し、積分回路が積分処理を行った出力に、キャリアが含まれているか否かの判別を適切に行うことができる。
【００２９】
【発明の実施の形態】
図１は、本発明の実施の一形態であるコンパレータ回路１１の概略的な電気的構成を示す。本実施形態のコンパレータ回路１１は、ヒステリシスコンパレータ回路１２の入力電圧をリミッタ回路１３で制限して、入力部の飽和防止を図る。リミッタ回路１３に入力される入力電圧Ｖsig は、赤外線受光素子や高感度センサなどからの信号電流１４であるＩsig の電流で、積分コンデンサ１５を充電するときの端子電圧である。この入力電圧Ｖsig を制限するリミッタ回路１３には、ＰＮＰ型のトランジスタ１６とバイアス回路１７とが含まれる。ヒステリシスコンパレータ回路１２には、ヒステリシス特性を有するヒステリシスコンパレータ１８が含まれる。本実施形態のバイアス回路１７は、電圧設定手段として、リミット電圧Ｖlimit を、ヒステリシスコンパレータ１８の動作に応じて変化するように設定することができる。
【００３０】
リミッタ回路１３では、図８のリミッタ回路３と同様に、入力電圧Ｖsig がリミット電圧Ｖlimit を超えることがないように制限する。リミッタ回路１３のＰＮＰ型のトランジスタ１６のベースにバイアス回路１７から与えられているバイアス電圧と、トランジスタ１６のベース・エミッタ間のＰＮ接合順方向電圧との和がリミット電圧Ｖlimit となる。入力電圧Ｖsig がリミット電圧Ｖli mit を超えると、トランジスタ１６のエミッタ・コレクタ間がＯＮ状態となり、低インピーダンスとなって、積分コンデンサ１５を充電する信号電流１４を吸収し、入力電圧Ｖsig の上昇を抑制する。リミッタ回路１３で制限を受ける入力電圧Ｖsig がヒステリシスコンパレータ回路１２内のヒステリシスコンパレータ１８に入力され、ヒステリシススレッシュ電圧Ｖthと比較される。これらの動作も、図８のリミッタ回路３と同様である。
【００３１】
ただし、本実施形態のリミッタ回路１３では、バイアス回路１７が入力電圧Ｖsig を制限する基準となるリミット電圧Ｖlimit を、ヒステリシスコンパレータ１８の動作に応じて変化するように設定する。リミット電圧Ｖlimit がヒステリシスコンパレータ回路１２の動作に応じて変化することになるので、ヒステリシスコンパレータ回路１２の弁別レベルであるヒステリシススレッシュ電圧Ｖthとの関係を、動作に応じて調整し、低電圧動作でも、ヒステリシスコンパレータ回路１２を適切に動作させることができ、リミッタ回路１３のリミット電圧Ｖlimit を調整することによって、出力のパルス幅を制御することができる。
【００３２】
図２は、図１のコンパレータ回路１１の主要部分での信号処理波形を示す。図９と同様に、実線で示すように、入力電圧Ｖsig が変動を伴った状態で変化しても、いったんヒステリシススレッシュ電圧Ｖthを超えると、出力電圧Ｖout は、ハイレベルからローレベルに変化する。ここで、ヒステリシスコンパレータ１８は、出力がＯＦＦ状態でハイレベル、ＯＮ状態でローレベルとなる負論理で動作するものとする。出力のＯＦＦからＯＮへの遷移とともに、ヒステリシススレッシュ電圧Ｖthはヒステリシス電圧幅Ｖhis だけ低下する。本実施形態では、ヒステリシススレッシュ電圧Ｖthが低下するのに対応して、リミット電圧Ｖlimit も変動幅Ｖa だけ低下する。
【００３３】
入力電圧Ｖsig が上昇して、変動幅Ｖａだけ低下したリミット電圧Ｖlimit に達すると、リミッタ回路１３によって制限され、リミット電圧Ｖlimit を超えることはない。入力電圧Ｖsig が低下を始めて、ヒステリシス電圧幅Ｖhis だけ元の弁別レベルよりも低下しているヒステリシススレッシュ電圧Ｖth以下になると、出力電圧Ｖout はＯＮ状態のローレベルからＯＦＦ状態のハイレベルに遷移し、ヒステリシススレッシュ電圧Ｖthもヒステリシス電圧幅Ｖhis だけ上昇する。このとき、リミット電圧Ｖlimit が元のまま変化しない場合に、破線で示すようにＯＮ状態の期間が長くなるのに対し、パルス幅を制限することができる。
【００３４】
以上のように、リミッタ回路１３が動作する必要がある領域は、積分コンデンサ１５が充電され、入力電圧Ｖsig がヒステリシススレッシュ電圧Ｖthを超えた後、すなわちコンパレータ回路１１としての出力がＯＮとなっている期間である。出力ＯＦＦの期間にはリミッタ回路１３は動作しない。ヒステリシススレッシュ電圧Ｖthは、出力ＯＮの期間はヒステリシス電圧幅Ｖhis 分の電圧降下があり、低く設定される。したがって、リミット電圧Ｖlimit をそれに連動させ、出力ＯＮ期間は低く、出力ＯＦＦ期間は高く変動させることで、前述の（１）式の関係に、さらに余裕を持たせることができる。リミット電圧Ｖlimit の変動幅はＶa であるので、次の（２）式を満たすことで回路は安定に動作することになり、（１）式に比較して、Ｖa 分の低電圧化が可能となる。
Ｖlimit ＋Ｖa ＞Ｖth …（２）
【００３５】
図３は、図１のヒステリシスコンパレータ１８をＩＣ化する場合の等価回路の一例を示す。ヒステリシスコンパレータ１８は、比較回路２０、カレントミラー回路２１，２２，２３およびヒステリシス回路２４を含む。ヒステリシス回路２４は、定電流回路２５から供給される電流によってダイオード２６のＰＮ接合順方向電圧として発生する電圧と、さらに抵抗２７の両端に発生する電圧変動分Ｖhis を重畳させた電圧とを、ヒステリシススレッシュ電圧Ｖthとして切換えることができる。ヒステリシスコンパレータ１８としての出力Ｖout は、正の電源電圧にプルアップされている抵抗２８を介して、カレントミラー回路２３の出力として取出される。カレントミラー回路２３には、出力電流を増幅するための抵抗２９が含まれる。
【００３６】
比較回路２０は、定電流回路３０にエミッタが共通に接続される一対のＮＰＮ型のトランジスタ３１，３２を含む。一方のトランジスタ３１のベースに入力電圧Ｖsig が与えられ、他方のトランジスタ３２のベースにはヒステリシス回路２４からのヒステリシススレッシュ電圧Ｖthが与えられる。トランジスタ３１，３２のコレクタには、カレントミラー回路２１，２２からそれぞれ電流が供給される。カレントミラー回路２１，２２には、それぞれ一対のＰＮＰ型トランジスタ３３，３４；３５，３６が含まれる。トランジスタ３１のコレクタ電流の変化は、カレントミラー回路２１を介して、カレントミラー回路２３に伝えられる。カレントミラー回路２３には、一対のＮＰＮ型のトランジスタ３７，３８が含まれる。
【００３７】
比較回路２０では、一対のトランジスタ３１，３２のいずれか一方がＯＮで他方がＯＦＦとなるように動作する。トランジスタ３１がＯＦＦとなると、カレントミラー回路２１，２３はＯＦＦとなり、抵抗２８には電圧降下が生じないので、出力電圧Ｖout はハイレベルとなる。カレントミラー回路２２はＯＮとなるので、抵抗２７には電圧降下が生じ、ヒステリシススレッシュ電圧Ｖthは電圧降下分だけ、ダイオード２６の順方向電圧よりも高くなる。トランジスタ３１がＯＮとなると、カレントミラー回路２１，２３もＯＮとなり、抵抗２８に電圧降下が生じて、出力電圧Ｖout はローレベルとなる。カレントミラー回路２２はＯＦＦとなるので、抵抗２７では電圧降下が生じないようになり、ヒステリシススレッシュ電圧Ｖthはダイオード２６の順方向電圧と等しくなって低下する。
【００３８】
図４は、本発明の実施の他の形態であるコンパレータ回路４１の概略的な電気的構成を示す。本実施形態で図１の実施形態に対応する部分には同一の参照符を付し、重複する説明を省略する。本実施形態のコンパレータ回路４１は、リミッタ回路４３として、上側リミッタ４４、下側リミッタ４５、ＮＰＮ型のトランジスタ４６およびバッファ回路４７を備えている。上側リミッタ４４は、実質的に、図１のリミッタ回路１３と同等の構成を有する。リミッタ回路４３は、図１のリミッタ回路１３と同様に、ヒステリシスコンパレータ１８の入力部の飽和防止の機能を有するばかりではなく、上側リミッタ４４および下側リミッタ４５のトランジスタ１６，４６のベースに、電圧設定回路としてのバッファ回路４７からヒステリシスコンパレータ１８のヒステリシススレッシュ電圧Ｖthを共通にえるようにしている。
【００３９】
リミッタ回路４３の動作領域については、図１のリミッタ回路１３と同様であるけれども、上側リミッタ４４では、リミット電圧Ｖlimit をヒステリシススレッシュ電圧Ｖthよりもトランジスタ１６のベース・エミッタ間ＰＮ接合の順方向電圧Ｖbe分高く設定することによって、リミット電圧Ｖlimit を出力ＯＮ時に低く、出力ＯＦＦ時に高く設定することを、簡単な回路で実現することができる。すなわち、次の（３）式は出力ＯＮ時、（４）式は出力ＯＦＦ時のリミット電圧Ｖlimit を示す。
（出力ＯＮ時） Ｖlimit ＝Ｖth＋Ｖbe−Ｖhis …（３）
（出力ＯＦＦ時） Ｖlimit ＝Ｖth＋Ｖｂｅ …（４）
【００４０】
さらに、（３）式および（４）式から、リミッタ電圧Ｖlimit とヒステリシススレッシュ電圧Ｖthの温度特性は最大で１Ｖbe分（−２ｍＶ／℃）であり、特開平１０−１８７８６２号公報で開示しているような技術で、温度特性を合わせることも容易であることが判る。
【００４１】
また、下側リミッタ４５を設けているので、電圧が低い側でのリミッタ電圧Ｖlimit(Lo) を、出力ＯＮ時に低く、出力ＯＦＦ時に高く設定することができる。すなわち、次の（５）式は出力ＯＮ時、（６）式は出力ＯＦＦ時のリミット電圧Ｖlimit(Lo) を示す。
（出力ＯＮ時） Ｖlimit(Lo) ＝Ｖth−Ｖbe−Ｖhis …（５）
（出力ＯＦＦ時） Ｖlimit(Lo) ＝Ｖth−Ｖｂｅ …（６）
【００４２】
本実施形態では、出力がＯＮするまでの時間ｔ１が次の（７）式で表されるので、安定に保つことができ、検出可能なパルス幅の安定が可能となる。
ｔ１＝Ｃ×Ｖbe／Ｉsig …（７）
【００４３】
また、上側リミッタ４４および下側リミッタ４５とヒステリシスコンパレータ１８でヒステリシススレッシュ電圧Ｖthを発生している図３のヒステリシス回路２４などとの間に、バッファ回路４７を設置しているので、リミット回路４３の動作時に、充電電流がヒステリシス回路２４などに流れ込むことの影響を低減することができる。バッファ回路４７がない場合は、トランジスタ１６，４６の電流増幅率をβとして、充電電流Ｉsig の１／β分の電流がヒステリシス回路２４など、ヒステリシスコンパレータ１８に流れ込むことになる。このようなバッファ回路４７は、図１のリミッタ回路１３に用いることもできる。
【００４４】
図５は、図４のコンパレータ回路４１の主要部分での信号処理波形を示す。ヒステリシスコンパレータ回路１２としての動作は図２と同様に行われる。上側リミッタ４４の動作も、図１のリミッタ回路１３と同様に行われる。本実施形態では、下側リミッタ４５による下側のリミット電圧Ｖlimit(Lo) も、ヒステリシススレッシュ電圧Ｖthに連動して変化する。
【００４５】
図６は、本発明の実施のさらに他の形態である赤外線信号受信装置として、図１の実施形態によるコンパレータ回路１１または図４の実施形態によるコンパレータ回路４１を用いる赤外線リモコン受信機５０の概略的な電気的構成を示す。赤外線リモコン受信機５１は、コンパレータ回路５１として、前述のコンパレータ回路１１，４１を用いる。コンパレータ回路５１は、フォトダイオード５２を含む赤外線受光回路からの出力を増幅回路５３で増幅し、選択回路５４でキャリアを選択し、検波回路５５でキャリアを検波し、積分回路５６で積分した電圧を弁別して、キャリアの有無を判別する。増幅回路５３には、ヘッドアンプ６０、ＡＢＣＣ回路（Auto Bias Current Control）６１、第２アンプ６２、第３アンプ６３、およびローパスフィルタ６４が含まれる。選択回路５４には、バンドパスフィルタ６５およびｆ０トリミング回路６６が含まれる。コンパレータ回路５１の出力は、電子機器を制御するマイクロコンピュータ等に与えられる。
【００４６】
赤外線リモコン受信機５０では、赤外線受光回路を構成するフォトダイオード５２が赤外線信号を受光する。フォトダイオード５２から出力される光信号電流は、３０ｋＨｚ〜６０ｋＨｚ程度の周波数帯で規定されているキャリアで変調されたＡＳＫ信号である。増幅回路５３などの受信チップでは、入力される光信号電流をアンプで増幅し、キャリアの周波数に合わせたバンドパスフィルタ６５でキャリア成分を取出し、検波回路５５でキャリアを検出し、積分回路５６でキャリアのある時間を積分して、コンパレータ回路５１でキャリアの有無を表すデジタル出力を導出する。
【００４７】
図７は、図６の赤外線リモコン受信機５０の主要部分の信号処理波形を示す。コンパレータ回路５１には、キャリアを抽出するバンドパスフィルタ６５からの出力を検波、積分した信号を入力電圧Ｖsig として入力し、ヒステリシススレッシュ電圧Ｖthと比較し、比較結果を出力する。前述のように、コンパレータ回路５１には、入力部の飽和防止のためにリミッタ回路１３，４３が備えられ、出力パルス幅も大きくなりすぎないように制御している。
【００４８】
図１や図４に示すコンパレータ回路１１，４１は、赤外線信号受信装置ばかりではなく、高感度センサの入力部など、ヒステリシスコンパレータが使用される部分で有効に利用することができる。
【００４９】
【発明の効果】
以上のように本発明によれば、リミッタ回路のリミット電圧がヒステリシスコンパレータ回路の弁別レベルの上下変動に応じて上下変動するので、低電圧動作でも、ヒステリシスコンパレータ回路を適切に動作させることができる。リミッタ回路のリミット電圧を調整することによって、出力のパルス幅を制御することができる。
【００５０】
また本発明によれば、ヒステリシスコンパレータ回路がＯＦＦではリミット電圧を高く設定するので、ヒステリシスコンパレータ回路の正常な動作を保証することができる。ヒステリシスコンパレータ回路がＯＮではリミット電圧を低く設定するので、出力パルス幅が広がってしまわないように、適切に制御することができる。
【００５２】
また本発明によれば、リミッタ回路には、上側リミッタと下側リミッタとを含むので、出力パルス幅の制御をより適切に行うことができる。
【００５３】
また本発明によれば、バッファによって、リミッタ回路の動作の影響がヒステリシスコンパレータ回路に及ばないようにすることができる。
【００５４】
また本発明によれば、ヒステリシスコンパレータ回路が正常に動作する温度の範囲を広くすることができる。
【００５５】
さらに本発明によれば、低電圧動作でも、出力のパルス幅を適切に調整可能なコンパレータ回路で、赤外線信号にキャリアが含まれているか否かの判別を適切に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態であるコンパレータ回路１１の概略的な電気的構成を示すブロック図である。
【図２】図１の主要部分の動作波形図である。
【図３】図１のヒステリシスコンパレータ１８の等価回路図である。
【図４】本発明の実施の他の形態であるコンパレータ回路４１の概略的な電気的構成を示すブロック図である。
【図５】図４の主要部分の動作波形図である。
【図６】本発明の実施のさらに他の形態である赤外線リモコン受信機５０の概略的な電気的構成を示すブロック図である。
【図７】図６の主要部分の動作波形図である。
【図８】従来からのコンパレータ回路の概略的な電気的構成を示すブロック図である。
【図９】図８の主要部分の動作波形図である。
【符号の説明】
１１，４１，５１ コンパレータ回路
１２ ヒステリシスコンパレータ回路
１３，４３ リミッタ回路
１５ 積分コンデンサ
１６，３１，３２，３３，３４，３５，３６，３７，２８，４６ トランジスタ
１７ バイアス回路
２０ 比較回路
２４ ヒステリシス回路
４４ 上側リミッタ
４５ 下側リミッタ
４７ バッファ回路
５０ 赤外線リモコン受信機
５２ フォトダイオード
５３ 増幅回路
５４ 選択回路
５５ 検波回路
５６ 積分回路
【発明の属する技術分野】
本発明は、入力電圧を弁別し、弁別結果を表す論理出力を導出するコンパレータ回路、およびそのようなコンパレータ回路を用いて実現される赤外線信号受信装置に関する。
【０００２】
【従来の技術】
従来から、図８に示すようなコンパレータ回路１が、たとえば赤外線リモコン装置の受信機で積分出力電圧を弁別するためや、高感度センサなどの出力を弁別するために用いられている。コンパレータ回路１では、弁別レベルにヒステリシス特性を持たせたヒステリシスコンパレータ回路２を用いる。ヒステリシスコンパレータ回路２は、入力電圧を弁別レベルと比較し、入力電圧が弁別レベルよりも高くなると出力Ｖout がＯＮになる。同時に弁別レベルは低下し、入力電圧が少し変動して低下しても出力Ｖout がＯＦＦにならないようにしている。入力電圧が、低下した弁別レベルよりもさらに低下すると、ヒステリシスコンパレータ回路２の出力Ｖout はＯＦＦになり、弁別レベルは高くなる。このように、ヒステリシスコンパレータ回路２の弁別レベルであるヒステリシススレッシュ電圧Ｖthは、動作状態に応じて変化する。
【０００３】
ヒステリシスコンパレータ回路２では、弁別レベルがヒステリシス特性を備えるので、弁別レベルが固定されているときに入力電圧が弁別レベル付近で変動して、出力がＯＮ／ＯＦＦに変動するチャタリング等の回路的な誤動作を防止することができる。赤外線リモコン受信機では、たとえばＡＳＫ（Amplitude Shift Keying）方式で変調された赤外線信号を赤外線受光素子であるフォトダイオードなどで受光し、キャリア周波数成分を取出して検波し、積分回路で検波出力を積分しながら、ヒステリシスコンパレータ回路２でキャリアの有無を判別し、判別結果を表すデジタル出力を導出する。キャリアの有無の判別結果は、論理回路で処理されるので、デジタル信号に変換される。キャリアの有無を判別するための入力電圧は積分回路の出力であるので、変化は比較的遅いけれども、ノイズなどが重畳して細かい変動が生じやすい。ヒステリシスコンパレータ回路２を用いることによって、安定にキャリアの有無を判別することができる。
【０００４】
従来、赤外線リモコン受信機や、高感度センサ回路などの電源電圧は、デジタル回路の一般的な電源電圧である５Ｖが主流となっていた。近年、大規模半導体集積回路（ＬＳＩ）の低消費電力化や低電圧化が進み、赤外線リモコン受信機や高感度センサ回路に対しても。３Ｖ以下の電源電圧を用いるように、低電圧化が強く要請されている。特に電池を使用するシステムでは、最低動作電圧として、２．４Ｖや１．８Ｖなどでの保証が要求されている。ヒステリシスコンパレータ回路２は、チャタリング等の回路的な誤動作を防止する役割を有しているけれども、低電圧で安定に動作可能とするためには、弁別レベルに対する充分なヒステリシス電圧幅の確保と、入力部の飽和防止のためのリミッタ回路３とが必要となる。また、コストを低減するため、半導体集積回路として実現しやすい回路構成で、回路規模を小さく簡潔にする必要がある。
【０００５】
リミッタ回路３は、入力電圧Ｖsig がリミット電圧Ｖlimit を超えることがないように制限する。Ｉsig として表される信号電流４が容量Ｃの積分コンデンサ５を充電すると、充電電圧が入力電圧Ｖsig となる。リミッタ回路３のＰＮＰ型のトランジスタ６のベースにバイアス回路７から与えられているバイアス電圧と、トランジスタ６のベース・エミッタ間のＰＮ接合順方向電圧との和がリミット電圧Ｖlimit となる。入力電圧Ｖsig がリミット電圧Ｖlimit を超えると、トランジスタ６のエミッタ・コレクタ間がＯＮ状態となり、低インピーダンスとなって、積分コンデンサ５を充電する信号電流４を吸収し、入力電圧Ｖsig の上昇を抑制する。リミッタ回路３で制限を受ける入力電圧Ｖsig がヒステリシスコンパレータ回路２内のヒステリシスコンパレータ８に入力され、ヒステリシススレッシュ電圧Ｖthと比較される。
【０００６】
図９は、図８のコンパレータ回路１の主要部分での信号処理波形を示す。実線で示すように、入力電圧Ｖsig が変動を伴った状態で変化しても、いったんヒステリシススレッシュ電圧Ｖthを超えると、出力電圧Ｖout は、ハイレベルからローレベルに変化する。ここで、ヒステリシスコンパレータ８は、出力がＯＦＦ状態でハイレベル、ＯＮ状態でローレベルとなる負論理で動作するものとする。出力のＯＦＦからＯＮへの遷移とともに、ヒステリシススレッシュ電圧Ｖthはヒステリシス電圧幅Ｖhis だけ低下するので、入力電圧Ｖsig に変動があっても、出力が細かく変動するチャタリングは生じない。
【０００７】
入力電圧Ｖsig が上昇して、リミット電圧Ｖlimit に達すると、リミッタ回路３によって制限され、リミット電圧Ｖlimit を超えることはない。入力電圧Ｖsig が低下を始めて、ヒステリシス電圧幅Ｖhis だけ元の弁別レベルよりも低下しているヒステリシススレッシュ電圧Ｖth以下になると、出力電圧Ｖout はＯＮ状態のローレベルからＯＦＦ状態のハイレベルに遷移し、ヒステリシススレッシュ電圧Ｖt hもヒステリシス電圧幅Ｖhis だけ上昇する。出力電圧Ｖout としては、入力電圧Ｖsig の細かい変動を無視して、全体的な変化に対応するパルス出力が得られる。ただし、ＯＮ状態であるパルス幅は、リミット電圧Ｖlimit から低下しているヒステリシススレッシュ電圧Ｖthまで入力電圧Ｖsig が下がるまでの時間分長くなってしまう。リミッタ回路３を設けない場合は、破線で示すように、入力電圧Ｖsig がリミット電圧Ｖlimit として示すレベルよりもさらに上昇するので、再び低下するまでに要する時間も長くなり、パルス幅はさらに広がってしまう。
【０００８】
赤外線リモコン受信機に用いる積分器付コンパレータ回路に関連する先行技術は、本件出願人が特開平１０−１８７８６２号公報で開示している。この先行技術では、積分器付コンパレータ回路を半導体集積回路で実現する際に、弁別レベルとなる基準電圧などへの半導体の温度特性に基づく影響の低減を図っている。
【０００９】
【発明が解決しようとする課題】
図８に示すようなコンパレータ回路１は、半導体集積回路（ＩＣ）で実現することを前提に構成されている。半導体集積回路では、前述のヒステリシススレッシュ電圧Ｖth、ヒステリシス電圧幅Ｖhis 、リミット電圧Ｖlimit などの各種の基準電圧を内部回路で発生させることが多い。このため、基準電圧は、ＩＣ製造工程におけるパラメータのバラツキや、動作中の周囲温度の変動などに大きな影響を受ける。
【００１０】
図８に示すようなコンパレータ回路１では、パラメータのバラツキ範囲および動作温度範囲内で変動が生じても、次の（１）式の関係が満たされる必要がある。
Ｖlimit ＞Ｖth …（１）
【００１１】
周囲温度等の変動によって、Ｖlimit ＜Ｖthとなると、入力電圧Ｖsig がヒステリシススレッシュ電圧Ｖthに到達する前にリミット電圧Ｖlimil を超え、リミッタ回路３によって制限されてしまう。このため、ヒステリシスコンパレータ８はＯＦＦ状態を続けるだけで、ＯＮ状態へは遷移せず、出力パルスが正常に動作しない。
【００１２】
特開平１０−１８７８６２号公報で開示している先行技術では、リミット電圧Ｖlimit に相当する基準電圧と、スレッシュ電圧Ｖthに相当する基準電圧との温度依存性を合わせることによって、比較的広い温度範囲で動作可能にしている。しかし、近年の低電圧化の要求である最低動作電圧２．４Ｖや１．８Ｖを満たすには充分ではない。
【００１３】
また、リミット電圧Ｖlimit を充分高く設定するか、リミット回路３を設置しない場合、出力のＯＮ期間が長くなり、必要以上にパルス幅が広がってしまうという問題が生じる。また、低電圧化に伴い、ヒステリシス電圧幅Ｖhis を充分に確保することができなくなり、チャタリング等の誤動作が生じる要因となっている。
【００１４】
本発明の目的は、電源電圧を低電圧化しても、リミット回路を適切に動作させて、出力のパルス幅の制御を容易に行うことができるコンパレータ回路および赤外線信号受信装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明は、入力電圧を、入力端子と電源との間にエミッタ・コレクタ間が接続されるバイポーラトランジスタを備えるリミッタ回路で制限してからヒステリシスコンパレータ回路でヒステリシス特性を備える弁別レベルと前記入力電圧とを比較し、比較結果に基づいて出力をＯＮ／ＯＦＦするコンパレータ回路において、
前記リミッタ回路が入力電圧を制限する基準となるリミット電圧を、前記ヒステリシスコンパレータ回路の弁別レベルの上下変動に対応して上下変動させるように、前記バイポーラトランジスタのベースに与えるバイアス電圧で設定する電圧設定回路を含むことを特徴とするコンパレータ回路である。
【００１６】
本発明に従えば、コンパレータ回路は、入力電圧を、入力端子と電源との間にエミッタ・コレクタ間が接続されるバイポーラトランジスタを備えるリミッタ回路で制限してからヒステリシスコンパレータ回路で弁別レベルと比較し、比較結果に基づいて出力をＯＮ／ＯＦＦさせるために、電圧設定回路を含む。電圧設定回路は、リミッタ回路が入力電圧を制限する基準となるリミット電圧を、ヒステリシスコンパレータ回路の弁別レベルの上下変動に応じて上下変動するようにバイポーラトランジスタのベースに与えるバイアス電圧で設定する。リミット電圧がヒステリシスコンパレータ回路の弁別レベルの上下変動に応じて変化するので、ヒステリシスコンパレータ回路の弁別レベルとの関係を、動作に応じて調整し、低電圧動作でも、ヒステリシスコンパレータ回路を適切に動作させることができる。リミッタ回路のリミット電圧を調整することによって、出力のパルス幅を制御することができる。
【００１７】
また本発明で、前記電圧設定回路は、該リミット電圧を前記出力のＯＦＦ時には高く、該出力のＯＮ時には低く設定することを特徴とする。
【００１８】
本発明に従えば、電圧設定回路は、ヒステリシスコンパレータ回路出力がＯＦＦで弁別レベルがヒステリシス電圧幅だけ高いときにはリミット電圧を高く設定するので、ヒステリシスコンパレータ回路の正常な動作を保証することができる。ヒステリシスコンパレータ回路の出力がＯＮで弁別レベルがヒステリシス電圧幅だけ低いときは、リミット電圧を低く設定するので、出力パルス幅が広がってしまわないように、適切に制御することができる。
【００２１】
また本発明で、前記リミッタ回路は、
前記入力電圧を前記弁別レベルよりも電圧が高い範囲で制限するＰＮＰトランジスタからなる上側リミッタと、該入力電圧を該弁別レベルよりも電圧が低い範囲で制限するＮＰＮトランジスタからなる下側リミッタとを含むことを特徴とする。
【００２２】
本発明に従えば、リミッタ回路には、入力電圧を前記弁別レベルよりも電圧が高い範囲で制限するＰＮＰトランジスタからなる上側リミッタと、入力電圧を弁別レベルよりも電圧が低い範囲で制限するＮＰＮトランジスタからなる下側リミッタとを含むので、出力パルス幅の制御をより適切に行うことができる。
【００２３】
また本発明で、前記電圧設定回路は、前記ヒステリシスコンパレータ回路の動作を入力するためのバッファを含むことを特徴とする。
【００２４】
本発明に従えば、ヒステリシスコンパレータ回路の動作を、バッファを介してリミッタ電圧に反映させることができるので、リミッタ回路の動作の影響がヒステリシスコンパレータ回路に及ばないようにすることができる。
【００２５】
また本発明で、前記電圧設定回路は、前記ヒステリシスコンパレータ回路の温度変化特性に整合させ、前記リミット電圧に温度変化特性を与えて設定することを特徴とする。
【００２６】
本発明に従えば、ヒステリシスコンパレータ回路の動作特性が温度の影響を受けて変動しても、リミット回路のリミット電圧も同様の温度の影響による変動を受けるので、ヒステリシスコンパレータ回路が正常に動作する温度の範囲を広くすることができる。
【００２７】
さらに本発明は、前述のいずれかに記載のコンパレータ回路と、
赤外線信号を受光し、赤外線信号に対応する電気信号を発生する赤外線受光回路と、
赤外線受光回路からの電気信号から、予め定める条件に適合する信号を選択的に抽出する信号抽出回路と、
信号抽出手段によって抽出される信号に対して積分処理を行い、積分出力を該コンパレータ回路に入力電圧として与える積分回路とを含むことを特徴とする赤外線信号受信装置である。
【００２８】
本発明に従えば、赤外線信号受信装置は、前述のいずれかに記載のコンパレータ回路とともに、赤外線受光回路と、信号抽出回路と、積分回路とを含む。低電圧動作でも、出力のパルス幅を適切に調整可能なコンパレータ回路で、赤外線受光回路が赤外線信号を受光して発生する電気信号から、信号抽出回路が予め定める条件に適合するとして選択的に抽出する信号に対し、積分回路が積分処理を行った出力に、キャリアが含まれているか否かの判別を適切に行うことができる。
【００２９】
【発明の実施の形態】
図１は、本発明の実施の一形態であるコンパレータ回路１１の概略的な電気的構成を示す。本実施形態のコンパレータ回路１１は、ヒステリシスコンパレータ回路１２の入力電圧をリミッタ回路１３で制限して、入力部の飽和防止を図る。リミッタ回路１３に入力される入力電圧Ｖsig は、赤外線受光素子や高感度センサなどからの信号電流１４であるＩsig の電流で、積分コンデンサ１５を充電するときの端子電圧である。この入力電圧Ｖsig を制限するリミッタ回路１３には、ＰＮＰ型のトランジスタ１６とバイアス回路１７とが含まれる。ヒステリシスコンパレータ回路１２には、ヒステリシス特性を有するヒステリシスコンパレータ１８が含まれる。本実施形態のバイアス回路１７は、電圧設定手段として、リミット電圧Ｖlimit を、ヒステリシスコンパレータ１８の動作に応じて変化するように設定することができる。
【００３０】
リミッタ回路１３では、図８のリミッタ回路３と同様に、入力電圧Ｖsig がリミット電圧Ｖlimit を超えることがないように制限する。リミッタ回路１３のＰＮＰ型のトランジスタ１６のベースにバイアス回路１７から与えられているバイアス電圧と、トランジスタ１６のベース・エミッタ間のＰＮ接合順方向電圧との和がリミット電圧Ｖlimit となる。入力電圧Ｖsig がリミット電圧Ｖli mit を超えると、トランジスタ１６のエミッタ・コレクタ間がＯＮ状態となり、低インピーダンスとなって、積分コンデンサ１５を充電する信号電流１４を吸収し、入力電圧Ｖsig の上昇を抑制する。リミッタ回路１３で制限を受ける入力電圧Ｖsig がヒステリシスコンパレータ回路１２内のヒステリシスコンパレータ１８に入力され、ヒステリシススレッシュ電圧Ｖthと比較される。これらの動作も、図８のリミッタ回路３と同様である。
【００３１】
ただし、本実施形態のリミッタ回路１３では、バイアス回路１７が入力電圧Ｖsig を制限する基準となるリミット電圧Ｖlimit を、ヒステリシスコンパレータ１８の動作に応じて変化するように設定する。リミット電圧Ｖlimit がヒステリシスコンパレータ回路１２の動作に応じて変化することになるので、ヒステリシスコンパレータ回路１２の弁別レベルであるヒステリシススレッシュ電圧Ｖthとの関係を、動作に応じて調整し、低電圧動作でも、ヒステリシスコンパレータ回路１２を適切に動作させることができ、リミッタ回路１３のリミット電圧Ｖlimit を調整することによって、出力のパルス幅を制御することができる。
【００３２】
図２は、図１のコンパレータ回路１１の主要部分での信号処理波形を示す。図９と同様に、実線で示すように、入力電圧Ｖsig が変動を伴った状態で変化しても、いったんヒステリシススレッシュ電圧Ｖthを超えると、出力電圧Ｖout は、ハイレベルからローレベルに変化する。ここで、ヒステリシスコンパレータ１８は、出力がＯＦＦ状態でハイレベル、ＯＮ状態でローレベルとなる負論理で動作するものとする。出力のＯＦＦからＯＮへの遷移とともに、ヒステリシススレッシュ電圧Ｖthはヒステリシス電圧幅Ｖhis だけ低下する。本実施形態では、ヒステリシススレッシュ電圧Ｖthが低下するのに対応して、リミット電圧Ｖlimit も変動幅Ｖa だけ低下する。
【００３３】
入力電圧Ｖsig が上昇して、変動幅Ｖａだけ低下したリミット電圧Ｖlimit に達すると、リミッタ回路１３によって制限され、リミット電圧Ｖlimit を超えることはない。入力電圧Ｖsig が低下を始めて、ヒステリシス電圧幅Ｖhis だけ元の弁別レベルよりも低下しているヒステリシススレッシュ電圧Ｖth以下になると、出力電圧Ｖout はＯＮ状態のローレベルからＯＦＦ状態のハイレベルに遷移し、ヒステリシススレッシュ電圧Ｖthもヒステリシス電圧幅Ｖhis だけ上昇する。このとき、リミット電圧Ｖlimit が元のまま変化しない場合に、破線で示すようにＯＮ状態の期間が長くなるのに対し、パルス幅を制限することができる。
【００３４】
以上のように、リミッタ回路１３が動作する必要がある領域は、積分コンデンサ１５が充電され、入力電圧Ｖsig がヒステリシススレッシュ電圧Ｖthを超えた後、すなわちコンパレータ回路１１としての出力がＯＮとなっている期間である。出力ＯＦＦの期間にはリミッタ回路１３は動作しない。ヒステリシススレッシュ電圧Ｖthは、出力ＯＮの期間はヒステリシス電圧幅Ｖhis 分の電圧降下があり、低く設定される。したがって、リミット電圧Ｖlimit をそれに連動させ、出力ＯＮ期間は低く、出力ＯＦＦ期間は高く変動させることで、前述の（１）式の関係に、さらに余裕を持たせることができる。リミット電圧Ｖlimit の変動幅はＶa であるので、次の（２）式を満たすことで回路は安定に動作することになり、（１）式に比較して、Ｖa 分の低電圧化が可能となる。
Ｖlimit ＋Ｖa ＞Ｖth …（２）
【００３５】
図３は、図１のヒステリシスコンパレータ１８をＩＣ化する場合の等価回路の一例を示す。ヒステリシスコンパレータ１８は、比較回路２０、カレントミラー回路２１，２２，２３およびヒステリシス回路２４を含む。ヒステリシス回路２４は、定電流回路２５から供給される電流によってダイオード２６のＰＮ接合順方向電圧として発生する電圧と、さらに抵抗２７の両端に発生する電圧変動分Ｖhis を重畳させた電圧とを、ヒステリシススレッシュ電圧Ｖthとして切換えることができる。ヒステリシスコンパレータ１８としての出力Ｖout は、正の電源電圧にプルアップされている抵抗２８を介して、カレントミラー回路２３の出力として取出される。カレントミラー回路２３には、出力電流を増幅するための抵抗２９が含まれる。
【００３６】
比較回路２０は、定電流回路３０にエミッタが共通に接続される一対のＮＰＮ型のトランジスタ３１，３２を含む。一方のトランジスタ３１のベースに入力電圧Ｖsig が与えられ、他方のトランジスタ３２のベースにはヒステリシス回路２４からのヒステリシススレッシュ電圧Ｖthが与えられる。トランジスタ３１，３２のコレクタには、カレントミラー回路２１，２２からそれぞれ電流が供給される。カレントミラー回路２１，２２には、それぞれ一対のＰＮＰ型トランジスタ３３，３４；３５，３６が含まれる。トランジスタ３１のコレクタ電流の変化は、カレントミラー回路２１を介して、カレントミラー回路２３に伝えられる。カレントミラー回路２３には、一対のＮＰＮ型のトランジスタ３７，３８が含まれる。
【００３７】
比較回路２０では、一対のトランジスタ３１，３２のいずれか一方がＯＮで他方がＯＦＦとなるように動作する。トランジスタ３１がＯＦＦとなると、カレントミラー回路２１，２３はＯＦＦとなり、抵抗２８には電圧降下が生じないので、出力電圧Ｖout はハイレベルとなる。カレントミラー回路２２はＯＮとなるので、抵抗２７には電圧降下が生じ、ヒステリシススレッシュ電圧Ｖthは電圧降下分だけ、ダイオード２６の順方向電圧よりも高くなる。トランジスタ３１がＯＮとなると、カレントミラー回路２１，２３もＯＮとなり、抵抗２８に電圧降下が生じて、出力電圧Ｖout はローレベルとなる。カレントミラー回路２２はＯＦＦとなるので、抵抗２７では電圧降下が生じないようになり、ヒステリシススレッシュ電圧Ｖthはダイオード２６の順方向電圧と等しくなって低下する。
【００３８】
図４は、本発明の実施の他の形態であるコンパレータ回路４１の概略的な電気的構成を示す。本実施形態で図１の実施形態に対応する部分には同一の参照符を付し、重複する説明を省略する。本実施形態のコンパレータ回路４１は、リミッタ回路４３として、上側リミッタ４４、下側リミッタ４５、ＮＰＮ型のトランジスタ４６およびバッファ回路４７を備えている。上側リミッタ４４は、実質的に、図１のリミッタ回路１３と同等の構成を有する。リミッタ回路４３は、図１のリミッタ回路１３と同様に、ヒステリシスコンパレータ１８の入力部の飽和防止の機能を有するばかりではなく、上側リミッタ４４および下側リミッタ４５のトランジスタ１６，４６のベースに、電圧設定回路としてのバッファ回路４７からヒステリシスコンパレータ１８のヒステリシススレッシュ電圧Ｖthを共通にえるようにしている。
【００３９】
リミッタ回路４３の動作領域については、図１のリミッタ回路１３と同様であるけれども、上側リミッタ４４では、リミット電圧Ｖlimit をヒステリシススレッシュ電圧Ｖthよりもトランジスタ１６のベース・エミッタ間ＰＮ接合の順方向電圧Ｖbe分高く設定することによって、リミット電圧Ｖlimit を出力ＯＮ時に低く、出力ＯＦＦ時に高く設定することを、簡単な回路で実現することができる。すなわち、次の（３）式は出力ＯＮ時、（４）式は出力ＯＦＦ時のリミット電圧Ｖlimit を示す。
（出力ＯＮ時） Ｖlimit ＝Ｖth＋Ｖbe−Ｖhis …（３）
（出力ＯＦＦ時） Ｖlimit ＝Ｖth＋Ｖｂｅ …（４）
【００４０】
さらに、（３）式および（４）式から、リミッタ電圧Ｖlimit とヒステリシススレッシュ電圧Ｖthの温度特性は最大で１Ｖbe分（−２ｍＶ／℃）であり、特開平１０−１８７８６２号公報で開示しているような技術で、温度特性を合わせることも容易であることが判る。
【００４１】
また、下側リミッタ４５を設けているので、電圧が低い側でのリミッタ電圧Ｖlimit(Lo) を、出力ＯＮ時に低く、出力ＯＦＦ時に高く設定することができる。すなわち、次の（５）式は出力ＯＮ時、（６）式は出力ＯＦＦ時のリミット電圧Ｖlimit(Lo) を示す。
（出力ＯＮ時） Ｖlimit(Lo) ＝Ｖth−Ｖbe−Ｖhis …（５）
（出力ＯＦＦ時） Ｖlimit(Lo) ＝Ｖth−Ｖｂｅ …（６）
【００４２】
本実施形態では、出力がＯＮするまでの時間ｔ１が次の（７）式で表されるので、安定に保つことができ、検出可能なパルス幅の安定が可能となる。
ｔ１＝Ｃ×Ｖbe／Ｉsig …（７）
【００４３】
また、上側リミッタ４４および下側リミッタ４５とヒステリシスコンパレータ１８でヒステリシススレッシュ電圧Ｖthを発生している図３のヒステリシス回路２４などとの間に、バッファ回路４７を設置しているので、リミット回路４３の動作時に、充電電流がヒステリシス回路２４などに流れ込むことの影響を低減することができる。バッファ回路４７がない場合は、トランジスタ１６，４６の電流増幅率をβとして、充電電流Ｉsig の１／β分の電流がヒステリシス回路２４など、ヒステリシスコンパレータ１８に流れ込むことになる。このようなバッファ回路４７は、図１のリミッタ回路１３に用いることもできる。
【００４４】
図５は、図４のコンパレータ回路４１の主要部分での信号処理波形を示す。ヒステリシスコンパレータ回路１２としての動作は図２と同様に行われる。上側リミッタ４４の動作も、図１のリミッタ回路１３と同様に行われる。本実施形態では、下側リミッタ４５による下側のリミット電圧Ｖlimit(Lo) も、ヒステリシススレッシュ電圧Ｖthに連動して変化する。
【００４５】
図６は、本発明の実施のさらに他の形態である赤外線信号受信装置として、図１の実施形態によるコンパレータ回路１１または図４の実施形態によるコンパレータ回路４１を用いる赤外線リモコン受信機５０の概略的な電気的構成を示す。赤外線リモコン受信機５１は、コンパレータ回路５１として、前述のコンパレータ回路１１，４１を用いる。コンパレータ回路５１は、フォトダイオード５２を含む赤外線受光回路からの出力を増幅回路５３で増幅し、選択回路５４でキャリアを選択し、検波回路５５でキャリアを検波し、積分回路５６で積分した電圧を弁別して、キャリアの有無を判別する。増幅回路５３には、ヘッドアンプ６０、ＡＢＣＣ回路（Auto Bias Current Control）６１、第２アンプ６２、第３アンプ６３、およびローパスフィルタ６４が含まれる。選択回路５４には、バンドパスフィルタ６５およびｆ０トリミング回路６６が含まれる。コンパレータ回路５１の出力は、電子機器を制御するマイクロコンピュータ等に与えられる。
【００４６】
赤外線リモコン受信機５０では、赤外線受光回路を構成するフォトダイオード５２が赤外線信号を受光する。フォトダイオード５２から出力される光信号電流は、３０ｋＨｚ〜６０ｋＨｚ程度の周波数帯で規定されているキャリアで変調されたＡＳＫ信号である。増幅回路５３などの受信チップでは、入力される光信号電流をアンプで増幅し、キャリアの周波数に合わせたバンドパスフィルタ６５でキャリア成分を取出し、検波回路５５でキャリアを検出し、積分回路５６でキャリアのある時間を積分して、コンパレータ回路５１でキャリアの有無を表すデジタル出力を導出する。
【００４７】
図７は、図６の赤外線リモコン受信機５０の主要部分の信号処理波形を示す。コンパレータ回路５１には、キャリアを抽出するバンドパスフィルタ６５からの出力を検波、積分した信号を入力電圧Ｖsig として入力し、ヒステリシススレッシュ電圧Ｖthと比較し、比較結果を出力する。前述のように、コンパレータ回路５１には、入力部の飽和防止のためにリミッタ回路１３，４３が備えられ、出力パルス幅も大きくなりすぎないように制御している。
【００４８】
図１や図４に示すコンパレータ回路１１，４１は、赤外線信号受信装置ばかりではなく、高感度センサの入力部など、ヒステリシスコンパレータが使用される部分で有効に利用することができる。
【００４９】
【発明の効果】
以上のように本発明によれば、リミッタ回路のリミット電圧がヒステリシスコンパレータ回路の弁別レベルの上下変動に応じて上下変動するので、低電圧動作でも、ヒステリシスコンパレータ回路を適切に動作させることができる。リミッタ回路のリミット電圧を調整することによって、出力のパルス幅を制御することができる。
【００５０】
また本発明によれば、ヒステリシスコンパレータ回路がＯＦＦではリミット電圧を高く設定するので、ヒステリシスコンパレータ回路の正常な動作を保証することができる。ヒステリシスコンパレータ回路がＯＮではリミット電圧を低く設定するので、出力パルス幅が広がってしまわないように、適切に制御することができる。
【００５２】
また本発明によれば、リミッタ回路には、上側リミッタと下側リミッタとを含むので、出力パルス幅の制御をより適切に行うことができる。
【００５３】
また本発明によれば、バッファによって、リミッタ回路の動作の影響がヒステリシスコンパレータ回路に及ばないようにすることができる。
【００５４】
また本発明によれば、ヒステリシスコンパレータ回路が正常に動作する温度の範囲を広くすることができる。
【００５５】
さらに本発明によれば、低電圧動作でも、出力のパルス幅を適切に調整可能なコンパレータ回路で、赤外線信号にキャリアが含まれているか否かの判別を適切に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態であるコンパレータ回路１１の概略的な電気的構成を示すブロック図である。
【図２】図１の主要部分の動作波形図である。
【図３】図１のヒステリシスコンパレータ１８の等価回路図である。
【図４】本発明の実施の他の形態であるコンパレータ回路４１の概略的な電気的構成を示すブロック図である。
【図５】図４の主要部分の動作波形図である。
【図６】本発明の実施のさらに他の形態である赤外線リモコン受信機５０の概略的な電気的構成を示すブロック図である。
【図７】図６の主要部分の動作波形図である。
【図８】従来からのコンパレータ回路の概略的な電気的構成を示すブロック図である。
【図９】図８の主要部分の動作波形図である。
【符号の説明】
１１，４１，５１ コンパレータ回路
１２ ヒステリシスコンパレータ回路
１３，４３ リミッタ回路
１５ 積分コンデンサ
１６，３１，３２，３３，３４，３５，３６，３７，２８，４６ トランジスタ
１７ バイアス回路
２０ 比較回路
２４ ヒステリシス回路
４４ 上側リミッタ
４５ 下側リミッタ
４７ バッファ回路
５０ 赤外線リモコン受信機
５２ フォトダイオード
５３ 増幅回路
５４ 選択回路
５５ 検波回路
５６ 積分回路
Claims (6)
- 入力電圧を、入力端子と電源との間にエミッタ・コレクタ間が接続されるバイポーラトランジスタを備えるリミッタ回路で制限してからヒステリシスコンパレータ回路でヒステリシス特性を備える弁別レベルと前記入力電圧とを比較し、比較結果に基づいて出力をＯＮ／ＯＦＦするコンパレータ回路において、
前記リミッタ回路が入力電圧を制限する基準となるリミット電圧を、前記ヒステリシスコンパレータ回路の弁別レベルの上下変動に対応して上下変動させるように、前記バイポーラトランジスタのベースに与えるバイアス電圧で設定する電圧設定回路を含むことを特徴とするコンパレータ回路。 - 前記電圧設定回路は、該リミット電圧を前記出力のＯＦＦ時には高く、該出力のＯＮ時には低く設定することを特徴とする請求項１記載のコンパレータ回路。
- 前記リミッタ回路は、
前記入力電圧を前記弁別レベルよりも電圧が高い範囲で制限するＰＮＰトランジスタからなる上側リミッタと、該入力電圧を該弁別レベルよりも電圧が低い範囲で制限するＮＰＮトランジスタからなる下側リミッタとを含むことを特徴とする請求項１または２記載のコンパレータ回路。 - 前記電圧設定回路は、前記ヒステリシスコンパレータ回路の動作を入力するためのバッファを含むことを特徴とする請求項１〜３のいずれかに記載のコンパレータ回路。
- 前記電圧設定回路は、前記ヒステリシスコンパレータ回路の温度変化特性に整合させ、前記リミット電圧に温度変化特性を与えて設定することを特徴とする請求項１〜４のいずれかに記載のコンパレータ回路。
- 請求項１〜５のいずれかに記載のコンパレータ回路と、
赤外線信号を受光し、赤外線信号に対応する電気信号を発生する赤外線受光回路と、
赤外線受光回路からの電気信号から、予め定める条件に適合する信号を選択的に抽出する信号抽出回路と、
信号抽出回路によって抽出される信号に対して積分処理を行い、積分出力を該コンパレータ回路に入力電圧として与える積分回路とを含むことを特徴とする赤外線信号受信装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001348675A JP4018372B2 (ja) | 2001-11-14 | 2001-11-14 | コンパレータ回路および赤外線信号受信装置 |
| US10/293,563 US6693466B2 (en) | 2001-11-14 | 2002-11-14 | Comparator circuit and infrared signal receiving apparatus |
| CNB021518262A CN1246966C (zh) | 2001-11-14 | 2002-11-14 | 比较电路和红外信号接收装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001348675A JP4018372B2 (ja) | 2001-11-14 | 2001-11-14 | コンパレータ回路および赤外線信号受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152509A JP2003152509A (ja) | 2003-05-23 |
| JP4018372B2 true JP4018372B2 (ja) | 2007-12-05 |
Family
ID=19161460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001348675A Expired - Lifetime JP4018372B2 (ja) | 2001-11-14 | 2001-11-14 | コンパレータ回路および赤外線信号受信装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6693466B2 (ja) |
| JP (1) | JP4018372B2 (ja) |
| CN (1) | CN1246966C (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328599A (ja) * | 2004-05-12 | 2005-11-24 | Koninkl Philips Electronics Nv | チャージポンプ回路及びこれを備えた電子回路並びにチャージポンプ回路の駆動方法 |
| JP2007174598A (ja) * | 2005-12-26 | 2007-07-05 | Fujitsu Ltd | コンパレータ回路およびその制御方法 |
| JP4184391B2 (ja) * | 2006-06-21 | 2008-11-19 | シャープ株式会社 | 比較回路、および赤外線受信機 |
| JP4246222B2 (ja) * | 2006-07-18 | 2009-04-02 | シャープ株式会社 | キャリア検出回路、それを備えた赤外線信号処理回路、ならびにキャリア検出回路の制御方法 |
| JP2008041884A (ja) * | 2006-08-04 | 2008-02-21 | Rohm Co Ltd | 半導体集積回路およびそれを備えた電子機器 |
| US9206552B2 (en) | 2012-02-17 | 2015-12-08 | International Paper Company | Absorbent plastic pigment with improved print density containing and recording sheet containing same |
| CN104299024B (zh) * | 2013-07-19 | 2018-08-21 | 上海华虹宏力半导体制造有限公司 | 非接触ic卡的解调电路 |
| WO2018088479A1 (ja) | 2016-11-11 | 2018-05-17 | 浜松ホトニクス株式会社 | 光検出装置 |
| US10627838B1 (en) * | 2018-12-31 | 2020-04-21 | Texas Instruments Incorporated | Comparator with adaptive sense voltage clamp |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2573393B2 (ja) * | 1990-05-17 | 1997-01-22 | 株式会社東芝 | コンパレータ回路 |
| JP3450975B2 (ja) | 1996-12-26 | 2003-09-29 | シャープ株式会社 | 積分器付コンパレータ回路および赤外線受光装置 |
-
2001
- 2001-11-14 JP JP2001348675A patent/JP4018372B2/ja not_active Expired - Lifetime
-
2002
- 2002-11-14 CN CNB021518262A patent/CN1246966C/zh not_active Expired - Lifetime
- 2002-11-14 US US10/293,563 patent/US6693466B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003152509A (ja) | 2003-05-23 |
| CN1246966C (zh) | 2006-03-22 |
| US20030112037A1 (en) | 2003-06-19 |
| US6693466B2 (en) | 2004-02-17 |
| CN1433151A (zh) | 2003-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7054389B2 (en) | Carrier detection circuit and infrared ray remote control receiver | |
| JP4018372B2 (ja) | コンパレータ回路および赤外線信号受信装置 | |
| US8723097B2 (en) | Illuminance sensor having light-level-independent consumption current | |
| JP3999168B2 (ja) | キャリア検出回路およびそれを用いる赤外線通信装置 | |
| US20050133691A1 (en) | Optical receiver circuit | |
| JPH08279784A (ja) | 赤外線受信機 | |
| JP2009071543A (ja) | 光受信回路、および電子機器 | |
| JP3801882B2 (ja) | 充電回路および／または放電回路ならびにそれを用いるキャリア検出回路 | |
| JP2012044456A (ja) | 可変利得増幅器の利得制御装置及びその利得制御方法 | |
| JP3558969B2 (ja) | キャリア検出回路 | |
| JP2003198294A (ja) | 電力増幅装置及びそれを用いた通信装置 | |
| JP2005175725A (ja) | 光受信装置及びそれを備えるデータ通信装置 | |
| JPH10294622A (ja) | 受信回路 | |
| JP3207341B2 (ja) | リモートコントロール信号処理回路 | |
| JPH07303051A (ja) | 受信機装置 | |
| JPH10187862A (ja) | 積分器付コンパレータ回路および赤外線受光装置 | |
| KR100365435B1 (ko) | 리모콘 수신부의 자동 이득 제어장치 | |
| JPH026696Y2 (ja) | ||
| JPS60153238A (ja) | 赤外線リモ−トコントロ−ル受信回路 | |
| JPH05335922A (ja) | 光検出装置 | |
| JP3865646B2 (ja) | キャリア検出回路およびこれを利用した受信回路 | |
| JPH02105643A (ja) | 光受信回路 | |
| JPS6114503A (ja) | 光学式検出装置 | |
| JPH088702A (ja) | ディジタル入力回路 | |
| JPS6333691A (ja) | 熱線式検知器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050927 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051202 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4018372 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |