JP2003198294A - 電力増幅装置及びそれを用いた通信装置 - Google Patents

Abstract

(57)【要約】 【課題】 入力信号電力レベルに依らずに消費電力が一
定であって、部品の性能ばらつき等あるいは温度変化に
より出力信号電力レベルの期待値との誤差を抑制するこ
とが可能とする。 【解決手段】 増幅回路１０に事前に設定された電力値
をもつ高周波信号を入力し、増幅回路１０により増幅さ
れた高周波信号出力を、検波回路３０により出力電力を
検出する。制御装置４３は、検出した出力電力値が事前
に規定された電力値の範囲内にあるかどうか比較を行
い、比較した結果が事前に規定された電力値内にあれ
ば、Ｄ／Ａコンバータ４４の出力電圧を前記制御装置内
のメモリに記憶する。もし、比較した結果が規定値を外
れていた場合には、Ｄ／Ａ出力電圧を調整して、再度出
力電力を検出し、比較を行う。これらの処理を規定され
た電力値内に収束するまで繰り返し行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波信号を増幅
する電力増幅装置及びそれを用いた通信装置に関する。

【０００２】

【従来の技術】従来、無線通信装置等に用いられる高周
波信号の電力増幅を行うための電力増幅装置がある。図
５は、従来の電力増幅装置の一例を示す回路図である。
図５に示す電力増幅装置は、ＦＥＴ１１０のゲートＧに
入力されたＲＦ信号を増幅してドレインＤから出力す
る。このとき、ＦＥＴ１１０のゲートＧに接続される電
源Ｖｇの電圧を変えることにより、ゲインおよび消費電
力の調整を可能にしている。

【０００３】また、図６は、従来の電力増幅装置の他の
例を示す回路図である。図６に示す電力増幅装置は、Ｆ
ＥＴ１１０を備えてＲＦ信号をそのゲートＧ入力して増
幅しドレインＤから出力する増幅回路１００と、トラン
ジスタ２０１のエミッタをＦＥＴ１１０のドレインＤに
接続して定電流をＦＥＴ１１のドレインＤに供給する定
電流回路２００と、トランジスタ２０１のベースに電圧
を供給するバイアス供給回路３００とからなる。

【０００４】バイアス供給回路３００の抵抗３０１と抵
抗３０２により電圧Ｖｃｃを抵抗分割して、トランジス
タ２０１のベースとの接続点Ｒの電圧Ｖｒを得る。この
電圧Ｖｒは、ベースとエミッタ間の電位差によりレベル
シフトが行われ、抵抗２０２を介して接続されるエミッ
タ側との接続点Ｐの電圧Ｖｐとの電位差より、定電流を
ＦＥＴ１１０のドレインＤに供給している。定電流回路
２００は、ドレインＤに流入する電流量に応じて、接続
点Ｐを介してドレインＤからトランジスタ２０１によ
り、接続点Ｑを介してゲートＧに負帰還をかける。この
ことにより、ゲート電圧を自動的に調整して、ゲインお
よび消費電力を可変にしている。

【０００５】さらに、特開２００１−３６３５１号公報
に開示された電力増幅装置がある。図７は、この電力増
幅装置を示す回路図である。図７に示す電力増幅装置
は、パワーアンプ４０１と、カプラ４０２と、検波器４
０３と、ゲイン／オフセットアンプ４０４とからなる。

【０００６】この電力増幅装置は、パワーアンプ４０１
によりＰ_inから入力された高周波電力を増幅し、増幅さ
れた増幅信号電力Ｐ_moniをカプラ４０２によりモニタす
ると共にＰ_outから出力する。増幅信号電力Ｐ_moniを検
波器４０３により検波して検波電圧Ｖ_detを生成する。
ゲイン／オフセットアンプ４０４により、この検波電圧
Ｖ_detを所望の電圧に変換してパワーアンプ４０１にフ
ィードバックする。

【０００７】

【発明が解決しようとする課題】図５の従来例はゲート
電圧を変化させることにより、電力増幅装置のゲインお
よび消費電力の調整をしているために、入力信号電力の
大きさによりＦＥＴ１１０の動作点が変化する。このた
めに、消費電力も入力信号の大きさにより変化が生じる
ので、消費電力の制御が完全でなく、ＰＣカードのよう
に消費電力の上限が規定されている用途に使用する場合
には、不都合を生じる場合がある。図８は、図５の従来
例についての入力信号電力に対する消費電力を示す。図
８に示すように、入力電力の大きさにより消費電力が
０．２Ｗ以上ばらついており、これは前記ＰＣカードの
ような消費電力の抑制が必要な用途では問題がある。

【０００８】また、図６に示す従来例では、抵抗値が固
定された抵抗３０１および抵抗３０２が、定電流回路２
００の電流値を決定する電圧Ｖｒを発生させているの
で、定電流回路２００の電流が固定であり、電力増幅装
置のゲインと消費電力の調整が不可能である。さらに、
抵抗３０１と抵抗３０２およびＰＮＰトランジスタ２０
１のベースとエミッタ間の電位差のばらつきにより定電
流回路の電流値がばらつく。したがって、出力電力を一
定範囲に収束させるためには、前記２つの抵抗３０１，
３０２とトランジスタ２０１および電力増幅装置等の部
品の選別が製造段階で必要になり、製造コストと信頼性
に問題がある。

【０００９】さらに、特開２００１−３６３５１号公報
の例では電力増幅装置の他にゲイン／オフセットアンプ
４０４を設けて低電力領域での消費電力の削減を意図し
たものであり、中高電力領域を含んだ全領域での消費電
力の削減には効果がない。

【００１０】本発明の目的は、入力信号電力レベルに依
らずに消費電力が一定であって、部品の性能ばらつき等
あるいは温度変化により出力信号電力レベルの期待値と
の誤差を抑制することが可能な電力増幅装置及びそれを
用いた通信装置を提供することにある。

【００１１】

【課題を解決するための手段】本発明は、前述の従来技
術の課題を解決するものであり、高周波信号を電力増幅
する電力増幅装置において、高周波信号を電力増幅する
増幅回路と、前記増幅回路の能動素子のドレインに定電
流バイアスを供給する定電流回路と、前記増幅回路の出
力電力を検波する検波回路と、前記定電流回路の能動素
子のバイアス電圧を制御するバイアス制御回路とを備
え、前記バイアス制御回路は、前記検波回路の検知した
電力強度に応じて、前記電力増幅装置の出力電力を制御
することを特徴とする。

【００１２】また、本発明は、前記バイアス制御回路
が、前記増幅回路より出力されている出力電力レベル
を、前記検波回路の検知した電力強度から、あらかじめ
設定した所望の出力電力レベルと比較を行い、出力電力
レベルが前記所望の出力電力レベルの範囲内に収束する
ように前記バイアス電圧の制御を行うことを特徴とす
る。

【００１３】また、本発明は、前記バイアス制御回路
が、前記バイアス電圧の出力を差動増幅器により行うこ
とを特徴とする。

【００１４】更に本発明は、上記電力増幅器を備えたこ
とを特徴とする通信装置である。

【００１５】本発明においては、検波した電力強度か
ら、所望の出力電力があらかじめ設定した所望の出力電
力レベルと比較を行う。次に、実際の出力電力レベル
が、前記所望の出力電力レベルの範囲内に収束するよう
に、前記バイアス電圧の制御を行うことにより、定電流
回路のバイアス電流値を制御することにより、出力電力
レベルの制御を行っている。

【００１６】これに対し、特開平２００１−３６３５１
号公報の例は、出力電力を検波後に、整流及びフィルタ
リング処理をして検波電圧を発生させて、検波電圧によ
りゲイン／オフセットアンプの制御を行い、最終的にＦ
ＥＴのゲート電圧の制御により出力電力制御を行う方式
であり、本発明の解決手段とは異なっている。また、図
６に示す従来の定電流回路と特開２００１−３６３５１
号公報とを組み合わせたとしても、本発明の方式はバイ
アス電圧制御をデジタル的に行っているので、明らかに
解決手段が異なっている。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態として
図に基づいて詳細に説明する。図１は本発明における電
力増幅装置の一実施形態を示す構成図である。図１に示
す電力増幅装置は、増幅回路１０、定電流回路２０、検
波回路３０、バイアス制御回路４０の４つの機能ブロッ
クにより構成されている。

【００１８】ここで、増幅回路１０は、電力増幅を行う
ＦＥＴ１１と、インピーダンス素子１２，１３と、イン
ピーダンス調整を行う整合回路１４，１５とからなる。
定電流回路２０は、ＰＮＰトランジスタ２１と、インピ
ーダンス素子２２，２３からなる。検波回路３０は高周
波信号を整流する検波ダイオード素子とパッシブ素子か
らなる整流機能をもつ。バイアス制御回路４０は、検波
回路３０の出力電圧をＡ／Ｄコンバータ４２の入力レベ
ルに適合させる第２のインターフェイス回路４１と、検
波信号を解析してバイアス制御電圧を決定するメモリ部
を内蔵した制御装置４３と、Ｄ／Ａコンバータ４４と、
Ｄ／Ａコンバータの出力電力レベルをＰＮＰトランジス
タ２１のベース入力電圧レベルに適合させる第１のイン
ターフェイス回路４５からなる。

【００１９】電力増幅回路１０において、電力増幅を行
うＦＥＴ１１のドレインＤはインピーダンス素子１２と
信号の出力インピーダンスを調整するための出力整合回
路１５に接続され、ＦＥＴ１１のゲートＧは信号源の入
力インピーダンスを調整するための入力整合回路１４に
接続され、ＦＥＴ１１のソースはグランド（ＧＮＤ）に
接地されている。

【００２０】また、入力整合回路１４には、インピーダ
ンス素子１３とインピーダンス素子２３がこの順に直列
に接続され、さらにインピーダンス素子２３にゲート電
源Ｖｇが接続されている。また、入力整合回路１４に
は、入力端子ＩＮも設けられている。インピーダンス素
子１３とインピーダンス素子２３との間の接続点Ｑに
は、ＰＮＰトランジスタ２１のコレクタが接続されてい
る。ＦＥＴ１１のドレインＤには、インピーダンス素子
１２とインピーダンス素子２２がこの順に直列に接続さ
れ、さらにインピーダンス素子２２に電源Ｖｃｃが接続
されている。インピーダンス素子１２とインピーダンス
素子２２との間の接続点Ｐには、ＰＮＰトランジスタ２
１のエミッタが接続されている。

【００２１】出力整合回路１５の出力ＯＵＴは、増幅回
路１０の出力信号レベルを検出するための検波回路３０
に接続されている。検波回路３０は定電流回路２０のバ
イアス制御回路４０を構成する第２のインターフェイス
回路４１に接続されている。第２のインターフェイス回
路４１は検波した信号電圧レベルを調節し、前記信号レ
ベルを次段のＡ／Ｄコンバータ４２の入力範囲に適合さ
せる働きをする。

【００２２】第２のインターフェイス回路４１は前記検
波信号をアナログ信号からデジタル信号に変換するため
のＡ／Ｄコンバータ４２に接続され、Ａ／Ｄコンバータ
４２は検波出力の信号処理により定電流回路２０の制御
を行うための制御装置４３に接続されている。制御装置
４３は制御信号をデジタル信号からアナログ信号に変換
するためのＤ／Ａコンバータ４４に接続され、Ｄ／Ａコ
ンバータ４４は制御信号をレベル調整するための第１の
インターフェイス回路４５に接続されている。第１のイ
ンターフェイス回路４５の出力は、接続点Ｒで前記ＰＮ
Ｐトランジスタ２１のベースに接続され、定電流回路２
０のバイアスを制御する働きをもつ。

【００２３】図２は、本発明における実施の形態に係わ
る電力増幅装置の初期調整方法に関するフローチャート
である。図２に従い本発明における電力増幅装置の初期
調整方法について説明する。

【００２４】最初に、制御装置４３からＤ／Ａコンバー
タ４４に初期値を与え（Ｓ１）、Ｄ／Ａコンバータ４４
から第１のインターフェイス回路４５に出力電圧（Ｖｉ
ｎ）が与えられ、定電流回路に初期電流が流れる（Ｓ
２）。次に、増幅回路１０に事前に設定された電力値を
もつ高周波信号を入力し（Ｓ３）、増幅回路１０により
増幅された高周波信号出力を、検波回路３０により出力
電力を検出する（Ｓ４）。

【００２５】さらに、制御装置４３は、検出した出力電
力値が事前に規定された電力値の範囲内にあるかどうか
比較を行い（Ｓ５）、比較した結果が事前に規定された
電力値内にあれば、Ｄ／Ａコンバータ４４の出力電圧を
前記制御装置内のメモリに記憶する（Ｓ７）。もし、比
較した結果が規定値を外れていた場合には、Ｄ／Ａ出力
電圧を調整して（Ｓ６）、再度出力電力を検出し、比較
を行う。Ｓ２からＳ６までの処理を規定された電力値内
に収束するまで繰り返し行う。このＳ１からＳ７までの
処理を行うことにより、可変抵抗をばらつきの調整素子
として使用した場合のように、電力増幅装置の出力電力
を機械的に調整することなく、前記電力増幅装置の出力
電力のばらつきを解消することが可能になる。

【００２６】図３は本発明における実施の形態に係わる
電力増幅装置に関する具体的な回路図である。おもに図
３を用いて、本発明の実施の形態について具体的に説明
する。

【００２７】図３の増幅回路１０において、電力増幅を
行うＦＥＴ１１のソースＳはグランドに接地されてお
り、ＦＥＴ１１のドレインＤはインダクタ素子１２ａと
出力信号の直流成分をカットするためのコンデンサ１５
ａに接続され、ＦＥＴ１１のゲートＧは入力信号の直流
成分をカットするためのコンデンサ１４ａとインダクタ
１４ｂに接続されている。コンデンサ１４ａとインダク
タ１４ｂにより、増幅回路１０の入力インピーダンスの
調整を行っている。コンデンサ１５ａのもう一方の端子
は出力端子ＯＵＴに接続され、出力端子ＯＵＴから増幅
回路１０により増幅された高周波信号が出力される。

【００２８】また、インダクタ１４ｂに接続される抵抗
１３ａは、ＦＥＴ１１のゲートＧを保護するための素子
であり、一方が抵抗１３ａに他方が電源Ｖｇに接続され
る抵抗２３ａは、入力信号の大小により変化するＦＥＴ
１１のドレイン−ソース間電流Ｉｄｓを一定にするよう
に、ＰＮＰトランジスタ２１と負帰還回路を構成して、
ＦＥＴ１１のゲート電圧を調整する。抵抗２３ａは数百
Ωから数ｋΩの値をとり、電源（Ｖｇ）とＩｄｓの電流
範囲に応じて、負帰還が適切に働くような値に設定す
る。

【００２９】例えば、前記Ｉｄｓが大きくなった場合は
接続点Ｐの電圧Ｖｐは下降するが、接続点Ｒの電圧Ｖｒ
は定電圧なので、結果としてＰＮＰトランジスタ２１の
Ｖｂｅが小さくなり、抵抗２３ａに流入する電流も小さ
くなり、接続点Ｑの電圧Ｖｑが下降する。一方、ＦＥＴ
１１のゲートＧはハイインピーダンスなので、抵抗１３
ａにはｐＡオーダーの電流しか流れず、抵抗１３ａの抵
抗値が、数十Ωのオーダーであれば抵抗１３ａの電圧降
下はほとんど無視できる。

【００３０】ＦＥＴ１１のゲート電圧が下がることによ
り、Ｉｄｓは小さくなり、やがて一定電流に収束する。
さらに、Ｉｄｓが小さくなった場合は、Ｉｄｓが大きく
なった場合とは逆の動作をして、ＦＥＴ１１のゲート電
圧が上がり、結果としてＩｄｓが大きくなり、やがてＩ
ｄｓは一定電流に収束する。

【００３１】また、ＰＮＰトランジスタ２１は、ベース
がオペアンプ４５ａの出力端子に接続点Ｒで接続され、
エミッタが接続点Ｐに接続されている。接続点Ｐは抵抗
２２ａとインダクタ１２ａの間に設けられており、電源
Ｖｃｃと接続点Ｐ間の電圧差により定電流を発生する。

【００３２】次に、本発明における、定電流回路の電流
値の具体的な設定方法について説明する。制御装置４３
は外部から期待される電力増幅装置の出力電力値を与え
られると、出力電力値に応じた制御信号をＤ／Ａコンバ
ータ４４に出力する。Ｄ／Ａコンバータ４４はデジタル
信号をアナログ信号に変換し、図３のような回路構成の
第１のインターフェイス回路４５が定電流回路２０を構
成するＰＮＰトランジスタ２１のベースに電圧を与え
て、定電流回路２０に流れる電流を制御することによ
り、増幅回路１０の出力電力値を制御する。

【００３３】第１のインターフェイス回路４５はオペア
ンプ４５ａと４本の抵抗４５ｂ，４５ｃ，４５ｄ，４５
ｅから構成される差動増幅器であり、オペアンプ４５ａ
の非反転側端子（＋）には電源ＶｃｃとＧＮＤ間の抵抗
分割等の方法により一定の基準電圧Ｖｒｅｆが与えら
れ、オペアンプ４５ａの反転側端子（−）にはＤ／Ａコ
ンバータ４４からの信号入力電圧Ｖｉｎが与えられる。

【００３４】オペアンプ４５ａの非反転側端子（＋）
は、片側が基準電圧Ｖｒｅｆの入力端子になっている抵
抗４５ｄおよび片側がグランドに接地されている抵抗４
５ｅが接続されている。オペアンプ４５ａの反転側端子
（−）は、片側が接続点Ｒでオペアンプ４５ａの出力端
子に接続されている抵抗４５ｂおよび片側がＤ／Ａコン
バータ４４からの信号を受ける入力端子Ｖｉｎに接続さ
れている抵抗４５ｃが、接続されている。

【００３５】従って、前記差動増幅器を構成する４本の
抵抗４５ｂ，４５ｃ，４５ｄ，４５ｅの値をＲｂ，Ｒ
ｃ，Ｒｄ，Ｒｅとした時、ＲｂとＲｅが同一の値Ｒｆを
とり、ＲｃとＲｄが同一の値Ｒｓをとるのであれば、差
動増幅器の出力電圧ＶＲは ＶＲ＝（Ｒｆ／Ｒｓ）×（Ｖｒｅｆ−Ｖｉｎ）・・・・・・（１） となる。

【００３６】さらに抵抗２２ａとインダクタ１２ａの接
続点Ｐの電圧Ｖｐは、電圧ＶｒがＰＮＰトランジスタ２
１のベースとエミッタの間の電圧差Ｖｂｅだけレベルシ
フトされたもの、つまり ＶＰ＝Ｖｒ＋Ｖｂｅ・・・・・・（２） が与えられる。

【００３７】よって、定電流回路２０に発生するＦＥＴ
１１のドレインとソースの間に電流Ｉｄｓは抵抗２２ａ
の値をＲＡとすると Ｉｄｓ＝（Ｖｃｃ−Ｖｐ）／ＲＡ・・・・・・（３） となる。

【００３８】具体的には、電源Ｖｃｃが５Ｖ、電源Ｖｇ
が−３Ｖ、Ｄ／Ａコンバータ４４の出力電圧範囲が０〜
３．３Ｖ、オペアンプ４５ａの入出力が０からＶｃｃま
で使用可能で、前記ＰＮＰトランジスタ２１の電圧Ｖｂ
ｅが０．７Ｖである場合に、基準電圧Ｖｒｅｆを４．２
Ｖに、ＲｆとＲｓを１０ｋΩ、抵抗１３ａを１Ω、抵抗
２３ａを８２０Ωに設定することにより、Ｄ／Ａコンバ
ータの出力電圧が０Ｖの場合、前記数式（１），
（２），（３）により、電圧Ｖｒは４．２Ｖ、電圧Ｖｐ
は４．９Ｖで、Ｉｄｓは１００ｍＡの電流値となる。Ｄ
／Ａコンバータ４４の出力電圧が０．２５Ｖの場合は、
電圧Ｖｒは４．０５Ｖ、電圧Ｖｐは４．７５Ｖで、Ｉｄ
ｓは２５０ｍＡの電流値となる。従って、Ｄ／Ａコンバ
ータ４４の出力電力値を変えることにより、定電流回路
２０の電流値を任意に設定することが可能である。図４
に定電流回路のＩｄｓを変化させたときの入力電力と出
力電力の測定結果の一例を示す。図４に示すように、Ｉ
ｄｓを変化させれば入力電力に対する出力電力を調整す
ることが可能である。

【００３９】次に、高周波信号の検波方法および高周波
信号出力の調整方法について説明する。図３に示す回路
で、増幅回路１０は、前記Ｉｄｓが供給された状態にお
いて、高周波信号が入力端子ＩＮから入力されると、コ
ンデンサ１４ａとインダクタ１４ｂから構成される入力
整合回路により、高周波入力信号は直流成分のカットと
入力インピーダンスの整合を受けて、負荷インダクタ１
２ａとＦＥＴ１１により増幅され、コンデンサ１５ａに
より直流成分がカットされて、出力端子ＯＵＴから高周
波信号が出力される。

【００４０】増幅回路１０より出力された高周波信号
は、検波回路３０に入力されることにより、電力量に応
じた電圧が検波回路３０により出力される。検波回路３
０は方向性結合器（カプラ）と整流回路より構成され、
前記高周波信号の一部が前記方向性結合器により取り出
され、前記整流回路により直流信号に整流される。その
後、前記直流信号は第２のインターフェイス回路４１に
入力される。前記第２のインターフェイス回路４１は直
流電流を直流電圧に変換する回路とＡ／Ｄコンバータ４
２の入力電圧範囲に応じて出力信号の基準値（中間値）
と最大最小値を調整する電圧変換回路により構成され、
直流電圧信号としてＡ／Ｄコンバータ４２に入力され
る。

【００４１】Ａ／Ｄコンバータ４２は、アナログからデ
ジタルに直流電圧信号を変換し、前記で変換されたデジ
タル信号が制御装置４３に入力される。制御装置４３は
実際に増幅回路１０より出力されている信号レベルを、
検波された信号レベルから制御装置４３内のメモリにあ
らかじめ記憶させた変換テーブルを用いて認識する。そ
の後、外部より与えられた所望の出力電力レベルと比較
して、出力電力レベルが設定した所望の出力電力レベル
の範囲外にあるときは、実際の増幅器の出力電力値が所
望の範囲内に収束するように、定電流回路２０の電流値
の制御を行う。

【００４２】本発明の電力増幅装置を通信装置に適用し
た例として、携帯型パソコンのＰＣ（ＰＣＭＣＩＡ）ス
ロットに挿入して使用する無線ＬＡＮカードがある。前
記無線ＬＡＮカードのような、消費電力に制限（３．３
Ｖ、１Ａ）があるシステムの場合、消費電力が入力電力
の大きさに依存しないことにより、消費電力のマージン
を少なくすることができるので、システム設計の上でも
有利である。

【００４３】

【発明の効果】本発明によれば、定電流回路を設けたこ
とにより入力信号電力の大きさによらず、一定の消費電
力が得られ、バイアス制御装置の出力電圧を可変するこ
とにより、定電流回路の電流値を連続的に設定すること
が可能であり、結果として電力増幅装置のゲインおよび
消費電力を任意に設定することが可能になる。さらに、
電力増幅装置の性能ばらつきのために生じる初期調整に
おいて、電気的に自動調整が可能であるため、可変抵抗
のような機械的調整方法と比較して信頼性および製造コ
ストの点で有利である。

【００４４】従って、携帯型パソコンのＰＣカードに搭
載される無線を使用した通信装置のような消費電力の上
限が規定されている用途に使用する場合には、信号の大
きさに係らず消費電力が一定になるので電力容量オーバ
ーを防ぐ効果がある。加えて、電力増幅装置の消費電力
を出力電力に応じて連続的に制御可能であるので、定電
流回路の電流値の設定を木目細かにできることも、低消
費電力化に一層の効果がある。

【図面の簡単な説明】

【図１】本発明における電力増幅装置の一実施形態を示
す構成図である。

【図２】本発明における実施形態に係わる電力増幅装置
の初期調整方法に関するフローチャートである。

【図３】本発明における実施形態に係わる電力増幅装置
の具体的回路図である。

【図４】本発明における実施形態に係わる定電流回路の
電流値を変えた場合における電力増幅装置の入力電力と
出力電力の測定結果を示す特性図である。

【図５】従来の電力増幅装置の一例を示す回路図であ
る。

【図６】従来の電力増幅装置の他の例を示す回路図であ
る。

【図７】従来の電力増幅装置のさらに他の例を示す回路
図である。

【図８】図５に示す従来の電力増幅装置の入力電力と消
費電力の関係を示す特性図である。

【符号の説明】

１０ 増幅回路 １１ ＦＥＴ（電界効果トランジスタ） １２，１３，２２，２３ インピーダンス素子 １４，１５ 整合回路 ２０ 定電流回路 ２１ ＰＮＰトランジスタ ３０ 検波回路 ４０ 定電流回路のバイアス制御回路 ４１ 第２のインターフェイス回路 ４２ Ａ／Ｄコンバータ ４３ 制御装置（メモリ内蔵） ４４ Ｄ／Ａコンバータ ４５ 第１のインターフェイス回路 ４５ａ オペアンプ Ｐ，Ｑ，Ｒ 接続点 Ｄ ＦＥＴのドレイン Ｇ ＦＥＴのゲート Ｓ ＦＥＴのソース

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 AA41 CA00 CA02 CA14 FA10 FN06 HA00 HA02 HA09 HA19 HA25 HA29 HA32 HA33 HN08 KA00 KA01 KA12 KA29 KA33 KA34 KA55 MA11 MA20 MA22 SA13 TA01 TA02 TA07 5J091 AA01 AA41 CA00 CA02 CA14 FA10 HA00 HA02 HA09 HA19 HA25 HA29 HA32 HA33 KA00 KA01 KA12 KA29 KA33 KA34 KA55 MA11 MA20 MA22 SA13 TA01 TA02 TA07 UW09 5J100 JA01 LA00 LA11 QA03 SA01 SA02 5J500 AA01 AA41 AC00 AC02 AC14 AF10 AH00 AH02 AH09 AH19 AH25 AH29 AH32 AH33 AK00 AK01 AK12 AK29 AK33 AK34 AK55 AM11 AM20 AM22 AS13 AT01 AT02 AT07 NF06 NH08 WU09

Claims (4)

【特許請求の範囲】
1. 【請求項１】 高周波信号を電力増幅する電力増幅装置
   において、 高周波信号を電力増幅する増幅回路と、 前記増幅回路の能動素子のドレインに定電流バイアスを
   供給する定電流回路と、 前記増幅回路の出力電力を検波する検波回路と、 前記定電流回路の能動素子のバイアス電圧を制御するバ
   イアス制御回路とを備え、 前記バイアス制御回路は、前記検波回路の検知した電力
   強度に応じて、前記電力増幅装置の出力電力を制御する
   ことを特徴とする電力増幅装置。
2. 【請求項２】 請求項１に記載の電力増幅装置であっ
   て、 前記バイアス制御回路が、前記増幅回路より出力されて
   いる出力電力レベルを、前記検波回路の検知した電力強
   度から、あらかじめ設定した所望の出力電力レベルと比
   較を行い、出力電力レベルが前記所望の出力電力レベル
   の範囲内に収束するように前記バイアス電圧の制御を行
   うことを特徴とする電力増幅装置。
3. 【請求項３】 請求項１又は２に記載の電力増幅装置で
   あって、 前記バイアス制御回路は、前記バイアス電圧の出力を差
   動増幅器により行うことを特徴とする電力増幅装置。
4. 【請求項４】 請求項１から３のいずれかに記載の電力
   増幅器を備えたことを特徴とする通信装置。