JP2708982B2 - マルチパスノイズ検出回路 - Google Patents
マルチパスノイズ検出回路Info
- Publication number
- JP2708982B2 JP2708982B2 JP3249704A JP24970491A JP2708982B2 JP 2708982 B2 JP2708982 B2 JP 2708982B2 JP 3249704 A JP3249704 A JP 3249704A JP 24970491 A JP24970491 A JP 24970491A JP 2708982 B2 JP2708982 B2 JP 2708982B2
- Authority
- JP
- Japan
- Prior art keywords
- detection circuit
- signal
- circuit
- noise
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Noise Elimination (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マルチパスに応じて発
生するノイズを検出するマルチパスノイズ検出回路に関
するものである。
生するノイズを検出するマルチパスノイズ検出回路に関
するものである。
【０００２】
【従来の技術】従来、様々なマルチパスノイズ検出回路
が提案され、実用に供されている。例えば、特公昭６３
−４０３７９号公報には、受信信号のレベルとマルチパ
ス信号のレベルとを検出する検出回路と、前記両信号の
差信号を得るための演算増幅器とを備えるマルチパスノ
イズ検出回路が記載されている。この検出回路は、受信
信号のレベル、即ち受信信号の電界強度を示す信号と、
マルチパス信号、即ちマルチパスによって生じるノイズ
とを別々に検出し、両信号の差を取ってマルチパスの発
生を検知するものである。
が提案され、実用に供されている。例えば、特公昭６３
−４０３７９号公報には、受信信号のレベルとマルチパ
ス信号のレベルとを検出する検出回路と、前記両信号の
差信号を得るための演算増幅器とを備えるマルチパスノ
イズ検出回路が記載されている。この検出回路は、受信
信号のレベル、即ち受信信号の電界強度を示す信号と、
マルチパス信号、即ちマルチパスによって生じるノイズ
とを別々に検出し、両信号の差を取ってマルチパスの発
生を検知するものである。
【０００３】
【発明が解決しようとする課題】しかしながら、前記公
報に記載されたマルチパスノイズ検出回路は、構成が複
雑であり、特にコンデンサを多用しているので、ＩＣ
（集積回路）化に不適である。又、前記公報に記載され
たマルチパスノイズ検出回路は、誤動作しやすいという
問題を有していた。更に、受信信号の電界強度を示す信
号を発生する回路として、平滑能力の高いものを使用す
ると、前記電界強度を示す信号の交流分が発生しなくな
るので、前記公報に記載された回路を使用することがで
きない、と言う問題があった。
報に記載されたマルチパスノイズ検出回路は、構成が複
雑であり、特にコンデンサを多用しているので、ＩＣ
（集積回路）化に不適である。又、前記公報に記載され
たマルチパスノイズ検出回路は、誤動作しやすいという
問題を有していた。更に、受信信号の電界強度を示す信
号を発生する回路として、平滑能力の高いものを使用す
ると、前記電界強度を示す信号の交流分が発生しなくな
るので、前記公報に記載された回路を使用することがで
きない、と言う問題があった。
【０００４】
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、ＩＦ増幅回路から得られる受信信号
の電界強度を示す信号の交流成分を増幅する演算増幅回
路と、該演算増幅回路の出力信号をレベル検波する検波
回路とを備える点を特徴とする。又、第１入力端子に受
信信号の電界強度を示す信号が印加され、第２入力端子
に受信信号の電界強度を示す信号の高域ＡＣ成分又は検
波出力信号中の高域ノイズ成分が印加される演算増幅回
路と、該演算増幅回路の出力信号をレベル検波する検波
回路とを備える点を特徴とする。
み成されたもので、ＩＦ増幅回路から得られる受信信号
の電界強度を示す信号の交流成分を増幅する演算増幅回
路と、該演算増幅回路の出力信号をレベル検波する検波
回路とを備える点を特徴とする。又、第１入力端子に受
信信号の電界強度を示す信号が印加され、第２入力端子
に受信信号の電界強度を示す信号の高域ＡＣ成分又は検
波出力信号中の高域ノイズ成分が印加される演算増幅回
路と、該演算増幅回路の出力信号をレベル検波する検波
回路とを備える点を特徴とする。
【０００５】
【作用】本発明の第１の実施例によれば、まず演算増幅
回路により受信信号の電界強度を示す信号の交流成分を
増幅する。その後、検波回路により前記演算増幅回路の
出力信号がレベル検波される。又、第２の実施例によれ
ば、演算増幅回路の第１入力端子には、受信信号の電界
強度を示す信号が印加され、第２入力端子には、受信信
号の電界強度を示す信号の高域ＡＣ成分又は検波出力信
号中の高域ノイズ成分が印加され、演算増幅回路で増幅
される。その後、演算増幅回路の出力信号が検波回路で
検波され、検波回路の出力端にマルチパスノイズに応じ
た信号が発生する。
回路により受信信号の電界強度を示す信号の交流成分を
増幅する。その後、検波回路により前記演算増幅回路の
出力信号がレベル検波される。又、第２の実施例によれ
ば、演算増幅回路の第１入力端子には、受信信号の電界
強度を示す信号が印加され、第２入力端子には、受信信
号の電界強度を示す信号の高域ＡＣ成分又は検波出力信
号中の高域ノイズ成分が印加され、演算増幅回路で増幅
される。その後、演算増幅回路の出力信号が検波回路で
検波され、検波回路の出力端にマルチパスノイズに応じ
た信号が発生する。
【０００６】
【実施例】図１は、本発明の一実施例を示す回路図で、
(1)は受信アンテナ、(2)は受信信号を増幅し、ＩＦ信号
に変換するフロントエンド、(3)はＩＦ信号を増幅する
ＩＦ増幅回路、(4)はＩＦ増幅回路の出力ＩＦ信号をＦ
Ｍ検波するＦＭ検波回路、(5)はＦＭ検波回路の出力信
号を左右ステレオ信号に分離するステレオマルチプレッ
クス回路、(6)は受信信号の電界強度を検出するため、
ＩＦ増幅回路(3)に接続された電界検出回路、(7)は第１
入力端子に電界検出回路(6)の出力信号が印加され、第
２入力端子に出力端子から負帰還間が施された演算増幅
回路、(8)は検波トランジスタ(9)とコンデンサ(10)とか
らなり、演算増幅回路(7)の出力信号をレベル検波する
検波回路、(11)はトランジスタ(12)乃至(15)からなり、
検波出力信号を取り出す出力回路、(16)は出力回路(11)
の出力信号に応じてステレオマルチプレックス回路(5)
のステレオ分離度を制御する分離度制御回路、及び(17)
は出力回路(11)の出力信号に応じてステレオマルチプレ
ックス回路(5)の高域成分減衰度を制御する減衰度制御
回路である。
(1)は受信アンテナ、(2)は受信信号を増幅し、ＩＦ信号
に変換するフロントエンド、(3)はＩＦ信号を増幅する
ＩＦ増幅回路、(4)はＩＦ増幅回路の出力ＩＦ信号をＦ
Ｍ検波するＦＭ検波回路、(5)はＦＭ検波回路の出力信
号を左右ステレオ信号に分離するステレオマルチプレッ
クス回路、(6)は受信信号の電界強度を検出するため、
ＩＦ増幅回路(3)に接続された電界検出回路、(7)は第１
入力端子に電界検出回路(6)の出力信号が印加され、第
２入力端子に出力端子から負帰還間が施された演算増幅
回路、(8)は検波トランジスタ(9)とコンデンサ(10)とか
らなり、演算増幅回路(7)の出力信号をレベル検波する
検波回路、(11)はトランジスタ(12)乃至(15)からなり、
検波出力信号を取り出す出力回路、(16)は出力回路(11)
の出力信号に応じてステレオマルチプレックス回路(5)
のステレオ分離度を制御する分離度制御回路、及び(17)
は出力回路(11)の出力信号に応じてステレオマルチプレ
ックス回路(5)の高域成分減衰度を制御する減衰度制御
回路である。
【０００７】アンテナ(1)で受信された受信信号は、フ
ロントエンド(2)で増幅され、ＩＦ信号に変換される。
前記ＩＦ信号は、ＩＦ増幅回路(3)で増幅され、ＦＭ検
波回路(4)で検波された後、ステレオマルチプレックス
回路(5)で左右ステレオ信号に分離される。分離度制御
回路(16)は、受信信号の電界強度が低下したとき、左右
ステレオ信号の分離度を低下させ、聴感を向上させるも
のである。減衰度制御回路(17)は、受信信号の電界強度
が更に低下したとき、左右ステレオ信号の高域成分を減
衰させ、聴感を向上させるものである。
ロントエンド(2)で増幅され、ＩＦ信号に変換される。
前記ＩＦ信号は、ＩＦ増幅回路(3)で増幅され、ＦＭ検
波回路(4)で検波された後、ステレオマルチプレックス
回路(5)で左右ステレオ信号に分離される。分離度制御
回路(16)は、受信信号の電界強度が低下したとき、左右
ステレオ信号の分離度を低下させ、聴感を向上させるも
のである。減衰度制御回路(17)は、受信信号の電界強度
が更に低下したとき、左右ステレオ信号の高域成分を減
衰させ、聴感を向上させるものである。
【０００８】マルチパスが発生していない間は、出力回
路から出力信号が発生せず、分離度制御回路(16)及び減
衰度制御回路(17)が、マルチパスに応じた動作を行わな
い。その為、左右出力端子(18)及び(19)には、それぞれ
左右ステレオ信号が正しく得られる。マルチパスに応じ
てノイズが発生すると、該ノイズは電界検出回路(6)の
出力端に発生する。その為、電界検出回路(6)の出力信
号は、電界強度に応じた直流分とマルチパスノイズに応
じた交流分との複合信号になる。前記複合信号は、演算
増幅回路(7)の第１入力端子に印加され増幅される。前
記演算増幅回路(7)は、出力端子から第２入力端子に、
抵抗(20)、(21)とコンデンサ(22)とにより、負帰還が施
されているので、交流利得が所定値Ｇ、直流利得が１の
交流増幅器となる。従って、前記電界検出回路(6)の出
力複合信号の内、直流分は増幅されず、交流分のみが増
幅される。演算増幅回路(7)の出力信号は、検波回路(8)
によってレベル検波される。その場合、ＰＮＰ型の検波
トランジスタの(9)のベ−スに演算増幅回路(7)の出力信
号が印加され、前記検波トランジスタ(9)のエミッタに
コンデンサ(10)が接続されているので、前記エミッタに
は、ボトム検波出力信号が得られる。前記ボトム検波出
力信号は、出力回路(11)を介して分離度制御回路(16)及
び減衰度制御回路(17)に印加されるので、ステレオマル
チプレックス回路(5)におけるステレオ分離度の悪化及
び高域成分の減衰が行われ、マルチパスノイズの除去が
行われる。
路から出力信号が発生せず、分離度制御回路(16)及び減
衰度制御回路(17)が、マルチパスに応じた動作を行わな
い。その為、左右出力端子(18)及び(19)には、それぞれ
左右ステレオ信号が正しく得られる。マルチパスに応じ
てノイズが発生すると、該ノイズは電界検出回路(6)の
出力端に発生する。その為、電界検出回路(6)の出力信
号は、電界強度に応じた直流分とマルチパスノイズに応
じた交流分との複合信号になる。前記複合信号は、演算
増幅回路(7)の第１入力端子に印加され増幅される。前
記演算増幅回路(7)は、出力端子から第２入力端子に、
抵抗(20)、(21)とコンデンサ(22)とにより、負帰還が施
されているので、交流利得が所定値Ｇ、直流利得が１の
交流増幅器となる。従って、前記電界検出回路(6)の出
力複合信号の内、直流分は増幅されず、交流分のみが増
幅される。演算増幅回路(7)の出力信号は、検波回路(8)
によってレベル検波される。その場合、ＰＮＰ型の検波
トランジスタの(9)のベ−スに演算増幅回路(7)の出力信
号が印加され、前記検波トランジスタ(9)のエミッタに
コンデンサ(10)が接続されているので、前記エミッタに
は、ボトム検波出力信号が得られる。前記ボトム検波出
力信号は、出力回路(11)を介して分離度制御回路(16)及
び減衰度制御回路(17)に印加されるので、ステレオマル
チプレックス回路(5)におけるステレオ分離度の悪化及
び高域成分の減衰が行われ、マルチパスノイズの除去が
行われる。
【０００９】図２は、本発明に係るマルチパスノイズ検
出回路の別の実施例を示す回路図である。図２におい
て、演算増幅回路(7)の第１入力端子には、図１の電界
検出回路(6)の出力信号が印加され、第２入力端子に
は、電界強度を示す信号の高域ＡＣ成分または検波出力
信号中の高域ノイズ成分が印加される。前記高域ＡＣ成
分は、ハイパスフィルタを介してＩＦ信号を取り出すこ
とによって得られる。又、前記高域ノイズ成分は、ハイ
パスフィルタを介して検波出力信号を取り出すことによ
って得られる。しかして、図２の構成とすれば、第１入
力端子に印加される信号をバイアス電圧として第２入力
端子に印加される信号が増幅されるので、演算増幅回路
(7)の出力端子には、マルチパスにより生じるノイズに
応じた信号が発生する。そして、前記出力端子に発生す
る信号が、検波回路(8)で検波されるので、出力端子(2
3)には、マルチパスの発生を示す信号が得られる。
出回路の別の実施例を示す回路図である。図２におい
て、演算増幅回路(7)の第１入力端子には、図１の電界
検出回路(6)の出力信号が印加され、第２入力端子に
は、電界強度を示す信号の高域ＡＣ成分または検波出力
信号中の高域ノイズ成分が印加される。前記高域ＡＣ成
分は、ハイパスフィルタを介してＩＦ信号を取り出すこ
とによって得られる。又、前記高域ノイズ成分は、ハイ
パスフィルタを介して検波出力信号を取り出すことによ
って得られる。しかして、図２の構成とすれば、第１入
力端子に印加される信号をバイアス電圧として第２入力
端子に印加される信号が増幅されるので、演算増幅回路
(7)の出力端子には、マルチパスにより生じるノイズに
応じた信号が発生する。そして、前記出力端子に発生す
る信号が、検波回路(8)で検波されるので、出力端子(2
3)には、マルチパスの発生を示す信号が得られる。
【００１０】図３は、本発明に係るマルチパスノイズ検
出回路の更に別の実施例を示す回路図で、(24)は受信信
号の電界強度を示す信号が印加される入力端子、(25)は
前記電界強度を示す信号の交流成分を増幅する交流増幅
回路、(26)はベースに前記交流増幅回路(25)の出力信号
が印加され、エミッタが抵抗(27)を介してコンデンサ(2
8)に接続された検波トランジスタ、(29)はエミッタ及び
コレクタがそれぞれ検波トランジスタ(26)のエミッタ及
びコレクタに接続され、ベースが入力端子に接続された
オフセット設定用のトランジスタ、及び(30)はコンデン
サの一端に得られる検波出力信号がベースに印加される
出力トランジスタである。
出回路の更に別の実施例を示す回路図で、(24)は受信信
号の電界強度を示す信号が印加される入力端子、(25)は
前記電界強度を示す信号の交流成分を増幅する交流増幅
回路、(26)はベースに前記交流増幅回路(25)の出力信号
が印加され、エミッタが抵抗(27)を介してコンデンサ(2
8)に接続された検波トランジスタ、(29)はエミッタ及び
コレクタがそれぞれ検波トランジスタ(26)のエミッタ及
びコレクタに接続され、ベースが入力端子に接続された
オフセット設定用のトランジスタ、及び(30)はコンデン
サの一端に得られる検波出力信号がベースに印加される
出力トランジスタである。
【００１１】図３の回路において、入力端子(24)に印加
される入力信号に対する交流増幅回路(25)の交流増幅動
作は、図１の場合と全く同一である。図１の回路と異な
る点は、オフセット設定用のトランジスタ(29)の動作に
ある。即ち、前記トランジスタ(29)のベ−スには、入力
信号がバイアスとして印加されているので、マルチパス
が発生していない間は、検波トランジスタ(26)のベース
電圧よりもオフセット設定用のトランジスタ(29)のベー
ス電圧のほうが低くなり、検波トランジスタ(26)がオ
フ、オフセット設定用のトランジスタ(29)がオンとな
る。従って、マルチパス以外の理由により発生する小ノ
イズ等に対し、検波トランジスタ(26)が反応せず、誤動
作を防止できる。オフセット電圧は、抵抗(31)の値とそ
れに流れる電流値により決まる。マルチパスが生じ、検
波トランジスタ(26)のベース電圧がオフセット電圧を越
えて低下すると、検波トランジスタ(26)がオン、オフセ
ット設定用のトランジスタ(29)がオフとなり、検波トラ
ンジスタ(26)は図１の場合と同様マルチパスノイズの検
出動作を行う。尚、図３における抵抗(27)は、コンデン
サ(28)の放電時定数を長くするために配置されており、
前記放電時定数を適切な長さに設定することにより、シ
ョック音の発生を防止することができる。
される入力信号に対する交流増幅回路(25)の交流増幅動
作は、図１の場合と全く同一である。図１の回路と異な
る点は、オフセット設定用のトランジスタ(29)の動作に
ある。即ち、前記トランジスタ(29)のベ−スには、入力
信号がバイアスとして印加されているので、マルチパス
が発生していない間は、検波トランジスタ(26)のベース
電圧よりもオフセット設定用のトランジスタ(29)のベー
ス電圧のほうが低くなり、検波トランジスタ(26)がオ
フ、オフセット設定用のトランジスタ(29)がオンとな
る。従って、マルチパス以外の理由により発生する小ノ
イズ等に対し、検波トランジスタ(26)が反応せず、誤動
作を防止できる。オフセット電圧は、抵抗(31)の値とそ
れに流れる電流値により決まる。マルチパスが生じ、検
波トランジスタ(26)のベース電圧がオフセット電圧を越
えて低下すると、検波トランジスタ(26)がオン、オフセ
ット設定用のトランジスタ(29)がオフとなり、検波トラ
ンジスタ(26)は図１の場合と同様マルチパスノイズの検
出動作を行う。尚、図３における抵抗(27)は、コンデン
サ(28)の放電時定数を長くするために配置されており、
前記放電時定数を適切な長さに設定することにより、シ
ョック音の発生を防止することができる。
【００１２】
【発明の効果】以上述べた如く、本発明によれば、マル
チパスノイズを正確に検出することができるマルチパス
ノイズ検出回路を提供できる。特に、交流増幅回路とレ
ベル検波回路とを用いて回路を構成しているので、構成
簡単にしてＩＣ化に適したマルチパスノイズ検出回路を
提供できる。
チパスノイズを正確に検出することができるマルチパス
ノイズ検出回路を提供できる。特に、交流増幅回路とレ
ベル検波回路とを用いて回路を構成しているので、構成
簡単にしてＩＣ化に適したマルチパスノイズ検出回路を
提供できる。
【００１３】更に、本発明の実施例の如く、検波トラン
ジスタに対応してオフセット設定用のトランジスタを設
ければ、誤動作を防止でき、より正確にマルチパスノイ
ズを検出できる。
ジスタに対応してオフセット設定用のトランジスタを設
ければ、誤動作を防止でき、より正確にマルチパスノイ
ズを検出できる。
【図１】本発明の一実施例を示す回路図
【図２】本発明の別の実施例を示す回路図
【図３】本発明の更に別の実施例を示す回路図
(6) 電界検出回路 (7) 演算増幅回路 (8) レベル検波回路 (9) 検波トランジスタ (10) コンデンサ (16) 分離度制御回路 (17) 減衰度制御回路 (29) オフセット用のトランジスタ
Claims (5)
- 【請求項１】 ＩＦ増幅回路から得られる受信信号の電
界強度を示す信号の交流成分を増幅する演算増幅回路
と、該演算増幅回路の出力信号または前記電界強度を示す信
号の一方にオフセットを供給する手段を含み、オフセッ
トによる２つの信号のレベル差に基づいてマルチパスノ
イズを検出し、マルチパスノイズが発生した場合のみマ
ルチパスノイズに応じた信号をレベル検波する 検波回路
と、 を備え、前記検波回路の出力端にマルチパスノイズに応
じた信号を発生するようにしたことを特徴とするマルチ
パスノイズ検出回路。 - 【請求項２】 第１入力端子に受信信号の電界強度を示
す信号がバイアスとして印加され、第２入力端子に印加
される電界強度を示す信号の高域ＡＣ成分または検波出
力信号中の高域ノイズ成分を増幅する演算増幅回路と、該演算増幅回路の出力信号または前記電界強度を示す信
号の一方にオフセットを供給する手段を含み、オフセッ
トによる２つの信号のレベル差に基づいてマルチパスノ
イズを検出し、マルチパスノイズが発生した場合のみマ
ルチパスノイズに応じた信号をレベル検波する 検波回路
と、 を備え、前記検波回路の出力端にマルチパスノイズに応
じた信号を発生するようにしたことを特徴とするマルチ
パスノイズ検出回路。 - 【請求項３】 前記検波回路は、演算増幅回路の出力信
号がベースに印加される第１トランジスタと、該第１ト
ランジスタのエミッタに接続されるコンデンサと、前記
第１トランジスタのエミッタ電流を供給する定電流源
と、前記第１トランジスタとエミッタ及びコレクタが共
通接続された第２トランジスタと、該第２トランジスタ
のベースにオフセット電圧を供給する手段とから成るこ
とを特徴とする請求項１または２記載のマルチパスノイ
ズ検出回路。 - 【請求項４】 前記第１及び第２トランジスタの共通エ
ミッタとコンデンサの一端との間に抵抗を接続したこと
を特徴とする請求項３記載のマルチパスノイズ検出回
路。 - 【請求項５】 前記マルチパスノイズ検出回路の出力信
号は、ステレオマルチプレックス回路の分離度または高
域成分減衰度を制御するために使用されることを特徴と
する請求項１または２記載のマルチパスノイズ検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249704A JP2708982B2 (ja) | 1991-09-27 | 1991-09-27 | マルチパスノイズ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249704A JP2708982B2 (ja) | 1991-09-27 | 1991-09-27 | マルチパスノイズ検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590985A JPH0590985A (ja) | 1993-04-09 |
| JP2708982B2 true JP2708982B2 (ja) | 1998-02-04 |
Family
ID=17196964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3249704A Expired - Lifetime JP2708982B2 (ja) | 1991-09-27 | 1991-09-27 | マルチパスノイズ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2708982B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2583758B2 (ja) * | 1986-09-25 | 1997-02-19 | クラリオン株式会社 | マルチパス妨害検出回路 |
| JPH01106590A (ja) * | 1987-10-19 | 1989-04-24 | Mitsubishi Electric Corp | 自動利得制御回路 |
-
1991
- 1991-09-27 JP JP3249704A patent/JP2708982B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0590985A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939399A (en) | Power circuit with shunt transistor | |
| US4298884A (en) | Chroma amplifier and color killer | |
| EP0400643B1 (en) | Amplifying apparatus with a differential amplifier stage | |
| JP2708982B2 (ja) | マルチパスノイズ検出回路 | |
| US20020008580A1 (en) | Automatic gain control circuit, and optical receiver using the same | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| EP1175003A3 (en) | Capacitor bias recovery methodology | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JP2003283266A (ja) | オフセットキャンセラー回路 | |
| US6556050B2 (en) | High speed signal window detection | |
| US20090186592A1 (en) | Radio receiver and receiving semiconductor integrated circuit | |
| JPS628972B2 (ja) | ||
| JP3343005B2 (ja) | ミュート機能付き光受信回路 | |
| JPH0325085B2 (ja) | ||
| KR0139341B1 (ko) | 기생 발진을 제거한 에프엠 중간 주파 증폭기 및 그의 전원 메탈 배선법 | |
| JP3339546B2 (ja) | オーディオ信号増幅回路 | |
| JP3012741B2 (ja) | Ｆｍ／ａｍ受信回路 | |
| KR810001420B1 (ko) | Am-fm수신기용 if증폭기 | |
| JPS639148Y2 (ja) | ||
| JPS5827535Y2 (ja) | 信号出力増幅装置 | |
| JPS6322738B2 (ja) | ||
| JPH02162814A (ja) | Ａｍ信号用ａｇｃ回路 | |
| JPS6058637B2 (ja) | 自動飽和度制御回路 | |
| JPS6221442B2 (ja) | ||
| JPH09168190A (ja) | 遠隔制御信号の識別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |