JP4005410B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP4005410B2 JP4005410B2 JP2002139730A JP2002139730A JP4005410B2 JP 4005410 B2 JP4005410 B2 JP 4005410B2 JP 2002139730 A JP2002139730 A JP 2002139730A JP 2002139730 A JP2002139730 A JP 2002139730A JP 4005410 B2 JP4005410 B2 JP 4005410B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal lines
- grouped
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は画像表示装置に係り、たとえば液晶表示装置等の画像表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、たとえば図１６に示すように、基板ＳＵＢ１の画素形成側の面において、並設された複数のゲート信号線ＧＬとこれら各ゲート信号線ＧＬに交差して並設された複数のドレイン信号線ＤＬが形成され、これら各信号線によって囲まれた各領域に画素が形成されている。
該画素は、図１６では図示していないが、ゲート信号線ＧＬからの走査信号によって動作するスイッチング素子（たとえば薄膜トランジスタ）と、このスイッチング素子を介してドレイン信号線ＤＬからの映像信号が供給される画素電極を備えている。
【０００３】
また、各ゲート信号線ＧＬに供給する走査信号は、画素の集合体である液晶表示部ＡＲの外側に形成される走査信号駆動回路Ｖによって生成され、この走査信号駆動回路Ｖは、互いに隣接する複数のゲート信号線ＧＬを１グループとし、これら各グループにそれぞれ担当される複数の半導体集積回路によって構成されている。
【０００４】
同様に、各ドレイン信号線ＤＬに供給する映像信号は、やはり液晶表示部ＡＲの外側に形成される映像信号駆動回路Ｈｅによって生成され、この映像信号駆動回路Ｈｅは、互いに隣接する複数のドレイン信号線ＤＬを１グループとし、これら各グループにそれぞれ担当される複数の半導体集積回路によって構成されている。
【０００５】
また、各画素には、前記走査信号、および映像信号の他にこれら信号に対して基準となる信号（基準信号）が供給される場合がある。たとえば、前記画素電極との間に液晶を駆動させるための電界を発生させる対向電極に供給させるための信号、あるいは前記画素電極との間に容量を形成するための容量信号線に供給させるための信号等である。
この場合、前記基準信号は、前記各半導体装置の両側から、グループ化された信号線の外側を走行し、液晶表示部ＡＲの外輪郭を描くようにして形成されたバスラインＢＬに接続される給電線ＳＬを介して行なわれている。
なお、前記バスラインＢＬは各画素のそれぞれに至るようにして形成された基準電位線ＳＶＬを介して前記対向電極あるいは容量信号線に接続されている。
【０００６】
【発明が解決しようとする課題】
しかし、このように構成された液晶表示装置は、上述の各グループ化された信号線を単位とし、その中央部と両側部とで表示の輝度むらが発生する場合があることを見出すに至った。
これを究明した結果、前記基準信号は、前記給電線ＳＬによって前記各半導体装置の両側からグループ化された各信号線の外側を走行してバスラインＢＬに給電していることから、グループ化された各信号線において、その中央部と両側部とで給電抵抗が異なってくるからであることを判明した。
本発明は、このような事情に基づいてなされたものであり、その目的は、輝度むらのない画像表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段１．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設された複数のドレイン信号線が形成され、
前記各ドレイン信号線は、互いに隣接された複数のドレイン信号線毎にグループ化されているとともに、それぞれのグループ化された各ドレイン信号線の一端は互いに収束されて延在されるとともに映像信号駆動回路を構成する半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記映像信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
前記半導体集積回路の両脇から、グループ化されたドレイン信号線の外側を走行し、前記バスラインに接続される第１の給電線と、
前記半導体集積回路の両脇から、該バスラインのうちグループ化された該ドレイン信号線のほぼ中央部の個所に至って、該バスラインに接続される第２の給電線とが形成されていることを特徴とするものである。
【０００８】
手段２．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設された複数のドレイン信号線が形成され、
前記各ドレイン信号線は、互いに隣接された複数のドレイン信号線毎にグループ化されているとともに、それぞれのグループ化された各ドレイン信号線の一端は互いに収束されて延在されるとともに映像信号駆動回路を構成する半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記映像信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
前記半導体集積回路の両脇から、グループ化されたドレイン信号線の外側を走行し、前記バスラインに接続される第１の給電線と、
前記半導体集積回路の両脇から、該バスラインのうちグループ化された該ドレイン信号線のほぼ中央部の個所に至って、該バスラインに接続される第２の給電線と、
前記半導体集積回路の両脇から、該バスラインのうち前記第１の給電線の接続部と前記第２の給電線の接続部の間のバスラインに接続される第３の給電線とが形成されていることを特徴とするものである。
【０００９】
手段３．
本発明による画像表示装置は、たとえば、手段１あるいは手段２の構成を前提として、前記第２の給電線は絶縁膜を介して前記ドレイン信号線とは異なる層で形成されていることを特徴とするものである。
【００１０】
手段４．
本発明による画像表示装置は、たとえば、手段１あるいは手段２の構成を前提として、グループ化されたドレイン信号線の数は偶数個となっていることを特徴とするものである。
【００１１】
手段５．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設された複数のゲート信号線が形成され、
前記各ゲート信号線は、互いに隣接された複数のゲート信号線毎にグループ化されているとともに、それぞれのグループ化された各ゲート信号線の一端は互いに収束されて延在されるとともに走査信号駆動回路を構成する半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記走査信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
前記半導体集積回路の両脇から、グループ化されたゲート信号線の外側を走行し、前記バスラインに接続される第１の給電線と、
前記半導体集積回路の両脇から、該バスラインのうちグループ化された該ゲート信号線のほぼ中央部の個所に至って、該バスラインに接続される第２の給電線とが形成されていることを特徴とするものである。
【００１２】
手段６．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設された複数のゲート信号線が形成され、
前記各ゲート信号線は、互いに隣接された複数のゲート信号線毎にグループ化されているとともに、それぞれのグループ化された各ゲート信号線の一端は互いに収束されて延在されるとともに走査信号駆動回路を構成する半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記走査信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
前記半導体集積回路の両脇から、グループ化されたゲート信号線の外側を走行し、前記バスラインに接続される第１の給電線と、
前記半導体集積回路の両脇から、該バスラインのうちグループ化された該ゲート信号線のほぼ中央部の個所に至って、該バスラインに接続される第２の給電線と、
前記半導体集積回路の両脇から、該バスラインのうち前記第１の給電線の接続部と前記第２の給電線の接続部の間のバスラインに接続される第３の給電線とが形成されていることを特徴とするものである。
【００１３】
手段７．
本発明による画像表示装置は、たとえば、手段５あるいは手段６の構成を前提として、前記第２の給電線は絶縁膜を介して前記ゲート信号線とは異なる層で形成されていることを特徴とするものである。
【００１４】
手段８．
本発明による画像表示装置は、たとえば、手段５あるいは手段６の構成を前提として、グループ化されたゲート信号線の数は偶数個となっていることを特徴とするものである。
【００１５】
手段９．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設された複数の信号線が形成され、
前記各信号線は、互いに隣接された複数の信号線毎にグループ化されているとともに、それぞれのグループ化された各信号線の一端は互いに収束されて延在されるとともに信号駆動回路を構成し前記基板に搭載された半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
このバスラインには前記半導体集積回路の搭載領域に形成された給電線を介して前記基準信号が供給されることを特徴とするものである。
【００１６】
手段１０．
本発明による画像表示装置は、たとえば、前記給電線は複数からなることを特徴とするものである。
【００１７】
手段１１．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設された複数の信号線が形成され、
前記各信号線は、互いに隣接された複数の信号線毎にグループ化されているとともに、それぞれのグループ化された各信号線の一端は互いに収束されて延在されるとともに信号駆動回路を構成する半導体集積回路の出力端子に接続され、
前記半導体集積回路は樹脂基板とこの樹脂基板に搭載される半導体チップと該樹脂基板の面に該半導体チップの端子が引き出される配線層とを備えるものからなるとともに、
前記画素の集合体の少なくとも前記信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
このバスラインには前記半導体集積回路の樹脂基板面に形成された給電線を介して前記基準信号が供給されることを特徴とするものである。
【００１８】
手段１２．
本発明による画像表示装置は、たとえば、手段１１の構成を前提として、前記給電線は前記半導体集積回路の樹脂基板に形成された前記配線層とは反対側の面に形成されていることを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００１９】
【発明の実施の形態】
以下、本発明による画像表示装置の実施例を図面を用いて説明をする。
実施例１．
図１（ａ）は、本発明による画像表示装置の一実施例を示す概略構成図で、図１６と対応した図となっている。
図１６の場合と比較して異なる構成は、映像信号駆動回路Ｈｅを構成する各半導体集積回路の両側に形成される各給電線ＳＬのそれぞれは、グループ化されたドレイン信号線ＤＬの外側を走行し、バスラインＢＬに接続されるものとは別個に、該バスラインＢＬのうちグループ化された該ドレイン信号線ＤＬのほぼ中央部の個所にても接続される給電線ＳＬｓが新たに形成されていることにある。
この給電線ＳＬｓは絶縁膜を介してドレイン信号線ＤＬとは異なる層として形成され、これにより該ドレイン信号線ＤＬとは絶縁されて形成されている。
図示のように、グループ化された各ドレイン信号線ＤＬは、映像信号駆動回路Ｈｅの半導体集積回路と接続される近傍において、互いに収束されるようにして延在され、該半導体集積回路の出力端子に接続されるようになっている。
該半導体集積回路の出力端子のピッチがドレイン信号線ＤＬのピッチよりも小さく形成されていることから、上述のような収束部を有した構成となっている。
このため、グループ化されたドレイン信号線ＤＬの外側を走行する給電線ＳＬは、該半導体集積回路側からバスラインＢＬ側にかけて末広がり状に形成され、また、この実施例で別個に形成された給電線ＳＬｓは、グループ化されたドレイン信号線ＤＬのほぼ中央に指向されて互いに収束するようにして形成されている。
【００２０】
図１（ｂ）のｃ−ｃ線における断面図に示すように、前記ドレイン信号線ＤＬは絶縁膜ＧＩの上層に形成されている。また、前記給電線ＳＬｓは前記絶縁膜ＧＩの下層に形成され、は他の給電線ＳＬおよびバスラインＢＬと一体に形成されている。
このように構成することによって、前記バスラインＢＬはその長手方向に沿って短い間隔で、しかも該間隔はほぼ等しくなっていることから、電位差のむらなく均等に基準電圧が供給されることになる。このため、該バスラインＢＬから各画素にむらのない均一な基準電圧が供給されるようになる。
【００２１】
図１７（ａ）は、互いに隣接するゲート信号線ＧＬと互いに隣接するドレイン信号線ＤＬとで囲まれた画素領域の構成の一実施例を示す平面図である。また、図１７（ｂ）は図１７（ａ）のｂ−ｂ線における断面を示す図である。
同図において、透明基板ＳＵＢ１の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設される一対のゲート信号線ＧＬが形成されている。
これらゲート信号線ＧＬは後述の一対のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００２２】
このようにゲート信号線ＧＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬをも被って形成されている。この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を有するようになっている。
【００２３】
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線の一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタを構成することができる。
【００２４】
ここで、前記ドイレン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
【００２５】
また、このソース電極ＳＤ２は画素領域内に形成される画素電極ＰＸと一体に形成されている。
すなわち、画素電極ＰＸは画素領域内をそのｙ方向に延在しｘ方向に並設された複数（図では２本）の電極群から構成されている。このうちの一つの画素電極ＰＸの一方の端部は前記ソース電極ＳＤ２を兼ね、他方の端部では他の画素電極ＰＸの対応する個所にて互いに電気的接続が図れるようになっている。
【００２６】
このように薄膜トランジスタＴＦＴ、ドイレン信号線ＤＬ、ドレイン電極ＳＤ１、ソース電極ＳＤ２、および画素電極ＰＸが形成された透明基板ＳＵＢ１の表面には保護膜ＰＡＳが形成されている。この保護膜ＰＡＳは前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避する膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せんとするようになっている。
【００２７】
なお、この保護膜ＰＡＳは樹脂等の有機材料層、あるいはＳｉＮのような無機材料層と樹脂等の有機材料層の順次積層体から構成されてもよい。図１７の場合には、無機材料層からなる保護膜ＰＡＳ１と樹脂等の有機材料層からなる保護膜ＰＡＳ２の順次積層体から構成されている。このように保護膜ＰＡＳとして少なくとも有機材料層を用いているのは保護膜自体の誘電率を低減させることにある。
【００２８】
保護膜ＰＡＳの上面には対向電極ＣＴが形成されている。この対向電極ＣＴは前述の画素電極ＰＸと同様にｙ方向に延在されｘ方向に並設された複数（図では３本）の電極群から構成され、かつ、それら各電極は、平面的に観た場合、前記画素電極ＰＸの間に位置付けられるようになっている。
すなわち、対向電極ＣＴと画素電極ＰＸは、一方の側のドレイン信号線から他方の側のドレイン信号線にかけて、対向電極、画素電極、対向電極、画素電極、……、対向電極の順にそれぞれ等間隔に配置されている。
【００２９】
ここで、画素領域の両側に位置づけられる対向電極ＣＴは、その一部がドレイン信号線ＤＬに重畳されて形成されているとともに、隣接する画素領域の対応する対向電極ＣＴと共通に形成されている。
換言すれは、ドレイン信号線ＤＬ上には対向電極ＣＴがその中心軸をほぼ一致づけて重畳され、該対向電極ＣＴの幅はドレイン信号線ＤＬのそれよりも大きく形成されている。ドレイン信号線ＤＬに対して左側の対向電極ＣＴは左側の画素領域の各対向電極ＣＴの一つを構成し、右側の対向電極ＣＴは右側の画素領域の各対向電極ＣＴの一つを構成するようになっている。
【００３０】
このようにドレイン信号線ＤＬの上方にて該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形成することにより、該ドレイン信号線ＤＬからの電気力線が該対向電極ＣＴに終端し画素電極ＰＸに終端することを回避できるという効果を奏する。ドレイン信号線ＤＬからの電気力線が画素電極ＰＸに終端した場合、それがノイズとなってしまうからである。
【００３１】
電極群からなる各対向電極ＣＴは、ゲート信号線ＧＬを充分に被って形成される同一の材料からなる対向電圧信号線ＣＬと一体的に形成され、この対向電圧信号線ＣＬを介して基準電圧が供給されるようになっている。なお、この対向電圧信号線ＣＬは前記基準電位線ＳＶＬとして機能することになる。
【００３２】
なお、この対向電極ＣＴと対向電圧信号線ＣＬは、たとえば画素の開口率を向上させるため、ITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2（酸化スズ）、In2O3（酸化インジウム）等の透光性の導電材料によって形成されている。
【００３３】
ゲート信号線ＧＬを充分に被って形成される対向電圧信号線ＣＬは、そのゲート信号線ＧＬからはみ出した部分において、その下層に前記各画素電極ＰＸの接続部が位置づけられ、これにより、画素電極ＰＸと対向電圧信号線ＣＬとの間に保護膜ＰＡＳを誘電体膜とする容量素子Ｃｓｔｇが形成されている。
この容量素子Ｃｓｔｇは、たとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。
そして、このように対向電極ＣＴが形成された透明基板ＳＵＢ１の上面には該対向電極ＣＴをも被って配向膜（図示せず）が形成されている。この配向膜は液晶と直接に当接する膜で、その表面に形成されたラビングによって該液晶の分子の初期配向方向を決定づけるようになっている。
【００３４】
実施例２．
図２は本発明による画像表示装置の他の実施例を示す構成図で、図１（ｂ）に対応した図となっている。
図１（ｂ）の場合と異なる構成は、グループ化されるドレイン信号線ＤＬの数を偶数個にしていることにある。
このようにすることにより、給電線ＳＬｓのバスラインＢＬとの接続部は，互いに隣接するドレイン信号線ＤＬの間になり、一方の側（たとえば図中右側）の給電線ＳＬｓに重畳されるドレイン信号線ＤＬの数と他方の側（たとえば図中左側）の給電線ＳＬｓに重畳されるドレイン信号線ＤＬの数とを同じにすることができる。
このことは、一方の側の給電線ＳＬｓとそれに重畳されるドレイン信号線ＤＬとの間の寄生容量と他方の側の給電線ＳＬｓとそれに重畳されるドレイン信号線ＤＬとの間の寄生容量とを等しくできることから、該寄生容量による表示の輝度むらを低減できる効果を奏する。
なお、グループ化されるドレイン信号線ＤＬの数として、たとえば１２８、２５８、３００、３８４、４８０本等が選択される。
【００３５】
実施例３．
図３（ａ）は本発明による画像表示装置の他の実施例を示す構成図で、図２に対応した図となっている。また、図３（ａ）のｂ−ｂ線における断面図を図３（ｂ）に示している。
図２の場合と比較して異なる構成は、給電線ＳＬｓをさらに増加させたものであり、半導体集積回路の両脇から前記バスラインＢＬであって、前記給電線ＳＬの接続部と図１に示した給電線ＳＬｓの接続部の間のバスラインＢＬに至って接続される新たな給電線ＳＬｓが形成されていることにある。
このような構成は、グループ化されるドレイン信号線ＤＬの数がたとえば２５８、３００、３８４、４８０本と比較的多い場合において効果的となる。
【００３６】
実施例４．
図４は本発明による画像表示装置の他の実施例を示す構成図で、図３（ｂ）に対応した図となっている。
図３（ｂ）の場合と比較して異なる構成は、各給電線ＳＬ、ＳＬｓ、ＳＬｓ１において、それらの幅を長さに応じて幅広にしていることにある。
すなわち、平面図との対応で、幅W2に相当する給電線ＳＬｓ１が最も短いことから、
給電線ＳＬの幅W1,給電線ＳＬｓの幅W3＞給電線ＳＬｓ１の幅W2
の関係をもたせることにより、各給電線ＳＬ、ＳＬｓ、ＳＬｓ１のそれぞれの給電抵抗をより均一にしている。
また、これに限らず、長さの順にしてもよい。すなわち、幅W1に相当する給電線ＳＬが最も長い場合は、
給電線ＳＬの幅W1＞給電線ＳＬｓの幅W3＞給電線ＬＳ１の幅W2
の関係をもたせるようにしてもよい。
【００３７】
実施例５．
図５（ａ）は本発明による画像表示装置の他の実施例を示す平面図で、図３（ａ）に対応した図となっている。また、図５（ｂ）は図５（ａ）のｂ−ｂ線における断面図を示している。
図３（ａ）の場合と比較して異なる構成は、ドレイン信号線ＤＬの上面には保護膜ＰＡＳが形成され、この保護膜ＰＡＳ上に給電線ＳＬｓが形成されていることにある。また、バスラインＢＬ、給電線ＳＬ、および給電線ＳＬｓ１はそれぞれ透明基板ＳＵＢ１と絶縁膜ＧＩとの間に形成されている。
【００３８】
保護膜ＰＡＳ上に形成された給電線ＳＬｓは、その両端において、該保護膜ＰＡＳおよび前記絶縁膜ＧＩを貫通して形成されるスルーホールを通して給電線ＳＬおよびバスラインＢＬにそれぞれ接続されている。
この場合、前記保護膜ＰＡＳを有機材料層、あるいは無機材料層および有機材料層の積層体とすることにより、ドレイン信号線ＤＬと給電線ＳＬｓとの交差容量を低減させることができる。
また、前記給電線ＳＬｓをたとえば、ITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2（酸化スズ）、In2O3（酸化インジウム）等の透光性の導電材料とすることにより、各ドレイン信号線ＤＬを目視できるようになり、それらの短絡が生じた際の修復を容易にできる効果を奏する。
【００３９】
実施例６．
図６は本発明による画像表示装置の他の実施例を示す構成図で、図６（ａ）は平面図、図６（ｂ）は走査信号駆動回路の半導体集積回路の周辺における拡大図、図６（ｃ）は図６（ｂ）のｃ−ｃ線における断面図である。
この実施例は、走査信号駆動回路の半導体集積回路の周辺において上述した各実施例を適用させたものである。すなわち、給電線ＳＬの他に給電線ＳＬｓをも設けた構成となっている。
この場合、ゲート信号線ＧＬは透明基板ＳＵＢ１と絶縁膜ＧＩとの間に形成されていることから、たとえば給電線ＳＬおよび基準電位信号線ＳＶＬもそれと同層で形成し、給電線ＳＬｓは絶縁膜ＧＩの上面に形成している
そして、給電線ＳＬｓの給電線ＳＬとバスラインＢＬとの接続は、保護膜ＰＡＳの表面から形成したスルーホール部に設けられる接続電極ＴＨＣＴによって行なっている。
【００４０】
実施例７．
図７は本発明による画像表示装置の他の実施例を示す平面図で、図６（ｂ）に対応した図となっている。
図６（ｂ）の場合と比較して異なる構成は、グループ化されるゲート信号線ＧＬの本数を１２８、２５８、３００、３８４、４８０本というように偶数としていることにある。
これにより、半導体集積回路の両側から延在する各給電線ＳＬｓはゲート信号線ＧＬの間の領域に収束され、これにより、それぞれの給電線ＳＬｓとこれに頂上される各ゲート信号線ＧＬとの寄生容量のバランスがとれるようになり、表示における輝度むらを防止することができる。
【００４１】
実施例８．
図８は本発明による画像表示装置の他の実施例を示す平面図で、図７に対応した図となっている。
図７の場合と比較して異なる構成は、給電線ＳＬｓの他に給電線ＳＬｓ１も設けていることにある。
【００４２】
実施例９．
図９は本発明による画像表示装置の他の実施例を示す平面図で、図６に対応した図となっている。
図６の場合と比較して異なる構成は、映像信号駆動回路の半導体集積回路の周辺、および走査信号駆動回路の半導体集積回路の周辺のそれぞれにおいて、給電線ＳＬｓを新たに設けていることにある。
これにより、基準電位線ＳＶＬのそれぞれにおいて均一に基準信号が供給できる効果を奏する。
【００４３】
実施例１０．
上述した各実施例では、いずれも対向電極ＣＴが保護膜ＰＡＳの上層に形成されたいわゆる横電界方式の液晶表示装置について説明したものであるが、これに限定されることはなく、たとえば図１８に示すように、該対向電極ＣＴがたとえばゲート信号線ＧＬと同層に形成された液晶表示装置についても適用できることはいうまでもない。
画素の構成が異なるだけで、映像信号駆動回路Ｈｅおよび走査信号駆動回路Ｖの周辺における構成はほぼ同様であるからである。
【００４４】
ここで、図１８に示す液晶表示装置の画素の構成は、上述のようにゲート信号線ＧＬと同層に形成された対向電極ＣＴは図中左右に隣接する他の画素にまで及んで形成される対向電圧信号線ＣＬと電気的に接続され、この対向電圧信号線ＣＬが上述した基準電位線ＳＶＬとして機能するようになる。
なお、同図において、対向電極ＣＴに対して画素電極ＰＸは絶縁膜を介して異なる層で形成され、これら各電極は一方のドレイン信号線ＤＬから他方のドレイン信号線ＤＬにかけて対向電極ＣＴ、画素電極ＰＸ、対向電極ＣＴ、画素電極ＰＸ、対向電極ＣＴというように配列されている。
【００４５】
また、画素内に前記対向電圧信号線ＣＬとほぼ同様の構成で形成される容量信号線が形成された液晶表示装置において、この容量信号線を前記基準電位線として適用させることもできる。
この容量信号線は各画素において、画素電極ＰＸとの間に容量素子を構成するもので、該容量信号線に映像信号に対して基準となる電圧信号を供給する必要があるからである。
さらに、同様の趣旨から、これら液晶表示装置に限定されることはなく、たとえば有機ＥＬ(Electro Luminescence)素子等の他の画像表示装置にも適用できることはいうまでもない。
【００４６】
実施例１１．
図１０（ａ）は本発明による画像表示装置の他の実施例を示す平面図である。また、図１０（ｂ）は図１０（ａ）のｂ−ｂ線における断面図を示している。
上述した各実施例は、バスラインＢＬに給電を行なう給電線ＳＬ、ＳＬｓ、はいずれも半導体集積装置の両側から行なったものである。しかし、それらは図１０に示すように、該半導体集積装置の下方を走行するようにしてもよいことはいうまでもない。
【００４７】
すなわち、透明基板ＳＵＢ１の周辺に配置されその端子が該透明基板ＳＵＢ１の端子に接続されるたとえばフレキシブルなプリント基板ＦＰＣがあり、このプリント基板ＦＰＣ側から給電される給電線ＳＬ、ＳＬｓが該透明基板ＳＵＢ１の表面に形成されている。
これら給電線ＳＬ、ＳＬｓは、半導体集積回路ＩＣＣを交差するように該半導体集積回路ＩＣＣの下方を走行するようにして形成されている。該半導体集積回路ＩＣＣは透明基板ＳＵＢ１に対していわゆるフェースダウンボンデングされて搭載されている。
そして、給電線ＳＬ、ＳＬｓはそれらと同層に形成されているバスラインＢＬと一体に形成されている。
また、給電線ＳＬ、ＳＬｓおよびバスラインＢＬは絶縁膜ＧＩの下層に形成され、該絶縁膜ＧＩの上層にはたとえばドレイン信号線ＤＬが形成されている。
このようにした場合も、該バスラインＢＬには比較的狭い間隔で基準信号の給電ができることから、各基準電位線ＳＶＬにはむら無く給電できるようになる。
【００４８】
実施例１２．
図１１は本発明による画像表示装置の他の実施例を示す平面図で、図１０（ａ）と対応した図となっている。
図１０（ａ）の場合と比較して異なる構成は、給電線ＳＬｓと給電線ＳＬとの間にさらに給電線ＳＬｓ１を新たに設けていることにある。
【００４９】
実施例１３．
図１２は本発明による画像表示装置の他の実施例を示す平面図で、図１０と対応した図となっている。
図１０の場合と比較して異なる構成は、バスラインＢＬに接続される給電線ＳＬｓの一端が、半導体集積回路ＩＣＣの下方で、一対の給電線ＳＬを互いに接続させる比較的幅広の配線層ＳＬｇに接続させていることにある。
このようにした場合、プリント基板ＦＰＣ側において給電線ＳＬｓに給電させるための配線層を低減させることができるようになる。
【００５０】
実施例１４．
図１３（ａ）は本発明による画像表示装置の他の実施例を示す平面図で、図１２と対応した図となっている。また、図１３（ｂ）は図１３（ａ）のｂ−ｂ線における断面図を示している。
図１２の場合と比較して異なる構成は、図１２に示す配線層ＳＬｇを、半導体集積回路ＩＣＣの下方ではなく、プリント基板ＦＰＣの下方に形成していることにある。
このように構成した場合、プリント基板ＦＰＣの端子を増加させなくて済むようになる。また、半導体集積回路ＩＣＣの入出力端子が環状の基準電位で囲まれるようになるため、静電気による該半導体集積回路ＩＣＣの破壊を回避できるようになる。
【００５１】
なお、この実施例では、透明基板ＳＵＢ１側に形成されたドレイン信号線ＤＬあるいはゲート信号線ＧＬと給電線ＳＬとは層を異にして形成され、保護膜ＰＡＳの表面に引き出された電極のそれぞれは、プリント基板ＦＰＣとの間に介在された異方性導電膜ＡＣＦによって該、プリント基板ＦＰＣ面の端子と接続されている。
ここで、異方性導電膜ＡＣＦは多数の導電ビーズが散在されて混入される樹脂膜から構成されている。
【００５２】
実施例１５．
図１４は、本発明による画像表示装置の他の実施例を示す平面図である。この実施例では、たとえば映像信号駆動回路の半導体集積回路ＩＣＣはいわゆるテープキャリア方式で構成されたものとなっている。
すなわち、半導体チップＳＣがボンデングされて搭載されるフレキシブルな樹脂基板ＰＢの表面に、該半導体チップＳＣのパンプを引き出す配線層ＷＬが形成されており、該配線層ＷＬは前記樹脂基板ＰＢの一辺部およびこの一辺部に対向する他の一辺部にそれぞれ端子を有するように形成されている。
【００５３】
このような半導体集積回路ＩＣＣは、透明基板ＳＵＢ１とこの透明基板ＳＵＢ１と若干離間されて配置されるプリント基板ＰＣＢとの間に跨って配置され、前記一辺部の各端子は透明基板ＳＵＢ１側の各端子に、また、前記他の一辺部の各端子はプリント基板ＰＣＢ側の各端子に接続されるようになっている。
そして、この半導体集積回路ＩＣＣは、その樹脂基板ＰＢの前記配線層ＷＬが形成された面と反対側の面において、透明基板ＳＵＢ１側に形成された給電線ＳＬ、ＳＬｓに接続される他の配線層ＸＬが形成されている。
【００５４】
すなわち、給電線ＳＬ、ＳＬｓに接続される他の配線層ＸＬは、樹脂基板ＰＢに本来形成されるべく信号線ＷＬの配置に拘束されることなく自由なレイアウトで形成できることになる。
この場合、各給電線ＳＬのそれぞれを接続させる配線層ＸＬは配線層ＳＬｇによって互いに接続されている。
【００５５】
実施例１６．
図１５（ａ）は、本発明による画像表示装置の他の実施例を示す平面図で、図１４に対応した図となっている。また、図１５（ｂ）は図１５（ａ）のｂ−ｂ線における断面図である。
図１４の場合と比較して異なる構成は、各給電線ＳＬのそれぞれを接続させる配線層ＸＬは透明基板ＳＵＢ１側に形成されていることにある。
【００５６】
実施例１７．
上述した各実施例は、種々の液晶表示装置、あるいはこれら液晶表示装置に限定されることはなく、他の画像表示装置に適用できることはいうまでもない。
【００５７】
【発明の効果】
以上説明したことから明らかなように、本発明による画像表示装置によれば、表示の輝度むらのないものを得ることができる。
【図面の簡単な説明】
【図１】 本発明による画像表示装置の一実施例を示す構成図である。
【図２】 本発明による画像表示装置の他の実施例を示す要部平面図である。
【図３】 本発明による画像表示装置の他の実施例を示す要部構成図である。
【図４】 本発明による画像表示装置の他の実施例を示す要部断面図である。
【図５】 本発明による画像表示装置の他の実施例を示す要部断面図である。
【図６】 本発明による画像表示装置の他の実施例を示す要部断面図である。
【図７】 本発明による画像表示装置の他の実施例を示す要部平面図である。
【図８】 本発明による画像表示装置の他の実施例を示す要部平面図である。
【図９】 本発明による画像表示装置の他の実施例を示す平面図である。
【図１０】図１０ 本発明による画像表示装置の他の実施例を示す要部構成図である。
【図１１】 本発明による画像表示装置の他の実施例を示す要部平面図である。
【図１２】 本発明による画像表示装置の他の実施例を示す要部平面図である。
【図１３】 本発明による画像表示装置の他の実施例を示す要部構成図である。
【図１４】 本発明による画像表示装置の他の実施例を示す要部平面図である。
【図１５】 本発明による画像表示装置の他の実施例を示す要部構成図である。
【図１６】 従来の画像表示装置の一例を示す平面図である。
【図１７】 本発明による画像表示装置の画素の一実施例を示す構成図である。
【図１８】 本発明による画像表示装置の画素の一実施例を示す平面図である。
【符号の説明】
ＳＵＢ１…透明基板、ＤＬ…ドレイン信号線、ＧＬ…ゲート信号線、ＣＬ…対向電圧信号線、ＳＶＬ…基準電位線、ＢＬ…バスライン、ＳＬ、ＳＬｓ、ＳＬｓ１…給電線、ＴＦＴ…薄膜トランジスタ、ＰＸ…画素電極、ＣＴ…対向電極、ＩＣＣ…半導体集積回路、ＦＰＣ…プリント基板。
【発明の属する技術分野】
本発明は画像表示装置に係り、たとえば液晶表示装置等の画像表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、たとえば図１６に示すように、基板ＳＵＢ１の画素形成側の面において、並設された複数のゲート信号線ＧＬとこれら各ゲート信号線ＧＬに交差して並設された複数のドレイン信号線ＤＬが形成され、これら各信号線によって囲まれた各領域に画素が形成されている。
該画素は、図１６では図示していないが、ゲート信号線ＧＬからの走査信号によって動作するスイッチング素子（たとえば薄膜トランジスタ）と、このスイッチング素子を介してドレイン信号線ＤＬからの映像信号が供給される画素電極を備えている。
【０００３】
また、各ゲート信号線ＧＬに供給する走査信号は、画素の集合体である液晶表示部ＡＲの外側に形成される走査信号駆動回路Ｖによって生成され、この走査信号駆動回路Ｖは、互いに隣接する複数のゲート信号線ＧＬを１グループとし、これら各グループにそれぞれ担当される複数の半導体集積回路によって構成されている。
【０００４】
同様に、各ドレイン信号線ＤＬに供給する映像信号は、やはり液晶表示部ＡＲの外側に形成される映像信号駆動回路Ｈｅによって生成され、この映像信号駆動回路Ｈｅは、互いに隣接する複数のドレイン信号線ＤＬを１グループとし、これら各グループにそれぞれ担当される複数の半導体集積回路によって構成されている。
【０００５】
また、各画素には、前記走査信号、および映像信号の他にこれら信号に対して基準となる信号（基準信号）が供給される場合がある。たとえば、前記画素電極との間に液晶を駆動させるための電界を発生させる対向電極に供給させるための信号、あるいは前記画素電極との間に容量を形成するための容量信号線に供給させるための信号等である。
この場合、前記基準信号は、前記各半導体装置の両側から、グループ化された信号線の外側を走行し、液晶表示部ＡＲの外輪郭を描くようにして形成されたバスラインＢＬに接続される給電線ＳＬを介して行なわれている。
なお、前記バスラインＢＬは各画素のそれぞれに至るようにして形成された基準電位線ＳＶＬを介して前記対向電極あるいは容量信号線に接続されている。
【０００６】
【発明が解決しようとする課題】
しかし、このように構成された液晶表示装置は、上述の各グループ化された信号線を単位とし、その中央部と両側部とで表示の輝度むらが発生する場合があることを見出すに至った。
これを究明した結果、前記基準信号は、前記給電線ＳＬによって前記各半導体装置の両側からグループ化された各信号線の外側を走行してバスラインＢＬに給電していることから、グループ化された各信号線において、その中央部と両側部とで給電抵抗が異なってくるからであることを判明した。
本発明は、このような事情に基づいてなされたものであり、その目的は、輝度むらのない画像表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段１．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設された複数のドレイン信号線が形成され、
前記各ドレイン信号線は、互いに隣接された複数のドレイン信号線毎にグループ化されているとともに、それぞれのグループ化された各ドレイン信号線の一端は互いに収束されて延在されるとともに映像信号駆動回路を構成する半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記映像信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
前記半導体集積回路の両脇から、グループ化されたドレイン信号線の外側を走行し、前記バスラインに接続される第１の給電線と、
前記半導体集積回路の両脇から、該バスラインのうちグループ化された該ドレイン信号線のほぼ中央部の個所に至って、該バスラインに接続される第２の給電線とが形成されていることを特徴とするものである。
【０００８】
手段２．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設された複数のドレイン信号線が形成され、
前記各ドレイン信号線は、互いに隣接された複数のドレイン信号線毎にグループ化されているとともに、それぞれのグループ化された各ドレイン信号線の一端は互いに収束されて延在されるとともに映像信号駆動回路を構成する半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記映像信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
前記半導体集積回路の両脇から、グループ化されたドレイン信号線の外側を走行し、前記バスラインに接続される第１の給電線と、
前記半導体集積回路の両脇から、該バスラインのうちグループ化された該ドレイン信号線のほぼ中央部の個所に至って、該バスラインに接続される第２の給電線と、
前記半導体集積回路の両脇から、該バスラインのうち前記第１の給電線の接続部と前記第２の給電線の接続部の間のバスラインに接続される第３の給電線とが形成されていることを特徴とするものである。
【０００９】
手段３．
本発明による画像表示装置は、たとえば、手段１あるいは手段２の構成を前提として、前記第２の給電線は絶縁膜を介して前記ドレイン信号線とは異なる層で形成されていることを特徴とするものである。
【００１０】
手段４．
本発明による画像表示装置は、たとえば、手段１あるいは手段２の構成を前提として、グループ化されたドレイン信号線の数は偶数個となっていることを特徴とするものである。
【００１１】
手段５．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設された複数のゲート信号線が形成され、
前記各ゲート信号線は、互いに隣接された複数のゲート信号線毎にグループ化されているとともに、それぞれのグループ化された各ゲート信号線の一端は互いに収束されて延在されるとともに走査信号駆動回路を構成する半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記走査信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
前記半導体集積回路の両脇から、グループ化されたゲート信号線の外側を走行し、前記バスラインに接続される第１の給電線と、
前記半導体集積回路の両脇から、該バスラインのうちグループ化された該ゲート信号線のほぼ中央部の個所に至って、該バスラインに接続される第２の給電線とが形成されていることを特徴とするものである。
【００１２】
手段６．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設された複数のゲート信号線が形成され、
前記各ゲート信号線は、互いに隣接された複数のゲート信号線毎にグループ化されているとともに、それぞれのグループ化された各ゲート信号線の一端は互いに収束されて延在されるとともに走査信号駆動回路を構成する半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記走査信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
前記半導体集積回路の両脇から、グループ化されたゲート信号線の外側を走行し、前記バスラインに接続される第１の給電線と、
前記半導体集積回路の両脇から、該バスラインのうちグループ化された該ゲート信号線のほぼ中央部の個所に至って、該バスラインに接続される第２の給電線と、
前記半導体集積回路の両脇から、該バスラインのうち前記第１の給電線の接続部と前記第２の給電線の接続部の間のバスラインに接続される第３の給電線とが形成されていることを特徴とするものである。
【００１３】
手段７．
本発明による画像表示装置は、たとえば、手段５あるいは手段６の構成を前提として、前記第２の給電線は絶縁膜を介して前記ゲート信号線とは異なる層で形成されていることを特徴とするものである。
【００１４】
手段８．
本発明による画像表示装置は、たとえば、手段５あるいは手段６の構成を前提として、グループ化されたゲート信号線の数は偶数個となっていることを特徴とするものである。
【００１５】
手段９．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設された複数の信号線が形成され、
前記各信号線は、互いに隣接された複数の信号線毎にグループ化されているとともに、それぞれのグループ化された各信号線の一端は互いに収束されて延在されるとともに信号駆動回路を構成し前記基板に搭載された半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
このバスラインには前記半導体集積回路の搭載領域に形成された給電線を介して前記基準信号が供給されることを特徴とするものである。
【００１６】
手段１０．
本発明による画像表示装置は、たとえば、前記給電線は複数からなることを特徴とするものである。
【００１７】
手段１１．
本発明による画像表示装置は、たとえば、基板の画素形成側の面に並設された複数の信号線が形成され、
前記各信号線は、互いに隣接された複数の信号線毎にグループ化されているとともに、それぞれのグループ化された各信号線の一端は互いに収束されて延在されるとともに信号駆動回路を構成する半導体集積回路の出力端子に接続され、
前記半導体集積回路は樹脂基板とこの樹脂基板に搭載される半導体チップと該樹脂基板の面に該半導体チップの端子が引き出される配線層とを備えるものからなるとともに、
前記画素の集合体の少なくとも前記信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
このバスラインには前記半導体集積回路の樹脂基板面に形成された給電線を介して前記基準信号が供給されることを特徴とするものである。
【００１８】
手段１２．
本発明による画像表示装置は、たとえば、手段１１の構成を前提として、前記給電線は前記半導体集積回路の樹脂基板に形成された前記配線層とは反対側の面に形成されていることを特徴とするものである。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００１９】
【発明の実施の形態】
以下、本発明による画像表示装置の実施例を図面を用いて説明をする。
実施例１．
図１（ａ）は、本発明による画像表示装置の一実施例を示す概略構成図で、図１６と対応した図となっている。
図１６の場合と比較して異なる構成は、映像信号駆動回路Ｈｅを構成する各半導体集積回路の両側に形成される各給電線ＳＬのそれぞれは、グループ化されたドレイン信号線ＤＬの外側を走行し、バスラインＢＬに接続されるものとは別個に、該バスラインＢＬのうちグループ化された該ドレイン信号線ＤＬのほぼ中央部の個所にても接続される給電線ＳＬｓが新たに形成されていることにある。
この給電線ＳＬｓは絶縁膜を介してドレイン信号線ＤＬとは異なる層として形成され、これにより該ドレイン信号線ＤＬとは絶縁されて形成されている。
図示のように、グループ化された各ドレイン信号線ＤＬは、映像信号駆動回路Ｈｅの半導体集積回路と接続される近傍において、互いに収束されるようにして延在され、該半導体集積回路の出力端子に接続されるようになっている。
該半導体集積回路の出力端子のピッチがドレイン信号線ＤＬのピッチよりも小さく形成されていることから、上述のような収束部を有した構成となっている。
このため、グループ化されたドレイン信号線ＤＬの外側を走行する給電線ＳＬは、該半導体集積回路側からバスラインＢＬ側にかけて末広がり状に形成され、また、この実施例で別個に形成された給電線ＳＬｓは、グループ化されたドレイン信号線ＤＬのほぼ中央に指向されて互いに収束するようにして形成されている。
【００２０】
図１（ｂ）のｃ−ｃ線における断面図に示すように、前記ドレイン信号線ＤＬは絶縁膜ＧＩの上層に形成されている。また、前記給電線ＳＬｓは前記絶縁膜ＧＩの下層に形成され、は他の給電線ＳＬおよびバスラインＢＬと一体に形成されている。
このように構成することによって、前記バスラインＢＬはその長手方向に沿って短い間隔で、しかも該間隔はほぼ等しくなっていることから、電位差のむらなく均等に基準電圧が供給されることになる。このため、該バスラインＢＬから各画素にむらのない均一な基準電圧が供給されるようになる。
【００２１】
図１７（ａ）は、互いに隣接するゲート信号線ＧＬと互いに隣接するドレイン信号線ＤＬとで囲まれた画素領域の構成の一実施例を示す平面図である。また、図１７（ｂ）は図１７（ａ）のｂ−ｂ線における断面を示す図である。
同図において、透明基板ＳＵＢ１の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設される一対のゲート信号線ＧＬが形成されている。
これらゲート信号線ＧＬは後述の一対のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００２２】
このようにゲート信号線ＧＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬをも被って形成されている。この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を有するようになっている。
【００２３】
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線の一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタを構成することができる。
【００２４】
ここで、前記ドイレン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
【００２５】
また、このソース電極ＳＤ２は画素領域内に形成される画素電極ＰＸと一体に形成されている。
すなわち、画素電極ＰＸは画素領域内をそのｙ方向に延在しｘ方向に並設された複数（図では２本）の電極群から構成されている。このうちの一つの画素電極ＰＸの一方の端部は前記ソース電極ＳＤ２を兼ね、他方の端部では他の画素電極ＰＸの対応する個所にて互いに電気的接続が図れるようになっている。
【００２６】
このように薄膜トランジスタＴＦＴ、ドイレン信号線ＤＬ、ドレイン電極ＳＤ１、ソース電極ＳＤ２、および画素電極ＰＸが形成された透明基板ＳＵＢ１の表面には保護膜ＰＡＳが形成されている。この保護膜ＰＡＳは前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避する膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せんとするようになっている。
【００２７】
なお、この保護膜ＰＡＳは樹脂等の有機材料層、あるいはＳｉＮのような無機材料層と樹脂等の有機材料層の順次積層体から構成されてもよい。図１７の場合には、無機材料層からなる保護膜ＰＡＳ１と樹脂等の有機材料層からなる保護膜ＰＡＳ２の順次積層体から構成されている。このように保護膜ＰＡＳとして少なくとも有機材料層を用いているのは保護膜自体の誘電率を低減させることにある。
【００２８】
保護膜ＰＡＳの上面には対向電極ＣＴが形成されている。この対向電極ＣＴは前述の画素電極ＰＸと同様にｙ方向に延在されｘ方向に並設された複数（図では３本）の電極群から構成され、かつ、それら各電極は、平面的に観た場合、前記画素電極ＰＸの間に位置付けられるようになっている。
すなわち、対向電極ＣＴと画素電極ＰＸは、一方の側のドレイン信号線から他方の側のドレイン信号線にかけて、対向電極、画素電極、対向電極、画素電極、……、対向電極の順にそれぞれ等間隔に配置されている。
【００２９】
ここで、画素領域の両側に位置づけられる対向電極ＣＴは、その一部がドレイン信号線ＤＬに重畳されて形成されているとともに、隣接する画素領域の対応する対向電極ＣＴと共通に形成されている。
換言すれは、ドレイン信号線ＤＬ上には対向電極ＣＴがその中心軸をほぼ一致づけて重畳され、該対向電極ＣＴの幅はドレイン信号線ＤＬのそれよりも大きく形成されている。ドレイン信号線ＤＬに対して左側の対向電極ＣＴは左側の画素領域の各対向電極ＣＴの一つを構成し、右側の対向電極ＣＴは右側の画素領域の各対向電極ＣＴの一つを構成するようになっている。
【００３０】
このようにドレイン信号線ＤＬの上方にて該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形成することにより、該ドレイン信号線ＤＬからの電気力線が該対向電極ＣＴに終端し画素電極ＰＸに終端することを回避できるという効果を奏する。ドレイン信号線ＤＬからの電気力線が画素電極ＰＸに終端した場合、それがノイズとなってしまうからである。
【００３１】
電極群からなる各対向電極ＣＴは、ゲート信号線ＧＬを充分に被って形成される同一の材料からなる対向電圧信号線ＣＬと一体的に形成され、この対向電圧信号線ＣＬを介して基準電圧が供給されるようになっている。なお、この対向電圧信号線ＣＬは前記基準電位線ＳＶＬとして機能することになる。
【００３２】
なお、この対向電極ＣＴと対向電圧信号線ＣＬは、たとえば画素の開口率を向上させるため、ITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2（酸化スズ）、In2O3（酸化インジウム）等の透光性の導電材料によって形成されている。
【００３３】
ゲート信号線ＧＬを充分に被って形成される対向電圧信号線ＣＬは、そのゲート信号線ＧＬからはみ出した部分において、その下層に前記各画素電極ＰＸの接続部が位置づけられ、これにより、画素電極ＰＸと対向電圧信号線ＣＬとの間に保護膜ＰＡＳを誘電体膜とする容量素子Ｃｓｔｇが形成されている。
この容量素子Ｃｓｔｇは、たとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。
そして、このように対向電極ＣＴが形成された透明基板ＳＵＢ１の上面には該対向電極ＣＴをも被って配向膜（図示せず）が形成されている。この配向膜は液晶と直接に当接する膜で、その表面に形成されたラビングによって該液晶の分子の初期配向方向を決定づけるようになっている。
【００３４】
実施例２．
図２は本発明による画像表示装置の他の実施例を示す構成図で、図１（ｂ）に対応した図となっている。
図１（ｂ）の場合と異なる構成は、グループ化されるドレイン信号線ＤＬの数を偶数個にしていることにある。
このようにすることにより、給電線ＳＬｓのバスラインＢＬとの接続部は，互いに隣接するドレイン信号線ＤＬの間になり、一方の側（たとえば図中右側）の給電線ＳＬｓに重畳されるドレイン信号線ＤＬの数と他方の側（たとえば図中左側）の給電線ＳＬｓに重畳されるドレイン信号線ＤＬの数とを同じにすることができる。
このことは、一方の側の給電線ＳＬｓとそれに重畳されるドレイン信号線ＤＬとの間の寄生容量と他方の側の給電線ＳＬｓとそれに重畳されるドレイン信号線ＤＬとの間の寄生容量とを等しくできることから、該寄生容量による表示の輝度むらを低減できる効果を奏する。
なお、グループ化されるドレイン信号線ＤＬの数として、たとえば１２８、２５８、３００、３８４、４８０本等が選択される。
【００３５】
実施例３．
図３（ａ）は本発明による画像表示装置の他の実施例を示す構成図で、図２に対応した図となっている。また、図３（ａ）のｂ−ｂ線における断面図を図３（ｂ）に示している。
図２の場合と比較して異なる構成は、給電線ＳＬｓをさらに増加させたものであり、半導体集積回路の両脇から前記バスラインＢＬであって、前記給電線ＳＬの接続部と図１に示した給電線ＳＬｓの接続部の間のバスラインＢＬに至って接続される新たな給電線ＳＬｓが形成されていることにある。
このような構成は、グループ化されるドレイン信号線ＤＬの数がたとえば２５８、３００、３８４、４８０本と比較的多い場合において効果的となる。
【００３６】
実施例４．
図４は本発明による画像表示装置の他の実施例を示す構成図で、図３（ｂ）に対応した図となっている。
図３（ｂ）の場合と比較して異なる構成は、各給電線ＳＬ、ＳＬｓ、ＳＬｓ１において、それらの幅を長さに応じて幅広にしていることにある。
すなわち、平面図との対応で、幅W2に相当する給電線ＳＬｓ１が最も短いことから、
給電線ＳＬの幅W1,給電線ＳＬｓの幅W3＞給電線ＳＬｓ１の幅W2
の関係をもたせることにより、各給電線ＳＬ、ＳＬｓ、ＳＬｓ１のそれぞれの給電抵抗をより均一にしている。
また、これに限らず、長さの順にしてもよい。すなわち、幅W1に相当する給電線ＳＬが最も長い場合は、
給電線ＳＬの幅W1＞給電線ＳＬｓの幅W3＞給電線ＬＳ１の幅W2
の関係をもたせるようにしてもよい。
【００３７】
実施例５．
図５（ａ）は本発明による画像表示装置の他の実施例を示す平面図で、図３（ａ）に対応した図となっている。また、図５（ｂ）は図５（ａ）のｂ−ｂ線における断面図を示している。
図３（ａ）の場合と比較して異なる構成は、ドレイン信号線ＤＬの上面には保護膜ＰＡＳが形成され、この保護膜ＰＡＳ上に給電線ＳＬｓが形成されていることにある。また、バスラインＢＬ、給電線ＳＬ、および給電線ＳＬｓ１はそれぞれ透明基板ＳＵＢ１と絶縁膜ＧＩとの間に形成されている。
【００３８】
保護膜ＰＡＳ上に形成された給電線ＳＬｓは、その両端において、該保護膜ＰＡＳおよび前記絶縁膜ＧＩを貫通して形成されるスルーホールを通して給電線ＳＬおよびバスラインＢＬにそれぞれ接続されている。
この場合、前記保護膜ＰＡＳを有機材料層、あるいは無機材料層および有機材料層の積層体とすることにより、ドレイン信号線ＤＬと給電線ＳＬｓとの交差容量を低減させることができる。
また、前記給電線ＳＬｓをたとえば、ITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2（酸化スズ）、In2O3（酸化インジウム）等の透光性の導電材料とすることにより、各ドレイン信号線ＤＬを目視できるようになり、それらの短絡が生じた際の修復を容易にできる効果を奏する。
【００３９】
実施例６．
図６は本発明による画像表示装置の他の実施例を示す構成図で、図６（ａ）は平面図、図６（ｂ）は走査信号駆動回路の半導体集積回路の周辺における拡大図、図６（ｃ）は図６（ｂ）のｃ−ｃ線における断面図である。
この実施例は、走査信号駆動回路の半導体集積回路の周辺において上述した各実施例を適用させたものである。すなわち、給電線ＳＬの他に給電線ＳＬｓをも設けた構成となっている。
この場合、ゲート信号線ＧＬは透明基板ＳＵＢ１と絶縁膜ＧＩとの間に形成されていることから、たとえば給電線ＳＬおよび基準電位信号線ＳＶＬもそれと同層で形成し、給電線ＳＬｓは絶縁膜ＧＩの上面に形成している
そして、給電線ＳＬｓの給電線ＳＬとバスラインＢＬとの接続は、保護膜ＰＡＳの表面から形成したスルーホール部に設けられる接続電極ＴＨＣＴによって行なっている。
【００４０】
実施例７．
図７は本発明による画像表示装置の他の実施例を示す平面図で、図６（ｂ）に対応した図となっている。
図６（ｂ）の場合と比較して異なる構成は、グループ化されるゲート信号線ＧＬの本数を１２８、２５８、３００、３８４、４８０本というように偶数としていることにある。
これにより、半導体集積回路の両側から延在する各給電線ＳＬｓはゲート信号線ＧＬの間の領域に収束され、これにより、それぞれの給電線ＳＬｓとこれに頂上される各ゲート信号線ＧＬとの寄生容量のバランスがとれるようになり、表示における輝度むらを防止することができる。
【００４１】
実施例８．
図８は本発明による画像表示装置の他の実施例を示す平面図で、図７に対応した図となっている。
図７の場合と比較して異なる構成は、給電線ＳＬｓの他に給電線ＳＬｓ１も設けていることにある。
【００４２】
実施例９．
図９は本発明による画像表示装置の他の実施例を示す平面図で、図６に対応した図となっている。
図６の場合と比較して異なる構成は、映像信号駆動回路の半導体集積回路の周辺、および走査信号駆動回路の半導体集積回路の周辺のそれぞれにおいて、給電線ＳＬｓを新たに設けていることにある。
これにより、基準電位線ＳＶＬのそれぞれにおいて均一に基準信号が供給できる効果を奏する。
【００４３】
実施例１０．
上述した各実施例では、いずれも対向電極ＣＴが保護膜ＰＡＳの上層に形成されたいわゆる横電界方式の液晶表示装置について説明したものであるが、これに限定されることはなく、たとえば図１８に示すように、該対向電極ＣＴがたとえばゲート信号線ＧＬと同層に形成された液晶表示装置についても適用できることはいうまでもない。
画素の構成が異なるだけで、映像信号駆動回路Ｈｅおよび走査信号駆動回路Ｖの周辺における構成はほぼ同様であるからである。
【００４４】
ここで、図１８に示す液晶表示装置の画素の構成は、上述のようにゲート信号線ＧＬと同層に形成された対向電極ＣＴは図中左右に隣接する他の画素にまで及んで形成される対向電圧信号線ＣＬと電気的に接続され、この対向電圧信号線ＣＬが上述した基準電位線ＳＶＬとして機能するようになる。
なお、同図において、対向電極ＣＴに対して画素電極ＰＸは絶縁膜を介して異なる層で形成され、これら各電極は一方のドレイン信号線ＤＬから他方のドレイン信号線ＤＬにかけて対向電極ＣＴ、画素電極ＰＸ、対向電極ＣＴ、画素電極ＰＸ、対向電極ＣＴというように配列されている。
【００４５】
また、画素内に前記対向電圧信号線ＣＬとほぼ同様の構成で形成される容量信号線が形成された液晶表示装置において、この容量信号線を前記基準電位線として適用させることもできる。
この容量信号線は各画素において、画素電極ＰＸとの間に容量素子を構成するもので、該容量信号線に映像信号に対して基準となる電圧信号を供給する必要があるからである。
さらに、同様の趣旨から、これら液晶表示装置に限定されることはなく、たとえば有機ＥＬ(Electro Luminescence)素子等の他の画像表示装置にも適用できることはいうまでもない。
【００４６】
実施例１１．
図１０（ａ）は本発明による画像表示装置の他の実施例を示す平面図である。また、図１０（ｂ）は図１０（ａ）のｂ−ｂ線における断面図を示している。
上述した各実施例は、バスラインＢＬに給電を行なう給電線ＳＬ、ＳＬｓ、はいずれも半導体集積装置の両側から行なったものである。しかし、それらは図１０に示すように、該半導体集積装置の下方を走行するようにしてもよいことはいうまでもない。
【００４７】
すなわち、透明基板ＳＵＢ１の周辺に配置されその端子が該透明基板ＳＵＢ１の端子に接続されるたとえばフレキシブルなプリント基板ＦＰＣがあり、このプリント基板ＦＰＣ側から給電される給電線ＳＬ、ＳＬｓが該透明基板ＳＵＢ１の表面に形成されている。
これら給電線ＳＬ、ＳＬｓは、半導体集積回路ＩＣＣを交差するように該半導体集積回路ＩＣＣの下方を走行するようにして形成されている。該半導体集積回路ＩＣＣは透明基板ＳＵＢ１に対していわゆるフェースダウンボンデングされて搭載されている。
そして、給電線ＳＬ、ＳＬｓはそれらと同層に形成されているバスラインＢＬと一体に形成されている。
また、給電線ＳＬ、ＳＬｓおよびバスラインＢＬは絶縁膜ＧＩの下層に形成され、該絶縁膜ＧＩの上層にはたとえばドレイン信号線ＤＬが形成されている。
このようにした場合も、該バスラインＢＬには比較的狭い間隔で基準信号の給電ができることから、各基準電位線ＳＶＬにはむら無く給電できるようになる。
【００４８】
実施例１２．
図１１は本発明による画像表示装置の他の実施例を示す平面図で、図１０（ａ）と対応した図となっている。
図１０（ａ）の場合と比較して異なる構成は、給電線ＳＬｓと給電線ＳＬとの間にさらに給電線ＳＬｓ１を新たに設けていることにある。
【００４９】
実施例１３．
図１２は本発明による画像表示装置の他の実施例を示す平面図で、図１０と対応した図となっている。
図１０の場合と比較して異なる構成は、バスラインＢＬに接続される給電線ＳＬｓの一端が、半導体集積回路ＩＣＣの下方で、一対の給電線ＳＬを互いに接続させる比較的幅広の配線層ＳＬｇに接続させていることにある。
このようにした場合、プリント基板ＦＰＣ側において給電線ＳＬｓに給電させるための配線層を低減させることができるようになる。
【００５０】
実施例１４．
図１３（ａ）は本発明による画像表示装置の他の実施例を示す平面図で、図１２と対応した図となっている。また、図１３（ｂ）は図１３（ａ）のｂ−ｂ線における断面図を示している。
図１２の場合と比較して異なる構成は、図１２に示す配線層ＳＬｇを、半導体集積回路ＩＣＣの下方ではなく、プリント基板ＦＰＣの下方に形成していることにある。
このように構成した場合、プリント基板ＦＰＣの端子を増加させなくて済むようになる。また、半導体集積回路ＩＣＣの入出力端子が環状の基準電位で囲まれるようになるため、静電気による該半導体集積回路ＩＣＣの破壊を回避できるようになる。
【００５１】
なお、この実施例では、透明基板ＳＵＢ１側に形成されたドレイン信号線ＤＬあるいはゲート信号線ＧＬと給電線ＳＬとは層を異にして形成され、保護膜ＰＡＳの表面に引き出された電極のそれぞれは、プリント基板ＦＰＣとの間に介在された異方性導電膜ＡＣＦによって該、プリント基板ＦＰＣ面の端子と接続されている。
ここで、異方性導電膜ＡＣＦは多数の導電ビーズが散在されて混入される樹脂膜から構成されている。
【００５２】
実施例１５．
図１４は、本発明による画像表示装置の他の実施例を示す平面図である。この実施例では、たとえば映像信号駆動回路の半導体集積回路ＩＣＣはいわゆるテープキャリア方式で構成されたものとなっている。
すなわち、半導体チップＳＣがボンデングされて搭載されるフレキシブルな樹脂基板ＰＢの表面に、該半導体チップＳＣのパンプを引き出す配線層ＷＬが形成されており、該配線層ＷＬは前記樹脂基板ＰＢの一辺部およびこの一辺部に対向する他の一辺部にそれぞれ端子を有するように形成されている。
【００５３】
このような半導体集積回路ＩＣＣは、透明基板ＳＵＢ１とこの透明基板ＳＵＢ１と若干離間されて配置されるプリント基板ＰＣＢとの間に跨って配置され、前記一辺部の各端子は透明基板ＳＵＢ１側の各端子に、また、前記他の一辺部の各端子はプリント基板ＰＣＢ側の各端子に接続されるようになっている。
そして、この半導体集積回路ＩＣＣは、その樹脂基板ＰＢの前記配線層ＷＬが形成された面と反対側の面において、透明基板ＳＵＢ１側に形成された給電線ＳＬ、ＳＬｓに接続される他の配線層ＸＬが形成されている。
【００５４】
すなわち、給電線ＳＬ、ＳＬｓに接続される他の配線層ＸＬは、樹脂基板ＰＢに本来形成されるべく信号線ＷＬの配置に拘束されることなく自由なレイアウトで形成できることになる。
この場合、各給電線ＳＬのそれぞれを接続させる配線層ＸＬは配線層ＳＬｇによって互いに接続されている。
【００５５】
実施例１６．
図１５（ａ）は、本発明による画像表示装置の他の実施例を示す平面図で、図１４に対応した図となっている。また、図１５（ｂ）は図１５（ａ）のｂ−ｂ線における断面図である。
図１４の場合と比較して異なる構成は、各給電線ＳＬのそれぞれを接続させる配線層ＸＬは透明基板ＳＵＢ１側に形成されていることにある。
【００５６】
実施例１７．
上述した各実施例は、種々の液晶表示装置、あるいはこれら液晶表示装置に限定されることはなく、他の画像表示装置に適用できることはいうまでもない。
【００５７】
【発明の効果】
以上説明したことから明らかなように、本発明による画像表示装置によれば、表示の輝度むらのないものを得ることができる。
【図面の簡単な説明】
【図１】 本発明による画像表示装置の一実施例を示す構成図である。
【図２】 本発明による画像表示装置の他の実施例を示す要部平面図である。
【図３】 本発明による画像表示装置の他の実施例を示す要部構成図である。
【図４】 本発明による画像表示装置の他の実施例を示す要部断面図である。
【図５】 本発明による画像表示装置の他の実施例を示す要部断面図である。
【図６】 本発明による画像表示装置の他の実施例を示す要部断面図である。
【図７】 本発明による画像表示装置の他の実施例を示す要部平面図である。
【図８】 本発明による画像表示装置の他の実施例を示す要部平面図である。
【図９】 本発明による画像表示装置の他の実施例を示す平面図である。
【図１０】図１０ 本発明による画像表示装置の他の実施例を示す要部構成図である。
【図１１】 本発明による画像表示装置の他の実施例を示す要部平面図である。
【図１２】 本発明による画像表示装置の他の実施例を示す要部平面図である。
【図１３】 本発明による画像表示装置の他の実施例を示す要部構成図である。
【図１４】 本発明による画像表示装置の他の実施例を示す要部平面図である。
【図１５】 本発明による画像表示装置の他の実施例を示す要部構成図である。
【図１６】 従来の画像表示装置の一例を示す平面図である。
【図１７】 本発明による画像表示装置の画素の一実施例を示す構成図である。
【図１８】 本発明による画像表示装置の画素の一実施例を示す平面図である。
【符号の説明】
ＳＵＢ１…透明基板、ＤＬ…ドレイン信号線、ＧＬ…ゲート信号線、ＣＬ…対向電圧信号線、ＳＶＬ…基準電位線、ＢＬ…バスライン、ＳＬ、ＳＬｓ、ＳＬｓ１…給電線、ＴＦＴ…薄膜トランジスタ、ＰＸ…画素電極、ＣＴ…対向電極、ＩＣＣ…半導体集積回路、ＦＰＣ…プリント基板。
Claims (12)
- 基板の画素形成側の面に並設された複数のドレイン信号線が形成され、
前記各ドレイン信号線は、互いに隣接された複数のドレイン信号線毎にグループ化されているとともに、それぞれのグループ化された各ドレイン信号線の一端は互いに収束されて延在されるとともに映像信号駆動回路を構成する半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記映像信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
前記半導体集積回路の両脇から、グループ化されたドレイン信号線の外側を走行し、前記バスラインに接続される第１の給電線と、
前記半導体集積回路の両脇から、該バスラインのうちグループ化された該ドレイン信号線のほぼ中央部の個所に至って、該バスラインに接続される第２の給電線とが形成されていることを特徴とする画像表示装置。 - 基板の画素形成側の面に並設された複数のドレイン信号線が形成され、
前記各ドレイン信号線は、互いに隣接された複数のドレイン信号線毎にグループ化されているとともに、それぞれのグループ化された各ドレイン信号線の一端は互いに収束されて延在されるとともに映像信号駆動回路を構成する半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記映像信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
前記半導体集積回路の両脇から、グループ化されたドレイン信号線の外側を走行し、前記バスラインに接続される第１の給電線と、
前記半導体集積回路の両脇から、該バスラインのうちグループ化された該ドレイン信号線のほぼ中央部の個所に至って、該バスラインに接続される第２の給電線と、
前記半導体集積回路の両脇から、該バスラインのうち前記第１の給電線の接続部と前記第２の給電線の接続部の間のバスラインに接続される第３の給電線とが形成されていることを特徴とする画像表示装置。 - 第２の給電線は絶縁膜を介して前記ドレイン信号線とは異なる層で形成されていることを特徴とする請求項１、２のいずれかに記載の画像表示装置。
- グループ化されたドレイン信号線の数は偶数個となっていることを特徴とする請求項１、２のいずれかに記載の画像表示装置。
- 基板の画素形成側の面に並設された複数のゲート信号線が形成され、
前記各ゲート信号線は、互いに隣接された複数のゲート信号線毎にグループ化されているとともに、それぞれのグループ化された各ゲート信号線の一端は互いに収束されて延在されるとともに走査信号駆動回路を構成する半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記走査信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
前記半導体集積回路の両脇から、グループ化されたゲート信号線の外側を走行し、前記バスラインに接続される第１の給電線と、
前記半導体集積回路の両脇から、該バスラインのうちグループ化された該ゲート信号線のほぼ中央部の個所に至って、該バスラインに接続される第２の給電線とが形成されていることを特徴とする画像表示装置。 - 基板の画素形成側の面に並設された複数のゲート信号線が形成され、
前記各ゲート信号線は、互いに隣接された複数のゲート信号線毎にグループ化されているとともに、それぞれのグループ化された各ゲート信号線の一端は互いに収束されて延在されるとともに走査信号駆動回路を構成する半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記走査信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
前記半導体集積回路の両脇から、グループ化されたゲート信号線の外側を走行し、前記バスラインに接続される第１の給電線と、
前記半導体集積回路の両脇から、該バスラインのうちグループ化された該ゲート信号線のほぼ中央部の個所に至って、該バスラインに接続される第２の給電線と、
前記半導体集積回路の両脇から、該バスラインのうち前記第１の給電線の接続部と前記第２の給電線の接続部の間のバスラインに接続される第３の給電線とが形成されていることを特徴とする画像表示装置。 - 第２の給電線は絶縁膜を介して前記ゲート信号線とは異なる層で形成されていることを特徴とする請求項５、６のいずれかに記載の画像表示装置。
- グループ化されたゲート信号線の数は偶数個となっていることを特徴とする請求項５、６のいずれかに記載の画像表示装置。
- 基板の画素形成側の面に並設された複数の信号線が形成され、
前記各信号線は、互いに隣接された複数の信号線毎にグループ化されているとともに、それぞれのグループ化された各信号線の一端は互いに収束されて延在されるとともに信号駆動回路を構成し前記基板に搭載された半導体集積回路の出力端子に接続され、
画素の集合体の少なくとも前記信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
このバスラインには前記半導体集積回路の搭載領域に形成された給電線を介して前記基準信号が供給されることを特徴とする画像表示装置。 - 前記給電線は複数からなることを特徴とする請求項９に記載の画像表示装置。
- 基板の画素形成側の面に並設された複数の信号線が形成され、
前記各信号線は、互いに隣接された複数の信号線毎にグループ化されているとともに、それぞれのグループ化された各信号線の一端は互いに収束されて延在されるとともに信号駆動回路を構成する半導体集積回路の出力端子に接続され、
前記半導体集積回路は樹脂基板とこの樹脂基板に搭載される半導体チップと該樹脂基板の面に該半導体チップの端子が引き出される配線層とを備えるものからなるとともに、
前記画素の集合体の少なくとも前記信号駆動回路側の外輪郭側に形成され、各画素に基準信号を供給するためのバスラインが形成され、
このバスラインには前記半導体集積回路の樹脂基板面に形成された給電線を介して前記基準信号が供給されることを特徴とする画像表示装置。 - 前記給電線は前記半導体集積回路の樹脂基板に形成された前記配線層とは反対側の面に形成されていることを特徴とする請求項１１に記載の画像表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002139730A JP4005410B2 (ja) | 2002-05-15 | 2002-05-15 | 画像表示装置 |
| KR10-2003-0028556A KR100506348B1 (ko) | 2002-05-15 | 2003-05-06 | 화상 표시장치 |
| TW092112326A TWI245144B (en) | 2002-05-15 | 2003-05-06 | Image display apparatus |
| US10/435,473 US7123251B2 (en) | 2002-05-15 | 2003-05-12 | Image display device |
| CNB031238017A CN1242297C (zh) | 2002-05-15 | 2003-05-14 | 图像显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002139730A JP4005410B2 (ja) | 2002-05-15 | 2002-05-15 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003330033A JP2003330033A (ja) | 2003-11-19 |
| JP4005410B2 true JP4005410B2 (ja) | 2007-11-07 |
Family
ID=29416914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002139730A Expired - Fee Related JP4005410B2 (ja) | 2002-05-15 | 2002-05-15 | 画像表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7123251B2 (ja) |
| JP (1) | JP4005410B2 (ja) |
| KR (1) | KR100506348B1 (ja) |
| CN (1) | CN1242297C (ja) |
| TW (1) | TWI245144B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100435188C (zh) * | 2004-03-30 | 2008-11-19 | 三洋电机株式会社 | 显示装置 |
| JP4148182B2 (ja) * | 2004-05-17 | 2008-09-10 | ソニー株式会社 | 表示装置 |
| JP4449953B2 (ja) | 2006-07-27 | 2010-04-14 | エプソンイメージングデバイス株式会社 | 液晶表示装置 |
| JP5260912B2 (ja) * | 2007-07-31 | 2013-08-14 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
| JP5131092B2 (ja) * | 2008-08-28 | 2013-01-30 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| CN102103428B (zh) * | 2009-12-18 | 2013-01-02 | 群康科技(深圳)有限公司 | 触控显示装置的软性电路板结合方法及触控显示装置 |
| KR102107383B1 (ko) * | 2012-12-27 | 2020-05-07 | 엘지디스플레이 주식회사 | 디스플레이 장치용 어레이 기판 |
| KR101434954B1 (ko) * | 2013-02-15 | 2014-08-28 | 지스마트 주식회사 | 투명전광판을 구비한 무빙워크 |
| KR102447435B1 (ko) * | 2016-03-11 | 2022-09-23 | 삼성전자주식회사 | Emi 감소를 위한 전력 전송 네트워크를 포함하는 기판과 이를 포함하는 장치들 |
| KR102602221B1 (ko) * | 2016-06-08 | 2023-11-15 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN106128400A (zh) * | 2016-08-31 | 2016-11-16 | 深圳市华星光电技术有限公司 | 液晶面板的栅极驱动电路 |
| CN106773387B (zh) * | 2016-12-28 | 2019-07-02 | 武汉华星光电技术有限公司 | 液晶显示面板的静电防护结构 |
| US11387310B2 (en) * | 2019-10-14 | 2022-07-12 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Array substrate with connection portion connecting power bus and power line and display panel |
| DE102020214555A1 (de) | 2020-11-18 | 2022-05-19 | Carl Zeiss Microscopy Gmbh | Verschlusseinrichtung für einen optischen Strahlengang |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07175084A (ja) * | 1993-12-21 | 1995-07-14 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
| JP3226815B2 (ja) * | 1996-03-08 | 2001-11-05 | 日本電気株式会社 | 容量性負荷の駆動回路及び駆動方法 |
| JPH11109380A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2000171822A (ja) * | 1998-12-01 | 2000-06-23 | Casio Comput Co Ltd | 液晶表示装置 |
| JP3654490B2 (ja) * | 1998-12-25 | 2005-06-02 | 富士通ディスプレイテクノロジーズ株式会社 | 薄膜トランジスタマトリクスとその製造方法 |
| US6794743B1 (en) * | 1999-08-06 | 2004-09-21 | Texas Instruments Incorporated | Structure and method of high performance two layer ball grid array substrate |
| JP2001154218A (ja) * | 1999-09-08 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 表示装置およびその製造方法 |
| JP2001177040A (ja) * | 1999-12-17 | 2001-06-29 | Hitachi Ltd | 半導体集積回路とこの半導体集積回路を実装したプリント回路基板、およびこのプリント回路基板を用いた液晶表示装置 |
| JP3580207B2 (ja) * | 2000-02-02 | 2004-10-20 | カシオ計算機株式会社 | 表示装置 |
-
2002
- 2002-05-15 JP JP2002139730A patent/JP4005410B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-06 KR KR10-2003-0028556A patent/KR100506348B1/ko active IP Right Review Request
- 2003-05-06 TW TW092112326A patent/TWI245144B/zh not_active IP Right Cessation
- 2003-05-12 US US10/435,473 patent/US7123251B2/en not_active Expired - Lifetime
- 2003-05-14 CN CNB031238017A patent/CN1242297C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003330033A (ja) | 2003-11-19 |
| TWI245144B (en) | 2005-12-11 |
| CN1242297C (zh) | 2006-02-15 |
| US20030214500A1 (en) | 2003-11-20 |
| CN1460881A (zh) | 2003-12-10 |
| KR100506348B1 (ko) | 2005-08-04 |
| TW200407598A (en) | 2004-05-16 |
| US7123251B2 (en) | 2006-10-17 |
| KR20030089432A (ko) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11740721B2 (en) | Display device with sensor | |
| KR100840330B1 (ko) | 액정 표시 장치 및 이에 사용하는 구동 집적 회로 | |
| KR101854283B1 (ko) | 액정 표시 장치 | |
| JP3909572B2 (ja) | 表示装置 | |
| US7746417B2 (en) | Thin film transistor array panel for a display | |
| US20170069285A1 (en) | Display device | |
| US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP4005410B2 (ja) | 画像表示装置 | |
| KR20070117268A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 액정 표시판 | |
| US20100109993A1 (en) | Liquid crystal display and method of manufacturing the same | |
| US8508707B2 (en) | Liquid crystal display device | |
| US20100060815A1 (en) | Liquid crystal display device | |
| JP2011070104A (ja) | 表示装置 | |
| KR20210036444A (ko) | 표시 장치 | |
| KR20110115912A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2008064961A (ja) | 配線構造、及び表示装置 | |
| KR20080088073A (ko) | 필름-칩 복합체와 이를 포함하는 표시장치 | |
| JPH11109886A (ja) | 表示装置 | |
| JP2005301308A (ja) | 表示装置および液晶表示装置 | |
| US9651836B2 (en) | Display device | |
| KR20060084147A (ko) | 박막트랜지스터 기판 | |
| JP2008233417A (ja) | マトリクスアレイ基板、及びこれを用いた平面表示装置 | |
| JP2004118089A (ja) | 液晶表示装置 | |
| KR20040078245A (ko) | 박막 트랜지스터 표시판 | |
| KR102412333B1 (ko) | 터치표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4005410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |