JP3987583B2 - 互いに異なる伝送率を用いた通信バス - Google Patents
互いに異なる伝送率を用いた通信バス Download PDFInfo
- Publication number
- JP3987583B2 JP3987583B2 JP52918198A JP52918198A JP3987583B2 JP 3987583 B2 JP3987583 B2 JP 3987583B2 JP 52918198 A JP52918198 A JP 52918198A JP 52918198 A JP52918198 A JP 52918198A JP 3987583 B2 JP3987583 B2 JP 3987583B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- station
- stations
- bus
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 77
- 238000004891 communication Methods 0.000 title description 16
- 239000004020 conductor Substances 0.000 claims description 193
- 230000007704 transition Effects 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 5
- 230000011664 signaling Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 2
- 101000720704 Homo sapiens Neuronal migration protein doublecortin Proteins 0.000 description 33
- 102100025929 Neuronal migration protein doublecortin Human genes 0.000 description 33
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
- H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD] using bit-wise arbitration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Description
本発明は、かかる電子装置に用いるためのブリッジ局に関するものでもある。
かかる電子装置は、「データハンドブックIC20:80C51基台8ビット・マイクロ制御器」フィリップス・セミコンダクタ社1994年刊、1141〜1159ページに記載された市販の12Cバスから知られている。
この12Cバスは、2信号導体:クロック信号を運ぶクロック信号導体(SCL)及びデータ信号を運ぶデータ信号導体(SDA)を用いている。このバスは、クロック信号導体及びデータ信号導体を含んだ一区分からなることもあり、あるいは、それぞれ自身のクロック信号導体及びデータ導体を含んだ複数区分からなることもあり、各区分は相互間でクロック信号及びデータ信号を通過させる橋絡回路により相互に接続されている。従来周知のブリッジ局は、主として、12Cバスの最大長を拡大させるのに役立つ。
12Cバスを介するメッセージ伝達は、各局に、信号プロトコルに従って種々の動作に参加することを要求する。局がメッセージ伝達を始めようとするときには、第一に、バスが自由であるか否かを判定しなければならず、信号プロトコルによれば、これは、他のメッセージ伝達が始められていないか、以前に始められたメッセージ伝達が、すべて、いわゆる「停止条件」により終結されている場合に、そのとおりとなり、その停止条件には、クロック信号が有効データを示すレベルにある場合に、データ信号における論理レベル転移が含まれる。バスが自由である場合に、局は伝送を開始することができる。この場合に、他の局は、すべて、いわゆる「開始条件」(これにも、クロック信号が有効データを示すレベルにある場合に、データ信号における論理レベル転移が含まれる)、及び、かかる開始条件の後に他の各局がメッセージの伝達に参加することを要求されているか否かを判定するために、予定の位置で伝送されるアドレスの伝送に対してバスを監視しなければならない。
これは、12Cバスを介する伝送に速度制限を課すことになる。何れの局も遅すぎて伝送を監視し得ない程に伝送速度が速い場合には、かかる局は開示条件もしくは停止条件を見失ない、あるいは、開始条件もしくは停止条件を誤検出し易いので、誤りが確実に起こり、誤って伝送を試み、もしくは、誤って伝送を控えることになる。
12Cバスに取付けた局としてある速度で機能し得るのに使用可能の集積回路は多い。原理的には、かかる集積回路より高速でメッセージを伝達し得る追加の集積回路は設計可能であるが、かかる追加の集積回路が従来の12Cバスに現存する集積回路と組合わされた場合には、追加の集積回路はより高速で使用し得なくなる。これは、特殊なメッセージの伝達に実際に参加する局はその特殊なメッセージをより高速で伝達し得るとしても、低速の局で開始条件及び停止条件を見失ないもしくは誤認することによる誤りが発生するのが確かであるからである。
本発明の目的は、冒頭に述べた通信バス伝達系においてメッセージ伝達を行ない得る速度を、誤りを発生させることなく増大させることにある。
本発明による電子装置は、前記局のうちの少なくとも一つが、前記ヘッダ信号によって前記ヘッダ信号より相対的に高いクロック速度での送信の表示を付与した後に前記相対的に高いクロック速度で前記内容信号を送信するように配置され、前記内容信号を有するメッセージを前記相対的に高いクロック速度で受信することができる局の副群が、前記第1区分を通じて前記バスに接続され、前記ブリッジ局が、前記第1及び第2区分間で前記ヘッダ信号を通過させ、前記表示の検出に応答して、前記バスの第2区分の前記内容信号を、前記内容信号に依存しない置換信号に置き換え、かつ、前記メッセージの完了を示す信号に応答して、前記第1及び第2区分間の信号の通過を再開し、前記ヘッダ信号、前記置換信号、及び前記再開後の通過信号が、ともに、前記相対的に高いクロック速度より相対的に低いクロック速度で前記信号プロトコルを満足するように配置されたことを特徴とする。かかる電子装置は、「低速」及び「高速」の両方の局、すなわち、(より高速の)ある速度で誤りが起り易いのと誤りが起らないのと両方の局を含み得る。「低速」の局は、すべて、バスの第2の区分からクロック信号を受信することになる。
信号プロトコルを処理するために全局に関連する信号は、何れも、ブリッジ局を通過するが、より高速を含む内容信号は、ブリッジ局により、第1クロック信号導体に達するのを制限される。内容信号の高速伝送が起り得る期間中には、ブリッジ局は、低速局に、高速伝送を含まない代替信号を、例えば、第2の局のクロック信号を無活動状態に保って休止バスの様相を与えることによって提供する。
本発明による電子装置の一例は、前記局が、バス・アクセス権のアービトレーションにヘッダを用いるように配置されたことを特徴とする。したがって、第1の区分から信号を受ける局と第2の区分から信号を受ける局との両方の全局が、バスによるメッセージ伝達を制御する権利を得るためのアービトレーションに参加することができる。少なくとも一局が、より高速で伝送したい、という信号を出した場合、その局がアービトレーションを得たか否かはヘッダの後に明らかになる。その後、他の全局は、バスの第2の区分に接続された局も、受動状態のままとなり、代替信号の期間中には、何らの行動も起さない。したがって、バスの両方の区分に亘る簡単な総合アービトレーションプロトコルを用いることができ、そのアービトレーションプロトコルは、内容信号の伝送期間中に、バスの二つの区分が互いに分離されるべきか否かをブリッジ局に知らせる役もする。
本発明による電子装置の一例は、前記局が、少なくとも前記ヘッダ信号中にワイヤード・ロジック関数として前記バス上に集合的に信号を設定するように配置され、前記ブリッジ局が、前記ヘッダ信号の送信中及び前記再開後に、前記バスの第1区分で設定されたワイヤード・ロジック結果を前記バスの第2区分に通過するとともに前記バスの第2区分で設定されたワイヤード・ロジック結果を前記バスの第1区分に通過させ、前記ブリッジ局が、前記第2区分の置換信号を駆動するために前記第2区分に対するワイヤード・ロジック駆動信号を発生することを特徴とする。ワイヤード・ロジックの使用は、バス導体を最小にし、集中バス制御回路を消去するのを可能にする。ブリッジ局の使用により、メッセージ伝送全体に亘り、バスの第2区分でワイヤード・ロジックの使用が可能になる。
本発明による電子装置の一例は、前記第1区分が第1及び第2信号導体を具え、前記第2区分が第3及び第4信号導体を具え、前記信号プロトコルが、特定の論理レベルを有する第2及び第4信号導体の電位による第1及び第3信号導体の電位の第1レベルから第2レベルへの論理遷移によって前記メッセージの完了が示されることを要求し、前記ブリッジ局が、前記第1局の内容信号の送信中に前記第3及び第4信号導体を前記第1レベル及び特定のレベルにそれぞれ保持し、前記ブリッジ局が、前記特定のレベルの第2信号導体の電位によって、前記第1信号導体の第1レベルから第2レベルへの電位の論理遷移の検出に応答して前記第3信号導体の電位を第1レベルから第2レベルにすることを特徴とする。メッセージの完了を示す信号は、例えば、12Cバスにおけるような停止条件であり、クロック信号導体SCLが有効データを示した場合におけるデータ信号導体SDAの低から高への転移を含む。本発明によれば、メッセージの完了を示す信号は、単に、第1の区分におけるメッセージの完了を示す信号に後続する論理レベルを第2の区分に通過させることにより、第2の区分に通過させることができる。第2の区分は、代替信号の後のかかる通過に先立つ他の転移に従う必要はなく、したがって、第1の区分との通信を極めて迅速に開始することができる。
本発明による電子装置の一例は、前記第3及び第4信号導体のうちの少なくとも一方の電位が、前記置換信号の送信中に前記局の他の副群によって影響が及ぼされうるワイヤード・ロジック関数によって設定され、前記ブリッジ局が、前記第3及び第4信号導体のうちの少なくとも一方をモニタし、前記ブリッジ局が、前記第3及び第4信号導体のうちの少なくとも一方の前記電位の遷移の検出に応答して前記第1及び第2区分間の信号の通過を再開することを特徴とする。バスの通信休止の場合には、第2の区分に接続された局は、ブリッジ局に第1の区分への接続を再開させる。例えば、休止期間の終端まで代替信号以外には受信されなかった場合にそのようにする。信号通過が回復した後、その局は、例えば、バス通信系における他の局のリセットを強いることもできる。
本発明による電子装置の一例は、前記局の少なくとも一つが、ワイヤード・ロジック駆動回路と、前記バスの第1区分を駆動するプッシュプル駆動回路と、前記局の少なくとも一つが、前記ヘッダ信号の送信中及び前記メッセージの完了を示す信号の送信後に前記ワイヤード・ロジック駆動回路によって前記第1区分を駆動し、前記局の少なくとも一つが、前記内容信号の送信中に前記プッシュプル駆動回路によって前記第1区分を駆動することを特徴とする。ここでは、プッシュプル動作は、電位レベルの互に逆方向の転移をそれぞれ開始させるために、電流を供給し得る各要素を活動的に切換えるあらゆる動作を意味する。プッシュプル駆動は、高速度の使用を可能にするが、ワイヤード・ロジックとは両立しない。ブリッジ局は、第1の区分における内容信号のためのプッシュプル駆動を第2の区分におけるワイヤード・ロジックに結び付けるのを可能にする。
プッシュプル駆動は、通常、(特に12Cバスにおける)データ信号より高い周波数を有するクロック信号に特に望ましい。したがって、メッセージの大部分、すなわち、内容信号の期間におけるクロック信号用のプッシュプル駆動により複合のクロック源を用いることができる。
本発明による電子装置の一例は、前記局の少なくとも一つが、前記相対的に高いクロック速度の有無に応じた伝送を表す少なくとも2タイプのヘッダ信号を伝送することができ、前記ブリッジ局が、前記相対的に高いクロック速度なしの伝送を表すヘッダ信号のタイプに応答して前記第1及び第2区分間で信号の通過を継続することを特徴とする。したがって、少なくとも一局は、ブリッジ局を開いたままにして、例えば、バスの第2の区分に接続された局との通信を行うか否か、あるいは、内容信号の高速伝達のために、ブリッジ局にバスの2区分を互に分離させるか否かを選択することができる。
本発明による電子装置の一例は、前記局の少なくとも一つが、前記ヘッダ信号に続くとともに前記内容信号に先行するアドレス信号を前記相対的に高いクロック速度で送信するように配置され、前記副群の局の特定のものの各々が、前記アドレス信号が前記局の特定のもののそれ自体のアドレスに整合するか否かに応答して選択的に前記メッセージに応答することを特徴とする。したがって、高速度を指示し、アービトレーションの目的にも役立ち得るヘッダのみは、低速度で伝送される必要がある。アドレス探し、すなわち、第1の区分に接続された複数局の一つの選択は、高速度でも行うことができる。
本発明による電子装置の一例は、前記局の少なくとも一つが、前記内容信号に続くとともに前記メッセージの完了の信号表示に先行する他の内容信号に先行する他のアドレス信号を送信するように配置され、前記他のアドレス信号及び前記他の内容信号が、前記相対的に高いクロック速度で送信され、前記副群の局の特定のものの各々が、前記他のアドレス信号が前記局の特定のもののそれ自体のアドレスに整合するか否かに応じて選択的に前記他の内容信号に応答し、前記ブリッジ局が、前記他のアドレス信号及び前記他の内容信号の送信中に前記置換信号を前記第2区分で維持することを特徴とする。したがって、異なる複数局を高速度でアドレスし得る一方、第2の区分は分離したままに保たれる。これは、例えば、対応するアドレスを後続させた12Cプロトコルによる第1の区分に供給された開始条件の反復使用によって行われる。
かかる有利な特徴の大部分は、ブリッジ局によって可能になる。本発明は、バスへの接続が全く随意の従来の12C局を低速度局とした場合でも、かかる特徴を用いて低速度局を第2の区分に接続することを可能にする。
図1は、第1及び第2の区分12a,12bを含む通信バス12a,bを備えた本発明装置を示す。この装置は、通信バス12a,bに接続した多数の局10a〜e及びその通信バスの2区分を相互に接続するブリッジ局14を含んでいる。バス12a,12bの各区分は、クロック信号導体SCL,SCLH及びデータ信号導体SDA,SDAHを含んでいる。各局10a〜eは、抵抗Rsを介して導体12a,bに接続されており、その抵抗Rsは、妨害パルス及び極めて急速の信号エッジによるリンギングを抑圧する役をする。
各局10a〜eは、バス12a,bの第1及び第2の区分12a及び12bにそれぞれ対応する第1及び第2の副組12a〜c及び12d〜eに分割される。副組10a〜c,10d〜eに属する各局10a〜10eはその副組10a〜c,10d〜eに対応する区分12a,12bのクロック信号導体SCL,SCLH及びデータ信号導体SDA,SDAHに接続されている。
各局10a〜10eでは、データ信号導体SDA,SDAHへの接続は、入力フィルタ(図示せず)への結合102a〜102eを有している。各局では、データ信号導体SDA,SDAHへの接続は、トランジスタ100a〜100eのチャネルを介して第1電源接続Vssに結合している。各区分12a,12bのデータ信号導体SDA,SDAHは、各自の抵抗Rpを介し、第2電源接続Vddl,Vdd2にそれぞれ接続されている。
各局10a〜10eでは、クロック信号導体SCL,SCLHへの接続は、他の入力フィルタ(図示せず)への結合104a〜104eを有している。各局10c,10dでは、クロック信号導体SCL,SCLHへの接続が、トランジスタ106c,106dのチャネルを介し、第1電源接続Vssに結合しているものがある。かかるトランジスタ106a,106b,106eは、他の局100a,100b,100eでは随意である。各区分12a,12bのクロック信号導体SCL,SCLHは、各自の抵抗Rpを介して第2電源接続Vdd1,Vdd2にそれぞれ接続されている。
第1区分12aに接続された少なくとも一つの局10cは、第1区分12aのクロック信号導体SCLHと第2電源接続Vdd1との間に結合した切換え可能の電流源108を含んでいる。切換可能の電流源としては、例えば、ドレインをクロック信号導体SCLHに接続したMOSトランジスタ(図示せず)を用いることができる。好ましくは、このMOSトランジスタは、小さくし、トランジスタ106a〜106eの導通により、電流源108が、誤って電流を同時に流しても、装置に損傷が及ばないようにする。
ブリッジ局14は、チャネルがバスの2区分12a,12bのデータ信号導体SDA,SDAHを接続する第1トランジスタDBTを含んでいる。ブリッジ局14は、チャネルがバスの2区分12a,12bのクロック信号導体SCL,SCLHを接続する第2トランジスタCBTを含んでいる。ブリッジ局14は、チャネルがバス12a,bの第2区分12bのデータ信号導体SDAを第1電源接続Vssに接続する第3トランジスタDPT149を含んでいる。ブリッジ局14は、バスの両区分12a,12bのデータ信号導体SDA,SDAH及びクロック信号導体SCL,SCLHからの入力信号を受信する制御回路148を含んでいる。制御回路148は、第1、第2及び第3のトランジスタDBT,CBT及びDPTの制御電極にそれぞれ結合した出力端を有している。
さらに、各局の第1副組10a〜cと同様に、ブリッジ局14は、第1区分12aのデータ信号導体SDAH及びクロック信号導体SCLHから、それぞれ、入力フィルタ(図示せず)及び他の入力フィルタ(図示せず)への結合142及び144を含んでいる。ブリッジ局14は、第1区分12aのデータ信号導体SDAH及びクロック信号導体SCLHを第1電源接続Vssに各チャネルが結合させるトランジスタ140及び146を含んでいる。ブリッジ局14は、さらに、第1区分12aのクロック信号導体SCLHと第2電源接続Vdd1との間に結合した切換え可能の電流源147を含んでいる。
動作時に、この装置は、第1及び第2のモードで作用する。第1モードでは、この装置は、全く、従来の12Cプロトコルに従って機能する。第1モードでは、ブリッジ局14の制御回路148は、第1及び第2のトランジスタCBT及びDBTの制御電極を、二つの第2電源電圧Vdd1,Vdd2の低い方の電位レベルに駆動するので、第1及び第2のトランジスタCBT,DBTは、バスの第1区分12aから第2区分12b、及び、その逆に信号を通過させる。区分12a,12bの一方における導体SCL,SCLH,SDA,SDAHの電位が第1電源電位まで引下げられると、他方の区分の対応する導体SCL,SCLH,SDAの電位も引下げられる。さもないと、かかる導体の電位は、抵抗Rpを介して、関連した第2電源接続の電位に引上げられる。原理的には、ブリッジ局14は、トランジスタ140,146,149を第1電源接続Vssにバスを接続させたままとし、切換え可能の電流源148を第1モード(でなければ、ブリッジ局は、通常の局として12Cプロトコルに参加する)で不導通のままとする。
第2電源電位Vdd1,Vdd2は、第1電源接続Vssより例えば3.3Vと5Vだけ高くする。他の電源電位Vdd1,Vdd2も用いることができる。これは、バスの各区分12a,12bが異なる電源で動作するのを許すことになる。したがって、第1及び第2のトランジスタCBT及びDBTは、バスの2区分12a,12bの間に電圧レベルのずれを与えて、異なる電源電圧で動作する局12a〜12eの副組の使用を許すとともに、第1区分で高速メッセージ伝達が行なわれる場合に2区分を互に分離する、という二重の目的に役立つ。望ましくは、(高速メッセージ伝達が可能の)第1区分12aの第2電源電位Vdd1を第2区分のその電位より低くする。就中、より高い周波数による消費電力増大の効果をこれが防ぐことになる。しかしながら、電源電位Vdd1,Vdd2は、互に等しくすることもできる。その場合には、第1及び第2のトランジスタCBT及びDBTは、バスの2区分12a,12bを接続し、もしくは、切離すスイッチとしてのみ動作する。
第1モードでは、各局10a〜10eは、12Cプロトコルを用いて相互に通信することができる。このプロトコルは、「データハンドブックIC20:80C51第8ビット・マイクロ制御器」フィリップス・セミコンダクタ社、1994年刊、1141〜1159ページに記載されている。手短かにいえば、このプロトコルは、全導体SDA,SDAH,SCL,SCLHが、すべて、関連する第2電源電位Vdd1,Vdd2にあるバスの静止状態から始まる。通信を開始したい局(例えば10c)は、データ信号導体SDA,SDAHの電位を第1電源電位Vssまで引上げることにより(トランジスタ100cのチャネルを導通させることにより)開始条件を発生させる。クロック信号導体SCL,SCLHの電位は、(トランジスタ106cのチャネルを不導通のままにしておくことにより)第2電源電位レベルVdd1,Vdd2に留められている。導体SDA,SDAH,SCL,SCLH上の各信号の組合わせは、開始条件と呼ばれる。つぎに、局10cは、バスを第1電源Vssに接続するトランジスタ100c,106cを導通もしくは非導通にすることにより、一連のクロック信号パルス及びデータ信号レベルを発生させようと試みる。クロック信号導体SCL,SCLHを第2電源電位Vdd1,Vdd2に引寄せたままに保つことにより(クロック信号導体SCL,SCLHを第1電源接続Vssに接続するトランジスタ106a〜106cを用いて)他の局10a〜10eはクロックパルスを遅延させる。これは、他の局10a〜10eがデータを処理するのに要するのと同程度の時間を取り得るようにする。
通信の開始を望む(「マスター局」と呼ばれる)局10cは、バス12a,bにデータとしてヘッダを供給し、通信しようとする「スレーブ局」10a〜10eのアドレスと、バスにデータを書込むのはマスター局かスレーブ局かを示すデータのビット(読取り/書込みビット)を後続させる。各局10a〜10eは、スパイクのようなノイズを除去するための入力フィルタ(図示せず)を介してバス12a,12bからデータ信号及びクロック信号を受信する。各局10a〜10eは、受信信号がそのアドレスを含んでいるか、読取りもしくは書込みを必要とするかを判定して、引続き、通信への参加を開始する。
ついで、マスター局10c及びスレーブ局10a〜10eのいずれかがバス12a,bにデータを供給する。このデータ交換の後に、マスター局10cは、他のスレーブ局10a〜10eとのデータ交換のための読取り/書込みビットを伴ったスレーブ局10a〜10eの他のアドレスが後続する更新開始条件を発生させる。最後に、マスター局は、クロック信号導体SCL,SCLHの電位が第2電源電位レベルVdd1,Vdd2に留まっている時点で、データ信号導体SDA,SDAHの電位を第1電源電位Vssから第2電源電位Vdd1,Vdd2に引寄せることにより、いわゆる「停止条件」を発生させる。
12Cプロトコルでは、連続8ビットのユニットでデータが伝達される。各ユニットには、そのデータを受信する各局10a〜10eが、データ信号導体SDA,SDAHの電位を第1電源電位に引寄せて、クロック信号導体SCL,SCLHの電位を第2電源電位Vdd1,Vdd2に引寄せさせることにより、受信を認める承認ビットが後続する。受信局100a〜100eがこのユニットを見失い、もしくは、処理し得なかった場合には受信局は、データ信号導体SDA,SDAHの電位を、承認ビット用クロック信号パルスの期間に、第2電源Vdd1,Vdd2に引寄せられたままにしておく。これに応じて、このユニットを送信する局100a〜100eは、例えば、伝送を再度試み、もしくは、伝送を中断する。
複数の局10a〜10eが、開始条件及び引続くデータを発生させることにより、マスター局になろうとすることがある。かかる局10a〜10eがバス12a,bの話中(開示条件が伝送されて、引続く停止条件がまだ伝送されていない)に気付いた場合には、バス12a,bが静止するまで待機する。これは、2極10a〜10eがほぼ同時に開始条件を発生させる可能性を残す。この問題を解決するためには、各局10a〜10eがデータ信号導体SDA,SDAHの電位を監視する。データ信号導体の電位が第2電源電位Vdd1,Vdd2に引寄せられるのを許すために、トランジスタ106a〜106cを非導通のままに各局10a〜10eがしている時点で、(承認ビットを除く)任意のクロツクパルスの期間中に、この電位が第1電源電位Vssに引寄せられる場合には、各局10a〜10eは、他の局10a〜10eもマスター局になろうとしている、と結論して、次の停止条件の後まで(勿論アドレスされた場合を除き)伝送を中止する。この過程は、アービトレーションと呼ばれ、伝送を中止した各局10a〜10eは、アービトレーションを失ったと呼ばれる。
動作の第2モード(「高速モード」)では、第1区分12aのクロック信号導体SCLHの電位を第2電源接続Vdd1に引寄せる速度を活動的に増大させるために、切換え可能の電流源108,147が使用される。これは、プッシュ・プル段を形成して、クロック信号の立上りエッジと立下りエッジとの両方を発生させるために、トランジスタのような素子を活動的に接続するとともに、後続の反対エッジより前に再び切離す。これは、第1モードにおけるワイヤード・ロジック駆動とは対照的であり、クロック信号の一方のエッジのみを積極的に発生させ、他の局がクロック信号導体SCLを駆動しない場合には、抵抗Rpを介して充電することにより他方のエッジを発生させる。
第1モードでは、クロック信号の周波数が典型的には毎秒400キロビット以下であり、第2モードでは、クロック信号の周波数が毎秒3.4メガビットまで上昇し得、すなわち、十分に毎秒400キロビット以上であり、通例、毎秒1メガビット以上とする。この第2動作モードに注目せずに(例えば、かかる高い周波数のフィルタ出力が得られる入力フィルタ(図示せず)を含めて)設計されている局10a〜10eを含む装置においてこの第2モードを可能にするのが本発明の目的である。本発明の他の目的は、この第2モードをアービトレーションと12Cプロトコルの承認過程とに組合わせることである。
図2には、第2の高速モードを用いたメッセージ伝達の信号波形を示す。時点tHまでに、バスの両区分12a,12bの導体SDA,SDAH,SCL,SCLHを用いたヘッダ・ビット1〜9が後続する開始条件Sにより、第1モード(従来の12C)でメッセージ伝達が開始される。アービトレーションは、第1モードにおけるヘッダの伝送期間中に行なわれ、したがって、アービトレーションモードとして役立つ。このアービトレーションは、高速モードで情報を交換したい各局10a〜10eが、アービトレーションを見失ったこと、もしくは、アービトレーションを見失ったことを他の局10a〜10eがすべて検出していることを確認するのに用いられる。これは、高速モードで伝送し得る装置の各局に独特のヘッダを割当てる(すなわち、独特のヘッダが各局毎に異なる)ことによって達成される。かかる独特のヘッダは、従来の12Cメッセージ伝達に用いるヘッダのいずれよりも低い(従来の12Cメッセージ伝達に用いたヘッダをバス12a,bに加える各局10a〜10eが、独特のヘッダをバス12a,bに加える各局10a〜10eに対するアービトレーションをつねに見失なう、という意味でより低い)値を有している。
独特のヘッダは、例えば、領域00001xxx内にある(伝送の順に、0は、データ信号導体SDA,SDAHを第1電源接続に接続するトランジスタ100a〜100eにより、データ信号導体SDA,SDAHが第1電源電位Vssに引寄せられることを示し、1は、トランジスタ100a〜100eを非導通のまま保持することを示し、「x」は特殊な局の独特の符号に特有のトランジスタ100a〜100eの状態を示す)。清浄な12Cヘッダは、最初の4ビット中に少なくとも一つの「1」ビットを有している。独特のヘッダのかかる選択は、ヘッダ00000xxxの付加的領域を許し、局10a〜10eによるその使用は、12Cから知られた、いわゆる一般的信号のような特殊な目的のために、独特のヘッダに打勝つ保証されたアービトレーションの勝利を許す。
各局10a〜10eは、例えば、通信の相手がかかる高速モードでは作用し得ないことが知られているが故に、高速モードでの通信を望んでいない場合における従来の12Cヘッダと、高速モードを使用したい場合におけるその独特のヘッダとのいずれを使用するのか、の選択権を有している。第1モード(従来の12C)によるヘッダの伝送は、アービトレーションへの参加を全局に許している。ヘッダには、承認されるべきではない承認ビットが随意的に後続する。
第2の高速モードでの通信を望んでいる局、例えば10cがアービトレーションを勝ち取ることによってマスター局となった場合には、時点tHで高速モードに切換わる。その時点tH以後には、そのマスター局はデータ伝送モードに入る。このモードでは、マスター局10cは、スレーブ局のアドレス(ビット1〜7)及び読取り/書込みビット(8)が後続する更新開始条件を伝送する。アドレスは、12Cバス用に規定されたとおりに拡大される。これには、承認ビット及びそれぞれ自身の承認ビットを伴った多数のデータ・ユニットが後続する。第2の高速もしくはデータ伝達モードでは、マスター局は、通常、クロック信号導体SCLHを第1電源接続Vssに接続するトランジスタ100cを非導通にするとともに、切換え可能電流源108を活性化して電流をクロック信号導体SCLHに供給することにより、クロック信号の立上りエッジを発生させる。これは、図2に、切換え可能電流源が活性化されず、立上りエッジが抵抗Rsによって起こされる場合に示される指数関数的に傾斜した立上りエッジの替わりに直線的立上りエッジを用いることによって示してある。
マスター局10cは、随意的に、データ・ユニットの各第1ビット毎にクロック信号導体SCLH上のクロック信号の立上りエッジで切換え可能電流源108を不活性のままにする。その場合に、クロック信号導体SCLHの電位は、第2電源接続Vdd1に接続された抵抗Rsを介する充電によって立上るまでにされる。これは、クロック信号導体SCLHを第1電源接続Vssに接続するトランジスタ106a〜106bを導通状態に保つことにより、クロック信号の立上りを遅らせることを、マスター局10eとの通信に参加するスレーブ局10a〜10bに許すことになる。マスター局は、クロック信号導体SCLHの電位が上昇した後にのみ、クロック信号パルスの発生を回復させる。したがって、スレーブ局10a〜10bは、次のデータ・ユニットの伝送を、そのデータ・ユニットの処理が容易になるまで遅らせることができる。
一つのスレーブ局10a,10bとのデータ交換を完了した後に、マスター局10cは、(点線で図示する)更新開始条件Sr*を発生させて、新たなスレーブ局のアドレスと、更なるデータ交換用の新たな読取り/書込みビットを後続させる。これは、任意の回数繰返すことができる。更新した開始条件Sr*の替わりに、マスター局は、メッセージ伝達の完了と更新したアービトレーションの容易さとを示す停止条件Pを発生させることができる。これは、第2の高速モード及び時点tFSにおける第1の従来の12Cモードへの復帰を終らせる。
ブリッジ局14は、第2の高速モードの期間中に、バスの第2区分12bを第1区分12aから分離させる。この目的で、制御回路148は、バス12a,b上の伝送を監視する。
図3には、制御回路148の動作のフローチャートを示す。初めに、制御回路148は、2電源電位Vdd1,Vdd2の最低のものを第1及び第2のトランジスタCBT、DBTの制御電極に供給して、かかるトランジスタCBT,DBTにデータ信号及びクロック信号をバス12a,bの一方の区分から他方の区分へとその逆とに通過させる。制御回路148は、第3のトランジスタDPTに第1電源電位Vssを供給して、非導通状態に保持する。その場合に、制御回路148は開始条件に対してバスを監視する。これは、フローチャートのステップ30によって表わされている。これは、制御回路148が開始条件を検出するまで継続する。ついで、制御回路148は第2ステップを実行して、開始条件に後続するメッセージのヘッダから、第2の高速モードによる伝送が行なわれているか否かを判定する。これは、高速モードの伝送を可能にする局10a〜10cに割当てられた独特のヘッダの任意の一つにそのヘッダが合致するか否かを判定することにより行なわれる。かかる独特のヘッダ群は隙間のない領域を形成するのが好ましい。その場合に、制御回路148は個々の独特のヘッダを蓄積する必要がなくなる。
そのヘッダが独特のヘッダの何れとも合致しない場合には、高速モードの伝送は行なわれず、制御回路148は、停止条件についてバスを監視する第3ステップ34を実行する。この停止条件に接すると、制御回路は第1ステップに戻る。
そのヘッダが独特のヘッダの何れかに合致した場合には、高速モードの伝送が行なわれ、制御回路は第4ステップ36を実行する。このステップでは、制御回路148は、2区分のデータ信号導体SDA,SDAHを接続する第1トランジスタDBTの制御電極の電位を第1電源レベルVssまで運び、第1トランジスタDBTを非導通状態にする。制御回路148は、第2電源電位の一つを第3トランジスタDPTに供給して、第3トランジスタDPTを導通状態にし、第2区分12bのデータ信号導体SDAを第1電源電位に接続する。ついで、制御回路148は、ヘッダ及び随意の承認ビットの後に、更新された開始条件に先立ち(その時点では、全局がアービトレーションの結果を受入れていることが確実である)、クロック信号導体SCL,SCLHの電位が上昇するまで待機し、ついで、制御回路148は、バスの2区分12a,12bのクロック信号導体SCL,SCLHの間に接続された第2トランジスタCBTの制御電極に第1電源電位Vssを供給する。
これは、バスの2区分12a,12bのクロック信号導体SCL,SCLHを互に分離する。
つぎに、制御回路148は、フローチャートの第5ステップ38を実行して、停止条件についてバスの第1区分を監視する。その停止条件に応じ、制御回路148は、第6ステップ39を実行して、第3トランジスタDPTを非導通状態にする。これは、バスの第2区分のデータ信号導体SDAの電位を上昇させて、停止条件をもバスの第2区分に発生させる。ついで、制御回路148は、二つの第2電源電位Vdd1,Vdd2のうちの最低のものを制御電極に供給することにより、第1トランジスタDBTを導通状態にする。第2トランジスタCBTの制御電極にも、二つの第2電源電位Vdd1,Vdd2のうちの最低のものを供給する。第6ステップ39の後に、制御回路148は、フローチャートの第1ステップ30に戻る。
このようにして、バスの第2区分12b上の信号は、アービトレーション後の12Cバスの状態に似ているが、バスの第1区分12a上のメッセージ伝送が完了した時点で停止条件に先行するデータは何もない。したがって、バスの第2区分12bからデータ信号及びクロック信号を受信する各局10d〜10eは、第1区分12aからの高い周波数の信号には曝されないが、静かではあるが使用中のバスに直面するので、かかる各局10d,10eは、バスの第1区分におけるメッセージが完了するまで、新たなメッセージを開始しようと試みることは許されない。
原理的には、ブリッジ局14は、バスの第1区分12aに亘ってメッセージの交換が行なわれている期間中に、第2区分12bを介して自身のデータを交換するために、バスの第2区分12bにも信号を供給すべきであり、ブリッジ局は、その期間中に第2区分でアービトレーションが行なわれるのを許すことさえ可能である。しかし、その場合に、ブリッジ局14は、両区分12a,12b間の接触を再建する前に、両区分ともに、停止条件の直後もしくは直前の状態に復帰していることを確かめなければならない。
制御回路148は、随意的に、バスの第2区分12bを監視することもできる。これは、バスの第1区分におけるメッセージが完了せず、バス相互間の接続が誤りの故に再建されない休止状態を打破し得るようにするうえで有利である。バスの第2区分12bに接続されている各局10d,10eは、かかる休止状態を検出するための番犬の役を果たすことができ、開始条件の後の所定の番犬期間内に停止条件が検出されなかった場合には、バスの第2区分12bに接続された局は、バスの第2区分12bのクロック信号導体SCLの電位を複数回(1回もしくはそれ以上)引下げることにより、解散信号を発生させることができる。制御回路148は、随意に、バスの第2区分12bのクロック信号導体SCLの電位の結果として生ずる沈下を検出し、それに応じ、初期状態に復帰して(ステップ30)、制御回路148は、二つの第2電源電位Vdd1,Vdd2のうちの最低のものを第1及び第2のトランジスタCBT,DBTの制御電極に供給し、データ信号及びクロック信号を、バス12a,bの一方の区分から他方の区分へ、及び、その逆に通過させる。電位沈下の検出に応じ、制御回路148は、第3トランジスタDPTにも第1電源電位Vssを供給して、非導通状態に保持する。これは、休止状態に追込まれた局をいずれもリセットするために、バスの両区分12a,12bに信号(例えば停止条件)を強制することを各局10d,10eに許すことになる。
図1において、ブリッジ局は、他の任意の局、例えば10cと同様に、バスの第1区分12aに対する正常なインターフェースも備えている。これは、正常な局10a〜10cとして作用することをブリッジ局14に許す。各局10a〜10cは、それぞれ別個のパッケージに包含することができる。その場合には、ブリッジ局と正常な局との機能が単一のICパッケージ内で組合わされ、バス12a,bへの接続用に4本のピン(SDA,SDAH,SCL,SCLH)を必要とする。かかるピン群の使用は、プログラム可能にすることができるので、適切にプログラムすることにより、そのICパッケージがブリッジ局として用いられない場合には、第2区分12bへの接続に用いられるピンSDA,SCLを他の目的に用いることもできる。これは、a*の印を付した2本のピンが、かかる(任意の)他の目的に用いられるが、バス接続SDA,SDAHとしても役立つようにした局の一つ10cについてそのとおりとなる。
勿論、第2の高速モードを取扱い得る局が装置内に存在している場合には、ブリッジ局は全然必要ではなく、バスの第2区分12bは省略され、その場には、バスの第2区分12b用の接続は、他の目的に同様にうまく使用することができる。
図1に示すように、切換え可能の電流源は、第1区分12aのデータ信号導体SDA用には用いられないが、その替わりに、引上げ抵抗Rpがその導体の電位を引上げるのに用いられる。これは、データ信号はクロック信号の半分だけの周波数を有する必要があるので、切換え可能の電流源108によって発生した急速クロック信号と組合わせることができる。より高い速度については、勿論、切換え可能の電流源を、クロック信号に対するのと全く同様に、データ信号に対して用いることができる。しかしながら、これは、駆動の衝突を避けるために、もっと正確なタイミングを必要とする。
図4には、本発明の代替実施例による装置を示す。この装置は、多数の局40a〜40fを含んでいる。かかる局40a〜40fは、それぞれのクロック信号導体SCLm及びSCLkを含んだ2区分を含む通信バスを介して相互に接続されている。データ信号導体SDAはかかる局により分担されている。その上に、この装置は、電源電圧Vdd用の給電導体42を含んでいる。給電導電42は、それぞれの抵抗Rpを介し、データ信号導体SDA及び2本のクロック信号導体SCLk,SCLmに結合している。二つの局40a,40bは、データ信号導体SDA及びクロック信号導体SCLk,SCLmに接続されたように示されている。他の二つの局40e,40fは、データ信号導体SDA及び他の1本のクロック信号導体SCLkに接続されたように示されている。残りの2局40c,40dは、データ信号導体SDA並びに両方のクロック信号導体SCLm及びSCLkに接続されたように示されている。例として、この装置は、印刷回路基板を含むことができ、その基板上には、データ信号導体SDA及び2本のクロック信号導体SCLm,SCLkが導体トラックとして実現されており、各局40a〜40fは、その印刷回路基板に装架されて、データ信号導体SDA及びクロック信号導体SCLm,SCLkの幾つかに電気的に接続された個々の集積回路にそれぞれ対応している。
動作時に、情報は、バスSDA,SCLk,SCLmを介して各局間に伝達される。情報伝達は、データ信号導体SDA及び1本のクロック信号導体SCLよりなるバス用にフィリップスデータブックIC12aに記載された12Cバス規格の拡張に従って実施される。情報伝達の期間中に、情報のビットはデータ信号導体SDAに載せられ、その価値は関連したクロック信号導体SCLk,SCLmの電位を高くすることにより信号化される。情報の次のビットの準備には、クロック信号導体SCLk,SCLmの電位を再び低くする。引続き、次のビットを用いて過程が繰返される。情報の伝達は、低速度(例えば、毎秒100キロ乃至400キロのクロックパルスのクロック周波数による)で行なうことができ、その場合には、クロック信号は、少なくとも第1クロック信号導体SCLkを介して提供される。情報は、高速度(例えば、毎秒4メガのクロックパルス)でも提供することができ、その場合には、クロック信号は、第2クロック信号導体SCLmを介して提供されるが、第1クロック信号導体SCLkを介しては提供されない。高いクロック速度では動作し得ない局40c,40dは、したがって、高速度クロック信号には曝されない。
メッセージの終端で、バスの制御を受持つマスター局(例えば、40c,40d)は、少なくとも第1クロック信号導体SCLk(及び、全部の局が第1クロック信号導体SCLkに接続されているのではない場合には、第2クロック信号導体SCLm)を用いてメッセージの終端を合図する。したがって、全部の局、すなわち、高いクロック速度では動作し得ない局40e,40fも、そのメッセージ自身の情報内容が高いクロック速度を用いて伝送される場合でさえ、メッセージの終端を検出することができる。
図5には、バスSDA,SCLm,SCLkを介したメッセージ交換の実施例のタイミング図を示す。メッセージ交換は、メッセージの開始信号50が伝送され、要すれば、潜在的に異なるマスター局相互間のアービトレーション用信号52も伝送される期間で始まる。開始信号50は、全局40a〜40fを目指したものであり、したがって、少なくとも第1クロック信号導体SCLkを用いて伝送され、局40e,40fが第2クロック信号導体SCLmのみに接続されている場合にも、そのクロック信号導体SCLmを介して伝送される。
開始信号としては、いわゆる「開始条件」50が用いられ、これは、二つのクロック信号導体SCLm,SCLkの電位がともに高く、すなわち、通常は、データ信号導体SDAが有効データを高くしていることを合図するレベルにある間(もしくは、少なくとも、クロック信号導体が全局40a〜40fに接続されている場合に第1クロック信号導体SCLkの電位が高くなるとき)に、マスター局(例えば40c,40d)が起したデータ信号導体SDAの電位のレベル転移である。メッセージを開始するマスター局(例えば40c,40d)は、低電位電源端子とクロック信号導体SCLm,SCLkとの間に低インピーダンス通路を設けることによってレベル転移を起す。
開始条件は、アービトレーション過程の始端である。開始条件は、他の局によって検出される。その検出結果として、開始条件を送出していない任意の他のマスター局(例えば、40c,40d)は、(遅れて書かれるべき)停止条件が検出されるまで、メッセージの開始を控えることになる。開始条件を伝送するマスター局は、他のマスター局(例えば40e,40d)が、ほぼ同時に、開始条件を送信したか否かを検出することができないので、バスの制御を要求する唯一のマスター局(例えば40e,40d)であることを確かめ得ない。
アービトレーション過程は、バスの制御を要求する任意のマスター局40c,40dが送信した、8データビットを備えるコード52の伝送によって継続される。その目的で、8クロック・パルスが、両方のクロック信号導体上(もしくは、そのクロック信号導体が全局40a〜40fに接続されている場合に高くなる第1クロック信号導体上)に発生する。かかるクロック・パルスを発生させるためには、各局は、バスのワイヤード・ロジック動作を使用し、能動プッシュプルは使用しない。これは、データの処理に十分な時間を得るためにクロックパルスを遅らせることを任意の局に許すことになる。
開始条件を送出して、アービトレーションに参加し続ける各マスター局(例えば40c,40d)は、クロック信号導体SCLk,SCLmの電位を引下げて、クロックパルスを発生させる。かかる各マスター局(例えば40c,40d)は、クロック信号導体の電位が引下げられている期間中に、そのコードに従って、データ信号導体SDAの相互間に低インピーダンスもしくは高インピーダンスの通路を設けるための選択により、そのコードのビット群をデータ信号導体SDA上に順次に送出する。低インピーダンスの通路を設けずに、データ信号導体SDAの電位が引下げられていることを検出した任意のマスター局は、アービトレーションが失敗したと結論して、停止条件を検出するまで、クロック・パルス及びデータの送信を中止する。
少なくとも一つのマスター局(例えば40c,40d)は、高いクロック速度(例えば毎秒4メガビット)で情報を伝達することができる。マスター局(例えば、40c,40d)のコードは、そのマスター局それぞれのコードが独特であるので、かかるマスター局は、いずれも、8ビットの後のデータとして、そのコードの送信を中止していなければ、アービトレーションに勝ったと確信し得るように選定される。
高いクロック速度で情報を伝送し得るマスター局(例えば40c,40d)は、アービトレーションを勝ち得た場合、及び、高いクロック速度でも情報を伝達し得るスレーブ局(40a〜40f)に情報を伝達したい場合には、高いクロック速度に切換えることができる。その場合に、マスター局(例えば40c,40d)は、時点tmで高速モードに切換える。高速モードでは、マスター局(例えば40c,40d)は、第2クロック信号導体SCLmを介するが第1クロック信号導体SCLkは介さずに、高速度でクロックパルス列を送信する。高速モードでは、マスター局(例えば40c,40d)は、第1クロック信号導体SCLkの電位を低レベル、すなわち、データ信号導体SDA上には有効データが存在しないことを示すレベルに保持する。
図5の実施例では、第2クロック信号導体SCLmの電位が高いときにおけるデータ信号導体SDAの電位のレベル転移として設けられた更新開示条件で、高速モードの伝送が始まる。更新開始条件には、第2クロック信号導体SCLm上にクロックパルス列を形成して、順次のクロックパルス列の高レベル期間にスレーブ・アドレスの順次のビット列を供給することにより、マスター局が発生させたスレーブ局(例えば40e,40f)のスレーブアドレスの伝送が後続する。
高速度で情報を伝達し得るスレーブ局(例えば40e,40f)は、送信されたアドレスを監視し、自局のアドレスを検出したスレーブ局は、情報伝達への参加を開始する。伝達は、マスター局(例えば40c,40d)からスレーブ局(例えば40e,40f)へ、もしくは、その逆に、プッシュ・プルで駆動し得る第2クロック信号導体SCLmのみを使用することを除いて、12C仕様に規定されているとおりに行なわれる。
マスター局(例えば40c,40d)は、終了すると、(時点tkで)高速モードから切換え、停止条件56によりメッセージの終端を合図する。停止条件56は、両クロック信号導体SCLm,SCLkの電位が高い、すなわち、通例、有効データを示すレベルにある場合(全局が第1クロック信号導体SCLkに接続されてそのクロック信号導体上の高レベルが十分である場合)におけるデータ信号導体SDA上のレベル転移を含んでいる。停止条件の期間中におけるデータ信号導体上のレベル転移は、開始条件50の期間中におけるものとは反対になる。
全局40a〜40fが停止条件56を検出する。その後に、マスター局40a〜40fは、バスの制御を再び行なうよう自由に試みることができ、スレーブ局40a〜40fは、自局が情報伝達に含まれるべくアドレスされているか否かを検出するために新たなメッセージについてバスを監視する。
マスター局40a〜40fがバスの制御を獲得している場合に、例えば、情報伝達に含まれたスレーブ局が低速度でしか情報を伝達し得ず、高速度(例えば1メガヘルツ以上、例えば毎秒4メガビット)では伝達しえない故に、あるいは、マスター局自身が低速度のみ可能であるが故に、低いクロック速度(例えば1メガヘルツ以下、毎秒100乃至400キロビット)での情報伝達を選ぶことがある。その場合に、マスター局40a〜40fは、スレーブ・アドレス及び伝達すべき任意の情報を、基本的には12Cに特定されているとおりに、規定するクロックパルス列を通過させるのに第1クロック信号導体SCLkを用いる。
最初の開始条件50と停止条件56との間で、バスの制御権を得ているマスター局40a〜40fは、バスの制御に対するアービトレーションに新たに参加する必要なしに、スレーブ局アドレスの伝送及び情報伝達が後続する追加の開始条件を任意個数発生させることができる。追加の開始条件に後続する情報伝達が低速度であるべきか、高速度であるべきかに応じて、第1クロック信号導体SCLkもしくは第2クロック信号導体SCLmの電位は、追加の開始条件の期間中、高レベルに保持される。したがって、高速伝達と低速伝達との任意の組合わせを一つのメッセージに用いることができる。
クロック信号導体SCLkもしくはSCLmの一方のみを監視している局40a〜40fは監視していない方のクロック信号導体SCLkもしくはSCLmを含むアドレス探しや情報伝達は認めないであろう。かかる局は、停止条件56を受信するまで、関連したアドレスや情報について待機したままになる。
二つ以上の異なるクロック速度が用いられるべき場合に、最低速度のみで、もしくは、最低及び中位の速度のみで、あるいは、より多くの速度で情報を伝達し得る局については、特殊な速度、最初の開始条件、任意のアービトレーション及び最低速度のみを含んだ停止条件に対し、原理的には、それぞれ相対応したより多くのクロック信号導体を使用することができる。
図4からは、高速情報伝達が可能なマスター局(例えば40c,40d)は、メッセージの開始を全局40a〜40fに合図し得るようにし、アービトレーションし、さらに、他の全局40a〜40fに情報を伝達し得るようにするために、クロック信号導体の全部に接続を有していることが判る。低速情報伝達のみが可能の局40c,40dは、第1クロック信号導体SCLkのみに接続されている。かかる局には、低速度のみで情報を伝達し得るマスター局が含まれる。高速情報伝達が可能で、バスの制御については争う必要がなく、高速情報伝達が可能のマスター局とのみ通信する必要があるスレーブ局40a,40bは、第2クロック信号導体SCLmのみに接続される必要がある。
図6には、バスSDA,SCLm,SCLkに対するインターフェースを備えたマスター局60の実施例を示す。マスター局60は、制御/機能ユニット61を含んでいる。マスター局60は、さらに、二つの電源接続(Vdd及びVss)間に直列に結合したチャネルを有するPMOSトランジスタ67及びNMOSトランジスタ66を備えた第1プッシュ−プル段を含んでいる。制御/機能ユニット61は、PMOSトランジスタ67及びNMOSトランジスタ66の各ゲートに対する結合を有している。PMOSトランジスタ67とNMOSトランジスタ66との間の節点は、データ信号導体SDA及び制御/機能ユニット61の入力端に結合している。
マスター局60は、さらに、二つの電源接続の間に直列に結合した各チャネルを有するPMOSトランジスタ64及びNMOSトランジスタ63を備えた第2プッシュ−プル段を含んでいる。制御/機能ユニット61は、PMOSトランジスタ64及びNMOSトランジスタ63の各ゲートに対する結合を有している。PMOSトランジスタ64とNMOSトランジスタ63との間の節点は、高速クロック用第2クロック信号導体SCLm及び制御/機能ユニット61に結合している。
マスター局60は、第1クロック信号導体SCLkと第2クロック信号導体SCLmとの間に結合したチャネルを有するNMOS通過トランジスタ65を含んでいる。通過トランジスタ65のゲートは、制御/機能ユニット61に結合している。
マスター局60は、第1クロック信号導体SCLkと第2クロック信号導体SCLmとの間に結合したチャネルを有するNMOS通過トランジスタ65を含んでいる。通過トランジスタ65のゲートは、制御/機能ユニット61に結合している。
動作時に、制御/機能ユニット61は、バスSDA,SCLm,SCLkを監視して、メッセージが送出されつつあるか、バスSDA,SCLm,SCLkの制御の獲得の試みが許されているかを検出する。マスター局60がメッセージの送出を望み、バスSDA,SDLm,SCLkの制御の獲得が許されている場合には、第1プッシュ−プル段のNMOSトランジスタ66を導通状態にして、データ信号導体SDAの電位を引下げることにより、開始条件を合図する。第1プッシュ−プル段のPMOSトランジスタ67は非導通状態に保たれる。第2プッシュ−プル段のトランジスタ63,64が非導通状態に保たれ、引下げトランジスタ62も非導通状態に保たれるので、クロック信号導体SCLk,SCLm上の電位は、かかる導体SCLk,SCLmに結合したプッシュ−プル抵抗によって高く保つことができる。制御/機能ユニット61は、通過トランジスタ65を導通状態に保つことができる。ついで、アービトレーション期間中に、制御/機能61は、第2プッシュ−プル段のNMOSトランジスタ63及び引下げトランジスタ62を用いて、両クロック信号導体SCLm,SCLk上にクロックパルス列を発生させる。第1プッシュ−プル段のNMOSトランジスタ66は、マスター局60のコードをデータ信号導体SDA上に置くために用いられる。第1及び第2のプッシュ−プル・トランジスタ段におけるPMOSトランジスタ64,67は、この時点では非導通状態に保持される。
アービトレーションの期間中に、制御/機能ユニット61は、バスSDA,SCLk、SCLmを監視して、マスター局60がバスの制御を獲得しているか否かを検出する。
これが起っており、マスター局が高速クロックで、バスを介し、情報を伝達する必要がある場合には、制御/機能ユニット61は、通過トランジスタ62を非導通状態にし、引下げトランジスタ62を非導通状態にする。
次いで、制御/機能ユニットは、第2プッシュ−プル段のNMOSトランジスタ63及びPMOSトランジスタ64の両方を用いて、第2クロック信号導体SCLmを介し、クロック・パルス列の送出を開始する。両トランジスタ63,64の使用は、NMOSトランジスタ63のみと引下げトランジスタとを用いたときに得られるのより短いクロックパルス列の発生を可能にする。PMOSトランジスタ64の使用は、そのマスター局が一旦アービトレーション期間を終えてしまうと、他の局は第2クロック信号導体SCLmの電位を引下げないことを、マスター局60が確実に知っているから許される。マスター局がスレーブ局に情報を伝送する場合に、ビット列は、第1プッシュ−プル段の両トランジスタ66,67を用いてデータ信号導体SDAに書込まれる。これは、第2プッシュ−プル段の使用と同じ理由で許され、伝送をより速くもする。スレーブ局がマスター局に情報を伝送する場合に、スレーブ局は、マスター局と同じプッシュ−プル段を用いることができる。
データ信号導体上の電位変化の周波数は、クロック信号導体上のものの半分だけにする必要がある。したがって、プッシュ−プル段をデータ信号導体の駆動に用いることより、マスター局が、クロック信号導体SCLmの駆動に、プッシュ−プル段を用いることの方が、最高速度に対しては、より重要である。クロック信号導体は、高速度では分離されるので、マスター局のクロック出力の容量性負荷が減少して、クロック信号の速度が高くなり得る。データ信号導体SDA上の信号がより緩慢に変化するので、データ信号導体SDAの容量性負荷の同様な減少は必要でなく、したがって、データ信号導体は非分離のまま保持し得る。しかしながら、データ信号導体上の高い周波数の転移に基づく低速局によるエラー発生のリスクを減少させるためには、データ信号導体SDAを2区分に分離し、一方の区分は一方のクロック信号導体SCLkのみに接続された局に接続され、他方の区分はその他の局に接続されるようにすることができる。二つの区分の間にはブリッジ局が挟まれて、高速度伝送が起り得ることをブリッジ局が検出したか否かに応じ、かかる二つの区分を相互に分離し、もしくは接続する。
8ビット毎の後に、受信局は、かかる8ビットの受信を認めることが許される。その目的で、マスター局は、その都度、9番目のクロック・パルスを第2クロック信号導体SCLm上に載せる。受信局は、9番目のクロックパルスの期間中、データ信号導体SDA上の電位を低く保つことによって承認する。実施例では、マスター局60は、承認が与えられていない場合にも、データ信号導体SDAの比較的低速のプッシュ−プル動作を斟酌することができ、その場合に、マスター局60は、8番目と9番目とのクロックパルスの間の予備承認期間を他のクロックパルス相互間の期間より長くする。この予備承認期間は、他の期間長の少なくとも2倍にするのが好ましく、これは、8クロックパルス列と9番目のクロックパルスとの間のクロックパルスを跳ばすことにより、容易に実現することができる。
図6に示したとおりのマスター局は、低速伝送のみ可能の局のみ、もしくは、高速伝送の可能の局のみを備えた装置にも用いることができ、その場合には、第1クロック信号導体SCLkもしくは第2クロック信号導体SCLmが装置からそれぞれ省略されるのが一般である。
【図面の簡単な説明】
図1は、本発明による装置を示すブロック線図である。
図2は、メッセージ伝達の例を示す信号波形図である。
図3は、制御回路の動作を示すフローチャートである。
図4は、本発明の他の実施例の装置を示すブロック線図である。
図5は、メッセージ伝達の他の例を示す信号波形図である。
図6は、マスター局の例を示すブロック線図である。
Claims (11)
- 複数の局と、
信号プロトコルを満足するメッセージを交換するために前記局に相互接続し、前記メッセージが、順次分割多重化したヘッダ信号、内容信号及び前記メッセージの完了を示す信号を有し、第1及び第2区分を具えるバスと、
前記第1及び第2区分に相互接続するブリッジ局とを具える電子装置において、
前記局のうちの少なくとも一つが、前記ヘッダ信号によって前記ヘッダ信号より相対的に高いクロック速度での送信の表示を付与した後に前記相対的に高いクロック速度で前記内容信号を送信するように配置され、前記内容信号を有するメッセージを前記相対的に高いクロック速度で受信することができる局の副群が、前記第1区分を通じて前記バスに接続され、前記ブリッジ局が、前記第1及び第2区分間で前記ヘッダ信号を通過させ、前記表示の検出に応答して、前記バスの第2区分の前記内容信号を、前記内容信号に依存しない置換信号に置き換え、かつ、前記メッセージの完了を示す信号に応答して、前記第1及び第2区分間の信号の通過を再開し、前記ヘッダ信号、前記置換信号、及び前記再開後の通過信号が、ともに、前記相対的に高いクロック速度より相対的に低いクロック速度で前記信号プロトコルを満足するように配置されたことを特徴とする電子装置。 - 前記局が、バス・アクセス権のアービトレーションにヘッダを用いるように配置されたことを特徴とする請求項1記載の電子装置。
- 前記局が、少なくとも前記ヘッダ信号中にワイヤード・ロジック関数として前記バス上に集合的に信号を設定するように配置され、前記ブリッジ局が、前記ヘッダ信号の送信中及び前記再開後に、前記バスの第1区分で設定されたワイヤード・ロジック結果を前記バスの第2区分に通過するとともに前記バスの第2区分で設定されたワイヤード・ロジック結果を前記バスの第1区分に通過させ、前記ブリッジ局が、前記第2区分の置換信号を駆動するために前記第2区分に対するワイヤード・ロジック駆動信号を発生することを特徴とする請求項1又は2記載の電子装置。
- 前記第1区分が第1及び第2信号導体を具え、前記第2区分が第3及び第4信号導体を具え、前記信号プロトコルが、特定の論理レベルを有する第2及び第4信号導体の電位による第1及び第3信号導体の電位の第1レベルから第2レベルへの論理遷移によって前記メッセージの完了が示されることを要求し、前記ブリッジ局が、前記第1局の内容信号の送信中に前記第3及び第4信号導体を前記第1レベル及び特定のレベルにそれぞれ保持し、前記ブリッジ局が、前記特定のレベルの第2信号導体の電位によって、前記第1信号導体の第1レベルから第2レベルへの電位の論理遷移の検出に応答して前記第3信号導体の電位を第1レベルから第2レベルにすることを特徴とする請求項1,2又は3記載の電子装置。
- 前記第3及び第4信号導体のうちの少なくとも一方の電位が、前記置換信号の送信中に前記局の他の副群によって影響が及ぼされうるワイヤード・ロジック関数によって設定され、前記ブリッジ局が、前記第3及び第4信号導体のうちの少なくとも一方をモニタし、前記ブリッジ局が、前記第3及び第4信号導体のうちの少なくとも一方の前記電位の遷移の検出に応答して前記第1及び第2区分間の信号の通過を再開することを特徴とする請求項4記載の電子装置。
- 前記局の少なくとも一つが、ワイヤード・ロジック駆動回路と、前記バスの第1区分を駆動するプッシュプル駆動回路と、前記局の少なくとも一つが、前記ヘッダ信号の送信中及び前記メッセージの完了を示す信号の送信後に前記ワイヤード・ロジック駆動回路によって前記第1区分を駆動し、前記局の少なくとも一つが、前記内容信号の送信中に前記プッシュプル駆動回路によって前記第1区分を駆動することを特徴とする請求項1記載の電子装置。
- 前記第1区分がクロック信号導体を具え、前記局の少なくとも一つが、前記ヘッダ信号の送信中及び前記メッセージの完了を表す信号の送信後に前記ワイヤード・ロジック駆動回路によって前記駆動信号導体を駆動し、前記局の少なくとも一つが、前記内容信号の送信中に前記プッシュプル駆動回路によって前記クロック信号導体を駆動することを特徴とする請求項1記載の電子装置。
- 前記局の少なくとも一つが、前記相対的に高いクロック速度の有無に応じた伝送を表す少なくとも2タイプのヘッダ信号を伝送することができ、前記ブリッジ局が、前記相対的に高いクロック速度なしの伝送を表すヘッダ信号のタイプに応答して前記第1及び第2区分間で信号の通過を継続することを特徴とする請求項1記載の電子装置。
- 前記局の少なくとも一つが、前記ヘッダ信号に続くとともに前記内容信号に先行するアドレス信号を前記相対的に高いクロック速度で送信するように配置され、前記副群の局の特定のものの各々が、前記アドレス信号が前記局の特定のもののそれ自体のアドレスに整合するか否かに応答して選択的に前記メッセージに応答することを特徴とする請求項1記載の電子装置。
- 前記局の少なくとも一つが、前記内容信号に続くとともに前記メッセージの完了の信号表示に先行する他の内容信号に先行する他のアドレス信号を送信するように配置され、前記他のアドレス信号及び前記他の内容信号が、前記相対的に高いクロック速度で送信され、前記副群の局の特定のものの各々が、前記他のアドレス信号が前記局の特定のもののそれ自体のアドレスに整合するか否かに応じて選択的に前記他の内容信号に応答し、前記ブリッジ局が、前記他のアドレス信号及び前記他の内容信号の送信中に前記置換信号を前記第2区分で維持することを特徴とする請求項9記載の電子装置。
- 請求項1から10のうちのいずれか1項に記載の電子装置のブリッジ局として用いるために配置された、第1及び第2区分と接続したブリッジ局。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP97200250.5 | 1997-01-30 | ||
EP97200250 | 1997-01-30 | ||
PCT/IB1998/000041 WO1998034376A2 (en) | 1997-01-30 | 1998-01-12 | Communications bus using different transmission rates |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000508866A JP2000508866A (ja) | 2000-07-11 |
JP2000508866A5 JP2000508866A5 (ja) | 2005-09-08 |
JP3987583B2 true JP3987583B2 (ja) | 2007-10-10 |
Family
ID=8227968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52918198A Expired - Fee Related JP3987583B2 (ja) | 1997-01-30 | 1998-01-12 | 互いに異なる伝送率を用いた通信バス |
Country Status (8)
Country | Link |
---|---|
US (1) | US6038623A (ja) |
EP (1) | EP0900493B1 (ja) |
JP (1) | JP3987583B2 (ja) |
KR (1) | KR100464467B1 (ja) |
CN (1) | CN1123162C (ja) |
DE (1) | DE69830823T2 (ja) |
TW (1) | TW362178B (ja) |
WO (1) | WO1998034376A2 (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW468110B (en) * | 1998-05-04 | 2001-12-11 | Koninkl Philips Electronics Nv | Electronic apparatus with a bus |
US6532506B1 (en) * | 1998-08-12 | 2003-03-11 | Intel Corporation | Communicating with devices over a bus and negotiating the transfer rate over the same |
US6188255B1 (en) | 1998-09-28 | 2001-02-13 | Cypress Semiconductor Corp. | Configurable clock generator |
US6145036A (en) * | 1998-09-30 | 2000-11-07 | International Business Machines Corp. | Polling of failed devices on an I2 C bus |
US6175887B1 (en) * | 1998-10-21 | 2001-01-16 | Sun Microsystems, Inc. | Deterministic arbitration of a serial bus using arbitration addresses |
US6361440B1 (en) * | 1999-02-04 | 2002-03-26 | Namco Ltd. | Game system, game machine, game data distribution machine, network system and information storage medium |
US6191660B1 (en) | 1999-03-24 | 2001-02-20 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
US6753739B1 (en) | 1999-03-24 | 2004-06-22 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
US6407641B1 (en) | 2000-02-23 | 2002-06-18 | Cypress Semiconductor Corp. | Auto-locking oscillator for data communications |
US6297705B1 (en) | 2000-02-23 | 2001-10-02 | Cypress Semiconductor Corp. | Circuit for locking an oscillator to a data stream |
US6946920B1 (en) | 2000-02-23 | 2005-09-20 | Cypress Semiconductor Corp. | Circuit for locking an oscillator to a data stream |
US6501815B1 (en) | 2000-06-30 | 2002-12-31 | Cypress Semiconductor Corp. | Loadable divide-by-N with fixed duty cycle |
US6742071B1 (en) | 2000-07-25 | 2004-05-25 | Cypress Semiconductor Corp. | Real-time I/O processor used to implement bus interface protocols |
US6591322B1 (en) * | 2000-08-01 | 2003-07-08 | Sun Microsystems, Inc. | Method and apparatus for connecting single master devices to a multimaster wired-and bus environment |
US7093151B1 (en) | 2000-09-22 | 2006-08-15 | Cypress Semiconductor Corp. | Circuit and method for providing a precise clock for data communications |
US6874052B1 (en) * | 2000-09-29 | 2005-03-29 | Lucent Technologies Inc. | Expansion bridge apparatus and method for an I2C bus |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US6725320B1 (en) * | 2001-02-08 | 2004-04-20 | International Business Machines Corporation | I2C bus switching devices interspersed between I2C devices |
US6813672B1 (en) | 2001-02-23 | 2004-11-02 | Cypress Semiconductor Corp. | EMC enhancement for differential devices |
US6760872B2 (en) | 2001-03-19 | 2004-07-06 | Cypress Semiconductor Corp. | Configurable and memory architecture independent memory built-in self test |
US6931465B1 (en) | 2001-03-31 | 2005-08-16 | Cypress Semiconductor Corp. | Intelligent, extensible SIE peripheral device |
US6772251B1 (en) | 2001-05-04 | 2004-08-03 | Cypress Semiconductor Corporation | Bit interleaved data serial interface |
US6842806B2 (en) | 2001-05-29 | 2005-01-11 | Sun Microsystems, Inc. | Method and apparatus for interconnecting wired-AND buses |
WO2002097642A1 (en) * | 2001-05-29 | 2002-12-05 | Sun Microsystems, Inc. | Method and apparatus for constructing and configuring multiple segment wired-and bus systems |
US6625782B1 (en) | 2001-08-13 | 2003-09-23 | Cypress Semiconductor Corp. | Software structure methodology description of programmable phase-locked loop die and device presentation techniques |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US6559726B1 (en) | 2001-10-31 | 2003-05-06 | Cypress Semiconductor Corp. | Multi-modulus counter in modulated frequency synthesis |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
ITTO20011082A1 (it) * | 2001-11-19 | 2003-05-19 | Telecom Italia Lab Spa | Procedimento per controllare la funzionalita' di una rete cdn, relativo sistema e prodotto informatico. |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US6857040B2 (en) * | 2001-12-05 | 2005-02-15 | Hewlett-Packard Development Company, L.P. | Bi-directional bus bridge in which multiple devices can assert bus concurrently |
US20040255070A1 (en) * | 2003-06-12 | 2004-12-16 | Larson Thane M. | Inter-integrated circuit router for supporting independent transmission rates |
US7231474B1 (en) | 2004-06-01 | 2007-06-12 | Advanced Micro Devices, Inc. | Serial interface having a read temperature command |
US7095250B1 (en) | 2004-12-21 | 2006-08-22 | Analog Devices, Inc. | Single wire bus communication system with method for handling simultaneous responses from multiple clients |
US7809973B2 (en) | 2005-11-16 | 2010-10-05 | Cypress Semiconductor Corporation | Spread spectrum clock for USB |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8035401B2 (en) | 2007-04-18 | 2011-10-11 | Cypress Semiconductor Corporation | Self-calibrating driver for charging a capacitive load to a desired voltage |
US7966438B2 (en) * | 2007-09-27 | 2011-06-21 | Honeywell International Inc. | Two-wire communications bus system |
DE102011100212A1 (de) * | 2011-05-02 | 2012-11-08 | GM Global Technology Operations LLC (n. d. Gesetzen des Staates Delaware) | Sende-Empfangsvorrichtung und Verfahren zum Senden und Empfangen von Daten |
TWI502370B (zh) * | 2012-06-14 | 2015-10-01 | Acer Inc | 電子系統、從屬電子裝置與信號傳輸方法 |
CN103856199B (zh) * | 2012-11-28 | 2017-02-08 | 苏州新宏博智能科技股份有限公司 | 一种用于数据总线上的上拉装置 |
CN103870430B (zh) * | 2012-12-07 | 2017-12-01 | 上海贝尔股份有限公司 | 具有插接式端口的设备 |
US9548871B2 (en) * | 2013-03-07 | 2017-01-17 | General Electric Company | Systems and methods for master arbitration |
EP2822229B1 (de) | 2013-07-04 | 2017-06-21 | Elmos Semiconductor Aktiengesellschaft | Kommunikationsnetzwerk zur Übertragung von Nachrichten |
EP3336710B1 (en) * | 2016-12-15 | 2019-10-02 | Iristick nv | I²c bridge device |
US10361838B2 (en) * | 2017-07-27 | 2019-07-23 | Texas Instruments Incorporated | Two-wire communication interface system |
CN109085786B (zh) * | 2018-09-04 | 2021-04-02 | 深圳市雷赛控制技术有限公司 | 双通道现场总线设计方法、控制系统及计算机终端 |
KR20210057297A (ko) | 2019-11-12 | 2021-05-21 | 에스케이하이닉스 주식회사 | 시스템 및 시스템의 동작 방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8005976A (nl) * | 1980-10-31 | 1982-05-17 | Philips Nv | Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations. |
US4689740A (en) * | 1980-10-31 | 1987-08-25 | U.S. Philips Corporation | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations |
JPS59101943A (ja) * | 1982-12-03 | 1984-06-12 | Fuji Xerox Co Ltd | デイジタル信号伝送方式 |
DE3402076A1 (de) * | 1984-01-21 | 1985-08-01 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und anordnung zur datenuebertragung |
JPS60178738A (ja) * | 1984-02-24 | 1985-09-12 | Nec Corp | 高速バ−スト信号監視装置 |
JPS61214834A (ja) * | 1985-03-20 | 1986-09-24 | Fuji Xerox Co Ltd | 複合情報伝送方式 |
DE3751608T2 (de) * | 1986-09-01 | 1996-06-27 | Nippon Electric Co | Serielles Busschnittstellensystem zur Datenübertragung mit einer Zweidrahtleitung als Taktbus und Datenbus. |
FI81225C (fi) * | 1988-09-30 | 1990-09-10 | Kone Oy | Foerfarande och anordning foer att saenda meddelande i binaerform i en serietrafikbuss. |
JPH039631A (ja) * | 1989-06-06 | 1991-01-17 | Nec Commun Syst Ltd | 時分割回線交換機の回線スピード交換制御方式 |
JP2738106B2 (ja) * | 1990-02-06 | 1998-04-08 | 日産自動車株式会社 | 多重通信制御装置 |
US5559967A (en) * | 1993-03-18 | 1996-09-24 | Apple Computer, Inc. | Method and apparatus for a dynamic, multi-speed bus architecture in which an exchange of speed messages occurs independent of the data signal transfers |
JPH07307649A (ja) * | 1994-05-13 | 1995-11-21 | Fujitsu Ltd | 電子装置 |
AUPN704795A0 (en) * | 1995-12-11 | 1996-01-11 | Philips Electronics Australia Limited | Bi-directional signal transmission system |
-
1997
- 1997-07-21 TW TW086110344A patent/TW362178B/zh not_active IP Right Cessation
-
1998
- 1998-01-12 KR KR10-1998-0707795A patent/KR100464467B1/ko not_active IP Right Cessation
- 1998-01-12 EP EP98900037A patent/EP0900493B1/en not_active Expired - Lifetime
- 1998-01-12 CN CN98800314A patent/CN1123162C/zh not_active Expired - Lifetime
- 1998-01-12 JP JP52918198A patent/JP3987583B2/ja not_active Expired - Fee Related
- 1998-01-12 DE DE69830823T patent/DE69830823T2/de not_active Expired - Lifetime
- 1998-01-12 WO PCT/IB1998/000041 patent/WO1998034376A2/en active IP Right Grant
- 1998-01-29 US US09/015,882 patent/US6038623A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69830823D1 (de) | 2005-08-18 |
EP0900493B1 (en) | 2005-07-13 |
DE69830823T2 (de) | 2006-05-18 |
TW362178B (en) | 1999-06-21 |
WO1998034376A2 (en) | 1998-08-06 |
CN1220795A (zh) | 1999-06-23 |
KR20000064823A (ko) | 2000-11-06 |
EP0900493A2 (en) | 1999-03-10 |
CN1123162C (zh) | 2003-10-01 |
JP2000508866A (ja) | 2000-07-11 |
US6038623A (en) | 2000-03-14 |
WO1998034376A3 (en) | 1998-09-17 |
KR100464467B1 (ko) | 2005-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3987583B2 (ja) | 互いに異なる伝送率を用いた通信バス | |
US6421752B1 (en) | Electronic apparatus | |
JP2834330B2 (ja) | データストリームモード切換機能を備えたメモリ装置 | |
US20030197525A1 (en) | On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same | |
US20070250652A1 (en) | High speed dual-wire communications device requiring no passive pullup components | |
US20120079151A1 (en) | Identification, by a master circuit, of two slave circuits connected to a same bus | |
JPH0319740B2 (ja) | ||
JPH1196090A (ja) | I2cバス回路及びバス制御方法 | |
JPH07135513A (ja) | 電流駆動型回路の終端制御方法および装置 | |
EP0589499B1 (en) | A multistation communication bus system, and a master station and a slave station for use in such system | |
WO2007124304A2 (en) | Serial communications bus with active pullup | |
EP1145132A2 (en) | Improved inter-device serial bus protocol | |
US6813483B1 (en) | Method and system for improving noise margin in a receiver circuit | |
US11048657B2 (en) | CAN bus driver with accelerated state transitions | |
KR100922019B1 (ko) | 신호 제어 라인 공유 장치 및 방법 | |
US6567878B2 (en) | Two wire mixed signal bi-directional bus interface | |
JPH09160690A (ja) | バスドライバ故障検出方式 | |
JP2578144B2 (ja) | 並列データポート選択方法及び装置 | |
JP3900327B2 (ja) | シリアルデータ転送装置 | |
JP3454168B2 (ja) | 多重通信装置 | |
JP3246454B2 (ja) | 同時双方向入出力回路及び信号転送方法 | |
KR100306299B1 (ko) | 칩들간의 데이터통신장치 | |
JPH0473170B2 (ja) | ||
JPH06216911A (ja) | 通信方法 | |
JPS63234758A (ja) | シリアル通信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060622 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070515 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070713 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |