JP3454168B2 - 多重通信装置 - Google Patents
多重通信装置Info
- Publication number
- JP3454168B2 JP3454168B2 JP28222298A JP28222298A JP3454168B2 JP 3454168 B2 JP3454168 B2 JP 3454168B2 JP 28222298 A JP28222298 A JP 28222298A JP 28222298 A JP28222298 A JP 28222298A JP 3454168 B2 JP3454168 B2 JP 3454168B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- station unit
- slave station
- communication
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、親局ユニットと子
局ユニットとの間で、通信線を介して多重通信を行なう
多重通信装置に関し、特に車両内における各種スイッチ
の操作信号や各種アクチュエータの駆動信号等を伝送す
るのに好適な多重通信装置に関する。
局ユニットとの間で、通信線を介して多重通信を行なう
多重通信装置に関し、特に車両内における各種スイッチ
の操作信号や各種アクチュエータの駆動信号等を伝送す
るのに好適な多重通信装置に関する。
【０００２】
【従来の技術】従来の多重通信装置としては、図６に示
すようなものがある。図６において、１は親局ユニッ
ト、２−１〜２−３はそれぞれ子局ユニットであり、親
局ユニット１と各子局ユニットは通信バス２０を介して
接続されている。親局ユニット１は、親局通信ＩＣ３
と、それを制御するマイクロコンピュータ４とで構成さ
れる。マイクロコンピュータ４内にはＤＤＲ信号データ
を有するプログラム５が内蔵されている。親局通信ＩＣ
３は親局受信回路６と親局送信回路７で構成され、親局
受信回路６からはＳＷ信号データＤ１（子局ユニットか
ら送られたスイッチやセンサの操作状態に対応したデー
タ）がマイクロコンピュータ４へ送られ、マイクロコン
ピュータ４からは駆動信号データＤ２（子局ユニットの
負荷を駆動制御するデータ）とＤＤＲ信号データＤ３が
親局送信回路７へ送られる。なお、ＤＤＲ（Data Direc
tion Register）信号データは親局ユニット１のプログ
ラムによって設定された８ビットの信号（詳細後述）で
ある。
すようなものがある。図６において、１は親局ユニッ
ト、２−１〜２−３はそれぞれ子局ユニットであり、親
局ユニット１と各子局ユニットは通信バス２０を介して
接続されている。親局ユニット１は、親局通信ＩＣ３
と、それを制御するマイクロコンピュータ４とで構成さ
れる。マイクロコンピュータ４内にはＤＤＲ信号データ
を有するプログラム５が内蔵されている。親局通信ＩＣ
３は親局受信回路６と親局送信回路７で構成され、親局
受信回路６からはＳＷ信号データＤ１（子局ユニットか
ら送られたスイッチやセンサの操作状態に対応したデー
タ）がマイクロコンピュータ４へ送られ、マイクロコン
ピュータ４からは駆動信号データＤ２（子局ユニットの
負荷を駆動制御するデータ）とＤＤＲ信号データＤ３が
親局送信回路７へ送られる。なお、ＤＤＲ（Data Direc
tion Register）信号データは親局ユニット１のプログ
ラムによって設定された８ビットの信号（詳細後述）で
ある。
【０００３】子局ユニット２−１（２−２、２−３も同
じ）は、子局通信ＩＣ１０−１と８ビットに対応した８
個の入出力ポート１５−１〜１５−８、および負荷の駆
動回路（図ではトランジスタ）１６−１〜１６−５、ス
イッチの操作状態信号を作る抵抗１７−１〜１７−３か
ら構成される。なお、図６では駆動回路が５個、抵抗が
３個の場合を例示したが、各子局ユニットに接続される
負荷やスイッチに応じて任意に変更できる。また、各駆
動回路はそれぞれの負荷１８−１〜１８−５（図ではラ
ンプを例示）を介して電源に接続され、各抵抗はそれぞ
れのスイッチ１９−１〜１９−３を介して電源に接続さ
れる。
じ）は、子局通信ＩＣ１０−１と８ビットに対応した８
個の入出力ポート１５−１〜１５−８、および負荷の駆
動回路（図ではトランジスタ）１６−１〜１６−５、ス
イッチの操作状態信号を作る抵抗１７−１〜１７−３か
ら構成される。なお、図６では駆動回路が５個、抵抗が
３個の場合を例示したが、各子局ユニットに接続される
負荷やスイッチに応じて任意に変更できる。また、各駆
動回路はそれぞれの負荷１８−１〜１８−５（図ではラ
ンプを例示）を介して電源に接続され、各抵抗はそれぞ
れのスイッチ１９−１〜１９−３を介して電源に接続さ
れる。
【０００４】また、子局通信ＩＣ１０−１は子局送信回
路１１、子局受信回路１２およびＤＤＲ回路１４から構
成される。子局送信回路１１は各入出力ポートを介して
入力した各スイッチ１９−１〜１９−３の操作状態（Ｏ
ＮまたはＯＦＦ）に対応したＳＷ信号を通信バス２０へ
送出し、子局受信回路１２は通信バス２０を介して入力
したＤＤＲ信号と駆動信号を各入出力ポートへ送る。子
局ＤＤＲ回路１４は各入出力ポートを出力用（親局ユニ
ット１からの駆動信号を入力して駆動回路へ出力）と入
力用（ＳＷ信号を入力して親局ユニット１へ送出）のい
ずれかに設定するＤＤＲ信号１〜８を入出力ポート１５
−１〜１５−８へそれぞれ送る。親局ユニット１のマイ
クロコンピュータ４は、通信バス２０を介して各子局ユ
ニットのＳＷ信号情報を収集し、その状態等に基づいて
各子局ユニットの負荷駆動を決定し、通信バス２０を介
して各子局ユニットへ分配する。
路１１、子局受信回路１２およびＤＤＲ回路１４から構
成される。子局送信回路１１は各入出力ポートを介して
入力した各スイッチ１９−１〜１９−３の操作状態（Ｏ
ＮまたはＯＦＦ）に対応したＳＷ信号を通信バス２０へ
送出し、子局受信回路１２は通信バス２０を介して入力
したＤＤＲ信号と駆動信号を各入出力ポートへ送る。子
局ＤＤＲ回路１４は各入出力ポートを出力用（親局ユニ
ット１からの駆動信号を入力して駆動回路へ出力）と入
力用（ＳＷ信号を入力して親局ユニット１へ送出）のい
ずれかに設定するＤＤＲ信号１〜８を入出力ポート１５
−１〜１５−８へそれぞれ送る。親局ユニット１のマイ
クロコンピュータ４は、通信バス２０を介して各子局ユ
ニットのＳＷ信号情報を収集し、その状態等に基づいて
各子局ユニットの負荷駆動を決定し、通信バス２０を介
して各子局ユニットへ分配する。
【０００５】通信パケットの通信フォーマットは図７に
示すように、通信フォーマットの始まりを示すＳＯＭ
（Start Of Message）、通信パケットの種類を示すＣＯ
Ｍ（COMmand）、各子局ユニットのアドレスを示すＡＤ
Ｒ（ADRress）、８ビットの通信データ、通信フォーマ
ットの終わりを示すＥＯＭ（End Of Message）で構成さ
れている。なお、図７の通信パケット３１は８ビットの
通信データが親局ユニット１から子局ユニットへの駆動
信号データＤ２であるもの、通信パケット３２は子局ユ
ニットから親局ユニット１へのＳＷ信号データＤ１であ
るもの、図３に示した通信パケット３３は親局ユニット
１から子局ユニット２へのＤＤＲ信号データＤ３である
ものを示す。
示すように、通信フォーマットの始まりを示すＳＯＭ
（Start Of Message）、通信パケットの種類を示すＣＯ
Ｍ（COMmand）、各子局ユニットのアドレスを示すＡＤ
Ｒ（ADRress）、８ビットの通信データ、通信フォーマ
ットの終わりを示すＥＯＭ（End Of Message）で構成さ
れている。なお、図７の通信パケット３１は８ビットの
通信データが親局ユニット１から子局ユニットへの駆動
信号データＤ２であるもの、通信パケット３２は子局ユ
ニットから親局ユニット１へのＳＷ信号データＤ１であ
るもの、図３に示した通信パケット３３は親局ユニット
１から子局ユニット２へのＤＤＲ信号データＤ３である
ものを示す。
【０００６】親局受信回路６と子局受信回路１２は、通
信パケットのＣＯＭの内容によって、８ビットの通信デ
ータの内容が、親局ユニット１から子局ユニットへの８
ビットのＤＤＲ信号データＤ３であるか、親局ユニット
１から子局ユニットへの８ビットの駆動信号データＤ２
であるか、子局ユニットから親局ユニット１への８ビッ
トのＳＷ信号データＤ１であるかを判別する。
信パケットのＣＯＭの内容によって、８ビットの通信デ
ータの内容が、親局ユニット１から子局ユニットへの８
ビットのＤＤＲ信号データＤ３であるか、親局ユニット
１から子局ユニットへの８ビットの駆動信号データＤ２
であるか、子局ユニットから親局ユニット１への８ビッ
トのＳＷ信号データＤ１であるかを判別する。
【０００７】親局ユニット１は各子局ユニット宛てに一
定周期で通信バス２０上に各子局ユニットの駆動信号デ
ータＤ２を含んだ通信パケット３１を親局送信回路７か
ら出力し、各子局ユニットの子局受信回路１２は、その
通信パケット３１の中から、自分宛のアドレス（ＡＤＲ
によって判別）の通信パケット３１のみを受信する。そ
して、その通信パケット３１に対して、受信後、期間Ａ
を経過したら、自局のＳＷ信号データＤ１を含んだ通信
パケット３２を子局送信回路１１から通信バス２０上に
出力する。親局ユニット１はその子局ユニットのデータ
としてそれを親局受信回路６で受信する。この時、親局
ユニット１と子局ユニットの出力する通信パケットを期
間Ａだけ間を空けるのは、親局ユニット１、子局ユニッ
トそれぞれの送信回路の動作クロックが異なるため、ク
ロックタイミングによっては、間を空けないと通信パケ
ットが衝突する恐れがあるためである。
定周期で通信バス２０上に各子局ユニットの駆動信号デ
ータＤ２を含んだ通信パケット３１を親局送信回路７か
ら出力し、各子局ユニットの子局受信回路１２は、その
通信パケット３１の中から、自分宛のアドレス（ＡＤＲ
によって判別）の通信パケット３１のみを受信する。そ
して、その通信パケット３１に対して、受信後、期間Ａ
を経過したら、自局のＳＷ信号データＤ１を含んだ通信
パケット３２を子局送信回路１１から通信バス２０上に
出力する。親局ユニット１はその子局ユニットのデータ
としてそれを親局受信回路６で受信する。この時、親局
ユニット１と子局ユニットの出力する通信パケットを期
間Ａだけ間を空けるのは、親局ユニット１、子局ユニッ
トそれぞれの送信回路の動作クロックが異なるため、ク
ロックタイミングによっては、間を空けないと通信パケ
ットが衝突する恐れがあるためである。
【０００８】このように各子局ユニットは親局ユニット
１から送信された８ビットの駆動信号データＤ２を受信
し、その駆動信号データＤ２は、予めＤＤＲ信号に基づ
いて出力用に設定されたビットの入出力ポートに出力さ
れる。入力用に設定されたビットの入出力ポートには反
映されない。そして、上記の出力用に設定された入出力
ポートに出力された駆動信号は、その入出力ポートに接
続された駆動回路をＯＮ／ＯＦＦ制御して負荷を駆動す
る。
１から送信された８ビットの駆動信号データＤ２を受信
し、その駆動信号データＤ２は、予めＤＤＲ信号に基づ
いて出力用に設定されたビットの入出力ポートに出力さ
れる。入力用に設定されたビットの入出力ポートには反
映されない。そして、上記の出力用に設定された入出力
ポートに出力された駆動信号は、その入出力ポートに接
続された駆動回路をＯＮ／ＯＦＦ制御して負荷を駆動す
る。
【０００９】一方、入力用に設定された各ビットの入出
力ポートの状態は、ＳＷ信号データＤ１として各子局ユ
ニットから通信バス２０上に出力され、親局ユニット１
がそれを受信する。この入力用に設定された入出力ポー
トの各ビットのＳＷ信号は、それに接続されたスイッチ
（ＳＷ）やセンサの情報である。なお、出力用に設定さ
れた入出力ポートの各ビットのＳＷ信号データは、その
ポートの出力値もしくは予め設定されたデフォルト値に
なる。
力ポートの状態は、ＳＷ信号データＤ１として各子局ユ
ニットから通信バス２０上に出力され、親局ユニット１
がそれを受信する。この入力用に設定された入出力ポー
トの各ビットのＳＷ信号は、それに接続されたスイッチ
（ＳＷ）やセンサの情報である。なお、出力用に設定さ
れた入出力ポートの各ビットのＳＷ信号データは、その
ポートの出力値もしくは予め設定されたデフォルト値に
なる。
【００１０】また、従来における通信パケットの他の例
としては図８に示すような通信方式もある。図８に示す
通信方式は、ＤＤＲの設定に応じて、駆動信号データと
ＳＷ信号データの不必要なビットのデータを削除（ＤＤ
Ｒに応じて入力用は駆動信号に対応する部分のみ、出力
用はＳＷ信号に対応する部分のみを残す）し、データを
圧縮した通信パケット３１’と通信パケット３２’を用
いる方法である。この方式の方がデータの実効効率（実
データの伝送速度／通信速度）が良く、同じ通信速度で
より多くのデータを伝送できる。
としては図８に示すような通信方式もある。図８に示す
通信方式は、ＤＤＲの設定に応じて、駆動信号データと
ＳＷ信号データの不必要なビットのデータを削除（ＤＤ
Ｒに応じて入力用は駆動信号に対応する部分のみ、出力
用はＳＷ信号に対応する部分のみを残す）し、データを
圧縮した通信パケット３１’と通信パケット３２’を用
いる方法である。この方式の方がデータの実効効率（実
データの伝送速度／通信速度）が良く、同じ通信速度で
より多くのデータを伝送できる。
【００１１】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の多重通信装置においては、駆動信号データＤ
２を含む通信パケット３１とＳＷ信号データＤ１を含む
通信パケット３２のそれぞれが独立した通信パケットと
なっていたため、データの実効効率（実データの伝送速
度／通信速度）が悪いという問題があった。また、図８
に示したように、ＤＤＲの設定に応じて、駆動信号デー
タとＳＷ信号データの不必要なビットのデータを削除
し、データを圧縮した通信パケット３１’と通信パケッ
ト３２’を用いる方法においては、ＤＤＲの設定に応じ
てビット数が変化するので、通信パケット３１’と通信
パケット３２’が可変ビット長の通信パケットとなる。
そのため、非常に多くの通信フォーマットが存在し、受
信回路および送信回路が複雑になるという問題点があっ
た。
うな従来の多重通信装置においては、駆動信号データＤ
２を含む通信パケット３１とＳＷ信号データＤ１を含む
通信パケット３２のそれぞれが独立した通信パケットと
なっていたため、データの実効効率（実データの伝送速
度／通信速度）が悪いという問題があった。また、図８
に示したように、ＤＤＲの設定に応じて、駆動信号デー
タとＳＷ信号データの不必要なビットのデータを削除
し、データを圧縮した通信パケット３１’と通信パケッ
ト３２’を用いる方法においては、ＤＤＲの設定に応じ
てビット数が変化するので、通信パケット３１’と通信
パケット３２’が可変ビット長の通信パケットとなる。
そのため、非常に多くの通信フォーマットが存在し、受
信回路および送信回路が複雑になるという問題点があっ
た。
【００１２】この発明は、上記のごとき従来技術の問題
点を解決するためになされたものであり、データの実効
効率がよく、かつ構成が複雑にならない多重通信装置を
提供することを目的とする。
点を解決するためになされたものであり、データの実効
効率がよく、かつ構成が複雑にならない多重通信装置を
提供することを目的とする。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
め本発明においては、特許請求の範囲に記載するように
構成している。すなわち、請求項１に記載の発明におい
ては、親局ユニットは、送信対象とする子局ユニットの
入出力ポートのうち出力に設定されているビットのデー
タのみを駆動信号データとして通信同期用クロックに同
期して送信し、子局ユニットは自局宛の通信であるか否
かを判断し、自局宛の通信である場合は、自局の入出力
ポートの設定状況に対応させて、入出力ポートのうち入
力に設定されているビットのデータのみをＳＷ情報信号
データとして通信同期用クロックに同期して送信し、１
つの通信パケットのフォーマットの中に駆動信号データ
とＳＷ情報信号データを、入出力ポートの順番通りに混
在させることにより、全ての入出力ポートについて１回
の特定のフォーマットで、双方向のデータ伝送を行なう
ように構成したものである。
め本発明においては、特許請求の範囲に記載するように
構成している。すなわち、請求項１に記載の発明におい
ては、親局ユニットは、送信対象とする子局ユニットの
入出力ポートのうち出力に設定されているビットのデー
タのみを駆動信号データとして通信同期用クロックに同
期して送信し、子局ユニットは自局宛の通信であるか否
かを判断し、自局宛の通信である場合は、自局の入出力
ポートの設定状況に対応させて、入出力ポートのうち入
力に設定されているビットのデータのみをＳＷ情報信号
データとして通信同期用クロックに同期して送信し、１
つの通信パケットのフォーマットの中に駆動信号データ
とＳＷ情報信号データを、入出力ポートの順番通りに混
在させることにより、全ての入出力ポートについて１回
の特定のフォーマットで、双方向のデータ伝送を行なう
ように構成したものである。
【００１４】上記のように構成したことにより、例えば
後記図２の通信パケットに示すように、親局ユニットか
ら送信される駆動信号データは、入出力ポートのうち出
力に設定されているビット１、４、５、６、７のみとな
り、子局ユニットから送信されるＳＷ情報信号データは
入出力ポートのうち入力に設定されているビット２、
３、８のみとなるので、通信データ全体では８ビットと
なる。これは出力と入力の設定数が変わっても合計では
常に８ビットで一定である。そのため従来例のように可
変ビット長の通信パケットとなって受信回路や送信回路
が複雑になるという問題が解消され、かつ、従来例のよ
うにＡの期間を空ける必要も無く、しかも無駄なデータ
を送信することもないので、データの実効効率を大幅に
向上させることが出来る。
後記図２の通信パケットに示すように、親局ユニットか
ら送信される駆動信号データは、入出力ポートのうち出
力に設定されているビット１、４、５、６、７のみとな
り、子局ユニットから送信されるＳＷ情報信号データは
入出力ポートのうち入力に設定されているビット２、
３、８のみとなるので、通信データ全体では８ビットと
なる。これは出力と入力の設定数が変わっても合計では
常に８ビットで一定である。そのため従来例のように可
変ビット長の通信パケットとなって受信回路や送信回路
が複雑になるという問題が解消され、かつ、従来例のよ
うにＡの期間を空ける必要も無く、しかも無駄なデータ
を送信することもないので、データの実効効率を大幅に
向上させることが出来る。
【００１５】次に、請求項２に記載の発明は、請求項１
の発明において、通常の通信動作開始前（例えば電源投
入時）に、前記親局ユニットから前記子局ユニットへ入
出力ポート設定用の信号を送信することにより、前記子
局ユニットの各入出力ポートを入力もしくは出力のどち
らかに設定するように構成したものである。このよう構
成すれば、各子局ユニットの各入出力ポートの入力、出
力の設定を親局ユニットによる設定で任意に変更出来
る。そのため子局ユニットとして同じ構成の基板を用
い、各子局に接続される負荷やスイッチの編成に応じた
設定とすることにより、同じ基板を用いて任意の編成が
可能になると共に、組立て後に変更することも容易にな
るので、費用を低減することが出来る。次に、請求項３
の発明は、請求項２に記載の発明の具体的構成を示すも
のであり、ＤＤＲ（Data Direction Register）回路を
用いて子局ユニットの各入出力ポートを入力もしくは出
力のどちらかに設定するように構成したものである。
の発明において、通常の通信動作開始前（例えば電源投
入時）に、前記親局ユニットから前記子局ユニットへ入
出力ポート設定用の信号を送信することにより、前記子
局ユニットの各入出力ポートを入力もしくは出力のどち
らかに設定するように構成したものである。このよう構
成すれば、各子局ユニットの各入出力ポートの入力、出
力の設定を親局ユニットによる設定で任意に変更出来
る。そのため子局ユニットとして同じ構成の基板を用
い、各子局に接続される負荷やスイッチの編成に応じた
設定とすることにより、同じ基板を用いて任意の編成が
可能になると共に、組立て後に変更することも容易にな
るので、費用を低減することが出来る。次に、請求項３
の発明は、請求項２に記載の発明の具体的構成を示すも
のであり、ＤＤＲ（Data Direction Register）回路を
用いて子局ユニットの各入出力ポートを入力もしくは出
力のどちらかに設定するように構成したものである。
【００１６】次に、請求項４に記載の発明は、１つの通
信パケットのフォーマットの中に駆動信号データとＳＷ
情報信号データをビット・ワイズ・アビトレーションで
混在させるように構成したものである。なお、ビット・
ワイズ・アビトレーション方式は、別名をＣＳＭＡ／Ｃ
Ｄ（Carrier Sense Multiple Access with CollisionDe
tection）とも呼ばれ、ＬＡＮ(Local Areａ Network）
の伝送路を複数の装置で共用するための制御方式の一つ
である。
信パケットのフォーマットの中に駆動信号データとＳＷ
情報信号データをビット・ワイズ・アビトレーションで
混在させるように構成したものである。なお、ビット・
ワイズ・アビトレーション方式は、別名をＣＳＭＡ／Ｃ
Ｄ（Carrier Sense Multiple Access with CollisionDe
tection）とも呼ばれ、ＬＡＮ(Local Areａ Network）
の伝送路を複数の装置で共用するための制御方式の一つ
である。
【００１７】
【発明の効果】請求項１においては、親局ユニット、子
局ユニットともに同じ通信同期用クロックに同期して通
信パケットの送信、受信を行なうので、通信バスヘの出
力の切り換えをビット毎に行っても、通信バス上で連続
した通信パケットを形成することが出来る。そして常に
駆動信号データのビット数とＳＷ信号データのビット数
の総和は一定数（例えば８ビット）であるから、各入出
力ポートの入力と出力がどのような設定であっても、通
信パケットを単一の通信フォーマットとすることができ
る。そのため、一回の通信パケットで双方向の通信を行
ない、実効効率を大幅に向上させることができるという
効果が得られると共に、多くの通信フォーマットが存在
して受信回路および送信回路が複雑になるという従来例
の問題点を解決することが出来る、という効果が得られ
る。
局ユニットともに同じ通信同期用クロックに同期して通
信パケットの送信、受信を行なうので、通信バスヘの出
力の切り換えをビット毎に行っても、通信バス上で連続
した通信パケットを形成することが出来る。そして常に
駆動信号データのビット数とＳＷ信号データのビット数
の総和は一定数（例えば８ビット）であるから、各入出
力ポートの入力と出力がどのような設定であっても、通
信パケットを単一の通信フォーマットとすることができ
る。そのため、一回の通信パケットで双方向の通信を行
ない、実効効率を大幅に向上させることができるという
効果が得られると共に、多くの通信フォーマットが存在
して受信回路および送信回路が複雑になるという従来例
の問題点を解決することが出来る、という効果が得られ
る。
【００１８】また、請求項２、請求項３においては、各
子局ユニットの各入出力ポートの入力、出力の設定を親
局ユニットによる設定で任意に変更出来るので、子局ユ
ニットとして同じ構成の基板を用い、各子局に接続され
る負荷やスイッチの編成に応じた設定とすることによ
り、同じ基板を用いて任意の編成が可能になると共に、
組立て後に変更することも容易になるので、費用を低減
することが出来る。また、請求項４においては、本発明
をビット・ワイズ・アビトレーション方式に適用するこ
とにより、請求項１と同様の効果を得ることが出来る。
子局ユニットの各入出力ポートの入力、出力の設定を親
局ユニットによる設定で任意に変更出来るので、子局ユ
ニットとして同じ構成の基板を用い、各子局に接続され
る負荷やスイッチの編成に応じた設定とすることによ
り、同じ基板を用いて任意の編成が可能になると共に、
組立て後に変更することも容易になるので、費用を低減
することが出来る。また、請求項４においては、本発明
をビット・ワイズ・アビトレーション方式に適用するこ
とにより、請求項１と同様の効果を得ることが出来る。
【００１９】
【発明の実施の形態】以下、この発明の第１の実施の形
態を図面に基づいて説明する。図１および図２は、この
発明の第１の実施の形態を示す図であり、図１は回路ブ
ロック図、図２は通信パケットを示す図である。図１に
おいて、１は親局ユニット、２−１〜２−３は複数の子
局ユニットであり、親局ユニット１と各子局ユニットは
通信バス２０を介して接続されている。
態を図面に基づいて説明する。図１および図２は、この
発明の第１の実施の形態を示す図であり、図１は回路ブ
ロック図、図２は通信パケットを示す図である。図１に
おいて、１は親局ユニット、２−１〜２−３は複数の子
局ユニットであり、親局ユニット１と各子局ユニットは
通信バス２０を介して接続されている。
【００２０】親局ユニット１は、親局通信ＩＣ３と、そ
れを制御するマイクロコンピュータ４とで構成される。
マイクロコンピュータ４内にはＤＤＲ信号データを有す
るプログラム５が内蔵されている。親局通信ＩＣ３は親
局受信回路６、親局送信回路７および親局ＤＤＲ回路８
で構成される。親局受信回路６は、図２に示す通信パケ
ット３４の一部である子局ユニットのＳＷ信号データＤ
１を受信してマイクロコンピュータ４へ送る。親局送信
回路７は、通信パケット３４のＳＯＭ、ＣＯＭ、ＡＤ
Ｒ、駆動データをマイクロコンピュータ４から受け取
り、子局ユニットへ送信する。親局ＤＤＲ回路８は、プ
ログラム５によって設定された８ビットのＤＤＲ信号デ
ータを記憶する。なお、親局送信回路７は、初期化時に
は親局ＤＤＲ回路８から与えられるＤＤＲ信号データ
(図３の初期化用通信パケット３３)を送信する。
れを制御するマイクロコンピュータ４とで構成される。
マイクロコンピュータ４内にはＤＤＲ信号データを有す
るプログラム５が内蔵されている。親局通信ＩＣ３は親
局受信回路６、親局送信回路７および親局ＤＤＲ回路８
で構成される。親局受信回路６は、図２に示す通信パケ
ット３４の一部である子局ユニットのＳＷ信号データＤ
１を受信してマイクロコンピュータ４へ送る。親局送信
回路７は、通信パケット３４のＳＯＭ、ＣＯＭ、ＡＤ
Ｒ、駆動データをマイクロコンピュータ４から受け取
り、子局ユニットへ送信する。親局ＤＤＲ回路８は、プ
ログラム５によって設定された８ビットのＤＤＲ信号デ
ータを記憶する。なお、親局送信回路７は、初期化時に
は親局ＤＤＲ回路８から与えられるＤＤＲ信号データ
(図３の初期化用通信パケット３３)を送信する。
【００２１】子局ユニット２−１（２−２、２−３も同
じ）は、子局通信ＩＣ１０−１と８ビットに対応した８
個の入出力ポート１５−１〜１５−８、および負荷の駆
動回路（図ではトランジスタ）１６−１〜１６−５、ス
イッチの操作状態信号を作る抵抗１７−１〜１７−３か
ら構成される。なお、図１では駆動回路が５個、抵抗が
３個の場合を例示したが、各子局ユニットに接続される
負荷やスイッチに応じて任意に変更できる。また、各駆
動回路はそれぞれの負荷１８−１〜１８−５（図ではラ
ンプを例示）を介して電源に接続され、各抵抗はそれぞ
れのスイッチ１９−１〜１９−３を介して電源に接続さ
れる。なお、上記の構成は入出力ポートが８個の場合を
例示したものであり、他の数でも勿論可能である。例え
ば入出力ポートが１６個の場合には８ビットを１６ビッ
トに変更すればよい。また、スイッチの代わりにセンサ
を用いる場合もある。
じ）は、子局通信ＩＣ１０−１と８ビットに対応した８
個の入出力ポート１５−１〜１５−８、および負荷の駆
動回路（図ではトランジスタ）１６−１〜１６−５、ス
イッチの操作状態信号を作る抵抗１７−１〜１７−３か
ら構成される。なお、図１では駆動回路が５個、抵抗が
３個の場合を例示したが、各子局ユニットに接続される
負荷やスイッチに応じて任意に変更できる。また、各駆
動回路はそれぞれの負荷１８−１〜１８−５（図ではラ
ンプを例示）を介して電源に接続され、各抵抗はそれぞ
れのスイッチ１９−１〜１９−３を介して電源に接続さ
れる。なお、上記の構成は入出力ポートが８個の場合を
例示したものであり、他の数でも勿論可能である。例え
ば入出力ポートが１６個の場合には８ビットを１６ビッ
トに変更すればよい。また、スイッチの代わりにセンサ
を用いる場合もある。
【００２２】また、子局通信ＩＣ１０−１は子局送信回
路１１、子局受信回路１２および子局ＤＤＲ回路１４か
ら構成される。子局送信回路１１は各入出力ポートを介
して入力した各スイッチ１９−１〜１９−３の操作状態
（ＯＮまたはＯＦＦ）に対応したＳＷ信号を通信バス２
０へ送出し、子局受信回路１２は通信バス２０を介して
入力した駆動信号を各入出力ポートへ送る。子局ＤＤＲ
回路１４は親局ユニット１から初期化時に送られたＤＤ
Ｒ信号データに応じて、各入出力ポートを出力用（親局
ユニット１からの駆動信号を入力して駆動回路へ出力）
と入力用（ＳＷ信号を入力して親局ユニット１へ送出）
のいずれかに設定するＤＤＲ信号１〜８を入出力ポート
１５−１〜１５−８へそれぞれ送る。親局ユニット１の
マイクロコンピュータ４は、通信バス２０を介して各子
局ユニットのＳＷ信号情報を収集し、その状態等に基づ
いて各子局ユニットの負荷駆動を決定し、通信バス２０
を介して各子局ユニットへ分配する。
路１１、子局受信回路１２および子局ＤＤＲ回路１４か
ら構成される。子局送信回路１１は各入出力ポートを介
して入力した各スイッチ１９−１〜１９−３の操作状態
（ＯＮまたはＯＦＦ）に対応したＳＷ信号を通信バス２
０へ送出し、子局受信回路１２は通信バス２０を介して
入力した駆動信号を各入出力ポートへ送る。子局ＤＤＲ
回路１４は親局ユニット１から初期化時に送られたＤＤ
Ｒ信号データに応じて、各入出力ポートを出力用（親局
ユニット１からの駆動信号を入力して駆動回路へ出力）
と入力用（ＳＷ信号を入力して親局ユニット１へ送出）
のいずれかに設定するＤＤＲ信号１〜８を入出力ポート
１５−１〜１５−８へそれぞれ送る。親局ユニット１の
マイクロコンピュータ４は、通信バス２０を介して各子
局ユニットのＳＷ信号情報を収集し、その状態等に基づ
いて各子局ユニットの負荷駆動を決定し、通信バス２０
を介して各子局ユニットへ分配する。
【００２３】なお、本実施の形態の多重通信装置は、親
局ユニット１から送出される通信同期用クロックに同期
して、子局ユニット２が駆動信号を受信し、かつ上記通
信同期用クロックに同期して、子局ユニット２からＳＷ
情報信号を送信する構成である。したがって親局ユニッ
ト１には通信同期用クロックを送信する部分が必要であ
るが、本発明の要旨ではないため表示を省略している。
上記のように親局ユニットから子局ユニットへ通信同期
用クロックを送信する構成としては、データ信号とクロ
ック信号を１本の伝送線で伝送する方式と、データ信号
とクロック信号とを別々の伝送線で伝送する方式とがあ
る。前者の例としては、本出願人が出願した特開平７−
２６４２５０号公報に記載の構成やマンチェスタ符号を
用いた構成などがある。本発明は上記何れの方式にも適
用出来るが、特に、上記公報に記載の構成に適用すれ
ば、伝送線が１本で済むので有利である。１本の伝送線
でデータ信号とクロック信号を送受信する構成の具体例
としては、上記公報の段落（００１９）および図２に親
局の送受信回路が、段落（００２０）および図３には子
局の送受信回路が、段落（００２１）および図４には通
信信号波形についての説明が、それぞれ記載されてい
る。
局ユニット１から送出される通信同期用クロックに同期
して、子局ユニット２が駆動信号を受信し、かつ上記通
信同期用クロックに同期して、子局ユニット２からＳＷ
情報信号を送信する構成である。したがって親局ユニッ
ト１には通信同期用クロックを送信する部分が必要であ
るが、本発明の要旨ではないため表示を省略している。
上記のように親局ユニットから子局ユニットへ通信同期
用クロックを送信する構成としては、データ信号とクロ
ック信号を１本の伝送線で伝送する方式と、データ信号
とクロック信号とを別々の伝送線で伝送する方式とがあ
る。前者の例としては、本出願人が出願した特開平７−
２６４２５０号公報に記載の構成やマンチェスタ符号を
用いた構成などがある。本発明は上記何れの方式にも適
用出来るが、特に、上記公報に記載の構成に適用すれ
ば、伝送線が１本で済むので有利である。１本の伝送線
でデータ信号とクロック信号を送受信する構成の具体例
としては、上記公報の段落（００１９）および図２に親
局の送受信回路が、段落（００２０）および図３には子
局の送受信回路が、段落（００２１）および図４には通
信信号波形についての説明が、それぞれ記載されてい
る。
【００２４】次に作用を説明する。まず、最初に各子局
ユニットの各入出力ポート１５−１〜１５−８を初期化
する。図３は、ＤＤＲの初期化用通信パケットの一例を
示す図である。図３に示す信号は、例えば電源投入時等
に、各子局ユニットの各入出力ポート１５−１〜１５−
８を初期化するために、親局ユニット１で設定された８
ビットのＤＤＲ信号の通信パケットである。これはプロ
グラム５によって設定され、親局ＤＤＲ回路８にセット
され、さらに親局送信回路７から子局受信回路１２へ通
信伝送され、子局ＤＤＲ回路１４にセットされる。そし
て、子局ＤＤＲ回路１４からＤＤＲ信号１〜８がそれぞ
れ各入出力ポートへ送られ、各入出力ポートを入力もし
くは出力のどちらかに設定する。図１の例では、入出力
ポート１５−１、１５−４、１５−５、１５−６、１５
−７の５ビットが出力用、１５−２、１５−３、１５−
８の３ビットが入力用に設定される。
ユニットの各入出力ポート１５−１〜１５−８を初期化
する。図３は、ＤＤＲの初期化用通信パケットの一例を
示す図である。図３に示す信号は、例えば電源投入時等
に、各子局ユニットの各入出力ポート１５−１〜１５−
８を初期化するために、親局ユニット１で設定された８
ビットのＤＤＲ信号の通信パケットである。これはプロ
グラム５によって設定され、親局ＤＤＲ回路８にセット
され、さらに親局送信回路７から子局受信回路１２へ通
信伝送され、子局ＤＤＲ回路１４にセットされる。そし
て、子局ＤＤＲ回路１４からＤＤＲ信号１〜８がそれぞ
れ各入出力ポートへ送られ、各入出力ポートを入力もし
くは出力のどちらかに設定する。図１の例では、入出力
ポート１５−１、１５−４、１５−５、１５−６、１５
−７の５ビットが出力用、１５−２、１５−３、１５−
８の３ビットが入力用に設定される。
【００２５】なお、親局ＤＤＲ回路８および子局ＤＤＲ
回路１４の内容は、予め設定されていれば良いので、マ
イクロコンピュータ４からの書き込み以外にも不揮発性
メモリによる記憶や、親局通信ＩＣ３の端子入力による
設定でも良い。さらには親局ユニットから子局ユニット
への通信によるＤＤＲの設定ではなく、単に各子局ユニ
ットの子局ＤＤＲ回路１４に予めＤＤＲデータを設定し
てもよい。また、各子局のそれぞれの入出力ポートでハ
ード的に設定してもよい。しかし、ハード的に設定する
場合には、入出力ポートに接続する各負荷や各スイッチ
の位置に応じて、各子局ごとにハードを設定しなければ
ならず、変更にも手間がかかる。その点、図１のよう
に、電源投入時等に通信で初期化を行なうように構成す
れば、各子局ユニットの各入出力ポートの入力、出力の
設定を親局ユニットのマイクロコンピュータ４による設
定で任意に変更できる。そのため子局ユニットとして同
じ構成の基板を用い、各子局に接続される負荷やスイッ
チの編成に応じてＤＤＲ信号を設定することにより、同
じ基板を用いて任意の編成が可能になると共に、組立て
後に変更することも容易になるので、費用を低減するこ
とが出来る。
回路１４の内容は、予め設定されていれば良いので、マ
イクロコンピュータ４からの書き込み以外にも不揮発性
メモリによる記憶や、親局通信ＩＣ３の端子入力による
設定でも良い。さらには親局ユニットから子局ユニット
への通信によるＤＤＲの設定ではなく、単に各子局ユニ
ットの子局ＤＤＲ回路１４に予めＤＤＲデータを設定し
てもよい。また、各子局のそれぞれの入出力ポートでハ
ード的に設定してもよい。しかし、ハード的に設定する
場合には、入出力ポートに接続する各負荷や各スイッチ
の位置に応じて、各子局ごとにハードを設定しなければ
ならず、変更にも手間がかかる。その点、図１のよう
に、電源投入時等に通信で初期化を行なうように構成す
れば、各子局ユニットの各入出力ポートの入力、出力の
設定を親局ユニットのマイクロコンピュータ４による設
定で任意に変更できる。そのため子局ユニットとして同
じ構成の基板を用い、各子局に接続される負荷やスイッ
チの編成に応じてＤＤＲ信号を設定することにより、同
じ基板を用いて任意の編成が可能になると共に、組立て
後に変更することも容易になるので、費用を低減するこ
とが出来る。
【００２６】次に、データを伝送する通信パケット３４
の通信フォーマットは図２に示すように、通信フォーマ
ットの始まりを示すＳＯＭ（Start Of Message）、通信
パケットの種類を示すＣＯＭ（COMmand）、各子局ユニ
ットのアドレスを示すＡＤＲ（ADRress）、８ビットの
通信データ、通信フォーマットの終わりを示すＥＯＭ
（End Of Message）で構成されている。
の通信フォーマットは図２に示すように、通信フォーマ
ットの始まりを示すＳＯＭ（Start Of Message）、通信
パケットの種類を示すＣＯＭ（COMmand）、各子局ユニ
ットのアドレスを示すＡＤＲ（ADRress）、８ビットの
通信データ、通信フォーマットの終わりを示すＥＯＭ
（End Of Message）で構成されている。
【００２７】親局受信回路６、子局受信回路１２は、Ｃ
ＯＭの内容によって、８ビットの通信データの内容が、
親局ユニット１から子局ユニット２への８ビットのＤＤ
Ｒ信号データであるか、親局ユニット１の駆動信号デー
タと子局ユニットのＳＷ信号データで構成される８ビッ
トの信号データであるかを判別する。
ＯＭの内容によって、８ビットの通信データの内容が、
親局ユニット１から子局ユニット２への８ビットのＤＤ
Ｒ信号データであるか、親局ユニット１の駆動信号デー
タと子局ユニットのＳＷ信号データで構成される８ビッ
トの信号データであるかを判別する。
【００２８】親局ユニット１は通信バス２０上に一定周
期で各子局ユニット宛の通信パケット３４を親局送信回
路７から出力する。すなわち、親局送信回路７は通信パ
ケット３４のＳＯＭ、ＣＯＭ、ＡＤＲを通信同期用クロ
ックに同期して送信し、通信データは、親局ＤＤＲ回路
８の各ビットに従って、子局ユニット２の入出力ポート
が出力に設定されているビットの駆動信号データのみを
通信同期用クロックに同期して通信バス２０上に送信す
る。例えば、図１の回路の子局ユニット２−１において
は、入出力ポート１５−１、１５−４、１５−５、１５
−６、１５−７が出力に設定されているので、図２の駆
動信号データではビット１、４、５、６、７が親局送信
回路７から通信バス２０上に送信されている状態を示し
ている。
期で各子局ユニット宛の通信パケット３４を親局送信回
路７から出力する。すなわち、親局送信回路７は通信パ
ケット３４のＳＯＭ、ＣＯＭ、ＡＤＲを通信同期用クロ
ックに同期して送信し、通信データは、親局ＤＤＲ回路
８の各ビットに従って、子局ユニット２の入出力ポート
が出力に設定されているビットの駆動信号データのみを
通信同期用クロックに同期して通信バス２０上に送信す
る。例えば、図１の回路の子局ユニット２−１において
は、入出力ポート１５−１、１５−４、１５−５、１５
−６、１５−７が出力に設定されているので、図２の駆
動信号データではビット１、４、５、６、７が親局送信
回路７から通信バス２０上に送信されている状態を示し
ている。
【００２９】子局受信回路１２は、親局ユニットから送
出する通信同期用クロックに同期して動作し、通信パケ
ット３４のＳＯＭ、ＣＯＭ、ＡＤＲを受信すると、自分
宛のアドレスの通信パケット３４であるか否かを判別す
る。そして自分宛であるなら、子局ＤＤＲ回路１４の各
ビットに従って、子局ユニット２の入出力ポートが入力
に設定されているビットのＳＷ信号データのみを通信同
期用クロックに同期して子局送信回路１１から通信バス
２０上に送信する。例えば図１の回路の子局ユニット２
−１においては、入出力ポート１５−２、１５−３、１
５−８が入力に設定されているので、図２のＳＷ信号デ
ータではビット２、３、８が子局送信回路１１から通信
バス２０上に送信されている状態を示している。
出する通信同期用クロックに同期して動作し、通信パケ
ット３４のＳＯＭ、ＣＯＭ、ＡＤＲを受信すると、自分
宛のアドレスの通信パケット３４であるか否かを判別す
る。そして自分宛であるなら、子局ＤＤＲ回路１４の各
ビットに従って、子局ユニット２の入出力ポートが入力
に設定されているビットのＳＷ信号データのみを通信同
期用クロックに同期して子局送信回路１１から通信バス
２０上に送信する。例えば図１の回路の子局ユニット２
−１においては、入出力ポート１５−２、１５−３、１
５−８が入力に設定されているので、図２のＳＷ信号デ
ータではビット２、３、８が子局送信回路１１から通信
バス２０上に送信されている状態を示している。
【００３０】親局送信回路７は子局ユニット２の入出力
ポートが出力に設定されているビット１、４、５、６、
７の駆動信号データを通信バス２０上に送信している以
外の時、すなわちビット２、３、８の時は出力を中断す
る。そして親局受信回路６は、親局ＤＤＲ回路８の各ビ
ットに従って、子局ユニット２が送信するビット２、
３、８のＳＷ信号データを受信する。
ポートが出力に設定されているビット１、４、５、６、
７の駆動信号データを通信バス２０上に送信している以
外の時、すなわちビット２、３、８の時は出力を中断す
る。そして親局受信回路６は、親局ＤＤＲ回路８の各ビ
ットに従って、子局ユニット２が送信するビット２、
３、８のＳＷ信号データを受信する。
【００３１】このように子局ユニット２は、親局ユニッ
ト１から送信された予め子局ユニット２に記憶されてい
るＤＤＲ信号に応じたビットの駆動信号データを受信
し、その駆動信号データは、予め子局ユニット２に記憶
されているＤＤＲ信号で出力に設定されたビットの入出
力ポートに出力される。そして、それらの入出力ポート
に出力された駆動信号は、そのポートに接続された駆動
系をＯＮ／ＯＦＦ制御する。
ト１から送信された予め子局ユニット２に記憶されてい
るＤＤＲ信号に応じたビットの駆動信号データを受信
し、その駆動信号データは、予め子局ユニット２に記憶
されているＤＤＲ信号で出力に設定されたビットの入出
力ポートに出力される。そして、それらの入出力ポート
に出力された駆動信号は、そのポートに接続された駆動
系をＯＮ／ＯＦＦ制御する。
【００３２】また、入力に指定された入出力ポートの各
ビットの状態は、ＳＷ信号データとして子局ユニット２
から通信バス２０上に出力され、親局ユニット１がそれ
を受信する。この入力に設定された入出力ポートの各ビ
ットのＳＷ信号は、それに接続されたＳＷやセンサの情
報である。
ビットの状態は、ＳＷ信号データとして子局ユニット２
から通信バス２０上に出力され、親局ユニット１がそれ
を受信する。この入力に設定された入出力ポートの各ビ
ットのＳＷ信号は、それに接続されたＳＷやセンサの情
報である。
【００３３】上記のように、本実施の形態によれば、各
子局ユニットは親局ユニットから送出される通信同期用
クロックに同期して駆動信号を受信し、かつ通信同期用
クロックに同期して子局ユニットの入出力ポートの入力
もしくは出力の設定値に基づいて、ＳＷ情報信号を送信
し、親局ユニットは子局ユニットの入出力ポートの入力
もしくは出力の設定値に基づいて、駆動信号を送信する
ことにより、１つの通信パケットのフォーマットの中に
駆動信号とＳＷ情報信号を混在させる構成とした。上記
のように親局、子局ユニットともに同じ通信同期用クロ
ックに同期して通信パケットの送信、受信を行なうの
で、通信バスヘの出力の切り換えをビット毎に行って
も、通信バス上で連続した通信パケットを形成すること
が出来る。そして常に駆動信号データのビット数とＳＷ
信号データのビット数の総和は８ビットであるから、ど
のようなＤＤＲの設定においても、通信パケット３４を
単一の通信フォーマットとすることができる。そのた
め、一回の通信パケットで双方向の通信を行ない、実効
効率を大幅に向上させることができるという効果が得ら
れると共に、多くの通信フォーマットが存在して受信回
路および送信回路が複雑になるという従来例の問題点を
解決することが出来る。
子局ユニットは親局ユニットから送出される通信同期用
クロックに同期して駆動信号を受信し、かつ通信同期用
クロックに同期して子局ユニットの入出力ポートの入力
もしくは出力の設定値に基づいて、ＳＷ情報信号を送信
し、親局ユニットは子局ユニットの入出力ポートの入力
もしくは出力の設定値に基づいて、駆動信号を送信する
ことにより、１つの通信パケットのフォーマットの中に
駆動信号とＳＷ情報信号を混在させる構成とした。上記
のように親局、子局ユニットともに同じ通信同期用クロ
ックに同期して通信パケットの送信、受信を行なうの
で、通信バスヘの出力の切り換えをビット毎に行って
も、通信バス上で連続した通信パケットを形成すること
が出来る。そして常に駆動信号データのビット数とＳＷ
信号データのビット数の総和は８ビットであるから、ど
のようなＤＤＲの設定においても、通信パケット３４を
単一の通信フォーマットとすることができる。そのた
め、一回の通信パケットで双方向の通信を行ない、実効
効率を大幅に向上させることができるという効果が得ら
れると共に、多くの通信フォーマットが存在して受信回
路および送信回路が複雑になるという従来例の問題点を
解決することが出来る。
【００３４】次に、図４および図５は、この発明の第２
の実施の形態を示す図であり、図４は回路ブロック図、
図５は通信パケットを示す図である。図４の回路ブロッ
ク図において、前記図１と異なる個所は、親局ユニット
１にビット・ワイズ・アビトレーション回路９が設けら
れ、かつ子局ユニット２−１（２−２、２−３でも同
じ）にビット・ワイズ・アビトレーション回路１３が設
けられ、ビット・ワイズ・アビトレーション方式で送受
信する点である。すなわち、親局ユニット１において
は、親局送信回路７からの送信信号をビット・ワイズ・
アビトレーション回路９を介して通信バス２０に送出
し、通信バス２０から入力した受信信号をビット・ワイ
ズ・アビトレーション回路９を介して親局受信回路６に
入力する。また、子局ユニット２においては、子局送信
回路１１からの送信信号をビット・ワイズ・アビトレー
ション回路１３を介して通信バス２０に送出し、通信バ
ス２０から入力した受信信号をビット・ワイズ・アビト
レーション回路１３を介して子局受信回路１２に入力す
る。
の実施の形態を示す図であり、図４は回路ブロック図、
図５は通信パケットを示す図である。図４の回路ブロッ
ク図において、前記図１と異なる個所は、親局ユニット
１にビット・ワイズ・アビトレーション回路９が設けら
れ、かつ子局ユニット２−１（２−２、２−３でも同
じ）にビット・ワイズ・アビトレーション回路１３が設
けられ、ビット・ワイズ・アビトレーション方式で送受
信する点である。すなわち、親局ユニット１において
は、親局送信回路７からの送信信号をビット・ワイズ・
アビトレーション回路９を介して通信バス２０に送出
し、通信バス２０から入力した受信信号をビット・ワイ
ズ・アビトレーション回路９を介して親局受信回路６に
入力する。また、子局ユニット２においては、子局送信
回路１１からの送信信号をビット・ワイズ・アビトレー
ション回路１３を介して通信バス２０に送出し、通信バ
ス２０から入力した受信信号をビット・ワイズ・アビト
レーション回路１３を介して子局受信回路１２に入力す
る。
【００３５】ビット・ワイズ・アビトレーション方式
は、別名をＣＳＭＡ／ＣＤ（CarrierSense Multiple Ac
cess with Collision Detection）とも呼ばれ、ＬＡＮ
(LocalAreａ Network）の伝送路を複数の装置で共用す
るための制御方式の一つである。この例としては、例え
ば特開平５−１１０５７１号公報や特開平６−１４０３
２号公報に記載されたものがある。
は、別名をＣＳＭＡ／ＣＤ（CarrierSense Multiple Ac
cess with Collision Detection）とも呼ばれ、ＬＡＮ
(LocalAreａ Network）の伝送路を複数の装置で共用す
るための制御方式の一つである。この例としては、例え
ば特開平５−１１０５７１号公報や特開平６−１４０３
２号公報に記載されたものがある。
【００３６】一般にビット・ワイズ・アビトレーション
方式の通信信号は、優勢信号であるドミナント信号と劣
勢信号であるパッシブ信号の２種類の信号で表現され
る。ビット・ワイズ・アビトレーション回路は通信信号
よりも十分、周波数の高い通信同期用クロックを用い
て、通信フォーマットの始まりを示すＳＯＭ（StartOf
Message）の受信によって各局のクロックの同期をと
り、送信回路がその同期を取ったタイミングで同時に複
数の各通信局が通信フォーマットを送出し、正常な１ビ
ット毎の通信信号の衝突を許可する回路である。また、
或る通信局が送信するドミナント信号とそれ以外の或る
通信局が送信するパッシブ信号が衝突した場合は、通信
バス上ではドミナント信号となる。ビット・ワイズ・ア
ビトレーション回路では、例えば、ドミナント信号をデ
ータの“１”、パッシブ信号をデータの“０”として受
信回路に通信データを出力する。通信信号が通信バス上
に出力されていない時は、通信バスはパッシブ状態とな
るのが一般的である。
方式の通信信号は、優勢信号であるドミナント信号と劣
勢信号であるパッシブ信号の２種類の信号で表現され
る。ビット・ワイズ・アビトレーション回路は通信信号
よりも十分、周波数の高い通信同期用クロックを用い
て、通信フォーマットの始まりを示すＳＯＭ（StartOf
Message）の受信によって各局のクロックの同期をと
り、送信回路がその同期を取ったタイミングで同時に複
数の各通信局が通信フォーマットを送出し、正常な１ビ
ット毎の通信信号の衝突を許可する回路である。また、
或る通信局が送信するドミナント信号とそれ以外の或る
通信局が送信するパッシブ信号が衝突した場合は、通信
バス上ではドミナント信号となる。ビット・ワイズ・ア
ビトレーション回路では、例えば、ドミナント信号をデ
ータの“１”、パッシブ信号をデータの“０”として受
信回路に通信データを出力する。通信信号が通信バス上
に出力されていない時は、通信バスはパッシブ状態とな
るのが一般的である。
【００３７】上記のごときビット・ワイズ・アビトレー
ション方式に本発明を適用した場合における通信パケッ
ト３５の通信フォーマットは図５に示すようになる。す
なわち、通信フォーマットの始まりを示すＳＯＭ（Star
t Of Message）、通信パケットの種類を示すＣＯＭ（CO
Mmand）、各子局ユニットのアドレスを示すＡＤＲ（ADR
ress）、８ビットの通信データ、通信フォーマットの終
わりを示すＥＯＭ（End Of Message）で構成されてい
る。
ション方式に本発明を適用した場合における通信パケッ
ト３５の通信フォーマットは図５に示すようになる。す
なわち、通信フォーマットの始まりを示すＳＯＭ（Star
t Of Message）、通信パケットの種類を示すＣＯＭ（CO
Mmand）、各子局ユニットのアドレスを示すＡＤＲ（ADR
ress）、８ビットの通信データ、通信フォーマットの終
わりを示すＥＯＭ（End Of Message）で構成されてい
る。
【００３８】親局ユニット１は、一定周期で各子局ユニ
ット宛に通信バス２０上に通信パケット３５を親局送信
回路７からビット・ワイズ・アビトレーショシ回路９を
介して出力する。親局送信回路７は通信パケット３５の
ＳＯＭ、ＣＯＭ、ＡＤＲをビット・ワイズ・アビトレー
ション回路９に出力し、通信データは、親局ＤＤＲ回路
８の各ビットに従って、子局ユニット２の入出力ポート
が出力に設定されているビットの駆動信号データのみを
ビット・ワイズ・アビトレーション回路９に出力する。
ット宛に通信バス２０上に通信パケット３５を親局送信
回路７からビット・ワイズ・アビトレーショシ回路９を
介して出力する。親局送信回路７は通信パケット３５の
ＳＯＭ、ＣＯＭ、ＡＤＲをビット・ワイズ・アビトレー
ション回路９に出力し、通信データは、親局ＤＤＲ回路
８の各ビットに従って、子局ユニット２の入出力ポート
が出力に設定されているビットの駆動信号データのみを
ビット・ワイズ・アビトレーション回路９に出力する。
【００３９】ビット・ワイズ・アビトレーション回路９
は親局送信回路７の出力を通信バス２０上にドミナント
信号とパッシブ信号で出力するが、親局送信回路７の出
力が無いときは、パッシブ信号を通信バス２０上に出力
する。例えば、図４の回路の子局ユニット２−１におい
ては、入出力ポート１５−１、１５−４、１５−５、１
５−６、１５−７が出力に設定されているので、図５の
駆動信号データではビット１、４、５、６、７が親局送
信回路７からビット・ワイズ・アビトレーション回路９
を介して通信バス２０上に出力され、それ以外のビット
２、３、８はパッシブ信号が出力されている状態を示し
ている。
は親局送信回路７の出力を通信バス２０上にドミナント
信号とパッシブ信号で出力するが、親局送信回路７の出
力が無いときは、パッシブ信号を通信バス２０上に出力
する。例えば、図４の回路の子局ユニット２−１におい
ては、入出力ポート１５−１、１５−４、１５−５、１
５−６、１５−７が出力に設定されているので、図５の
駆動信号データではビット１、４、５、６、７が親局送
信回路７からビット・ワイズ・アビトレーション回路９
を介して通信バス２０上に出力され、それ以外のビット
２、３、８はパッシブ信号が出力されている状態を示し
ている。
【００４０】子局受信回路１２は、通信パケット３５の
ＳＯＭ、ＣＯＭ、ＡＤＲをビット・ワイズ・アビトレー
ション回路１３を介して受信すると、自分宛のアドレス
の通信パケット３５であるか否かを判別する。そして自
分宛であるなら、子局ＤＤＲ回路１４の各ビットに従っ
て、子局ユニットの入出力ポートが入力に設定されてい
るビットのＳＷ信号データのみを子局送信回路１１から
ビット・ワイズ・アビトレーション回路１３を介して通
信バス２０上に送信する。子局送信回路１１の出力がな
いときは、ビット・ワイズ・アビトレーション回路１３
は通信バス上にパッシブ信号を出力する。例えば図４の
回路の子局ユニット２−１においては、入出力ポート１
５−２、１５−３、１５−８が入力に設定されているの
で、図５のＳＷ信号データではビット２、３、８が子局
送信回路１１からビット・ワイズ・アビトレーション回
路１３を介して通信バス２０上に送信され、それ以外の
ビット１、４、５、６、７はパッシブ信号が出力されて
いる状態を示している。
ＳＯＭ、ＣＯＭ、ＡＤＲをビット・ワイズ・アビトレー
ション回路１３を介して受信すると、自分宛のアドレス
の通信パケット３５であるか否かを判別する。そして自
分宛であるなら、子局ＤＤＲ回路１４の各ビットに従っ
て、子局ユニットの入出力ポートが入力に設定されてい
るビットのＳＷ信号データのみを子局送信回路１１から
ビット・ワイズ・アビトレーション回路１３を介して通
信バス２０上に送信する。子局送信回路１１の出力がな
いときは、ビット・ワイズ・アビトレーション回路１３
は通信バス上にパッシブ信号を出力する。例えば図４の
回路の子局ユニット２−１においては、入出力ポート１
５−２、１５−３、１５−８が入力に設定されているの
で、図５のＳＷ信号データではビット２、３、８が子局
送信回路１１からビット・ワイズ・アビトレーション回
路１３を介して通信バス２０上に送信され、それ以外の
ビット１、４、５、６、７はパッシブ信号が出力されて
いる状態を示している。
【００４１】親局受信回路６は、親局ＤＤＲ回路８の各
ビットに従って、子局ユニット２−１が送信するビット
２、３、８のＳＷ信号データをビット・ワイズ・アビト
レーション回路９を介して受信する。
ビットに従って、子局ユニット２−１が送信するビット
２、３、８のＳＷ信号データをビット・ワイズ・アビト
レーション回路９を介して受信する。
【００４２】上記のように、本実施の形態においては、
子局ユニットの入出力ポートの入力もしくは出力の設定
値に基づいて、１つの通信パケットのフォーマットの中
に駆動信号とＳＷ情報信号を、ビット・ワイズ・アビト
レーションにより混在させる構成とした。上記のように
構成したことにより、通信バス上で連続した通信パケッ
トを形成することが出来る。そして常に駆動信号データ
のビット数とＳＷ信号データのビット数の総和は８ビッ
トであるから、どのようなＤＤＲの設定においても、通
信パケット３５を単一の通信フォーマットとすることが
できる。そのため、一回の通信パケットで双方向の通信
を行ない、実効効率を大幅に向上させることができると
いう効果が得られると共に、多くの通信フォーマットが
存在して受信回路および送信回路が複雑になるという従
来例の問題点を解決することが出来る。
子局ユニットの入出力ポートの入力もしくは出力の設定
値に基づいて、１つの通信パケットのフォーマットの中
に駆動信号とＳＷ情報信号を、ビット・ワイズ・アビト
レーションにより混在させる構成とした。上記のように
構成したことにより、通信バス上で連続した通信パケッ
トを形成することが出来る。そして常に駆動信号データ
のビット数とＳＷ信号データのビット数の総和は８ビッ
トであるから、どのようなＤＤＲの設定においても、通
信パケット３５を単一の通信フォーマットとすることが
できる。そのため、一回の通信パケットで双方向の通信
を行ない、実効効率を大幅に向上させることができると
いう効果が得られると共に、多くの通信フォーマットが
存在して受信回路および送信回路が複雑になるという従
来例の問題点を解決することが出来る。
【図１】本発明の第１の実施の形態を示す回路ブロック
図。
図。
【図２】本発明の第１の実施の形態に用いる通信パケッ
トを示す図。
トを示す図。
【図３】本発明の第１の実施の形態に用いるＤＤＲの初
期化用通信パケットの一例を示す図。
期化用通信パケットの一例を示す図。
【図４】本発明の第２の実施の形態を示す回路ブロック
図。
図。
【図５】本発明の第２の実施の形態に用いる通信パケッ
トを示す図。
トを示す図。
【図６】従来の多重通信装置の一例を示す回路ブロック
図。
図。
【図７】従来例における通信パケットの一例を示す図。
【図８】従来例における通信パケットの他の一例を示す
図。
図。
１…親局ユニット ２−１〜２−３
…子局ユニット ３…親局通信ＩＣ ４…マイクロコ
ンピュータ ５…プログラム ６…親局受信回
路 ７…親局送信回路 ８…親局ＤＤＲ
回路 ９…ビット・ワイズ・アビトレーション回路 １０−１〜１０−３…子局通信ＩＣ １１…子局送信
回路 １２…子局受信回路 １３…ビット・ワイズ・アビトレーション回路 １４…子局ＤＤＲ回路 １５−１〜１５
−８…入出力ポート １６−１〜１６−５…負荷の駆動回路（トランジスタ） １７−１〜１７−３…抵抗 １８−１〜１８
−５…負荷（ランプ） １９−１〜１９−３…スイッチ ２０…通信バス
…子局ユニット ３…親局通信ＩＣ ４…マイクロコ
ンピュータ ５…プログラム ６…親局受信回
路 ７…親局送信回路 ８…親局ＤＤＲ
回路 ９…ビット・ワイズ・アビトレーション回路 １０−１〜１０−３…子局通信ＩＣ １１…子局送信
回路 １２…子局受信回路 １３…ビット・ワイズ・アビトレーション回路 １４…子局ＤＤＲ回路 １５−１〜１５
−８…入出力ポート １６−１〜１６−５…負荷の駆動回路（トランジスタ） １７−１〜１７−３…抵抗 １８−１〜１８
−５…負荷（ランプ） １９−１〜１９−３…スイッチ ２０…通信バス
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 5/22
H04L 12/40
H04Q 9/14
Claims (4)
- 【請求項１】親局ユニットに内蔵された親局の通信装置
と子局ユニットに内蔵された複数の入出力ポートを有す
る子局の通信装置とが通信線を介して接続され、前記子
局ユニットの各入出力ポートはそれぞれ予め入力もしく
は出力のどちらかに設定され、前記親局ユニットが前記
通信線上に出力する駆動信号を前記子局ユニットが受信
し、前記子局ユニットにおいて出力に設定された前記入
出力ポートに接続された負荷を前記駆動信号によって制
御し、前記子局ユニットにおいて入力に設定された前記
入出力ポートに接続されたスイッチやセンサからのＳＷ
情報信号を前記子局ユニットが通信線上に出力し、それ
を前記親局ユニットが受信する多重通信装置において、 前記親局ユニットは、送信対象とする子局ユニットの入
出力ポートのうち出力に設定されているビットのデータ
のみを駆動信号データとして通信同期用クロックに同期
して送信し、前記子局ユニットは自局宛の通信であるか
否かを判断し、自局宛の通信である場合は、自局の入出
力ポートの設定状況に対応させて、入出力ポートのうち
入力に設定されているビットのデータのみをＳＷ情報信
号データとして前記通信同期用クロックに同期して送信
し、１つの通信パケットのフォーマットの中に前記駆動
信号データと前記ＳＷ情報信号データを、入出力ポート
の順番通りに混在させることにより、全ての入出力ポー
トについて１回の特定のフォーマットで、双方向のデー
タ伝送を行なうように構成したことを特徴とする多重通
信装置。 - 【請求項２】通常の通信動作開始前に、前記親局ユニッ
トから前記子局ユニットへ入出力ポート設定用の信号を
送信することにより、前記子局ユニットの各入出力ポー
トを入力もしくは出力のどちらかに設定するように構成
したことを特徴とする請求項１に記載の多重通信装置。 - 【請求項３】前記親局ユニットと前記子局ユニットは、
それぞれＤＤＲ回路を備え、前記親局ユニットの前記Ｄ
ＤＲ回路で設定したビット情報を送信し、前記子局ユニ
ットのＤＤＲ回路で受信した結果に応じて前記子局ユニ
ットの各入出力ポートを入力もしくは出力のどちらかに
設定するように構成したことを特徴とする請求項２に記
載の多重通信装置。 - 【請求項４】親局ユニットに内蔵された親局の通信装置
と子局ユニットに内蔵された複数の入出力ポートを有す
る子局の通信装置とが通信線を介して接続され、前記子
局ユニットの入出力ポートはそれぞれ予め入力もしくは
出力のどちらかに設定され、前記親局ユニットが前記通
信線上に出力する駆動信号を前記子局ユニットが受信
し、前記子局ユニットにおいて出力に設定された前記入
出力ポートに接続された負荷を前記駆動信号によって制
御し、前記子局ユニットにおいて入力に設定された前記
入出力ポートに接続されたスイッチやセンサからのＳＷ
情報信号を前記子局ユニットが通信線上に出力し、それ
を前記親局ユニットが受信する多重通信装置において、 前記親局ユニットは、送信対象とする子局ユニットの入
出力ポートのうち出力に設定されているビットのデータ
のみを駆動信号データとしてビット・ワイズ・アビトレ
ーションで送信し、前記子局ユニットは入出力ポートの
うち入力に設定されているビットのデータのみをＳＷ情
報信号データとしてビット・ワイズ・アビトレーション
で送信し、１つの通信パケットのフォーマットの中に前
記駆動信号データと前記ＳＷ情報信号データをビット・
ワイズ・アビトレーションで混在させることにより、全
ての入出力ポートについて１回の特定のフォーマット
で、双方向のデータ伝送を行なうように構成したことを
特徴とする多重通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28222298A JP3454168B2 (ja) | 1998-10-05 | 1998-10-05 | 多重通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28222298A JP3454168B2 (ja) | 1998-10-05 | 1998-10-05 | 多重通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000115146A JP2000115146A (ja) | 2000-04-21 |
| JP3454168B2 true JP3454168B2 (ja) | 2003-10-06 |
Family
ID=17649658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28222298A Expired - Fee Related JP3454168B2 (ja) | 1998-10-05 | 1998-10-05 | 多重通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3454168B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7430327B2 (ja) * | 2020-06-02 | 2024-02-13 | 多摩川精機株式会社 | シリアル通信システム |
-
1998
- 1998-10-05 JP JP28222298A patent/JP3454168B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000115146A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100655843B1 (ko) | 디지털 데이터 스트림의 비디오 공백 주기를 이용한양방향 데이터 전송 | |
| EP0900493B1 (en) | Communication bus using different transmission rates | |
| US6092138A (en) | Electronic apparatus having a high-speed communication bus system such as an I2 C bus system | |
| US20020108011A1 (en) | Dual interface serial bus | |
| EP0993719B1 (en) | Electronic apparatus with a bus | |
| JPH02303242A (ja) | バス中継装置 | |
| JP3454168B2 (ja) | 多重通信装置 | |
| US6393020B1 (en) | Gated multi-drop communication system | |
| US5430725A (en) | Transmitting different size data items on a bus | |
| JPH01135150A (ja) | ネットワークのノードアドレス設定方式 | |
| JP3299853B2 (ja) | 通信システムおよび通信用中継器 | |
| US7308023B1 (en) | Dual function clock signal suitable for host control of synchronous and asynchronous target devices | |
| US5949818A (en) | Expandable ethernet network repeater unit | |
| JPH05344137A (ja) | データ伝送システム | |
| EP0569512A4 (en) | Packet transmission system and method utilizing both a data bus and dedicated control lines | |
| JPH0630505B2 (ja) | シリアル通信システム | |
| JP2001162894A (ja) | データ通信装置およびデータ通信方法 | |
| KR960009912B1 (ko) | 시리얼 통신장치의 통신회선 확장장치 | |
| JP3299060B2 (ja) | ダイナミックポーリング制御装置 | |
| JPH09270782A (ja) | データ通信方法及び制御データ通信装置 | |
| JPH104423A (ja) | アクセス方法 | |
| JP3259526B2 (ja) | 伝送制御装置 | |
| AU711109C (en) | Data communication network with highly efficient polling procedure | |
| JP2001166889A (ja) | プリンタおよびプリンタ内のデータ通信方法 | |
| JPH02216998A (ja) | 複数スレーブの遠隔制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |