KR100306299B1 - 칩들간의 데이터통신장치 - Google Patents

칩들간의 데이터통신장치 Download PDF

Info

Publication number
KR100306299B1
KR100306299B1 KR1019990003070A KR19990003070A KR100306299B1 KR 100306299 B1 KR100306299 B1 KR 100306299B1 KR 1019990003070 A KR1019990003070 A KR 1019990003070A KR 19990003070 A KR19990003070 A KR 19990003070A KR 100306299 B1 KR100306299 B1 KR 100306299B1
Authority
KR
South Korea
Prior art keywords
data
dttv
chip
processor
data communication
Prior art date
Application number
KR1019990003070A
Other languages
English (en)
Other versions
KR20000052167A (ko
Inventor
류길오
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990003070A priority Critical patent/KR100306299B1/ko
Publication of KR20000052167A publication Critical patent/KR20000052167A/ko
Application granted granted Critical
Publication of KR100306299B1 publication Critical patent/KR100306299B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Information Transfer Systems (AREA)

Abstract

아날로그 방송신호를 위한 마이크로프로세서는 디지털 방송신호를 위한 DTTV보드상의 DTTV프로세서와 데이터통신한다. 마이크로프로세서 및 DTTV프로세서는 마이크로프로세서에서 발생되는 클럭신호의 펄스에 동기되게 데이터통신을 행한다. 마이크로프로세서가 DTTV프로세서에 데이터를 쓰는 경우, 마이크로프로세서 및 DTTV프로세서는 쓰기신호, 데이터 및 연속캐리를 이용하여 데이터통신을 행하며, 마이크로프로세서가 DTTV프로세서로부터 데이터를 읽는 경우, 마이크로프로세서 및 DTTV프로세서는, 읽기신호, 연속캐리, 데이터 및 연속캐리를 이용하여 데이터통신을 행한다. 연속캐리는 뒤따르는 데이터가 있는 지를 나타낸다. 따라서, 본 발명은 기존의 UART 또는 I2C버스방식과는 다른 방식의 데이터통신을 적은 갯수의 핀들을 이용하여 행할 수 있다.

Description

칩들간의 데이터통신장치{Apparatus for transmitting data between chips}
본 발명은 칩들 간의 데이터 통신에 관한 것이다.
현재 개발중인 DTTV(Digital Terrestrial TeleVision)수상기는 아날로그 방송신호 및 디지털 방송신호 둘 다를 수신할 수 있다. 그리고, 이 DTTV수상기는 디지털 방송신호를 처리하기 위한 칩들이 설치된 DTTV보드를 구비한다. DTTV보드는 데이터통신을 위하여, 칩마다 어드레스를 할당하고 데이터라인 및 클럭라인을 이용하는 I2C버스방식을 사용한다.
그런데, 아날로그 방송신호를 위해 사용되는 기존의 마이크로컨트롤러는 여분으로 가지고 있는 핀의 갯수가 너무 적다. 그리고, 경우에 따라서는 DTTV보드상에 설치되며 기존의 마이크로컨트롤러와 데이터를 주고받는 특정 칩 또한 여분으로 가지고 있는 핀들의 갯수가 너무 작을 수 있다. 그러므로, 이 마이크로컨트롤러와 DTTV보드의 특정 칩간의 데이터통신을 위하여, 칩선택라인, 클럭라인 및 데이터라인을 사용하는 3라인방식, 또는 전술의 I2C버스방식을 사용하기가 곤란하다.
전술의 문제점을 해결하기 위하여, 본 발명은 두 칩들간에 각 칩이 가지고 있는 두 개의 핀들을 이용하여 데이터통신을 행할 수 있는 장치를 제공함에 있다.
도 1은 본 발명의 바람직한 실시예에 따른 DTTV수상기에서의 일부 블록을 보여주는 도면,
도 2a는 도 1에 보여진 마이크로컨트롤러가 DTTV프로세서로부터 데이터를 읽는 경우를 위한 프로토콜을 설명하기 위한 도면,
도 2b는 도 1에 보여진 마이크로컨트롤러가 DTTV프로세서에 데이터를 쓰는 경우를 위한 프로토콜을 설명하기 위한 도면,
도 3은 여러 종류의 데이터를 통신하는 경우에 마이크로컨트롤러 및 DTTV프로세서 간에 주고받는 데이터의 구조를 설명하기 위한 도면.
*도면의 주요 부분에 대한 부호의 설명
10 : 마이크로컨트롤러20 : DTTV프로세서
상술한 본 발명의 목적을 달성하기 위한, 칩들 간의 데이터통신장치는, 제 1핀 및 제 2핀을 구비한 제 1칩; 및 상기 제 1핀에 연결된 제 3핀 및 상기 제 2핀에 연결된 제 4핀을 구비하며, 클럭신호를 상기 제 3핀을 통해 상기 제 1칩으로 공급하는 제 2칩을 포함한다. 상기 제 1칩 및 상기 제 2칩은 상기 클럭신호의 펄스에 동기되게 데이터통신을 행하며, 상기 제 2칩이 상기 제 1칩에 데이터를 쓰는 경우, 상기 제 1칩 및 상기 제 2칩은, 쓰기신호, 데이터 및 연속캐리를 이용하여 데이터통신을 행하며, 상기 제 2칩이 상기 제 1칩으로부터 데이터를 읽는 경우, 상기 제 1칩 및 상기 제 2칩은, 읽기신호, 연속캐리, 데이터 및 연속캐리를 이용하여 데이터통신을 행한다. 상기 연속캐리는 뒤따르는 데이터가 있는 지를 나타낸다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 DTTV수상기는 아날로그방송신호를 위한 마이크로컨트롤러(10) 및 디지털 방송신호를 위한 DTTV프로세서(20)를 구비한다. 마이크로컨트롤러(10)는 아날로그 방송신호를 수신 및 처리하는 블록들(미도시)을 제어하고, DTTV프로세서(20)는 디지털 방송신호를 수신 및 처리한다.
마이크로컨트롤러(10)는 DTTV프로세서(20)와의 데이터통신을 위해 두 개의 GPIO(General Port Input Output)핀들(GPIO1 및 GPIO2)을 사용하며, DTTV프로세서(20)는 마이크로컨트롤러(10)와의 데이터통신을 위하여 하나의 외부인터럽트핀(ExInt) 및 하나의 GPIO핀(GPIO3)을 사용한다. 마이크로컨트롤러(10)는 DTTV프로세서(20)와 데이터를 송수신하기 위한 기준이 되는 클럭(CLK)을, GPIO핀(GPIO1)을 통하여 DTTV프로세서(20)의 외부인터럽트핀(ExInt)으로 공급한다. 그리고, 마이크로컨트롤러(10)는 데이터(DATA)를 GPIO핀(GPIO2)을 통하여 DTTV프로세서(20)의 GPIO핀(GPIO3)으로 공급한다. DTTV프로세서(20)는 데이터(DATA)를 GPIO핀(GPIO3)을 통하여 마이크로컨트롤러(10)의 GPIO핀(GPIO2)으로 공급한다.
전술의 구성을 갖는 도 1의 장치를 도 2a 내지 도 3을 참조하여 설명한다.
도 2a는 마이크로컨트롤러(10)가 DTTV프로세서(20)로부터 데이터를 읽는 경우의 데이터구조를 보여준다. 도 2a 또는 도 2b에 보여진 두 행들 중에서, 윗쪽 행은 클럭(CLK)의 각 펄스에 동기되는 비트들이며, 아랫쪽 행은 윗쪽 행에 보여진 각 비트의 값이다. DTTV프로세서(20)로부터 데이터를 읽으려는 경우, 마이크로컨트롤러(10)는 클럭(CLK)을 발생하며, 발생된 클럭(CLK)을 GPIO핀(GPIO1)을 통하여 DTTV프로세서(20)의 외부인터럽트핀(ExInt)으로 공급한다. 이와 동시에, 마이크로컨트롤러(10)는 값 '1'을 갖는 읽기비트(R)를 클럭(CLK)의 펄스에 동기시켜 DTTV프로세서(20)로 전송한다. 그 값이 '1'인 읽기비트(R)를 수신하는 DTTV프로세서(20)는 읽기모드로 설정되어 DTTV프로세서(20)에 저장된 데이터를 마이크로컨트롤러(10)가 읽을 수 있게 한다. 그런 다음, DTTV프로세서(20)는 마이크로컨트롤러(10)가 읽어야하는 데이터가 있으면, 그 값이 '0'인 연속캐리비트(CC)를 마이크로컨트롤러(10)로부터 공급되는 클럭(CLK)의 펄스에 동기시켜 마이크로컨트롤러(10)로 전송한다. 반면에, 마이크로컨트롤러(10)가 읽어야할 데이터가 없는 경우, DTTV프로세서(20)는 그 값이 '1'인 연속캐리비트(CC)를 클럭(CLK)의 펄스에 동기시켜 마이크로컨트롤러(10)로 전송한다.
마이크로컨트롤러(10)는, GPIO핀(GPIO2)을 통해 수신되는 연속캐리비트(CC)의 값이 '1'이면, DTTV프로세서(20)로부터 읽어낼 데이터가 없는 것으로 판단하고 클럭(CLK)을 DTTV프로세서(20)로 공급하는 동작을 중단한다. 반면에, GPIO핀(GPIO2)을 통해 수신되는 연속캐리비트(CC)의 값이 '0'이면, 마이크로컨트롤러(10)는 GPIO핀(GPIO1)을 통해 클럭(CLK)을 계속적으로 DTTV프로세서(20)로 공급하며, DTTV프로세서(20)는 저장된 데이터를 클럭(CLK)의 펄스들에 동기시켜 마이크로컨트롤러(10)로 공급한다. DTTV프로세서(20)는 저장된 데이터를 8비트 단위로 마이크로컨트롤러(10)로 공급하며, 8비트의 데이터 이후에는 도 2a에 보인 것처럼 1비트의 연속캐리비트(CC)를 마이크로컨트롤러(10)로 공급한다. DTTV프로세서(20)는 마이크로컨트롤러(10)가 읽어야할 데이터가 있는 동안에는 8비트의 데이터(b7∼b0) 및 이에 뒤따르는 1비트의 연속캐리비트(CC)를 마이크로컨트롤러(10)로부터 공급되는 클럭(CLK)의 개별 펄스들에 동기시켜 마이크로컨트롤러(10)로 전송한다. 마이크로컨트롤러(10)가 읽어야할 데이터가 없는 경우, DTTV프로세서(20)는 그 값이 '1'인 연속캐리비트(CC)를 마이크로컨트롤러(10)로 전송한다.
다음으로, 도 2b를 참조하여 마이크로컨트롤러(10)가 DTTV프로세서(20)에 데이터를 쓸 때의 동작을 설명한다. 마이크로컨트롤러(10)는, 데이터쓰기 요청을 위하여, 클럭(CLK)의 펄스에 동기되며 그 값이 '0'인 쓰기비트(W)를 DTTV프로세서(20)로 전송한다. 이 쓰기비트(W)를 수신하는 DTTV프로세서(20)는 쓰기모드로 설정된다. 이어서, 마이크로컨트롤러(10)는 클럭(CLK)의 개별 펄스들에 동기되는 8비트의 데이터(b7∼b0)를 DTTV프로세서(20)로 전송한다. 그런 다음, DTTV프로세서(20)에 쓸 데이터가 더 있는 경우, 마이크로컨트롤러(10)는 DTTV프로세서(20)에 쓸 데이터가 있음을 알리기 위하여, 그 값이 '0'인 연속캐리비트(CC)를 DTTV프로세서(20)로 전송하다. 마이크로컨트롤러(10)는, DTTV프로세서(20)에 DTTV프로세서(20)로 전송되지 않은 데이터가 존재하는 경우, 8비트 데이터의 뒤에 그 값이 '0'인 연속캐리비트(CC)를 전송한다. DTTV프로세서(20)로 전송할 데이터가더 이상 없는 경우, 마이크로컨트롤러(10)는 그 값이 '1'인 연속캐리비트(CC)를 DTTV프로세서(20)로 전송한 다음, DTTV프로세서(20)로 클럭(CLK)을 공급하는 동작을 중단한다. DTTV프로세서(20)는, 값 '1'인 연속캐리비트(CC)가 GPIO핀(GPIO3)으로 수신되는 경우, 그때까지 수신된 데이터를 공용버퍼(미도시)에 저장 및 사용한다.
도 3은 도 2a 및 도 2b에 관련하여 설명된 데이터구조를 여러 종류의 데이터를 전송하는 경우에 적합하도록 확장한 예를 보여준다. 마이크로컨트롤러(10) 및 DTTV프로세서(20)는 도 3에 보여진 확장된 데이터구조를 이용하여 데이터를 송신 또는 수신한다. 도 3에서, 읽기/쓰기비트(R/W) 및 연속캐리비트(CC)는 도 2a 및 도 2b에 관련하여 설명된 것과 동일하다. 데이터종류식별자(Class ID)는 전송할 데이터가 어떤 종류인지를 표시하며, 전송되는 데이터(DATA)는 어떤 내용이 전송되는 지에 따라 가변되는 크기를 갖는다. 1바이트의 체크섬(checksum)은 전송되는 데이터(DATA)의 오류검사를 위한 것이다. 마이크로컨트롤러(10) 또는 DTTV프로세서(20)는 수신된 데이터 중에서 체크섬(checksum)을 제외한 데이터의 합과 체크섬의 값이 다르면, 데이터전송 중에 에러가 발생한 것으로 판단하고 데이터의 재전송을 요구한다. 두 값이 동일하면, 수신된 데이터(DATA)를 대응하는 데이터종류식별자(Class ID)에 따라 처리한다. 예를 들어, DTTV프로세서(20)가 마이크로컨트롤러(10)로 전송하는 데이터가 시간데이터이면, 마이크로컨트롤러(10)는 DTTV프로세서(20)와 시간을 맞추는 동작을 수행한다.
전술한 데이터종류식별자로는 버전을 관리하기 위한 데이터가 있다. 이 데이터는 마이크로컨트롤러(10) 및 DTTV프로세서(20) 간의 데이터 통신을 통하여 마이크로컨트롤러(10) 또는 DTTV프로세서(20)가 설치된 DTTV보드(미도시)의 버전을 용이하게 관리할 수 있다.
상술한 바와 같이, 본 발명에 따른 칩들 간의 데이터통신장치는 두 칩들이 각각 2개의 핀들을 이용하여 데이터통신한다. 그러므로, 본 발명은 기존의 UART(Universal Asynchronous Receiver Transmitter)방식, 3라인방식, 또는 I2C버스방식과는 다른 방식의 데이터통신을 적은 갯수의 핀들을 이용하여 행할 수 있다.

Claims (4)

  1. 칩들 간의 데이터통신장치에 있어서,
    제 1핀 및 제 2핀을 구비한 제 1칩; 및
    상기 제 1핀에 연결된 제 3핀 및 상기 제 2핀에 연결된 제 4핀을 구비하며, 클럭신호를 상기 제 3핀을 통해 상기 제 1칩으로 공급하는 제 2칩을 포함하며,
    상기 제 1칩 및 상기 제 2칩은 상기 클럭신호의 펄스에 동기되게 데이터통신을 행하며, 상기 제 2칩이 상기 제 1칩에 데이터를 쓰는 경우, 상기 제 1칩 및 상기 제 2칩은, 쓰기신호, 데이터 및 연속캐리를 이용하여 데이터통신을 행하며, 상기 제 2칩이 상기 제 1칩으로부터 데이터를 읽는 경우, 상기 제 1칩 및 상기 제 2칩은, 읽기신호, 연속캐리, 데이터 및 연속캐리를 이용하여 데이터통신을 행하고, 상기 연속캐리는 뒤따르는 데이터가 있는 지를 나타내는, 칩들 간의 데이터통신장치.
  2. 제 1항에 있어서, 상기 제1칩, 및 상기 제2칩은 읽기/쓰기신호, 데이터종류식별자, 전송데이터, 체크섬데이터의 조합으로 구성되며,
    읽기/쓰기신호는 첫단에 위치하고, 각 데이터종류식별자, 전송데이터, 체크섬데이터의 후단에는 연속캐리가 붙은 프로토콜 구조를 이용하여 데이터 통신을 행하는 칩들간의 데이터 통신장치.
  3. 제 2항에 있어서, 상기 데이터종류식별자 및 상기 체크섬데이터 각각은 한 바이트를 가지며,
    상기 데이터는 한 바이트 단위로 전송되는 칩들간의 데이터통신장치.
  4. 제 1항에 있어서, 상기 제 2칩은 통신할 데이터가 없는 경우, 상기 제 1칩으로의 클럭신호의 공급을 중단하는 칩들간의 데이터통신장치.
KR1019990003070A 1999-01-30 1999-01-30 칩들간의 데이터통신장치 KR100306299B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990003070A KR100306299B1 (ko) 1999-01-30 1999-01-30 칩들간의 데이터통신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990003070A KR100306299B1 (ko) 1999-01-30 1999-01-30 칩들간의 데이터통신장치

Publications (2)

Publication Number Publication Date
KR20000052167A KR20000052167A (ko) 2000-08-16
KR100306299B1 true KR100306299B1 (ko) 2001-09-26

Family

ID=19572836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990003070A KR100306299B1 (ko) 1999-01-30 1999-01-30 칩들간의 데이터통신장치

Country Status (1)

Country Link
KR (1) KR100306299B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113296998A (zh) * 2021-06-22 2021-08-24 中国第一汽车股份有限公司 数据通信异常恢复方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
KR20000052167A (ko) 2000-08-16

Similar Documents

Publication Publication Date Title
EP0900493B1 (en) Communication bus using different transmission rates
EP0522764B1 (en) Multiplexing scheme for modem control signals
US5958027A (en) Method and system for optimizing the flow of isochronous data and clock rate information
US5748684A (en) Resynchronization of a synchronous serial interface
US8195864B2 (en) Methods and apparatus for bridged data transmission and protocol translation in a high serialized data system
US6092138A (en) Electronic apparatus having a high-speed communication bus system such as an I2 C bus system
KR20040084955A (ko) 무선 주파수 서브시스템과 베이스밴드 서브시스템 및 그사이의 디지털 인터페이스를 포함하는 무선 통신 시스템
US6880026B2 (en) Method and apparatus for implementing chip-to-chip interconnect bus initialization
KR100306299B1 (ko) 칩들간의 데이터통신장치
CN111884987B (zh) 电子设备和用于电子设备的方法
EP0829095B1 (en) Method and apparatus for reducing latency time on an interface by overlapping transmitted packets
KR0178588B1 (ko) I2c 프로토콜 통신 장치
JPS6260050A (ja) インタ−バス・システム
JP2001162901A (ja) プリンタおよびプリンタ内でのデータ通信方法
KR0132988B1 (ko) 티브이내 마이콤과 외부기기간의 인터페이스 회로 및 그 제어방법
KR100246773B1 (ko) 다수의 tdm 채널의 송신 동시정합장치 및 방법
CN115328431A (zh) 高速音频和控制集成总线及装置
KR100202993B1 (ko) 통신포트와 백보드상의 코넥터간 정합장치
JP3769538B2 (ja) Ａｔｍセル送受信制御方式及びその方法並びに移動通信基地局装置
KR20030027307A (ko) 범용 프로세서의 시리얼 인터페이스
JP3512105B2 (ja) データ通信装置およびデータ通信方法
KR20020052497A (ko) 보드간 상태정보 교환 장치
JPH01233613A (ja) 並列通信兼直列通信用の単一のコネクタを有する印刷装置
KR19980055483U (ko) 전자교환기의 td버스 억세스 장치
KR19990055613A (ko) 다수의 tdm 채널의 수신 동시정합 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090730

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee