JPH06216911A

JPH06216911A - 通信方法

Info

Publication number: JPH06216911A
Application number: JP757993A
Authority: JP
Inventors: Shozo Tomita; 省三冨田
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1993-01-20
Filing date: 1993-01-20
Publication date: 1994-08-05

Abstract

(57)【要約】【目的】アービトレーション機能を持ち、ビット同期
が取りやすく、複数バイトのメッセージを送受信でき
る。さらに、高機能の通信手順を安価な回路により実現
し、高速の通信が可能で、少ない回路規模で通信システ
ムを構成する。【構成】マルチマスタ方式の通信方法に用いられるフ
レームを順次、スタートビットフィールドＳＢ、同期フ
ィールドＳＹＮ、マスタアドレスフィールドＭＡ、制御
フィールドＣＦ、スレーブアドレスフィールドＳＡ、第
１のＡＣＫフィールドＡＫ１、レジスタアドレスフィー
ルドＲＡ、データフィールドＤＴ、及び第２のＡＣＫフ
ィールドＡＫ２を順次配列構成している。ＣＦの内容に
従い、後続のＳＡ等の省略が行え、それによってフレー
ムの短縮化が可能となる。ＳＢ、ＳＹＮ、及びＭＡによ
り、２つ以上の端末からのマスタ要求に対する送受信ク
ロックの同期、及びアービトレーションが行える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、１つのまとまった動作
を行う機械装置内において、各部にセンサやアクチュエ
ータ等を核とするユニット、マイクロプロセッサあるい
はマイクロコントローラ等を核とするユニットとするユ
ニット等を多数配置し、各ユニットがそれぞれ１つのネ
ットワーク端末として動作し、機械装置全体として１つ
の小規模なローカルネットワークを構成する通信システ
ムにおいて用いられる通信方法に関するものである。

【０００２】

【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。文献１；宮崎誠一著「マイクロコンピュータ・データ
伝送の基礎と実際」２版（昭６０−２−２０）ＣＱ出版
（株）Ｐ．３５−６２、Ｐ．１９９−２３７文献２；特公平１−４５２５９号公報従来、ワークステーション（ＷＳ）やプリンタ、ディス
ク装置等の高性能の機器を１つの端末としネットワーク
で結び、各機器間でデータの共有化する手段として、マ
ルチマスタ方式のローカルネットワークが広く用いられ
ている。本発明は１つのまとまった高性能機器間を結
び、構成されるネットワークではなく、１つの機器内に
配置された、センサやアクチュエータ等をベースとする
比較的小規模な端末、マイクロプロセッサあるいはマイ
クロコントローラ等からなる端末、いわば、小規模な装
置により構成される、比較的近距離の閉鎖した通信ネッ
トワークを想定している。

【０００３】図２は、従来のマルチマスタ方式の通信シ
ステムの概略の構成図である。この通信システムでは、
１本のバス１を備え、それには異なったアドレスにより
識別される複数のシリアル送受信端末（以下、端末とい
う）２−１〜２−ｎが接続されている。各端末２−１〜
２−ｎは、互いに一定の情報量を単位とするデータの連
なり（これをフレームという）により通信を行う。マル
チマスタ方式では、各端末２−１〜２−ｎが１フレーム
のデータ送受信開始を宣言、あるいは起動をかける立場
（これをマスタという）と、他のマスタからの指示に従
ってデータの送受信を行う立場（これをスレーブとい
う）の両者になることができる。一般に、図２のような
マルチマスタ方式の通信システムにおいて、特定の端末
を選択してある一定の情報データ（これをメッセージと
いう）の送受信を行う場合、次のような機能等が必要と
なる。

【０００４】即ち、１フレーム内において、本質的に、
通信開始の宣言をする要素、マスタ要求を宣言する端末
を指定する要素、スレーブとして端末を指定する要素、
スレーブの存在の認識をマスタに通知する要素、通信の
性格をきめる制御データの要素、送受信情報である１連
のデータ要素、及びメッセージの受信完了通知の各要素
が必要となる。マスタ・スレーブ間での双方向にはデー
タの移動があり、１回のフレームで少なくとも数バイト
の送受信データ長となる。また、不特定の２つの端末間
の通信の起動（マスタ要求）は頻繁に起こり、その中か
らある特定の規則により、１つの端末（例えば、２−
１）がマスタとして選択され、同じバス１上に存在し、
かつ該マスタ端末２−１がスレーブとして要求する端末
（例えば、２−２）間でのみ通信を行う。そして、ある
２つの端末２−１，２−２間の通信が継続しているとき
に、他の端末（例えば、２−ｎ）がバス１の使用権を要
求しても、１フレームの通信中に、他の端末２−ｎから
のマスタ要求を許さない機能が不可欠である。このよう
な条件を満たすものとして、従来、例えば次のような３
つの通信方法がある。

【０００５】第１の従来例は、前記文献１に記載されて
いるようなハイレベルデータリンク制御手順（ＨＤＬ
Ｃ）を用いた通信方法である。この方法では高信頼性
で、ビット単位の１連の任意長のデータ（メッセージ）
を送受信でき、いわゆる透過性が保証され、また国際規
格となっている。しかも、大規模集積回路（ＬＳＩ）化
され、その入手が容易である。第２の従来例としては、
前記文献１に記載されているような調歩同期（ＵＡＲ
Ｔ）がある。このＵＡＲＴは、ＬＳＩ化が行われ、容易
に、かつ安価に入手でき、広く普及している通信方法で
あり、装置内の各ユニット間の通信手段等、広く用いら
れている。図３にそのフレーム構成を示す。

【０００６】図３のフレームは、直列伝送における非同
期式のものであり、両端のスタートビットＳＢとストッ
プビットＰとが同期情報としての機能を有し、その間に
伝送データｂ₀〜ｂ₇が配列されている。例えば、送信
側から受信側へ伝送を開始するとき、送信側では先ず論
理“０”のスタートビットＳＢを送り出す。このスター
トビットＳＢの送出後、直ちに送信データｂ₀〜ｂ₇を
送信し、最後に論理“１”のストップビットＰを送出す
る。

【０００７】ところが、この通信方法は送受信の別々の
２つの信号線を必要とし、また１対１の通信を前提とし
ており、図２のように多数の端末２−１〜２−ｎを接続
する場合には、それに応じて配線数が増加する。特に、
装置内の複雑に入り組んだ狭い空間において、多くの端
末２−１〜２−ｎを個々に接続する場合、張り巡らす配
線数の増加は大きな問題である。このような配線数の増
加は、図４に示すようなクロック同期の通信方法を用い
ても同様に生じる。このクロック同期の通信方法では、
クロック信号ＣＫに同期して伝送データｂ₀〜ｂ₇が伝
送され、最後にストップビットＰが送られる。前記のよ
うな配線数の増加を解消する手段の１つとして、図５に
示すような、ワイヤＡＮＤ特性を持たせるための付加回
路を各端末２−１〜２−ｎ内に設ける方法がある。各端
末２−１〜２−ｎ内に設けられる付加回路は、１つの端
末が１本の信号線からなるバス１に“１”及び“０”を
出力し駆動するバスドライバの機能を有する出力ドライ
バ１０と、バス１の論理状態を常に監視するレシーバ回
路としての機能を有する入力回路１５とで、構成されて
いる。出力ドライバ１０は、ＮチャネルＭＯＳトランジ
スタ（以下、ＮＭＯＳという）１１と抵抗１２とを有
し、該ＮＭＯＳ１１のドレインが抵抗１２を介して電源
電位ＶＤＤに接続され、該ＮＭＯＳ１１のソースがグラ
ンドに接続され、いわゆるプルアップ出力構造になって
いる。入力回路１５は、ＮＭＯＳ１１のドレイン電位を
入力とするインバータで構成されている。このような付
加回路を図２の各端末２−１〜２−ｎ内に設ければ、バ
ス１につながる全端末２−１〜２−ｎが“１”を出力す
るときのみ、バス１の論理状態が“１”となり、ただ１
つの端末（例えば、２−１）でも“０”を出力すれば、
バス１の論理状態が“０”になる。従って、このような
ワイヤＡＮＤ機能を各端末２−１〜２−ｎに持たせてバ
ス１を形成すれば、前記の配線数の増加を防止できる。

【０００８】第３の従来例としては、文献２に記載され
た通信方法があり、その通信方法のフレームフォーマッ
トを図６に示す。このフレームは、パケットの開始を示
し一定時間“Ｌ”レベルを保持するスタートビットＳＢ
と、通信スピードの種類をきめるモードビットＭＯＤ
と、マスタ端末のアドレスをきめるマスタアドレスフィ
ールドＭＡと、スレーブ端末を指定するスレーブアドレ
スフィールドＳＡと、制御フィールドＣＦと、データフ
ィールドＤＴとで構成されている。スタートビットＳＢ
は、マスタアドレスフィールドＭＡと共にマスタ要求を
行っている複数の端末（例えば、２−１，２−２）から
１つ（例えば、２−１）を調整選択を行うバス占有権の
制御（アービトレーション）機能を持ち、バス１の優先
権を決定する。また、文献２に記載された通信方法で
は、各端末２−１〜２−ｎの構成を、抵抗及びコンデン
サによる安価な発振回路により生成されたクロックでも
できるようにするために、各ビットの構造を図７〜図９
のように設定している。図７はビット期間及び全ビット
期間におけるマスタ及びスレーブの通信状態を示す図、
図８はマスタからスレーブへ転送されるビットを示す
図、及び図９はスレーブからマスタへ転送されるビット
を示す。図７〜図８に示すように、各ビットの構造を、
各種の時間で定義し、かつビット間も同様に決め、バス
１上の信号に進み遅れがあっても、あるいは送受信の基
本クロックが多少相違しても、ビット同期がとれるよう
になっている。

【０００９】

【発明が解決しようとする課題】しかしながら、前記第
１、第２、第３の従来例では、次のような課題があっ
た。

【００１０】（１）第１の従来例図２に示すように、例えば１つの装置内に、センサやア
クチュエータ等を複数個駆動する小規模のコントロール
装置に通信機能を持たせて１つの端末とし、この種の端
末を多種、多数配置し、あるいは高度の情報処理機能を
備えた高性能のマイコンからなる端末をも配置し、それ
らをバス１で接続した比較的近距離で小規模の通信シス
テムにおいて、しかも各端末２−１〜２−ｎが通常、ス
レーブとして動作し、随時、センサ等の情報により、他
の端末へマスタ要求を行う、つまりマスタにもスレーブ
にもなり得るシステムで、１パケットにおけるデータ量
がせいぜい数十バイト程度の通信方法に、ＨＤＬＣのよ
うに複雑で高級な通信方法を使うのは、不経済であると
いう欠点がある。また、前記のような通信システムで
は、装置内の複雑に入り組んだ狭い空間において数多く
配置され、バス接続されるため、小型化が要求される。
さらに、それらが制御する対象センサ、あるいはアクチ
ュエータ等の特性に応じた製造プロセス（例えば、Ｂｉ
ＣＭＯＳ、ＣＭＯＳ等）が要求され、狭い空間に配置す
るため、１チップ化が可能で、しかも比較的簡単な方法
の方式であることが必要である。ところが、このような
通信システムにＨＤＬＣを使用すると、回路規模が複雑
になるという問題がある。

【００１１】（２）第２の従来例ＵＡＲＴを用いた通信方法では、１対１の通信を行うの
で２本の信号線を必要とし、配線数の増加という欠点が
ある。この配線数の増加は、図５に示すようなワイヤＡ
ＮＤ特性を持たせるための付加回路を各端末２−１〜２
−ｎ内に設けることによって防止できる。しかし、この
方法は基本的に８ビットのデータ（１バイト）単位のデ
ータ送信であるため、ある２つの端末間の通信が１バイ
ト単位で通信が完了してしまう。そのため、多数の端末
２−１〜２−ｎが接続されたシステムで、１組の端末間
で双方向の通信を行うには、前述したようにマルチマス
タバスで必要な各要素をバイト単位で連続して送信し、
２つの端末の通信が継続中に他の端末からバス１への参
加を許さないようにするため、結局、ＨＤＬＣと同様の
複雑な手順を必要とすることになってしまう。即ち、Ｕ
ＡＲＴにおいては、１バイト単位の調歩同期のため、マ
ルチマスタのバス１を形成するには、ＨＬＤＣと同様の
手順を行うことが必要であり、回路規模が複雑になると
いう問題があった。この問題は、図４に示すクロック同
期の通信方法においても同様に生じる。

【００１２】（３）第３の従来例文献２の通信方法では、端末２−１〜２−ｎの送受信ク
ロックの変動やずれがあっても、ビット同期がとれると
いう利点がある。ところが、ビット間の時間が一定して
いないため、図６の各フィールド毎にビット同期及び論
理の判定をするためのパラメータを変える必要があり、
各端末２−１〜２−ｎのハードウェアに複雑な回路を要
求することになる。つまり、各ビット内の時間パラメー
タが複雑であること、各フィールド毎に時間パラメータ
が異なり、端末２−１〜２−ｎの回路規模の増大を伴う
という問題がある。

【００１３】（４）第１、第３の従来例従来のＨＤＬＣ及び文献２の通信方法において、受信デ
ータが正常受信されたか否かについていＨＤＬＣにおい
ては、複数のバイトにより構成された肯定応答（以下、
ＡＣＫという）及び否定応答（以下、ＮＡＫという）と
して定義している。文献２においては、スレーブアドレ
スフィールドＳＡ、制御フィールドＣＦ、データフィー
ルドＤＴの末尾に１ビットの信号を付加し、その論理値
により、ＡＣＫもしくはＮＡＫとして実現している。Ｈ
ＤＬＣの場合、ＡＣＫ及びＮＡＫを独立のパケットとし
ているので、ＡＣＫ及びＮＡＫの２つの状態のみが必須
であるのに多ビットを必要とし、無駄な時間を消費す
る。文献２の通信方法においては、１パケット内でＡＣ
Ｋ、ＮＡＫの授受があり、時間的に有利であるが、１ビ
ットのＡＣＫでの信頼性に問題があること、ＨＤＬＣ及
び文献２の方法において、２つの端末間の通信路の確立
と、データの転送の正常終了に対するＡＣＫの意味であ
り、受信データあるいはテキストが受信端末内において
正常に処理された、あるいは、意味あるデータが受け付
けられたことを意味するものでない。つまり、エラーな
く受け付けられたという意味のみである。受信データあ
るいはテキストが受信端末内において正常に処理され
た、あるいは、意味あるデータが受け付けられたこと
は、複数のパケットのやりとりの中の帰結である。

【００１４】ところが、図２のような通信システムにお
いて、マスタ端末は特定のスレーブ端末を指示し、その
スレーブ端末内のレジスタ及びバッファに対し、データ
を書込んだりあるいは読出したりする場合（これをアク
セスという）、端末間の送受信動作が比較的低レベルの
通信であり、１回のフレームでスレーブ端末の機能が完
了する。このような１回のフレームでスレーブ端末の機
能が完了する必要のあるシステムにおいて、ＨＤＬＣや
文献２の方法を用いると、受信データの正常処理、及び
受信データが意味あるかどうかを後の異なったフレーム
において送信端末に返送しなければならない。このよう
な場合、メッセージに対するＡＣＫの間に、中断が起こ
るので、各端末２−１〜２−ｎでの制御が複雑になるこ
と、機械装置内のノイズ等の外乱の多い環境で、しかも
ビット時間を速くできない場合、全体として通信の効率
が低下するという欠点をもたらす。即ち、ＨＤＬＣ及び
文献２の方法では、送信端末への受信端末からのＡＣＫ
が、受信データが２バイト以上で構成され、“エラーな
く受信できた”という意味しかないため、通信の効率が
悪いという問題があった。

【００１５】本発明は、前記従来技術が持っていた課題
として、高機能のデータ処理の端末や、低い機能の端末
が混在し、多種、多数の端末が全体として１つの装置内
に分散して配置され、１本のバス接続された比較的近距
離の閉鎖した通信系であって、マルチマスタの通信シス
テム、つまり小規模のローカルネットワークで、かつマ
スタ端末が特定のスレーブ端末を指示し、そのスレーブ
端末内のレジスタ及びバッファに対し、データのアクセ
スを行う通信システムにおいて、従来の通信方法では、
回路規模の複雑さ、配線本数の増加、回路規模の増大、
及び通信効率が悪い等の点について解決した通信方法を
提供するものである。

【００１６】

【課題を解決するための手段】第１の発明は、前記課題
を解決するために、ワイヤＡＮＤの特性を持つ１本のバ
スに複数個の端末が接続され、それらの端末がマスタま
たはスレーブになって互いに一定の情報量を単位とする
フレームによって通信を行うマルチマスタ方式の通信方
法において、フレームを次のように構成している。即
ち、一定の時間幅の“Ｌ”レベルを保持することによ
り、メッセージの開始を宣言するスタートビットフィー
ルドと、１クロック周期のデューティの大小により定義
された論理“０”及び“１”により構成され、以下、順
次、ビットの時間幅、送受信の単位クロック及び位相を
指定する同期フィールドと、マスタ端末を明示するマス
タアドレスフィールドと、フレームの特性を決める制御
フィールドと、マスタ端末の送受信対象となるスレーブ
端末を指定するスレーブアドレスフィールドと、前記ス
レーブアドレスフィールドと被指定スレーブ端末のアド
レスとの一致状態を示す第１の肯定応答フィールドと、
スレーブ端末内のレジスタまたはバッファのアドレスを
指定するレジスタアドレスフィールドと、最終バイトか
否かを指定するエンドビット付きのバイトデータを単位
とするデータフィールドと、データの受信の良否及びメ
ッセージの完結を示す第２の肯定応答フィールドとを、
配列構成している。第２の発明では、第１の発明の制御
フィールドの内容に従い、該制御フィールドの後に続く
前記スレーブアドレスフィールドとその後続のフィール
ドを適宜省略してフレームを構成している。第３の発明
では、第１の発明のスレーブ端末内のレジスタまたはバ
ッファに対しデータの書込みあるいは読出しが行え、１
フレーム内で前記スレーブアドレスフィールドに対する
動作が完結するようにしている。第４の発明では、第１
の発明の通信方法において、１ビット時間以上相当の前
記スタートビットフィールド、２ビット以上の前記同期
フィールド、及び前記マスタアドレスフィールドによ
り、２つ以上の前記端末からのマスタ要求に対する送受
信クロックの同期及びアービトレーションを行うように
している。第５の発明では、第１の発明の第１，第２の
ＡＣＫフィールドは、受信端末がデータの正常受信を行
ったこと、該受信端末内における受信データが正しくな
かったこと、受信データが正常に受け付けられなかった
こと、及び該受信端末の状況を２ビット以上で表現し、
該受信端末から送信端末へ返送するようにしている。

【００１７】

【作用】第１の発明によれば、以上のように通信方法に
用いられるフレームを構成したので、複数のマスタ要求
に対して１つのマスタを選択するアービトレーション機
能を持ち、かつクロック同期が取りやすく、ビット同期
が容易に行え、複数バイトのメッセージを送受信でき、
通信手順の高機能化と通信の高速化が図れる。第２の発
明によれば、制御フィールドの内容に従い、該制御フィ
ールド後に続くスレーブアドレスフィールド等の省略を
可能にする機能を発揮し、フレームの短縮化と、それに
応じた送信データの効率の向上等が図れる。第３の発明
によれば、レジスタアドレスフィールドは、１フレーム
のみでスレーブ端末に対するアクセスを完了させる働き
がある。第４の発明によれば、スタートビットフィール
ド、同期フィールド、及びマスタアドレスフィールド
は、送受信クロックの確立、及びマスタ端末の選択を行
う働きがある。第５の発明によれば、ＡＣＫフィールド
は、送信端末への受信端末からのＡＣＫが正常な受信完
了、メッセージの正常処理、及び受信動作とメッセージ
の正当性をチェックするパリティ機能を持ち、バスにお
けるノイズ等の外乱に強い送受信を実現する働きがあ
る。従って、前記課題を解決できるのである。

【００１８】

【実施例】図１は、本発明の実施例を示すフレームフォ
ーマットの構成図である。このフレームフォーマット
は、例えば図２のマルチマスタ方式の通信システムに用
いられるものである。マルチマスタ方式の通信システム
では、１本の信号線からなるワイヤＡＮＤの特性を持つ
バス１を備え、そのバス１には２つ以上の端末２−１〜
２−ｎが接続されている。各端末２−１〜２−ｎ内に
は、図５の付加回路が設けられ、バス１にワイヤＡＮＤ
の特性を持たせている。複数の端末２−１〜２−ｎは、
マイコン等で構成された高機能の端末や、センサやアク
チュエータ等をコントロールするユニットにシリアルイ
ンタフェースが付属した端末とで構成され、それらの各
端末２−１〜２−ｎがマスタにもスレーブにもなり得る
ものとする。むろん、スレーブのみ、あるいはマスタの
みの端末であってもよい。図１のフレームフォーマット
は、スタートビットＳＢ、同期フィールドＳＹＮ、マス
タアドレスフィールドＭＡ、制御フィールドＣＦ、スレ
ーブアドレスフィールドＳＡ、第１のＡＣＫフィールド
ＡＫ１、スレーブレジスタフィールドＲＡ、データフィ
ールドＤＴ、及び第２のＡＣＫフィールドＡＫ２で構成
されている。

【００１９】スタートビットフィールドＳＢは、１ビッ
ト時間以上“Ｌ”レベルを保持することによってフレー
ムの開始、及びマスター要求を宣言するフィールドであ
る。ＳＢ以外のフィールドは、１ビット情報、つまり
“０”及び“１”を、保持時間の異なった“Ｈ”レベル
及び“Ｌ”レベルの対からなり、かつ“Ｈ”レベル時間
及び“Ｌ”レベル時間の長短の組み合わせにより決め
る。ＳＢに続いて、同期フィールドＳＹＮは２ビットの
論理“０”からなり、送受信クロック周期及び位相を指
定するフィールドである。マスタアドレスフィールドＭ
Ａは、マスタ端末を明示する８ビットのアドレスデータ
とパリティビットからなり、最上位ビット（ＭＳＢ）に
より順番にマスタからスレーブに送信されるフィールド
である。以下のフィールドＣＦ，ＳＡ，ＡＫ１，ＲＡ，
ＤＴ，ＡＫ２についても、ＭＳＢより順番にマスタから
スレーブへ、あるいはスレーブからマスタへ送信及び受
信される。制御フィールドＣＦは、あとに続くフィール
ドの構成を選択したり、スレーブ端末に対してデータの
書き込み、あるいは読みだしを選択する５ビットのデー
タとパリティビットからなる。スレーブアドレスフィー
ルドＳＡは、マスタが送受信を宣言する対象の端末を、
即ちスレーブとして指定するフィールドで、８ビットの
アドレスデータとパリティビットとからなる。

【００２０】第１のＡＣＫフィールドＡＫ１は、スレー
ブアドレスフィールドＳＡがバス１に接続されている端
末のアドレスと一致したときに、スレーブ端末からマス
タ端末へ返されるフィールドである。レジスタアドレス
フィールドＲＡは、マスタがスレーブに対し、そのスレ
ーブ内に存在し、該スレーブの動作を規定するレジスタ
もしくはバッファのアドレスを示すフィールドである。
データフィールドＤＴは、制御フィールドＣＦのコード
値によってマスタがスレーブへ送信、あるいはマスタが
スレーブから受信する１バイトデータであり、その１バ
イトがフレームの最終バイトであるか、あるいはその後
に１バイトのデータが続くかを指定するための１ビット
が付属したものを１単位とし、これらが１つ以上で構成
された１フレームの情報内容であるフィールドである。
第２のＡＣＫフィールドＡＫ２は、指定されたスレーブ
の指定されたレジスタアドレスフィールドＲＡに対し
て、データフィールドＤＴが正しく処理されたか否かを
送信端末に対して返す２ビット以上からなるフィールド
である。

【００２１】図１のフレームでは、これらのフィールド
ＳＢ、ＳＹＮ、ＭＡ、ＣＦ、ＳＡ、ＡＫ１、ＲＡ、Ｄ
Ｔ、ＡＫ２から構成された１単位フレームを基本として
いる。各フィールドのビット数を次の表１に示す。

【００２２】

【表１】図１０は、図１のフレームを構成する論理ビットの定義
を示す図である。この図に示すように、図１のフレーム
において、論理データの最小単位を‘ビット’とし、Ｓ
Ｂでは１ビット時間相当以上の“Ｌ”レベルを保持し、
ＳＹＮ以下、各フィールドにおいて、１ビット時間を
“Ｈ”レベルと“Ｌ”レベルとの対からなり、各レベル
時間幅を１：２あるいは２：１により定義する。つま
り、１パルスのデューティにより、論理を定義する。例
えば、論理“０”の場合、“Ｈ”レベル時間を１０マイ
クロ秒、“Ｌ”レベル時間を２０マイクロ秒とし、また
論理“１”の場合、“Ｈ”レベル時間を２０マイクロ
秒、“Ｌ”レベル時間を１０マイクロ秒と規定し、立ち
上がり時間間隔を常に一定とする。

【００２３】バスに接続される２つの端末が、この定義
に基づいてマスタアドレスを出力している場合を考え
る。バスの回路構成が、例えば先に説明したように、図
５のようなワイヤＡＮＤ特性を持っていて、２つの端末
の出力のうち、一方がＨＬＨＨ．．．、他方がＨＬＨ
Ｌ．．．と順に出力しようとしている場合を考える。

【００２４】このとき、最初から３ビットまでは両者の
出力が一致していて、両者の出力と同一のデータパター
ンがバスに現れ、２つの端末うち最終的なマスタを決め
ることはできない。しかし、４ビットにおいては一方が
“Ｈ”、他方が“Ｌ”となり、図１０で定義の論理によ
れば、論理“１”と“０”のデータがぶつかることを意
味する。ここで、バスの特性がワイヤＡＮＤ機能を持っ
ているため、バス上に現れる論理は“Ｌ”レベルが優先
することになり、結局論理“０”のみが生き残ることに
なる。つまり、“０”が“１”に優先することになる。
これが後に述べる、アービトレーションを実現する原理
になる。

【００２５】次に、図２のマルチマスタ方式の通信シス
テムにおいて、図１のフレームフォーマットを用いた通
信方法について説明する。各端末２−１〜２−ｎがバス
１に対して何等関与していない、いわゆるアイドル状態
において、該バス１上の論理は“１”になっている。こ
のフレームは、アイドル状態からある１つの端末（例え
ば、２−１）がバス１に対して“１”を出力し、該バス
１の使用を宣言することができ、かつその時間が１ビッ
ト以上の時間に達したときに該バス１に対しマスタ要求
を行ったことを意味する。これに対し、すでにバス１の
論理が“０”になっている場合、各端末２−１〜２−ｎ
は該バス１に対し“０”を出力することをやめ、マスタ
要求をできないものとする。まず、アイドル状態からあ
る１つの端末（例えば、２−１）がバス１に対して
“０”のスタートビットフィールドＳＢを出力し、該バ
ス１の使用を宣言する１ビット以上の時間の間“０”を
保持した後、送受信の速度及びクロックの位相を示す２
ビット以上からなる同期フィールドＳＹＮを出力し、ス
レーブ端末（例えば、２−ｎ）に対し、以後のフィール
ドの通信クロックとする。次に、マスタ端末２−１は、
マスタ要求を行う端末アドレスを示すマスタアドレスフ
ィールドＭＡをバス１へ出力する。

【００２６】複数の端末（例えば、２−１，２−２，２
−３）が同位相でスタートビットフィールドＳＢをバス
１へ出力し、マスタ要求を行った場合、“すでに論理
“０”のバスに論理“０”を出力できない”という原理
により、同期フィールドＳＹＮにおいて、“Ｈ”レベル
から“Ｌ”レベルへの変化時に、より速いクロックのマ
スタ端末（例えば、２−１）が他のマスタ端末２−２，
２−３に優先することになる。また、次のマスタアドレ
スフィールドＭＡにおいてＭＳＢより送信し、バス１に
おいて、２つ以上の端末からの出力が発生し、論理
“１”と論理“０”がぶつかった場合、バス１のワイヤ
ＡＮＤ特性により、論理“０”が優先するので、より低
位のアドレスを持つマスタ端末（例えば、２−１）が優
先する。従って、スタートビットフィールドＳＢ、同期
フィールドＳＹＮ、及びマスタアドレスフィールドＭＡ
により、送受信クロック、及びただ１つの端末２−１を
マスタとするアービトレーションが行われる。

【００２７】アービトレーションが行われて１つの端末
（例えば、２−１）がマスタとなった場合、該マスタ端
末２−１からバス１へ、フレームの特性を決める制御フ
ィールドＣＦが出力された後、該マスタ端末２−１が送
受信を宣言する対象の端末（例えば、２−ｎ）をスレー
ブとして指定するスレーブアドレスフィールドＳＡを出
力する。このスレーブアドレスフィールドＳＡが、バス
１に接続されている端末２−ｎのアドレスと一致した場
合、該スレーブ端末２−ｎでは第１のＡＣＫフィールド
ＡＫ１をマスタ端末２−１へ返す。

【００２８】例えば、端末２−１〜２−ｎの基本クロッ
クが１ＭＨ_Zの場合、バス１のレベルの短い時間（１０
マイクロ秒）においてスレーブ端末１０−ｎでは１０個
サンプルができるので、十分論理の検出“１”及び
“０”の判定が可能である。マスタ端末２−１では、ス
レーブ端末２−ｎからの第１のＡＣＫフィールドＡＫ１
を受けとると、該スレーブ端末２−ｎ内のレジスタある
いはバッファのアドレスを示すレジスタアドレスフィー
ルドＲＡを該スレーブ端末２−ｎへ送る。次いで、スレ
ーブ端末２−１は１フレームの情報内容であるデータフ
ィールドＤＴをスレーブ端末２−ｎへ送る。これによ
り、スレーブ端末２−ｎでは所定の処理を行う。そし
て、スレーブ端末２−ｎでは、データフィールドＤＴに
対して正しく処理を行ったか否かの第２のＡＣＫフィー
ルドＡＫ２をマスタ端末２−１へ送る。これにより、マ
スタ端末２−１とスレーブ端末２−ｎとの間の送受信が
終了する。

【００２９】以上のように、本実施例では次のような利
点等を有している。（ａ）バス１の持つワイヤＡＮＤの特性と、複数の端
末２−１〜２−ｎが同位相でマスタ要求を行った場合、
“すでに論理“０”のバスに論理“０”を出力できな
い”という原理により、１つのバス１において異なった
ビットレートのフレームが存在できる。（ｂ）図１のフレームにおいて、制御フィールドＣＦ
の次にスレーブアドレスフィールドＳＡが配置されてい
るため、該制御フィールドＣＦの内容により、以降の構
成を次の表２のように短縮できる。

【００３０】

【表２】表２の（１）は、図１に示すフレームフォーマットであ
り、その変形例が（２）〜（７）である。このように、
制御フィールドＣＦの内容により、以降の構成を短縮で
きるので、各通信目的に応じて１フレームにおける送信
データの効率を高めることができる。しかも、表２の
（５）及び（６）のように、１つのマスタから複数の端
末に対し、同じデータを同時に送信できる等の機能を持
たせることができる。

【００３１】即ち、図１の構成のフレームのマルチマス
タのバス１において、送受信クロックの確立、マスタ端
末の選択つまりアービトレーション機能を持ち、また制
御フィールドＣＦをスレーブアドレスフィールドＳＡ、
レジスタアドレスフィールドＲＡ、データフィールドＤ
Ｔ等のフィールドより前に配置したので、フレームの機
能である制御フィールドＣＦのコード値により、それ以
降のＳＡ、ＲＡ、ＤＴと、ＲＡとＤＴ、あるいはＤＴの
みを省略でき、それによってフレームの短縮化が可能と
なる。

【００３２】（ｃ）端末２−１〜２−ｎの基本クロッ
クが例えば１ＭＨ_Zの場合、バス１のレベルの短い時間
（１０マイクロ秒）は１０個のサンプルができるので、
十分論理の検出“１”及び“０”の判定が可能な波形で
ある。また、立ち上がり位相がフィールド内を通じて揃
っているので、電圧制御発振器（以下、ＶＣＯという）
等の位相同期回路（ＰＬＬ）を使用しなくても、ビット
同期が維持されるため、図２の通信システムを少ない回
路規模で構成できる。

【００３３】例えば、データフィールドＤＴが２バイト
の場合、１フレームのビット数が合計６０ビットとな
る。１ビットが３０マイクロ秒であるから、１フレーム
が１８００マイクロ秒となり、約５５０ボーに相当す
る。本実施例の通信方法を、例えば同一の装置内で使用
される機械システムに採用した場合、端末２−１〜２−
ｎに対してわずか２ミリ秒の高速アクセスが可能とな
り、十分な高機能のシステムを実現できる。このよう
に、図１のフレームの各フィールドにおいて各ビットが
等間隔になっているため、クロック同期が取りやすく、
しかもビット同期が容易に行え、高機能の通信手順を安
価な回路により実現できる。その上、各ビットの時間間
隔が一定であるので、ＶＣＯ等の回路を用いれば、１ク
ロックの時間を短縮でき、それによってより高速の通信
が可能となる。

【００３４】（ｄ）データの送信に対する受信端末側
からの応答信号である第１，第２のＡＣＫフィールドＡ
Ｋ１，ＡＫ２は、表１に示すように２ビットで定義して
いる。但し、これは２ビット以上で定義してもよい。第
１，第２のＡＣＫフィールドＡＫ１，ＡＫ２（これらを
含めて以下、ＡＣＫという）を２ビット構成にしたとき
の定義の内容と働きの例を図１１に示す。

【００３５】図１１に示すように、ＡＣＫビットの２ビ
ットが相反するときにはエラーとし、２つのビットが同
じでかつ“０”、“０”のとき、受信したデータがその
端末にとって適切なものであり、かつ該端末によって正
常に処理されたことの意味でＡＣＫとして返し、
“１”、“１”のとき、受信したデータが受信端末にと
って適切なものでない、あるいは正常に処理されなかっ
たことの意味でＮＡＫとする。

【００３６】このようにＡＣＫフィールドを２ビットで
定義すれば、その２ビットの論理が同じかあるいは相反
するかを区別できる。このような区別は、ＡＣＫ情報に
他のフィールドと同様なパリティを持たせていることに
なり、バス１におけるノイズ等の外乱に強い送受信が実
現できる。

【００３７】即ち、本実施例のフレームでは、第１のＡ
ＣＫフィールドＡＫ１、データフィールドＤＴ、及び第
２のＡＣＫフィールドＡＫ２を設け、かつ両ＡＣＫフィ
ールドＡＫ１，ＡＫ２において２ビットの構成あるいは
２ビット以上の構成とし、ＡＣＫビットの意味をＡＣ
Ｋ、ＮＡＫ及びエラーの３種の意味づけを行っている。
そのため、外乱に強いＡＣＫが実現でき、また１フレー
ムのみでスレーブ端末に対するアクセスを完結させるこ
とができる。

【００３８】なお、本発明は上記実施例に限定されず、
例えば、図１のフレームを構成する各フィールドのビッ
ト長を表１以外のビット数で構成したり、あるいはＡＣ
Ｋフィールドの定義づけを図１１以外の内容に変えても
よい。また、図１のフレームを表２以外の内容に代えた
り、さらに上記実施例の通信方法で用いる通信システム
を図２及び図５の組み合わせ以外の構成にする等、種々
の変形が可能である。

【００３９】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、ワイヤＡＮＤの特性をもつバスに複数の端末
が接続されたマルチマスタ方式の通信方法において、フ
レームを、順次、スタートビットフィールド、同期フィ
ールド、マスタアドレスフィールド、制御フィールド、
スレーブアドレスフィールド、第１のＡＣＫフィール
ド、レジスタアドレスフィールド、データフィールド、
及び第２のＡＣＫフィールドを配列構成したので、各フ
ィールドにおいて各ビットが等間隔になっているため、
クロック同期がとりやすく、かつビット同期が容易に行
え、高機能の通信手順を安価な回路により実現できる。
さらに、各ビットの時間間隔が一定であるので、例えば
ＶＣＯ等の回路を用いることにより、１クロックの時間
を短くでき、より高速の通信が可能となる。しかも、ワ
イヤＡＮＤの特性と、複数の端末が同位相でマスタ要求
を行った場合、“すでに論理“０”のバスに論理“０”
を出力できない”という原理により、１つのバスにおい
て異なったビットレートのフレームが存在できるという
効果がある。

【００４０】第２の発明にれば、制御フィールドの内容
に従い、該制御フィールドの後に続くスレーブアドレス
フィールド等を適宜省略してフレームを構成するように
したので、フレームの機能によって該フレームの短縮化
が行え、各目的に応じて１フレームにおける送信データ
の効率を高めることができる。さらに、１つのマスタ端
末から複数のスレーブ端末に対して同じデータを同時に
送信できる等の機能を持たせることができる。第３の発
明によれば、１フレーム内でスレーブアドレスフィール
ドに対する動作が完結するようにしたので、１フレーム
のみでスレーブ端末に対するアクセスを完結させること
ができる。第４の発明によれば、スタートビットフィー
ルド、同期フィールド、及びマスタアドレスフィールド
により、２つ以上の端末からのマスタ要求に対する送受
信クロック同期及びアービトレーションを行うようにし
たので、送受信クロックを確立し、マスタ端末の選択つ
まりアービトレーションを的確に実行させることが可能
となる。第５の発明によれば、第１，第２のＡＣＫフィ
ールドを２ビット以上の構成とし、ＡＣＫの意味をＡＣ
Ｋ、ＮＡＫ、及びエラー等の意味づけを行ったので、外
乱に強いＡＣＫを実現できる。

【図面の簡単な説明】

【図１】本発明の実施例のフレームフォーマットを示す
図である。

【図２】従来のマルチマスタ方式の通信システムを示す
概略の構成ブロック図である。

【図３】従来の調歩同期（ＵＡＲＴ）のフレーム構成を
示す図である。

【図４】従来のクロック同期の信号波形を示す図であ
る。

【図５】従来のワイヤＡＮＤ特性を持たせるための付加
回路を示す回路図である。

【図６】従来のフレームフォーマットを示す図である。

【図７】図６のビットの構造を示す図である。

【図８】図６のビットの構造を示す図である。

【図９】図６のビットの構造を示す図である。

【図１０】図１の論理ビットの定義を示す図である。

【図１１】図１のＡＣＫフィールドの定義と働きを示す
図である。

【符号の説明】

１バス２−１〜２−ｎ端末ＡＢスタートビットフィールドＳＹＮ同期フィールドＭＡマスタアドレスフィールドＣＦ制御フィールドＳＡスレーブアドレスフィールドＡＫ１，ＡＫ２第１，第２のＡＣＫフィールドＲＡレジスタアドレスフィールドＤＴデータフィールド

Claims

【特許請求の範囲】

【請求項１】ワイヤＡＮＤの特性を持つ１本のバスに
複数個の端末が接続され、それらの端末がマスタまたは
スレーブになって互いに一定の情報量を単位とするフレ
ームによって通信を行うマルチマスタ方式の通信方法に
おいて、前記フレームは、一定の時間幅の“Ｌ”レベルを保持し、メッセージの開
始を宣言するスタートビットフィールドから始まり、１
クロック周期のデューティの大小により定義される論理
“０”及び“１”を基本とし、スタートビット以後、順
次、ビットの時間幅、送受信の単位クロック及び位相を
指定する同期フィールドと、マスタ端末を明示するマスタアドレスフィールドと、フレームの特性を決める制御フィールドと、マスタ端末の送受信対象となるスレーブ端末を指定する
スレーブアドレスフィールドと、前記スレーブアドレスフィールドと被指定スレーブ端末
のアドレスとの一致状態を示す第１の肯定応答フィール
ドと、スレーブ端末内のレジスタまたはバッファのアドレスを
指定するレジスタアドレスフィールドと、最終バイトか否かを指定するエンドビット付きのバイト
データを単位とするデータフィールドと、データの受信の良否及びメッセージの完結を示す第２の
肯定応答フィールドとを、配列構成したことを特徴とする通信方法。
【請求項２】前記制御フィールドの内容に従い、該制
御フィールドの後に続く前記スレーブアドレスフィール
ドとその後続のフィールドを適宜省略してフレームを構
成することを特徴とする請求項１記載の通信方法。
【請求項３】前記スレーブ端末内のレジスタまたはバ
ッファに対しデータの書込みあるいは読出しが行え、１
フレーム内で前記スレーブアドレスフィールドに対する
動作が完結するようにしたことを特徴とする請求項１記
載の通信方法。
【請求項４】１ビット時間以上相当の前記スタートビ
ットフィールド、２ビット以上の前記同期フィールド、
及び前記マスタアドレスフィールドにより、２つ以上の
前記端末からのマスタ要求に対する送受信クロックの同
期及びバス占有権の制御を行うことを特徴とする請求項
１記載の通信方法。
【請求項５】前記第１，第２の肯定応答フィールド
は、受信端末がデータの正常受信を行ったこと、該受信
端末内における受信データが正しくなかったこと、受信
データが正常に受け付けられなかったこと、及び該受信
端末の状況を２ビット以上で表現し、該受信端末から送
信端末へ返送することを特徴とする請求項１記載の通信
方法。