JP3969748B2 - マトリックスディスプレイの制御回路および方法 - Google Patents
マトリックスディスプレイの制御回路および方法 Download PDFInfo
- Publication number
- JP3969748B2 JP3969748B2 JP16976594A JP16976594A JP3969748B2 JP 3969748 B2 JP3969748 B2 JP 3969748B2 JP 16976594 A JP16976594 A JP 16976594A JP 16976594 A JP16976594 A JP 16976594A JP 3969748 B2 JP3969748 B2 JP 3969748B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- column
- switches
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
Description
【産業上の利用分野】
本発明は、マイクロチップ蛍光ディスプレイタイプであって、異なる灰色のレベルを有するイメージを表示するためのマトリックスディスプレイの制御方法およびその装置に関する。イメージが白黒、あるいはカラーである時、後者の場合、「灰色のレベル」という語は、「カラーの中間調」を意味する。
【0002】
【従来の技術】
マイクロチップ蛍光スクリーン、あるいはディスプレイが知られており、特に、「マイクロチップ蛍光ディスプレイ」というタイトルの論文(R.メイヤー(R.Meyer)著、日本表示、86年、第512頁)に開示されている。
マトリックスディスプレイ上にイメージのディスプレイ制御について、一般的に、「1回1ロウ」アドレッシング原理が利用されていることが知られている。L本のロウ、M本のコラムを有するマイクロチップディスプレイのアドレッシングは、その結果として、持続時間のフレームTTがLxTを越えているか等しい間、1ロウずつ(ロウタイムTL)行われる。各ロウのアドレッシングの間、そのロウのM個の画素上に表示されるべき情報は、同時に、M本のディスプレイコラムに印加される。
【0003】
「マイクロチップディスプレイアドレッシング」というタイトルの論文(T.レロックス(T.Leroux)、A.ギィス(A.Ghis)、R.メイヤー(R.Mayer)およびD.サラジン(D.Sarrasin)共著、SID91、ダイジェスト、第437頁〜第439頁)には、ディスプレイのアドレッシングの他の方法はもちろんのこと、そのようなディスプレイの動作原理も記述されている。この論文は、2つのアドレッシングのタイプの区別を記述している。
【0004】
すなわち、
(1)増幅後のアナログソース信号のサンプリングと、ビデオ信号に正比例した電圧を当該コラムへの転送とからなるアナログアドレッシング
(2)1988年6月29日のフランス特許出願FR−A−88 08756に開示されているように、表示されるべき灰色のレベルの関数として、ロウ選択時間TLよりも長いか短い時間行ういわゆるオン電圧のスイッチングからなるパルス幅変調(PWM)によるディジタルアドレッシング
である。
【0005】
また、ディジタルタイプの様々な解決方法がある。
まず、フレーム率制御(FRC)がある。この方法は、特に、STNディスプレイ(多重化されたLCD)の場合に関してEP−A−384 403およびEP−A−364 307に開示されており、イメージの数回走査すること、同一のイメージ素子をオン状態、あるいはオフ状態に連続的にすること、目が積分器として機能することからなる。
【0006】
また、多レベル回路を用いた方法がある。この方法は、N個の異なる電圧レベル(特に、N=8、あるいはN=16の場合)をスイッチすることができる回路を用いることからなる。各電圧には、与えられた灰色のレベルが対応する。この方法は、また、H.マノ、T.フルハシおよびT.タナカによって著された「TFT−LCDのためのマルチカラーディスプレイ方法」というタイトルの論文(SID91、ダイジェスト、第547頁〜第550頁)に開示されているように、同一の電圧および持続時間、16灰色のレベルを得ることを可能にする、2つのフレーム上の8つのレベル回路を用いる。
【0007】
また、2つの連続したフレーム上で8つのレベル回路を用いることが可能であるが、電圧によってフレームに異なる重みを持たせることが可能である。たとえば、低い順位(0,1,2,3,4,5,6,7)を供給する第1のフレームと、高い順位(0,8,16,24,32,40,48,56)を供給する第2のフレームとは、K.タカハラ、T.ヤマグチ、M.オダおよびH.ヤマグチによって著された「TFT−LCDのための16レベルのグレイスケール駆動回路アーキテクチュアおよびフルカラー駆動」(IDRC91、ダイジェスト、第115頁〜第118頁)というタイトルの論文に開示されているように、64の灰色のレベルを得ること可能にする。しかしながら、この方法は、スクリーンのコントラストを制限する。
【0008】
今日では、フラットスクリーンの世界においては、数個のキーポイントに関して競争が起こっている。それらのうちの1つは、低い消費レベルを見つけることである。灰色のレベルのディスプレイに対する上述したアドレッシングの変形の2つは、スクリーンの容量性の消費という視点、すなわち、アナログ制御およびマルチレベル回路を用いた方法、実際には、16の電圧レベルに限定されるが、においてより興味深い。
【0009】
線形形式で機能する回路を用いたアナログ制御の実際の機能は、異なる妥協に導く。そのような動作において、もしディスプレイが非常に低い消費電力である場合、回路の出力段を分極するために、無視できない電流を供給する必要がある。加えて、(2つの連続するロウのアドレッシングに対応した)1つのレベルから他のレベルへ通過するための時間が短いことが要求されればされるほど、上述した電流、したがって、制御電子回路における電力消費を増加させる必要がある。
【0010】
ディジタル回路は、分極電流を要求せず、非常に短い反応時間でスイッチとして機能するので、消費電力が非常に低いという利点を有している。マルチレベル回路を用いる方法は、理想的な解決に近づくが、もしQ=256の灰色のレベルの表示を望むならば、256レベルの電圧入力を有し、駆動すべき出力として同数の256チャンネルのアナログマルチプレクサを有する回路を考察することは明らかに不可能である。
【0011】
他の従来の文献、すなわち、EP−A−478 386は、薄膜フィルムトランジスタ(TFT)ディスプレイに適用される。提案されている制御方法においては、目的は、ロウ選択時間の最後に、考慮されたコラム制御電極上に、ソースによって供給されたデータによって決定されるコラム電圧を得ることである。従来の技術によれば、N個の外部電圧の中から選択された電圧がスイッチされ、上述した応用は、限られた数の外部電圧源の点において、非常に多くの異なる最後の電圧を得るための手段を提案する。原理は、利用でき、所定の最後の値より低いか、あるいは等しいが、可能な限り近い外部電圧をコラムにチャージし、そして、第1の電圧が規定され、所定の最後の電圧に依存する時に(したがって、表示されるべき灰色のレベル)、直ちにより高い利用できる外部電圧でチャージすることからなる。上述した電圧への変化が、コラムの容量およびその容量に対応するアクセス抵抗とリンクしたある時定数で発生する時、容量に蓄積された電圧は、ロウ時間の最後に得られる電圧である(Rq:TFTディスプレイにおいて、各画素は、1つのスイッチとして動作する1つのトランジスタの両端のコラム電極とリンクし、ロウ電極によって駆動され、ロウ時間の最後でスイッチは開成される。これにより、画素容量に高インピーダンスの変化があり、画素容量への電圧の蓄積がある)。第2の電圧をトリッピングする時に作用することによって、選択の最後に、完全な一連の中間の電圧を得ることが可能である。
本発明は、上述した異なる問題を解決することを可能にするマイクロチップ蛍光ディスプレイタイプのマトリックスディスプレイの制御方法および制御装置を提供することを目的としている。
【0012】
【発明の記述】
したがって、本発明は、離散的な数のQ個の灰色の色調を有するイメージのL本のロウおよびM本のコラムに従って配列された画素からなるマイクロチップ蛍光ディスプレイの制御方法であって、ロウ選択時間TLの間ディスプレイの1つのロウの選択毎に、前記ロウおよび前記コラムの交点に対応するイメージポイントに表示されるべき灰色のレベルに対応する電圧の表示コラムへの同時印加と、コラムに印加可能な異なるコラム電圧値が、ロウ選択時間がS等分のタイムインターバルΔtに細分されるように(N+1)個の値の正確に増加するシーケンスにおいて選択され、各電圧値は整数の時間Δt印加され、{(N×S)+1}は、N≧2およびS≧2の時、Q個の灰色のレベルを示し、ロウ選択TLの間、イメージポイントに表示されるべき灰色のレベルの関数として、対応するコラム電圧が一定の数のタイムインターバルΔtとして第1の値Vaと、もし必要ならば、残存タイムインターバルの間、N個の電圧のシーケンスで第1の電圧値に続く、せいぜい1つの第2の電圧値Vbとを仮定することからなる方法に関する。
【0013】
この方法において、マイクロチップ蛍光ディスプレイの電気光学反応によって与えられる時間と電圧の両方の変調の可能性を有するアドレッシング方法が利用される。放出しきい値を越えて、得られた輝度は、(V×T)に比例した効果である。Vは、印加された陰極ゲート電圧であり、Tは上述した電圧の印加の持続期間である。本発明の結果として、大きな数の灰色のレベルの選択を達成する一方で、ディジタル回路の消費電力の利点とアナログアドレッシング方法の利点との組み合わせがある。
【0014】
また、本発明は、kビットで表示されるべき情報をエンコードするワードKを供給するディジタルデータソース源と、データソースからの同期信号を入力し、表示コラムの制御回路を駆動可能な異なる信号を制御するディスプレイコントローラと、(N+1)個の離散的な電圧の発生器と、k入力および(k×M)出力を有し、各出力がストレージフリップフロップと連動したシフトレジスタを組み込んだ表示コラムのための制御回路と、一端が(k×M)のフリップフロップおよび発生器と接続され、他端がMコラムに接続され、前記コラムと関連したk個のフリップフロップに記憶されたワードKの関数として、(N+1)の中から選択された電圧を各コラムにスイッチすることを可能にするアナログ乗算手段とを具備する灰色のレベルを表示することを可能にするマイクロチップ蛍光ディスプレイのコラムを制御する装置に関する。
【0015】
1つのコラムの制御回路のk個のフリップフロップに記憶されている各ワードKは、ワードHが(2h=N+1)によりhの最高次ビットKによって構成され、ワードBが最低次のビットを残す(k−h)によて構成されるように、2つのワードHおよびBに分けられ、1つのコラムの制御回路の乗算手段は、hの最高次ビットをメモリに有する前記コラムのh個のフリップフロップに接続され、Hのエンコーディングを運ぶN個の信号H0〜HN-1を生成し、表示されるべき灰色のレベルに対して適したコラム電圧(Vi,Vi+1)のペアを選択することを可能にする2nの中から1つのnビットのバイナリデコーディング回路と、(k−h)ビットにコードされたロウ時間以内にアドレッシングシーケンスを供給することが可能なシーケンサを有し、(k−h)の最低次のビットに接続されたコンパレータと、デコーディング回路およびコンパレータの出力に接続された組み合わせ論理回路と、アナログ入力が発生器に接続され、有効入力が組み合わせ論理回路に接続され、そのすべての出力が対応するコラムに接続された(N+1)個のアナログスイッチとを具備している。
【0016】
シーケンサは、ロウ時間以内にアドレッシングシーケンスの指数Pを供給する。前記指数Pは(k−h)ビットでコードされている。
シーケンサは、好ましくはカウンタであり、そのクロックは1つのロウ時間当たり2(k-h)パルスを有し、前記カウンタは各ロウ時間の間に開始させられる。
【0017】
コンパレータは、信号PとBとの間の比較を実行し、次式に示すコーディングビットEを供給する。
【数3】
【0018】
コーディングビットEおよび信号H0〜HN-1の間に設けられている組み合わせ論理回路は、電圧ViからVi+1への変化を将来位置付けるために、次式に示すように、(N+1)個のアナログスイッチを駆動する信号F0〜FNを得ることを可能にする。
【数4】
【0019】
(N+1)個の離散的な電圧の発生器は、抵抗分割ブリッジ(R1,R2,……RN)によって設定された入力電圧とともに、フォロア増幅器として接続されている演算増幅器によって構成されている。電圧の線形分布の場合、分割ブリッジの抵抗は、すべて同一の値を有する。
【0020】
また、(N+1)個の離散的な電圧の発生器は、(N+1)個の電圧の値を計算するコントローラによって制御される、1つ、あるいはそれ以上のディジタル・アナログ変換器を基礎として構成され得る。
さらに、白黒、あるいはカラーパレット回路は、ユーザの要求に従って離散的電圧発生器を制御することが可能にする。
【0021】
【実施例の詳述】
本発明は、離散的な数の灰色の色調を有するイメージのL本のロウおよびM本のコラムに従って配列された画素からなるマイクロチップ蛍光ディスプレイの制御方法に関する。
この方法において、コラム(陰極)は、それらを活性化するために用いられる信号によって制御される。これらのコラム信号は、N≧2および0≦i≦Nの時、(N+1)の中から電圧Viの選択を可能にする。これらの(N+1)個の電圧Viは、それらの値が正確に増加するシーケンスを構成するように、選択される。ロウ時間は、S等分のタイムインターバルΔtに細分化される。Sは2以上の整数である。このことは、式(Q=S×N)の直方体や正方形を用いて時間・電圧空間を正方形にすることや市松模様にすることを導く。これらのそれぞれは、その重み(V×T)に比例した輝度供給を表す。
【0022】
ロウ選択時間TLの間、表示されるべき灰色のレベルの関数として、コラム信号は、ある数のタイムインターバルΔtの間、第1の電圧値Vaを仮定しなければならない。そして、もし必要ならば、残存タイムインターバルの間、せいぜい1,2個の電圧値Vb、これはN個の電圧のシーケンスで第1の電圧値に続いているが、これを仮定しなければならない。この第2の値は、次式に示すようでなければならない。
Vb=Va±ΔV
もし次数1の灰色の色調は、時間Δtの間、電圧V1の印加によって得られる。次数2の灰色の色調は、時間(Δt+Δt)の間、電圧V1の印加によって得られる。そし、次数Sの灰色の色調を得るために、時間ΔtのS倍の間、それを印加する必要がある。次数(S+1)の灰色の色調は、時間Δtの間電圧V2を印加し、(S−1)の他のタイムインターバルの間電圧V1を印加することによって得られるであろう。
【0023】
図1は、(N×S=8×8=64)の灰色のレベルを発生させることが可能なN=8およびS=8の場合のマトリックスディスプレイのコラムを活性化するための信号の例を示している。信号は、灰色の42番のディスプレイ、すなわち、描画において正方形1から42までの活性化に対応している。マルチレベルにおいて従来の制御作用に比べれば、2つの隣接するレベル(線形電圧シーケンスの特別な場合、ΔV=VN/N)の間の単一の追加の変化を有する間、ペア{N=16,S=16}、あるいはペア{N=8,S=32}とともに、大きな灰色のレベル、たとえば、256を得ることが可能である。したがって、変化の容量性消費が電圧シフトΔVの2乗に比例するので、消費「コスト」は、最小である。
【0024】
(N+1)個の電圧Viは、たとえば、0からNまでのiに対して、{Vi=i×(VN/N)}となるようにすることができる。それは、連続した灰色のレベルの間の化シフトに同一の重要性(ΔV×Δt)を与える。しかしながら、電圧を段階付けることによって非線形分布を選択することが可能である。このことは、ユーザの要望に従ったディスプレイの電気光学反応を調整することが可能にする。これにより、マイクロチップ蛍光ディスプレイの輝度/電圧反応(ロウ/コラム、あるいは格子/陰極VGC)は、図2に従っている。したがって、等しいタイムインターバルおよび妥当に選択された電圧を用いることにより、上述した反応および所望の曲線の間の連続した範囲において一致を成し遂げることが可能である。
【0025】
輝度値の与えられたシーケンスを得るために、輝度/電圧反応曲線の点から単一のシーケンスを捜すことが可能である。これにより、テレビ応用に対するガンマ補正を実行したり、データ処理タイプの応用に対するパレット回路の機能を満足することが可能である。
【0026】
上述したEP−A−478 386の場合とは異なり、本発明による方法は、マイクロチップ、あるいはディスプレイの特別な場合に応用できる。上述したディスプレイの電気光学反応は、アクティブマトリックス液晶ディスプレイ(TFT)のそれとは異なる。これにより、TFTタイプのディスプレイに対して、ロウ時間の蓄電が電圧の代わりをする間、それは、1つのフレームの間(イメージの完全な走査)、画素上に維持される。上述した電圧は分子のスイッチングを駆動し、したがって、光の変調が完全なフレームの間転送される。マイクロチップディスプレイに対して、電気光学反応は、ロウ選択時間の間直ちに生じ、このロウ時間の間考慮された画素のみが放出する。
【0027】
選択されたロウに印加された電圧は、コラム/ロウ電圧を放出しきい値の限界に運ぶ(ところが、選択されなかったロウのコラム/ロウ電圧は、まだ上述したしきい値以下である)。さらに、このコラム選択時間の間にコラムに印加された電圧は、直ちに多かれ少なかれ明白な放出(輝度/電圧曲線の関数として)を生じさせる。したがって、放出は、ロウ選択時間の間のみ生じる。
【0028】
本発明による方法は、単位面積当たりの灰色のレベルの構成を提供するための上述した機能に基づいている。図的に言えば、ロウ選択時間内において、画素の制御可能性は、次元Vの側(コラム電圧=陰極電圧)と、次元TLの側を有する矩形の領域によって表現される。提案は、TLの側に対してS等分のタイムインターバルおよびVの側に対してN個の等しい、あるいは等しくない電圧インターバルで上述した領域の面積を求めることを実行することである。EP−A−478 386と同様に、実際には、用いられ得る外部電圧Viの離散的な数が制限されるので、(S×N)の正方形、あるいは立方体の面積を求めることがある。したがって、0,1,2、あるいは(Q−1)個の正方形の同時選択によって{Q=(S×N)+1}個の灰色のレベル(0から(Q−1)まで)を求めることが可能である。
【0029】
複数の上述した正方形の選択は、明確に定義されたシーケンスで行わなければならない。というのは、一方では、電圧が必ずしも等しくないので、各正方形のそれぞれの重要性がその電圧レベルに依存する(これらの正方形のランダムな選択は反応曲線における不連続を導く)であり、他方では、本発明によるアドレッシングシステムの第1の目的が印加されたコラム電圧における変化を最小にする(容量性の消費電力の点)ことであるからである。したがって、V軸に沿ってより高い順位の正方形へ移行する前に、TL軸に沿って正方形を加算することがふさわしい。実際には、このことは、(S−j)個のタイムインターバルの間の第1の電圧Viの選択と、当該ロウのj個のタイムインターバルの間の第2の電圧Vi+1(あるいはVi-1)の選択とによって、与えられた灰色のレベルの表示を導く。
【0030】
これにより、本発明の方法は、上述した時間を、2つの選択された電圧の間のスイッチングがいずれかのランダムなインターバルの開始で行われるように、S個のあらかじめ定義された等しいタイムインターバルに細分化することによって、コラム電圧/ロウ選択時間空間をディジタル化する。EP−A−478 386において、コラムの制御について、発生器からの2つの隣合った電圧の間のスイッチングがある。しかしながら、上述したスイッチングは、画素の容量に2つの選択された電圧に対して中間の電圧を蓄積することを目的としているので、上述した中間の電圧は、蓄積開始時間に影響を及ぼすことによってその制御トランジスタの両端の上述したコンデンサの蓄積時間を用いることによって得られる。さらに、本発明においてとは異なって、2つの選択された電圧の間のスイッチングは、ロウ選択時間の最後で行われる。
【0031】
図3および図4は、N個の電圧の間のシフト、あるいは変形を調整する可能性のよりよい理解を提供する。図3は、等しい電圧シフトVの場合に得られる輝度Lの分布を示している。図4は、上述した電圧Vを調整することによって得られる輝度Vの線形分布を示している。
【0032】
また、本発明は、ディスプレイコラムに関する電子制御装置に関する。図5に示すように、上述した装置は、
kビットで表示されるべき情報をエンコードするワードKを供給するディジタルデータソース10(アナログソースの場合、データのアナログ・ディジタル変換が必要である)と、
データソースからの同期信号を入力し、ディスプレイ15のコラムの制御回路13を駆動するための異なる信号を制御するディスプレイコントローラ11と、
(N+1)個の離散的な電圧の発生器14と、
ディスプレイ15のコラムの制御回路13とを具備し、
コントローラ11は、また、ロウ制御回路12を駆動するために用いられる。
【0033】
ディスプレイコラム制御回路13は、周知のように、k入力および(k×M)出力を有するシフトレジスタ16によって構成されており、各出力は、ストレージフリップフロップ17と連動している。言い替えれば、各コラム制御回路は、シフトレジスタの一部とk個のフリップフロップとを有している。このような方法でコラム制御回路のk個のフリップフロップに蓄積された各ワードKは、(N+1)個の中から選択された電圧の制御を有効にすることができなければならない。したがって、制御回路は、乗算手段を有している。装置の独自の部分は、2つの手段に関している。図6は、本発明による乗算手段の構成を示している。これらの手段は、Nビット(2nの中の1個)のバイナリデコーディング回路22と、コンパレータ24と、組み合わせ論理回路25と、(N+1)個のアナログスイッチ21とからなり、それらの出力のすべては、当該チャンネルのコラム出力Scに接続され、アナログ入力は、発生器14に接続されている。これらのスイッチの有効な入力は、後述する方法で決定される。
【0034】
ソース10によって供給されたワードKは、(N+1)個の電圧を有している時に、ワードHが(2h=N+1)によりhの高次ビットKによって構成され、ワードBが低次のビットを残す(k−h)によて構成されるように、2つのワードHおよびBに分けられる。
【0035】
たとえば、N=8に対して、バイナリワードK(11001110)を考えると、h=3が得られ、ワードHは3つの最初のビット、すなわち、(110)によって構成され、ワードBは5つの最後のビット、すなわち、(01110)によって構成される。ワードHは、表示されるべき灰色のレベルに対して適した電圧(Vi,Vi+1)のペアを決定するために用いられ、Hのエンコーディングを運ぶN個の信号H0〜HN-1を生成するために、2nの中から1つのNビットをバイナリデコーディング回路22に供給する。
【0036】
これにより、たとえば、表1に示す3ビット(8の中から1つ)(23=8)バイナリデコーダの真理値表が得られる。
【表1】
【0037】
この例は、正の論理機能デコーダ(状態1でアクティブ出力)に対して与えられている。また、負の論理機能デコーダとともに動作することが可能である。与えられた時間に閉成された1つのスイッチを有するようにするために、一旦、単一の正当な出力のみがあることが重要である。
この目的のために、シーケンサが設けられており、ロウ時間以内にアドレッシングシーケンスの指数Pを供給する。Pは(k−h)ビットでコードされている。このシーケンサは、たとえば、カウンタ23であり、そのクロックCPGは、1ロウ時間当たり2(k-h)パルスを有する。カウンタ23は、各ロウ時間の間に始動させられる(信号のロード)。カウンタ23は、外部のカウンタ、あるいは回路毎のカウンタでもよい。Eはコーディングビットであり、コンパレータ24は、次式に示すような、BおよびPの比較を実行することを可能にする。
【数5】
【0038】
コンパレータ24に供給されたコーディングビットEは、ViからVi+1への変化を将来位置付けることを可能にする。信号Eおよび信号H0〜HN-1の間に設けられている組み合わせ論理回路25は、(N+1)個のアナログスイッチを駆動する信号F0〜FN(次式参照)を得ることを可能にする。
【数6】
【0039】
図7に示すように、(N+1)個の離散的電圧を発生する発生器14は、たとえば、抵抗分割ブリッジR1,R2,……RNによって設定された入力電圧とともに、フォロワとして接続された、(N+1)個の演算増幅器30によって構成される。図7の場合、分割ブリッジの供給端子は、それ自体電圧源であり、両極端の電圧V0およびVNは、上述した端子から(フォロワとして接続された演算増幅器によってインピーダンスマッチングなしで)直接得られる。電圧の線形分布の場合、抵抗R1〜RNは、すべて同一の値を有するか、そうでなければ、それらの比率が所定の値V0〜VNの関数として、計算されるであろう。
【0040】
しかしながら、この(N+1)個の離散的電圧を発生する発生器は、また、図8に示すように、1つ、あるいはそれ以上のディジタル・アナログ変換器31を基礎として構成することができる。ディジタル・アナログ変換器31は、(N+1)個の電圧の値を計算するコントローラ32によって制御され、増幅器33によってフォロアされる。
【0041】
陰極線管の応用において、多くのより大きな数の中から選択されたある数のカラー(あるいは白黒ディスプレイに対して灰色のレベル)を表示することを選択することが一般的にできる。上述した官能性は、一般的に、特別ないわゆるパレット回路によって実現される。この作用は、本発明の適用範囲以内で可能であり、パレット回路は、離散的電圧発生器およびユーザの要求に従ったパレットを制御しなければならない。
【0042】
EP−A−478 386に比べれば、本発明による装置の導入において、スイッチング時間は、完全に定義され、いずれの外部パラメータにも依存しないので、等しいタイムインターバルを有する必要は、単純化を導くことを注意すべきである。したがって、単一のCPGロウサブタイムカウンタを用いること、および、カウンタの状態と、表示されるべきデータの低次元を構成するすべてのビットの間を比べることによってを動作することが可能である。EP−A−478 386において、ViからVi+1への変化のトリッピングの位置が制御すべき(時定数(RS×CS)は、たとえば、表示サイズによって変化する)表示性質に依存するので、サブタイム(信号TM)は、外部から供給される。
【図面の簡単な説明】
【図1】マトリックスディスプレイのコラムを活性化する信号の例を表す図である。
【図2】マイクロチップ蛍光ディスプレイの電圧に対する輝度の特性の一例を示す図である。
【図3】電圧の関数としての輝度の分布の一例を示す図である。
【図4】電圧の関数としての輝度の分布の一例を示す図である。
【図5】本発明による制御装置の構成を表すブロック図である。
【図6】本発明による制御装置の構成を表す回路図である。
【図7】本発明による制御装置の回路の実施例を表す回路図である。
【図8】本発明による制御装置の回路の実施例を表すブロック図である。
【符号の説明】
10 ディジタルデータソース
11 ディスプレイコントローラ
12 ロウ制御回路
13 制御回路
14 発生器
15 ディスプレイ
Claims (4)
- 複数のロウ及び複数のコラムを有するマトリックスディスプレイのコラムに、電圧と印加期間とを変調した信号を出力する制御回路であって、
供給される複数の電圧のそれぞれと前記コラムとの間の接続を制御する複数のスイッチと、
入力信号から得られる複数のビットをデコードして、前記複数のスイッチの内のオンにする2つのスイッチを選択するための信号を発生するデコーダと、
前記入力信号から得られる複数のビットとカウンタからの出力を比較して、前記複数のスイッチの内のオンにするスイッチを変更するタイミングを規定する信号を出力するコンパレータと、
を有しており、
前記デコーダと前記コンパレータが出力する信号とから生成した信号によって前記複数のスイッチを制御し、オンにしたスイッチに供給されている電圧を該スイッチを介してコラムに供給することを特徴とする制御回路。 - 供給される前記複数の電圧は、演算増幅器のフォロワ出力を含む請求項1に記載の制御回路。
- 請求項1もしくは請求項2に記載の制御回路と、該制御回路からの信号がコラムに入力されるマトリックスディスプレイとを有する装置。
- 複数のロウ及び複数のコラムを有するマトリックスディスプレイのコラムに、電圧と印加期間とを変調した信号を出力する方法であって、
入力信号から得られる複数のビットをデコードして、供給される複数の電圧のそれぞれと前記コラムとの間の接続を制御する複数のスイッチのうちのオンにする2つのスイッチを選択するための信号を出力し、
前記入力信号から得られる複数のビットとカウンタからの出力を比較して、前記複数のスイッチの内のオンにするスイッチを変更するタイミングを規定する信号を出力し、
前記デコードによって出力した前記信号と前記比較によって出力した信号によって前記複数のスイッチを制御し、オンにしたスイッチに供給されている電圧を該スイッチを介し
てコラムに供給する
ことを特徴とする、変調した信号を出力する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9309022A FR2708129B1 (fr) | 1993-07-22 | 1993-07-22 | Procédé et dispositif de commande d'un écran fluorescent à micropointes. |
FR9309022 | 1993-07-22 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007025721A Division JP3977412B2 (ja) | 1993-07-22 | 2007-02-05 | ディスプレイのコラムを制御する装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07181917A JPH07181917A (ja) | 1995-07-21 |
JP3969748B2 true JP3969748B2 (ja) | 2007-09-05 |
Family
ID=9449505
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16976594A Expired - Fee Related JP3969748B2 (ja) | 1993-07-22 | 1994-07-21 | マトリックスディスプレイの制御回路および方法 |
JP2007025721A Expired - Fee Related JP3977412B2 (ja) | 1993-07-22 | 2007-02-05 | ディスプレイのコラムを制御する装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007025721A Expired - Fee Related JP3977412B2 (ja) | 1993-07-22 | 2007-02-05 | ディスプレイのコラムを制御する装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5555000A (ja) |
EP (1) | EP0635819B1 (ja) |
JP (2) | JP3969748B2 (ja) |
CA (1) | CA2128357A1 (ja) |
DE (1) | DE69414771T2 (ja) |
FR (1) | FR2708129B1 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9404013D0 (en) * | 1994-03-02 | 1994-04-20 | Inmos Ltd | Current generating unit |
US5477110A (en) * | 1994-06-30 | 1995-12-19 | Motorola | Method of controlling a field emission device |
US5850120A (en) * | 1995-07-07 | 1998-12-15 | Nec Corporation | Electron gun with a gamma correct field emission cathode |
US5867136A (en) * | 1995-10-02 | 1999-02-02 | Micron Display Technology, Inc. | Column charge coupling method and device |
US6118417A (en) * | 1995-11-07 | 2000-09-12 | Micron Technology, Inc. | Field emission display with binary address line supplying emission current |
FR2762704B1 (fr) * | 1997-04-25 | 1999-07-16 | Thomson Multimedia Sa | Procede d'adressage pour ecran a plasma base sur une repetition de bits sur une ou plusieurs lignes |
US6069598A (en) * | 1997-08-29 | 2000-05-30 | Candescent Technologies Corporation | Circuit and method for controlling the brightness of an FED device in response to a light sensor |
US6069597A (en) * | 1997-08-29 | 2000-05-30 | Candescent Technologies Corporation | Circuit and method for controlling the brightness of an FED device |
US5898415A (en) * | 1997-09-26 | 1999-04-27 | Candescent Technologies Corporation | Circuit and method for controlling the color balance of a flat panel display without reducing gray scale resolution |
US6169529B1 (en) | 1998-03-30 | 2001-01-02 | Candescent Technologies Corporation | Circuit and method for controlling the color balance of a field emission display |
FR2786597B1 (fr) * | 1998-11-27 | 2001-02-09 | Pixtech Sa | Adressage numerique d'un ecran plat de visualisation |
JP2000306532A (ja) * | 1999-04-22 | 2000-11-02 | Futaba Corp | 多重アノードマトリックス方式蛍光表示管、およびその駆動装置 |
JP2001109421A (ja) * | 1999-10-04 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 表示パネルの階調駆動方法および駆動装置 |
US6587086B1 (en) | 1999-10-26 | 2003-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
US6639605B2 (en) * | 1999-12-17 | 2003-10-28 | Koninklijke Philips Electronics N.V. | Method of and unit for displaying an image in sub-fields |
JP3681121B2 (ja) | 2001-06-15 | 2005-08-10 | キヤノン株式会社 | 駆動回路及び表示装置 |
JP3647426B2 (ja) | 2001-07-31 | 2005-05-11 | キヤノン株式会社 | 走査回路及び画像表示装置 |
US20030058196A1 (en) * | 2001-09-26 | 2003-03-27 | Hansen Ronald L. | Method for reducing power consumption in field emission display devices by efficiently controlling column driver output voltage |
JP3697412B2 (ja) * | 2001-12-27 | 2005-09-21 | 株式会社東芝 | 電子ビーム発生装置 |
JP2004004788A (ja) * | 2002-04-24 | 2004-01-08 | Seiko Epson Corp | 電子素子の制御回路、電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器、並びに電子素子の制御方法 |
JP4123037B2 (ja) * | 2002-04-24 | 2008-07-23 | セイコーエプソン株式会社 | 電気光学装置及びその駆動方法、並びに電子機器 |
JP3679784B2 (ja) | 2002-06-13 | 2005-08-03 | キヤノン株式会社 | 画像表示素子の変調装置および画像表示装置 |
JP3715967B2 (ja) | 2002-06-26 | 2005-11-16 | キヤノン株式会社 | 駆動装置及び駆動回路及び画像表示装置 |
GB0218172D0 (en) * | 2002-08-06 | 2002-09-11 | Koninkl Philips Electronics Nv | Electroluminescent display device |
JP4040454B2 (ja) * | 2002-12-27 | 2008-01-30 | キヤノン株式会社 | 画像表示装置 |
JP4136670B2 (ja) * | 2003-01-09 | 2008-08-20 | キヤノン株式会社 | マトリクスパネルの駆動制御装置及び駆動制御方法 |
JP2005043865A (ja) * | 2003-07-08 | 2005-02-17 | Seiko Epson Corp | 表示装置の駆動方法及び駆動装置 |
JP2005157203A (ja) * | 2003-11-28 | 2005-06-16 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
JP2005257791A (ja) * | 2004-03-09 | 2005-09-22 | Canon Inc | 画像表示装置及び画像表示装置の駆動方法 |
JP2005292804A (ja) | 2004-03-10 | 2005-10-20 | Canon Inc | 制御装置及び画像表示装置 |
US7522132B2 (en) | 2004-03-17 | 2009-04-21 | Canon Kabushiki Kaisha | Image display apparatus |
JP4174494B2 (ja) | 2004-06-30 | 2008-10-29 | キヤノン株式会社 | 駆動装置、画像表示装置及びテレビジョン装置 |
JP2006106147A (ja) * | 2004-09-30 | 2006-04-20 | Toshiba Corp | 表示装置及び表示方法 |
FR2880173B1 (fr) * | 2004-12-28 | 2007-05-11 | Commissariat Energie Atomique | Procede de commande d'un ecran de visualisation matriciel |
FR2899991B1 (fr) * | 2006-04-14 | 2009-03-20 | Commissariat Energie Atomique | Procede de commande d'un dispositif de visualisation matriciel a source d'electrons |
FR2907959B1 (fr) | 2006-10-30 | 2009-02-13 | Commissariat Energie Atomique | Procede de commande d'un dispositif de visualisation matriciel a source d'electrons a consommation capacitive reduite |
JP2009109641A (ja) * | 2007-10-29 | 2009-05-21 | Canon Inc | 駆動回路、及びアクティブマトリクス型表示装置 |
JP6247446B2 (ja) * | 2013-02-26 | 2017-12-13 | 株式会社半導体エネルギー研究所 | 発光装置の駆動方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2633764B1 (fr) * | 1988-06-29 | 1991-02-15 | Commissariat Energie Atomique | Procede et dispositif de commande d'un ecran matriciel affichant des niveaux de gris |
JP2951352B2 (ja) * | 1990-03-08 | 1999-09-20 | 株式会社日立製作所 | 多階調液晶表示装置 |
EP0478386B1 (en) * | 1990-09-28 | 1995-12-13 | Sharp Kabushiki Kaisha | Drive circuit for a display apparatus |
JP2659473B2 (ja) * | 1990-09-28 | 1997-09-30 | 富士通株式会社 | 表示パネル駆動回路 |
US5103144A (en) * | 1990-10-01 | 1992-04-07 | Raytheon Company | Brightness control for flat panel display |
JP2695981B2 (ja) * | 1990-10-05 | 1998-01-14 | 株式会社東芝 | 液晶表示器駆動電源回路 |
JPH05100635A (ja) * | 1991-10-07 | 1993-04-23 | Nec Corp | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 |
JP2500417B2 (ja) * | 1992-12-02 | 1996-05-29 | 日本電気株式会社 | 液晶駆動回路 |
-
1993
- 1993-07-22 FR FR9309022A patent/FR2708129B1/fr not_active Expired - Lifetime
-
1994
- 1994-07-19 CA CA002128357A patent/CA2128357A1/en not_active Abandoned
- 1994-07-20 EP EP94401670A patent/EP0635819B1/fr not_active Expired - Lifetime
- 1994-07-20 DE DE69414771T patent/DE69414771T2/de not_active Expired - Lifetime
- 1994-07-21 JP JP16976594A patent/JP3969748B2/ja not_active Expired - Fee Related
- 1994-07-21 US US08/278,329 patent/US5555000A/en not_active Expired - Lifetime
-
2007
- 2007-02-05 JP JP2007025721A patent/JP3977412B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69414771T2 (de) | 1999-06-10 |
JP3977412B2 (ja) | 2007-09-19 |
EP0635819A1 (fr) | 1995-01-25 |
FR2708129B1 (fr) | 1995-09-01 |
FR2708129A1 (fr) | 1995-01-27 |
EP0635819B1 (fr) | 1998-11-25 |
DE69414771D1 (de) | 1999-01-07 |
JP2007140552A (ja) | 2007-06-07 |
US5555000A (en) | 1996-09-10 |
JPH07181917A (ja) | 1995-07-21 |
CA2128357A1 (en) | 1995-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3969748B2 (ja) | マトリックスディスプレイの制御回路および方法 | |
KR100516764B1 (ko) | 액정 구동 장치 및 계조 표시 방법 | |
US5844533A (en) | Gray scale liquid crystal display | |
KR100936788B1 (ko) | 액정표시장치용 감마 보정 장치 | |
KR100246150B1 (ko) | 액정 디스플레이 장치 및 그 구동 방법 | |
US6784898B2 (en) | Mixed mode grayscale method for display system | |
US5764225A (en) | Liquid crystal display with two separate power sources for the scan and signal drive circuits | |
JPH05100635A (ja) | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 | |
KR100517153B1 (ko) | 화상 표시 장치 및 화상 표시 방법, 및 화상 표시프로그램을 기록한 기록 매체 | |
JPH0264692A (ja) | 灰色階調画像表示用マトリックススクリーンの制御方法および装置 | |
JP2011191770A (ja) | 光学アレイにグレイ・レベルを表示するための変更重み付けビット・プレーン | |
KR20020026862A (ko) | 컬러 전기광학 디스플레이 디바이스내의 화소들의 개별열들에 전압들을 인가하는 장치 | |
JP2004133402A (ja) | ガンマ補正の駆動システム | |
JP4970472B2 (ja) | ディスプレイ | |
US20050057466A1 (en) | Driving method for low consumption LCD modules | |
JP3453141B2 (ja) | 異なる階調を表示する方法及び同方法を実施する装置 | |
US9583055B2 (en) | Sequential colour matrix liquid crystal display | |
KR101009836B1 (ko) | 액티브 매트릭스 디스플레이 및 그 구동 방법 | |
KR101388350B1 (ko) | 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치 | |
KR910020627A (ko) | 액티브 매트릭스 형 액정표시장치 | |
KR960016342B1 (ko) | 디스플레이 모듈 구동 회로 | |
JP4688015B2 (ja) | ガンマ補正装置及びそれを用いた液晶ディスプレイ | |
KR19990026585A (ko) | 액정 표시 장치의 계조 전압 발생 회로 | |
KR100922786B1 (ko) | 액정표시장치의 구동방법 및 장치 | |
JP2001166742A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |