JPH07181917A - マイクロチップ蛍光ディスプレイの制御方法およびその装置 - Google Patents
マイクロチップ蛍光ディスプレイの制御方法およびその装置Info
- Publication number
- JPH07181917A JPH07181917A JP6169765A JP16976594A JPH07181917A JP H07181917 A JPH07181917 A JP H07181917A JP 6169765 A JP6169765 A JP 6169765A JP 16976594 A JP16976594 A JP 16976594A JP H07181917 A JPH07181917 A JP H07181917A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- column
- display
- time
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
Abstract
(57)【要約】
【目的】 大きな数の灰色のレベルの選択を達成し、消
費電力を低下させる。 【構成】 本発明は、離散的な数のＱ個の灰色の色調を
有するイメージのＬ本のロウおよびＭ本のコラムに従っ
て配列された画素からなるマイクロチップ蛍光スクリー
ンまたはディスプレイの制御方法に関する。コラム電圧
値は、ロウ選択時間がＳ等分のタイムインターバルΔｔ
に細分されるように、（Ｎ＋１）個の値の正確に増加す
るシーケンスで選択される。各電圧値は、整数の時間Δ
ｔ印加され、｛（Ｎ×Ｓ）＋１｝は、Ｎ≧２およびＳ≧
２の時、灰色の数を示す。ロウ選択時間の間において、
ある数のタイムインターバルΔｔの間、対応するコラム
電圧が第１の値Ｖaを仮定し、残存タイムインターバル
の間、Ｎ個の電圧のシーケンスで第１の電圧値に続く、
第２の電圧値Ｖbを付加的に仮定する。
費電力を低下させる。 【構成】 本発明は、離散的な数のＱ個の灰色の色調を
有するイメージのＬ本のロウおよびＭ本のコラムに従っ
て配列された画素からなるマイクロチップ蛍光スクリー
ンまたはディスプレイの制御方法に関する。コラム電圧
値は、ロウ選択時間がＳ等分のタイムインターバルΔｔ
に細分されるように、（Ｎ＋１）個の値の正確に増加す
るシーケンスで選択される。各電圧値は、整数の時間Δ
ｔ印加され、｛（Ｎ×Ｓ）＋１｝は、Ｎ≧２およびＳ≧
２の時、灰色の数を示す。ロウ選択時間の間において、
ある数のタイムインターバルΔｔの間、対応するコラム
電圧が第１の値Ｖaを仮定し、残存タイムインターバル
の間、Ｎ個の電圧のシーケンスで第１の電圧値に続く、
第２の電圧値Ｖbを付加的に仮定する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロチップ蛍光デ
ィスプレイタイプであって、異なる灰色のレベルを有す
るイメージを表示するためのマトリックスディスプレイ
の制御方法およびその装置に関する。イメージが白黒、
あるいはカラーである時、後者の場合、「灰色のレベ
ル」という語は、「カラーの中間調」を意味する。
ィスプレイタイプであって、異なる灰色のレベルを有す
るイメージを表示するためのマトリックスディスプレイ
の制御方法およびその装置に関する。イメージが白黒、
あるいはカラーである時、後者の場合、「灰色のレベ
ル」という語は、「カラーの中間調」を意味する。
【０００２】
【従来の技術】マイクロチップ蛍光スクリーン、あるい
はディスプレイが知られており、特に、「マイクロチッ
プ蛍光ディスプレイ」というタイトルの論文（Ｒ．メイ
ヤー（R.Meyer）著、日本表示、８６年、第５１２頁）
に開示されている。マトリックスディスプレイ上にイメ
ージのディスプレイ制御について、一般的に、「１回１
ロウ」アドレッシング原理が利用されていることが知ら
れている。Ｌ本のロウ、Ｍ本のコラムを有するマイクロ
チップディスプレイのアドレッシングは、その結果とし
て、持続時間のフレームＴTがＬxTを越えているか等し
い間、１ロウずつ（ロウタイムＴL）行われる。各ロウ
のアドレッシングの間、そのロウのＭ個の画素上に表示
されるべき情報は、同時に、Ｍ本のディスプレイコラム
に印加される。
はディスプレイが知られており、特に、「マイクロチッ
プ蛍光ディスプレイ」というタイトルの論文（Ｒ．メイ
ヤー（R.Meyer）著、日本表示、８６年、第５１２頁）
に開示されている。マトリックスディスプレイ上にイメ
ージのディスプレイ制御について、一般的に、「１回１
ロウ」アドレッシング原理が利用されていることが知ら
れている。Ｌ本のロウ、Ｍ本のコラムを有するマイクロ
チップディスプレイのアドレッシングは、その結果とし
て、持続時間のフレームＴTがＬxTを越えているか等し
い間、１ロウずつ（ロウタイムＴL）行われる。各ロウ
のアドレッシングの間、そのロウのＭ個の画素上に表示
されるべき情報は、同時に、Ｍ本のディスプレイコラム
に印加される。
【０００３】「マイクロチップディスプレイアドレッシ
ング」というタイトルの論文（Ｔ．レロックス（T.Lero
ux）、Ａ．ギィス（A.Ghis）、Ｒ．メイヤー（R.Maye
r）およびＤ．サラジン（D.Sarrasin）共著、ＳＩＤ９
１、ダイジェスト、第４３７頁〜第４３９頁）には、デ
ィスプレイのアドレッシングの他の方法はもちろんのこ
と、そのようなディスプレイの動作原理も記述されてい
る。この論文は、２つのアドレッシングのタイプの区別
を記述している。
ング」というタイトルの論文（Ｔ．レロックス（T.Lero
ux）、Ａ．ギィス（A.Ghis）、Ｒ．メイヤー（R.Maye
r）およびＤ．サラジン（D.Sarrasin）共著、ＳＩＤ９
１、ダイジェスト、第４３７頁〜第４３９頁）には、デ
ィスプレイのアドレッシングの他の方法はもちろんのこ
と、そのようなディスプレイの動作原理も記述されてい
る。この論文は、２つのアドレッシングのタイプの区別
を記述している。
【０００４】すなわち、 （１）増幅後のアナログソース信号のサンプリングと、
ビデオ信号に正比例した電圧を当該コラムへの転送とか
らなるアナログアドレッシング （２）１９８８年６月２９日のフランス特許出願ＦＲ−
Ａ−８８ ０８７５６に開示されているように、表示さ
れるべき灰色のレベルの関数として、ロウ選択時間ＴL
よりも長いか短い時間行ういわゆるオン電圧のスイッチ
ングからなるパルス幅変調（ＰＷＭ）によるディジタル
アドレッシング である。
ビデオ信号に正比例した電圧を当該コラムへの転送とか
らなるアナログアドレッシング （２）１９８８年６月２９日のフランス特許出願ＦＲ−
Ａ−８８ ０８７５６に開示されているように、表示さ
れるべき灰色のレベルの関数として、ロウ選択時間ＴL
よりも長いか短い時間行ういわゆるオン電圧のスイッチ
ングからなるパルス幅変調（ＰＷＭ）によるディジタル
アドレッシング である。
【０００５】また、ディジタルタイプの様々な解決方法
がある。まず、フレーム率制御（ＦＲＣ）がある。この
方法は、特に、ＳＴＮディスプレイ（多重化されたＬＣ
Ｄ）の場合に関してＥＰ−Ａ−３８４ ４０３およびＥ
Ｐ−Ａ−３６４ ３０７に開示されており、イメージの
数回走査すること、同一のイメージ素子をオン状態、あ
るいはオフ状態に連続的にすること、目が積分器として
機能することからなる。
がある。まず、フレーム率制御（ＦＲＣ）がある。この
方法は、特に、ＳＴＮディスプレイ（多重化されたＬＣ
Ｄ）の場合に関してＥＰ−Ａ−３８４ ４０３およびＥ
Ｐ−Ａ−３６４ ３０７に開示されており、イメージの
数回走査すること、同一のイメージ素子をオン状態、あ
るいはオフ状態に連続的にすること、目が積分器として
機能することからなる。
【０００６】また、多レベル回路を用いた方法がある。
この方法は、Ｎ個の異なる電圧レベル（特に、Ｎ＝８、
あるいはＮ＝１６の場合）をスイッチすることができる
回路を用いることからなる。各電圧には、与えられた灰
色のレベルが対応する。この方法は、また、Ｈ．マノ、
Ｔ．フルハシおよびＴ．タナカによって著された「ＴＦ
Ｔ−ＬＣＤのためのマルチカラーディスプレイ方法」と
いうタイトルの論文（ＳＩＤ９１、ダイジェスト、第５
４７頁〜第５５０頁）に開示されているように、同一の
電圧および持続時間、１６灰色のレベルを得ることを可
能にする、２つのフレーム上の８つのレベル回路を用い
る。
この方法は、Ｎ個の異なる電圧レベル（特に、Ｎ＝８、
あるいはＮ＝１６の場合）をスイッチすることができる
回路を用いることからなる。各電圧には、与えられた灰
色のレベルが対応する。この方法は、また、Ｈ．マノ、
Ｔ．フルハシおよびＴ．タナカによって著された「ＴＦ
Ｔ−ＬＣＤのためのマルチカラーディスプレイ方法」と
いうタイトルの論文（ＳＩＤ９１、ダイジェスト、第５
４７頁〜第５５０頁）に開示されているように、同一の
電圧および持続時間、１６灰色のレベルを得ることを可
能にする、２つのフレーム上の８つのレベル回路を用い
る。
【０００７】また、２つの連続したフレーム上で８つの
レベル回路を用いることが可能であるが、電圧によって
フレームに異なる重みを持たせることが可能である。た
とえば、低い順位（０，１，２，３，４，５，６，７）
を供給する第１のフレームと、高い順位（０，８，１
６，２４，３２，４０，４８，５６）を供給する第２の
フレームとは、Ｋ．タカハラ、Ｔ．ヤマグチ、Ｍ．オダ
およびＨ．ヤマグチによって著された「ＴＦＴ−ＬＣＤ
のための１６レベルのグレイスケール駆動回路アーキテ
クチュアおよびフルカラー駆動」（ＩＤＲＣ９１、ダイ
ジェスト、第１１５頁〜第１１８頁）というタイトルの
論文に開示されているように、６４の灰色のレベルを得
ること可能にする。しかしながら、この方法は、スクリ
ーンのコントラストを制限する。
レベル回路を用いることが可能であるが、電圧によって
フレームに異なる重みを持たせることが可能である。た
とえば、低い順位（０，１，２，３，４，５，６，７）
を供給する第１のフレームと、高い順位（０，８，１
６，２４，３２，４０，４８，５６）を供給する第２の
フレームとは、Ｋ．タカハラ、Ｔ．ヤマグチ、Ｍ．オダ
およびＨ．ヤマグチによって著された「ＴＦＴ−ＬＣＤ
のための１６レベルのグレイスケール駆動回路アーキテ
クチュアおよびフルカラー駆動」（ＩＤＲＣ９１、ダイ
ジェスト、第１１５頁〜第１１８頁）というタイトルの
論文に開示されているように、６４の灰色のレベルを得
ること可能にする。しかしながら、この方法は、スクリ
ーンのコントラストを制限する。
【０００８】今日では、フラットスクリーンの世界にお
いては、数個のキーポイントに関して競争が起こってい
る。それらのうちの１つは、低い消費レベルを見つける
ことである。灰色のレベルのディスプレイに対する上述
したアドレッシングの変形の２つは、スクリーンの容量
性の消費という視点、すなわち、アナログ制御およびマ
ルチレベル回路を用いた方法、実際には、１６の電圧レ
ベルに限定されるが、においてより興味深い。
いては、数個のキーポイントに関して競争が起こってい
る。それらのうちの１つは、低い消費レベルを見つける
ことである。灰色のレベルのディスプレイに対する上述
したアドレッシングの変形の２つは、スクリーンの容量
性の消費という視点、すなわち、アナログ制御およびマ
ルチレベル回路を用いた方法、実際には、１６の電圧レ
ベルに限定されるが、においてより興味深い。
【０００９】線形形式で機能する回路を用いたアナログ
制御の実際の機能は、異なる妥協に導く。そのような動
作において、もしディスプレイが非常に低い消費電力で
ある場合、回路の出力段を分極するために、無視できな
い電流を供給する必要がある。加えて、（２つの連続す
るロウのアドレッシングに対応した）１つのレベルから
他のレベルへ通過するための時間が短いことが要求され
ればされるほど、上述した電流、したがって、制御電子
回路における電力消費を増加させる必要がある。
制御の実際の機能は、異なる妥協に導く。そのような動
作において、もしディスプレイが非常に低い消費電力で
ある場合、回路の出力段を分極するために、無視できな
い電流を供給する必要がある。加えて、（２つの連続す
るロウのアドレッシングに対応した）１つのレベルから
他のレベルへ通過するための時間が短いことが要求され
ればされるほど、上述した電流、したがって、制御電子
回路における電力消費を増加させる必要がある。
【００１０】ディジタル回路は、分極電流を要求せず、
非常に短い反応時間でスイッチとして機能するので、消
費電力が非常に低いという利点を有している。マルチレ
ベル回路を用いる方法は、理想的な解決に近づくが、も
しＱ＝２５６の灰色のレベルの表示を望むならば、２５
６レベルの電圧入力を有し、駆動すべき出力として同数
の２５６チャンネルのアナログマルチプレクサを有する
回路を考察することは明らかに不可能である。
非常に短い反応時間でスイッチとして機能するので、消
費電力が非常に低いという利点を有している。マルチレ
ベル回路を用いる方法は、理想的な解決に近づくが、も
しＱ＝２５６の灰色のレベルの表示を望むならば、２５
６レベルの電圧入力を有し、駆動すべき出力として同数
の２５６チャンネルのアナログマルチプレクサを有する
回路を考察することは明らかに不可能である。
【００１１】他の従来の文献、すなわち、ＥＰ−Ａ−４
７８ ３８６は、薄膜フィルムトランジスタ（ＴＦＴ）
ディスプレイに適用される。提案されている制御方法に
おいては、目的は、ロウ選択時間の最後に、考慮された
コラム制御電極上に、ソースによって供給されたデータ
によって決定されるコラム電圧を得ることである。従来
の技術によれば、Ｎ個の外部電圧の中から選択された電
圧がスイッチされ、上述した応用は、限られた数の外部
電圧源の点において、非常に多くの異なる最後の電圧を
得るための手段を提案する。原理は、利用でき、所定の
最後の値より低いか、あるいは等しいが、可能な限り近
い外部電圧をコラムにチャージし、そして、第１の電圧
が規定され、所定の最後の電圧に依存する時に（したが
って、表示されるべき灰色のレベル）、直ちにより高い
利用できる外部電圧でチャージすることからなる。上述
した電圧への変化が、コラムの容量およびその容量に対
応するアクセス抵抗とリンクしたある時定数で発生する
時、容量に蓄積された電圧は、ロウ時間の最後に得られ
る電圧である（Ｒｑ：ＴＦＴディスプレイにおいて、各
画素は、１つのスイッチとして動作する１つのトランジ
スタの両端のコラム電極とリンクし、ロウ電極によって
駆動され、ロウ時間の最後でスイッチは開成される。こ
れにより、画素容量に高インピーダンスの変化があり、
画素容量への電圧の蓄積がある）。第２の電圧をトリッ
ピングする時に作用することによって、選択の最後に、
完全な一連の中間の電圧を得ることが可能である。本発
明は、上述した異なる問題を解決することを可能にする
マイクロチップ蛍光ディスプレイタイプのマトリックス
ディスプレイの制御方法および制御装置を提供すること
を目的としている。
７８ ３８６は、薄膜フィルムトランジスタ（ＴＦＴ）
ディスプレイに適用される。提案されている制御方法に
おいては、目的は、ロウ選択時間の最後に、考慮された
コラム制御電極上に、ソースによって供給されたデータ
によって決定されるコラム電圧を得ることである。従来
の技術によれば、Ｎ個の外部電圧の中から選択された電
圧がスイッチされ、上述した応用は、限られた数の外部
電圧源の点において、非常に多くの異なる最後の電圧を
得るための手段を提案する。原理は、利用でき、所定の
最後の値より低いか、あるいは等しいが、可能な限り近
い外部電圧をコラムにチャージし、そして、第１の電圧
が規定され、所定の最後の電圧に依存する時に（したが
って、表示されるべき灰色のレベル）、直ちにより高い
利用できる外部電圧でチャージすることからなる。上述
した電圧への変化が、コラムの容量およびその容量に対
応するアクセス抵抗とリンクしたある時定数で発生する
時、容量に蓄積された電圧は、ロウ時間の最後に得られ
る電圧である（Ｒｑ：ＴＦＴディスプレイにおいて、各
画素は、１つのスイッチとして動作する１つのトランジ
スタの両端のコラム電極とリンクし、ロウ電極によって
駆動され、ロウ時間の最後でスイッチは開成される。こ
れにより、画素容量に高インピーダンスの変化があり、
画素容量への電圧の蓄積がある）。第２の電圧をトリッ
ピングする時に作用することによって、選択の最後に、
完全な一連の中間の電圧を得ることが可能である。本発
明は、上述した異なる問題を解決することを可能にする
マイクロチップ蛍光ディスプレイタイプのマトリックス
ディスプレイの制御方法および制御装置を提供すること
を目的としている。
【００１２】
【発明の記述】したがって、本発明は、離散的な数のＱ
個の灰色の色調を有するイメージのＬ本のロウおよびＭ
本のコラムに従って配列された画素からなるマイクロチ
ップ蛍光ディスプレイの制御方法であって、ロウ選択時
間ＴLの間ディスプレイの１つのロウの選択毎に、前記
ロウおよび前記コラムの交点に対応するイメージポイン
トに表示されるべき灰色のレベルに対応する電圧の表示
コラムへの同時印加と、コラムに印加可能な異なるコラ
ム電圧値が、ロウ選択時間がＳ等分のタイムインターバ
ルΔｔに細分されるように（Ｎ＋１）個の値の正確に増
加するシーケンスにおいて選択され、各電圧値は整数の
時間Δｔ印加され、｛（Ｎ×Ｓ）＋１｝は、Ｎ≧２およ
びＳ≧２の時、Ｑ個の灰色のレベルを示し、ロウ選択Ｔ
Lの間、イメージポイントに表示されるべき灰色のレベ
ルの関数として、対応するコラム電圧が一定の数のタイ
ムインターバルΔｔとして第１の値Ｖaと、もし必要な
らば、残存タイムインターバルの間、Ｎ個の電圧のシー
ケンスで第１の電圧値に続く、せいぜい１つの第２の電
圧値Ｖbとを仮定することからなる方法に関する。
個の灰色の色調を有するイメージのＬ本のロウおよびＭ
本のコラムに従って配列された画素からなるマイクロチ
ップ蛍光ディスプレイの制御方法であって、ロウ選択時
間ＴLの間ディスプレイの１つのロウの選択毎に、前記
ロウおよび前記コラムの交点に対応するイメージポイン
トに表示されるべき灰色のレベルに対応する電圧の表示
コラムへの同時印加と、コラムに印加可能な異なるコラ
ム電圧値が、ロウ選択時間がＳ等分のタイムインターバ
ルΔｔに細分されるように（Ｎ＋１）個の値の正確に増
加するシーケンスにおいて選択され、各電圧値は整数の
時間Δｔ印加され、｛（Ｎ×Ｓ）＋１｝は、Ｎ≧２およ
びＳ≧２の時、Ｑ個の灰色のレベルを示し、ロウ選択Ｔ
Lの間、イメージポイントに表示されるべき灰色のレベ
ルの関数として、対応するコラム電圧が一定の数のタイ
ムインターバルΔｔとして第１の値Ｖaと、もし必要な
らば、残存タイムインターバルの間、Ｎ個の電圧のシー
ケンスで第１の電圧値に続く、せいぜい１つの第２の電
圧値Ｖbとを仮定することからなる方法に関する。
【００１３】この方法において、マイクロチップ蛍光デ
ィスプレイの電気光学反応によって与えられる時間と電
圧の両方の変調の可能性を有するアドレッシング方法が
利用される。放出しきい値を越えて、得られた輝度は、
（Ｖ×Ｔ）に比例した効果である。Ｖは、印加された陰
極ゲート電圧であり、Ｔは上述した電圧の印加の持続期
間である。本発明の結果として、大きな数の灰色のレベ
ルの選択を達成する一方で、ディジタル回路の消費電力
の利点とアナログアドレッシング方法の利点との組み合
わせがある。
ィスプレイの電気光学反応によって与えられる時間と電
圧の両方の変調の可能性を有するアドレッシング方法が
利用される。放出しきい値を越えて、得られた輝度は、
（Ｖ×Ｔ）に比例した効果である。Ｖは、印加された陰
極ゲート電圧であり、Ｔは上述した電圧の印加の持続期
間である。本発明の結果として、大きな数の灰色のレベ
ルの選択を達成する一方で、ディジタル回路の消費電力
の利点とアナログアドレッシング方法の利点との組み合
わせがある。
【００１４】また、本発明は、ｋビットで表示されるべ
き情報をエンコードするワードＫを供給するディジタル
データソース源と、データソースからの同期信号を入力
し、表示コラムの制御回路を駆動可能な異なる信号を制
御するディスプレイコントローラと、（Ｎ＋１）個の離
散的な電圧の発生器と、ｋ入力および（ｋ×Ｍ）出力を
有し、各出力がストレージフリップフロップと連動した
シフトレジスタを組み込んだ表示コラムのための制御回
路と、一端が（ｋ×Ｍ）のフリップフロップおよび発生
器と接続され、他端がＭコラムに接続され、前記コラム
と関連したｋ個のフリップフロップに記憶されたワード
Ｋの関数として、（Ｎ＋１）の中から選択された電圧を
各コラムにスイッチすることを可能にするアナログ乗算
手段とを具備する灰色のレベルを表示することを可能に
するマイクロチップ蛍光ディスプレイのコラムを制御す
る装置に関する。
き情報をエンコードするワードＫを供給するディジタル
データソース源と、データソースからの同期信号を入力
し、表示コラムの制御回路を駆動可能な異なる信号を制
御するディスプレイコントローラと、（Ｎ＋１）個の離
散的な電圧の発生器と、ｋ入力および（ｋ×Ｍ）出力を
有し、各出力がストレージフリップフロップと連動した
シフトレジスタを組み込んだ表示コラムのための制御回
路と、一端が（ｋ×Ｍ）のフリップフロップおよび発生
器と接続され、他端がＭコラムに接続され、前記コラム
と関連したｋ個のフリップフロップに記憶されたワード
Ｋの関数として、（Ｎ＋１）の中から選択された電圧を
各コラムにスイッチすることを可能にするアナログ乗算
手段とを具備する灰色のレベルを表示することを可能に
するマイクロチップ蛍光ディスプレイのコラムを制御す
る装置に関する。
【００１５】１つのコラムの制御回路のｋ個のフリップ
フロップに記憶されている各ワードＫは、ワードＨが
（２h＝Ｎ＋１）によりｈの最高次ビットＫによって構
成され、ワードＢが最低次のビットを残す（ｋ−ｈ）に
よて構成されるように、２つのワードＨおよびＢに分け
られ、１つのコラムの制御回路の乗算手段は、ｈの最高
次ビットをメモリに有する前記コラムのｈ個のフリップ
フロップに接続され、Ｈのエンコーディングを運ぶＮ個
の信号Ｈ0〜ＨN-1を生成し、表示されるべき灰色のレベ
ルに対して適したコラム電圧（Ｖi，Ｖi+1）のペアを選
択することを可能にする２nの中から１つのｎビットの
バイナリデコーディング回路と、（ｋ−ｈ）ビットにコ
ードされたロウ時間以内にアドレッシングシーケンスを
供給することが可能なシーケンサを有し、（ｋ−ｈ）の
最低次のビットに接続されたコンパレータと、デコーデ
ィング回路およびコンパレータの出力に接続された組み
合わせ論理回路と、アナログ入力が発生器に接続され、
有効入力が組み合わせ論理回路に接続され、そのすべて
の出力が対応するコラムに接続された（Ｎ＋１）個のア
ナログスイッチとを具備している。
フロップに記憶されている各ワードＫは、ワードＨが
（２h＝Ｎ＋１）によりｈの最高次ビットＫによって構
成され、ワードＢが最低次のビットを残す（ｋ−ｈ）に
よて構成されるように、２つのワードＨおよびＢに分け
られ、１つのコラムの制御回路の乗算手段は、ｈの最高
次ビットをメモリに有する前記コラムのｈ個のフリップ
フロップに接続され、Ｈのエンコーディングを運ぶＮ個
の信号Ｈ0〜ＨN-1を生成し、表示されるべき灰色のレベ
ルに対して適したコラム電圧（Ｖi，Ｖi+1）のペアを選
択することを可能にする２nの中から１つのｎビットの
バイナリデコーディング回路と、（ｋ−ｈ）ビットにコ
ードされたロウ時間以内にアドレッシングシーケンスを
供給することが可能なシーケンサを有し、（ｋ−ｈ）の
最低次のビットに接続されたコンパレータと、デコーデ
ィング回路およびコンパレータの出力に接続された組み
合わせ論理回路と、アナログ入力が発生器に接続され、
有効入力が組み合わせ論理回路に接続され、そのすべて
の出力が対応するコラムに接続された（Ｎ＋１）個のア
ナログスイッチとを具備している。
【００１６】シーケンサは、ロウ時間以内にアドレッシ
ングシーケンスの指数Ｐを供給する。前記指数Ｐは（ｋ
−ｈ）ビットでコードされている。シーケンサは、好ま
しくはカウンタであり、そのクロックは１つのロウ時間
当たり２(k-h)パルスを有し、前記カウンタは各ロウ時
間の間に開始させられる。
ングシーケンスの指数Ｐを供給する。前記指数Ｐは（ｋ
−ｈ）ビットでコードされている。シーケンサは、好ま
しくはカウンタであり、そのクロックは１つのロウ時間
当たり２(k-h)パルスを有し、前記カウンタは各ロウ時
間の間に開始させられる。
【００１７】コンパレータは、信号ＰとＢとの間の比較
を実行し、次式に示すコーディングビットＥを供給す
る。
を実行し、次式に示すコーディングビットＥを供給す
る。
【数３】
【００１８】コーディングビットＥおよび信号Ｈ0〜Ｈ
N-1の間に設けられている組み合わせ論理回路は、電圧
ＶiからＶi+1への変化を将来位置付けるために、次式に
示すように、（Ｎ＋１）個のアナログスイッチを駆動す
る信号Ｆ0〜ＦNを得ることを可能にする。
N-1の間に設けられている組み合わせ論理回路は、電圧
ＶiからＶi+1への変化を将来位置付けるために、次式に
示すように、（Ｎ＋１）個のアナログスイッチを駆動す
る信号Ｆ0〜ＦNを得ることを可能にする。
【数４】
【００１９】（Ｎ＋１）個の離散的な電圧の発生器は、
抵抗分割ブリッジ（Ｒ1，Ｒ2，……ＲN）によって設定
された入力電圧とともに、フォロア増幅器として接続さ
れている演算増幅器によって構成されている。電圧の線
形分布の場合、分割ブリッジの抵抗は、すべて同一の値
を有する。
抵抗分割ブリッジ（Ｒ1，Ｒ2，……ＲN）によって設定
された入力電圧とともに、フォロア増幅器として接続さ
れている演算増幅器によって構成されている。電圧の線
形分布の場合、分割ブリッジの抵抗は、すべて同一の値
を有する。
【００２０】また、（Ｎ＋１）個の離散的な電圧の発生
器は、（Ｎ＋１）個の電圧の値を計算するコントローラ
によって制御される、１つ、あるいはそれ以上のディジ
タル・アナログ変換器を基礎として構成され得る。さら
に、白黒、あるいはカラーパレット回路は、ユーザの要
求に従って離散的電圧発生器を制御することが可能にす
る。
器は、（Ｎ＋１）個の電圧の値を計算するコントローラ
によって制御される、１つ、あるいはそれ以上のディジ
タル・アナログ変換器を基礎として構成され得る。さら
に、白黒、あるいはカラーパレット回路は、ユーザの要
求に従って離散的電圧発生器を制御することが可能にす
る。
【００２１】
【実施例の詳述】本発明は、離散的な数の灰色の色調を
有するイメージのＬ本のロウおよびＭ本のコラムに従っ
て配列された画素からなるマイクロチップ蛍光ディスプ
レイの制御方法に関する。この方法において、コラム
（陰極）は、それらを活性化するために用いられる信号
によって制御される。これらのコラム信号は、Ｎ≧２お
よび０≦ｉ≦Ｎの時、（Ｎ＋１）の中から電圧Ｖiの選
択を可能にする。これらの（Ｎ＋１）個の電圧Ｖiは、
それらの値が正確に増加するシーケンスを構成するよう
に、選択される。ロウ時間は、Ｓ等分のタイムインター
バルΔｔに細分化される。Ｓは２以上の整数である。こ
のことは、式（Ｑ＝Ｓ×Ｎ）の直方体や正方形を用いて
時間・電圧空間を正方形にすることや市松模様にするこ
とを導く。これらのそれぞれは、その重み（Ｖ×Ｔ）に
比例した輝度供給を表す。
有するイメージのＬ本のロウおよびＭ本のコラムに従っ
て配列された画素からなるマイクロチップ蛍光ディスプ
レイの制御方法に関する。この方法において、コラム
（陰極）は、それらを活性化するために用いられる信号
によって制御される。これらのコラム信号は、Ｎ≧２お
よび０≦ｉ≦Ｎの時、（Ｎ＋１）の中から電圧Ｖiの選
択を可能にする。これらの（Ｎ＋１）個の電圧Ｖiは、
それらの値が正確に増加するシーケンスを構成するよう
に、選択される。ロウ時間は、Ｓ等分のタイムインター
バルΔｔに細分化される。Ｓは２以上の整数である。こ
のことは、式（Ｑ＝Ｓ×Ｎ）の直方体や正方形を用いて
時間・電圧空間を正方形にすることや市松模様にするこ
とを導く。これらのそれぞれは、その重み（Ｖ×Ｔ）に
比例した輝度供給を表す。
【００２２】ロウ選択時間ＴLの間、表示されるべき灰
色のレベルの関数として、コラム信号は、ある数のタイ
ムインターバルΔｔの間、第１の電圧値Ｖaを仮定しな
ければならない。そして、もし必要ならば、残存タイム
インターバルの間、せいぜい１，２個の電圧値Ｖb、こ
れはＮ個の電圧のシーケンスで第１の電圧値に続いてい
るが、これを仮定しなければならない。この第２の値
は、次式に示すようでなければならない。 Ｖb＝Ｖa±ΔＶ もし次数１の灰色の色調は、時間Δｔの間、電圧Ｖ1の
印加によって得られる。次数２の灰色の色調は、時間
（Δｔ＋Δｔ）の間、電圧Ｖ1の印加によって得られ
る。そし、次数Ｓの灰色の色調を得るために、時間Δｔ
のＳ倍の間、それを印加する必要がある。次数（Ｓ＋
１）の灰色の色調は、時間Δｔの間電圧Ｖ2を印加し、
（Ｓ−１）の他のタイムインターバルの間電圧Ｖ1を印
加することによって得られるであろう。
色のレベルの関数として、コラム信号は、ある数のタイ
ムインターバルΔｔの間、第１の電圧値Ｖaを仮定しな
ければならない。そして、もし必要ならば、残存タイム
インターバルの間、せいぜい１，２個の電圧値Ｖb、こ
れはＮ個の電圧のシーケンスで第１の電圧値に続いてい
るが、これを仮定しなければならない。この第２の値
は、次式に示すようでなければならない。 Ｖb＝Ｖa±ΔＶ もし次数１の灰色の色調は、時間Δｔの間、電圧Ｖ1の
印加によって得られる。次数２の灰色の色調は、時間
（Δｔ＋Δｔ）の間、電圧Ｖ1の印加によって得られ
る。そし、次数Ｓの灰色の色調を得るために、時間Δｔ
のＳ倍の間、それを印加する必要がある。次数（Ｓ＋
１）の灰色の色調は、時間Δｔの間電圧Ｖ2を印加し、
（Ｓ−１）の他のタイムインターバルの間電圧Ｖ1を印
加することによって得られるであろう。
【００２３】図１は、（Ｎ×Ｓ＝８×８＝６４）の灰色
のレベルを発生させることが可能なＮ＝８およびＳ＝８
の場合のマトリックスディスプレイのコラムを活性化す
るための信号の例を示している。信号は、灰色の４２番
のディスプレイ、すなわち、描画において正方形１から
４２までの活性化に対応している。マルチレベルにおい
て従来の制御作用に比べれば、２つの隣接するレベル
（線形電圧シーケンスの特別な場合、ΔＶ＝ＶN／Ｎ）
の間の単一の追加の変化を有する間、ペア｛Ｎ＝１６，
Ｓ＝１６｝、あるいはペア｛Ｎ＝８，Ｓ＝３２｝ととも
に、大きな灰色のレベル、たとえば、２５６を得ること
が可能である。したがって、変化の容量性消費が電圧シ
フトΔＶの２乗に比例するので、消費「コスト」は、最
小である。
のレベルを発生させることが可能なＮ＝８およびＳ＝８
の場合のマトリックスディスプレイのコラムを活性化す
るための信号の例を示している。信号は、灰色の４２番
のディスプレイ、すなわち、描画において正方形１から
４２までの活性化に対応している。マルチレベルにおい
て従来の制御作用に比べれば、２つの隣接するレベル
（線形電圧シーケンスの特別な場合、ΔＶ＝ＶN／Ｎ）
の間の単一の追加の変化を有する間、ペア｛Ｎ＝１６，
Ｓ＝１６｝、あるいはペア｛Ｎ＝８，Ｓ＝３２｝ととも
に、大きな灰色のレベル、たとえば、２５６を得ること
が可能である。したがって、変化の容量性消費が電圧シ
フトΔＶの２乗に比例するので、消費「コスト」は、最
小である。
【００２４】（Ｎ＋１）個の電圧Ｖiは、たとえば、０
からＮまでのｉに対して、｛Ｖi＝ｉ×（ＶN／Ｎ）｝と
なるようにすることができる。それは、連続した灰色の
レベルの間の化シフトに同一の重要性（ΔＶ×Δｔ）を
与える。しかしながら、電圧を段階付けることによって
非線形分布を選択することが可能である。このことは、
ユーザの要望に従ったディスプレイの電気光学反応を調
整することが可能にする。これにより、マイクロチップ
蛍光ディスプレイの輝度／電圧反応（ロウ／コラム、あ
るいは格子／陰極ＶGC）は、図２に従っている。したが
って、等しいタイムインターバルおよび妥当に選択され
た電圧を用いることにより、上述した反応および所望の
曲線の間の連続した範囲において一致を成し遂げること
が可能である。
からＮまでのｉに対して、｛Ｖi＝ｉ×（ＶN／Ｎ）｝と
なるようにすることができる。それは、連続した灰色の
レベルの間の化シフトに同一の重要性（ΔＶ×Δｔ）を
与える。しかしながら、電圧を段階付けることによって
非線形分布を選択することが可能である。このことは、
ユーザの要望に従ったディスプレイの電気光学反応を調
整することが可能にする。これにより、マイクロチップ
蛍光ディスプレイの輝度／電圧反応（ロウ／コラム、あ
るいは格子／陰極ＶGC）は、図２に従っている。したが
って、等しいタイムインターバルおよび妥当に選択され
た電圧を用いることにより、上述した反応および所望の
曲線の間の連続した範囲において一致を成し遂げること
が可能である。
【００２５】輝度値の与えられたシーケンスを得るため
に、輝度／電圧反応曲線の点から単一のシーケンスを捜
すことが可能である。これにより、テレビ応用に対する
ガンマ補正を実行したり、データ処理タイプの応用に対
するパレット回路の機能を満足することが可能である。
に、輝度／電圧反応曲線の点から単一のシーケンスを捜
すことが可能である。これにより、テレビ応用に対する
ガンマ補正を実行したり、データ処理タイプの応用に対
するパレット回路の機能を満足することが可能である。
【００２６】上述したＥＰ−Ａ−４７８ ３８６の場合
とは異なり、本発明による方法は、マイクロチップ、あ
るいはディスプレイの特別な場合に応用できる。上述し
たディスプレイの電気光学反応は、アクティブマトリッ
クス液晶ディスプレイ（ＴＦＴ）のそれとは異なる。こ
れにより、ＴＦＴタイプのディスプレイに対して、ロウ
時間の蓄電が電圧の代わりをする間、それは、１つのフ
レームの間（イメージの完全な走査）、画素上に維持さ
れる。上述した電圧は分子のスイッチングを駆動し、し
たがって、光の変調が完全なフレームの間転送される。
マイクロチップディスプレイに対して、電気光学反応
は、ロウ選択時間の間直ちに生じ、このロウ時間の間考
慮された画素のみが放出する。
とは異なり、本発明による方法は、マイクロチップ、あ
るいはディスプレイの特別な場合に応用できる。上述し
たディスプレイの電気光学反応は、アクティブマトリッ
クス液晶ディスプレイ（ＴＦＴ）のそれとは異なる。こ
れにより、ＴＦＴタイプのディスプレイに対して、ロウ
時間の蓄電が電圧の代わりをする間、それは、１つのフ
レームの間（イメージの完全な走査）、画素上に維持さ
れる。上述した電圧は分子のスイッチングを駆動し、し
たがって、光の変調が完全なフレームの間転送される。
マイクロチップディスプレイに対して、電気光学反応
は、ロウ選択時間の間直ちに生じ、このロウ時間の間考
慮された画素のみが放出する。
【００２７】選択されたロウに印加された電圧は、コラ
ム／ロウ電圧を放出しきい値の限界に運ぶ（ところが、
選択されなかったロウのコラム／ロウ電圧は、まだ上述
したしきい値以下である）。さらに、このコラム選択時
間の間にコラムに印加された電圧は、直ちに多かれ少な
かれ明白な放出（輝度／電圧曲線の関数として）を生じ
させる。したがって、放出は、ロウ選択時間の間のみ生
じる。
ム／ロウ電圧を放出しきい値の限界に運ぶ（ところが、
選択されなかったロウのコラム／ロウ電圧は、まだ上述
したしきい値以下である）。さらに、このコラム選択時
間の間にコラムに印加された電圧は、直ちに多かれ少な
かれ明白な放出（輝度／電圧曲線の関数として）を生じ
させる。したがって、放出は、ロウ選択時間の間のみ生
じる。
【００２８】本発明による方法は、単位面積当たりの灰
色のレベルの構成を提供するための上述した機能に基づ
いている。図的に言えば、ロウ選択時間内において、画
素の制御可能性は、次元Ｖの側（コラム電圧＝陰極電
圧）と、次元ＴLの側を有する矩形の領域によって表現
される。提案は、ＴLの側に対してＳ等分のタイムイン
ターバルおよびＶの側に対してＮ個の等しい、あるいは
等しくない電圧インターバルで上述した領域の面積を求
めることを実行することである。ＥＰ−Ａ−４７８ ３
８６と同様に、実際には、用いられ得る外部電圧Ｖiの
離散的な数が制限されるので、（Ｓ×Ｎ）の正方形、あ
るいは立方体の面積を求めることがある。したがって、
０，１，２、あるいは（Ｑ−１）個の正方形の同時選択
によって｛Ｑ＝（Ｓ×Ｎ）＋１｝個の灰色のレベル（０
から（Ｑ−１）まで）を求めることが可能である。
色のレベルの構成を提供するための上述した機能に基づ
いている。図的に言えば、ロウ選択時間内において、画
素の制御可能性は、次元Ｖの側（コラム電圧＝陰極電
圧）と、次元ＴLの側を有する矩形の領域によって表現
される。提案は、ＴLの側に対してＳ等分のタイムイン
ターバルおよびＶの側に対してＮ個の等しい、あるいは
等しくない電圧インターバルで上述した領域の面積を求
めることを実行することである。ＥＰ−Ａ−４７８ ３
８６と同様に、実際には、用いられ得る外部電圧Ｖiの
離散的な数が制限されるので、（Ｓ×Ｎ）の正方形、あ
るいは立方体の面積を求めることがある。したがって、
０，１，２、あるいは（Ｑ−１）個の正方形の同時選択
によって｛Ｑ＝（Ｓ×Ｎ）＋１｝個の灰色のレベル（０
から（Ｑ−１）まで）を求めることが可能である。
【００２９】複数の上述した正方形の選択は、明確に定
義されたシーケンスで行わなければならない。というの
は、一方では、電圧が必ずしも等しくないので、各正方
形のそれぞれの重要性がその電圧レベルに依存する（こ
れらの正方形のランダムな選択は反応曲線における不連
続を導く）であり、他方では、本発明によるアドレッシ
ングシステムの第１の目的が印加されたコラム電圧にお
ける変化を最小にする（容量性の消費電力の点）ことで
あるからである。したがって、Ｖ軸に沿ってより高い順
位の正方形へ移行する前に、ＴL軸に沿って正方形を加
算することがふさわしい。実際には、このことは、（Ｓ
−ｊ）個のタイムインターバルの間の第１の電圧Ｖiの
選択と、当該ロウのｊ個のタイムインターバルの間の第
２の電圧Ｖi +1（あるいはＶi-1）の選択とによって、与
えられた灰色のレベルの表示を導く。
義されたシーケンスで行わなければならない。というの
は、一方では、電圧が必ずしも等しくないので、各正方
形のそれぞれの重要性がその電圧レベルに依存する（こ
れらの正方形のランダムな選択は反応曲線における不連
続を導く）であり、他方では、本発明によるアドレッシ
ングシステムの第１の目的が印加されたコラム電圧にお
ける変化を最小にする（容量性の消費電力の点）ことで
あるからである。したがって、Ｖ軸に沿ってより高い順
位の正方形へ移行する前に、ＴL軸に沿って正方形を加
算することがふさわしい。実際には、このことは、（Ｓ
−ｊ）個のタイムインターバルの間の第１の電圧Ｖiの
選択と、当該ロウのｊ個のタイムインターバルの間の第
２の電圧Ｖi +1（あるいはＶi-1）の選択とによって、与
えられた灰色のレベルの表示を導く。
【００３０】これにより、本発明の方法は、上述した時
間を、２つの選択された電圧の間のスイッチングがいず
れかのランダムなインターバルの開始で行われるよう
に、Ｓ個のあらかじめ定義された等しいタイムインター
バルに細分化することによって、コラム電圧／ロウ選択
時間空間をディジタル化する。ＥＰ−Ａ−４７８ ３８
６において、コラムの制御について、発生器からの２つ
の隣合った電圧の間のスイッチングがある。しかしなが
ら、上述したスイッチングは、画素の容量に２つの選択
された電圧に対して中間の電圧を蓄積することを目的と
しているので、上述した中間の電圧は、蓄積開始時間に
影響を及ぼすことによってその制御トランジスタの両端
の上述したコンデンサの蓄積時間を用いることによって
得られる。さらに、本発明においてとは異なって、２つ
の選択された電圧の間のスイッチングは、ロウ選択時間
の最後で行われる。
間を、２つの選択された電圧の間のスイッチングがいず
れかのランダムなインターバルの開始で行われるよう
に、Ｓ個のあらかじめ定義された等しいタイムインター
バルに細分化することによって、コラム電圧／ロウ選択
時間空間をディジタル化する。ＥＰ−Ａ−４７８ ３８
６において、コラムの制御について、発生器からの２つ
の隣合った電圧の間のスイッチングがある。しかしなが
ら、上述したスイッチングは、画素の容量に２つの選択
された電圧に対して中間の電圧を蓄積することを目的と
しているので、上述した中間の電圧は、蓄積開始時間に
影響を及ぼすことによってその制御トランジスタの両端
の上述したコンデンサの蓄積時間を用いることによって
得られる。さらに、本発明においてとは異なって、２つ
の選択された電圧の間のスイッチングは、ロウ選択時間
の最後で行われる。
【００３１】図３および図４は、Ｎ個の電圧の間のシフ
ト、あるいは変形を調整する可能性のよりよい理解を提
供する。図３は、等しい電圧シフトＶの場合に得られる
輝度Ｌの分布を示している。図４は、上述した電圧Ｖを
調整することによって得られる輝度Ｖの線形分布を示し
ている。
ト、あるいは変形を調整する可能性のよりよい理解を提
供する。図３は、等しい電圧シフトＶの場合に得られる
輝度Ｌの分布を示している。図４は、上述した電圧Ｖを
調整することによって得られる輝度Ｖの線形分布を示し
ている。
【００３２】また、本発明は、ディスプレイコラムに関
する電子制御装置に関する。図５に示すように、上述し
た装置は、ｋビットで表示されるべき情報をエンコード
するワードＫを供給するディジタルデータソース１０
（アナログソースの場合、データのアナログ・ディジタ
ル変換が必要である）と、データソースからの同期信号
を入力し、ディスプレイ１５のコラムの制御回路１３を
駆動するための異なる信号を制御するディスプレイコン
トローラ１１と、（Ｎ＋１）個の離散的な電圧の発生器
１４と、ディスプレイ１５のコラムの制御回路１３とを
具備し、コントローラ１１は、また、ロウ制御回路１２
を駆動するために用いられる。
する電子制御装置に関する。図５に示すように、上述し
た装置は、ｋビットで表示されるべき情報をエンコード
するワードＫを供給するディジタルデータソース１０
（アナログソースの場合、データのアナログ・ディジタ
ル変換が必要である）と、データソースからの同期信号
を入力し、ディスプレイ１５のコラムの制御回路１３を
駆動するための異なる信号を制御するディスプレイコン
トローラ１１と、（Ｎ＋１）個の離散的な電圧の発生器
１４と、ディスプレイ１５のコラムの制御回路１３とを
具備し、コントローラ１１は、また、ロウ制御回路１２
を駆動するために用いられる。
【００３３】ディスプレイコラム制御回路１３は、周知
のように、ｋ入力および（ｋ×Ｍ）出力を有するシフト
レジスタ１６によって構成されており、各出力は、スト
レージフリップフロップ１７と連動している。言い替え
れば、各コラム制御回路は、シフトレジスタの一部とｋ
個のフリップフロップとを有している。このような方法
でコラム制御回路のｋ個のフリップフロップに蓄積され
た各ワードＫは、（Ｎ＋１）個の中から選択された電圧
の制御を有効にすることができなければならない。した
がって、制御回路は、乗算手段を有している。装置の独
自の部分は、２つの手段に関している。図６は、本発明
による乗算手段の構成を示している。これらの手段は、
Ｎビット（２nの中の１個）のバイナリデコーディング
回路２２と、コンパレータ２４と、組み合わせ論理回路
２５と、（Ｎ＋１）個のアナログスイッチ２１とからな
り、それらの出力のすべては、当該チャンネルのコラム
出力Ｓcに接続され、アナログ入力は、発生器１４に接
続されている。これらのスイッチの有効な入力は、後述
する方法で決定される。
のように、ｋ入力および（ｋ×Ｍ）出力を有するシフト
レジスタ１６によって構成されており、各出力は、スト
レージフリップフロップ１７と連動している。言い替え
れば、各コラム制御回路は、シフトレジスタの一部とｋ
個のフリップフロップとを有している。このような方法
でコラム制御回路のｋ個のフリップフロップに蓄積され
た各ワードＫは、（Ｎ＋１）個の中から選択された電圧
の制御を有効にすることができなければならない。した
がって、制御回路は、乗算手段を有している。装置の独
自の部分は、２つの手段に関している。図６は、本発明
による乗算手段の構成を示している。これらの手段は、
Ｎビット（２nの中の１個）のバイナリデコーディング
回路２２と、コンパレータ２４と、組み合わせ論理回路
２５と、（Ｎ＋１）個のアナログスイッチ２１とからな
り、それらの出力のすべては、当該チャンネルのコラム
出力Ｓcに接続され、アナログ入力は、発生器１４に接
続されている。これらのスイッチの有効な入力は、後述
する方法で決定される。
【００３４】ソース１０によって供給されたワードＫ
は、（Ｎ＋１）個の電圧を有している時に、ワードＨが
（２h＝Ｎ＋１）によりｈの高次ビットＫによって構成
され、ワードＢが低次のビットを残す（ｋ−ｈ）によて
構成されるように、２つのワードＨおよびＢに分けられ
る。
は、（Ｎ＋１）個の電圧を有している時に、ワードＨが
（２h＝Ｎ＋１）によりｈの高次ビットＫによって構成
され、ワードＢが低次のビットを残す（ｋ−ｈ）によて
構成されるように、２つのワードＨおよびＢに分けられ
る。
【００３５】たとえば、Ｎ＝８に対して、バイナリワー
ドＫ（１１００１１１０）を考えると、ｈ＝３が得ら
れ、ワードＨは３つの最初のビット、すなわち、（１１
０）によって構成され、ワードＢは５つの最後のビッ
ト、すなわち、（０１１１０）によって構成される。ワ
ードＨは、表示されるべき灰色のレベルに対して適した
電圧（Ｖi，Ｖi+1）のペアを決定するために用いられ、
Ｈのエンコーディングを運ぶＮ個の信号Ｈ0〜ＨN-1を生
成するために、２nの中から１つのＮビットをバイナリ
デコーディング回路２２に供給する。
ドＫ（１１００１１１０）を考えると、ｈ＝３が得ら
れ、ワードＨは３つの最初のビット、すなわち、（１１
０）によって構成され、ワードＢは５つの最後のビッ
ト、すなわち、（０１１１０）によって構成される。ワ
ードＨは、表示されるべき灰色のレベルに対して適した
電圧（Ｖi，Ｖi+1）のペアを決定するために用いられ、
Ｈのエンコーディングを運ぶＮ個の信号Ｈ0〜ＨN-1を生
成するために、２nの中から１つのＮビットをバイナリ
デコーディング回路２２に供給する。
【００３６】これにより、たとえば、表１に示す３ビッ
ト（８の中から１つ）（２3＝８）バイナリデコーダの
真理値表が得られる。
ト（８の中から１つ）（２3＝８）バイナリデコーダの
真理値表が得られる。
【表１】
【００３７】この例は、正の論理機能デコーダ（状態１
でアクティブ出力）に対して与えられている。また、負
の論理機能デコーダとともに動作することが可能であ
る。与えられた時間に閉成された１つのスイッチを有す
るようにするために、一旦、単一の正当な出力のみがあ
ることが重要である。この目的のために、シーケンサが
設けられており、ロウ時間以内にアドレッシングシーケ
ンスの指数Ｐを供給する。Ｐは（ｋ−ｈ）ビットでコー
ドされている。このシーケンサは、たとえば、カウンタ
２３であり、そのクロックＣＰＧは、１ロウ時間当たり
２(k-h)パルスを有する。カウンタ２３は、各ロウ時間
の間に始動させられる（信号のロード）。カウンタ２３
は、外部のカウンタ、あるいは回路毎のカウンタでもよ
い。Ｅはコーディングビットであり、コンパレータ２４
は、次式に示すような、ＢおよびＰの比較を実行するこ
とを可能にする。
でアクティブ出力）に対して与えられている。また、負
の論理機能デコーダとともに動作することが可能であ
る。与えられた時間に閉成された１つのスイッチを有す
るようにするために、一旦、単一の正当な出力のみがあ
ることが重要である。この目的のために、シーケンサが
設けられており、ロウ時間以内にアドレッシングシーケ
ンスの指数Ｐを供給する。Ｐは（ｋ−ｈ）ビットでコー
ドされている。このシーケンサは、たとえば、カウンタ
２３であり、そのクロックＣＰＧは、１ロウ時間当たり
２(k-h)パルスを有する。カウンタ２３は、各ロウ時間
の間に始動させられる（信号のロード）。カウンタ２３
は、外部のカウンタ、あるいは回路毎のカウンタでもよ
い。Ｅはコーディングビットであり、コンパレータ２４
は、次式に示すような、ＢおよびＰの比較を実行するこ
とを可能にする。
【数５】
【００３８】コンパレータ２４に供給されたコーディン
グビットＥは、ＶiからＶi+1への変化を将来位置付ける
ことを可能にする。信号Ｅおよび信号Ｈ0〜ＨN-1の間に
設けられている組み合わせ論理回路２５は、（Ｎ＋１）
個のアナログスイッチを駆動する信号Ｆ0〜ＦN（次式参
照）を得ることを可能にする。
グビットＥは、ＶiからＶi+1への変化を将来位置付ける
ことを可能にする。信号Ｅおよび信号Ｈ0〜ＨN-1の間に
設けられている組み合わせ論理回路２５は、（Ｎ＋１）
個のアナログスイッチを駆動する信号Ｆ0〜ＦN（次式参
照）を得ることを可能にする。
【数６】
【００３９】図７に示すように、（Ｎ＋１）個の離散的
電圧を発生する発生器１４は、たとえば、抵抗分割ブリ
ッジＲ1，Ｒ2，……ＲNによって設定された入力電圧と
ともに、フォロワとして接続された、（Ｎ＋１）個の演
算増幅器３０によって構成される。図７の場合、分割ブ
リッジの供給端子は、それ自体電圧源であり、両極端の
電圧Ｖ0およびＶNは、上述した端子から（フォロワとし
て接続された演算増幅器によってインピーダンスマッチ
ングなしで）直接得られる。電圧の線形分布の場合、抵
抗Ｒ1〜ＲNは、すべて同一の値を有するか、そうでなけ
れば、それらの比率が所定の値Ｖ0〜ＶNの関数として、
計算されるであろう。
電圧を発生する発生器１４は、たとえば、抵抗分割ブリ
ッジＲ1，Ｒ2，……ＲNによって設定された入力電圧と
ともに、フォロワとして接続された、（Ｎ＋１）個の演
算増幅器３０によって構成される。図７の場合、分割ブ
リッジの供給端子は、それ自体電圧源であり、両極端の
電圧Ｖ0およびＶNは、上述した端子から（フォロワとし
て接続された演算増幅器によってインピーダンスマッチ
ングなしで）直接得られる。電圧の線形分布の場合、抵
抗Ｒ1〜ＲNは、すべて同一の値を有するか、そうでなけ
れば、それらの比率が所定の値Ｖ0〜ＶNの関数として、
計算されるであろう。
【００４０】しかしながら、この（Ｎ＋１）個の離散的
電圧を発生する発生器は、また、図８に示すように、１
つ、あるいはそれ以上のディジタル・アナログ変換器３
１を基礎として構成することができる。ディジタル・ア
ナログ変換器３１は、（Ｎ＋１）個の電圧の値を計算す
るコントローラ３２によって制御され、増幅器３３によ
ってフォロアされる。
電圧を発生する発生器は、また、図８に示すように、１
つ、あるいはそれ以上のディジタル・アナログ変換器３
１を基礎として構成することができる。ディジタル・ア
ナログ変換器３１は、（Ｎ＋１）個の電圧の値を計算す
るコントローラ３２によって制御され、増幅器３３によ
ってフォロアされる。
【００４１】陰極線管の応用において、多くのより大き
な数の中から選択されたある数のカラー（あるいは白黒
ディスプレイに対して灰色のレベル）を表示することを
選択することが一般的にできる。上述した官能性は、一
般的に、特別ないわゆるパレット回路によって実現され
る。この作用は、本発明の適用範囲以内で可能であり、
パレット回路は、離散的電圧発生器およびユーザの要求
に従ったパレットを制御しなければならない。
な数の中から選択されたある数のカラー（あるいは白黒
ディスプレイに対して灰色のレベル）を表示することを
選択することが一般的にできる。上述した官能性は、一
般的に、特別ないわゆるパレット回路によって実現され
る。この作用は、本発明の適用範囲以内で可能であり、
パレット回路は、離散的電圧発生器およびユーザの要求
に従ったパレットを制御しなければならない。
【００４２】ＥＰ−Ａ−４７８ ３８６に比べれば、本
発明による装置の導入において、スイッチング時間は、
完全に定義され、いずれの外部パラメータにも依存しな
いので、等しいタイムインターバルを有する必要は、単
純化を導くことを注意すべきである。したがって、単一
のＣＰＧロウサブタイムカウンタを用いること、およ
び、カウンタの状態と、表示されるべきデータの低次元
を構成するすべてのビットの間を比べることによってを
動作することが可能である。ＥＰ−Ａ−４７８３８６に
おいて、ＶiからＶi+1への変化のトリッピングの位置が
制御すべき（時定数（ＲS×ＣS）は、たとえば、表示サ
イズによって変化する）表示性質に依存するので、サブ
タイム（信号ＴＭ）は、外部から供給される。
発明による装置の導入において、スイッチング時間は、
完全に定義され、いずれの外部パラメータにも依存しな
いので、等しいタイムインターバルを有する必要は、単
純化を導くことを注意すべきである。したがって、単一
のＣＰＧロウサブタイムカウンタを用いること、およ
び、カウンタの状態と、表示されるべきデータの低次元
を構成するすべてのビットの間を比べることによってを
動作することが可能である。ＥＰ−Ａ−４７８３８６に
おいて、ＶiからＶi+1への変化のトリッピングの位置が
制御すべき（時定数（ＲS×ＣS）は、たとえば、表示サ
イズによって変化する）表示性質に依存するので、サブ
タイム（信号ＴＭ）は、外部から供給される。
【図１】マトリックスディスプレイのコラムを活性化す
る信号の例を表す図である。
る信号の例を表す図である。
【図２】マイクロチップ蛍光ディスプレイの電圧に対す
る輝度の特性の一例を示す図である。
る輝度の特性の一例を示す図である。
【図３】電圧の関数としての輝度の分布の一例を示す図
である。
である。
【図４】電圧の関数としての輝度の分布の一例を示す図
である。
である。
【図５】本発明による制御装置の構成を表すブロック図
である。
である。
【図６】本発明による制御装置の構成を表す回路図であ
る。
る。
【図７】本発明による制御装置の回路の実施例を表す回
路図である。
路図である。
【図８】本発明による制御装置の回路の実施例を表すブ
ロック図である。
ロック図である。
１０ ディジタルデータソース １１ ディスプレイコントローラ １２ ロウ制御回路 １３ 制御回路 １４ 発生器 １５ ディスプレイ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダニ・サラサン フランス・38360・サセナジ・シュマン・ ドュ・ドラ・21 (72)発明者 ミッシェル・ガルサ フランス・13290・レ・ミレ・ルンクロ ウ・サン・ジョゼフ・６
Claims (10)
- 【請求項１】 離散的な数のＱ個の灰色の色調を有する
イメージのＬ本のロウおよびＭ本のコラムに従って配列
された画素からなるマイクロチップ蛍光ディスプレイの
制御方法であって、ロウ選択時間ＴLの間ディスプレイ
の１つのロウの選択毎に、前記ロウおよび前記コラムの
交点に対応するイメージポイントに表示されるべき灰色
のレベルに対応する電圧の表示コラムへの同時印加と、
コラムに印加可能な異なるコラム電圧値が、ロウ選択時
間がＳ等分のタイムインターバルΔｔに細分されるよう
に（Ｎ＋１）個の値の正確に増加するシーケンスにおい
て選択され、各電圧値は整数の時間Δｔ印加され、
｛（Ｎ×Ｓ）＋１｝は、Ｎ≧２およびＳ≧２の時、Ｑ個
の灰色のレベルを示し、ロウ選択ＴLの間、イメージポ
イントに表示されるべき灰色のレベルの関数として、対
応するコラム電圧が一定の数のタイムインターバルΔｔ
として第１の値Ｖaと、もし必要ならば、残存タイムイ
ンターバルの間、Ｎ個の電圧のシーケンスで第１の電圧
値に続く、せいぜい１つの第２の電圧値Ｖbとを仮定す
ることからなることを特徴とするマイクロチップ蛍光デ
ィスプレイの制御方法。 - 【請求項２】 ｋビットで表示されるべき情報をエンコ
ードするワードＫを供給するディジタルデータソース源
と、データソースからの同期信号を入力し、表示コラム
の制御回路を駆動可能な異なる信号を制御するディスプ
レイコントローラと、（Ｎ＋１）個の離散的な電圧の発
生器と、ｋ入力および（ｋ×Ｍ）出力を有し、各出力が
ストレージフリップフロップと連動したシフトレジスタ
を組み込んだ表示コラムのための制御回路と、一端が
（ｋ×Ｍ）のフリップフロップおよび発生器と接続さ
れ、他端がＭコラムに接続され、前記コラムと関連した
ｋ個のフリップフロップに記憶されたワードＫの関数と
して、（Ｎ＋１）の中から選択された電圧を各コラムに
スイッチすることを可能にするアナログ乗算手段とを具
備することを特徴とする請求項１記載の灰色のレベルを
表示することを可能にするマイクロチップ蛍光ディスプ
レイのコラムを制御する装置。 - 【請求項３】 １つのコラムの制御回路のｋ個のフリッ
プフロップに記憶されている各ワードＫは、ワードＨが
（２h＝Ｎ＋１）によりｈの最高次ビットＫによって構
成され、ワードＢが最低次のビットを残す（ｋ−ｈ）に
よて構成されるように、２つのワードＨおよびＢに分け
られ、１つのコラムの制御回路の乗算手段は、ｈの最高
次ビットをメモリに有する前記コラムのｈ個のフリップ
フロップに接続され、Ｈのエンコーディングを運ぶＮ個
の信号Ｈ0〜ＨN-1を生成し、表示されるべき灰色のレベ
ルに対して適したコラム電圧（Ｖi，Ｖi+1）のペアを選
択することを可能にする２nの中から１つのｎビットの
バイナリデコーディング回路と、（ｋ−ｈ）ビットにコ
ードされたロウ時間以内にアドレッシングシーケンスを
供給することが可能なシーケンサを有し、（ｋ−ｈ）の
最低次のビットに接続されたコンパレータと、デコーデ
ィング回路およびコンパレータの出力に接続された組み
合わせ論理回路と、アナログ入力が発生器に接続され、
有効入力が組み合わせ論理回路に接続され、そのすべて
の出力が対応するコラムに接続された（Ｎ＋１）個のア
ナログスイッチとを具備することを特徴とする請求項２
記載の装置。 - 【請求項４】 シーケンサは、カウンタであり、そのク
ロックは１つのロウ時間当たり２(k-h)パルスを有し、
前記カウンタは各ロウ時間の間に開始させられることを
特徴とする請求項３記載の装置。 - 【請求項５】 コンパレータは信号ＰとＢとの間の比較
を実行し、次式に示すコーディングビットＥを供給する
ことを特徴とする請求項３記載の装置。 【数１】 - 【請求項６】 コーディングビットＥおよび信号Ｈ0〜
ＨN-1の間に設けられている組み合わせ論理回路は、電
圧ＶiからＶi+1への変化を将来位置付けるために、次式
に示すように、（Ｎ＋１）個のアナログスイッチを駆動
する信号Ｆ0〜ＦNを得ることを可能にすることを特徴と
する請求項３記載の装置。 【数２】 - 【請求項７】 （Ｎ＋１）個の離散的な電圧の発生器
は、抵抗分割ブリッジによって設定された入力電圧とと
もに、フォロア増幅器として接続されている演算増幅器
によって構成されていることを特徴とする請求項２記載
の装置。 - 【請求項８】 電圧の線形分布の場合、分割ブリッジの
抵抗は、すべて同一の値を有することを特徴とする請求
項７記載の装置。 - 【請求項９】 （Ｎ＋１）個の離散的な電圧の発生器
は、（Ｎ＋１）個の電圧の値を計算するコントローラに
よって制御される、１つ、あるいはそれ以上のディジタ
ル・アナログ変換器を基礎として構成されていることを
特徴とする請求項２記載の装置。 - 【請求項１０】 ユーザの要求に従って離散的電圧発生
器を制御することが可能な、白黒、あるいはカラーパレ
ット回路を具備することを特徴とする請求項２記載の装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9309022A FR2708129B1 (fr) | 1993-07-22 | 1993-07-22 | Procédé et dispositif de commande d'un écran fluorescent à micropointes. |
| FR9309022 | 1993-07-22 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007025721A Division JP3977412B2 (ja) | 1993-07-22 | 2007-02-05 | ディスプレイのコラムを制御する装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07181917A true JPH07181917A (ja) | 1995-07-21 |
| JP3969748B2 JP3969748B2 (ja) | 2007-09-05 |
Family
ID=9449505
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16976594A Expired - Fee Related JP3969748B2 (ja) | 1993-07-22 | 1994-07-21 | マトリックスディスプレイの制御回路および方法 |
| JP2007025721A Expired - Fee Related JP3977412B2 (ja) | 1993-07-22 | 2007-02-05 | ディスプレイのコラムを制御する装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007025721A Expired - Fee Related JP3977412B2 (ja) | 1993-07-22 | 2007-02-05 | ディスプレイのコラムを制御する装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5555000A (ja) |
| EP (1) | EP0635819B1 (ja) |
| JP (2) | JP3969748B2 (ja) |
| CA (1) | CA2128357A1 (ja) |
| DE (1) | DE69414771T2 (ja) |
| FR (1) | FR2708129B1 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000163006A (ja) * | 1998-11-27 | 2000-06-16 | Pixtech Sa | 平面表示スクリ―ンのデジタルアドレス指定 |
| JP2001109421A (ja) * | 1999-10-04 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 表示パネルの階調駆動方法および駆動装置 |
| JP2003195800A (ja) * | 2001-12-27 | 2003-07-09 | Toshiba Corp | 電子ビーム発生装置 |
| WO2003091981A1 (en) * | 2002-04-24 | 2003-11-06 | Seiko Epson Corporation | Control circuit for electronic element, electronic circuit, electrooptical device, drive method for electrooptical device, and electronic apparatus, and control method for electronic element |
| JP2005157203A (ja) * | 2003-11-28 | 2005-06-16 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
| JP2005534991A (ja) * | 2002-08-06 | 2005-11-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 低輝度を均一に表示するためのエレクトロルミネセントディスプレイ装置 |
| US6995516B2 (en) | 2001-06-15 | 2006-02-07 | Canon Kabushiki Kaisha | Drive circuit, display device, and driving method |
| JP2006106147A (ja) * | 2004-09-30 | 2006-04-20 | Toshiba Corp | 表示装置及び表示方法 |
| US7079123B2 (en) | 2002-06-26 | 2006-07-18 | Canon Kabushiki Kaisha | Driving apparatus, driver circuit, and image display apparatus |
| JP2006189841A (ja) * | 2004-12-28 | 2006-07-20 | Commiss Energ Atom | マトリックスディスプレイ画面のための制御方法 |
| US7126597B2 (en) | 2001-07-31 | 2006-10-24 | Canon Kabushiki Kaisha | Scanning circuit and image display device |
| US7142178B2 (en) | 2002-06-13 | 2006-11-28 | Canon Kabushiki Kaisha | Driving device and image display apparatus |
| US7277105B2 (en) | 2003-01-09 | 2007-10-02 | Canon Kabushiki Kaisha | Drive control apparatus and method for matrix panel |
| JP2008176336A (ja) * | 2002-04-24 | 2008-07-31 | Seiko Epson Corp | 電子素子の制御回路、電気光学装置、電子機器、及び電子素子の制御方法 |
| US7474168B2 (en) | 2004-06-30 | 2009-01-06 | Canon Kabushiki Kaisha | Modulation-signal generator circuit, image display apparatus and television apparatus |
| US7522132B2 (en) | 2004-03-17 | 2009-04-21 | Canon Kabushiki Kaisha | Image display apparatus |
| US7679628B2 (en) | 2004-03-10 | 2010-03-16 | Canon Kabushiki Kaisha | Controller and image display device |
| US7986094B2 (en) | 1999-10-26 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device with active matrix EL display |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9404013D0 (en) * | 1994-03-02 | 1994-04-20 | Inmos Ltd | Current generating unit |
| US5477110A (en) * | 1994-06-30 | 1995-12-19 | Motorola | Method of controlling a field emission device |
| FR2737041A1 (fr) * | 1995-07-07 | 1997-01-24 | Nec Corp | Canon a electrons pourvu d'une cathode froide a emission de champ |
| US5867136A (en) * | 1995-10-02 | 1999-02-02 | Micron Display Technology, Inc. | Column charge coupling method and device |
| US6118417A (en) * | 1995-11-07 | 2000-09-12 | Micron Technology, Inc. | Field emission display with binary address line supplying emission current |
| FR2762704B1 (fr) * | 1997-04-25 | 1999-07-16 | Thomson Multimedia Sa | Procede d'adressage pour ecran a plasma base sur une repetition de bits sur une ou plusieurs lignes |
| US6069597A (en) * | 1997-08-29 | 2000-05-30 | Candescent Technologies Corporation | Circuit and method for controlling the brightness of an FED device |
| US6069598A (en) * | 1997-08-29 | 2000-05-30 | Candescent Technologies Corporation | Circuit and method for controlling the brightness of an FED device in response to a light sensor |
| US5898415A (en) * | 1997-09-26 | 1999-04-27 | Candescent Technologies Corporation | Circuit and method for controlling the color balance of a flat panel display without reducing gray scale resolution |
| US6169529B1 (en) | 1998-03-30 | 2001-01-02 | Candescent Technologies Corporation | Circuit and method for controlling the color balance of a field emission display |
| JP2000306532A (ja) * | 1999-04-22 | 2000-11-02 | Futaba Corp | 多重アノードマトリックス方式蛍光表示管、およびその駆動装置 |
| US6639605B2 (en) * | 1999-12-17 | 2003-10-28 | Koninklijke Philips Electronics N.V. | Method of and unit for displaying an image in sub-fields |
| US20030058196A1 (en) * | 2001-09-26 | 2003-03-27 | Hansen Ronald L. | Method for reducing power consumption in field emission display devices by efficiently controlling column driver output voltage |
| JP4040454B2 (ja) * | 2002-12-27 | 2008-01-30 | キヤノン株式会社 | 画像表示装置 |
| JP2005043865A (ja) * | 2003-07-08 | 2005-02-17 | Seiko Epson Corp | 表示装置の駆動方法及び駆動装置 |
| JP2005257791A (ja) * | 2004-03-09 | 2005-09-22 | Canon Inc | 画像表示装置及び画像表示装置の駆動方法 |
| FR2899991B1 (fr) * | 2006-04-14 | 2009-03-20 | Commissariat Energie Atomique | Procede de commande d'un dispositif de visualisation matriciel a source d'electrons |
| FR2907959B1 (fr) * | 2006-10-30 | 2009-02-13 | Commissariat Energie Atomique | Procede de commande d'un dispositif de visualisation matriciel a source d'electrons a consommation capacitive reduite |
| JP2009109641A (ja) * | 2007-10-29 | 2009-05-21 | Canon Inc | 駆動回路、及びアクティブマトリクス型表示装置 |
| JP6247446B2 (ja) * | 2013-02-26 | 2017-12-13 | 株式会社半導体エネルギー研究所 | 発光装置の駆動方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2633764B1 (fr) * | 1988-06-29 | 1991-02-15 | Commissariat Energie Atomique | Procede et dispositif de commande d'un ecran matriciel affichant des niveaux de gris |
| JP2951352B2 (ja) * | 1990-03-08 | 1999-09-20 | 株式会社日立製作所 | 多階調液晶表示装置 |
| JP2659473B2 (ja) * | 1990-09-28 | 1997-09-30 | 富士通株式会社 | 表示パネル駆動回路 |
| DE69115414T2 (de) * | 1990-09-28 | 1996-06-13 | Sharp Kk | Steuerschaltung für ein Anzeigegerät |
| US5103144A (en) * | 1990-10-01 | 1992-04-07 | Raytheon Company | Brightness control for flat panel display |
| JP2695981B2 (ja) * | 1990-10-05 | 1998-01-14 | 株式会社東芝 | 液晶表示器駆動電源回路 |
| JPH05100635A (ja) * | 1991-10-07 | 1993-04-23 | Nec Corp | アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法 |
| JP2500417B2 (ja) * | 1992-12-02 | 1996-05-29 | 日本電気株式会社 | 液晶駆動回路 |
-
1993
- 1993-07-22 FR FR9309022A patent/FR2708129B1/fr not_active Expired - Lifetime
-
1994
- 1994-07-19 CA CA002128357A patent/CA2128357A1/en not_active Abandoned
- 1994-07-20 DE DE69414771T patent/DE69414771T2/de not_active Expired - Lifetime
- 1994-07-20 EP EP94401670A patent/EP0635819B1/fr not_active Expired - Lifetime
- 1994-07-21 US US08/278,329 patent/US5555000A/en not_active Expired - Lifetime
- 1994-07-21 JP JP16976594A patent/JP3969748B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-05 JP JP2007025721A patent/JP3977412B2/ja not_active Expired - Fee Related
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000163006A (ja) * | 1998-11-27 | 2000-06-16 | Pixtech Sa | 平面表示スクリ―ンのデジタルアドレス指定 |
| JP2001109421A (ja) * | 1999-10-04 | 2001-04-20 | Matsushita Electric Ind Co Ltd | 表示パネルの階調駆動方法および駆動装置 |
| US9391132B2 (en) | 1999-10-26 | 2016-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8933624B2 (en) | 1999-10-26 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7986094B2 (en) | 1999-10-26 | 2011-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device with active matrix EL display |
| US6995516B2 (en) | 2001-06-15 | 2006-02-07 | Canon Kabushiki Kaisha | Drive circuit, display device, and driving method |
| US7573472B2 (en) | 2001-06-15 | 2009-08-11 | Canon Kabushiki Kaisha | Drive circuit, display device, and driving method |
| US7126597B2 (en) | 2001-07-31 | 2006-10-24 | Canon Kabushiki Kaisha | Scanning circuit and image display device |
| US7746338B2 (en) | 2001-07-31 | 2010-06-29 | Canon Kabushiki Kaisha | Scanning circuit and image display device |
| JP2003195800A (ja) * | 2001-12-27 | 2003-07-09 | Toshiba Corp | 電子ビーム発生装置 |
| US7245276B2 (en) | 2002-04-24 | 2007-07-17 | Seiko Epson Corporation | Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices |
| JP4626660B2 (ja) * | 2002-04-24 | 2011-02-09 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
| WO2003091981A1 (en) * | 2002-04-24 | 2003-11-06 | Seiko Epson Corporation | Control circuit for electronic element, electronic circuit, electrooptical device, drive method for electrooptical device, and electronic apparatus, and control method for electronic element |
| US7872618B2 (en) | 2002-04-24 | 2011-01-18 | Seiko Epson Corporation | Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices |
| CN100407267C (zh) * | 2002-04-24 | 2008-07-30 | 精工爱普生株式会社 | 电子元件的控制电路、电子电路、电光学装置、电光学装置的驱动方法和电子设备与电子元件的控制方法 |
| JP2008176336A (ja) * | 2002-04-24 | 2008-07-31 | Seiko Epson Corp | 電子素子の制御回路、電気光学装置、電子機器、及び電子素子の制御方法 |
| US7142178B2 (en) | 2002-06-13 | 2006-11-28 | Canon Kabushiki Kaisha | Driving device and image display apparatus |
| US7463254B2 (en) | 2002-06-26 | 2008-12-09 | Canon Kabushiki Kaisha | Driving apparatus, driver circuit, and image display apparatus |
| US7079123B2 (en) | 2002-06-26 | 2006-07-18 | Canon Kabushiki Kaisha | Driving apparatus, driver circuit, and image display apparatus |
| JP2005534991A (ja) * | 2002-08-06 | 2005-11-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 低輝度を均一に表示するためのエレクトロルミネセントディスプレイ装置 |
| US7277105B2 (en) | 2003-01-09 | 2007-10-02 | Canon Kabushiki Kaisha | Drive control apparatus and method for matrix panel |
| JP2005157203A (ja) * | 2003-11-28 | 2005-06-16 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
| US7679628B2 (en) | 2004-03-10 | 2010-03-16 | Canon Kabushiki Kaisha | Controller and image display device |
| US7522132B2 (en) | 2004-03-17 | 2009-04-21 | Canon Kabushiki Kaisha | Image display apparatus |
| US7474168B2 (en) | 2004-06-30 | 2009-01-06 | Canon Kabushiki Kaisha | Modulation-signal generator circuit, image display apparatus and television apparatus |
| JP2006106147A (ja) * | 2004-09-30 | 2006-04-20 | Toshiba Corp | 表示装置及び表示方法 |
| JP2006189841A (ja) * | 2004-12-28 | 2006-07-20 | Commiss Energ Atom | マトリックスディスプレイ画面のための制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3977412B2 (ja) | 2007-09-19 |
| DE69414771D1 (de) | 1999-01-07 |
| CA2128357A1 (en) | 1995-01-23 |
| JP2007140552A (ja) | 2007-06-07 |
| JP3969748B2 (ja) | 2007-09-05 |
| FR2708129B1 (fr) | 1995-09-01 |
| US5555000A (en) | 1996-09-10 |
| EP0635819A1 (fr) | 1995-01-25 |
| DE69414771T2 (de) | 1999-06-10 |
| FR2708129A1 (fr) | 1995-01-27 |
| EP0635819B1 (fr) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3977412B2 (ja) | ディスプレイのコラムを制御する装置 | |
| US5465102A (en) | Image display apparatus | |
| US7973752B2 (en) | Display apparatus | |
| US5363118A (en) | Driver integrated circuits for active matrix type liquid crystal displays and driving method thereof | |
| US6384817B1 (en) | Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device | |
| US8279149B2 (en) | Device for driving a liquid crystal display | |
| KR100516764B1 (ko) | 액정 구동 장치 및 계조 표시 방법 | |
| US20040196304A1 (en) | Mixed mode grayscale method for display system | |
| JPH0264692A (ja) | 灰色階調画像表示用マトリックススクリーンの制御方法および装置 | |
| KR100547071B1 (ko) | 표시 장치 및 표시용 구동 회로 | |
| JPH06314080A (ja) | 液晶表示装置 | |
| JP2004133402A (ja) | ガンマ補正の駆動システム | |
| KR101340790B1 (ko) | 개선된 어드레싱 방법을 가지는 액정 매트릭스디스플레이를 포함하는 비디오 시스템 | |
| JP2003519395A (ja) | 光学アレイにグレイ・レベルを表示するための変更重み付けビット・プレーン | |
| KR20020057800A (ko) | 컬러 전자-광학 디스플레이 디바이스에서 각 픽셀에전압을 인가하는 ｄａｃ-제어된 램프 생성기를 구비하는장치 | |
| US9583055B2 (en) | Sequential colour matrix liquid crystal display | |
| JP2006500613A (ja) | アクティブマトリクスディスプレイ | |
| JP4525343B2 (ja) | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 | |
| KR101388350B1 (ko) | 소스 드라이버 집적회로 및 이를 구비한 액정 표시 장치 | |
| JP3318666B2 (ja) | 液晶表示装置 | |
| JP2007304521A (ja) | 電気光学装置および電子機器 | |
| KR100701089B1 (ko) | 액정표시장치의 계조구현 방법 | |
| KR960016342B1 (ko) | 디스플레이 모듈 구동 회로 | |
| KR100945584B1 (ko) | 액정 표시 장치의 구동 장치 | |
| JP3353011B1 (ja) | 階調表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |