JP3930773B2 - 周波数補正回路 - Google Patents
周波数補正回路 Download PDFInfo
- Publication number
- JP3930773B2 JP3930773B2 JP2002211027A JP2002211027A JP3930773B2 JP 3930773 B2 JP3930773 B2 JP 3930773B2 JP 2002211027 A JP2002211027 A JP 2002211027A JP 2002211027 A JP2002211027 A JP 2002211027A JP 3930773 B2 JP3930773 B2 JP 3930773B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- stage
- count
- clock
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 title claims description 50
- 230000001133 acceleration Effects 0.000 claims description 46
- 230000010355 oscillation Effects 0.000 claims description 28
- 230000004044 response Effects 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000001737 promoting effect Effects 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 22
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 230000010365 information processing Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Electric Clocks (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、たとえば発振装置に生じる周波数のずれを調整し、周波数を補正する周波数補正回路に関するものである。
【０００２】
【従来の技術】
一般的にLSI（Large-Scale Integrated circuit）において、周波数発生部には水晶振動子、トリマコンデンサおよびコンデンサが用いられている。周波数発生部は、LSIの入力端子と出力端子との間に水晶振動子が配設され、LSIの入力端子側は、水晶振動子の一端側とトリマコンデンサの一端側とがそれぞれ接続される。また、LSIの出力端子側には、水晶振動子の他端側とコンデンサの一端側とがそれぞれ接続されている。トリマコンデンサおよびコンデンサの他端側は共通に接続され、接地接続されている。
【０００３】
この接続構成は、マイクロコントローラ（マイコン）等において時計として使用される。マイコンには、たとえば32.768 kHzの水晶振動子が用いられる。マイコンでは、この周波数を分周回路で分周して１Hzの波形を発生させ、時計の秒針等の表示に利用している。分周回路には、T型フリップフロップを15個使用し、各Q出力を次段のクロック信号として供給して分周し、１Hzを生成している。
【０００４】
【発明が解決しようとする課題】
ところで、使用する水晶振動子には、周波数±30 ppmの程度の製造にともなうばらつきがある。これを補正するため、トリマコンデンサは、コンデンサ容量値を変化させて、ばらつきを補正して周波数を調整している。しかしながら、トリマコンデンサは、通常のコンデンサよりも高価である。また、トリマコンデンサの使用では、製造工程にて周波数の調整が要求され、調整しても調整時と異なる温度では周波数がずれてしまう。
【０００５】
特開平5-152938号公報に記載のカウンタによれば、目標周波数に対する大きな誤差を補正するため、プログラム数でカウント数を変化できるカウンタとその出力をクロックパルスとするリングカウンタとこのカウント値とあらかじめ設定した値とを比較する一致回路を備えて、一致回路の出力によってプログラム数を変化させている。カウント数は、クロック周波数から目標周波数を除算し、さらにリングカウンタの最大カウント数で除算した整数値分である。このカウンタは、あらかじめ固定されたクロック周波数を用いて演算により求めているから、温度や経年変化等によりクロック周波数にずれが生じても対応することができない。
【０００６】
また、特開平9-311190号公報の誤差自動修正機能付き時計ユニットは、基本パルスの進行と遅延のそれぞれに対応して時刻の誤差を自動で補正している。この時計ユニットは、クリスタル発振器と、基本パルス発振手段と、補正値入力手段と、基本パルスの誤差に基づいて基本パルスを増減せしめて誤差を補正するパルス補正手段とを備えている。基本パルス発振手段は、1秒周期の基本パルスを発生させる。パルス補正手段は、補正値演算部、補正パルス発生器および変調器を配設して、1Hzの基本パルスを増減させている。この時計ユニットは、分周された出力に対して補正を施している。この時計ユニットを適用して時計回路（RTC: Real Time Clock)が示す時刻を正確にする点で有用である。
【０００７】
しかしながら、RTCは、本来のRTC用クロック信号そのものを正確にしているのではないから、RTCに誤差を生じてしまう。そこで、特開平11-183660号公報に記載の時計内蔵携帯式情報処理装置は、RTC用クロック信号を正確にしてRTCの時刻補正を低減させる技術が提案されている。携帯式情報処理装置は、RTC用発振部21、比較部25と、メモリ12とを備えて、クロック信号の周波数を容易に安定させ、適用する装置の情報処理機能の信頼性を高めている。
【０００８】
本発明はこのような従来技術の欠点を解消し、発振回路で発振周波数を調整せずに、簡単な構成で発振周波数のクロック信号に対して補正を正確に行うことができる周波数補正回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は上述の課題を解決するために、基準となるクロック信号として発振信号を生成する発振素子と、この発振素子の一端側と他端側にそれぞれ一端側が接続され、ともに他端側が接地された第１および第２の容量素子とを用いた発振回路に対して発振する周波数のずれを補正する周波数補正回路において、クロック信号を分周し、この分周された出力を次のクロックとして供給された分周手段を複数縦接続させてクロック信号を所望の周波数に分周するクロック分周手段と、このクロック分周手段に対して制御を施す補正制御手段とを含み、さらに、クロック分周手段は、クロック信号により行われるカウントのタイミングを調整してクロック信号が有する誤差をキャンセルするカウント調整手段を含み、補正制御手段は、第１および第２の基準時刻の設定および前記クロック分周手段の初期化を制御する時間設定手段と、この時間設定手段から供給される第１の基準時刻にクロック分周手段からの時間を加えた生成時刻を演算生成する時刻生成手段と、生成時刻と第２の基準時刻とを比較する時刻比較手段と、この時刻比較手段による比較結果に応じてカウント調整手段を制御するカウント制御手段とを含むことを特徴とする。
【００１０】
本発明の周波数補正回路は、補正制御手段内の時刻生成手段にて時間設定手段から供給される第１の基準時刻にクロック分周手段からの時間を加えて生成時刻を演算生成し、時刻比較手段にて生成時刻と第２の基準時刻との比較を行い、この比較結果に応じてカウント制御手段によりカウント調整手段を制御して、タイミングを調整することによりクロック信号に含まれる誤差をキャンセルするように動作させてクロック分周手段から所望の周波数を出力することができる。
【００１１】
【発明の実施の形態】
次に添付図面を参照して本発明による周波数補正回路の実施例を詳細に説明する。
【００１２】
本実施例は、本発明の周波数補正回路を周波数調整部10に適用した場合である。本発明と直接関係のない部分について図示および説明を省略する。以下の説明で、信号はその現れる接続線の参照番号で指示する。
【００１３】
周波数調整部10は、図３に示すように、LSI（Large-Scale Integrated circuit)化され、TBC（Time-Base Counter)10aおよびクロック分周制御部10bを含む。周波数調整部10には、発振回路12が外部に配設されている。発振回路12は、水晶振動子12a、コンデンサ12b, 12cを含んでいる。水晶振動子12aは、本実施例にて32.768 kHz±30 ppm程度のばらつきを有してマイクロコンピュータの時計等に使用する。コンデンサ12bは、周波数調整部10の入力端子10c側に接続され、発振周波数のばらつきを補正するように容量値を変化させることができるトリマコンデンサを用いてもよい。また、コンデンサ12cは周波数調整部10の出力端子10d側に接続されている。コンデンサ12b, 12cは、他端側を接地させて、π型発振回路を形成している。
【００１４】
TBC 10aは、図３に示すように、供給されるクロック信号CLK（10e)を分周し、所望の周波数として１Hzの出力信号10fを出力し、クロック分周制御部10bにも供給している。さらに、TBC 10aの構成を説明する。TBC 10aは、図１に示すようにカウント調整部100およびクロック分周部102を含んでいる。カウント調整部100は、供給されるクロック信号CLKの１クロック分をキャンセルする機能を有する第１のキャンセル手段に相当し、反転ゲート100aおよび２入力論理積（AND)ゲート100bを含む。反転ゲート100aには、クロック分周制御部10bからの制御信号10gの内、遅延制御信号DELAY（10h)が供給される。反転ゲート100aは、遅延制御信号DELAYのレベル反転信号100cをANDゲート100bの一端側に出力する。ANDゲート100bには、他端側にクロック信号CLKが供給される。カウント調整部100は、ANDゲート100bの出力信号100dをクロック分周部102に出力する。
【００１５】
クロック分周部102は、図１に示すように、T型フリップフロップの出力端子Qとクロック入力端子を縦接続されている。T型フリップフロップは、データ入力を持たず、本実施例ではQバー端子とデータ入力端子Dが接続され、クロック信号CLKの立ち下がりに応じて出力端子Q, Qバーから出力される。出力端子Qは、次のT型フリップフロップのクロック入力端子と接続されている。T型フリップフロップTF0は、出力信号102aをT型フリップフロップTF1のクロック信号として供給している。出力端子Qバーからの出力は、出力端子Qの出力信号102aをレベル反転した信号102bである。クロック分周部102は、基本的にこのような接続を繰り返して周波数を低減させている。
【００１６】
ここで、初段のT型フリップフロップのクロック入力端子には、カウント調整部100からの出力調整信号100dが供給されている。本実施例におけるクロック分周部102では、供給されるクロック信号CLK（10e)を１Hzの出力信号10fに分周するため上述したT型フリップフロップの縦接続が15段行われる。
【００１７】
図３に戻って、クロック分周制御部10bは、TBC 10aから供給される出力信号10fおよび基準信号10iを用いて制御信号10gおよびリセット信号10jを生成し、TBC 10aに出力する。基準信号10iは、外部から供給される時刻基準情報を含む信号である。また、制御信号10gには、遅延制御信号DELAY（10h)だけでなく、後述する促進制御信号（HASTEN)10kも含まれている。
【００１８】
クロック分周制御部10bは、図２に示すように、時刻設定部104、時刻算出部106、時刻比較部108、TBC制御部110を含む。時刻設定部104は、供給される基準信号10iを基に基準時刻を示す時刻信号10mとして生成して、時刻算出部106および時刻比較部108に出力し、TBC 10aのカウント動作をリセットするリセット信号10jも生成している。
【００１９】
時刻算出部106は、供給される時刻信号10mとTBC 10aからの出力信号10fとを用いて所定の時間を経過した後の時刻を演算により算出する。時刻算出部106は、次の時刻信号10mが供給されたとき、直前に算出した時刻信号10nを時刻比較部108に出力する。
【００２０】
時刻比較部108は、時刻設定部104および時刻算出部106から同時に供給される時刻信号10m, 10nをたとえば、時刻信号10mを基準に比較する。時刻比較部108は、時刻信号10mに対して遅延、正常、進み具合を符号で示し、この符号とともにずれ量も比較結果10pとしてTBC制御部110に出力する。
【００２１】
TBC制御部110は、供給される比較結果10pを基に遅延制御信号10hまたは促進制御信号10kを生成する。TBC制御部110は、制御信号10gの生成割合も算出する。たとえば、１日に１秒速くなる場合、誤差は１日の秒数あたりの誤差の秒数から、1/（60×60×24)で約+11.6 ppmである。この場合、86400秒中に約32768クロック分をキャンセルするとよい。すなわち、100クロック分のキャンセルは、(86400×100)/32768=264秒の中に行うとよい。生成割合は、264秒に遅延制御信号DELAY（10h)を100回生成することになる。TBC制御部110は、このような生成割合を算出して制御信号10gを生成し、TBC 10aに出力している。
【００２２】
なお、クロック分周制御部10bは、ハードウェアで構成してもよいが、マイクロコンピュータのアプリケーションとしてソフトウェア的なプログラム処理によっても実現させることができる。
【００２３】
次に周波数調整部10における周波数補正を行うTBC 10aの動作について図４を参照しながら簡単に説明する。TBC 10aにおけるカウンタ調整部100には、図4(a)のクロック信号CLKと遅延制御信号DELAY（10h)とが供給される。図4(b)の遅延制御信号DELAY（10h)は、クロック信号CLKの立ち下がりタイミングより遅れて立ち上がる信号である。図4(c)の出力信号100cは、反転ゲート100aにより遅延制御信号DELAY（10h)の信号レベルが反転された出力である。出力信号100cとクロック信号CLKがANDゲート100bに供給される。
【００２４】
ANDゲート100bは、図4(d)に示すように、遅延制御信号DELAY（10h)がクロック信号CLKをマスクして、矢印Aのタイミングでのクロック入力を回避させている。この結果、図１のT型フリップフロップTF0におけるQバー出力が、データ入力端子Dに接続されていることから、図4(d)の立ち下がり位置では図4(e)の出力とレベル反転した位置を取り込むことになる。このため、Q出力は、図4(e)のようになり、クロック1つ分がキャンセルされる。
【００２５】
このように簡単な構成のカウント調整部100を追加することにより、１クロックのキャンセルを行うことができ、所定の期間中にこのキャンセルを行う遅延制御信号DELAYが所定の数が供給されると、発振回路12を調整することなく、クロック信号CLKに含まれるばらつきをなくすことができる。本実施例では、遅らせる側に補正することができる。
【００２６】
次にTBC 10aにおけるカウント調整部100およびクロック分周部102の変形例について説明する。
〈第１変形例〉
本実施例でカウント調整部100には、図５に示すように、２入力の排他的反転論理和ゲート（ExNOR）112が用いられる。ExNORゲート112には、T型フリップフロップTF0の出力端子Qからの出力信号102aが一端側に帰還入力され、他端側には遅延制御信号DELAY（10h)が入力される。ExNORゲート112は、演算結果をT型フリップフロップTF0のデータ入力端子Dに接続され、出力信号112aを出力している。
【００２７】
ここで、T型フリップフロップTF0は、先の実施例と接続が異なり、クロック信号CLK（10e)を供給している。また、T型フリップフロップTF0において出力端子Qバーは使用しない。
【００２８】
このように接続した場合の動作について図６を用いて説明する。図6(a), (b)は、それぞれクロック信号CLK（10e)と遅延制御信号DELAY（10h)である。図6(c)のExNORゲート112は、入力レベルがLの間、出力信号112aをレベルHで出力する。そして、クロック信号CLKの立ち下がりで出力信号112a（レベルH）を取り込むことにより、図6(d)のT型フリップフロップTF0のQ出力102aがレベルHになる。これ以後、遅延制御信号（L)とT型フリップフロップTF0のQ出力102a（H)の入力にともなってExNORゲート112は、出力信号112aをレベルLにする。
【００２９】
このレベル状態で次のクロック信号CLKの立ち下がりにてT型フリップフロップTF0は、図6(c)のレベルLを取り込み、出力端子Qからの出力信号102aをレベルHからレベルLに変化させる。これにともなってExNORゲート112は、出力信号112aをレベルHにする。この後、遅延制御信号DELAY（10h)が供給される。すなわち、レベルHになると、ExNORゲート112は、出力信号112aをレベルLにする。
【００３０】
そして、次のクロック信号CLKにおける立ち下がり位置BでT型フリップフロップTF0は、レベルLを取り込むことになるが、クロックが入っているにも関わらず、このタイミングではレベル変化を生じない。この動作により、１クロック分がキャンセルされることになる。遅延制御信号DELAY（10h)がレベルLになると同時にExNORゲート112は、出力信号112aをレベルHにして出力する。この次のクロック信号CLKにおける立ち下がりで出力信号112a（レベルH）を取り込むことから、図6(d)のT型フリップフロップTF0では、出力信号102aがレベルHになる。
【００３１】
このようにカウント調整部100とT型フリップフロップTF0の接続を変えても遅延制御信号DELAYの入力に応じてクロックをキャンセルすることができる。本実施例では、遅らせる側に補正することができる。
〈第２変形例〉
本実施例でカウント調整部100には、図７に示すように、反転ゲート114、２入力ANDゲート116、２入力反転論理和（NOR)ゲート118、２入力の排他的反転論理和ゲート（ExNOR）120が用いられる。反転ゲート114には促進制御信号HASTEN（10k)が供給され、反転ゲート114はレベル反転させた信号114aをANDゲート116の一端に供給する。ANDゲート116の他端にはクロック信号CLK（10e)が供給されている。ANDゲート116は、出力信号116aをT型フリップフロップTF0のクロック端子に供給する。このように接続することにより促進制御信号HASTEN（10k)が供給される期間中、クロック信号CLKがマスクされる。
【００３２】
また、T型フリップフロップTF1の前段には、NORゲート118とExNORゲート120が配設されている。NORゲート118には、促進制御信号HASTEN（10k)とT型フリップフロップTF0の出力信号102aが供給される。NORゲート118は、出力信号118aをExNORゲート120に供給する。ExNORゲート120には、他端に２段目のT型フリップフロップTF1からの出力信号102cが帰還入力されている。ExNORゲート120は、出力信号120aをT型フリップフロップTF1のデータ入力端子Dに供給する。そして、T型フリップフロップTF1におけるクロック端子には、クロック信号CLKが供給されている。T型フリップフロップTF1は、出力端子Qからの出力信号102cを次のT型フリップフロップTF2におけるクロック信号として供給する。これ以後、通常のクロック分周における接続にして所望の周波数1Hzを取り出している。
【００３３】
次に本実施例におけるカウンタ調整部100の動作について図８を用いて説明する。図8(a), (b)は、それぞれクロック信号CLK（10e)と促進制御信号HASTEN（10k)である。図8(c)に示すANDゲート116の出力信号116aは、促進制御信号HASTEN（10k)がレベルHの期間中に含まれるクロック信号CLKをT型フリップフロップTF0に対してキャンセルする。すなわち、タイミングC, Dの位置におけるクロック信号の立ち下がりがなくなる。
【００３４】
図8(d)にExNORゲート120の出力信号120aを示し、図8(e), (f), (g)にそれぞれ、T型フリップフロップTF0, TF1, TF2の出力信号102a, 102c, 102dをそれぞれ示す。図示していないが、NORゲート118は、促進制御信号HASTEN（10k)がレベルLでT型フリップフロップTF0のQ出力（102a)がレベルHの期間中レベルLをExNORゲート120に出力する。T型フリップフロップTF1のQ出力がレベルHを供給するから、ExNORゲート120は出力信号120aをレベルLにして出力する。
【００３５】
T型フリップフロップTF1は、クロック信号CLKの立ち下がりでExNORゲート120の出力信号120aを取り込む。これに応じてT型フリップフロップTF1は、Q出力端子からの出力信号102cをレベルLにする。このとき、ExNORゲート120は、出力信号102cのレベルLに応じてレベルHのパルスが生じる。これは、NORゲート118に供給されるT型フリップフロップTF0における出力信号102aのレベルLと促進制御信号HASTEN（10k)のレベルLとの入力に応じてレベルHがExNORゲート120に供給される。ExNORゲート120には、このときレベルLが供給されているから、ExNORゲート120は出力信号120aをレベルLにする。
【００３６】
次に促進制御信号HASTEN（10k)がレベルHになると、NORゲート118の出力信号118aは、T型フリップフロップTF0の出力に関わらず、レベルLになる。T型フリップフロップTF1の出力信号102cもレベルLなので、ExNORゲート120は出力信号120aを促進制御信号HASTEN（10k)がレベルHの期間中レベルHにする。
【００３７】
ところで、T型フリップフロップTF1には、クロック信号CLKが供給されている。タイミングCの位置でT型フリップフロップTF1は、レベルHを取り込むことになり、この次のクロック信号CLKの立ち下がりでは、レベルLを取り込む。これにより、T型フリップフロップTF1は、立ち下がりの出力信号102cをT型フリップフロップTF2に供給する。この供給に応動してT型フリップフロップTF2は、このタイミングでレベルHになる。
【００３８】
T型フリップフロップTF1においてこのようなレベルHになるタイミングは、本来、４個のクロック信号CLKが供給されて生じるものである。図8(g)のT型フリップフロップTF2におけるQ出力端子からの出力信号102cに着目すると、出力信号102cは、３個のクロック入力により立ち上がりが生じている。このように動作させることにより、クロックが１つ分進められている。
【００３９】
この関係は、１クロック後に再び促進制御信号HASTEN（10k)が供給されるタイミングDの位置でも同じである。このときExNORゲート120にはレベルL, Hが供給されるから、ExNORゲート120の出力信号120aはレベルLになる。T型フリップフロップTF1は、クロック信号CLKの立ち下がりでレベルLを取り込むことによってQ出力端子からの出力信号102cをレベルLにする。したがって、T型フリップフロップTF2は、レベルLを取り込んで立ち下がる。この場合、立ち下がるまでのレベルHの期間は、クロック信号CLK３個分である。このようにT型フリップフロップTF2は、図8(g)に示すように、１クロック分位相の進んだクロックにして、以降の分周処理を続けて所望の周波数を生成する。
【００４０】
このようにカウント調整部100とT型フリップフロップTF0, TF1, TF2の接続を変えて促進制御信号HASTENの入力に応じてクロックを１クロック分進ませることができる。たとえば、約264秒に100カウント速めるように促進制御信号HASTEN（10k)を供給すると、周波数調整部10は１日あたり１秒遅れるクロックに対して１秒早める補正を施すことができる。
〈第３変形例〉
本実施例でカウント調整部100には、図９に示すように、２入力の排他的反転論理和ゲート（ExNOR）120, 122、２入力反転論理和（NOR)ゲート118が用いられる。接続関係について説明すると、ExNORゲート122は、第１変形例におけるExNORゲート112と同じ接続関係にあり、供給される制御信号が促進制御信号HASTEN（10k)である点が異なっている。また、カウント促進をもたらす部分としては、先の第２変形例で用いたNORゲート118およびExNORゲート120が用いられている。ただし、NORゲート118における接続は、促進制御信号HASTEN（10k)を一端に供給される点で第２変形例と同じであるが、他端側にはT型フリップフロップTF0のQ出力端子からの出力信号102aが供給されている点で異なっている。この他のExNORゲート120やT型フリップフロップTF1, TF2の接続は、第２変形例に全く同じ接続関係である。
【００４１】
動作を簡単に説明する。図10(a), (b), (f)および(g)のタイミングは、図8(a), (b), (e), (f)および(g)と同じであることから、説明を省略する。クロック信号CLKのキャンセルにExNORゲート122を用いていることから、ExNORゲート122の出力信号122aは、図8(c)の出力と異なっている。図10(c)のExNORゲートは、促進制御信号HASTEN（10k)がレベルLであるから、T型フリップフロップTF0の出力信号102aがレベルHの間、レベルLを出力する。
【００４２】
この後、T型フリップフロップTF0の出力信号102aがレベルLの間、レベルHを出力する。T型フリップフロップTF0が、クロック信号CLKの立ち下がりでレベルHを取り込んでレベルHを出力すると、ExNORゲート122は、レベルH, Lの供給によりレベルLを出力する。このとき、T型フリップフロップTF1は、出力信号102cがレベルL、NORゲート118の出力信号118aがレベルLであることから、ExNORゲート120はレベルHになる。本実施例では、ExNORゲート120の出力タイミングは、図8(d)の場合に比べて促進制御信号HASTEN（10k)がレベルHになるタイミングより早くレベルHになっている。このタイミングに応じてT型フリップフロップTF0の出力信号102a（図10(e)）もレベルHに早くなっている。
【００４３】
これ以後に促進制御信号HASTEN（10k)が供給されることにより、ExNORゲート122には、ともにレベルHが供給されるので、レベルHが促進制御信号HASTEN（10k)のレベルH期間中続く。T型フリップフロップTF0の出力信号102aがレベルLになり、再び促進制御信号HASTEN（10k)がレベルHになることから、先の波形と逆の波形が出力される。このように、ExNORゲート122は、促進制御信号HASTEN（10k)が供給される期間中にT型フリップフロップTF0のQ出力端子からの出力信号102aと同じレベル関係の信号が供給されるように調整している。
【００４４】
上述したようなタイミングが早まったことによるずれは問題なく、図10(f), (g)の波形から明らかなように、図8(f), (g)の場合と同様な出力信号102c, 102dが得られることがわかる。
【００４５】
このようにカウント調整部100におけるクロック信号CLKのキャンセル用にExNORゲート122を用い、第２変形例におけるT型フリップフロップTF0, TF1, TF2の接続と同じにしても促進制御信号HASTENの入力に応じてクロックを１クロック分進ませることができる。たとえば、約264秒に100カウント速めるように促進制御信号HASTEN（10k)を供給すると、周波数調整部10は１日あたり１秒遅れるクロックに対して１秒早める補正を施すことができることは言うまでもない。
〈第４変形例〉
本実施例でカウント調整部100には、図11に示すように、２入力の反転論理和ゲート（NOR）118, 124、２入力論理積（AND)ゲート126, 128、反転ゲート130、２入力の排他的反転論理和ゲート（ExNOR）120が用いられる。NORゲート124には、遅延制御信号DELAY（10h)と促進制御信号HASTEN（10k)が供給され、NORゲート124は演算結果をANDゲート126の一端に出力する。ANDゲート126にはクロック信号CLKが他端に供給され、ANDゲート126はこの演算結果をT型フリップフロップTF0のクロック端子に供給する。
【００４６】
反転ゲート130には、遅延制御信号DELAY（10h)が供給され、反転ゲート130はレベル反転させた信号をANDゲート128の一端に供給する。ANDゲート128は、他端にクロック信号CLKを入力し、これら２入力の論理積結果をT型フリップフロップTF1のクロック端子に供給している。この構成は、最初の実施例において説明した第１のキャンセル手段と同じ構成で、出力供給先がT型フリップフロップTF0でなく、T型フリップフロップTF1のクロック端子である点が異なっている。
【００４７】
NORゲート118およびExNORゲート120ならびにT型フリップフロップTF0, TF1における接続関係は、カウント促進手段として説明した第２変形例の場合と同じである。
【００４８】
次に図12を用いて動作を説明する。図12(a)に示すクロック信号CLKはANDゲート126, 128にそれぞれ供給されている。また、遅延制御信号DELAY（10h)と促進制御信号HASTEN(10k)がそれぞれ、図12(b)と(c)に示すタイミングでNORゲート124に供給される。NORゲート124は、供給されるレベルHをそれぞれレベルLに反転してANDゲート126の一端に供給する。ANDゲート126は、図12(d)に示すレベルLの期間中、クロック信号CLKの立ち下がりをマスクした信号をT型フリップフロップTF0のクロック端子に供給する。この期間以外では、クロック信号CLKがT型フリップフロップTF0に供給される。ANDゲート128は、図12(e)に示すように、遅延制御信号DELAY（10h)に対してクロック信号CLKを１つ分キャンセルしてT型フリップフロップTF1のクロック端子に供給している。
【００４９】
T型フリップフロップTF0は、図12(a)における最初のクロック信号CLKの立ち下がり時に、図12(g)のQ出力（出力信号102a）がレベルHを出力する。これにより、NORゲート118は、レベルLをExNORゲート120の一端に出力する。ExNORゲート120には、T型フリップフロップTF1の出力信号102cがレベルLで帰還入力されるから、レベルHが出力されている。
【００５０】
一方、最初のクロック信号CLKの立ち下がりに応じてANDゲート126, 128の出力も立ち下がる。これに応じてT型フリップフロップTF0は、Qバー出力端子からの出力信号102b（レベルL）を取り込んでレベルLを出力する。このとき、NORゲート118がレベルH、T型フリップフロップTF1がレベルLをそれぞれ、ExNORゲート120に出力する。ExNORゲート120は、この供給によりレベルLを出力する。立ち下がり時に取り込んだレベルHを出力して、T型フリップフロップTF1の出力信号102cがレベルHになる。
【００５１】
クロック信号CLKにおける第２の立ち下がりではT型フリップフロップTF0は、Qバーの出力信号102b（レベルH）を取り込み、レベルHに立ち上がる。T型フリップフロップTF1は供給されるレベルHを取り込み、レベル変化せずにレベルHを出力する。上述した出力信号102bの立ち上がりに応じてNORゲート118がレベルLに変化することにより、ExNORゲート120は、レベルLに変化する。
【００５２】
次のクロック信号CLKにおける第３の立ち下がりでは、ANDゲート126, 128の出力信号126a, 128aが示すように、立ち下がりがマスクされてキャンセルされることから、図12(f)〜(i)までの出力には変化が生じない。これにより、図12(g)に示すように１クロック分がキャンセルされた期間が形成される。
【００５３】
クロック信号CLKにおける第４の立ち下がりでは、T型フリップフロップTF0は、Qバーの出力信号102b（レベルL）を取り込んで図12(g)に示すようにレベルHからレベルLに変化する。一方、ExNORゲート120がこれまでレベルLを出力してきたが、T型フリップフロップTF0のレベルLにともないNORゲート118およびT型フリップフロップTF1からExNORゲート120にレベルHが供給される。ExNORゲート120は、レベルHを出力する。この直後、T型フリップフロップTF1はレベルLを取り込むことにより、T型フリップフロップTF1はレベルLに変化するので、ExNORゲート120はレベルLになり、この結果パルスが生じる。また、T型フリップフロップTF2は、T型フリップフロップTF1から供給される出力信号102cの立ち下がりに応じて出力信号102dを立ち上げる。
【００５４】
促進制御信号HASTEN（10k)がレベルHになると、ExNORゲート120にはともにレベルLが供給されているから、ExNORゲート120はレベルHを出力する。この後、クロック信号CLKにおける第５の立ち下がりでは、ANDゲート128が立ち下がる。このタイミングにおいて、ExNORゲート120はともにレベルLの供給を受けてレベルHを出力する。T型フリップフロップTF1は、このレベルHを取り込み、図12(h)に示すように立ち上がる。ExNORゲート120は、レベルHの出力信号102cの供給によりレベルLになる。このレベルLの期間は、促進制御信号HASTEN（10k)がレベルLになるまで継続される。
【００５５】
この後、クロック信号における第６の立ち下がりに応じてT型フリップフロップTF0の出力信号102b（レベルH)を取り込み、出力する。T型フリップフロップTF1は、出力信号102c（レベルH）を出力するから、ExNOR120は、レベルLに変化する。そして、第７の立ち下がりに応じてT型フリップフロップTF0, TF1, TF2がレベルLに変化する。このとき、T型フリップフロップTF2は、図12(i)が示すように、レベルHの期間を３クロック分に短縮される。これにより、１クロック分、クロックを進ませることができる。
【００５６】
このように構成すると、発振回路12の容量値を変化させることなく、遅延制御信号DELAY（10h)および促進制御信号HASTEN（10k)の両方に対応した周波数補正を施すことができる。
〈第５変形例〉
本実施例でカウント調整部100には、図13に示すように、２入力論理和ゲート132, 134、２入力排他的反転論理和ゲート（ExNOR）120, 136、２入力反転論理和（NOR)ゲート118が用いられる。カウント調整部100は、促進制御信号HASTEN（10k)に対応した第３変形例を遅延制御信号DELAY（10h)にまで拡張した機能を持たせるように構成している。この接続関係について説明すると、図９に示した第３変形例の構成と比較すると、ORゲート132, 134が追加されている点に特徴がある。接続関係に関して簡単に説明すると、ORゲート132には、遅延制御信号DELAY（10h)促進制御信号HASTEN（10k)が入力され、ORゲート132は、論理和演算の結果をExNORゲート136の一端に供給する。ExNORゲート136は、ExNORゲート122に対応するものである。
【００５７】
また、ORゲート134は、NORゲート118とExNORゲート120との間に配設され、ORゲート134の一端にはNORゲート118の出力信号118aが供給され、他端にはクロック信号CLK（10e)が供給されている。ORゲート134は、論理和演算結果の出力信号134aをExNORゲート120に供給している。このように構成しても遅延／促進の周波数補正を施すことができる。
【００５８】
この動作について図14を参照して簡単に説明する。図14(a), (b), (c)にそれぞれ、クロック信号CLK、遅延制御信号DELAY（10h)、促進制御信号HASTEN（10k)を表す。ORゲート132は、遅延制御信号DELAY（10h)と促進制御信号HASTEN（10k)が供給され、これらの信号の論理和結果がExNORゲート136に供給される。すなわち、論理和結果は、たとえば図10(b)に示した出力がExNORゲート136に供給される。
【００５９】
ExNORゲート136における図14(d)の出力信号136aは、この結果、図10(c)と同じタイミング関係に得られる。出力信号136aがT型フリップフロップTF0のデータ入力端子Dに供給される。T型フリップフロップTF0は、遅延制御信号DELAY（10h)や促進制御信号HASTEN（10k)が供給されてレベルHになっているとき、クロック信号CLKの立ち下がりタイミングにおけるT型フリップフロップTF0の出力信号102aがExNORゲート136の出力レベルを維持するように出力する。
【００６０】
カウント調整部100においてNORゲー118は、T型フリップフロップTF0の出力信号102aおよび促進制御信号HASTEN（10k)の供給がともにレベルLのときレベルHをORゲート134に出力する。ORゲート134は、NORゲート118のレベルH期間に供給される促進制御信号HASTEN（10k)のレベルH期間を加えた出力信号134aをExNORゲート120の一端に出力する。ExNORゲート120は、出力信号134aとT型フリップフロップTF1の出力信号102cを入力し、図12(e)に示す波形を出力する。
【００６１】
促進制御信号HASTEN（10k)が供給されることにより、クロック信号CLKにおける第５の立ち下がりタイミングに応じて、T型フリップフロップTF1は、Q出力端子からの出力信号102cをレベルLからレベルHに変化させる。そして、第７の立ち下がりにてT型フリップフロップTF1は、ExNORゲート120のレベルLになっている出力信号120aを取り込んで出力信号102cをレベルLにする。出力信号102cは、T型フリップフロップTF2のクロック端子に供給されている。このとき、T型フリップフロップTF2は、Qバー出力端子からの信号をデータ入力端子Dから取り込んでレベルHからレベルLに出力を変化させる。このように促進制御信号HASTEN（10k)が供給されてから、T型フリップフロップTF2では、３クロック分でレベル変化させるように出力制御され、１クロック分の短縮が行われる。
【００６２】
このように構成すると、発振回路12の容量値を変化させることなく、遅延制御信号DELAY（10h)および促進制御信号HASTEN（10k)の両方に対応した周波数補正を施すことができる。
【００６３】
なお、TBC 10aにおけるクロック分周部102には、T型フリップフロップを用いたリップルキャリーカウンタを例示したが、同期式カウンタを用いても応用することができる。
【００６４】
次にクロック分周制御部10bの構成について図15および図16を用いて説明する。図15に示すクロック分周制御部10bには、図２に示した概略的な構成に加えて温度センサ138が配設されている。温度センサ138は、配設された周囲の温度を測定し、得られた温度データ10qをTBC制御部110に出力する。TBC制御部110は、供給された温度データ10qを用いて温度変化に応じた制御信号10gをTBC 10aに供給する。これにより、クロック分周制御部10bは、TBC 10aのクロック分周部102が出力する発振周波数の分周クロック10fを温度変化に応じて補正することができる。したがって、周波数調整部10はこれまで以上により正確な補正が可能になる。
【００６５】
また、図16に示すクロック分周制御部10bには、図２に示した時刻設定部104を受信機能付時刻設定部104Rにする。受信機能付時刻設定部104Rは、時刻情報を含む電波10Rを受信して自動的に時刻設定を行う。受信機能付時刻設定部104Rにおいて図示しないが、受信機能部では受信にともなって多くの電力が消費されることが知られている。前述したTBC 10aを用いて正確に周波数補正を行うように構成すると、受信回数を減らすことができ、低消費電力化に大きく寄与することができる。図15および図16のクロック分周制御部10bが、前述した各実施例のTBC 10aと組み合わせることができることは言うまでもない。
【００６６】
なお、クロック分周制御部10bの受信機能付時刻設定部104Rは、受信機能を時刻設定部に持たせなくてもよい。クロック分周制御部10bは、時刻設定部104と図示しない時刻受信部とに分けて配設するようにしてもよい。この場合、時刻受信部は時刻設定部104に受信データを供給する。
【００６７】
さらに、図３に示した周波数調整部10において、図示しないが、入力端子10cとTBC 10aの間に周波数補正用コンデンサおよびアナログスイッチを配設するようにしてもよい。周波数補正用コンデンサは、たとえば1pF, 2pF, 4pF, 8pF等のコンデンサを入力端子10c側に並列接続させ、他端側を接地させる。アナログスイッチには、トランスファゲート等のスイッチング素子を用い、入力端子10cと各コンデンサの間にそれぞれ配設される。アナログスイッチは、マイクロコンピュータ等から供給される制御信号に応じてそれぞれオン/オフされる。周波数調整部10は、発振回路12の発振周波数が遅ければ容量を増やすようにアナログスイッチをオンにし、発振周波数が早ければアナログスイッチをオフにするように制御される。これにより、発振回路12には、高価なトリマコンデンサを用いることなく、発振周波数が補正される。
【００６８】
【発明の効果】
このように本発明の周波数補正回路によれば、補正制御手段内の時刻生成手段にて時間設定手段から供給される第１の基準時刻にクロック分周手段からの時間を加えて生成時刻を演算生成し、時刻比較手段にて生成時刻と第２の基準時刻との比較を行い、この比較結果に応じてカウント制御手段によりカウント調整手段を制御して、タイミングを調整してクロック信号に含まれる誤差をキャンセルするように動作させてクロック分周手段から所望の周波数を出力させ、周波数を補正することができる。これにより、発振回路に高価なトリマコンデサを用いず、簡単な回路の追加で済むので、コストを抑えることができる。
【図面の簡単な説明】
【図１】本発明の周波数補正回路を適用した周波数調整部におけるTBCの構成を示す回路図である。
【図２】本発明の周波数補正回路を適用した周波数調整部におけるクロック分周制御部の概略的な構成を示すブロック図である。
【図３】本発明の周波数補正回路を適用した周波数調整部の概略的な構成を示すブロック図である。
【図４】図１に示したTBCの動作を説明するタイミングチャートである。
【図５】図１のTBCにおける第１変形例の構成を示す回路図である。
【図６】図５に示したTBCの動作を説明するタイミングチャートである。
【図７】図１のTBCにおける第２変形例の構成を示す回路図である。
【図８】図７に示したTBCの動作を説明するタイミングチャートである。
【図９】図１のTBCにおける第３変形例の構成を示す回路図である。
【図１０】図９に示したTBCの動作を説明するタイミングチャートである。
【図１１】図１のTBCにおける第４変形例の構成を示す回路図である。
【図１２】図11に示したTBCの動作を説明するタイミングチャートである。
【図１３】図１のTBCにおける第５変形例の構成を示す回路図である。
【図１４】図13に示したTBCの動作を説明するタイミングチャートである。
【図１５】図２のクロック分周制御部に対して追加する温度センサを配設したブロック図である。
【図１６】図２のクロック分周制御部に受信機能付時刻設定部を配設したブロック図である。
【符号の説明】
10 周波数調整部
10a TBC
10b クロック分周制御部
12 発振回路
100 カウント調整部
102 クロック分周部
104 時刻設定部
106 時刻算出部
108 時刻比較部
110 TBC制御部
【発明の属する技術分野】
本発明は、たとえば発振装置に生じる周波数のずれを調整し、周波数を補正する周波数補正回路に関するものである。
【０００２】
【従来の技術】
一般的にLSI（Large-Scale Integrated circuit）において、周波数発生部には水晶振動子、トリマコンデンサおよびコンデンサが用いられている。周波数発生部は、LSIの入力端子と出力端子との間に水晶振動子が配設され、LSIの入力端子側は、水晶振動子の一端側とトリマコンデンサの一端側とがそれぞれ接続される。また、LSIの出力端子側には、水晶振動子の他端側とコンデンサの一端側とがそれぞれ接続されている。トリマコンデンサおよびコンデンサの他端側は共通に接続され、接地接続されている。
【０００３】
この接続構成は、マイクロコントローラ（マイコン）等において時計として使用される。マイコンには、たとえば32.768 kHzの水晶振動子が用いられる。マイコンでは、この周波数を分周回路で分周して１Hzの波形を発生させ、時計の秒針等の表示に利用している。分周回路には、T型フリップフロップを15個使用し、各Q出力を次段のクロック信号として供給して分周し、１Hzを生成している。
【０００４】
【発明が解決しようとする課題】
ところで、使用する水晶振動子には、周波数±30 ppmの程度の製造にともなうばらつきがある。これを補正するため、トリマコンデンサは、コンデンサ容量値を変化させて、ばらつきを補正して周波数を調整している。しかしながら、トリマコンデンサは、通常のコンデンサよりも高価である。また、トリマコンデンサの使用では、製造工程にて周波数の調整が要求され、調整しても調整時と異なる温度では周波数がずれてしまう。
【０００５】
特開平5-152938号公報に記載のカウンタによれば、目標周波数に対する大きな誤差を補正するため、プログラム数でカウント数を変化できるカウンタとその出力をクロックパルスとするリングカウンタとこのカウント値とあらかじめ設定した値とを比較する一致回路を備えて、一致回路の出力によってプログラム数を変化させている。カウント数は、クロック周波数から目標周波数を除算し、さらにリングカウンタの最大カウント数で除算した整数値分である。このカウンタは、あらかじめ固定されたクロック周波数を用いて演算により求めているから、温度や経年変化等によりクロック周波数にずれが生じても対応することができない。
【０００６】
また、特開平9-311190号公報の誤差自動修正機能付き時計ユニットは、基本パルスの進行と遅延のそれぞれに対応して時刻の誤差を自動で補正している。この時計ユニットは、クリスタル発振器と、基本パルス発振手段と、補正値入力手段と、基本パルスの誤差に基づいて基本パルスを増減せしめて誤差を補正するパルス補正手段とを備えている。基本パルス発振手段は、1秒周期の基本パルスを発生させる。パルス補正手段は、補正値演算部、補正パルス発生器および変調器を配設して、1Hzの基本パルスを増減させている。この時計ユニットは、分周された出力に対して補正を施している。この時計ユニットを適用して時計回路（RTC: Real Time Clock)が示す時刻を正確にする点で有用である。
【０００７】
しかしながら、RTCは、本来のRTC用クロック信号そのものを正確にしているのではないから、RTCに誤差を生じてしまう。そこで、特開平11-183660号公報に記載の時計内蔵携帯式情報処理装置は、RTC用クロック信号を正確にしてRTCの時刻補正を低減させる技術が提案されている。携帯式情報処理装置は、RTC用発振部21、比較部25と、メモリ12とを備えて、クロック信号の周波数を容易に安定させ、適用する装置の情報処理機能の信頼性を高めている。
【０００８】
本発明はこのような従来技術の欠点を解消し、発振回路で発振周波数を調整せずに、簡単な構成で発振周波数のクロック信号に対して補正を正確に行うことができる周波数補正回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は上述の課題を解決するために、基準となるクロック信号として発振信号を生成する発振素子と、この発振素子の一端側と他端側にそれぞれ一端側が接続され、ともに他端側が接地された第１および第２の容量素子とを用いた発振回路に対して発振する周波数のずれを補正する周波数補正回路において、クロック信号を分周し、この分周された出力を次のクロックとして供給された分周手段を複数縦接続させてクロック信号を所望の周波数に分周するクロック分周手段と、このクロック分周手段に対して制御を施す補正制御手段とを含み、さらに、クロック分周手段は、クロック信号により行われるカウントのタイミングを調整してクロック信号が有する誤差をキャンセルするカウント調整手段を含み、補正制御手段は、第１および第２の基準時刻の設定および前記クロック分周手段の初期化を制御する時間設定手段と、この時間設定手段から供給される第１の基準時刻にクロック分周手段からの時間を加えた生成時刻を演算生成する時刻生成手段と、生成時刻と第２の基準時刻とを比較する時刻比較手段と、この時刻比較手段による比較結果に応じてカウント調整手段を制御するカウント制御手段とを含むことを特徴とする。
【００１０】
本発明の周波数補正回路は、補正制御手段内の時刻生成手段にて時間設定手段から供給される第１の基準時刻にクロック分周手段からの時間を加えて生成時刻を演算生成し、時刻比較手段にて生成時刻と第２の基準時刻との比較を行い、この比較結果に応じてカウント制御手段によりカウント調整手段を制御して、タイミングを調整することによりクロック信号に含まれる誤差をキャンセルするように動作させてクロック分周手段から所望の周波数を出力することができる。
【００１１】
【発明の実施の形態】
次に添付図面を参照して本発明による周波数補正回路の実施例を詳細に説明する。
【００１２】
本実施例は、本発明の周波数補正回路を周波数調整部10に適用した場合である。本発明と直接関係のない部分について図示および説明を省略する。以下の説明で、信号はその現れる接続線の参照番号で指示する。
【００１３】
周波数調整部10は、図３に示すように、LSI（Large-Scale Integrated circuit)化され、TBC（Time-Base Counter)10aおよびクロック分周制御部10bを含む。周波数調整部10には、発振回路12が外部に配設されている。発振回路12は、水晶振動子12a、コンデンサ12b, 12cを含んでいる。水晶振動子12aは、本実施例にて32.768 kHz±30 ppm程度のばらつきを有してマイクロコンピュータの時計等に使用する。コンデンサ12bは、周波数調整部10の入力端子10c側に接続され、発振周波数のばらつきを補正するように容量値を変化させることができるトリマコンデンサを用いてもよい。また、コンデンサ12cは周波数調整部10の出力端子10d側に接続されている。コンデンサ12b, 12cは、他端側を接地させて、π型発振回路を形成している。
【００１４】
TBC 10aは、図３に示すように、供給されるクロック信号CLK（10e)を分周し、所望の周波数として１Hzの出力信号10fを出力し、クロック分周制御部10bにも供給している。さらに、TBC 10aの構成を説明する。TBC 10aは、図１に示すようにカウント調整部100およびクロック分周部102を含んでいる。カウント調整部100は、供給されるクロック信号CLKの１クロック分をキャンセルする機能を有する第１のキャンセル手段に相当し、反転ゲート100aおよび２入力論理積（AND)ゲート100bを含む。反転ゲート100aには、クロック分周制御部10bからの制御信号10gの内、遅延制御信号DELAY（10h)が供給される。反転ゲート100aは、遅延制御信号DELAYのレベル反転信号100cをANDゲート100bの一端側に出力する。ANDゲート100bには、他端側にクロック信号CLKが供給される。カウント調整部100は、ANDゲート100bの出力信号100dをクロック分周部102に出力する。
【００１５】
クロック分周部102は、図１に示すように、T型フリップフロップの出力端子Qとクロック入力端子を縦接続されている。T型フリップフロップは、データ入力を持たず、本実施例ではQバー端子とデータ入力端子Dが接続され、クロック信号CLKの立ち下がりに応じて出力端子Q, Qバーから出力される。出力端子Qは、次のT型フリップフロップのクロック入力端子と接続されている。T型フリップフロップTF0は、出力信号102aをT型フリップフロップTF1のクロック信号として供給している。出力端子Qバーからの出力は、出力端子Qの出力信号102aをレベル反転した信号102bである。クロック分周部102は、基本的にこのような接続を繰り返して周波数を低減させている。
【００１６】
ここで、初段のT型フリップフロップのクロック入力端子には、カウント調整部100からの出力調整信号100dが供給されている。本実施例におけるクロック分周部102では、供給されるクロック信号CLK（10e)を１Hzの出力信号10fに分周するため上述したT型フリップフロップの縦接続が15段行われる。
【００１７】
図３に戻って、クロック分周制御部10bは、TBC 10aから供給される出力信号10fおよび基準信号10iを用いて制御信号10gおよびリセット信号10jを生成し、TBC 10aに出力する。基準信号10iは、外部から供給される時刻基準情報を含む信号である。また、制御信号10gには、遅延制御信号DELAY（10h)だけでなく、後述する促進制御信号（HASTEN)10kも含まれている。
【００１８】
クロック分周制御部10bは、図２に示すように、時刻設定部104、時刻算出部106、時刻比較部108、TBC制御部110を含む。時刻設定部104は、供給される基準信号10iを基に基準時刻を示す時刻信号10mとして生成して、時刻算出部106および時刻比較部108に出力し、TBC 10aのカウント動作をリセットするリセット信号10jも生成している。
【００１９】
時刻算出部106は、供給される時刻信号10mとTBC 10aからの出力信号10fとを用いて所定の時間を経過した後の時刻を演算により算出する。時刻算出部106は、次の時刻信号10mが供給されたとき、直前に算出した時刻信号10nを時刻比較部108に出力する。
【００２０】
時刻比較部108は、時刻設定部104および時刻算出部106から同時に供給される時刻信号10m, 10nをたとえば、時刻信号10mを基準に比較する。時刻比較部108は、時刻信号10mに対して遅延、正常、進み具合を符号で示し、この符号とともにずれ量も比較結果10pとしてTBC制御部110に出力する。
【００２１】
TBC制御部110は、供給される比較結果10pを基に遅延制御信号10hまたは促進制御信号10kを生成する。TBC制御部110は、制御信号10gの生成割合も算出する。たとえば、１日に１秒速くなる場合、誤差は１日の秒数あたりの誤差の秒数から、1/（60×60×24)で約+11.6 ppmである。この場合、86400秒中に約32768クロック分をキャンセルするとよい。すなわち、100クロック分のキャンセルは、(86400×100)/32768=264秒の中に行うとよい。生成割合は、264秒に遅延制御信号DELAY（10h)を100回生成することになる。TBC制御部110は、このような生成割合を算出して制御信号10gを生成し、TBC 10aに出力している。
【００２２】
なお、クロック分周制御部10bは、ハードウェアで構成してもよいが、マイクロコンピュータのアプリケーションとしてソフトウェア的なプログラム処理によっても実現させることができる。
【００２３】
次に周波数調整部10における周波数補正を行うTBC 10aの動作について図４を参照しながら簡単に説明する。TBC 10aにおけるカウンタ調整部100には、図4(a)のクロック信号CLKと遅延制御信号DELAY（10h)とが供給される。図4(b)の遅延制御信号DELAY（10h)は、クロック信号CLKの立ち下がりタイミングより遅れて立ち上がる信号である。図4(c)の出力信号100cは、反転ゲート100aにより遅延制御信号DELAY（10h)の信号レベルが反転された出力である。出力信号100cとクロック信号CLKがANDゲート100bに供給される。
【００２４】
ANDゲート100bは、図4(d)に示すように、遅延制御信号DELAY（10h)がクロック信号CLKをマスクして、矢印Aのタイミングでのクロック入力を回避させている。この結果、図１のT型フリップフロップTF0におけるQバー出力が、データ入力端子Dに接続されていることから、図4(d)の立ち下がり位置では図4(e)の出力とレベル反転した位置を取り込むことになる。このため、Q出力は、図4(e)のようになり、クロック1つ分がキャンセルされる。
【００２５】
このように簡単な構成のカウント調整部100を追加することにより、１クロックのキャンセルを行うことができ、所定の期間中にこのキャンセルを行う遅延制御信号DELAYが所定の数が供給されると、発振回路12を調整することなく、クロック信号CLKに含まれるばらつきをなくすことができる。本実施例では、遅らせる側に補正することができる。
【００２６】
次にTBC 10aにおけるカウント調整部100およびクロック分周部102の変形例について説明する。
〈第１変形例〉
本実施例でカウント調整部100には、図５に示すように、２入力の排他的反転論理和ゲート（ExNOR）112が用いられる。ExNORゲート112には、T型フリップフロップTF0の出力端子Qからの出力信号102aが一端側に帰還入力され、他端側には遅延制御信号DELAY（10h)が入力される。ExNORゲート112は、演算結果をT型フリップフロップTF0のデータ入力端子Dに接続され、出力信号112aを出力している。
【００２７】
ここで、T型フリップフロップTF0は、先の実施例と接続が異なり、クロック信号CLK（10e)を供給している。また、T型フリップフロップTF0において出力端子Qバーは使用しない。
【００２８】
このように接続した場合の動作について図６を用いて説明する。図6(a), (b)は、それぞれクロック信号CLK（10e)と遅延制御信号DELAY（10h)である。図6(c)のExNORゲート112は、入力レベルがLの間、出力信号112aをレベルHで出力する。そして、クロック信号CLKの立ち下がりで出力信号112a（レベルH）を取り込むことにより、図6(d)のT型フリップフロップTF0のQ出力102aがレベルHになる。これ以後、遅延制御信号（L)とT型フリップフロップTF0のQ出力102a（H)の入力にともなってExNORゲート112は、出力信号112aをレベルLにする。
【００２９】
このレベル状態で次のクロック信号CLKの立ち下がりにてT型フリップフロップTF0は、図6(c)のレベルLを取り込み、出力端子Qからの出力信号102aをレベルHからレベルLに変化させる。これにともなってExNORゲート112は、出力信号112aをレベルHにする。この後、遅延制御信号DELAY（10h)が供給される。すなわち、レベルHになると、ExNORゲート112は、出力信号112aをレベルLにする。
【００３０】
そして、次のクロック信号CLKにおける立ち下がり位置BでT型フリップフロップTF0は、レベルLを取り込むことになるが、クロックが入っているにも関わらず、このタイミングではレベル変化を生じない。この動作により、１クロック分がキャンセルされることになる。遅延制御信号DELAY（10h)がレベルLになると同時にExNORゲート112は、出力信号112aをレベルHにして出力する。この次のクロック信号CLKにおける立ち下がりで出力信号112a（レベルH）を取り込むことから、図6(d)のT型フリップフロップTF0では、出力信号102aがレベルHになる。
【００３１】
このようにカウント調整部100とT型フリップフロップTF0の接続を変えても遅延制御信号DELAYの入力に応じてクロックをキャンセルすることができる。本実施例では、遅らせる側に補正することができる。
〈第２変形例〉
本実施例でカウント調整部100には、図７に示すように、反転ゲート114、２入力ANDゲート116、２入力反転論理和（NOR)ゲート118、２入力の排他的反転論理和ゲート（ExNOR）120が用いられる。反転ゲート114には促進制御信号HASTEN（10k)が供給され、反転ゲート114はレベル反転させた信号114aをANDゲート116の一端に供給する。ANDゲート116の他端にはクロック信号CLK（10e)が供給されている。ANDゲート116は、出力信号116aをT型フリップフロップTF0のクロック端子に供給する。このように接続することにより促進制御信号HASTEN（10k)が供給される期間中、クロック信号CLKがマスクされる。
【００３２】
また、T型フリップフロップTF1の前段には、NORゲート118とExNORゲート120が配設されている。NORゲート118には、促進制御信号HASTEN（10k)とT型フリップフロップTF0の出力信号102aが供給される。NORゲート118は、出力信号118aをExNORゲート120に供給する。ExNORゲート120には、他端に２段目のT型フリップフロップTF1からの出力信号102cが帰還入力されている。ExNORゲート120は、出力信号120aをT型フリップフロップTF1のデータ入力端子Dに供給する。そして、T型フリップフロップTF1におけるクロック端子には、クロック信号CLKが供給されている。T型フリップフロップTF1は、出力端子Qからの出力信号102cを次のT型フリップフロップTF2におけるクロック信号として供給する。これ以後、通常のクロック分周における接続にして所望の周波数1Hzを取り出している。
【００３３】
次に本実施例におけるカウンタ調整部100の動作について図８を用いて説明する。図8(a), (b)は、それぞれクロック信号CLK（10e)と促進制御信号HASTEN（10k)である。図8(c)に示すANDゲート116の出力信号116aは、促進制御信号HASTEN（10k)がレベルHの期間中に含まれるクロック信号CLKをT型フリップフロップTF0に対してキャンセルする。すなわち、タイミングC, Dの位置におけるクロック信号の立ち下がりがなくなる。
【００３４】
図8(d)にExNORゲート120の出力信号120aを示し、図8(e), (f), (g)にそれぞれ、T型フリップフロップTF0, TF1, TF2の出力信号102a, 102c, 102dをそれぞれ示す。図示していないが、NORゲート118は、促進制御信号HASTEN（10k)がレベルLでT型フリップフロップTF0のQ出力（102a)がレベルHの期間中レベルLをExNORゲート120に出力する。T型フリップフロップTF1のQ出力がレベルHを供給するから、ExNORゲート120は出力信号120aをレベルLにして出力する。
【００３５】
T型フリップフロップTF1は、クロック信号CLKの立ち下がりでExNORゲート120の出力信号120aを取り込む。これに応じてT型フリップフロップTF1は、Q出力端子からの出力信号102cをレベルLにする。このとき、ExNORゲート120は、出力信号102cのレベルLに応じてレベルHのパルスが生じる。これは、NORゲート118に供給されるT型フリップフロップTF0における出力信号102aのレベルLと促進制御信号HASTEN（10k)のレベルLとの入力に応じてレベルHがExNORゲート120に供給される。ExNORゲート120には、このときレベルLが供給されているから、ExNORゲート120は出力信号120aをレベルLにする。
【００３６】
次に促進制御信号HASTEN（10k)がレベルHになると、NORゲート118の出力信号118aは、T型フリップフロップTF0の出力に関わらず、レベルLになる。T型フリップフロップTF1の出力信号102cもレベルLなので、ExNORゲート120は出力信号120aを促進制御信号HASTEN（10k)がレベルHの期間中レベルHにする。
【００３７】
ところで、T型フリップフロップTF1には、クロック信号CLKが供給されている。タイミングCの位置でT型フリップフロップTF1は、レベルHを取り込むことになり、この次のクロック信号CLKの立ち下がりでは、レベルLを取り込む。これにより、T型フリップフロップTF1は、立ち下がりの出力信号102cをT型フリップフロップTF2に供給する。この供給に応動してT型フリップフロップTF2は、このタイミングでレベルHになる。
【００３８】
T型フリップフロップTF1においてこのようなレベルHになるタイミングは、本来、４個のクロック信号CLKが供給されて生じるものである。図8(g)のT型フリップフロップTF2におけるQ出力端子からの出力信号102cに着目すると、出力信号102cは、３個のクロック入力により立ち上がりが生じている。このように動作させることにより、クロックが１つ分進められている。
【００３９】
この関係は、１クロック後に再び促進制御信号HASTEN（10k)が供給されるタイミングDの位置でも同じである。このときExNORゲート120にはレベルL, Hが供給されるから、ExNORゲート120の出力信号120aはレベルLになる。T型フリップフロップTF1は、クロック信号CLKの立ち下がりでレベルLを取り込むことによってQ出力端子からの出力信号102cをレベルLにする。したがって、T型フリップフロップTF2は、レベルLを取り込んで立ち下がる。この場合、立ち下がるまでのレベルHの期間は、クロック信号CLK３個分である。このようにT型フリップフロップTF2は、図8(g)に示すように、１クロック分位相の進んだクロックにして、以降の分周処理を続けて所望の周波数を生成する。
【００４０】
このようにカウント調整部100とT型フリップフロップTF0, TF1, TF2の接続を変えて促進制御信号HASTENの入力に応じてクロックを１クロック分進ませることができる。たとえば、約264秒に100カウント速めるように促進制御信号HASTEN（10k)を供給すると、周波数調整部10は１日あたり１秒遅れるクロックに対して１秒早める補正を施すことができる。
〈第３変形例〉
本実施例でカウント調整部100には、図９に示すように、２入力の排他的反転論理和ゲート（ExNOR）120, 122、２入力反転論理和（NOR)ゲート118が用いられる。接続関係について説明すると、ExNORゲート122は、第１変形例におけるExNORゲート112と同じ接続関係にあり、供給される制御信号が促進制御信号HASTEN（10k)である点が異なっている。また、カウント促進をもたらす部分としては、先の第２変形例で用いたNORゲート118およびExNORゲート120が用いられている。ただし、NORゲート118における接続は、促進制御信号HASTEN（10k)を一端に供給される点で第２変形例と同じであるが、他端側にはT型フリップフロップTF0のQ出力端子からの出力信号102aが供給されている点で異なっている。この他のExNORゲート120やT型フリップフロップTF1, TF2の接続は、第２変形例に全く同じ接続関係である。
【００４１】
動作を簡単に説明する。図10(a), (b), (f)および(g)のタイミングは、図8(a), (b), (e), (f)および(g)と同じであることから、説明を省略する。クロック信号CLKのキャンセルにExNORゲート122を用いていることから、ExNORゲート122の出力信号122aは、図8(c)の出力と異なっている。図10(c)のExNORゲートは、促進制御信号HASTEN（10k)がレベルLであるから、T型フリップフロップTF0の出力信号102aがレベルHの間、レベルLを出力する。
【００４２】
この後、T型フリップフロップTF0の出力信号102aがレベルLの間、レベルHを出力する。T型フリップフロップTF0が、クロック信号CLKの立ち下がりでレベルHを取り込んでレベルHを出力すると、ExNORゲート122は、レベルH, Lの供給によりレベルLを出力する。このとき、T型フリップフロップTF1は、出力信号102cがレベルL、NORゲート118の出力信号118aがレベルLであることから、ExNORゲート120はレベルHになる。本実施例では、ExNORゲート120の出力タイミングは、図8(d)の場合に比べて促進制御信号HASTEN（10k)がレベルHになるタイミングより早くレベルHになっている。このタイミングに応じてT型フリップフロップTF0の出力信号102a（図10(e)）もレベルHに早くなっている。
【００４３】
これ以後に促進制御信号HASTEN（10k)が供給されることにより、ExNORゲート122には、ともにレベルHが供給されるので、レベルHが促進制御信号HASTEN（10k)のレベルH期間中続く。T型フリップフロップTF0の出力信号102aがレベルLになり、再び促進制御信号HASTEN（10k)がレベルHになることから、先の波形と逆の波形が出力される。このように、ExNORゲート122は、促進制御信号HASTEN（10k)が供給される期間中にT型フリップフロップTF0のQ出力端子からの出力信号102aと同じレベル関係の信号が供給されるように調整している。
【００４４】
上述したようなタイミングが早まったことによるずれは問題なく、図10(f), (g)の波形から明らかなように、図8(f), (g)の場合と同様な出力信号102c, 102dが得られることがわかる。
【００４５】
このようにカウント調整部100におけるクロック信号CLKのキャンセル用にExNORゲート122を用い、第２変形例におけるT型フリップフロップTF0, TF1, TF2の接続と同じにしても促進制御信号HASTENの入力に応じてクロックを１クロック分進ませることができる。たとえば、約264秒に100カウント速めるように促進制御信号HASTEN（10k)を供給すると、周波数調整部10は１日あたり１秒遅れるクロックに対して１秒早める補正を施すことができることは言うまでもない。
〈第４変形例〉
本実施例でカウント調整部100には、図11に示すように、２入力の反転論理和ゲート（NOR）118, 124、２入力論理積（AND)ゲート126, 128、反転ゲート130、２入力の排他的反転論理和ゲート（ExNOR）120が用いられる。NORゲート124には、遅延制御信号DELAY（10h)と促進制御信号HASTEN（10k)が供給され、NORゲート124は演算結果をANDゲート126の一端に出力する。ANDゲート126にはクロック信号CLKが他端に供給され、ANDゲート126はこの演算結果をT型フリップフロップTF0のクロック端子に供給する。
【００４６】
反転ゲート130には、遅延制御信号DELAY（10h)が供給され、反転ゲート130はレベル反転させた信号をANDゲート128の一端に供給する。ANDゲート128は、他端にクロック信号CLKを入力し、これら２入力の論理積結果をT型フリップフロップTF1のクロック端子に供給している。この構成は、最初の実施例において説明した第１のキャンセル手段と同じ構成で、出力供給先がT型フリップフロップTF0でなく、T型フリップフロップTF1のクロック端子である点が異なっている。
【００４７】
NORゲート118およびExNORゲート120ならびにT型フリップフロップTF0, TF1における接続関係は、カウント促進手段として説明した第２変形例の場合と同じである。
【００４８】
次に図12を用いて動作を説明する。図12(a)に示すクロック信号CLKはANDゲート126, 128にそれぞれ供給されている。また、遅延制御信号DELAY（10h)と促進制御信号HASTEN(10k)がそれぞれ、図12(b)と(c)に示すタイミングでNORゲート124に供給される。NORゲート124は、供給されるレベルHをそれぞれレベルLに反転してANDゲート126の一端に供給する。ANDゲート126は、図12(d)に示すレベルLの期間中、クロック信号CLKの立ち下がりをマスクした信号をT型フリップフロップTF0のクロック端子に供給する。この期間以外では、クロック信号CLKがT型フリップフロップTF0に供給される。ANDゲート128は、図12(e)に示すように、遅延制御信号DELAY（10h)に対してクロック信号CLKを１つ分キャンセルしてT型フリップフロップTF1のクロック端子に供給している。
【００４９】
T型フリップフロップTF0は、図12(a)における最初のクロック信号CLKの立ち下がり時に、図12(g)のQ出力（出力信号102a）がレベルHを出力する。これにより、NORゲート118は、レベルLをExNORゲート120の一端に出力する。ExNORゲート120には、T型フリップフロップTF1の出力信号102cがレベルLで帰還入力されるから、レベルHが出力されている。
【００５０】
一方、最初のクロック信号CLKの立ち下がりに応じてANDゲート126, 128の出力も立ち下がる。これに応じてT型フリップフロップTF0は、Qバー出力端子からの出力信号102b（レベルL）を取り込んでレベルLを出力する。このとき、NORゲート118がレベルH、T型フリップフロップTF1がレベルLをそれぞれ、ExNORゲート120に出力する。ExNORゲート120は、この供給によりレベルLを出力する。立ち下がり時に取り込んだレベルHを出力して、T型フリップフロップTF1の出力信号102cがレベルHになる。
【００５１】
クロック信号CLKにおける第２の立ち下がりではT型フリップフロップTF0は、Qバーの出力信号102b（レベルH）を取り込み、レベルHに立ち上がる。T型フリップフロップTF1は供給されるレベルHを取り込み、レベル変化せずにレベルHを出力する。上述した出力信号102bの立ち上がりに応じてNORゲート118がレベルLに変化することにより、ExNORゲート120は、レベルLに変化する。
【００５２】
次のクロック信号CLKにおける第３の立ち下がりでは、ANDゲート126, 128の出力信号126a, 128aが示すように、立ち下がりがマスクされてキャンセルされることから、図12(f)〜(i)までの出力には変化が生じない。これにより、図12(g)に示すように１クロック分がキャンセルされた期間が形成される。
【００５３】
クロック信号CLKにおける第４の立ち下がりでは、T型フリップフロップTF0は、Qバーの出力信号102b（レベルL）を取り込んで図12(g)に示すようにレベルHからレベルLに変化する。一方、ExNORゲート120がこれまでレベルLを出力してきたが、T型フリップフロップTF0のレベルLにともないNORゲート118およびT型フリップフロップTF1からExNORゲート120にレベルHが供給される。ExNORゲート120は、レベルHを出力する。この直後、T型フリップフロップTF1はレベルLを取り込むことにより、T型フリップフロップTF1はレベルLに変化するので、ExNORゲート120はレベルLになり、この結果パルスが生じる。また、T型フリップフロップTF2は、T型フリップフロップTF1から供給される出力信号102cの立ち下がりに応じて出力信号102dを立ち上げる。
【００５４】
促進制御信号HASTEN（10k)がレベルHになると、ExNORゲート120にはともにレベルLが供給されているから、ExNORゲート120はレベルHを出力する。この後、クロック信号CLKにおける第５の立ち下がりでは、ANDゲート128が立ち下がる。このタイミングにおいて、ExNORゲート120はともにレベルLの供給を受けてレベルHを出力する。T型フリップフロップTF1は、このレベルHを取り込み、図12(h)に示すように立ち上がる。ExNORゲート120は、レベルHの出力信号102cの供給によりレベルLになる。このレベルLの期間は、促進制御信号HASTEN（10k)がレベルLになるまで継続される。
【００５５】
この後、クロック信号における第６の立ち下がりに応じてT型フリップフロップTF0の出力信号102b（レベルH)を取り込み、出力する。T型フリップフロップTF1は、出力信号102c（レベルH）を出力するから、ExNOR120は、レベルLに変化する。そして、第７の立ち下がりに応じてT型フリップフロップTF0, TF1, TF2がレベルLに変化する。このとき、T型フリップフロップTF2は、図12(i)が示すように、レベルHの期間を３クロック分に短縮される。これにより、１クロック分、クロックを進ませることができる。
【００５６】
このように構成すると、発振回路12の容量値を変化させることなく、遅延制御信号DELAY（10h)および促進制御信号HASTEN（10k)の両方に対応した周波数補正を施すことができる。
〈第５変形例〉
本実施例でカウント調整部100には、図13に示すように、２入力論理和ゲート132, 134、２入力排他的反転論理和ゲート（ExNOR）120, 136、２入力反転論理和（NOR)ゲート118が用いられる。カウント調整部100は、促進制御信号HASTEN（10k)に対応した第３変形例を遅延制御信号DELAY（10h)にまで拡張した機能を持たせるように構成している。この接続関係について説明すると、図９に示した第３変形例の構成と比較すると、ORゲート132, 134が追加されている点に特徴がある。接続関係に関して簡単に説明すると、ORゲート132には、遅延制御信号DELAY（10h)促進制御信号HASTEN（10k)が入力され、ORゲート132は、論理和演算の結果をExNORゲート136の一端に供給する。ExNORゲート136は、ExNORゲート122に対応するものである。
【００５７】
また、ORゲート134は、NORゲート118とExNORゲート120との間に配設され、ORゲート134の一端にはNORゲート118の出力信号118aが供給され、他端にはクロック信号CLK（10e)が供給されている。ORゲート134は、論理和演算結果の出力信号134aをExNORゲート120に供給している。このように構成しても遅延／促進の周波数補正を施すことができる。
【００５８】
この動作について図14を参照して簡単に説明する。図14(a), (b), (c)にそれぞれ、クロック信号CLK、遅延制御信号DELAY（10h)、促進制御信号HASTEN（10k)を表す。ORゲート132は、遅延制御信号DELAY（10h)と促進制御信号HASTEN（10k)が供給され、これらの信号の論理和結果がExNORゲート136に供給される。すなわち、論理和結果は、たとえば図10(b)に示した出力がExNORゲート136に供給される。
【００５９】
ExNORゲート136における図14(d)の出力信号136aは、この結果、図10(c)と同じタイミング関係に得られる。出力信号136aがT型フリップフロップTF0のデータ入力端子Dに供給される。T型フリップフロップTF0は、遅延制御信号DELAY（10h)や促進制御信号HASTEN（10k)が供給されてレベルHになっているとき、クロック信号CLKの立ち下がりタイミングにおけるT型フリップフロップTF0の出力信号102aがExNORゲート136の出力レベルを維持するように出力する。
【００６０】
カウント調整部100においてNORゲー118は、T型フリップフロップTF0の出力信号102aおよび促進制御信号HASTEN（10k)の供給がともにレベルLのときレベルHをORゲート134に出力する。ORゲート134は、NORゲート118のレベルH期間に供給される促進制御信号HASTEN（10k)のレベルH期間を加えた出力信号134aをExNORゲート120の一端に出力する。ExNORゲート120は、出力信号134aとT型フリップフロップTF1の出力信号102cを入力し、図12(e)に示す波形を出力する。
【００６１】
促進制御信号HASTEN（10k)が供給されることにより、クロック信号CLKにおける第５の立ち下がりタイミングに応じて、T型フリップフロップTF1は、Q出力端子からの出力信号102cをレベルLからレベルHに変化させる。そして、第７の立ち下がりにてT型フリップフロップTF1は、ExNORゲート120のレベルLになっている出力信号120aを取り込んで出力信号102cをレベルLにする。出力信号102cは、T型フリップフロップTF2のクロック端子に供給されている。このとき、T型フリップフロップTF2は、Qバー出力端子からの信号をデータ入力端子Dから取り込んでレベルHからレベルLに出力を変化させる。このように促進制御信号HASTEN（10k)が供給されてから、T型フリップフロップTF2では、３クロック分でレベル変化させるように出力制御され、１クロック分の短縮が行われる。
【００６２】
このように構成すると、発振回路12の容量値を変化させることなく、遅延制御信号DELAY（10h)および促進制御信号HASTEN（10k)の両方に対応した周波数補正を施すことができる。
【００６３】
なお、TBC 10aにおけるクロック分周部102には、T型フリップフロップを用いたリップルキャリーカウンタを例示したが、同期式カウンタを用いても応用することができる。
【００６４】
次にクロック分周制御部10bの構成について図15および図16を用いて説明する。図15に示すクロック分周制御部10bには、図２に示した概略的な構成に加えて温度センサ138が配設されている。温度センサ138は、配設された周囲の温度を測定し、得られた温度データ10qをTBC制御部110に出力する。TBC制御部110は、供給された温度データ10qを用いて温度変化に応じた制御信号10gをTBC 10aに供給する。これにより、クロック分周制御部10bは、TBC 10aのクロック分周部102が出力する発振周波数の分周クロック10fを温度変化に応じて補正することができる。したがって、周波数調整部10はこれまで以上により正確な補正が可能になる。
【００６５】
また、図16に示すクロック分周制御部10bには、図２に示した時刻設定部104を受信機能付時刻設定部104Rにする。受信機能付時刻設定部104Rは、時刻情報を含む電波10Rを受信して自動的に時刻設定を行う。受信機能付時刻設定部104Rにおいて図示しないが、受信機能部では受信にともなって多くの電力が消費されることが知られている。前述したTBC 10aを用いて正確に周波数補正を行うように構成すると、受信回数を減らすことができ、低消費電力化に大きく寄与することができる。図15および図16のクロック分周制御部10bが、前述した各実施例のTBC 10aと組み合わせることができることは言うまでもない。
【００６６】
なお、クロック分周制御部10bの受信機能付時刻設定部104Rは、受信機能を時刻設定部に持たせなくてもよい。クロック分周制御部10bは、時刻設定部104と図示しない時刻受信部とに分けて配設するようにしてもよい。この場合、時刻受信部は時刻設定部104に受信データを供給する。
【００６７】
さらに、図３に示した周波数調整部10において、図示しないが、入力端子10cとTBC 10aの間に周波数補正用コンデンサおよびアナログスイッチを配設するようにしてもよい。周波数補正用コンデンサは、たとえば1pF, 2pF, 4pF, 8pF等のコンデンサを入力端子10c側に並列接続させ、他端側を接地させる。アナログスイッチには、トランスファゲート等のスイッチング素子を用い、入力端子10cと各コンデンサの間にそれぞれ配設される。アナログスイッチは、マイクロコンピュータ等から供給される制御信号に応じてそれぞれオン/オフされる。周波数調整部10は、発振回路12の発振周波数が遅ければ容量を増やすようにアナログスイッチをオンにし、発振周波数が早ければアナログスイッチをオフにするように制御される。これにより、発振回路12には、高価なトリマコンデンサを用いることなく、発振周波数が補正される。
【００６８】
【発明の効果】
このように本発明の周波数補正回路によれば、補正制御手段内の時刻生成手段にて時間設定手段から供給される第１の基準時刻にクロック分周手段からの時間を加えて生成時刻を演算生成し、時刻比較手段にて生成時刻と第２の基準時刻との比較を行い、この比較結果に応じてカウント制御手段によりカウント調整手段を制御して、タイミングを調整してクロック信号に含まれる誤差をキャンセルするように動作させてクロック分周手段から所望の周波数を出力させ、周波数を補正することができる。これにより、発振回路に高価なトリマコンデサを用いず、簡単な回路の追加で済むので、コストを抑えることができる。
【図面の簡単な説明】
【図１】本発明の周波数補正回路を適用した周波数調整部におけるTBCの構成を示す回路図である。
【図２】本発明の周波数補正回路を適用した周波数調整部におけるクロック分周制御部の概略的な構成を示すブロック図である。
【図３】本発明の周波数補正回路を適用した周波数調整部の概略的な構成を示すブロック図である。
【図４】図１に示したTBCの動作を説明するタイミングチャートである。
【図５】図１のTBCにおける第１変形例の構成を示す回路図である。
【図６】図５に示したTBCの動作を説明するタイミングチャートである。
【図７】図１のTBCにおける第２変形例の構成を示す回路図である。
【図８】図７に示したTBCの動作を説明するタイミングチャートである。
【図９】図１のTBCにおける第３変形例の構成を示す回路図である。
【図１０】図９に示したTBCの動作を説明するタイミングチャートである。
【図１１】図１のTBCにおける第４変形例の構成を示す回路図である。
【図１２】図11に示したTBCの動作を説明するタイミングチャートである。
【図１３】図１のTBCにおける第５変形例の構成を示す回路図である。
【図１４】図13に示したTBCの動作を説明するタイミングチャートである。
【図１５】図２のクロック分周制御部に対して追加する温度センサを配設したブロック図である。
【図１６】図２のクロック分周制御部に受信機能付時刻設定部を配設したブロック図である。
【符号の説明】
10 周波数調整部
10a TBC
10b クロック分周制御部
12 発振回路
100 カウント調整部
102 クロック分周部
104 時刻設定部
106 時刻算出部
108 時刻比較部
110 TBC制御部
Claims (16)
- 基準となるクロック信号として発振信号を生成する発振素子と、該発振素子の一端側と他端側にそれぞれ一端側が接続され、ともに他端側が接地された第１および第２の容量素子とを用いた発振回路に対して発振する周波数のずれを補正する周波数補正回路において、該周波数補正回路は、
前記クロック信号を分周し、該分周された出力を次のクロックとして供給された分周手段を複数縦接続させて前記クロック信号を所望の周波数に分周するクロック分周手段と、
該クロック分周手段に対して制御を施す補正制御手段とを含み、
さらに、前記クロック分周手段は、前記クロック信号により行われるカウントのタイミングを調整して前記クロック信号が有する誤差をキャンセルするカウント調整手段を含み、
前記補正制御手段は、第１および第２の基準時刻の設定および前記クロック分周手段の初期化を制御する時間設定手段と、
該時間設定手段から供給される第１の基準時刻に前記クロック分周手段からの時間を加えた生成時刻を演算生成する時刻生成手段と、
前記生成時刻と第２の基準時刻とを比較する時刻比較手段と、
該時刻比較手段による比較結果に応じて少なくとも、前記カウントの遅延制御信号および促進制御信号のいずれか一方を前記カウント調整手段に供給するカウント制御手段とを含むことを特徴とする周波数補正回路。 - 請求項１に記載の回路において、前記補正制御手段は、配設された装置環境の温度を測定し、前記カウント制御手段に前記比較結果とともに供給されることを特徴とする周波数補正回路。
- 請求項１または２に記載の回路において、前記補正制御手段は、第１および第２の基準時刻を受信する機能を前記時刻設定手段に備えることを特徴とする周波数補正回路。
- 請求項１、２または３に記載の回路において、前記カウント調整手段は、前記クロック信号を供給するとともに、前記カウントの遅延制御信号と前記クロック信号とに応じて前記分周手段の初段に供給されるクロック信号を所定の期間にわたってキャンセルさせる第１のキャンセル手段を含むことを特徴とする周波数補正回路。
- 請求項４に記載の回路において、第１のキャンセル手段は、前記カウントの遅延制御信号に対して該信号レベルを反転させる第１の反転手段と、
第１の反転手段の出力と前記クロック信号との論理積演算を行う第１の論理積手段とを含み、
第１の論理積手段は、該論理積演算結果を初段の前記分周手段に対するクロックとして供給することを特徴とする周波数補正回路。 - 請求項１、２または３に記載の回路において、前記カウント調整手段は、前記カウントの遅延制御信号と前記分周手段の初段から帰還させた出力信号とを用いて前記初段の分周手段への入力信号を所定の期間にわたってキャンセルさせる第２のキャンセル手段を含むことを特徴とする周波数補正回路。
- 請求項６に記載の回路において、第２のキャンセル手段は、前記カウントの遅延制御信号と前記分周手段の初段から帰還させた出力信号との排他的な論理和の反転演算を行う第１の論理演算手段を含み、
第１の論理演算手段は、前記初段の分周手段の入力信号として出力することを特徴とする周波数補正回路。 - 請求項１、２または３に記載の回路において、前記カウント調整手段は、前記クロック信号を供給するとともに、前記カウントの促進制御信号と前記クロックとにより前記分周手段の初段に供給されるクロック信号を所定の期間にわたってキャンセルさせる第３のキャンセル手段と、
前記カウントの促進制御信号、前記分周手段の初段からの出力信号および前記分周手段の第２段目からの帰還出力を用いて第３段目の分周手段に供給される入力信号を所定の期間にわたってカウントする位相を進めるカウント促進手段を含むことを特徴とする周波数補正回路。 - 請求項８に記載の回路において、第３のキャンセル手段は、前記カウントの促進制御信号に対して該信号レベルを反転させる第２の反転手段と、
第２の反転手段の出力と前記クロック信号との論理積演算を行い、前記初段の分周手段に出力する第２の論理積手段とを含み、
前記カウント促進手段は、前記カウントの促進制御信号と前記初段の分周手段からの出力信号との論理和に対して反転演算を行う第１の反転論理和手段と、
第１の反転論理和手段の出力信号と前記分周手段の２段目から帰還される出力信号との排他的な論理和の反転演算を行い、前記２段目の分周手段における入力信号として出力する第２の論理演算手段とを含み、
前記２段目の分周手段は、前記クロック信号をクロックに用い、該分周手段の出力信号を次段の分周手段におけるクロックにすることを特徴とする周波数補正回路。 - 請求項１、２または３に記載の回路において、前記カウント調整手段は、前記カウントの促進制御信号と前記分周手段の初段から帰還させた入力信号とを用いて所定の期間にわたって前記初段の分周手段における出力信号と同じレベルを供給させるレベル供給手段と、
前記カウントの促進制御信号、前記分周手段の初段からの出力信号および前記分周手段の第２段目からの帰還出力を用いて第３段目の分周手段に供給される入力信号を所定の期間にわたってカウントする位相を進めるカウント促進手段を含むことを特徴とする周波数補正回路。 - 請求項10に記載の回路において、前記レベル供給手段は、前記カウントの促進制御信号と前記初段の分周手段からの帰還入力に対して排他的な論理和の反転演算を行い、前記初段の分周手段における入力信号として出力する第３の論理演算手段を用い、
前記カウント促進手段は、前記カウントの促進制御信号と前記初段の分周手段からの出力信号との論理和に対して反転演算を行う第１の反転論理和手段と、
第１の反転論理和手段の出力信号と前記分周手段の２段目から帰還される出力信号との排他的な論理和の反転演算を行い、前記２段目の分周手段における入力信号として出力する第２の論理演算手段とを含み、
前記２段目の分周手段は、前記クロック信号をクロックに用い、該分周手段の出力信号を次段の分周手段におけるクロックにすることを特徴とする周波数補正回路。 - 請求項１、２または３に記載の回路において、前記カウント調整手段は、前記分周手段の初段に対して供給される前記クロック信号が前記カウントの遅延制御信号および促進制御信号の供給に応じてマスクされるクロックマスク手段と、
前記分周手段の第２段目に対してカウントの促進制御信号、前記分周手段の初段からの出力信号および前記分周手段の第２段目からの帰還出力を用いて第３段目の分周手段に供給される入力信号を所定の期間にわたってカウントする位相を進めるカウント促進手段と、
前記遅延制御信号の入力に応じて前記分周手段の第２段目に対して前記クロック信号を供給するとともに、該クロック信号を所定の期間にわたってキャンセルする第４のキャンセル手段とを含むことを特徴とする周波数補正回路。 - 請求項12に記載の回路において、前記クロックマスク手段は、前記カウントの遅延制御信号と前記促進制御信号との論理和演算を反転させる第２の反転論理和手段と、
第２の反転論理和手段の出力と前記クロック信号との論理積演算を行う第３の論理積手段とを含み、
前記カウント促進手段は、前記カウントの促進制御信号と前記初段の分周手段からの出力信号との論理和に対して反転演算を行う第１の反転論理和手段と、
第１の反転論理和手段の出力信号と前記分周手段の２段目から帰還される出力信号との排他的な論理和の反転演算を行い、前記２段目の分周手段における入力信号として出力する第２の論理演算手段とを含み、
第４のキャンセル手段は、前記カウントの遅延制御信号に対して該信号レベルを反転させる第３の反転手段と、
第３の反転手段の出力と前記クロック信号との論理積演算を行う第３の論理積手段とを含み、
第３の論理積手段は、該論理積演算結果を初段の前記分周手段に対するクロックとして供給することを特徴とする周波数補正回路。 - 請求項１、２、または３に記載の回路において、前記カウント調整手段は、前記分周手段の初段に対して供給される前記クロック信号が前記カウントの遅延制御信号および前記促進制御信号のいずれかの期間中にマスクされるクロックマスク手段と、
前記分周手段の第２段目に対して前記カウントの遅延制御信号および前記促進制御信号のいずれの信号が供給されたかに応じてカウントの開始を早めた入力信号と前記カウントを遅らせた入力信号とのいずれかが供給されるカウント促進／遅延手段とを含み、
前記分周手段の初段および第２段目は、前記クロック信号をクロックに用いることを特徴とする周波数補正回路。 - 請求項14に記載の回路において、前記クロックマスク手段は、前記カウントの遅延制御信号と前記促進制御信号との論理和演算を行わせる第１の論理和手段と、
第１の論理和手段の出力と前記分周手段の初段からの帰還出力との排他的な論理和の反転演算を行い、前記初段の分周手段における入力信号として出力する第４の論理演算手段とを含むことを特徴とする周波数補正回路。 - 請求項15に記載の回路において、前記カウント促進／遅延手段は、前記カウンタの促進制御信号と前記分周手段の初段出力との論理和の反転演算を行う第２の反転論理和手段と、
第２の反転論理和手段の出力と前記カウンタの遅延制御信号との論理和演算を行う第２の論理和手段と、
第２の論理和手段の出力と前記分周手段の第２段目からの帰還出力との排他的な論理和の反転演算を行い、前記２段目の分周手段における入力信号として出力する第５の論理演算手段とを含むことを特徴とする周波数補正回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002211027A JP3930773B2 (ja) | 2002-07-19 | 2002-07-19 | 周波数補正回路 |
| US10/369,537 US6747374B2 (en) | 2002-07-19 | 2003-02-21 | Circuit for correcting deviation in oscillating frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002211027A JP3930773B2 (ja) | 2002-07-19 | 2002-07-19 | 周波数補正回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004056464A JP2004056464A (ja) | 2004-02-19 |
| JP2004056464A5 JP2004056464A5 (ja) | 2005-10-27 |
| JP3930773B2 true JP3930773B2 (ja) | 2007-06-13 |
Family
ID=30437578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002211027A Expired - Fee Related JP3930773B2 (ja) | 2002-07-19 | 2002-07-19 | 周波数補正回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6747374B2 (ja) |
| JP (1) | JP3930773B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10140618A1 (de) * | 2001-08-18 | 2003-03-06 | Bosch Gmbh Robert | Verfahren zur Korrektur einer Oszillatorfrequenz |
| US7395286B1 (en) * | 2004-01-05 | 2008-07-01 | National Semiconductor Corporation | Method for generating non-overlapping N-phases of divide-by-N clocks with precise 1/N duty ratio using a shift register |
| US8831064B1 (en) * | 2007-06-13 | 2014-09-09 | Xilinx, Inc. | Method of and circuit for generating a spread spectrum clock signal |
| TWM323062U (en) * | 2007-06-20 | 2007-12-01 | Princeton Technology Corp | Correcting apparatus and clock device using the same |
| US8618974B2 (en) | 2010-12-20 | 2013-12-31 | Samsung Electronics Co., Ltd. | Counter circuits, analog to digital converters, image sensors and digital imaging systems including the same |
| US9128496B2 (en) * | 2011-10-26 | 2015-09-08 | The United States Of America As Represented By Secretary Of The Navy | Auto-ranging for time domain extraction of perturbations to sinusoidal oscillation |
| CN103116385B (zh) * | 2013-03-01 | 2015-11-25 | 华为技术有限公司 | 校正电路及实时时钟电路 |
| US9735787B2 (en) * | 2015-03-18 | 2017-08-15 | Analog Devices, Inc. | Frequency synthesizer with dynamic phase and pulse-width control |
| JP6828482B2 (ja) * | 2017-02-08 | 2021-02-10 | オムロン株式会社 | 制御システム、およびパルス出力装置 |
| US10732700B2 (en) * | 2017-12-27 | 2020-08-04 | Eta Compute, Inc. | Self-timed clocked processor architecture |
| US10824764B2 (en) * | 2018-06-27 | 2020-11-03 | Intel Corporation | Apparatus for autonomous security and functional safety of clock and voltages |
| WO2021060784A1 (ko) * | 2019-09-24 | 2021-04-01 | 김영범 | 관측오차 입력에 의한 시계 정확도 향상 시스템 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH599609B5 (ja) * | 1976-04-23 | 1978-05-31 | Ebauches Sa | |
| CH643106B (fr) * | 1980-11-26 | Suisse Horlogerie | Garde-temps comprenant une chaine de diviseurs au rapport de division ajustable. | |
| JPH05152938A (ja) | 1991-11-27 | 1993-06-18 | Nec Yamagata Ltd | カウンタ回路 |
| JP2927236B2 (ja) | 1996-05-23 | 1999-07-28 | 日本電気株式会社 | 誤差自動修正機能付き時計ユニット |
| US6249155B1 (en) * | 1997-01-21 | 2001-06-19 | The Connor Winfield Corporation | Frequency correction circuit for a periodic source such as a crystal oscillator |
| JPH11183660A (ja) | 1997-12-18 | 1999-07-09 | Rohm Co Ltd | 時計内蔵携帯式情報処理装置 |
-
2002
- 2002-07-19 JP JP2002211027A patent/JP3930773B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-21 US US10/369,537 patent/US6747374B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6747374B2 (en) | 2004-06-08 |
| US20040012415A1 (en) | 2004-01-22 |
| JP2004056464A (ja) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3930773B2 (ja) | 周波数補正回路 | |
| KR101651263B1 (ko) | 내부 발진기의 외부 기준 주파수로의 자동 동기화 | |
| JP3691310B2 (ja) | 周波数測定回路 | |
| JP5659855B2 (ja) | 較正方法及び較正装置 | |
| JP2624176B2 (ja) | 電子時計及び時刻補正方法 | |
| US9134752B2 (en) | Time measurement device, micro-controller and method of measuring time | |
| US9035705B2 (en) | Low-power oscillator | |
| JP2007094931A (ja) | 補正クロック発生回路及びそれを備えるｕｓｂデバイス | |
| JP2006309479A (ja) | クロック補正回路及びクロック補正方法並びにマイクロコントローラ | |
| JP5114218B2 (ja) | 周波数補正回路及びこれを用いた時計装置 | |
| JP2000174615A (ja) | 集積回路の内部クロック周波数を自動補正する方法と装置 | |
| US20150116015A1 (en) | Clock generating device, electronic apparatus, moving object, clock generating method | |
| JPH04233016A (ja) | 時間基準装置および同期方法 | |
| JP2004072289A (ja) | 周波数調整回路 | |
| JP2002228778A (ja) | リアルタイムクロック及び計時回路 | |
| CN111865306B (zh) | 一种实时时钟时基分频器及实时时钟调校方法 | |
| US4730286A (en) | Circuit and method for correcting the rate of an electronic timepiece | |
| JP3281757B2 (ja) | 電子時計に於ける発振誤差の自動補正装置 | |
| JP6274638B2 (ja) | 周波数調整回路および周波数調整方法 | |
| JP4940726B2 (ja) | クロック遅延補正回路 | |
| JPH066211A (ja) | 基準発振器およびその制御方法 | |
| JPS6227912Y2 (ja) | ||
| JPH10325888A (ja) | リアルタイムクロック及び時間補正方法 | |
| JP2008224481A (ja) | 電子機器用回路 | |
| JPS5841379A (ja) | 温度補償付電子時計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050706 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |