JP3923728B2 - 画像読み書き一体ヘッドおよびこれを備えた画像処理装置 - Google Patents
画像読み書き一体ヘッドおよびこれを備えた画像処理装置 Download PDFInfo
- Publication number
- JP3923728B2 JP3923728B2 JP2000563058A JP2000563058A JP3923728B2 JP 3923728 B2 JP3923728 B2 JP 3923728B2 JP 2000563058 A JP2000563058 A JP 2000563058A JP 2000563058 A JP2000563058 A JP 2000563058A JP 3923728 B2 JP3923728 B2 JP 3923728B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit
- image
- writing
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/02418—Details of scanning heads ; Means for illuminating the original for picture information pick up and reproduction
- H04N1/02427—Details of scanning heads ; Means for illuminating the original for picture information pick up and reproduction in different planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/02418—Details of scanning heads ; Means for illuminating the original for picture information pick up and reproduction
- H04N1/02463—Details of scanning heads ; Means for illuminating the original for picture information pick up and reproduction using heads mounted on the same support or substrate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
- H04N1/03—Details of scanning heads ; Means for illuminating the original for picture information pick-up with photodetectors arranged in a substantially linear array
- H04N1/031—Details of scanning heads ; Means for illuminating the original for picture information pick-up with photodetectors arranged in a substantially linear array the photodetectors having a one-to-one and optically positive correspondence with the scanned picture elements, e.g. linear contact sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/0461—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa part of the apparatus being used in common for reading and reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
Description
【０００１】
【技術分野】
本発明は、画像の読み取り機能とプリント機能とを併せ持つ画像読み書き一体ヘッドおよびこれを備えた画像処理装置に関する。
【０００２】
【背景技術】
画像処理装置の具体例としては、ファクシミリ装置がある。このファクシミリ装置は、画像の読み取り機能とプリント機能とを併せもつ必要があるとともに、可能な限り小型に製作されることが望まれる。
【０００３】
そこで、従来においては、図１６に示すような画像読み書き一体ヘッドＹがある。この画像読み書き一体ヘッドＹは、透明カバー１９を上面部に装着したケース１を有している。このケース１の内部には、透明カバー１９の表面上に設定される読み取りラインＬを照明するための光源３およびレンズ５が設けられている。ケース１の底面部には、基板４が組付けられている。この基板４の表面４０および裏面４１には、複数の受光素子２０を有する複数のセンサＩＣチップ２および複数の発熱素子６０がそれぞれこの基板４の長手方向に列状に並べられて搭載されている。また、複数の発熱素子６０の駆動制御を行なうための書き込み駆動回路を構成する複数の駆動ＩＣチップ６も、基板４の裏面４１に搭載されている。
【０００４】
図１７に示すように、基板４には、図示していない外部機器との電気配線接続用の２つのコネクタ８Ａ，８Ｂが取り付けられている。コネクタ８Ａは、基板４の表面４０に形成された配線パターン（図示略）を介して複数のセンサＩＣチップ２と導通している。コネクタ８Ｂは、基板４の裏面４１に形成された配線パターン（図示略）を介して複数の発熱素子６０および複数の駆動ＩＣチップ６と導通している。
【０００５】
このような構造を有する画像読み書き一体ヘッドＹにおいては、図１６に表れているように、原稿Ｄが透明カバー１９の表面に密着するようにしてプラテンローラＰ1 により搬送される。この搬送過程において、原稿Ｄの表面が光源３によって照明される。すると、原稿Ｄの表面によって反射された光はレンズ５によって集束され、原稿Ｄの画像が各受光素子２０上に結像し、各受光素子２０からは読み取り画像データが１ライン分ずつ出力される。この出力信号は、コネクタ８Ａを介して外部に取り出される。一方、感熱タイプの記録紙Ｋは、各発熱素子６０に密着するようにしてプラテンローラＰ2 により搬送される。この搬送過程において、複数の駆動ＩＣチップ６によって構成された書き込み駆動回路は、コネクタ８Ｂを介して外部から送信されてきたデータに基づき複数の発熱素子６０を選択的に発熱駆動させる。これにより、記録紙Ｋには画像が１ライン分ずつプリントされる。上記した画像読み書き一体ヘッドＹを用いれば、読み取りヘッドとプリントヘッドとを別々に用いる場合よりもファクシミリ装置全体を薄型にすることが可能である。
【０００６】
しかしながら、上記従来技術の画像読み書き一体ヘッドＹにおいては、次のような問題点があった。
【０００７】
第１に、２つのプラテンローラＰ1 ，Ｐ2 は、画像読み書き一体ヘッドＹの全体を挟むように配置される。このため、プラテンローラＰ1 ，Ｐ2 および画像読み書き一体ヘッドＹの全体が、画像読み書き一体ヘッドＹの厚み方向に嵩張る。したがって、画像処理装置全体の厚みが依然として大きい。
【０００８】
第２に、画像読み書き一体ヘッドＹを製作する場合には、基板４の表面４０に複数のセンサＩＣチップ２を搭載させた後に、基板４を表裏反転させてから基板４の裏面４１に複数の発熱素子６０や複数の駆動ＩＣチップ６を搭載させる必要がある。また、それらに関連する配線パターンについても、基板４の表面４０と裏面４１とのそれぞれに設ける必要がある。したがって、画像読み書き一体ヘッドＹの生産性が悪い。
【０００９】
第３に、基板４に２つのコネクタ８Ａ，８Ｂを取り付けているために、コネクタの数が多い。このため、画像読み書き一体ヘッドＹの生産性が一層悪い。
【００１０】
【発明の開示】
本発明の目的は、上記問題点を解消または軽減することができる画像読み書き一体ヘッドおよび画像処理装置を提供することにある。
【００１１】
本発明の第１の側面により提供される画像読み書き一体ヘッドは、列状に配された複数の受光素子を備えた読み取り回路が設けられ、かつ上記複数の受光素子の列の方向を長手軸として延びるとともに、この長手軸と直交する方向の幅をもつ基板と、上記複数の受光素子を囲むようにして、上記基板上にその幅方向一方側の側縁部を外部に露出させつつ組み付けられたケースと、上記基板に対して間隔を隔てて対向するように上記ケースに装着され、原稿が接触搬送される透明カバーと、上記ケース内に配置され、上記原稿を照明するための光源と、上記ケース内に配置され、上記光源によって照明された原稿の画像を上記複数の受光素子上に結像させるための複数のレンズと、上記複数の受光素子と同方向の列状に配され、上記基板における上記幅方向一方側の側縁部上に搭載された複数の印字用素子と、上記基板に設けられ、かつ上記複数の印字用素子の駆動を制御するための書き込み駆動回路と、を有している、画像読み書き一体ヘッドであって、上記読み取り回路、上記複数の印字用素子および上記書き込み駆動回路は、上記基板の同一表面に設けられており、かつ、上記基板には、上記読み取り回路、上記複数の印字用素子および上記書き込み駆動回路のそれぞれと導通する外部機器との電気配線接続用の１つのコネクタが取り付けられていることを特徴としている。
【００１２】
このような構成の画像読み書き一体ヘッドにおいては、次のような効果が得られる。
【００１３】
第１に、原稿搬送用および記録紙搬送用の２つのプラテンローラについては、画像読み書き一体ヘッドの基板の同一表面に設けられている複数の受光素子や複数の印字用素子に対して間接的にまたは直接的に対向するように配置することができる。このため、上記従来技術とは異なり、画像読み書き一体ヘッドの全体を挟むように２つのプラテンローラを配置する必要はなく、２つのプラテンローラが画像読み書き一体ヘッドの厚み方向に大きく嵩張らないようにして、画像処理装置全体の薄型化を図ることができる。
【００１４】
第２に、画像読み書き一体ヘッドを製造するときには、読み取り回路、複数の印字用素子、書き込み駆動回路およびこれらに関連する配線パターンを、基板の同一表面に設ければよいために、基板の表裏を反転させながらそれらを設ける必要はない。したがって、画像読み書き一体ヘッドの生産性、およびこの画像読み書き一体ヘッドを備えた画像処理装置の生産性を従来技術よりも高めることができる。
【００１５】
第３に、コネクタの数を１つにし、従来技術よりもコネクタの数を少なくすることができる。このため、画像読み書き一体ヘッドおよび画像処理装置の生産性を一層高めることができる。また、コネクタの数を少なくできれば、画像読み書き一体ヘッドを外部機器と配線接続する作業がそれだけ容易となる。
【００１７】
第４に、複数の受光素子をケースによって適切に囲みつつ、このケースの側方に記録紙搬送用のプラテンローラをスペース効率良く配置することができる。
【００１８】
本発明の他の好ましい実施の形態においては、上記基板は、その長手方向に延び、かつ幅方向両側に位置する第１側縁部と第２側縁部とを有しており、上記複数の印字用素子は上記第１側縁部上に搭載されているとともに、上記コネクタは上記第２側縁部に取り付けられている。
【００１９】
このような構成においては、基板の第１側縁部またはその近傍に設けられている複数の印字用素子に記録紙を対向させて搬送させるときに、コネクタが上記記録紙の搬送の邪魔にならないようにすることができる。
【００２０】
本発明の他の好ましい実施の形態においては、上記コネクタは、上記第２側縁部における長手方向中央部に取り付けられているとともに、上記基板の上記表面には、上記複数の印字用素子を挟むようにして上記基板の長手方向に延びる直線部をそれぞれ有し、かつ上記複数の印字用素子に駆動電力を供給可能に構成されたコモン電極配線およびコモングランド配線が設けられており、上記コモン電極配線および上記コモングランド配線の一方の直線部は、その長手方向両端部が上記コネクタに繋がっているとともに、上記コモン電極配線および上記コモングランド配線の他方の直線部は、その長手方向中央部が上記コネクタに繋がっている。
【００２１】
このような構成によれば、外部からコネクタに供給した駆動電力を、コモン電極配線およびコモングランド配線を介して複数の印字用素子に供給させる場合に、各印字用素子に流れる電流の大きさを均一にすることが可能となる。すなわち、基板の長手方向端部近傍に位置する印字用素子と、基板の長手方向中央部に位置する印字用素子とを比較すると、たとえば前者は後者よりもコモン電極配線を経由してのコネクタからの距離は近い。しかし、この場合、前者は後者よりもコモングランド配線を経由してのコネクタからの距離は遠くなる。したがって、コモン電極配線およびコモングランド配線のそれぞれの電気抵抗に起因して電圧降下を生じても、複数の印字用素子の各所に流れる電流の大きさを同一または略同一に揃えることができるのである。その結果、プリント画像のムラを少なくすることが可能となる。
【００２２】
本発明の他の好ましい実施の形態においては、上記基板の上記表面には、上記読み取り回路のグランド配線と、上記書き込み駆動回路のグランド配線とが別々に設けられている。
【００２３】
このような構成によれば、読み取り回路において処理される各種の信号がそのグランド配線を経由して書き込み駆動回路にノイズとして入力しないようにすることができる。また同様に、書き込み駆動回路において処理される各種の信号がそのグランド配線を経由して読み取り回路にノイズとして入力しないようにすることができる。したがって、読み取り画像の質やプリント画像の質を高めることができる。
【００２４】
本発明の他の好ましい実施の形態においては、上記読み取り回路は、その構成単位としての集積回路が造り込まれている複数のセンサＩＣチップにより構成されているとともに、上記書き込み駆動回路は、その構成単位としての集積回路が造り込まれている複数の駆動ＩＣチップにより構成されている。
【００２５】
このような構成によれば、複数のセンサＩＣチップおよび複数の駆動ＩＣチップを利用することにより、読み取り回路および書き込み駆動回路を容易に作製することができる。
【００２６】
本発明の他の好ましい実施の形態においては、上記読み取り回路および上記書き込み駆動回路は、それらの構成単位としての集積回路をワンチップ化して造り込んだ複数のＩＣチップにより構成されている。
【００２７】
このような構成によれば、読み取り回路と書き込み駆動回路とを構成するために使用されるＩＣチップの総数を少なくすることができるために、画像読み書き一体ヘッドの生産性を一層高めることができる。
【００２８】
本発明の他の好ましい実施の形態においては、上記各ＩＣチップは、一定方向に延びる第１側縁部と第２側縁部とを有する長矩形状を有しており、かつ上記第１側縁部の表面には、上記複数の受光素子が列状に並べられて設けられているとともに、上記第２側縁部の表面には、上記印字用素子との接続がなされる複数の電極用パッドが並べられている。
【００２９】
このような構成によれば、複数のＩＣチップを列状に並べるときに、複数の受光素子と複数の電極用パッドとが互いに交錯しないように整然と並べることができる。したがって、原稿のライン上の領域から反射してきた光を複数の受光素子によって適切に受光させることができるとともに、複数の電極用パッドを複数の印字用素子に接続することも適切に行なうことができる。
【００３０】
本発明の他の好ましい実施の形態においては、上記複数の電極用パッドは、上記複数の受光素子の列よりも短い列に配列されており、かつ上記第２側縁部の長手方向両端部には、信号の入出力がなされる複数の信号用パッドが上記複数の電極用パッドを挟むようにして設けられている。
【００３１】
このような構成によれば、複数の受光素子の配列を乱すようなことなく、複数の信号用パッドをＩＣチップにスペース効率良く設けることができる。
【００３２】
本発明の他の好ましい実施の形態においては、上記第２側縁部には、複数のグランド接続用パッドがさらに設けられている。
【００３３】
このような構成によれば、複数のＩＣチップのそれぞれに設けられているグランド接続用パッドをグランド接続し、１個のＩＣチップの内部の複数個所においてグランド接続を行なうことにより、複数の印字用素子の各所のグランドレベルを安定させることが可能となる。
【００３４】
本発明の他の好ましい実施の形態においては、上記各印字用素子は、発熱素子である。
【００３５】
このような構成によれば、発熱素子を発熱させることにより、感熱記録方式または熱転写記録方式のプリント処理を行なうことができる。
【００３６】
本発明の他の好ましい実施の形態においては、上記光源は、上記基板の上記表面上に配置されている。
【００３７】
このような構成によれば、画像読み書き一体ヘッドに光源を組み込む作業も容易化され、画像読み書き一体ヘッドの生産性を一層高めることができる。
【００３８】
本発明の他の好ましい実施の形態においては、上記光源は、上記コネクタに導通している。
【００３９】
このような構成によれば、光源への電力供給についても、上記コネクタを用いて行なうことが可能となり、光源専用のコネクタを用いる必要がなくなるため、画像読み書き一体ヘッドの生産性をさらに高めることができる。
【００４０】
本発明の第２の側面によって提供される画像処理装置は、画像読み書き一体ヘッドを具備しており、かつ、この画像読み書き一体ヘッドは、列状に配された複数の受光素子を備えた読み取り回路が設けられ、かつ上記複数の受光素子の列の方向を長手軸として延びるとともに、この長手軸と直交する方向の幅をもつ基板と、上記複数の受光素子を囲むようにして、上記基板上にその幅方向一方側の側縁部を外部に露出させつつ組み付けられたケースと、上記基板に対して間隔を隔てて対向するように上記ケースに装着され、原稿が接触搬送される透明カバーと、上記ケース内に配置され、上記原稿を照明するための光源と、上記ケース内に配置され、上記光源によって照明された原稿の画像を上記複数の受光素子上に結像させるための複数のレンズと、上記複数の受光素子と同方向の列状に配され、上記基板における上記幅方向一方側の側縁部上に搭載された複数の印字用素子と、上記基板に設けられ、かつ上記複数の印字用素子の駆動制御を行なうための書き込み駆動回路と、を有している、画像処理装置であって、上記読み取り回路、上記複数の印字用素子および上記書き込み駆動回路は、上記基板の同一表面上に設けられており、かつ、上記基板には、上記読み取り回路、上記複数の印字用素子および上記書き込み駆動回路のそれぞれと導通する外部機器との電気配線接続用の１つのコネクタが取り付けられていることを特徴としている。
【００４１】
このような構成を有する画像処理装置においては、本発明の第１の側面によって提供される画像読み書き一体ヘッドにおいて得られるのと同様な効果が得られる。
【００４２】
本発明のその他の特徴および利点は、図面を参照して以下に行う詳細な説明から、より明らかとなろう。
【００４３】
【発明を実施するための最良の形態】
以下、本発明の実施の形態について、図面を参照しつつ説明する。
【００４４】
図１〜図１０は、本発明に係る画像読み書き一体ヘッドの第１の実施形態を示している。これらの図において、上記従来技術と同一または類似の要素には、上記従来技術と同一の符号を付してある。
【００４５】
図２によく表れているように、本実施形態の画像読み書き一体ヘッドＸは、ケース１、透明カバー１９、レンズアレイ５、基板４、読み取り回路を構成する複数のセンサＩＣチップ２、複数の光源３、複数の発熱素子６０、書き込み駆動回路を構成する複数の駆動ＩＣチップ６およびコネクタ８を具備して構成されている。
【００４６】
基板４は、たとえばセラミック製であり、長矩形状である。この基板４の表面（上面）４０には、複数のセンサＩＣチップ２、複数の光源３、複数の発熱素子６０および複数の駆動ＩＣチップ６のそれぞれが搭載されている。
【００４７】
ケース１は、たとえば合成樹脂製であり、一定方向に延びた形態を有している。このケース１には、上部ならびに下部が開口した空間部１２、この空間部１２に繋がった溝１６、この溝１６に繋がった凹部１１、およびこの凹部１１の隣に位置する凹部１１ａのそれぞれがこのケース１の長手方向に延びて形成されている。図１によく表れているように、このケース１は、複数の光源３、複数のセンサＩＣチップ２、および複数の駆動ＩＣチップ６を囲むようにして、基板４の表面４０上に組み付けられている。
【００４８】
基板４の長手方向に延びる第１側縁部４２およびその近傍は、ケース１の側方にはみ出しており、このはみ出し部分の表面に複数の発熱素子６０が設けられている。ケース１は、上記はみ出し部分を規定するようにして基板４から立ち上がった側面１ａを有しており、この側面１ａは基板４から立ち上がるに連れて上記はみ出し部分から遠ざかるように傾斜している。このような構成によれば、図１によく表れているように、プラテンローラＰ2 を上記はみ出し部分に対向させて配置させた場合に、プラテンローラＰ2 と側面１ａとの干渉を回避しつつ、プラテンローラＰ2 とケース１とを互いに接近させることが可能である。ただし、本発明はこれに限定されず、側面１ａを非傾斜状にしてもかまわない。
【００４９】
透明カバー１９は、原稿をガイドするためのものであり、合成樹脂製またはガラス製の板体からなる。この透明カバー１９は、ケース１の上面の凹部１０に嵌入されることにより、基板４の表面４０（上面）に間隔を隔てて対向するようにケース１に装着されている。本実施形態においては、透明カバー１９が傾斜している。このような構成によれば、透明カバー１９に対向するプラテンローラＰ1 を基板４に接近させつつ、２つのプラテンローラＰ1 ，Ｐ2 の間の距離を確保するのに有利となる。ただし、本発明はこれに限定されず、透明カバー１９を基板４と平行に設けてもかまわない。
【００５０】
レンズアレイ５は、一定方向に延びるブロック状のレンズホルダ５０に複数のセルフォックレンズ５１を列状に並べて保持させたものである。このレンズアレイ５は、ケース１の溝１６に嵌入されていることにより、透明カバー１９に対向している。透明カバー１９の表面のうち、レンズアレイ５と対向する領域が読み取りラインＬである。各セルフォックレンズ５１は、原稿Ｄの正立等倍像を各受光素子２０上に結像させることが可能である。ただし、本発明はこれに限定されず、たとえば凸レンズを用いることもできる。
【００５１】
複数の光源３は、たとえばＬＥＤチップを用いて構成されており、基板４の長手方向に適当な間隔で列状に配列されている。これら複数の光源３は、ケース１の空間部１２の底部に位置している。このため、複数の光源３から発せられた光は、空間部１２内を読み取りラインＬに向けて進行するようになっている。
【００５２】
複数のセンサＩＣチップ２は、複数の受光素子２０を備えた集積回路が造り込まれた半導体チップであり、基板４の長手方向に繋がって並んだ列状とされている。複数のセンサＩＣチップ２は、ケース１の凹部１１内に配されており、レンズアレイ５を通過してきた光を各受光素子２０が受光できるようになっている。図３および図４に符号Ｌ1 で示した長さが、１個のセンサＩＣチップ２に相当する長さである。１個のセンサＩＣチップ２にたとえば９６個の受光素子２０が造り込まれている場合において、Ａ４幅の原稿を８ドット／ｍｍの読み取り密度で読み取るためには、計１８個のセンサＩＣチップ２を基板４上に並べ、それらの内部の回路を直列に接続することにより、１７２８個の受光素子２０を有する読み取り回路が構成される。
【００５３】
各センサＩＣチップ２の内部の具体的な回路構成は、図９に示すような構成となっている。すなわち、各センサＩＣチップ２は、たとえば９６個のホトトランジスタＰＴｒ1 〜ＰＴｒ96、９６個の電界効果トランジスタＦＥＴ1 〜ＦＥＴ96、受光用のシフトレジスタＳＲ1 、チップセレクト回路ＣＳ1 、演算増幅器ＯＰ1 、電界効果トランジスタＦＥＴa ，ＦＥＴb 、キャパシタＣ1 、抵抗器Ｒ1 〜Ｒ3 、およびパッドＳＩ，ＣＬＫＩ，ＶＤＤ，ＡＯ，ＳＯを具備している。ホトトランジスタＰＴｒ1 〜ＰＴｒ96は、原稿Ｄからの反射光が入射されることにより原稿Ｄの画像に応じたアナログの読み取り画像信号を出力する受光素子２０を構成している。電界効果トランジスタＦＥＴ1 〜ＦＥＴ96、シフトレジスタＳＲ1 、チップセレクト回路ＣＳ1 、演算増幅器ＯＰ1 、電界効果トランジスタＦＥＴa ，ＦＥＴb 、キャパシタＣ1 、および抵抗器Ｒ1 〜Ｒ3 は、ホトトランジスタＰＴｒ1 〜ＰＴｒ96からの出力を順次取り出す制御回路を構成している。
【００５４】
ホトトランジスタＰＴｒ1 〜ＰＴｒ96は、コレクタがパッドＶＤＤに接続され、エミッタが電界効果トランジスタＦＥＴ1 〜ＦＥＴ96のドレインに接続されている。電界効果トランジスタＦＥＴ1 〜ＦＥＴ96は、ゲートがシフトレジスタＳＲ1 の出力端に接続されており、ソースが全て共通に電界効果トランジスタＦＥＴa のドレインおよび演算増幅器ＯＰ1 の非反転入力端に接続されている。電界効果トランジスタＦＥＴa は、ゲートがパッドＣＬＫＩに接続されており、ソースが接地されている。演算増幅器ＯＰ1 は、出力端が電界効果トランジスタＦＥＴb のドレインおよび抵抗器Ｒ3 の一端に接続されており、反転入力端が抵抗器Ｒ3 の他端および抵抗器Ｒ2 の一端に接続されている。演算増幅器ＯＰ1 の非反転入力端と電界効果トランジスタＦＥＴa のドレインと電界効果トランジスタＦＥＴ1 〜ＦＥＴ96のソースとの接続点には、抵抗器Ｒ1 の一端およびキャパシタＣ1 の一端が接続されている。抵抗器Ｒ1 ，Ｒ2 の他端およびキャパシタＣ1 の他端は接地されている。電界効果トランジスタＦＥＴb は、ゲートがチップセレクト回路ＣＳ1 の出力端に接続されており、ソースがパッドＡＯに接続されている。
【００５５】
シフトレジスタＳＲ1 は、パッドＳＩを介してシリアルイン信号が入力されることにより、パッドＣＬＫＩを介して入力されるクロック信号に同期して、電界効果トランジスタＦＥＴ1 〜ＦＥＴ96のゲートに駆動パルスを順次出力する。すなわち、シリアルイン信号は、まずシフトレジスタＳＲ1 の第１ビットに入力され、これによりシフトレジスタＳＲ1 の第１ビットがオンして電界効果トランジスタＦＥＴ1 のゲートに駆動電圧が印加され、電界効果トランジスタＦＥＴ1 がオンして受光素子としてのホトトランジスタＰＴｒ1 に蓄積された電荷が演算増幅器ＯＰ1 の非反転入力端に供給される。そして、クロック信号が入力される毎にシリアルイン信号がシフトレジスタＳＲ1 内を次段に順次転送される結果、ホトトランジスタＰＴｒ1 〜ＰＴｒ96に蓄積された電荷すなわち読み取り画像信号が演算増幅器ＯＰ1 の非反転入力端に順次供給される。そして、演算増幅器ＯＰ1 により増幅された読み取り画像信号は、アナログスイッチとして動作する電界効果トランジスタＦＥＴb を介してパッドＡＯに出力され、コネクタ８を介して画像読み書き一体ヘッドＸの外部に送出される。
【００５６】
シフトレジスタＳＲ1 の最終ビットまで転送されたシリアルイン信号は、次のクロック信号が入力されることにより、シリアルアウト信号としてパッドＳＯおよびチップセレクト回路ＣＳ1 に出力される。パッドＳＯに出力されたシリアルアウト信号は、基板４上の配線パターンを介して次段の他のセンサＩＣチップ２のパッドＳＩにシリアルイン信号として供給される。
【００５７】
チップセレクト回路ＣＳ1 は、パッドＳＩにシリアルイン信号が入力された時から、パッドＳＯにシリアルアウト信号が出力される時までの期間、パッドＣＬＫＩに入力されるクロック信号に同期して、電界効果トランジスタＦＥＴb をオン・オフさせる。すなわち、シリアルアウト信号が入力されたチップセレクト回路ＣＳ1 は、電界効果トランジスタＦＥＴb のゲートに供給していた駆動信号を遮断し、電界効果トランジスタＦＥＴb をオフさせる。これにより、パッドＡＯに演算増幅器ＯＰ1 の出力が供給されなくなり、演算増幅器ＯＰ1 により増幅されたノイズなどがパッドＡＯに出力されるのを良好に防止できる。
【００５８】
アナログスイッチとして動作する電界効果トランジスタＦＥＴa は、パッドＣＬＫＩに入力されるクロック信号に同期してオン・オフすることにより、電界効果トランジスタＦＥＴ1 〜ＦＥＴ96を介して出力されるホトトランジスタＰＴｒ1 〜ＰＴｒ96からの電荷を、演算増幅器ＯＰ1 に供給する状態と接地させる状態とに切り替える。キャパシタＣ1 および抵抗器Ｒ1 は、ホトトランジスタＰＴｒ1 〜ＰＴｒ96からの出力波形を整形するものであり、抵抗器Ｒ2 ，Ｒ3 は、演算増幅器ＯＰ1 の電圧増幅度を決定するものである。このような回路を有する各センサＩＣチップ２により、複数の受光素子２０を利用した１ライン分の原稿画像の読み取りが可能な読み取り回路が構成されている。
【００５９】
複数の発熱素子６０は、複数のセンサＩＣチップ２と同様に、基板４の長手方向に延びた列状に設けられている。これら複数の発熱素子６０は、発熱抵抗体６０ａを具備して構成されている。より具体的には、図６によく表れているように、各発熱素子６０は、基板４の長手方向に延びて形成された発熱抵抗体６０ａの下部に、櫛歯状の複数の電極４５ａと複数の個別電極４６とを潜り込ませて設けることにより構成されている。発熱抵抗体６０ａは、たとえば導電ペーストを基板４の表面に印刷した後に、これを焼成することによって形成されたものである。各電極４５ａは、後述するコモン電極配線ＣＯＭの直線部４５に繋がっていることにより電圧が印加されている。各個別電極４６は、駆動ＩＣチップ６の後述する電極用パッドＤＯに繋がっており、グランド接続のオン・オフ切り替えがなされる。図６に示す構成において、個別電極４６（４６ａ）のグランド接続がオンされると、発熱抵抗体６０ａのうち、その個別電極４６を挟む２つの電極４５ａに挟まれた部分に電流が流れ、これが１ドット分の発熱素子となる。
【００６０】
図１および図２において、複数の駆動ＩＣチップ６は、複数の発熱素子６０の発熱駆動を制御するためのものであり、基板４の長手方向に適当な間隔で並べられていることにより、ケース１の凹部１１ａ内に配置されている。各駆動ＩＣチップ６は、図３および図４に符号Ｌ0 で示した長さ範囲に設けられた所定数の発熱素子６０の駆動を担当している。１個の駆動ＩＣチップ６がたとえば１４４ドットの発熱素子６０に対応可能である場合において、Ａ４幅の記録紙Ｋに８ドット／ｍｍの記録密度でプリントを行なうには、計１２個の駆動ＩＣチップ６を基板４上に並べ、それらの内部の回路を直列に接続することにより、１７２８ドットの発熱素子６０に対応する書き込み駆動回路が構成される。
【００６１】
各駆動ＩＣチップ６の内部の回路の構成は、図１０に示すような構成となっている。すなわち、各駆動ＩＣチップ６には、チップセレクト回路ＣＳ2 、ラッチ回路ＬＴ、シフトレジスタＳＲ2 、１４４個の論理積回路ＡＮＤ1 〜ＡＮＤ144 、１４４個のバイポーラトランジスタＴＲ1 〜ＴＲ144 、およびパッドＤＩ，ＣＬＫＩ，ＬＡＴＩ，ＳＴＲＩ，ＳＴＲＣＬＫ，ＧＮＤ，ＳＴＲＯ，ＬＡＴＯ，ＣＬＫＯ，ＤＯ，ＤＯ1 〜ＤＯ144 が形成されている。バイポーラトランジスタＴＲ1 〜ＴＲ144 は、発熱素子６０の通電用のスイッチとしての役割を果たす。
【００６２】
論理積回路ＡＮＤ1 〜ＡＮＤ144 は、出力端がバイポーラトランジスタＴＲ1 〜ＴＲ144 のベースに接続され、一方の入力端がラッチ回路ＬＴの出力端に接続され、他方の入力端がチップセレクト回路ＣＳ2 の一方の出力端に接続されている。バイポーラトランジスタＴＲ1 〜ＴＲ144 は、エミッタが全て共通にパッドＧＮＤに接続され、コレクタが電極用パッドＤＯ1 〜ＤＯ144 に接続されている。
【００６３】
シフトレジスタＳＲ2 は、パッドＤＩを介して第１ビットにシリアルに入力される記録画像データを、パッドＣＬＫＩを介して入力されるクロック信号に同期して順次次のビットに転送することにより、１４４ビット分の記録画像データを一時的に記憶するものであって、シフトレジスタＳＲ2 の最終ビットまで転送された記録画像データは、次のクロック信号が入力されることにより、パッドＤＯに出力され、隣の駆動ＩＣチップ６のパッドＤＩに供給される。また、パッドＣＬＫＩを介してシフトレジスタＳＲ2 に入力されたクロック信号は、シフトレジスタＳＲ2 からパッドＣＬＫＯに出力され、隣の駆動ＩＣチップ６のパッドＣＬＫＩに供給される。このシフトレジスタＳＲ2 に供給されるクロック信号は、センサＩＣチップ２のシフトレジスタＳＲ1 に供給されるクロック信号と同じものである。すなわち、本実施形態においては、各センサＩＣチップ２におけるタイミング制御のためのクロック信号と各駆動ＩＣチップ６におけるタイミング制御のためのクロック信号とを１つのクロック信号で兼用している。
【００６４】
ラッチ回路ＬＴは、パッドＬＡＴＩを介してラッチ信号が入力されることにより、その時点でシフトレジスタＳＲ2 の各ビットに記憶されている記録画像データを取り込んで記憶する。ラッチ回路ＬＴに入力されたラッチ信号は、ラッチ回路ＬＴからパッドＬＡＴＯに出力され、次段の駆動ＩＣチップ６のパッドＬＡＴＩに供給される。
【００６５】
チップセレクト回路ＣＳ2 は、パッドＳＴＲＩを介して一方の入力端に入力されるストローブ信号とパッドＳＴＲＣＬＫを介して他方の入力端に入力されるストローブクロック信号とに基づいて新たなストローブ信号を生成し、その新たなストローブ信号を一方および他方の出力端から出力する。チップセレクト回路ＣＳ2 の一方の出力端から出力された新たなストローブ信号は、論理積回路ＡＮＤ1 〜ＡＮＤ144 の他方の入力端に供給され、他方の出力端から出力された新たなストローブ信号は、パッドＳＴＲＯに供給される。パッドＳＴＲＯに供給されたストローブ信号は、基板４の配線パターンを介して次段の駆動ＩＣチップ６のパッドＳＴＲＩに供給される。チップセレクト回路ＣＳ2 は、Ｄフリップフロップ回路を備えており、パッドＳＴＲＣＬＫを介して他方の入力端に入力されるストローブクロック信号の立ち上がりのタイミングで、パッドＳＴＲＩを介して一方の入力端に入力されるストローブ信号がハイレベルであればハイレベルの信号を出力し、ローレベルであればローレベルの信号を出力する。そして、１２個の駆動ＩＣチップ６のうちの初段の駆動ＩＣチップ６のチップセレクト回路ＣＳ2 に、ストローブ信号としてたとえばラッチ信号が入力されると、その後の最初のストローブクロック信号の立ち上がりのタイミングでチップセレクト回路ＣＳ2 の出力がハイレベルになる。そして、その次のストローブクロック信号の立ち上がりのタイミングでは、ラッチ信号は既にローレベルに反転しているので、チップセレクト回路ＣＳ2 の出力はハイレベルからローレベルに反転する。したがって、チップセレクト回路ＣＳ2 は、ストローブクロック信号の１周期に相当する期間だけハイレベルになるストローブ信号を出力することになる。そして、このストローブ信号が次段の駆動ＩＣチップ６のチップセレクト回路ＣＳ2 にストローブ信号として入力されるので、次段の駆動ＩＣチップ６のチップセレクト回路ＣＳ2 は、前段の駆動ＩＣチップ６のチップセレクト回路ＣＳ2 により生成されたストローブ信号の立ち上がりと同時に立ち上がってストローブクロック信号の１周期に相当する期間だけハイレベルになるストローブ信号を出力する。このように、１２個の駆動ＩＣチップ６のチップセレクト回路ＣＳ2 は、タイミングが相互に重ならないように順次新たなストローブ信号を生成するのである。
【００６６】
チップセレクト回路ＣＳ2 の一方の出力端から新たなストローブ信号が出力されると、論理積回路ＡＮＤ1 〜ＡＮＤ144 の他方の入力端がハイレベルになり、論理積回路ＡＮＤ1 〜ＡＮＤ144 の出力端の信号と一方の入力端に供給されているラッチ回路ＬＴの出力とが一致する。すなわち、ラッチ回路ＬＴに記憶されている記録画像データの各ビットの内容に応じて論理積回路ＡＮＤ1 〜ＡＮＤ144 の出力端のレベルが決定され、それに応じてバイポーラトランジスタＴＲ1 〜ＴＲ144 のオン・オフ状態が決定される。電極用パッドＤＯ1 〜ＤＯ144 は、個別電極４６に接続されているので、バイポーラトランジスタＴＲ1 〜ＴＲ144 のうちのいすれかがオンすれば、それに対応する発熱素子６０に通電がなされ、発熱する。
【００６７】
図２によく表れているように、コネクタ８は、基板４の第２側縁部４３の長手方向中央部に取り付けられている。基板４の表面４０には、このコネクタ８と導通する配線パターンが設けられている。図３〜図５によく表れているように、複数の発熱素子６０に関連する配線としては、上記した櫛歯状の複数の電極４５ａを有するコモン電極配線ＣＯＭや複数の個別電極４６がある。複数の駆動ＩＣチップ６に関連する配線としては、たとえば印字画像データ用配線ＤＩ、ストローブ信号用配線ＡＥＯ１，ＡＥＯ２、電力供給用配線ＶＤＤ１、コモングランド配線ＧＮＤ１、ラッチ信号用配線ＬＡＴ、およびクロックパルス信号用配線Ｃｐがある。２つのストローブ信号用配線ＡＥＯ１，ＡＥＯ２を形成しておけば、基板４の左半分領域に設けられている発熱素子６０と、右半分領域に設けられている発熱素子６０とを時間差で分割して駆動することが可能である。
【００６８】
コモン電極配線ＣＯＭとコモングランド配線ＧＮＤ１とは、図８に示すような構成とされている。すなわち、コモン電極配線ＣＯＭは、全体が略ループ状に形成されており、基板４の第１側縁部４２において基板４の長手方向に延びる直線部４５を有している。この直線部４５の長手方向両端は、基板４の長手方向両端部を迂回して、コネクタ８に繋がっている。これに対し、コモングランド配線ＧＮＤ１は、全体がＴ字状に形成されており、複数の駆動ＩＣチップ６の近傍において基板４の長手方向に延びる直線部７０を有している。この直線部７０の長手方向中央部は、基板４の幅方向に延びる配線部７１を介してそのままコネクタ８に繋がっている。複数の発熱素子６０や複数の駆動ＩＣチップ６は、２つの直線部４５，７０の間に配され、これら直線部４５，７０間において並列に接続されている。
【００６９】
コモン電極配線ＣＯＭには、コネクタ８を介して電圧が印加されるとともに、コモングランド配線ＧＮＤ１はコネクタ８を介してグランド接続される。このような構成によれば、コモン電極配線ＣＯＭの直線部４５においては、基板４の長手方向中央部になるほどコネクタ８からの距離が遠くなり、電圧降下が大きくなる。これに対し、コモングランド配線ＧＮＤ１の直線部７０においては、基板４の長手方向中央部になるほどコネクタ８からの距離が近くなり、その電位は低くなる。したがって、基板４の長手方向両端部近傍の発熱素子６０に流れる電流と、基板４の長手方向中央部の発熱素子６０に流れる電流との大きさを略同一にすることが可能となり、各発熱素子６０の発熱温度を各所均一に揃えることが可能となる。
【００７０】
図３ないし図５によく表れているように、複数のセンサＩＣチップ２に関連する配線としては、たとえばアナログデータ出力用配線ＡＯ、グランド配線ＧＮＤ２、シリアル信号用配線ＳＩ、クロック信号用配線ＣＬＫ、および電力供給用配線ＶＤＤ２がある。駆動ＩＣチップ６のコモングランド配線ＧＮＤ１を上記したようなＴ字状とするためには、その配線部７１がセンサＩＣチップ２用の配線と平面的に交差することとなる。ところが、図７によく表れているように、コモングランド配線ＧＮＤ１の上に絶縁膜７を形成し、この絶縁膜７上にセンサＩＣチップ２の配線ＧＮＤ２，ＡＯ，ＶＤＤ２を形成すれば、それらの配線どうしの不当な導通を回避することが可能である。
【００７１】
アナログデータ出力用配線ＡＯ、グランド配線ＧＮＤ２、クロック信号用配線ＣＬＫ、および電力供給用配線ＶＤＤ２のそれぞれは、各センサＩＣチップ２にワイヤを介して接続されており、それぞれの配線に対して各センサＩＣチップ２が電気的に並列に接続されている。シリアル信号用配線ＳＩは、非連続状とされており、図３の左端領域に配置されたセンサＩＣチップ２にワイヤを介して接続されているとともに、隣り合うセンサＩＣチップ２のそれぞれの境目の近傍に形成されたアイランド状の導体部位Ｓが隣り合うセンサＩＣチップ２のそれぞれにワイヤを介して接続されている。これにより、センサＩＣチップ２のそれぞれの内部にシリアル信号が順次転送されるようになっている。
【００７２】
上記したように、各駆動ＩＣチップ６用のコモングランド配線ＧＮＤ１とは別に、各センサＩＣチップ２専用のグランド配線ＧＮＤ２が形成されていれば、各センサＩＣチップ２に入出力される各種の信号が各駆動ＩＣチップ６内の回路に悪影響を与えることを回避することができる。また逆に、各駆動ＩＣチップ６に入出力される各種の信号が、各センサＩＣチップ２内の回路に影響を与えることもない。したがって、各センサＩＣチップ２と各駆動ＩＣチップ６とが同一のグランド配線を共用している場合とは異なり、読み取り画像やプリント画像にノイズが混入する虞れを少なくし、それらの質を高めることができる。
【００７３】
複数の光源３に関連する配線パターンとしては、グランド配線ＧＮＤ３，ＧＮＤ４、および電力供給用配線ＶＤＤ３，ＶＤＤ４がある。各光源３は、グランド配線ＧＮＤ３またはＧＮＤ４上に実装されており、電力供給用配線ＶＤＤ３またはＶＤＤ４にワイヤを介して接続されている。
【００７４】
上述した複数の発熱素子６０用の配線、駆動ＩＣチップ６用の配線、センサＩＣチップ２用の配線、および光源３用の配線は、いずれも１つのコネクタ８と導通している。コネクタ８は、上記した複数の配線の入出力端子部の総数に対応した本数のコネクタピン８０と、これらを囲むコネクタケース８１とを有している。このコネクタ８は、図５および図７に示すように、各コネクタピン８０によって基板４を挟持させることにより基板４に取り付けられている。
【００７５】
本実施形態の画像読み書き一体ヘッドＸは、図１および図２に示したように、各受光素子２０、各発熱素子６０、各駆動ＩＣチップ６、および各光源３が、基板４の表面４０に搭載されたものである。また、それらに関連する配線パターンも表面４０に形成されている。したがって、上記各部品の実装作業や配線パターンの形成作業に際しては、基板４を表裏反転させるような必要はなく、その生産性を高めることができる。
【００７６】
次に、画像読み書き一体ヘッドＸを組み込んだ本発明に係る画像処理装置の一例について、図１１を参照して説明する。
【００７７】
同図に示された画像処理装置９は、筐体９０内に画像読み書き一体ヘッドＸが組み込まれた構成を有している。原稿Ｄを搬送するためのプラテンローラＰ1 は、透明カバー１９に対向して設けられている。巻取ロールＲから記録紙Ｋを繰り出して搬送するためのプラテンローラＰ2 は、複数の発熱素子６０に対向して設けられている。この画像処理装置９においては、図１６を参照して説明した従来技術の画像読み書き一体ヘッドＹとは異なり、プラテンローラＰ1 ，Ｐ2 がケース１をその厚み方向に挟んだ構造にはなっておらず、画像処理装置９の高さ方向においてケース１とプラテンローラＰ2 とがオーバラップしている。したがって、この画像処理装置９の厚みを従来技術よりも小さくすることができる。
【００７８】
この画像処理装置９においては、画像の読み取り機能とプリント機能とを併有している。たとえば、原稿Ｄの画像の読み取り動作は、以下のようにして行われる。まず、読み取り対象となる原稿Ｄを筐体９０の上面９１に形成された投入口９１ａから投入し、プラテンローラＰ1 と透明カバー１９との間にガイドする。すると、原稿Ｄは、プラテンローラＰ1 の回転により透明カバー１９に密着して搬送される。このとき、光源３からの光によって原稿Ｄの読み取りラインＬが照明され、原稿Ｄからの反射光がレンズアレイ５によって集光された後に、複数のセンサＩＣチップ２の各受光素子２０上に原稿Ｄの画像が結像される。複数のセンサＩＣチップ２によって構成された読み取り回路からは、各受光素子２０の受光量に対応した出力レベルの１ライン分の画像信号が出力され、この信号がコネクタ８を介して画像読み書き一体ヘッドＸの外部に取り出される。原稿ＤはプラテンローラＰ1 によって図中の矢印方向に１ライン分ずつ送られて、同様な読み取り動作が次々と行われることにより、原稿Ｄ全体の画像が読み取られる。読み取りが終了した原稿Ｄは、筐体９０の前面９２に形成された原稿排出口９２ａから排出される。
【００７９】
一方、記録紙Ｋに画像をプリントする場合には、記録紙ＫをプラテンローラＰ2 と複数の発熱素子６０との間に供給して搬送させる。このとき、コネクタ８を介して外部から各種の信号を受けた各駆動ＩＣチップ６が複数の発熱素子６０を選択的に発熱駆動させることにより、記録紙Ｋには１ライン分の画像が形成される。記録紙Ｋに１ページ分のプリントが終了すると、記録紙Ｋはその後筐体９０の背面９３の排出口９３ａから排出される。
【００８０】
図１２〜図１４は、本発明の第２の実施形態を示している。ただし、図１２以降の図においては、先の第１の実施形態と同一または類似の要素には、第１の実施形態と同一の符号を付している。
【００８１】
図１２に示す構成においては、基板４の表面に、複数のＩＣチップ２Ａが列状に並べられて搭載されている。各ＩＣチップ２Ａは、第１の実施形態で説明した各センサＩＣチップ２に組み込まれている回路と、各駆動ＩＣチップ６に組み込まれている回路とがワンチップ化されたものである。
【００８２】
各ＩＣチップ２Ａの内部の回路は、図１４に示すような構成となっている。同図に示す回路構成と、図９および図１０に示した回路構成とを比較すれば明らかなように、図１４に示す回路は、図９の読み取り用の回路と、図１０に示す書き込み駆動用の回路とを一体化した構成となっている。ただし、各ＩＣチップ２Ａ内部の回路においては、受光素子であるホトトランジスタＰＴｒ1 〜ＰＴｒ96の数と、バイポーラトランジスタＴＲ1 〜ＴＲ96の数とを一致させており、１つのＩＣチップ２Ａが担当する読み取り画素数とプリントドット数とを一致させている。各ＩＣチップ２Ａには、９６個のホトトランジスタＰＴｒ1 〜ＰＴｒ96、９６個の電界効果トランジスタＦＥＴ1 〜ＦＥＴ96、受光用のシフトレジスタＳＲ1 、チップセレクト回路ＣＳ1 ，ＣＳ2 、演算増幅器ＯＰ1 、電界効果トランジスタＦＥＴa ，ＦＥＴb 、キャパシタＣ1 、抵抗器Ｒ1 〜Ｒ3 、発熱用のシフトレジスタＳＲ 2 、ラッチ回路ＬＴ、たとえば９６個の論理積回路ＡＮＤ1 〜ＡＮＤ96、９６個のバイポーラトランジスタＴＲ1 〜ＴＲ96およびパッドＳＩ，ＤＩ，ＣＬＫＩ，ＬＡＴＩ，ＳＴＲＩ，ＳＴＲＣ，ＶＤＤ，ＤＯ1 〜ＤＯ96，ＧＮＤ，ＡＯ，ＳＴＲＯ，ＬＡＴＯ，ＣＬＫＯ，ＤＯ，ＳＯが設けられている。ホトトランジスタＰＴｒ1 〜ＰＴｒ96は、原稿Ｄからの反射光が入射されることにより、原稿Ｄの画像に応じた読み取り画像信号を出力する受光素子２０を構成している。バイポーラトランジスタＴＲ1 〜ＴＲ96は、受光素子２０に通電するためのスイッチを構成している。電界効果トランジスタＦＥＴ1 〜ＦＥＴ96、シフトレジスタＳＲ1 、チップセレクト回路ＣＳ1 、演算増幅器ＯＰ1 、電界効果トランジスタＦＥＴa ，ＦＥＴb 、キャパシタＣ1 、および抵抗器Ｒ1 〜Ｒ3 は、ホトトランジスタＰＴｒ1 〜ＰＴｒ96からの出力を順次取り出す受光素子制御回路を構成している。シフトレジスタＳＲ 2 、ラッチ回路ＬＴ、チップセレクト回路ＣＳ2 、論理積回路ＡＮＤ1 〜ＡＮＤ96、およびバイポーラトランジスタＴＲ1 〜ＴＲ96は、記録画像に応じて複数の発熱素子６０に選択的に通電を行なわせる回路を構成している。
【００８３】
図１３によく表れているように、各ＩＣチップ２Ａの表面のうち、その長手方向に沿う第１側縁部２９ａには、受光素子を構成するホトトランジスタＰＴｒ1 〜ＰＴｒ96が一列に形成されている。また、第２側縁部２９ｂには、全てのパッドＳＩ，ＤＩ，ＣＬＫＩ，ＬＡＴＩ，ＳＴＲＩ，ＳＴＲＣ，ＶＤＤ，ＤＯ1 〜ＤＯ96，ＧＮＤ，ＡＯ，ＳＴＲＯ，ＬＡＴＯ，ＣＬＫＯ，ＤＯ，ＳＯが形成されている。電極用パッドＤＯ1 〜ＤＯ96は、２列に配列され、その列の全長はホトトランジスタＰＴｒ1 〜ＰＴｒ96の列の全長よりも短くされている。これにより、第２側縁部２９ｂの長手方向両端部には、パッドＤＯ1 〜ＤＯ96の列が設けられていないスペースが形成されている。電極用パッドＤＯ1 〜ＤＯ96を除く他のパッドは、上記スペースを利用して第２側縁部２９ｂに設けられている。
【００８４】
上記構成によれば、各ＩＣチップ２Ａ上の各パッドを基板４上の配線パターンとワイヤを介して接続する場合に、それらのワイヤがホトトランジスタＰＴｒ1 〜ＰＴｒ96を覆い隠さないようにすることができる。したがって、上記ワイヤによってホトトランジスタＰＴｒ1 〜ＰＴｒ96への光の入射が遮られないようにすることができる。また、信号入出力用のパッドは、各ＩＣチップ２Ａの長手方向端部に設けられているために、互いに隣り合うＩＣチップ２Ａどうし間において信号の転送を行なわせるための配線作業も容易化されることとなる。
【００８５】
本発明において、上記した複数のＩＣチップ２Ａを用いれば、基板４に搭載されるＩＣチップの総数を減らすことができる。したがって、基板４に対するＩＣチップの組み付け工程数を減らし、画像読み書き一体ヘッドの生産性を一層高めることができる。
【００８６】
図１５は、本発明の第３の実施形態を示している。同図に示すＩＣチップ２Ｂは、図１３に示したＩＣチップ２Ａと同様に、読み取り用の回路と書き込み駆動用の回路とをワンチップ化したものである。ただし、複数の電極用パッドＤＯについては、１列に配列されているにもかかわらず、ホトトランジスタＰＴｒ1 〜ＰＴｒ96の配列ピッチよりも小さいピッチで配列されていることにより、複数のホトトランジスタＰＴｒ1 〜ＰＴｒ96の列よりも短い全長とされている。これにより、ＩＣチップ２Ｂの第２側縁部２９ｂの長手方向両端部には、電極用パッドＤＯ1 〜ＤＯ96の列が設けられていないスペースが形成され、この部分に電極用パッドＤＯ1 〜ＤＯ96を除く他のパッドが設けられている。また、電極用パッドＤＯ1 〜ＤＯ96の列中には、複数のグランド接続用パッドＧＮＤ６が混在するようにして設けられている。
【００８７】
このような構成によっても、図１３に示したＩＣチップ２Ａと同様な効果が得られる。ただし、複数の電極用パッドＤＯが１列にされている分だけ、これらの部分にワイヤをボンディングする作業が容易化される。また、複数のグランド接続用パッドＧＮＤ６を利用することにより、１つのＩＣチップ２Ｂ内における複数個所において発熱素子用のグランド接続が行なえるために、複数の発熱素子６０に対するグランド接続個所を多くし、グランドの電位を安定させ、プリント画像の質を高めることも可能となる。
【００８８】
本発明に係る画像処理装置の各部の具体的な構成は、上述の実施形態に限定されず、種々に設計変更自在である。たとえば、光源としては、ＬＥＤに代えて、冷陰極管を用いることもできる。
【図面の簡単な説明】
【図１】 図１は、本発明の第１の実施形態に係る画像読み書き一体ヘッドの断面図である。
【図２】 図２は、図１に表す画像読み書き一体ヘッドの分解斜視図である。
【図３】 図３は、図１に表す画像読み書き一体ヘッドに具備された基板の長手方向一端部の拡大平面図である。
【図４】 図４は、図１に表す画像読み書き一体ヘッドに具備された基板の長手方向他端部の拡大平面図である。
【図５】 図５は、図１に表す画像読み書き一体ヘッドに具備された基板の長手方向中央部の拡大平面図である。
【図６】 図６は、発熱素子の要部拡大平面図である。
【図７】 図７は、図５のVII −VII 断面図である。
【図８】 図８は、基板に形成された一部の配線パターンの概略構成を表す平面図である。
【図９】 図９は、図１に表す画像読み書き一体ヘッドに具備されたセンサＩＣチップ内部の回路ブロック図である。
【図１０】 図１０は、図１に表す画像読み書き一体ヘッドに具備された駆動ＩＣチップ内部の回路ブロック図である。
【図１１】 図１１は、本発明に係る画像処理装置の一例を表す断面図である。
【図１２】 図１２は、本発明の第２の実施形態に係る画像読み書き一体ヘッドの要部平面図である。
【図１３】 図１３は、ＩＣチップの他の例を示す拡大平面図である。
【図１４】 図１４は、図１３に表すＩＣチップ内部の回路ブロック図である。
【図１５】 図１５は、本発明の第３の実施形態に係るＩＣチップの拡大平面図である。
【図１６】 図１６は、従来の画像読み書き一体ヘッドの一例を表す断面図である。
【図１７】 図１７は、図１６に示す画像読み書き一体ヘッドの基板とコネクタとを表す斜視図である。
【技術分野】
本発明は、画像の読み取り機能とプリント機能とを併せ持つ画像読み書き一体ヘッドおよびこれを備えた画像処理装置に関する。
【０００２】
【背景技術】
画像処理装置の具体例としては、ファクシミリ装置がある。このファクシミリ装置は、画像の読み取り機能とプリント機能とを併せもつ必要があるとともに、可能な限り小型に製作されることが望まれる。
【０００３】
そこで、従来においては、図１６に示すような画像読み書き一体ヘッドＹがある。この画像読み書き一体ヘッドＹは、透明カバー１９を上面部に装着したケース１を有している。このケース１の内部には、透明カバー１９の表面上に設定される読み取りラインＬを照明するための光源３およびレンズ５が設けられている。ケース１の底面部には、基板４が組付けられている。この基板４の表面４０および裏面４１には、複数の受光素子２０を有する複数のセンサＩＣチップ２および複数の発熱素子６０がそれぞれこの基板４の長手方向に列状に並べられて搭載されている。また、複数の発熱素子６０の駆動制御を行なうための書き込み駆動回路を構成する複数の駆動ＩＣチップ６も、基板４の裏面４１に搭載されている。
【０００４】
図１７に示すように、基板４には、図示していない外部機器との電気配線接続用の２つのコネクタ８Ａ，８Ｂが取り付けられている。コネクタ８Ａは、基板４の表面４０に形成された配線パターン（図示略）を介して複数のセンサＩＣチップ２と導通している。コネクタ８Ｂは、基板４の裏面４１に形成された配線パターン（図示略）を介して複数の発熱素子６０および複数の駆動ＩＣチップ６と導通している。
【０００５】
このような構造を有する画像読み書き一体ヘッドＹにおいては、図１６に表れているように、原稿Ｄが透明カバー１９の表面に密着するようにしてプラテンローラＰ1 により搬送される。この搬送過程において、原稿Ｄの表面が光源３によって照明される。すると、原稿Ｄの表面によって反射された光はレンズ５によって集束され、原稿Ｄの画像が各受光素子２０上に結像し、各受光素子２０からは読み取り画像データが１ライン分ずつ出力される。この出力信号は、コネクタ８Ａを介して外部に取り出される。一方、感熱タイプの記録紙Ｋは、各発熱素子６０に密着するようにしてプラテンローラＰ2 により搬送される。この搬送過程において、複数の駆動ＩＣチップ６によって構成された書き込み駆動回路は、コネクタ８Ｂを介して外部から送信されてきたデータに基づき複数の発熱素子６０を選択的に発熱駆動させる。これにより、記録紙Ｋには画像が１ライン分ずつプリントされる。上記した画像読み書き一体ヘッドＹを用いれば、読み取りヘッドとプリントヘッドとを別々に用いる場合よりもファクシミリ装置全体を薄型にすることが可能である。
【０００６】
しかしながら、上記従来技術の画像読み書き一体ヘッドＹにおいては、次のような問題点があった。
【０００７】
第１に、２つのプラテンローラＰ1 ，Ｐ2 は、画像読み書き一体ヘッドＹの全体を挟むように配置される。このため、プラテンローラＰ1 ，Ｐ2 および画像読み書き一体ヘッドＹの全体が、画像読み書き一体ヘッドＹの厚み方向に嵩張る。したがって、画像処理装置全体の厚みが依然として大きい。
【０００８】
第２に、画像読み書き一体ヘッドＹを製作する場合には、基板４の表面４０に複数のセンサＩＣチップ２を搭載させた後に、基板４を表裏反転させてから基板４の裏面４１に複数の発熱素子６０や複数の駆動ＩＣチップ６を搭載させる必要がある。また、それらに関連する配線パターンについても、基板４の表面４０と裏面４１とのそれぞれに設ける必要がある。したがって、画像読み書き一体ヘッドＹの生産性が悪い。
【０００９】
第３に、基板４に２つのコネクタ８Ａ，８Ｂを取り付けているために、コネクタの数が多い。このため、画像読み書き一体ヘッドＹの生産性が一層悪い。
【００１０】
【発明の開示】
本発明の目的は、上記問題点を解消または軽減することができる画像読み書き一体ヘッドおよび画像処理装置を提供することにある。
【００１１】
本発明の第１の側面により提供される画像読み書き一体ヘッドは、列状に配された複数の受光素子を備えた読み取り回路が設けられ、かつ上記複数の受光素子の列の方向を長手軸として延びるとともに、この長手軸と直交する方向の幅をもつ基板と、上記複数の受光素子を囲むようにして、上記基板上にその幅方向一方側の側縁部を外部に露出させつつ組み付けられたケースと、上記基板に対して間隔を隔てて対向するように上記ケースに装着され、原稿が接触搬送される透明カバーと、上記ケース内に配置され、上記原稿を照明するための光源と、上記ケース内に配置され、上記光源によって照明された原稿の画像を上記複数の受光素子上に結像させるための複数のレンズと、上記複数の受光素子と同方向の列状に配され、上記基板における上記幅方向一方側の側縁部上に搭載された複数の印字用素子と、上記基板に設けられ、かつ上記複数の印字用素子の駆動を制御するための書き込み駆動回路と、を有している、画像読み書き一体ヘッドであって、上記読み取り回路、上記複数の印字用素子および上記書き込み駆動回路は、上記基板の同一表面に設けられており、かつ、上記基板には、上記読み取り回路、上記複数の印字用素子および上記書き込み駆動回路のそれぞれと導通する外部機器との電気配線接続用の１つのコネクタが取り付けられていることを特徴としている。
【００１２】
このような構成の画像読み書き一体ヘッドにおいては、次のような効果が得られる。
【００１３】
第１に、原稿搬送用および記録紙搬送用の２つのプラテンローラについては、画像読み書き一体ヘッドの基板の同一表面に設けられている複数の受光素子や複数の印字用素子に対して間接的にまたは直接的に対向するように配置することができる。このため、上記従来技術とは異なり、画像読み書き一体ヘッドの全体を挟むように２つのプラテンローラを配置する必要はなく、２つのプラテンローラが画像読み書き一体ヘッドの厚み方向に大きく嵩張らないようにして、画像処理装置全体の薄型化を図ることができる。
【００１４】
第２に、画像読み書き一体ヘッドを製造するときには、読み取り回路、複数の印字用素子、書き込み駆動回路およびこれらに関連する配線パターンを、基板の同一表面に設ければよいために、基板の表裏を反転させながらそれらを設ける必要はない。したがって、画像読み書き一体ヘッドの生産性、およびこの画像読み書き一体ヘッドを備えた画像処理装置の生産性を従来技術よりも高めることができる。
【００１５】
第３に、コネクタの数を１つにし、従来技術よりもコネクタの数を少なくすることができる。このため、画像読み書き一体ヘッドおよび画像処理装置の生産性を一層高めることができる。また、コネクタの数を少なくできれば、画像読み書き一体ヘッドを外部機器と配線接続する作業がそれだけ容易となる。
【００１７】
第４に、複数の受光素子をケースによって適切に囲みつつ、このケースの側方に記録紙搬送用のプラテンローラをスペース効率良く配置することができる。
【００１８】
本発明の他の好ましい実施の形態においては、上記基板は、その長手方向に延び、かつ幅方向両側に位置する第１側縁部と第２側縁部とを有しており、上記複数の印字用素子は上記第１側縁部上に搭載されているとともに、上記コネクタは上記第２側縁部に取り付けられている。
【００１９】
このような構成においては、基板の第１側縁部またはその近傍に設けられている複数の印字用素子に記録紙を対向させて搬送させるときに、コネクタが上記記録紙の搬送の邪魔にならないようにすることができる。
【００２０】
本発明の他の好ましい実施の形態においては、上記コネクタは、上記第２側縁部における長手方向中央部に取り付けられているとともに、上記基板の上記表面には、上記複数の印字用素子を挟むようにして上記基板の長手方向に延びる直線部をそれぞれ有し、かつ上記複数の印字用素子に駆動電力を供給可能に構成されたコモン電極配線およびコモングランド配線が設けられており、上記コモン電極配線および上記コモングランド配線の一方の直線部は、その長手方向両端部が上記コネクタに繋がっているとともに、上記コモン電極配線および上記コモングランド配線の他方の直線部は、その長手方向中央部が上記コネクタに繋がっている。
【００２１】
このような構成によれば、外部からコネクタに供給した駆動電力を、コモン電極配線およびコモングランド配線を介して複数の印字用素子に供給させる場合に、各印字用素子に流れる電流の大きさを均一にすることが可能となる。すなわち、基板の長手方向端部近傍に位置する印字用素子と、基板の長手方向中央部に位置する印字用素子とを比較すると、たとえば前者は後者よりもコモン電極配線を経由してのコネクタからの距離は近い。しかし、この場合、前者は後者よりもコモングランド配線を経由してのコネクタからの距離は遠くなる。したがって、コモン電極配線およびコモングランド配線のそれぞれの電気抵抗に起因して電圧降下を生じても、複数の印字用素子の各所に流れる電流の大きさを同一または略同一に揃えることができるのである。その結果、プリント画像のムラを少なくすることが可能となる。
【００２２】
本発明の他の好ましい実施の形態においては、上記基板の上記表面には、上記読み取り回路のグランド配線と、上記書き込み駆動回路のグランド配線とが別々に設けられている。
【００２３】
このような構成によれば、読み取り回路において処理される各種の信号がそのグランド配線を経由して書き込み駆動回路にノイズとして入力しないようにすることができる。また同様に、書き込み駆動回路において処理される各種の信号がそのグランド配線を経由して読み取り回路にノイズとして入力しないようにすることができる。したがって、読み取り画像の質やプリント画像の質を高めることができる。
【００２４】
本発明の他の好ましい実施の形態においては、上記読み取り回路は、その構成単位としての集積回路が造り込まれている複数のセンサＩＣチップにより構成されているとともに、上記書き込み駆動回路は、その構成単位としての集積回路が造り込まれている複数の駆動ＩＣチップにより構成されている。
【００２５】
このような構成によれば、複数のセンサＩＣチップおよび複数の駆動ＩＣチップを利用することにより、読み取り回路および書き込み駆動回路を容易に作製することができる。
【００２６】
本発明の他の好ましい実施の形態においては、上記読み取り回路および上記書き込み駆動回路は、それらの構成単位としての集積回路をワンチップ化して造り込んだ複数のＩＣチップにより構成されている。
【００２７】
このような構成によれば、読み取り回路と書き込み駆動回路とを構成するために使用されるＩＣチップの総数を少なくすることができるために、画像読み書き一体ヘッドの生産性を一層高めることができる。
【００２８】
本発明の他の好ましい実施の形態においては、上記各ＩＣチップは、一定方向に延びる第１側縁部と第２側縁部とを有する長矩形状を有しており、かつ上記第１側縁部の表面には、上記複数の受光素子が列状に並べられて設けられているとともに、上記第２側縁部の表面には、上記印字用素子との接続がなされる複数の電極用パッドが並べられている。
【００２９】
このような構成によれば、複数のＩＣチップを列状に並べるときに、複数の受光素子と複数の電極用パッドとが互いに交錯しないように整然と並べることができる。したがって、原稿のライン上の領域から反射してきた光を複数の受光素子によって適切に受光させることができるとともに、複数の電極用パッドを複数の印字用素子に接続することも適切に行なうことができる。
【００３０】
本発明の他の好ましい実施の形態においては、上記複数の電極用パッドは、上記複数の受光素子の列よりも短い列に配列されており、かつ上記第２側縁部の長手方向両端部には、信号の入出力がなされる複数の信号用パッドが上記複数の電極用パッドを挟むようにして設けられている。
【００３１】
このような構成によれば、複数の受光素子の配列を乱すようなことなく、複数の信号用パッドをＩＣチップにスペース効率良く設けることができる。
【００３２】
本発明の他の好ましい実施の形態においては、上記第２側縁部には、複数のグランド接続用パッドがさらに設けられている。
【００３３】
このような構成によれば、複数のＩＣチップのそれぞれに設けられているグランド接続用パッドをグランド接続し、１個のＩＣチップの内部の複数個所においてグランド接続を行なうことにより、複数の印字用素子の各所のグランドレベルを安定させることが可能となる。
【００３４】
本発明の他の好ましい実施の形態においては、上記各印字用素子は、発熱素子である。
【００３５】
このような構成によれば、発熱素子を発熱させることにより、感熱記録方式または熱転写記録方式のプリント処理を行なうことができる。
【００３６】
本発明の他の好ましい実施の形態においては、上記光源は、上記基板の上記表面上に配置されている。
【００３７】
このような構成によれば、画像読み書き一体ヘッドに光源を組み込む作業も容易化され、画像読み書き一体ヘッドの生産性を一層高めることができる。
【００３８】
本発明の他の好ましい実施の形態においては、上記光源は、上記コネクタに導通している。
【００３９】
このような構成によれば、光源への電力供給についても、上記コネクタを用いて行なうことが可能となり、光源専用のコネクタを用いる必要がなくなるため、画像読み書き一体ヘッドの生産性をさらに高めることができる。
【００４０】
本発明の第２の側面によって提供される画像処理装置は、画像読み書き一体ヘッドを具備しており、かつ、この画像読み書き一体ヘッドは、列状に配された複数の受光素子を備えた読み取り回路が設けられ、かつ上記複数の受光素子の列の方向を長手軸として延びるとともに、この長手軸と直交する方向の幅をもつ基板と、上記複数の受光素子を囲むようにして、上記基板上にその幅方向一方側の側縁部を外部に露出させつつ組み付けられたケースと、上記基板に対して間隔を隔てて対向するように上記ケースに装着され、原稿が接触搬送される透明カバーと、上記ケース内に配置され、上記原稿を照明するための光源と、上記ケース内に配置され、上記光源によって照明された原稿の画像を上記複数の受光素子上に結像させるための複数のレンズと、上記複数の受光素子と同方向の列状に配され、上記基板における上記幅方向一方側の側縁部上に搭載された複数の印字用素子と、上記基板に設けられ、かつ上記複数の印字用素子の駆動制御を行なうための書き込み駆動回路と、を有している、画像処理装置であって、上記読み取り回路、上記複数の印字用素子および上記書き込み駆動回路は、上記基板の同一表面上に設けられており、かつ、上記基板には、上記読み取り回路、上記複数の印字用素子および上記書き込み駆動回路のそれぞれと導通する外部機器との電気配線接続用の１つのコネクタが取り付けられていることを特徴としている。
【００４１】
このような構成を有する画像処理装置においては、本発明の第１の側面によって提供される画像読み書き一体ヘッドにおいて得られるのと同様な効果が得られる。
【００４２】
本発明のその他の特徴および利点は、図面を参照して以下に行う詳細な説明から、より明らかとなろう。
【００４３】
【発明を実施するための最良の形態】
以下、本発明の実施の形態について、図面を参照しつつ説明する。
【００４４】
図１〜図１０は、本発明に係る画像読み書き一体ヘッドの第１の実施形態を示している。これらの図において、上記従来技術と同一または類似の要素には、上記従来技術と同一の符号を付してある。
【００４５】
図２によく表れているように、本実施形態の画像読み書き一体ヘッドＸは、ケース１、透明カバー１９、レンズアレイ５、基板４、読み取り回路を構成する複数のセンサＩＣチップ２、複数の光源３、複数の発熱素子６０、書き込み駆動回路を構成する複数の駆動ＩＣチップ６およびコネクタ８を具備して構成されている。
【００４６】
基板４は、たとえばセラミック製であり、長矩形状である。この基板４の表面（上面）４０には、複数のセンサＩＣチップ２、複数の光源３、複数の発熱素子６０および複数の駆動ＩＣチップ６のそれぞれが搭載されている。
【００４７】
ケース１は、たとえば合成樹脂製であり、一定方向に延びた形態を有している。このケース１には、上部ならびに下部が開口した空間部１２、この空間部１２に繋がった溝１６、この溝１６に繋がった凹部１１、およびこの凹部１１の隣に位置する凹部１１ａのそれぞれがこのケース１の長手方向に延びて形成されている。図１によく表れているように、このケース１は、複数の光源３、複数のセンサＩＣチップ２、および複数の駆動ＩＣチップ６を囲むようにして、基板４の表面４０上に組み付けられている。
【００４８】
基板４の長手方向に延びる第１側縁部４２およびその近傍は、ケース１の側方にはみ出しており、このはみ出し部分の表面に複数の発熱素子６０が設けられている。ケース１は、上記はみ出し部分を規定するようにして基板４から立ち上がった側面１ａを有しており、この側面１ａは基板４から立ち上がるに連れて上記はみ出し部分から遠ざかるように傾斜している。このような構成によれば、図１によく表れているように、プラテンローラＰ2 を上記はみ出し部分に対向させて配置させた場合に、プラテンローラＰ2 と側面１ａとの干渉を回避しつつ、プラテンローラＰ2 とケース１とを互いに接近させることが可能である。ただし、本発明はこれに限定されず、側面１ａを非傾斜状にしてもかまわない。
【００４９】
透明カバー１９は、原稿をガイドするためのものであり、合成樹脂製またはガラス製の板体からなる。この透明カバー１９は、ケース１の上面の凹部１０に嵌入されることにより、基板４の表面４０（上面）に間隔を隔てて対向するようにケース１に装着されている。本実施形態においては、透明カバー１９が傾斜している。このような構成によれば、透明カバー１９に対向するプラテンローラＰ1 を基板４に接近させつつ、２つのプラテンローラＰ1 ，Ｐ2 の間の距離を確保するのに有利となる。ただし、本発明はこれに限定されず、透明カバー１９を基板４と平行に設けてもかまわない。
【００５０】
レンズアレイ５は、一定方向に延びるブロック状のレンズホルダ５０に複数のセルフォックレンズ５１を列状に並べて保持させたものである。このレンズアレイ５は、ケース１の溝１６に嵌入されていることにより、透明カバー１９に対向している。透明カバー１９の表面のうち、レンズアレイ５と対向する領域が読み取りラインＬである。各セルフォックレンズ５１は、原稿Ｄの正立等倍像を各受光素子２０上に結像させることが可能である。ただし、本発明はこれに限定されず、たとえば凸レンズを用いることもできる。
【００５１】
複数の光源３は、たとえばＬＥＤチップを用いて構成されており、基板４の長手方向に適当な間隔で列状に配列されている。これら複数の光源３は、ケース１の空間部１２の底部に位置している。このため、複数の光源３から発せられた光は、空間部１２内を読み取りラインＬに向けて進行するようになっている。
【００５２】
複数のセンサＩＣチップ２は、複数の受光素子２０を備えた集積回路が造り込まれた半導体チップであり、基板４の長手方向に繋がって並んだ列状とされている。複数のセンサＩＣチップ２は、ケース１の凹部１１内に配されており、レンズアレイ５を通過してきた光を各受光素子２０が受光できるようになっている。図３および図４に符号Ｌ1 で示した長さが、１個のセンサＩＣチップ２に相当する長さである。１個のセンサＩＣチップ２にたとえば９６個の受光素子２０が造り込まれている場合において、Ａ４幅の原稿を８ドット／ｍｍの読み取り密度で読み取るためには、計１８個のセンサＩＣチップ２を基板４上に並べ、それらの内部の回路を直列に接続することにより、１７２８個の受光素子２０を有する読み取り回路が構成される。
【００５３】
各センサＩＣチップ２の内部の具体的な回路構成は、図９に示すような構成となっている。すなわち、各センサＩＣチップ２は、たとえば９６個のホトトランジスタＰＴｒ1 〜ＰＴｒ96、９６個の電界効果トランジスタＦＥＴ1 〜ＦＥＴ96、受光用のシフトレジスタＳＲ1 、チップセレクト回路ＣＳ1 、演算増幅器ＯＰ1 、電界効果トランジスタＦＥＴa ，ＦＥＴb 、キャパシタＣ1 、抵抗器Ｒ1 〜Ｒ3 、およびパッドＳＩ，ＣＬＫＩ，ＶＤＤ，ＡＯ，ＳＯを具備している。ホトトランジスタＰＴｒ1 〜ＰＴｒ96は、原稿Ｄからの反射光が入射されることにより原稿Ｄの画像に応じたアナログの読み取り画像信号を出力する受光素子２０を構成している。電界効果トランジスタＦＥＴ1 〜ＦＥＴ96、シフトレジスタＳＲ1 、チップセレクト回路ＣＳ1 、演算増幅器ＯＰ1 、電界効果トランジスタＦＥＴa ，ＦＥＴb 、キャパシタＣ1 、および抵抗器Ｒ1 〜Ｒ3 は、ホトトランジスタＰＴｒ1 〜ＰＴｒ96からの出力を順次取り出す制御回路を構成している。
【００５４】
ホトトランジスタＰＴｒ1 〜ＰＴｒ96は、コレクタがパッドＶＤＤに接続され、エミッタが電界効果トランジスタＦＥＴ1 〜ＦＥＴ96のドレインに接続されている。電界効果トランジスタＦＥＴ1 〜ＦＥＴ96は、ゲートがシフトレジスタＳＲ1 の出力端に接続されており、ソースが全て共通に電界効果トランジスタＦＥＴa のドレインおよび演算増幅器ＯＰ1 の非反転入力端に接続されている。電界効果トランジスタＦＥＴa は、ゲートがパッドＣＬＫＩに接続されており、ソースが接地されている。演算増幅器ＯＰ1 は、出力端が電界効果トランジスタＦＥＴb のドレインおよび抵抗器Ｒ3 の一端に接続されており、反転入力端が抵抗器Ｒ3 の他端および抵抗器Ｒ2 の一端に接続されている。演算増幅器ＯＰ1 の非反転入力端と電界効果トランジスタＦＥＴa のドレインと電界効果トランジスタＦＥＴ1 〜ＦＥＴ96のソースとの接続点には、抵抗器Ｒ1 の一端およびキャパシタＣ1 の一端が接続されている。抵抗器Ｒ1 ，Ｒ2 の他端およびキャパシタＣ1 の他端は接地されている。電界効果トランジスタＦＥＴb は、ゲートがチップセレクト回路ＣＳ1 の出力端に接続されており、ソースがパッドＡＯに接続されている。
【００５５】
シフトレジスタＳＲ1 は、パッドＳＩを介してシリアルイン信号が入力されることにより、パッドＣＬＫＩを介して入力されるクロック信号に同期して、電界効果トランジスタＦＥＴ1 〜ＦＥＴ96のゲートに駆動パルスを順次出力する。すなわち、シリアルイン信号は、まずシフトレジスタＳＲ1 の第１ビットに入力され、これによりシフトレジスタＳＲ1 の第１ビットがオンして電界効果トランジスタＦＥＴ1 のゲートに駆動電圧が印加され、電界効果トランジスタＦＥＴ1 がオンして受光素子としてのホトトランジスタＰＴｒ1 に蓄積された電荷が演算増幅器ＯＰ1 の非反転入力端に供給される。そして、クロック信号が入力される毎にシリアルイン信号がシフトレジスタＳＲ1 内を次段に順次転送される結果、ホトトランジスタＰＴｒ1 〜ＰＴｒ96に蓄積された電荷すなわち読み取り画像信号が演算増幅器ＯＰ1 の非反転入力端に順次供給される。そして、演算増幅器ＯＰ1 により増幅された読み取り画像信号は、アナログスイッチとして動作する電界効果トランジスタＦＥＴb を介してパッドＡＯに出力され、コネクタ８を介して画像読み書き一体ヘッドＸの外部に送出される。
【００５６】
シフトレジスタＳＲ1 の最終ビットまで転送されたシリアルイン信号は、次のクロック信号が入力されることにより、シリアルアウト信号としてパッドＳＯおよびチップセレクト回路ＣＳ1 に出力される。パッドＳＯに出力されたシリアルアウト信号は、基板４上の配線パターンを介して次段の他のセンサＩＣチップ２のパッドＳＩにシリアルイン信号として供給される。
【００５７】
チップセレクト回路ＣＳ1 は、パッドＳＩにシリアルイン信号が入力された時から、パッドＳＯにシリアルアウト信号が出力される時までの期間、パッドＣＬＫＩに入力されるクロック信号に同期して、電界効果トランジスタＦＥＴb をオン・オフさせる。すなわち、シリアルアウト信号が入力されたチップセレクト回路ＣＳ1 は、電界効果トランジスタＦＥＴb のゲートに供給していた駆動信号を遮断し、電界効果トランジスタＦＥＴb をオフさせる。これにより、パッドＡＯに演算増幅器ＯＰ1 の出力が供給されなくなり、演算増幅器ＯＰ1 により増幅されたノイズなどがパッドＡＯに出力されるのを良好に防止できる。
【００５８】
アナログスイッチとして動作する電界効果トランジスタＦＥＴa は、パッドＣＬＫＩに入力されるクロック信号に同期してオン・オフすることにより、電界効果トランジスタＦＥＴ1 〜ＦＥＴ96を介して出力されるホトトランジスタＰＴｒ1 〜ＰＴｒ96からの電荷を、演算増幅器ＯＰ1 に供給する状態と接地させる状態とに切り替える。キャパシタＣ1 および抵抗器Ｒ1 は、ホトトランジスタＰＴｒ1 〜ＰＴｒ96からの出力波形を整形するものであり、抵抗器Ｒ2 ，Ｒ3 は、演算増幅器ＯＰ1 の電圧増幅度を決定するものである。このような回路を有する各センサＩＣチップ２により、複数の受光素子２０を利用した１ライン分の原稿画像の読み取りが可能な読み取り回路が構成されている。
【００５９】
複数の発熱素子６０は、複数のセンサＩＣチップ２と同様に、基板４の長手方向に延びた列状に設けられている。これら複数の発熱素子６０は、発熱抵抗体６０ａを具備して構成されている。より具体的には、図６によく表れているように、各発熱素子６０は、基板４の長手方向に延びて形成された発熱抵抗体６０ａの下部に、櫛歯状の複数の電極４５ａと複数の個別電極４６とを潜り込ませて設けることにより構成されている。発熱抵抗体６０ａは、たとえば導電ペーストを基板４の表面に印刷した後に、これを焼成することによって形成されたものである。各電極４５ａは、後述するコモン電極配線ＣＯＭの直線部４５に繋がっていることにより電圧が印加されている。各個別電極４６は、駆動ＩＣチップ６の後述する電極用パッドＤＯに繋がっており、グランド接続のオン・オフ切り替えがなされる。図６に示す構成において、個別電極４６（４６ａ）のグランド接続がオンされると、発熱抵抗体６０ａのうち、その個別電極４６を挟む２つの電極４５ａに挟まれた部分に電流が流れ、これが１ドット分の発熱素子となる。
【００６０】
図１および図２において、複数の駆動ＩＣチップ６は、複数の発熱素子６０の発熱駆動を制御するためのものであり、基板４の長手方向に適当な間隔で並べられていることにより、ケース１の凹部１１ａ内に配置されている。各駆動ＩＣチップ６は、図３および図４に符号Ｌ0 で示した長さ範囲に設けられた所定数の発熱素子６０の駆動を担当している。１個の駆動ＩＣチップ６がたとえば１４４ドットの発熱素子６０に対応可能である場合において、Ａ４幅の記録紙Ｋに８ドット／ｍｍの記録密度でプリントを行なうには、計１２個の駆動ＩＣチップ６を基板４上に並べ、それらの内部の回路を直列に接続することにより、１７２８ドットの発熱素子６０に対応する書き込み駆動回路が構成される。
【００６１】
各駆動ＩＣチップ６の内部の回路の構成は、図１０に示すような構成となっている。すなわち、各駆動ＩＣチップ６には、チップセレクト回路ＣＳ2 、ラッチ回路ＬＴ、シフトレジスタＳＲ2 、１４４個の論理積回路ＡＮＤ1 〜ＡＮＤ144 、１４４個のバイポーラトランジスタＴＲ1 〜ＴＲ144 、およびパッドＤＩ，ＣＬＫＩ，ＬＡＴＩ，ＳＴＲＩ，ＳＴＲＣＬＫ，ＧＮＤ，ＳＴＲＯ，ＬＡＴＯ，ＣＬＫＯ，ＤＯ，ＤＯ1 〜ＤＯ144 が形成されている。バイポーラトランジスタＴＲ1 〜ＴＲ144 は、発熱素子６０の通電用のスイッチとしての役割を果たす。
【００６２】
論理積回路ＡＮＤ1 〜ＡＮＤ144 は、出力端がバイポーラトランジスタＴＲ1 〜ＴＲ144 のベースに接続され、一方の入力端がラッチ回路ＬＴの出力端に接続され、他方の入力端がチップセレクト回路ＣＳ2 の一方の出力端に接続されている。バイポーラトランジスタＴＲ1 〜ＴＲ144 は、エミッタが全て共通にパッドＧＮＤに接続され、コレクタが電極用パッドＤＯ1 〜ＤＯ144 に接続されている。
【００６３】
シフトレジスタＳＲ2 は、パッドＤＩを介して第１ビットにシリアルに入力される記録画像データを、パッドＣＬＫＩを介して入力されるクロック信号に同期して順次次のビットに転送することにより、１４４ビット分の記録画像データを一時的に記憶するものであって、シフトレジスタＳＲ2 の最終ビットまで転送された記録画像データは、次のクロック信号が入力されることにより、パッドＤＯに出力され、隣の駆動ＩＣチップ６のパッドＤＩに供給される。また、パッドＣＬＫＩを介してシフトレジスタＳＲ2 に入力されたクロック信号は、シフトレジスタＳＲ2 からパッドＣＬＫＯに出力され、隣の駆動ＩＣチップ６のパッドＣＬＫＩに供給される。このシフトレジスタＳＲ2 に供給されるクロック信号は、センサＩＣチップ２のシフトレジスタＳＲ1 に供給されるクロック信号と同じものである。すなわち、本実施形態においては、各センサＩＣチップ２におけるタイミング制御のためのクロック信号と各駆動ＩＣチップ６におけるタイミング制御のためのクロック信号とを１つのクロック信号で兼用している。
【００６４】
ラッチ回路ＬＴは、パッドＬＡＴＩを介してラッチ信号が入力されることにより、その時点でシフトレジスタＳＲ2 の各ビットに記憶されている記録画像データを取り込んで記憶する。ラッチ回路ＬＴに入力されたラッチ信号は、ラッチ回路ＬＴからパッドＬＡＴＯに出力され、次段の駆動ＩＣチップ６のパッドＬＡＴＩに供給される。
【００６５】
チップセレクト回路ＣＳ2 は、パッドＳＴＲＩを介して一方の入力端に入力されるストローブ信号とパッドＳＴＲＣＬＫを介して他方の入力端に入力されるストローブクロック信号とに基づいて新たなストローブ信号を生成し、その新たなストローブ信号を一方および他方の出力端から出力する。チップセレクト回路ＣＳ2 の一方の出力端から出力された新たなストローブ信号は、論理積回路ＡＮＤ1 〜ＡＮＤ144 の他方の入力端に供給され、他方の出力端から出力された新たなストローブ信号は、パッドＳＴＲＯに供給される。パッドＳＴＲＯに供給されたストローブ信号は、基板４の配線パターンを介して次段の駆動ＩＣチップ６のパッドＳＴＲＩに供給される。チップセレクト回路ＣＳ2 は、Ｄフリップフロップ回路を備えており、パッドＳＴＲＣＬＫを介して他方の入力端に入力されるストローブクロック信号の立ち上がりのタイミングで、パッドＳＴＲＩを介して一方の入力端に入力されるストローブ信号がハイレベルであればハイレベルの信号を出力し、ローレベルであればローレベルの信号を出力する。そして、１２個の駆動ＩＣチップ６のうちの初段の駆動ＩＣチップ６のチップセレクト回路ＣＳ2 に、ストローブ信号としてたとえばラッチ信号が入力されると、その後の最初のストローブクロック信号の立ち上がりのタイミングでチップセレクト回路ＣＳ2 の出力がハイレベルになる。そして、その次のストローブクロック信号の立ち上がりのタイミングでは、ラッチ信号は既にローレベルに反転しているので、チップセレクト回路ＣＳ2 の出力はハイレベルからローレベルに反転する。したがって、チップセレクト回路ＣＳ2 は、ストローブクロック信号の１周期に相当する期間だけハイレベルになるストローブ信号を出力することになる。そして、このストローブ信号が次段の駆動ＩＣチップ６のチップセレクト回路ＣＳ2 にストローブ信号として入力されるので、次段の駆動ＩＣチップ６のチップセレクト回路ＣＳ2 は、前段の駆動ＩＣチップ６のチップセレクト回路ＣＳ2 により生成されたストローブ信号の立ち上がりと同時に立ち上がってストローブクロック信号の１周期に相当する期間だけハイレベルになるストローブ信号を出力する。このように、１２個の駆動ＩＣチップ６のチップセレクト回路ＣＳ2 は、タイミングが相互に重ならないように順次新たなストローブ信号を生成するのである。
【００６６】
チップセレクト回路ＣＳ2 の一方の出力端から新たなストローブ信号が出力されると、論理積回路ＡＮＤ1 〜ＡＮＤ144 の他方の入力端がハイレベルになり、論理積回路ＡＮＤ1 〜ＡＮＤ144 の出力端の信号と一方の入力端に供給されているラッチ回路ＬＴの出力とが一致する。すなわち、ラッチ回路ＬＴに記憶されている記録画像データの各ビットの内容に応じて論理積回路ＡＮＤ1 〜ＡＮＤ144 の出力端のレベルが決定され、それに応じてバイポーラトランジスタＴＲ1 〜ＴＲ144 のオン・オフ状態が決定される。電極用パッドＤＯ1 〜ＤＯ144 は、個別電極４６に接続されているので、バイポーラトランジスタＴＲ1 〜ＴＲ144 のうちのいすれかがオンすれば、それに対応する発熱素子６０に通電がなされ、発熱する。
【００６７】
図２によく表れているように、コネクタ８は、基板４の第２側縁部４３の長手方向中央部に取り付けられている。基板４の表面４０には、このコネクタ８と導通する配線パターンが設けられている。図３〜図５によく表れているように、複数の発熱素子６０に関連する配線としては、上記した櫛歯状の複数の電極４５ａを有するコモン電極配線ＣＯＭや複数の個別電極４６がある。複数の駆動ＩＣチップ６に関連する配線としては、たとえば印字画像データ用配線ＤＩ、ストローブ信号用配線ＡＥＯ１，ＡＥＯ２、電力供給用配線ＶＤＤ１、コモングランド配線ＧＮＤ１、ラッチ信号用配線ＬＡＴ、およびクロックパルス信号用配線Ｃｐがある。２つのストローブ信号用配線ＡＥＯ１，ＡＥＯ２を形成しておけば、基板４の左半分領域に設けられている発熱素子６０と、右半分領域に設けられている発熱素子６０とを時間差で分割して駆動することが可能である。
【００６８】
コモン電極配線ＣＯＭとコモングランド配線ＧＮＤ１とは、図８に示すような構成とされている。すなわち、コモン電極配線ＣＯＭは、全体が略ループ状に形成されており、基板４の第１側縁部４２において基板４の長手方向に延びる直線部４５を有している。この直線部４５の長手方向両端は、基板４の長手方向両端部を迂回して、コネクタ８に繋がっている。これに対し、コモングランド配線ＧＮＤ１は、全体がＴ字状に形成されており、複数の駆動ＩＣチップ６の近傍において基板４の長手方向に延びる直線部７０を有している。この直線部７０の長手方向中央部は、基板４の幅方向に延びる配線部７１を介してそのままコネクタ８に繋がっている。複数の発熱素子６０や複数の駆動ＩＣチップ６は、２つの直線部４５，７０の間に配され、これら直線部４５，７０間において並列に接続されている。
【００６９】
コモン電極配線ＣＯＭには、コネクタ８を介して電圧が印加されるとともに、コモングランド配線ＧＮＤ１はコネクタ８を介してグランド接続される。このような構成によれば、コモン電極配線ＣＯＭの直線部４５においては、基板４の長手方向中央部になるほどコネクタ８からの距離が遠くなり、電圧降下が大きくなる。これに対し、コモングランド配線ＧＮＤ１の直線部７０においては、基板４の長手方向中央部になるほどコネクタ８からの距離が近くなり、その電位は低くなる。したがって、基板４の長手方向両端部近傍の発熱素子６０に流れる電流と、基板４の長手方向中央部の発熱素子６０に流れる電流との大きさを略同一にすることが可能となり、各発熱素子６０の発熱温度を各所均一に揃えることが可能となる。
【００７０】
図３ないし図５によく表れているように、複数のセンサＩＣチップ２に関連する配線としては、たとえばアナログデータ出力用配線ＡＯ、グランド配線ＧＮＤ２、シリアル信号用配線ＳＩ、クロック信号用配線ＣＬＫ、および電力供給用配線ＶＤＤ２がある。駆動ＩＣチップ６のコモングランド配線ＧＮＤ１を上記したようなＴ字状とするためには、その配線部７１がセンサＩＣチップ２用の配線と平面的に交差することとなる。ところが、図７によく表れているように、コモングランド配線ＧＮＤ１の上に絶縁膜７を形成し、この絶縁膜７上にセンサＩＣチップ２の配線ＧＮＤ２，ＡＯ，ＶＤＤ２を形成すれば、それらの配線どうしの不当な導通を回避することが可能である。
【００７１】
アナログデータ出力用配線ＡＯ、グランド配線ＧＮＤ２、クロック信号用配線ＣＬＫ、および電力供給用配線ＶＤＤ２のそれぞれは、各センサＩＣチップ２にワイヤを介して接続されており、それぞれの配線に対して各センサＩＣチップ２が電気的に並列に接続されている。シリアル信号用配線ＳＩは、非連続状とされており、図３の左端領域に配置されたセンサＩＣチップ２にワイヤを介して接続されているとともに、隣り合うセンサＩＣチップ２のそれぞれの境目の近傍に形成されたアイランド状の導体部位Ｓが隣り合うセンサＩＣチップ２のそれぞれにワイヤを介して接続されている。これにより、センサＩＣチップ２のそれぞれの内部にシリアル信号が順次転送されるようになっている。
【００７２】
上記したように、各駆動ＩＣチップ６用のコモングランド配線ＧＮＤ１とは別に、各センサＩＣチップ２専用のグランド配線ＧＮＤ２が形成されていれば、各センサＩＣチップ２に入出力される各種の信号が各駆動ＩＣチップ６内の回路に悪影響を与えることを回避することができる。また逆に、各駆動ＩＣチップ６に入出力される各種の信号が、各センサＩＣチップ２内の回路に影響を与えることもない。したがって、各センサＩＣチップ２と各駆動ＩＣチップ６とが同一のグランド配線を共用している場合とは異なり、読み取り画像やプリント画像にノイズが混入する虞れを少なくし、それらの質を高めることができる。
【００７３】
複数の光源３に関連する配線パターンとしては、グランド配線ＧＮＤ３，ＧＮＤ４、および電力供給用配線ＶＤＤ３，ＶＤＤ４がある。各光源３は、グランド配線ＧＮＤ３またはＧＮＤ４上に実装されており、電力供給用配線ＶＤＤ３またはＶＤＤ４にワイヤを介して接続されている。
【００７４】
上述した複数の発熱素子６０用の配線、駆動ＩＣチップ６用の配線、センサＩＣチップ２用の配線、および光源３用の配線は、いずれも１つのコネクタ８と導通している。コネクタ８は、上記した複数の配線の入出力端子部の総数に対応した本数のコネクタピン８０と、これらを囲むコネクタケース８１とを有している。このコネクタ８は、図５および図７に示すように、各コネクタピン８０によって基板４を挟持させることにより基板４に取り付けられている。
【００７５】
本実施形態の画像読み書き一体ヘッドＸは、図１および図２に示したように、各受光素子２０、各発熱素子６０、各駆動ＩＣチップ６、および各光源３が、基板４の表面４０に搭載されたものである。また、それらに関連する配線パターンも表面４０に形成されている。したがって、上記各部品の実装作業や配線パターンの形成作業に際しては、基板４を表裏反転させるような必要はなく、その生産性を高めることができる。
【００７６】
次に、画像読み書き一体ヘッドＸを組み込んだ本発明に係る画像処理装置の一例について、図１１を参照して説明する。
【００７７】
同図に示された画像処理装置９は、筐体９０内に画像読み書き一体ヘッドＸが組み込まれた構成を有している。原稿Ｄを搬送するためのプラテンローラＰ1 は、透明カバー１９に対向して設けられている。巻取ロールＲから記録紙Ｋを繰り出して搬送するためのプラテンローラＰ2 は、複数の発熱素子６０に対向して設けられている。この画像処理装置９においては、図１６を参照して説明した従来技術の画像読み書き一体ヘッドＹとは異なり、プラテンローラＰ1 ，Ｐ2 がケース１をその厚み方向に挟んだ構造にはなっておらず、画像処理装置９の高さ方向においてケース１とプラテンローラＰ2 とがオーバラップしている。したがって、この画像処理装置９の厚みを従来技術よりも小さくすることができる。
【００７８】
この画像処理装置９においては、画像の読み取り機能とプリント機能とを併有している。たとえば、原稿Ｄの画像の読み取り動作は、以下のようにして行われる。まず、読み取り対象となる原稿Ｄを筐体９０の上面９１に形成された投入口９１ａから投入し、プラテンローラＰ1 と透明カバー１９との間にガイドする。すると、原稿Ｄは、プラテンローラＰ1 の回転により透明カバー１９に密着して搬送される。このとき、光源３からの光によって原稿Ｄの読み取りラインＬが照明され、原稿Ｄからの反射光がレンズアレイ５によって集光された後に、複数のセンサＩＣチップ２の各受光素子２０上に原稿Ｄの画像が結像される。複数のセンサＩＣチップ２によって構成された読み取り回路からは、各受光素子２０の受光量に対応した出力レベルの１ライン分の画像信号が出力され、この信号がコネクタ８を介して画像読み書き一体ヘッドＸの外部に取り出される。原稿ＤはプラテンローラＰ1 によって図中の矢印方向に１ライン分ずつ送られて、同様な読み取り動作が次々と行われることにより、原稿Ｄ全体の画像が読み取られる。読み取りが終了した原稿Ｄは、筐体９０の前面９２に形成された原稿排出口９２ａから排出される。
【００７９】
一方、記録紙Ｋに画像をプリントする場合には、記録紙ＫをプラテンローラＰ2 と複数の発熱素子６０との間に供給して搬送させる。このとき、コネクタ８を介して外部から各種の信号を受けた各駆動ＩＣチップ６が複数の発熱素子６０を選択的に発熱駆動させることにより、記録紙Ｋには１ライン分の画像が形成される。記録紙Ｋに１ページ分のプリントが終了すると、記録紙Ｋはその後筐体９０の背面９３の排出口９３ａから排出される。
【００８０】
図１２〜図１４は、本発明の第２の実施形態を示している。ただし、図１２以降の図においては、先の第１の実施形態と同一または類似の要素には、第１の実施形態と同一の符号を付している。
【００８１】
図１２に示す構成においては、基板４の表面に、複数のＩＣチップ２Ａが列状に並べられて搭載されている。各ＩＣチップ２Ａは、第１の実施形態で説明した各センサＩＣチップ２に組み込まれている回路と、各駆動ＩＣチップ６に組み込まれている回路とがワンチップ化されたものである。
【００８２】
各ＩＣチップ２Ａの内部の回路は、図１４に示すような構成となっている。同図に示す回路構成と、図９および図１０に示した回路構成とを比較すれば明らかなように、図１４に示す回路は、図９の読み取り用の回路と、図１０に示す書き込み駆動用の回路とを一体化した構成となっている。ただし、各ＩＣチップ２Ａ内部の回路においては、受光素子であるホトトランジスタＰＴｒ1 〜ＰＴｒ96の数と、バイポーラトランジスタＴＲ1 〜ＴＲ96の数とを一致させており、１つのＩＣチップ２Ａが担当する読み取り画素数とプリントドット数とを一致させている。各ＩＣチップ２Ａには、９６個のホトトランジスタＰＴｒ1 〜ＰＴｒ96、９６個の電界効果トランジスタＦＥＴ1 〜ＦＥＴ96、受光用のシフトレジスタＳＲ1 、チップセレクト回路ＣＳ1 ，ＣＳ2 、演算増幅器ＯＰ1 、電界効果トランジスタＦＥＴa ，ＦＥＴb 、キャパシタＣ1 、抵抗器Ｒ1 〜Ｒ3 、発熱用のシフトレジスタＳＲ 2 、ラッチ回路ＬＴ、たとえば９６個の論理積回路ＡＮＤ1 〜ＡＮＤ96、９６個のバイポーラトランジスタＴＲ1 〜ＴＲ96およびパッドＳＩ，ＤＩ，ＣＬＫＩ，ＬＡＴＩ，ＳＴＲＩ，ＳＴＲＣ，ＶＤＤ，ＤＯ1 〜ＤＯ96，ＧＮＤ，ＡＯ，ＳＴＲＯ，ＬＡＴＯ，ＣＬＫＯ，ＤＯ，ＳＯが設けられている。ホトトランジスタＰＴｒ1 〜ＰＴｒ96は、原稿Ｄからの反射光が入射されることにより、原稿Ｄの画像に応じた読み取り画像信号を出力する受光素子２０を構成している。バイポーラトランジスタＴＲ1 〜ＴＲ96は、受光素子２０に通電するためのスイッチを構成している。電界効果トランジスタＦＥＴ1 〜ＦＥＴ96、シフトレジスタＳＲ1 、チップセレクト回路ＣＳ1 、演算増幅器ＯＰ1 、電界効果トランジスタＦＥＴa ，ＦＥＴb 、キャパシタＣ1 、および抵抗器Ｒ1 〜Ｒ3 は、ホトトランジスタＰＴｒ1 〜ＰＴｒ96からの出力を順次取り出す受光素子制御回路を構成している。シフトレジスタＳＲ 2 、ラッチ回路ＬＴ、チップセレクト回路ＣＳ2 、論理積回路ＡＮＤ1 〜ＡＮＤ96、およびバイポーラトランジスタＴＲ1 〜ＴＲ96は、記録画像に応じて複数の発熱素子６０に選択的に通電を行なわせる回路を構成している。
【００８３】
図１３によく表れているように、各ＩＣチップ２Ａの表面のうち、その長手方向に沿う第１側縁部２９ａには、受光素子を構成するホトトランジスタＰＴｒ1 〜ＰＴｒ96が一列に形成されている。また、第２側縁部２９ｂには、全てのパッドＳＩ，ＤＩ，ＣＬＫＩ，ＬＡＴＩ，ＳＴＲＩ，ＳＴＲＣ，ＶＤＤ，ＤＯ1 〜ＤＯ96，ＧＮＤ，ＡＯ，ＳＴＲＯ，ＬＡＴＯ，ＣＬＫＯ，ＤＯ，ＳＯが形成されている。電極用パッドＤＯ1 〜ＤＯ96は、２列に配列され、その列の全長はホトトランジスタＰＴｒ1 〜ＰＴｒ96の列の全長よりも短くされている。これにより、第２側縁部２９ｂの長手方向両端部には、パッドＤＯ1 〜ＤＯ96の列が設けられていないスペースが形成されている。電極用パッドＤＯ1 〜ＤＯ96を除く他のパッドは、上記スペースを利用して第２側縁部２９ｂに設けられている。
【００８４】
上記構成によれば、各ＩＣチップ２Ａ上の各パッドを基板４上の配線パターンとワイヤを介して接続する場合に、それらのワイヤがホトトランジスタＰＴｒ1 〜ＰＴｒ96を覆い隠さないようにすることができる。したがって、上記ワイヤによってホトトランジスタＰＴｒ1 〜ＰＴｒ96への光の入射が遮られないようにすることができる。また、信号入出力用のパッドは、各ＩＣチップ２Ａの長手方向端部に設けられているために、互いに隣り合うＩＣチップ２Ａどうし間において信号の転送を行なわせるための配線作業も容易化されることとなる。
【００８５】
本発明において、上記した複数のＩＣチップ２Ａを用いれば、基板４に搭載されるＩＣチップの総数を減らすことができる。したがって、基板４に対するＩＣチップの組み付け工程数を減らし、画像読み書き一体ヘッドの生産性を一層高めることができる。
【００８６】
図１５は、本発明の第３の実施形態を示している。同図に示すＩＣチップ２Ｂは、図１３に示したＩＣチップ２Ａと同様に、読み取り用の回路と書き込み駆動用の回路とをワンチップ化したものである。ただし、複数の電極用パッドＤＯについては、１列に配列されているにもかかわらず、ホトトランジスタＰＴｒ1 〜ＰＴｒ96の配列ピッチよりも小さいピッチで配列されていることにより、複数のホトトランジスタＰＴｒ1 〜ＰＴｒ96の列よりも短い全長とされている。これにより、ＩＣチップ２Ｂの第２側縁部２９ｂの長手方向両端部には、電極用パッドＤＯ1 〜ＤＯ96の列が設けられていないスペースが形成され、この部分に電極用パッドＤＯ1 〜ＤＯ96を除く他のパッドが設けられている。また、電極用パッドＤＯ1 〜ＤＯ96の列中には、複数のグランド接続用パッドＧＮＤ６が混在するようにして設けられている。
【００８７】
このような構成によっても、図１３に示したＩＣチップ２Ａと同様な効果が得られる。ただし、複数の電極用パッドＤＯが１列にされている分だけ、これらの部分にワイヤをボンディングする作業が容易化される。また、複数のグランド接続用パッドＧＮＤ６を利用することにより、１つのＩＣチップ２Ｂ内における複数個所において発熱素子用のグランド接続が行なえるために、複数の発熱素子６０に対するグランド接続個所を多くし、グランドの電位を安定させ、プリント画像の質を高めることも可能となる。
【００８８】
本発明に係る画像処理装置の各部の具体的な構成は、上述の実施形態に限定されず、種々に設計変更自在である。たとえば、光源としては、ＬＥＤに代えて、冷陰極管を用いることもできる。
【図面の簡単な説明】
【図１】 図１は、本発明の第１の実施形態に係る画像読み書き一体ヘッドの断面図である。
【図２】 図２は、図１に表す画像読み書き一体ヘッドの分解斜視図である。
【図３】 図３は、図１に表す画像読み書き一体ヘッドに具備された基板の長手方向一端部の拡大平面図である。
【図４】 図４は、図１に表す画像読み書き一体ヘッドに具備された基板の長手方向他端部の拡大平面図である。
【図５】 図５は、図１に表す画像読み書き一体ヘッドに具備された基板の長手方向中央部の拡大平面図である。
【図６】 図６は、発熱素子の要部拡大平面図である。
【図７】 図７は、図５のVII −VII 断面図である。
【図８】 図８は、基板に形成された一部の配線パターンの概略構成を表す平面図である。
【図９】 図９は、図１に表す画像読み書き一体ヘッドに具備されたセンサＩＣチップ内部の回路ブロック図である。
【図１０】 図１０は、図１に表す画像読み書き一体ヘッドに具備された駆動ＩＣチップ内部の回路ブロック図である。
【図１１】 図１１は、本発明に係る画像処理装置の一例を表す断面図である。
【図１２】 図１２は、本発明の第２の実施形態に係る画像読み書き一体ヘッドの要部平面図である。
【図１３】 図１３は、ＩＣチップの他の例を示す拡大平面図である。
【図１４】 図１４は、図１３に表すＩＣチップ内部の回路ブロック図である。
【図１５】 図１５は、本発明の第３の実施形態に係るＩＣチップの拡大平面図である。
【図１６】 図１６は、従来の画像読み書き一体ヘッドの一例を表す断面図である。
【図１７】 図１７は、図１６に示す画像読み書き一体ヘッドの基板とコネクタとを表す斜視図である。
Claims (13)
- 列状に配された複数の受光素子を備えた読み取り回路が設けられ、かつ上記複数の受光素子の列の方向を長手軸として延びるとともに、この長手軸と直交する方向の幅をもつ基板と、
上記複数の受光素子を囲むようにして、上記基板上にその幅方向一方側の側縁部を外部に露出させつつ組み付けられたケースと、
上記基板に対して間隔を隔てて対向するように上記ケースに装着され、原稿が接触搬送される透明カバーと、
上記ケース内に配置され、上記原稿を照明するための光源と、
上記ケース内に配置され、上記光源によって照明された原稿の画像を上記複数の受光素子上に結像させるための複数のレンズと、
上記複数の受光素子と同方向の列状に配され、上記基板における上記幅方向一方側の側縁部上に搭載された複数の印字用素子と、
上記基板に設けられ、かつ上記複数の印字用素子の駆動を制御するための書き込み駆動回路と、
を有している、画像読み書き一体ヘッドであって、
上記読み取り回路、上記複数の印字用素子および上記書き込み駆動回路は、上記基板の同一表面に設けられており、かつ、
上記基板には、上記読み取り回路、上記複数の印字用素子および上記書き込み駆動回路のそれぞれと導通する外部機器との電気配線接続用の１つのコネクタが取り付けられていることを特徴とする、画像読み書き一体ヘッド。 - 上記基板は、その長手方向に延び、かつ幅方向両側に位置する第１側縁部と第２側縁部とを有しており、上記複数の印字用素子は上記第１側縁部上に搭載されているとともに、上記コネクタは上記第２側縁部に取り付けられている、請求項１に記載の画像読み書き一体ヘッド。
- 上記コネクタは、上記第２側縁部における長手方向中央部に取り付けられているとともに、
上記基板の上記表面には、上記複数の印字用素子を挟むようにして上記基板の長手方向に延びる直線部をそれぞれ有し、かつ上記複数の印字用素子に駆動電力を供給可能に構成されたコモン電極配線およびコモングランド配線が設けられており、
上記コモン電極配線および上記コモングランド配線の一方の直線部は、その長手方向両端部が上記コネクタに繋がっているとともに、
上記コモン電極配線および上記コモングランド配線の他方の直線部は、その長手方向中央部が上記コネクタに繋がっている、請求項２に記載の画像読み書き一体ヘッド。 - 上記基板の上記表面には、上記読み取り回路のグランド配線と、上記書き込み駆動回路のグランド配線とが別々に設けられている、請求項１に記載の画像読み書き一体ヘッド。
- 上記読み取り回路は、その構成単位としての集積回路が造り込まれている複数のセンサＩＣチップにより構成されているとともに、上記書き込み駆動回路は、その構成単位としての集積回路が造り込まれている複数の駆動ＩＣチップにより構成されている、請求項１に記載の画像読み書き一体ヘッド。
- 上記読み取り回路および上記書き込み駆動回路は、それらの構成単位としての集積回路をワンチップ化して造り込んだ複数のＩＣチップにより構成されている、請求項１に記載の画像読み書き一体ヘッド。
- 上記各ＩＣチップは、一定方向に延びる第１側縁部と第２側縁部とを有する長矩形状を有しており、かつ上記第１側縁部の表面には、上記複数の受光素子が列状に並べられて設けられているとともに、上記第２側縁部の表面には、上記印字用素子との接続がなされる複数の電極用パッドが並べられている、請求項６に記載の画像読み書き一体ヘッド。
- 上記複数の電極用パッドは、上記複数の受光素子の列よりも短い列に配列されており、かつ上記第２側縁部の長手方向両端部には、信号の入出力がなされる複数の信号用パッドが上記複数の電極用パッドを挟むようにして設けられている、請求項７に記載の画像読み書き一体ヘッド。
- 上記第２側縁部には、複数のグランド接続用パッドがさらに設けられている、請求項８に記載の画像読み書き一体ヘッド。
- 上記各印字用素子は、発熱素子である、請求項１に記載の画像読み書き一体ヘッド。
- 上記光源は、上記基板の上記表面上に配置されている、請求項１に記載の画像読み書き一体ヘッド。
- 上記光源は、上記コネクタに導通している、請求項１１に記載の画像読み書き一体ヘッド。
- 画像読み書き一体ヘッドを具備しており、かつ、
この画像読み書き一体ヘッドは、
列状に配された複数の受光素子を備えた読み取り回路が設けられ、かつ上記複数の受光素子の列の方向を長手軸として延びるとともに、この長手軸と直交する方向の幅をもつ基板と、
上記複数の受光素子を囲むようにして、上記基板上にその幅方向一方側の側縁部を外部に露出させつつ組み付けられたケースと、
上記基板に対して間隔を隔てて対向するように上記ケースに装着され、原稿が接触搬送される透明カバーと、
上記ケース内に配置され、上記原稿を照明するための光源と、
上記ケース内に配置され、上記光源によって照明された原稿の画像を上記複数の受光素子上に結像させるための複数のレンズと、
上記複数の受光素子と同方向の列状に配され、上記基板における上記幅方向一方側の側縁部上に搭載された複数の印字用素子と、
上記基板に設けられ、かつ上記複数の印字用素子の駆動制御を行なうための書き込み駆動回路と、
を有している、画像処理装置であって、
上記読み取り回路、上記複数の印字用素子および上記書き込み駆動回路は、上記基板の同一表面上に設けられており、かつ、
上記基板には、上記読み取り回路、上記複数の印字用素子および上記書き込み駆動回路のそれぞれと導通する外部機器との電気配線接続用の１つのコネクタが取り付けられていることを特徴とする、画像処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21809298 | 1998-07-31 | ||
| PCT/JP1999/004143 WO2000007358A1 (fr) | 1998-07-31 | 1999-07-30 | Tete de lecture/ecriture d'images integree et processeur d'images comportant cette tete de lecture/ecriture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3923728B2 true JP3923728B2 (ja) | 2007-06-06 |
Family
ID=16714513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000563058A Expired - Fee Related JP3923728B2 (ja) | 1998-07-31 | 1999-07-30 | 画像読み書き一体ヘッドおよびこれを備えた画像処理装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6952289B1 (ja) |
| EP (1) | EP1109396A4 (ja) |
| JP (1) | JP3923728B2 (ja) |
| KR (1) | KR100420936B1 (ja) |
| CN (1) | CN1164071C (ja) |
| CA (1) | CA2338595C (ja) |
| TW (1) | TW425812B (ja) |
| WO (1) | WO2000007358A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000092267A (ja) * | 1998-07-13 | 2000-03-31 | Rohm Co Ltd | 壁掛け用画像処理装置 |
| WO2000014949A1 (fr) * | 1998-09-09 | 2000-03-16 | Rohm Co., Ltd. | Lecteur d'image |
| JP2003298813A (ja) * | 2002-04-04 | 2003-10-17 | Rohm Co Ltd | 画像読み取り装置 |
| US7488670B2 (en) * | 2005-07-13 | 2009-02-10 | Infineon Technologies Ag | Direct channel stress |
| US7678630B2 (en) * | 2006-02-15 | 2010-03-16 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
| US7271402B1 (en) * | 2007-03-26 | 2007-09-18 | Universal Scientific Industrial Co., Ltd. | Optical module and methods for optically aligning and assembling the same |
| TWM470789U (zh) | 2013-07-23 | 2014-01-21 | Ktl Int Co Ltd | 手推車 |
| JP1553414S (ja) * | 2015-06-18 | 2016-07-11 | ||
| JP1553846S (ja) * | 2015-06-18 | 2016-07-11 | ||
| JP1553845S (ja) * | 2015-06-18 | 2016-07-11 | ||
| JP1553412S (ja) * | 2015-06-18 | 2016-07-11 | ||
| JP1553848S (ja) * | 2015-06-18 | 2016-07-11 | ||
| JP1553417S (ja) * | 2015-06-18 | 2016-07-11 | ||
| JP1553413S (ja) * | 2015-06-18 | 2016-07-11 | ||
| JP1553847S (ja) * | 2015-06-18 | 2016-07-11 | ||
| US10099485B1 (en) * | 2017-07-31 | 2018-10-16 | Datamax-O'neil Corporation | Thermal print heads and printers including the same |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04282952A (ja) * | 1991-03-12 | 1992-10-08 | Hitachi Ltd | ファクシミリ装置，記録読み取り素子並びに駆動用ｉｃ |
| JPH0583470A (ja) * | 1991-09-25 | 1993-04-02 | Rohm Co Ltd | イメージセンサ |
| JP2868673B2 (ja) * | 1992-08-17 | 1999-03-10 | 三菱電機株式会社 | 入出力デバイス |
| JP3003416B2 (ja) * | 1992-08-28 | 2000-01-31 | ブラザー工業株式会社 | 画像の読取・記録装置 |
| US6014231A (en) * | 1992-09-09 | 2000-01-11 | Rohm Co., Ltd. | Image sensor |
| JPH06113069A (ja) * | 1992-09-30 | 1994-04-22 | Mita Ind Co Ltd | ディジタル画像形成装置 |
| JP2968662B2 (ja) * | 1993-05-07 | 1999-10-25 | ローム株式会社 | 読取・プリント兼用ヘッド |
| KR0182048B1 (ko) * | 1995-10-12 | 1999-04-15 | 김광호 | 밀착형 이미지 센서 및 그 제조방법 |
| CA2241404C (en) * | 1995-12-26 | 2001-12-25 | Rohm Co., Ltd. | Contact-type image sensor |
| JPH09284470A (ja) * | 1996-04-15 | 1997-10-31 | Rohm Co Ltd | 画像読み書きヘッド |
| JP3727718B2 (ja) * | 1996-05-10 | 2005-12-14 | ローム株式会社 | 密着型イメージセンサ |
| JP3703851B2 (ja) * | 1996-07-30 | 2005-10-05 | ローム株式会社 | 画像読み書きヘッドおよびこれに用いる集積回路 |
| JPH1051587A (ja) * | 1996-07-30 | 1998-02-20 | Rohm Co Ltd | 画像読み書きヘッド |
| JP3167111B2 (ja) * | 1997-04-25 | 2001-05-21 | キヤノン株式会社 | 画像読取装置 |
| US6469808B1 (en) * | 1998-05-15 | 2002-10-22 | Rohm Co., Ltd. | Image reading apparatus and illuminator used for the same |
| TW417380B (en) * | 1998-05-29 | 2001-01-01 | Rohm Co Ltd | Unified pick-up head for image reading and writing and the image processor comprising the same |
-
1999
- 1999-07-30 EP EP99933215A patent/EP1109396A4/en not_active Withdrawn
- 1999-07-30 JP JP2000563058A patent/JP3923728B2/ja not_active Expired - Fee Related
- 1999-07-30 WO PCT/JP1999/004143 patent/WO2000007358A1/ja active IP Right Grant
- 1999-07-30 CA CA002338595A patent/CA2338595C/en not_active Expired - Fee Related
- 1999-07-30 KR KR10-2001-7001260A patent/KR100420936B1/ko not_active IP Right Cessation
- 1999-07-30 CN CNB998092088A patent/CN1164071C/zh not_active Expired - Fee Related
- 1999-07-30 US US09/744,746 patent/US6952289B1/en not_active Expired - Fee Related
- 1999-07-31 TW TW088113125A patent/TW425812B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CA2338595A1 (en) | 2000-02-10 |
| KR20010072107A (ko) | 2001-07-31 |
| KR100420936B1 (ko) | 2004-03-02 |
| TW425812B (en) | 2001-03-11 |
| CA2338595C (en) | 2003-09-23 |
| WO2000007358A1 (fr) | 2000-02-10 |
| CN1164071C (zh) | 2004-08-25 |
| US6952289B1 (en) | 2005-10-04 |
| CN1311948A (zh) | 2001-09-05 |
| EP1109396A1 (en) | 2001-06-20 |
| EP1109396A4 (en) | 2002-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3923728B2 (ja) | 画像読み書き一体ヘッドおよびこれを備えた画像処理装置 | |
| KR100359638B1 (ko) | 화상처리장치 | |
| US6469725B1 (en) | Thermal printhead | |
| US4651164A (en) | Thermal print head | |
| JPH10211732A (ja) | ヘッド及びその実装方法 | |
| JP3703851B2 (ja) | 画像読み書きヘッドおよびこれに用いる集積回路 | |
| CA2336413C (en) | Integrated image read/write head and image processor with the head | |
| CA2320452C (en) | Driver ic chip and print head | |
| US5280304A (en) | Thermal print head in which a series of semiconductor chips are electrically connected to each other | |
| JPH09284470A (ja) | 画像読み書きヘッド | |
| JP4008630B2 (ja) | 画像読み書き一体ヘッドおよびこれを備えた画像処理装置 | |
| JPH1051587A (ja) | 画像読み書きヘッド | |
| JP2000041132A (ja) | 画像読み書き一体ヘッド、およびこれを備えた画像処理装置 | |
| JP2508810B2 (ja) | サ―マルヘッド | |
| JP2838176B2 (ja) | 画像装置 | |
| JP4369498B2 (ja) | 画像読み書き一体ヘッドおよびこれを備えた画像処理装置 | |
| JPH05131677A (ja) | プリントヘツド | |
| JPH04142860A (ja) | イメージセンサおよびそれを用いた情報処理装置 | |
| JPS60140971A (ja) | 複写装置 | |
| JPH11334147A (ja) | Ｌｅｄプリントヘッド | |
| JPH0226464A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040406 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |