JPH09284470A

JPH09284470A - 画像読み書きヘッド

Info

Publication number: JPH09284470A
Application number: JP9227096A
Authority: JP
Inventors: Hisayoshi Fujimoto; 久義藤本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1996-04-15
Filing date: 1996-04-15
Publication date: 1997-10-31

Abstract

(57)【要約】【課題】イメージセンサとしての画像読み取り機能と、
サーマルプリントヘッドとしての画像記録機能とを併せ
有する画像読み書きヘッドを提供する。【解決手段】ケース21と、このケース21の上面に取付け
られたガラスカバー22と、上記ケース21の底部に取付け
たヘッド基板23とを備えており、上記ヘッド基板23の上
面には、複数のイメージセンサチップ24と、複数の発光
素子とが設けられているとともに、上記ガラスカバー22
と上記複数のイメージセンサチップ24との間にロッドレ
ンズアレイ27が配置されており、上記発光素子28によっ
て照明された上記ガラスカバー22上の原稿からの反射光
が上記複数のイメージセンサチップ24上に集束するよう
に構成されているとともに、上記ヘッド基板23の裏面に
は、列状に配置された複数の発熱ドット30と、各発熱ド
ットを駆動するための駆動回路とが設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、画像読み取り機
能と、熱転写方式または感熱方式による印字機能とを併
せ備える画像読み書きヘッドに関する。

【０００２】

【従来の技術】たとえば、ファクシミリ装置などの画像
処理装置においては、画像読み取り機能をつかさどるイ
メージセンサと、受信した画像または上記イメージセン
サによって読み取った画像を感熱記録紙等に記録するた
めのサーマルプリントヘッドとが別個に設けられてい
る。

【０００３】

【発明が解決しようとする課題】画像処理装置におい
て、画像読み取り機能と画像を感熱記録紙等に記録する
ことができる機能とを併せ備えるヘッドが実現できれ
ば、上記のようなファクシミリ装置の組立て部品点数が
減少するし、また、ヘッドの占有スペースが節約できて
ファクシミリ装置等のさらなる小型化が大いに期待でき
るが、従来、このような画像読み書き一体ヘッドは存在
しなかった。

【０００４】その理由は種々考えられるが、一つには、
従来の密着型イメージセンサの基本構成が原因して、上
記のような画像読み書き一体ヘッドの実現を阻害してい
たと考えることができる。

【０００５】図１６に、従来の密着型イメージセンサ１
０の構造を示す。樹脂等でできたケース１１の底面に配
置した基板１２には、読み取り幅と対応した長さ範囲に
複数個のイメージセンサチップ１３が取付けられてい
る。ケース１１の上面には、透明なガラスカバー１４が
取付けられ、このカバーガラス１４に設定した読み取り
ラインＬと上記イメージセンサチップ１３との間には、
上記読み取りラインＬに沿う明暗画像を正立等倍にイメ
ージセンサチップ列上に集束させるためのロッドレンズ
アレイ１５が配置されている。ケース１１の内部空間に
はまた、上記カバーガラス１４の裏側から原稿Ｄを照明
するための光源としての複数個のＬＥＤ１６が、基板１
７に搭載された恰好で配置されている。

【０００６】たとえば、Ａ４幅の原稿を８画素／mmで読
み取るようにこの種のイメージセンサを構成する場合、
１７２８ビットの受光部を配列する必要がある。一つの
イメージセンサチップ上にたとえば９６ビットの受光部
を配置する場合、１８個のイメージセンサチップ１３が
基板１２上に取付けられることになる。

【０００７】イメージセンサチップ１３には、上記受光
部に相当する複数のフォトトランジスタ、各フォトトラ
ンジスタと直列に接続されたアナログスイッチ、クロッ
クパルスによって上記アナログスイッチを順次選択して
オン駆動するためのシフトレジスタなどが一体に造りこ
まれたものであり、上記各アナログスイッチの出力端
は、チップの出力端子に引き回される。

【０００８】各フォトトランジスタは、読み取り周期の
間の受光量に応じた電流を流す。当該イメージセンサチ
ップが選択されると、たとえば、クロックパルスの各立
ち下がりの期間、上記アナログスイッチが順次オンさ
れ、その結果、チップの出力端子には、各フォトトラン
ジスタの受光量に相当するアナログ微小電流データがシ
リアルに出力される。一方、チップの端子出力は、基板
上に設置した負荷抵抗に接続され、この負荷抵抗の一端
における電位差が基板上に搭載される増幅回路によって
増幅される。

【０００９】上記チップから出力されるアナログ出力
は、高インピーダンス出力であるとともに微小電流によ
る出力であるため、図１７に示すように、クロックパル
ス信号が交流成分として混入しやすい。したがって、基
板１２には、種々のノイズ対策が施される。たとえば、
イメージセンサチップ１３から増幅回路にいたるアナロ
グ出力配線をグランド配線で囲んだり、クロックパルス
信号配線を基板の裏面のできるだけ上記イメージセンサ
チップ１３の配置領域から遠い領域に配置したりという
ノイズ対策が施される。

【００１０】このように、従来の密着型イメージセンサ
においては、イメージセンサチップ１３を搭載する基板
１２には、ノイズ対策として、この基板の表面および裏
面に配線の工夫を施す必要があるとともに、上記のよう
にイメージセンサチップ以外に、増幅回路やそのゲイン
を調整するための各種の電子部品を表面および裏面の双
方に取付ける必要がある。したがって、上記のような従
来の密着型イメージセンサのチップ搭載基板を利用し
て、これにサーマルプリントヘッドとしての機能を設け
ることは、スペース的に無理がある。また、上記従来の
密着型イメージセンサにおけるチップ搭載基板は、いわ
ゆるプリント配線基板と同様の、ガラスエポキシ基材に
プリント配線を施したものが常識的に使用されており、
耐熱性が要求されるサーマルプリントヘッドの基板とし
て共用することができない。

【００１１】本願発明は、このような事情のもとで考え
出されたものであって、イメージセンサとしての画像読
み取り機能と、サーマルプリントヘッドとしての画像記
録機能とを併せ有する画像読み書きヘッドを提供するこ
とをその課題としている。

【００１２】

【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。

【００１３】すなわち、本願発明の画像読み書きヘッド
は、ケースと、このケースの上面に取付けられたガラス
カバーと、上記ケースの底部に取付けたヘッド基板とを
備えており、上記ヘッド基板の上面には、複数のイメー
ジセンサチップと、複数の発光素子とが設けられている
とともに、上記ガラスカバーと上記複数のイメージセン
サチップとの間にロッドレンズアレイが配置されてお
り、上記発光素子によって照明された上記ガラスカバー
上の原稿からの反射光が上記複数のイメージセンサチッ
プ上に集束するように構成されているとともに、上記ヘ
ッド基板の裏面には、列状に配置された複数の発熱ドッ
トと、各発熱ドットを駆動するための駆動回路とが設け
られていることを特徴とする。

【００１４】上記画像読み書きヘッドは、ケースの上面
に取付けたガラスカバー上に案内されてくる原稿の画像
を上記ヘッド基板の上面に配置したイメージセンサチッ
プが読み取る。一方、ケースの裏面側に臨む上記ヘッド
基板の裏面に配置された複数の発熱ドットが印字データ
にしたがって駆動回路によって駆動させることにより、
この発熱ドットに接触するようにして送られる感熱記録
紙に画像を記録する。このように、上記構成の画像読み
書きヘッドは、その上面に読み取り原稿の搬送経路を設
定し、下面に記録紙の搬送経路を設定することができる
ので、この画像読み書きヘッドを搭載する画像処理装置
は、とくにその原稿および記録紙送り方向（副走査方
向）の寸法を、著しく短縮することができる。

【００１５】好ましい実施形態において、上記イメージ
センサチップは、受光部としての所定個数の光電変換素
子と、各光電変換素子にそれぞれ直列的に接続されるア
ナログスイッチと、クロック信号によって上記アナログ
スイッチを順次的にオンする切り換え回路と、上記各光
電変換素子とこれに対応するアナログスイッチとからな
る各セットに直列的かつ共通的に接続される出力負荷
と、上記出力負荷の光電変換素子側の電位を増幅する増
幅回路と、この増幅回路のゲイン調整用抵抗とを一体的
に造り込まれて備えているものが使用される。

【００１６】好ましい実施形態において、上記イメージ
センサチップの上記ゲイン調整用抵抗は、直列に接続さ
れた複数の抵抗と、上記複数の抵抗の全部または一部の
それぞれに設けたレーザ光によって切断可能なバイパス
配線とを備えて形成されている。

【００１７】上記イメージセンサチップは、受光部とし
ての所定個数の光電変換素子、各光電変換素子にそれぞ
れ直列的に接続されるアナログスイッチ、クロック信号
によって上記アナログスイッチを順次的にオンする切り
換え回路などからなるイメージセンサチップとしての基
本的構成に加え、各光電変換素子のための出力負荷と、
この出力負荷の一端電位を増幅するための増幅回路と、
この増幅回路のためのゲインを調整するための抵抗まで
もが１チップ内に一体に造り込まれたものである。とく
に、増幅回路のゲインは、このイメージセンサチップを
作製するためのウエハの段階において、上記直列に接続
された複数の抵抗のうち、選択した抵抗を、そのバイパ
ス配線をレーザカットして活かすことによって上記ゲイ
ン調整抵抗の全抵抗を設定することにより、簡便に調整
することができる。

【００１８】このようなイメージセンサチップにおいて
は、画像読み取り信号として各光電変換素子から出力さ
れる微小電流信号は、センサチップ外に出ることなく、
上記出力負荷の光電変換素子側の電位が増幅回路によっ
て増幅されたアナログ電圧信号として外部に出力され
る。したがって、従来の密着型イメージセンサの場合の
ように、クロック信号に起因するノイズによって画像読
み取り性能が悪化するという不具合は著しく軽減され、
または解消される。その結果、このイメージセンサチッ
プが搭載される上記ヘッド基板の上面には、増幅回路や
それに関連する電子部品を搭載する必要がなくなるとと
もに、ノイズ対策のための特別な配線パターンを採用す
る必要もなくなり、上記ヘッド基板の上面のみに、画像
読み取り機能を達成するためのすべての構成、すなわ
ち、上記イメージセンサチップのほか、照明光源として
の発光素子を配置することが容易になる。

【００１９】好ましい実施形態においてはまた、上記ヘ
ッド基板は、セラミック基板材料の上面に、上記複数の
イメージセンサチップと、上記複数の発光素子とを配置
するための配線パターンが形成されているとともに、上
記セラミック基板材料の裏面に、上記複数の発熱ドット
のための共通電極パターンおよび個別電極パターンを含
む配線パターンが形成されたものとして形成されてい
る。

【００２０】上記ヘッド基板は、耐熱性と絶縁性に優れ
たセラミック材料を基材としているので、その下面に構
成されるサーマルプリントヘッド機能のための基板とし
て求められる要件を満足する。そして、その上面にイメ
ージセンサ機能を構成するための配線パターンのみを、
その下面にサーマルプリントヘッド機能を構成するため
の配線パターンのみを形成している。サーマルプリント
ヘッド機能を構成するための配線パターンは、共通電極
パターンおよび個別電極パターンの双方が微細なパター
ンであるため、フォトリソ工程を必要とするが、上記構
成のヘッド基板は、まず、基板材料の上面に対してイメ
ージセンサ機能を形成するための配線パターンをたとえ
ばスクリーン印刷法によって形成した後、このヘッド基
板中間品を、従前のサーマルプリントヘッドのためのヘ
ッド基板を製造するための工程に導入することにより、
簡便に製造することが可能となる。

【００２１】好ましい実施形態においてはまた、上記ヘ
ッド基板の上面における上記配線パターンおよび上記ヘ
ッド基板の裏面における上記配線パターンはそれぞれ保
護層で覆われており、かつ、上記ヘッド基板の上面の配
線パターンを覆う保護層の軟化温度を上記ヘッド基板の
裏面の配線パターンを覆う保護層の軟化温度よりも高く
設定されている。

【００２２】このようにすれば、まずヘッド基板の上面
を形成した後に、ヘッド基板の下面を形成する場合に、
下面の保護層を形成するに際して、すでに形成されてい
る上面の保護層が悪影響を受けることがなくなる。

【００２３】本願発明のその他の特徴および利点は、図
面を参照して以下に行う詳細な説明から、より明らかと
なろう。

【００２４】

【発明の実施の形態】以下、本願発明の好ましい実施形
態を、図面を参照して具体的に説明する。

【００２５】まず、図１および図２を参照して、本願発
明に係る画像読み書きヘッド２０の一実施形態の概略構
成を説明する。この画像読み書きヘッド２０は、略矩形
状の断面形状と、所定の長手寸法を有するケース２１を
有しており、このケース２１は、樹脂成形によって作製
することができる。そして、このケース２１は、図２に
良く表れているように、上下に貫通する内部空間Ｓをも
ち、上部開口を封鎖するようにしてガラスカバー２２が
取付けられているとともに、下部開口を封鎖するように
して、ヘッド基板２３が取付けられている。このヘッド
基板２３の上面における幅方向一側寄りには、複数個の
イメージセンサチップ２４が取付けられており、幅方向
他側寄りには、照明光源としての複数個のＬＥＤチップ
２５が取付けられている。ケース２１の内部空間Ｓに
は、上記ＬＥＤチップからの光を効率的に上記ガラスカ
バー２２上の原稿Ｄに照射するための透明樹脂からなる
導光板２６と、原稿面Ｄからの反射光を正立等倍に上記
イメージセンサチップ２４に集束させるためのロッドレ
ンズアレイ２７が設けられている。

【００２６】たとえば、Ａ４幅の原稿を８画素／mmの主
走査密度で読み取るように構成する場合、１７２８個の
受光素子を等間隔一列に配列する必要がある。このよう
な受光素子は、複数個の受光素子２８を設けたイメージ
センサチップ２４を複数個並設して実現される。たとえ
ば、９６個の受光素子を有するイメージセンサチップ２
４を用いる場合、すべての受光素子２８のピッチが一定
となるように、１８個のイメージセンサチップ２８を長
手方向に互いに密接させてヘッド基板２３上に搭載する
ことになる。

【００２７】上記カバーガラス２２の上面と対向するよ
うにして、プラテンローラ２９が配置されており、この
プラテンローラ２９にバックアップされて、読み取り原
稿Ｄが上記カバーガラス２２上に案内される。以上の構
成が、ガラスカバー２２上に案内された原稿Ｄの画像を
読み取るイメージセンサとしての機能を実現する。すな
わち、カバーガラス２２上に設定された読み取りライン
Ｌに沿う原稿Ｄ上の明暗画像がそのままイメージセンサ
チップ２４上の受光素子列に反映され、１読み取りライ
ンごとに、各受光素子２８の受光量を表すデータがシリ
アルにつなげられたアナログデータが読み取りデータと
して出力される。

【００２８】一方、上記ヘッド基板２３の下面における
幅方向一側寄りには、複数列状に配列された発熱ドット
３０が設けられ、幅方向他側寄りには、上記発熱ドット
３０を個別発熱制御するための複数個の駆動ＩＣ４５が
搭載されている。発熱ドット列と対向するようにして、
プラテンローラ３２が配置され、このプラテンローラ３
２にバックアップされるようにして、感熱記録紙等の記
録紙Ｐが上記発熱ドット３０に押しつけられるようにし
て、搬送される。ヘッド基板２３の下面に形成された以
上の構成が、サーマルプリントヘッドとしての機能を実
現する。すなわち、駆動ＩＣ４５は、印字データにした
がって、１印字ラインごとに、発熱ドッ列のうちの選択
した発熱ドット３０を発熱駆動する。

【００２９】以下、上記ヘッド基板２３の上面に形成さ
れるイメージセンサ機能のための具体的構成およびその
動作、ならびに、ヘッド基板２３の下面に形成されるサ
ーマルプリントヘッド機能のための具体的構成およびそ
の動作について、説明する。

【００３０】図３は、上記ヘッド基板２３の上面に取付
けられたイメージセンサチップ２４の１単位を平面的に
示している。このイメージセンサチップ２４は、シリコ
ンウエハ上にマスクワークを施すことによって所定の素
子や端子を一体に造り込んだのち、ダイシングによって
単位チップに分割したものであり、その上面一側縁に沿
って、上記受光素子２８が８個／mmのピッチで等間隔に
配置されているとともに、上面他側縁に沿って、シリア
ル・イン（ＳＩ）、クロック（ＣＬＫ）、ロジック電源
（ＶＤＤ）、グランド（ＧＮＤ）、アナログ・アウト
（ＡＯ）、シリアル・アウト（ＳＯ）などの端子パッド
が配列されている。これらの端子パッドは、後述するよ
うに、ヘッド基板２３上に形成された所定の配線パター
ンに対して、ワイヤボンディングによって結線される。

【００３１】図５は、上記イメージセンサチップ２４の
等価回路構成を示す。受光素子としての複数個（図に示
す形態においては９６個）の光電変換素子、より具体的
にはフォトトランジスタ２８が、それらのエミッタをロ
ジック電源（ＶＤＤ）に共通接続するようにして配設さ
れている。各フォトトランジスタ２８のコレクタには、
アナログスイッチ３３がそれぞれ直列に接続されてい
る。これらのアナログスイッチ３３は、当該イメージセ
ンサチップ２４が選択された状態において、クロック信
号によって作動する切り換え回路３４によって、順次的
にオンされる。このような切り換え回路３４としては、
シフトレジスタが好適に採用される。したがって、この
シフトレジスタ３４には、シリアル・イン（ＳＩ）信
号、および、クロック（ＣＬＫ）信号が入力される。

【００３２】各アナログスイッチ３３の出力端とグラン
ド（ＧＮＤ）端子との間には、所定の抵抗値をもつ抵抗
負荷３５が、直列的かつ共通的に接続されている。そし
て、この抵抗負荷３５と並列に、コンデンサ負荷３６が
介装されている。これは、抵抗負荷３５とコンデンサ負
荷３６とが協働して、フォトトランジスタ２８のための
出力負荷を構成する。すなわち、これら抵抗負荷３５お
よびコンデンサ負荷３６の光電変換素子側の端部は、増
幅回路としてのオペアンプ３７の非反転入力に接続され
ている。このオペアンプ３７の反転入力には、グランド
との間に介装された抵抗群Ｒａと、オペアンプ３７の出
力端との間に介装された抵抗群Ｒｂとからなるゲイン調
整用抵抗Ｒが接続されている。周知のとおり、オペアン
プ３７のゲインＧは、Ｇ＝１＋（Ｒb ／Ｒa ）の関係に
よって定まる。

【００３３】上記ゲイン調整用抵抗Ｒは、より具体的に
は、次のように構成されている。すなわち、上記抵抗群
Ｒa は、２０ｋΩの基準抵抗Ｒa₀に、２ｋΩ、４ｋΩ、
８ｋΩおよび１６ｋΩの４つの調整用抵抗Ｒa₁, Ｒa₂,
Ｒa₃, Ｒa₄が直列に接続されており、各調整用抵抗に
は、バイパス配線３８がそれぞれ並列に設けられて構成
されている。また、上記抵抗群Ｒb は、２００ｋΩの基
準抵抗Ｒb₀に、２０ｋΩ、４０ｋΩ、８０ｋΩおよび１
６０ｋΩの４つの調整用抵抗Ｒb₁, Ｒb₂, Ｒb₃,Ｒb₄が
直列に接続されており、各調整用抵抗には、バイパス配
線３８がそれぞれ並列に設けられている。上記バイパス
配線３８は、シリコンウエハ上に形成された微細なアル
ミニウム配線である。上記抵抗群Ｒa についていえば、
すべてのバイパス配線３８がつながっている状態におい
て、上記基準抵抗Ｒa₀のみが活きており、したがって、
この抵抗群Ｒa の全抵抗は２０ｋΩである。同様に上記
抵抗群Ｒb についていえば、すべてのバイパス配線３８
がつながっている状態において、全抵抗は２００ｋΩで
ある。したがって、この状態でのオペアンプ３７のゲイ
ンＧは、Ｇ＝１＋（２００／２０）＝１１となる。

【００３４】上記のゲインＧを高めるには、上記抵抗群
Ｒb の全抵抗を高める。上記ゲインＧを低めるには、上
記抵抗群Ｒa の全抵抗を高める。各抵抗群Ｒa ，Ｒb の
全抵抗を高めるには、それらを構成する直列接続の調整
抵抗Ｒa₁, Ｒa₂, Ｒa₃, Ｒa₄, Ｒb₁, Ｒb₂, Ｒb₃, Ｒb₄
のどれを活かすかを選択し、その選択された抵抗のバイ
パス配線３８を切断する。図に示す実施形態において
は、たとえば抵抗群Ｒaについては、その調整抵抗Ｒa₁,
Ｒa₂, Ｒa₃, Ｒa₄が２ｋΩ、２²ｋΩ、２³ｋΩ、２
⁴ｋΩの４つの抵抗からなっているので、調整抵抗のう
ちのどの抵抗を選択するかにより、２０ｋΩから２ｋΩ
きざみで５０ｋΩまでの抵抗値を選択することができ
る。同様に、抵抗群Ｒb については、２００ｋΩから２
０ｋΩきざみで５００ｋΩまでの抵抗値を選択すること
ができる。ゲインの調整は、ダイシングによるチップ分
割前のウエハの状態において、所定の照明条件のもとで
各チップ領域についてアナログ出力をチェックし、この
段階でのアナログ出力に対してユーザ等によって求めら
れるアナログ出力レベルを得るために必要なアンプ３７
のゲインを演算し、こうして演算されたゲインとなるよ
うに、上記抵抗群Ｒa および抵抗群Ｒb の全抵抗を設定
するべく、選択した調整抵抗のバイパス配線３８をレー
ザカットにより切断することにより行う。このようなレ
ーザカットは、たとえばエキシマレーザのビームを入・
切制御しつつ、ウエハ上を走査させることにより簡便に
行うことができる。

【００３５】一方、上記抵抗負荷３５およびコンデンサ
負荷３６からなる出力負荷と並列にアナログスイッチ３
９が介装され、このアナログスイッチ３９は、チップ選
択回路４０からの信号によってオン・オフされる。ま
た、上記オペアンプ３７の出力端とアナログ・アウト
（ＡＯ）端子との間には、アナログスイッチ４１が介装
され、このアナログスイッチ４１は、上記チップ選択回
路４０からの信号によってオン・オフされる。上記シフ
トレジスタ３４の一端は、シリアル・アウト（ＳＯ）端
子および上記チップ選択回路４０に接続されており、上
記チップ選択回路４０には、シリアル・イン（ＳＩ）信
号およびクロック（ＣＬＫ）信号が入力される。

【００３６】上記チップ選択回路４０は、上記シリアル
・イン（ＳＩ）からのパルス信号が入力されてから、シ
フトレジスタ３４の出口からのパルス信号の出力までの
期間、上記アナログスイッチ４１をオンし、クロックパ
ルスの各立ち上がりの期間、上記アナログスイッチ３９
をオンする。

【００３７】上記のようにして形成されたイメージセン
サチップ２４は、次のようにして基板２３上にボンディ
ングされる。すなわち、図４に示すように、各イメージ
センサチップ２４のロジック電源（ＶＤＤ）端子は基板
２３上のロジック電源配線パターン４２_VDDに、グラン
ド（ＧＮＤ）端子は基板上のグランド配線パターン４２
_GNDに、クロック信号（ＣＬＫ）端子は基板上のクロッ
ク信号配線パターン４２_CLKに、アナログ・アウト（Ａ
Ｏ）端子は基板上のアナログ・アウト配線パターン４２
_AOに、それぞれワイヤボンディングによって共通接続さ
れるとともに、隣接するイメージセンサチップのシリア
ル・イン（ＳＩ）端子とシリアル・アウト（ＳＯ）端子
間は、基板上の配線パターン４２_Sを介して、カスケー
ド接続される。

【００３８】上記ヘッド基板２３にはまた、照明光源と
しての複数個のＬＥＤチップ２５を配設するための配線
パターン４２_LEDも形成されており、これらの配線パタ
ーンを利用して、上記複数個のＬＥＤチップ２５が、所
定間隔をおいて配設されている。

【００３９】上記の各配線パターン４２_VDD，４
２_GND，４２_CLK，４２_AO，４２_S，４２ _LEDは、アル
ミナセラミックからなる基板材料の上面に、たとえば、
金ペースト、あるいは銀・パラジウムペーストを用いた
スクリーン印刷および焼成を行うことにより、好適に形
成することができる。なお、好適には、このような配線
パターンを形成した基板には、さらに、図６に示すよう
に、ガラスペーストによって印刷および焼成を行うこと
による、保護層が形成される。各配線パターンは、基板
２３の一定部位に集められ、たとえば適当なコネクタを
装着しておくなどして、外部接続に備えられる。

【００４０】次に、上記イメージセンサ機能の動作を説
明する。ガラスカバー２２に設定される読み取りライン
Ｌ上にある原稿Ｄの明暗画像が１７２８個の受光素子２
８に集束させられる。すなわち、読み取りライン上の明
暗画像に対応する強さの光が一列に並ぶ上記１７２８個
の受光素子のそれぞれに照射される。

【００４１】図７のタイミングチャートに示されるよう
に、当該チップにシリアル・イン（ＳＩ）端子からのパ
ルス信号が入力された時点で、上記チップ選択回路４０
は、アナログ・アウト（ＡＯ）端子におけるアナログス
イッチ４１をオンし、この状態は、シフトレジスタ３４
からパルス信号が出力（ＳＯ）されるまで継続する。す
なわち、上記アナログスイッチ４１がオンとなっている
期間、アナログ・アウト（ＡＯ）端子から画像読み取り
データがシリアルに出力される。

【００４２】シフトレジスタ３４の一端に入力されたパ
ルス信号は、クロックパルスによって順次シフトされ、
これにともない、各フォトトランジスタ２８に直列接続
されているアナログスイッチ３３が順次的にオンされ
る。こうして、読み取り信号を取り出すべきフォトトラ
ンジスタ２８が順次的に選択される。一方、上記チップ
選択回路４０はまた、クロックパルスの各立ち上がり期
間上記アナログスイッチ３９をオンし、クロックパルス
の立ち下がり期間上記アナログスイッチ３９をオフする
から、図７のタイミングチャートに示されるように、ク
ロックパルスの各立ち下がり期間、上記のように順次的
に選択されるフォトトランジスタ２８によって所定の読
み取り周期の間に当該フォトトランジスタが受けた光の
強さに応じた電荷が上記抵抗負荷３５およびコンデンサ
負荷３６からなる出力負荷を流れる。このときの微小電
流信号は、上記出力負荷３５，３６のフォトトランジス
タ側の電位として検出され、これは、上記オペアンプ３
７によって電圧波形に変換されるとともに所定のゲイン
によって増幅され、このような電圧波形よりなるアナロ
グデータが上記アナログ・アウト（ＡＯ）端子からシリ
アルに出力される。シフトレジスタ３４の出口から出力
されたパルス信号は、シリアル・アウト（ＳＯ）端子か
らヘッド基板２３上のパターンを介して隣接するチップ
に送られ、隣接するチップでは、上述したのと同様に、
各フォトトランジスタ２８によって検出された信号が、
シリアルデータとして読み出される。

【００４３】図７にはまた、上記実施形態に係るイメー
ジセンサチップ２４について、照明光の強さを変更した
場合の出力波形が示されている。この図から判るよう
に、光を照射しない暗レベルにおいて、図１６および図
１７に示した従来例のようにクロックパルスが交流成分
として出力波形に乗るということがない。これは、上記
のイメージセンサチップ２４においては、出力負荷３
５，３６および増幅回路３７がイメージセンサチップ２
４内に一体に組み込まれているために、従来例のように
ノイズを拾いやすい高インピーダンス出力が基板に引き
出されることがないためである。したがって、出力波形
は、各フォトトランジスタ２８が受ける光の強さに対応
した適正なものとなり、その結果、このイメージセンサ
チップによる画像読み取り性能は、飛躍的に高まる。

【００４４】ところで、上記実施形態においては、受光
素子としてのフォトトランジスタ２８の負荷として、抵
抗負荷３５とコンデンサ負荷３６とを協働させた構成を
採用している。前述のように、フォトトランジスタ２８
は、読み取り周期の間に受けた光の量に応じた電流を、
上記アナログスイッチ３９がオフとなっている期間に出
力するが、このとき、出力負荷中のコンデンサとしての
特質から、フォトトランジスタ２８に滞留していた電荷
が一挙にこのコンデンサ３６に流入し、上記アナログス
イッチ３９のオフ期間が終了した時点でとくにフォトト
ランジスタ２８のベースに残留する電荷量を低減するこ
とができる。

【００４５】図８は、原稿Ｄに「白」部分と「黒」部分
とを設け、「白」部分に引き続いて「黒」部分を読み取
った場合のアナログ出力について、フォトトランジスタ
２８の出力負荷として種々のものを設定した場合につい
て実験した結果をまとめたものである。すなわち、図８
(a) は、上記出力負荷しとて４７ｋΩの抵抗を設けた場
合、図８(b) は上記出力負荷として１００ｋΩの抵抗を
設けた場合、図８(c)は上記出力負荷として容量３３ｐ
Ｆのコンデンサを設けた場合、図８(d) は上記出力負荷
として容量１００ｐＦのコンデンサを設けた場合、図８
(e) は上記出力負荷として容量２００ｐＦのコンデンサ
を設けた場合につき、それぞれ、「白」読み取り時での
出力と「黒」読み取り時での出力を量的に表している。
なお、この場合の電源電圧は５Ｖ、照明光源の光量は
０．７９６μＷ、読み取り周期は５ｍｓ、オペアンプの
ゲインは１０倍である。この図から判るように、理想的
には出力レベルが０であるはずの「黒」読み取りにおい
ても、ある程度のレベルの出力が生じる。これは、
「白」読み取り時にフォトトランジスタにおけるとくに
ベースに残留した電荷が「黒」読み取り時に出力された
結果である。すなわち、「黒」読み取り時のアナログ出
力は、その直前の「白」読み取り時における残留電荷量
に相当する。

【００４６】図８から判るように、出力負荷として抵抗
を設けた場合には、上記残留電荷量の「白」読み取り時
の出力に対する比率は２６％を超えるが、出力負荷とし
てコンデンサを設けた場合には、上記比率はより低く、
容量の設定によっては、１６％近くまで下げることがで
きる。このような残留電荷量の比率が低くなるほど、細
い横罫線の読み取りが適正に行えるのであり、したがっ
て、実施形態に採用されている上記イメージセンサチッ
プ２４によれば、横罫線の読み取りという観点からみて
も、その性能が向上させられている。

【００４７】また、出力負荷中に抵抗負荷３５を上記の
ようにして含ませることにより、かつ、この抵抗負荷３
５の抵抗値を選択することにより、図９に示すように、
アナログ・アウト（ＡＯ）端子から出力される明出力波
形を変更することができる。すなわち、抵抗負荷が相対
的に大きい場合には、図９(a) に示すように、出力波形
は右上がりの鋸刃状を呈し、抵抗負荷を小さくしてゆく
にしたがって、波形の頂部の終端部が下がり傾向とな
る。画像読み取りデータの最適な処理にあたっては、図
９(b) に示すように、このような明出力波形ができるだ
け矩形波に近い、頂部に水平部または略水平部が形成さ
れるような波形であることが望ましいが、かかる波形
は、上記抵抗負荷の抵抗値を適切に選択することによっ
て得ることができる。

【００４８】図１０ないし図１５は、ヘッド基板２３の
下面に形成されるサーマルプリントヘッド機能の構成例
を示している。図に示される実施形態においては、いわ
ゆる厚膜型のサーマルプリントヘッドとしての構成が上
記ヘッド基板２３の下面に形成されている。図１０ない
し図１３に示されるように、上記ヘッド基板２３の下面
の一側縁に沿うようにして、上記発熱ドット３０を構成
するための発熱抵抗体４４が直線状に設けられており、
上記発熱ドット３０を所定個数毎に分担して駆動するた
めの駆動ＩＣ４５が、上記ヘッド基板２３の下面の他側
縁に沿うようにして複数個搭載されている。

【００４９】図１４および図１５に詳示するように、上
記発熱抵抗体４４の外側には、これと平行に延びるよう
にして共通電極配線４６が形成されている。この共通電
極配線４６からは、発熱抵抗体４４の下層にもぐり込む
ようにしてヘッド基板２３の幅方向に櫛歯状のコモンパ
ターン４７が延ばされている。また、このコモンパター
ン４７の各間の領域には、櫛歯状の個別電極パターン４
８が入り込まされている。この櫛歯状個別電極パターン
４８の基端部は、上記駆動ＩＣ４５の一側近傍まで延ば
されており、各個別配線パターン４８は、上記駆動ＩＣ
４５の出力パッドＤＲＯに対してワイヤボンディングに
よって結線されている。

【００５０】上記各駆動ＩＣ４５は、これに入力される
印字データにしたがって、選択した個別電極パターン４
８に電流を流す。そうすると、発熱抵抗体４４におい
て、当該個別電極パターン４８を挟んで両側に位置する
コモンパターン４７間の領域に電流が流れ、この領域が
発熱する。すなわち、発熱抵抗体４４は、図１４に詳示
するように、その下にもぐり込んでのびる櫛歯状のコモ
ンパターン４７によって、長手方向に微小領域毎に区画
され、各区画された領域が発熱ドット３０として機能す
る。

【００５１】図１２に示すように、各駆動ＩＣ４５の上
面には、上記した出力パッドＤＲＯのほか、信号系のパ
ッドと、電源系のパッドとが形成される。信号系のパッ
ドとしては、データ・インパッドＤＩ、データ・アウト
パッドＤＯ、クロック信号パッドＣＬＫ、ストローブ信
号パッドＳＴＢ、ラッチ信号入力パッドＬＡ、等があ
る。電源系のパッドとしては、ロジック電源パッドＶＤ
Ｄ、およびパワーグランドパッドＰＧ等がある。

【００５２】上記データ・インパッドＤＩは、各駆動Ｉ
Ｃ４５の左方に設けられており、データ・アウトパッド
ＤＯは右方に設けられている。そして、隣合うＩＣ間の
データ・アウトパッドＤＯとデータ・インパッドＤＩ間
は、ヘッド基板２３上に形成された配線パターン５０
_DATAを利用するなどして、カスケード接続されている。
上記ストローブ信号入力パッドＳＴＢ、クロック信号入
力パッドＣＬＫ、ラッチ信号入力パッドＬＡは、それぞ
れ、ヘッド基板２３上に形成されたストローブ信号用配
線パターン５０_STB、クロック信号用配線パターン５０
_CLK、グランド用配線パターン５０_GNDにそれぞれ共通
接続される。また、上記ロジック電源パッドＶＤＤおよ
びパワーグランドパッドＰＧもまた、基板上に形成され
たロジック電源用配線パターン５０_VDDおよびパワーグ
ランド用配線パターン５０_PGに、それぞれ共通接続され
る。上記駆動ＩＣ４５の各入出力パッドとヘッド基板２
３上の各配線パターンとの間の接続は、ワイヤボンディ
ングによって行われる。

【００５３】ヘッド基板２３の裏面に形成される上記の
各種の配線パターン、すなわち、各発熱ドットに接続さ
れるコモン配線パターン４７、個別電極パターン４８、
駆動ＩＣ４５に接続される信号系配線パターンおよび電
源系配線パターンは、上記コモン配線パターン４７およ
び個別配線パターン４８が微細な配線パターンであるた
めに、セラミック基板材料上に金ペーストを印刷・焼成
して金被膜を形成した後、この金被膜に対してフォトリ
ソ工程を施すことによって形成される。なお、サーマル
プリントヘッド機能を形成するためのヘッド基板２３の
下面にはまた、上記配線パターンを形成するに先立っ
て、ガラスペーストを印刷・焼成することによるグレー
ズ層５１が形成されている。また、配線パターンの形成
後の表面には、やはりガラス等からなる保護層５２が形
成される。すでに述べたように、ヘッド基板２３の上面
側の配線パターンを覆うようにして保護層４３が形成さ
れるが、上記ヘッド基板２３の形成は、まず、上面のイ
メージセンサ機能のための配線パターン４２_VDD，４２
_GND，４２_CLK，４２_AO，４２_S等の形成を行った後、
下面のサーマルプリントヘッド機能のための配線パター
ン４７，４８，５０_D，５０_DATA，５０_STB，５
０_CLK，５０_GND，５０_VDD，５０_PG等の形成を行うよ
うにすることが好適であり、その場合、上面側の保護層
４３は、下面側の配線パターンや保護層５２の形成や、
発熱ドット３０の抵抗値調整を行うパルストリミング時
に発生する熱によってはたやすく軟化溶融して不具合が
発生することがないように、相対的に軟化温度が高い材
質が採用される。

【００５４】たとえば、８ドット／mmの印字密度でＡ４
幅の印字を行うように構成する場合、上記発熱抵抗体３
上に１７２８個の発熱ドットが形成される。一つの駆動
ＩＣが、それぞれ９６個の発熱ドットを担当してこれを
駆動する場合、ヘッド基板２３上には、１８個の駆動Ｉ
Ｃ３１が搭載されることになる。

【００５５】データ用配線パターン５０_DATAを介して１
７２８ドット分の印字データが入力されると、各駆動Ｉ
Ｃのシフトレジスタ内には、９６ドット分ずつの印字デ
ータがストアされる。ついでラッチ信号が入力さると、
シフトレジスタ内のデータはラッチレジスタに移送され
る。ついでストローブ信号が入力されている間、ラッチ
レジスタにおけるハイレベルとなっている桁と対応する
発熱ドット３０を駆動するべく、上記個別電極パターン
４８に電流が流される。

【００５６】このとき、発熱抵抗体４４には、感熱記録
紙Ｐがプラテンローラ３２に押圧されて接触させられて
おり、上記のように駆動されて発熱させられている発熱
ドット３０接触する部分が変色して印字記録が行われ
る。そして、感熱記録紙Ｐが１ピッチずつ副走査方向に
送られて上記と同様の作動により印字が行われる。

【００５７】以上説明したように、本願発明に係る上記
画像読み書きヘッド２０は、ケース２１の上面に取付け
たガラスカバー２２上に案内されてくる原稿Ｄの画像を
上記ヘッド基板２３の上面に配置したイメージセンサチ
ップ２４が読み取る。一方、ケース２１の裏面側に臨む
上記ヘッド基板２３の下面に配置された複数の発熱ドッ
ト３０が印字データにしたがって駆動回路４５によって
駆動させることにより、この発熱ドット３０に接触する
ようにして送られる感熱記録紙Ｐに画像を記録する。こ
のように、上記構成の画像読み書きヘッド２０は、その
上面に読み取り原稿Ｄの搬送経路を設定し、下面に記録
紙Ｐの搬送経路を設定することができるので、この画像
読み書きヘッド２０を搭載する画像処理装置は、とくに
その原稿および記録紙送り方向（副走査方向）の寸法
を、著しく短縮することができる。

【００５８】また、図に示す形態においては、上記イメ
ージセンサチップ２４は、受光部としての所定個数の光
電変換素子２８、各光電変換素子にそれぞれ直列的に接
続されるアナログスイッチ３３、クロック信号によって
上記アナログスイッチ３３を順次的にオンする切り換え
回路３４などからなるイメージセンサチップとしての基
本的構成に加え、各光電変換素子２８のための出力負荷
３５，３６と、この出力負荷３５，３６の一端電位を増
幅するための増幅回路３７と、この増幅回路３７のため
のゲインを調整するための抵抗Ｒまでもが１チップ内に
一体に造り込まれたものである。とくに、増幅回路のゲ
インは、このイメージセンサチップ２４を作製するため
のウエハの段階において、上記直列に接続された複数の
抵抗Ｒa₁，Ｒa₂，Ｒa₃，Ｒa₄，Ｒb₁，Ｒb₂，Ｒb₃，Ｒb₄
のうち、選択した抵抗を、そのバイパス配線３８をレー
ザカットして活かすことによって上記ゲイン調整抵抗の
全抵抗を設定することにより、簡便に調整することがで
きる。そうして、このようなイメージセンサチップ２４
においては、画像読み取り信号として各光電変換素子２
８から出力される微小電流信号は、センサチップ外に出
ることなく、上記出力負荷３５，３６の光電変換素子側
の電位が増幅回路３７によって増幅されたアナログ電圧
信号として外部に出力される。したがって、従来の密着
型イメージセンサの場合のように、クロック信号に起因
するノイズによって画像読み取り性能が悪化するという
不具合は著しく軽減され、または解消される。

【００５９】図に示す実施形態においては、上記ヘッド
基板２３は、耐熱性と絶縁性に優れたセラミック材料を
基材としているので、その下面に構成されるサーマルプ
リントヘッド機能のための基板として求められる要件を
満足する。そして、その上面にイメージセンサ機能を構
成するための配線パターンのみを、その下面にサーマル
プリントヘッド機能を構成するための配線パターンのみ
を形成している。サーマルプリントヘッド機能を構成す
るための配線パターンは、共通電極パターン４７および
個別電極パターン４８の双方が微細なパターンであるた
め、フォトリソ工程を必要とするが、上記構成のヘッド
基板２３は、まず、アルミナセラミックからなる基板材
料の上面に対してイメージセンサ機能を形成するための
配線パターンをたとえばスクリーン印刷法によって形成
した後、このヘッド基板中間品を、従前のサーマルプリ
ントヘッドのためのヘッド基板を製造するための工程に
導入することにより、簡便に製造することが可能とな
る。

【００６０】もちろん、この発明の範囲は上述した実施
形態に限定されるものではない。図に示す実施形態で
は、ヘッド基板２３として、セラミック基板材料の上面
にイメージセンサとしての機能を構成し、セラミック基
板材料の下面にサーマルプリントヘッドとしての機能を
構成したが、たとえば、ガラスエポキシ基板材料の上面
に上記イメージセンサとしての機能を構成する一方、セ
ラミック基板材料の下面に上記サーマルプリントヘッド
としての機能を構成し、これらの基板を背中合わせに貼
り合わせててヘッド基板を構成することもできる。

【００６１】また、図に示す実施形態においては、ヘッ
ド基板２３の下面には、いわゆる厚膜型のサーマルプリ
ントヘッドを形成したが、いわゆる薄膜型のサーマルプ
リントヘッドを構成してもよいことはもちろんである。

【００６２】さらに、図に示す実施形態においては、イ
メージセンサ機能において、各光電変換素子２８に直列
に接続されるアナログスイッチ３３は、各光電変換素子
２８に対してグランド側に接続されているが、電源側に
接続することもできる。また、コンデンサ負荷３６およ
び抵抗負荷３５は、図に示す実施形態のように光電変換
素子に対してグランド側に共通接続するほか、電源側に
共通接続し、その端部間の電位差を増幅回路によって増
幅するようにしてもよい。

【００６３】さらに、図に示す実施形態においては、フ
ォトトランジスタ２８のための出力負荷として、コンデ
ンサ負荷３６と抵抗負荷３５とを並列接続して構成した
が、抵抗負荷３５のみ、あるいはコンデンサ負荷３６の
みで構成することも可能である。

【図面の簡単な説明】

【図１】本願発明に係る画像読み書きヘッドの一実施形
態の分解斜視図。

【図２】図１に示される画像読み書きヘッドの組立て状
態での断面図。

【図３】上記画像読み書きヘッドのヘッド基板の上面に
イメージセンサ機能を構成するために搭載されるイメー
ジセンサチップの一実施形態の拡大平面図。

【図４】上記ヘッド基板の上面の部分拡大平面図。

【図５】上記イメージセンサチップの等価回路図。

【図６】図４のVI−VI線断面図。

【図７】図５の回路構成をもつイメージセンサチップの
動作を説明するためのタイミングチャート。

【図８】図５の回路構成をもつイメージセンサチップの
作用を説明するためのグラフ。

【図９】図５の回路構成をもつイメージセンサチップの
作用を説明するための出力波形図。

【図１０】上記ヘッド基板の下面に形成されるサーマル
プリントヘッド機能部の全体図。

【図１１】図１０に示されるサーマルプリントヘッド機
能部の左方部の詳細図。

【図１２】図１０に示されるサーマルプリントヘッド機
能部の長手方向中央部付近の詳細図。

【図１３】図１０に示されるサーマルプリントヘッド機
能部の右方部の詳細図。

【図１４】図１０ないし図１３に示されるサーマルプリ
ントヘッド機能部における発熱ドット部の詳細図。

【図１５】図１４のＸＶ−ＸＶ線断面図。

【図１６】従来例に係るイメージセンサの断面図。

【図１７】従来例の動作を説明するためのタイミングチ
ャート。

【符号の説明】２０画像読み書きヘッド２１ケース２２ガラスカバー２３ヘッド基板２４イメージセンサチップ２５ＬＥＤチップ２６導光板２７ロッドレンズアレイ２８受光素子（フォトトランジスタ）２９プラテンローラ３０発熱ドット３２プラテンローラ３３アナログスイッチ３４切り換え回路（シフトレジスタ）３５抵抗負荷（出力負荷）３６コンデンサ負荷（出力負荷）３７増幅回路（オペアンプ）３８バイパス配線３９アナログスイッチ４０チップ選択回路４１アナログスイッチ４２_VDD電源用配線パターン４２_CLKクロック用配線パターン４２_AO アナログ出力用配線パターン４２_GNDグランド用配線パターン４２_S シリアルデータ用配線パターン４２_LEDＬＥＤチップ用配線パターン４３保護層４４発熱抵抗体４５駆動ＩＣ４６共通電極配線４７コモンパターン４８個別電極パターン５０_D データ用配線パターン５０_DATAデータ用配線パターン５０_STBストローブ信号用配線パターン５０_CLKクロック信号用配線パターン５０_GNDグランド用配線パターン５０_VDD電源用配線パターン５０_PG パワーグランド用配線パターン５１グレーズ層５２保護層Ｒゲイン調整用抵抗Ｒａ抵抗群Ｒｂ抵抗群Ｒa₁, Ｒa₂, Ｒa₃, Ｒa₄ 調整用抵抗Ｒb₁, Ｒb₂, Ｒb₃, Ｒb₄ 調整用抵抗Ｌ読み取りラインＤ原稿面Ｐ記録紙

Claims

【特許請求の範囲】

【請求項１】ケースと、このケースの上面に取付けら
れたガラスカバーと、上記ケースの底部に取付けたヘッ
ド基板とを備えており、上記ヘッド基板の上面には、複数のイメージセンサチッ
プと、複数の発光素子とが設けられているとともに、上
記ガラスカバーと上記複数のイメージセンサチップとの
間にロッドレンズアレイが配置されており、上記発光素
子によって照明された上記ガラスカバー上の原稿からの
反射光が上記複数のイメージセンサチップ上に集束する
ように構成されているとともに、上記ヘッド基板の裏面には、列状に配置された複数の発
熱ドットと、各発熱ドットを駆動するための駆動回路と
が設けられていることを特徴とする、画像読み書きヘッ
ド。
【請求項２】上記イメージセンサチップは、受光部と
しての所定個数の光電変換素子と、各光電変換素子にそ
れぞれ直列的に接続されるアナログスイッチと、クロッ
ク信号によって上記アナログスイッチを順次的にオンす
る切り換え回路と、上記各光電変換素子とこれに対応す
るアナログスイッチとからなる各セットに直列的かつ共
通的に接続される出力負荷と、上記出力負荷の光電変換
素子側の電位を増幅する増幅回路と、この増幅回路のゲ
イン調整用抵抗とを一体的に造り込まれて備えているも
のである、請求項１に記載の画像読み書きヘッド。
【請求項３】上記ゲイン調整用抵抗は、直列に接続さ
れた複数の抵抗と、上記複数の抵抗の全部または一部の
それぞれに設けたレーザ光によって切断可能なバイパス
配線とを備えて形成されている、請求項２に記載の画像
読み書きヘッド。
【請求項４】上記ヘッド基板は、セラミック基板材料
の上面に、上記複数のイメージセンサチップと、上記複
数の発光素子とを配置するための配線パターンが形成さ
れているとともに、上記セラミック基板材料の裏面に、
上記複数の発熱ドットのための共通電極パターンおよび
個別電極パターンを含む配線パターンが形成されたもの
である、請求項２または３に記載の画像読み書きヘッ
ド。
【請求項５】上記ヘッド基板の裏面における少なくと
も上記発熱ドットの下層には、蓄熱グレーズ層が形成さ
れている、請求項４に記載の画像読み書きヘッド。
【請求項６】上記ヘッド基板の上面における上記配線
パターンおよび上記ヘッド基板の裏面における上記配線
パターンはそれぞれ保護層で覆われており、かつ、上記
ヘッド基板の上面の配線パターンを覆う保護層の軟化温
度を上記ヘッド基板の裏面の配線パターンを覆う保護層
の軟化温度よりも高く設定したこと特徴とする、請求項
３ないし５のいずれかに記載の画像読み書きヘッド。
【請求項７】上記ヘッド基板は、樹脂製基板材料の上
面に上記複数のイメージセンサチップと上記複数の発光
素子とを配置するための配線パターンが形成された第１
基板と、セラミック製基板材料の裏面に上記複数の発熱
ドットのための共通電極パターンおよび個別電極パター
ンを含む配線パターンが形成された第２基板とを重ね合
わせたものである、請求項２または３に記載の画像読み
書きヘッド。