JP3908356B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3908356B2 JP3908356B2 JP28734397A JP28734397A JP3908356B2 JP 3908356 B2 JP3908356 B2 JP 3908356B2 JP 28734397 A JP28734397 A JP 28734397A JP 28734397 A JP28734397 A JP 28734397A JP 3908356 B2 JP3908356 B2 JP 3908356B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay
- timing
- delayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 230000003111 delayed effect Effects 0.000 claims description 71
- 238000001514 detection method Methods 0.000 claims description 35
- 230000001934 delay Effects 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 claims description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 30
- 230000000630 rising effect Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に半導体集積回路に関し、詳しくはクロック信号に同期させ入力信号をラッチする半導体集積回路に関する。
【０００２】
【従来の技術】
クロック信号に同期して動作する半導体装置は、クロック信号ＣＬＫを入力として受け取り、クロック信号ＣＬＫを同期信号として用いて、他の信号のデータ取り込みを行う。この際、クロック信号ＣＬＫの立ち上がりエッジで確実にデータを取り込むためには、立ち上がりエッジよりセットアップタイムＴｓ前にはデータが確定していなければならず、また立ち上がりエッジの後少なくともホールドタイムＴｈの間はデータを保たなければならない。これらセットアップタイムＴｓ及びホールドタイムＴｈは、カタログに記載されており、ユーザはこのカタログ記載のセットアップタイムＴｓ及びホールドタイムＴｈが確保されるように、クロック信号ＣＬＫ及び他の信号を半導体装置に供給する必要がある。
【０００３】
例えば、クロックサイクルが10ｎｓであり、セットアップタイムＴｓ及びホールドタイムＴｈが各々3 ｎｓである場合、クロック信号ＣＬＫの立ち上がりエッジを中心として前後6 ｎｓの間は、データ信号の有効な値を持続させる必要がある。
【０００４】
【発明が解決しようとする課題】
半導体装置の動作速度を向上させるためには、クロック信号ＣＬＫの周波数を高くして、データ入出力速度を速くする必要がある。しかしながら例えば、クロックサイクルを5 ｎｓにした場合に、セットアップタイムＴｓ及びホールドタイムＴｈは比例的に各々1.5 ｎｓになり、クロックサイクル5 ｎｓのうちの3 ｎｓの期間に、ユーザはデータ有効期間を一致させなければならない。逆に言えば、クロックサイクル5 ｎｓのうちの2 ｎｓの間に、データ変化を行わなければならない。このように、クロック信号ＣＬＫの周波数が高くなるにつれて、データ供給タイミングに関してユーザ側に要求される精度が厳しくなるので、システムを構築するのが難しくなる。
【０００５】
従って、ユーザ側にとっては、このようにセットアップタイムＴｓ及びホールドタイムＴｈで要求されるデータ供給タイミングではなく、より緩やかな条件でデータ供給可能であることが望ましい。例えば、クロックサイクルが5 ｎｓである場合に、要求されるデータ変化タイミングが、このクロックサイクルと同一の5 ｎｓの範囲内で許容されるならば、ユーザ側にとっては最も緩やかな条件となる。即ち、１クロックサイクル期間内で任意のタイミングでのデータ変化を許容して、変化後の信号レベルをデータとして読み込む構成とすれば、ユーザ側はデータ変化のタイミングを１クロックサイクル期間内にさえ納めればよく、システムを構築するのが容易になる。
【０００６】
従って本発明は、１クロックサイクルの期間内でデータ変化を許容して、変化後の信号レベルをデータとして読み込み可能な半導体集積回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１の発明に於ては、半導体集積回路は、クロック信号の１クロックサイクルの期間である所定期間内に信号レベルが変化する複数の入力信号に関して該所定期間内で最も遅い信号変化タイミングを検出するタイミング検出回路と、該最も遅い信号変化タイミングに信号変化タイミングが一致するように、該複数の入力信号を遅延させて遅延入力信号を生成する第１の遅延調整回路と、該タイミング検出回路により検出された該最も遅い信号変化タイミングから所定時間後に該遅延入力信号を該クロック信号を遅延させた遅延クロック信号により読み込むラッチ回路を含み、前記第１の遅延調整回路は、遅延対象の信号を受け取り可変遅延量だけ遅延させる信号遅延回路と、該信号遅延回路で遅延された信号の信号変化タイミングと前記最も遅い信号変化タイミングとを比較する位相比較回路と、該位相比較回路の比較結果に基づいて、該信号遅延回路で遅延された信号の信号変化タイミングと該最も遅い信号変化タイミングとが略同タイミングとなるように、該信号遅延回路の該可変遅延量を調整する遅延量制御回路を含むことを特徴とする。
【０００８】
上記発明に於いては、所定期間内で信号レベル変化を許容して、最も信号変化タイミングが遅い信号に全ての入力信号のタイミングを合わせ、タイミングの合った入力信号をラッチに取り込むことが出来る。従って、所定期間内で信号レベルが変化する際に、信号レベル変化後のデータを確実に読み込むことが可能になる。
【０００９】
請求項２の発明に於ては、請求項１記載の半導体集積回路に於て、クロック信号を受け取り、前記最も遅い信号変化タイミングに信号変化タイミングが一致するように、該クロック信号を遅延させる第２の遅延調整回路と、該第２の遅延調整回路から遅延されたクロック信号を受け取り、更に所定遅延量だけ遅延させて遅延クロック信号を生成するクロック遅延回路を含み、前記ラッチ回路は該遅延クロック信号を同期信号として用いて前記遅延入力信号を読み込み、前記第２の遅延調整回路は、遅延対象の信号を受け取り可変遅延量だけ遅延させる信号遅延回路と、該信号遅延回路で遅延された信号の信号変化タイミングと前記最も遅い信号変化タイミングとを比較する位相比較回路と、該位相比較回路の比較結果に基づいて、該信号遅延回路で遅延された信号の信号変化タイミングと該最も遅い信号変化タイミングとが略同タイミングとなるように、該信号遅延回路の該可変遅延量を調整する遅延量制御回路を含むことを特徴とする。
【００１０】
上記発明に於いては、ラッチによるデータ読み込みを、最も信号変化タイミングが遅い信号のタイミングから更に所定時間遅延したクロック信号を用いて行う。従って、所定のセットアップタイム及びホールドタイムを確保して、確実なデータ読み込みを行うことが出来る。
【００１１】
請求項３の発明に於ては、請求項２記載の半導体集積回路に於て、前記タイミング検出回路は、前記複数の入力信号の各々に対応して設けられ対応する入力信号の信号レベルが変化するとセットされる複数のラッチ回路と、該複数のラッチ回路が全てセットされると出力を変化させる回路を含むことを特徴とする。
【００１２】
上記発明に於いては、単純な回路構成によって、最も遅い信号変化タイミングを検出することが出来る。請求項４の発明に於ては、請求項２記載の半導体集積回路に於て、前記所定期間は、前記クロック信号の１サイクルであることを特徴とする。上記発明に於いては、１クロックサイクルの期間内でデータ変化を許容して、変化後の信号レベルをデータとして確実に読み込むことが出来る。
【００１３】
請求項５の発明に於ては、請求項２記載の半導体集積回路に於て、前記第１の遅延調整回路及び前記第２の遅延調整回路は、キャリブレーションモードに於いて動作することを特徴とする。上記発明に於いては、キャリブレーションモードに於いて入力信号の遅延量及びクロック信号の遅延量を適切な値に設定し、その後の通常動作モードで既に設定された遅延量を用いて確実なデータ読み込みを実現することが出来る。
【００１４】
請求項６の発明に於ては、請求項５記載の半導体集積回路に於て、コマンド入力により前記キャリブレーションモードを設定するコマンド検出回路を更に含むことを特徴とする。上記発明に於いては、キャリブレーションモードをコマンド入力により設定することが出来る。
【００１５】
請求項７の発明に於ては、請求項５記載の半導体集積回路に於て、電源投入を検出することにより前記キャリブレーションモードを設定する電源投入検出回路を更に含むことを特徴とする。上記発明に於いては、キャリブレーションモードを電源投入により設定することが出来る。
【００１６】
請求項８の発明に於ては、請求項５記載の半導体集積回路に於て、電源電圧及び温度を監視して変化を検出することにより前記キャリブレーションモードを設定する検出・設定回路を更に含むことを特徴とする。上記発明に於いては、電源電圧或いは温度に変動があった場合に、自動的にキャリブレーションモードを設定することが出来る。
【００１７】
請求項９の発明に於ては、請求項８記載の半導体集積回路に於て、前記検出・設定回路は、電源電圧及び温度を監視して変化を検出する検出回路と、該検出回路からの通知により前記キャリブレーションモードを設定すると共に、前記タイミング検出回路が前記最も遅い信号変化タイミングを検出した回数を計数して、計数値が所定値になると前記キャリブレーションモードを解除する設定回路を含むことを特徴とする。
【００１８】
上記発明に於いては、電源電圧或いは温度に変動があった場合に、自動的にキャリブレーションモードを設定すると共に、遅延量調整を所定回数実行した段階でキャリブレーションモードを解除することが出来る。請求項１０の発明に於ては、半導体集積回路は、複数の入力信号のうちで最もタイミングの遅い信号を検出するタイミング検出回路と、該最もタイミングの遅い信号と同期するように該複数の入力信号を遅延させて遅延入力信号を生成する第１の遅延調整回路と、該タイミング検出回路により検出された該最もタイミングの遅い信号のタイミングから所定時間後に該遅延入力信号を該クロック信号を遅延させた遅延クロック信号により読み込むラッチ回路を含み、前記第１の遅延調整回路は、遅延対象の信号を受け取り可変遅延量だけ遅延させる信号遅延回路と、該信号遅延回路で遅延された信号の信号変化タイミングと前記最も遅い信号変化タイミングとを比較する位相比較回路と、該位相比較回路の比較結果に基づいて、該信号遅延回路で遅延された信号の信号変化タイミングと該最も遅い信号変化タイミングとが略同タイミングとなるように、該信号遅延回路の該可変遅延量を調整する遅延量制御回路を含むことを特徴とする。
【００１９】
上記発明に於いては、所定期間内で信号レベル変化を許容して、最も信号変化タイミングが遅い信号に全ての入力信号のタイミングを合わせ、タイミングの合った入力信号をラッチに取り込むことが出来る。従って、所定期間内で信号レベルが変化する際に、信号レベル変化後のデータを確実に読み込むことが可能になる。
【００２０】
請求項１１の発明に於ては、請求項１０記載の半導体集積回路に於て、クロック信号を受け取り、前記最もタイミングの遅い信号に同期するように、該クロック信号を遅延させる第２の遅延調整回路と、該第２の遅延調整回路から遅延されたクロック信号を受け取り、更に所定遅延量だけ遅延させて遅延クロック信号を生成するクロック遅延回路を含み、前記ラッチ回路は該遅延クロック信号を同期信号として用いて前記遅延入力信号を読み込み、前記第２の遅延調整回路は、遅延対象の信号を受け取り可変遅延量だけ遅延させる信号遅延回路と、該信号遅延回路で遅延された信号の信号変化タイミングと前記最も遅い信号変化タイミングとを比較する位相比較回路と、該位相比較回路の比較結果に基づいて、該信号遅延回路で遅延された信号の信号変化タイミングと該最も遅い信号変化タイミングとが略同タイミングとなるように、該信号遅延回路の該可変遅延量を調整する遅延量制御回路を含むことを特徴とする。
【００２１】
上記発明に於いては、ラッチによるデータ読み込みを、最も信号変化タイミングが遅い信号のタイミングから更に所定時間遅延したクロック信号を用いて行う。従って、所定のセットアップタイム及びホールドタイムを確保して、確実なデータ読み込みを行うことが出来る。
【００２２】
【発明の実施の形態】
以下に於いて、本発明の実施例を添付の図面を用いて説明する。
図１は、本発明による信号入力回路の第１の実施例を示す。
図１の信号入力回路は、ラッチ１１−１及び１１−２、ＮＡＮＤ回路１２、ＤＬＬ回路１３−１乃至１３−３、遅延回路１４、及びラッチ１５−１及び１５−２を含む。ＤＬＬ回路１３−１乃至１３−３の各々は、信号の遅延量を調整する遅延調整回路であり、位相比較回路２０、遅延制御回路２１、及び遅延回路２２を含む。ラッチ１１−１及び１１−２の各々は、ＮＡＮＤ回路２３及び２４を含む。
【００２３】
図１の信号入力回路に於いては、クロック信号ＣＬＫの立ち下がりでラッチ１１−１及び１１−２をリセットして、ラッチ１１−１及び１１−２の出力を全てＬＯＷにする。リセットされた後、ラッチ１１−１は入力信号Ａの立ち下がりでセットされて、出力をＨＩＧＨにする。またラッチ１１−２は入力信号Ｂの立ち下がりでセットされて、出力をＨＩＧＨにする。ラッチ１１−１及び１１−２の出力は、ＮＡＮＤ回路１２に入力される。従って、ラッチ１１−１及び１１−２が共にセットされたタイミングで、ＮＡＮＤ回路１２はＬＯＷを出力する。即ち、ＮＡＮＤ回路１２の出力がＨＩＧＨからＬＯＷに変化するタイミングが、入力信号Ａ及びＢのうちで最も遅い信号の変化タイミングに一致することになる。
【００２４】
このようにラッチ１１−１及び１１−２とＮＡＮＤ回路１２とは、最も遅い信号の変化タイミングを検出するタイミング検出回路を構成する。
なお図１では入力信号の数は２つとして示されるが、入力信号の数は２つ以上の任意の数ｎであってよい。この場合、ｎ入力のＮＡＮＤ回路１２が出力する立ち下がりエッジは、ｎ個の信号のうちで最も遅い信号の変化タイミングに一致することになる。
【００２５】
ＮＡＮＤ回路１２から出力される立ち下がりエッジは、ＤＬＬ回路１３−１乃至１３−３に入力される。ＤＬＬ回路１３−１は、更にクロック信号ＣＬＫを入力として受け取り、クロック信号ＣＬＫの立ち上がりエッジとＮＡＮＤ回路１２出力の立ち下がりエッジとが一致するように、クロック信号ＣＬＫを遅延させて位相を調整する。ＤＬＬ回路１３−２は、更に入力信号Ａを入力として受け取り、入力信号Ａの立ち下がりエッジとＮＡＮＤ回路１２出力の立ち下がりエッジとが一致するように、入力信号Ａを遅延させて位相を調整する。またＤＬＬ回路１３−３は、更に入力信号Ｂを入力として受け取り、入力信号Ｂの立ち下がりエッジとＮＡＮＤ回路１２出力の立ち下がりエッジとが一致するように、入力信号Ｂを遅延させて位相を調整する。
【００２６】
なおＤＬＬ回路１３−１乃至１３−３は、立ち下がりエッジと立ち上がりエッジのどの組み合わせに対して位相調整を行うかで、厳密には回路構成が異なる。しかし後述するように、殆ど同一の回路構成であるので、説明の簡略化のために、その構成要素である位相比較回路２０、遅延制御回路２１、及び遅延回路２２は同一の番号で参照してある。
【００２７】
ＤＬＬ回路１３−１で位相の調整されたクロック信号ＣＬＫは、遅延回路１４を介して、遅延クロック信号ＣＬＫ１としてラッチ１５−１及び１５−２に供給される。またＤＬＬ回路１３−２及び１３−３で位相の調整された入力信号Ａ及びＢは、各々遅延入力信号Ａ１及びＢ１として、ラッチ１５−１及び１５−２に供給される。
【００２８】
ＤＬＬ回路１３−１から出力される位相の調整されたクロック信号ＣＬＫは、入力信号Ａ及びＢのうちで最も遅い信号に同期がとれている。また入力信号Ａ及びＢを位相調整して得られる遅延入力信号Ａ１及びＢ１もまた、入力信号Ａ及びＢのうちで最も遅い信号に同期がとれている。この位相の調整されたクロック信号ＣＬＫを、遅延回路１４で所定のセットアップタイムＴｓ分だけ遅延させて、遅延クロック信号ＣＬＫ１としてラッチ１５−１及び１５−２に供給している。従って、ラッチ１５−１及び１５−２は、この遅延クロック信号ＣＬＫ１を同期信号として用いて、全ての入力信号を確実に読み込むことが出来る。
【００２９】
なお上記動作は、図１の信号入力回路を組み込んだ半導体装置に於いて、キャリブレーションモード中に行われる。即ち、キャリブレーションモード中にＤＬＬ回路１３−１乃至１３−３の位相調整量を適切な値に設定することで、キャリブレーションモード後の通常動作モードに於いて、入力信号を確実に読み込むことが可能になる。ラッチ１５−１及び１５−２に読み込まれたデータは、半導体装置内部の内部回路に供給される。
【００３０】
図２は、図１の信号入力回路の動作を説明するためのタイミングチャートである。
図２に示されるように、クロック信号ＣＬＫがＬＯＷからＨＩＧＨに変化する１サイクル内で変化する信号が、入力信号Ａ及びＢとして供給される。入力信号Ａ及びＢは、信号線の配線長の違い、配線容量の違い、信号出力側の回路特性の違い等の理由で、図２に示されるように、異なったタイミングで信号入力回路に供給される。
【００３１】
信号入力回路は、ＤＬＬ回路１３−２及び１３−３によって入力信号Ａ及びＢの位相を調整して、図２に示されるように最も遅い入力信号にタイミングの合った遅延入力信号Ａ１及びＢ１を生成する。またＤＬＬ回路１３−１及び遅延回路１４を用いて、最も遅い入力信号のタイミングからセットアップタイムＴｓだけ遅延した遅延クロック信号ＣＬＫ１を生成する。この遅延クロック信号ＣＬＫ１を用いて、遅延入力信号Ａ１及びＢ１を読み込む。従って、遅延回路１４が設定する適切なセットアップタイムＴｓとホールドタイムＴｈを確保しながら、遅延入力信号Ａ１及びＢ１を読み込むことが出来る。
【００３２】
このようにして図１の信号入力回路は、最も遅い入力信号のタイミングに全ての入力信号のタイミングを合わせ、更に最も遅い入力信号のタイミングからセットアップタイムＴｓだけ遅れた遅延クロック信号を用いて、これらの入力信号を読み込む。従って、入力信号がクロック信号ＣＬＫの１サイクル内の何処のタイミングで変化しようとも、所定のセットアップタイムＴｓ及びホールドタイムＴｈを確保しながら確実に入力信号を取り込むことが出来る。
【００３３】
図３は、位相比較回路２０の回路構成を示す回路図である。
図３の位相比較回路２０は、エッジタイミング比較回路３０、バイナリカウンタ６０、及びパルス生成回路８０を含む。
エッジタイミング比較回路３０は、ＮＡＮＤ回路３１乃至４５、インバータ４６乃至５１、容量５２及び５３、及びＮＯＲ回路５４を含む。バイナリカウンタ６０は、ＮＡＮＤ回路６１乃至６８及びインバータ６９乃至７１を含む。パルス生成回路８０は、ＮＡＮＤ回路８１乃至８６、複数のインバータ８７乃至９２を含む。
【００３４】
エッジタイミング比較回路３０は、入力信号Ｓ１及びＳ２を受け取り、入力信号Ｓ１及びＳ２の何れの立ち上がりエッジが先であるかを判断する。なお立ち下がりエッジ間の時間的前後関係を判定する場合には、入力信号Ｓ１及びＳ２をインバータで反転してから、エッジタイミング比較回路３０に入力すればよい。また立ち上がりエッジ及び立ち下がりエッジ間の前後関係を判定したい場合には、入力信号Ｓ１及びＳ２の一方をインバータで反転してから、図３のエッジタイミング比較回路に入力すればよい。入力信号Ｓ１及びＳ２の一方が図１のＮＡＮＤ回路１２の出力に対応し、もう一方がクロック信号ＣＬＫ、入力信号Ａ、或いは入力信号Ｂに対応する。
【００３５】
例えば入力信号Ｓ１の立ち上がりエッジが先行する場合には、ＮＡＮＤ回路３１及び３２からなるラッチの出力Ｌ１及びＬ２は、それぞれＨＩＧＨ及びＬＯＷとなる。またＮＡＮＤ回路３３及び３４からなるラッチの出力Ｌ３及びＬ４もまた、それぞれＨＩＧＨ及びＬＯＷとなる。
その後、両方の入力信号Ｓ１及びＳ２がＨＩＧＨになると、ＮＡＮＤ回路３７の出力がＬＯＷとなり、ＮＯＲ回路５４の出力が所定の期間だけＨＩＧＨになる。このＮＯＲ回路５４からの出力は、ＮＡＮＤ回路３８乃至４１からなるゲートを開き、ラッチ出力Ｌ１乃至Ｌ４が反転されてＮＡＮＤ回路４２乃至４５からなる２つのラッチに入力される。従って、ＮＡＮＤ回路４２及び４３からなるラッチの出力Ｍ１及びＭ２は、ラッチ出力Ｌ１及びＬ２と同様に、それぞれＨＩＧＨ及びＬＯＷとなる。またＮＡＮＤ回路４４及び４５からなるラッチの出力Ｍ３及びＭ４は、ラッチ出力Ｌ３及びＬ４と同様に、それぞれＨＩＧＨ及びＬＯＷとなる。
【００３６】
従って入力信号Ｓ１の立ち上がりエッジが先行する場合には、パルス生成回路８０のＮＡＮＤ回路８２が出力をＬＯＷに変化させることになる。
逆に入力信号Ｓ２の立ち上がりエッジが入力信号Ｓ１の立ち上がりエッジよりも十分に先行する場合には、ラッチ出力Ｍ１及びＭ２はＬＯＷ及びＨＩＧＨとなり、またラッチ出力Ｍ３及びＭ４もまたＬＯＷ及びＨＩＧＨとなる。従って、パルス生成回路８０のＮＡＮＤ回路８１が出力をＬＯＷに変化させることになる。
【００３７】
入力信号Ｓ２の立ち上がりエッジが入力信号Ｓ１の立ち上がりエッジより先行するが、その時間差が小さい場合、ＮＡＮＤ回路３５及びインバータ４９による信号遅延の影響で、ＮＡＮＤ回路３３及び３４からなるラッチの出力Ｌ３及びＬ４は、それぞれＨＩＧＨ及びＬＯＷとなる。この場合、ラッチ出力Ｍ１及びＭ２はＬＯＷ及びＨＩＧＨであり、ラッチ出力Ｍ３及びＭ４はＨＩＧＨ及びＬＯＷとなる。従って、パルス生成回路８０のＮＡＮＤ回路８１及び８２は、出力をＨＩＧＨのまま変化させない。
【００３８】
このように、入力信号Ｓ１及びＳ２の立ち上がりエッジ間の時間差が小さく、両方の立ち上がりエッジが一致していると見なしてよい場合には、図３の位相比較回路は出力を生成しない構成となっている。
バイナリカウンタ６０は、エッジタイミング比較回路３０のＮＡＮＤ回路３６からの信号を１／２分周して、分周信号Ｄ１をインバータ７１から出力すると共に、この分周信号の反転信号Ｄ２をインバータ７０から出力する。ＮＡＮＤ回路３６からの信号は、入力信号Ｓ１及びＳ２と同一の周期の信号である。従ってバイナリカウンタ６０から出力される分周信号Ｄ１が、例えば入力信号の偶数番目のサイクルでＨＩＧＨになるとすると、分周信号Ｄ２は奇数番目のサイクルでＨＩＧＨになる。
【００３９】
パルス信号生成回路８０に於いては、上述のように、入力信号Ｓ１が先行する場合にはＮＡＮＤ回路８２の出力がＬＯＷになり、入力信号Ｓ２が十分に先行する場合にはＮＡＮＤ回路８１の出力がＬＯＷになる。
入力信号Ｓ１が先行する場合には、ＮＡＮＤ回路８２の出力が複数のインバータ８８によって反転されて、ＨＩＧＨの信号がＮＡＮＤ回路８５及び８６に供給される。ＮＡＮＤ回路８５には更に分周信号Ｄ１が供給され、ＮＡＮＤ回路８６には更に分周信号Ｄ２が供給される。従ってこの場合、パルス信号生成回路８０は、信号Ａ及びＢとして、交互にＨＩＧＨパルスを出力することになる。
【００４０】
入力信号Ｓ２が十分に先行する場合には、ＮＡＮＤ回路８１の出力が複数のインバータ８７によって反転されて、ＨＩＧＨの信号がＮＡＮＤ回路８３及び８４に供給される。ＮＡＮＤ回路８３には更に分周信号Ｄ１が供給され、ＮＡＮＤ回路８４には更に分周信号Ｄ２が供給される。従ってこの場合には、パルス信号生成回路８０は、信号Ｃ及びＤとして、交互にＨＩＧＨパルスを出力することになる。
【００４１】
これらの信号Ａ乃至Ｄが、図１の遅延制御回路２１に供給される。
図４は、遅延制御回路２１の回路構成を示す回路図である。
遅延制御回路２１は、ＮＯＲ回路１０１−０乃至１０１−ｎ、インバータ１０２−１乃至１０２−ｎ、ＮＡＮＤ回路１０３−１乃至１０３−ｎ、ＮＭＯＳトランジスタ１０４−１乃至１０４−ｎ、ＮＭＯＳトランジスタ１０５−１乃至１０５−ｎ、ＮＭＯＳトランジスタ１０６−１乃至１０６−ｎ、及びＮＭＯＳトランジスタ１０７−１乃至１０７−ｎを含む。リセット信号ＲＥＳＥＴがＬＯＷにされると、遅延制御回路２１はリセットされる。即ち、リセット信号ＲＥＳＥＴがＬＯＷになると、ＮＡＮＤ回路１０３−１乃至１０３−ｎの出力がＨＩＧＨになり、インバータ１０２−１乃至１０２−ｎの出力がＬＯＷになる。ＮＡＮＤ回路１０３−１乃至１０３−ｎとインバータ１０２−１乃至１０２−ｎとの各ペアは、互いの出力を互いの入力とすることでラッチを形成する。従って、上記リセット信号ＲＥＳＥＴで設定された初期状態は、リセット信号ＲＥＳＥＴがＨＩＧＨに戻っても保持される。
【００４２】
この初期状態では、図１４に示されるように、ＮＯＲ回路１０１−０の出力Ｐ０はＨＩＧＨであり、ＮＯＲ回路１０１−１乃至１０１−ｎの出力Ｐ１乃至ＰｎはＬＯＷである。即ち出力Ｐ０だけがＨＩＧＨである。
位相調整対象の信号に関して、遅延量を大きくする必要がある場合には、信号線Ａ及びＢに交互にＨＩＧＨパルスを供給する。まず信号線ＡにＨＩＧＨパルスが供給されると、ＮＭＯＳトランジスタ１０４−１がオンになる。このときＮＭＯＳトランジスタ１０６−１がオンであるので、ＮＡＮＤ回路１０３−１の出力がグランドに接続されて、強制的にＨＩＧＨからＬＯＷに変化させられる。従ってインバータ１０２−１の出力はＨＩＧＨになり、この状態がＮＡＮＤ回路１０３−１とインバータ１０２−１からなるラッチに保持される。またこの時出力Ｐ０はＨＩＧＨからＬＯＷに変化し、出力Ｐ１はＬＯＷからＨＩＧＨに変化する。従ってこの状態では、出力Ｐ１のみがＨＩＧＨになる。
【００４３】
次に信号線ＢにＨＩＧＨパルスが供給されると、ＮＭＯＳトランジスタ１０４−２がオンになる。このときＮＭＯＳトランジスタ１０６−２がオンになっているので、ＮＡＮＤ回路１０３−２の出力がグランドに接続されて、強制的にＨＩＧＨからＬＯＷに変化させられる。従ってインバータ１０２−２の出力はＨＩＧＨになり、この状態がＮＡＮＤ回路１０３−２とインバータ１０２−２からなるラッチに保持される。またこの時出力Ｐ１はＨＩＧＨからＬＯＷに変化し、出力Ｐ２はＬＯＷからＨＩＧＨに変化する。従ってこの状態では、出力Ｐ２だけがＨＩＧＨになる。
【００４４】
このように信号線Ａ及びＢに交互にＨＩＧＨパルスを供給することで、出力Ｐ０乃至Ｐｎのうちで一つだけＨＩＧＨである出力を一つずつ右にずらしていくことが出来る。
遅延量を小さくする必要がある場合には、信号線Ｃ及びＤに交互にＨＩＧＨパルスを供給する。この場合の動作は、上述の動作と逆であるので、詳細な説明は省略する。
【００４５】
信号線Ｃ及びＤに交互にＨＩＧＨパルスを供給することで、出力Ｐ０乃至Ｐｎのうちで一つだけＨＩＧＨである出力Ｐを一つずつ左にずらしていくことが出来る。
これらの出力信号Ｐ０乃至Ｐｎを遅延回路２２に供給することで、位相調整対象である信号の遅延量を調整する。
【００４６】
図５は、図１の遅延回路２２の回路構成を示す回路図である。
図５の遅延回路２２は、ＮＡＮＤ回路１１１−０乃至１１１−ｎ、インバータ１１２−０乃至１１２−ｎ、ＮＡＮＤ回路１１３−０乃至１１３−ｎ、及びインバータ１１４を含む。ＮＡＮＤ回路１１３−０乃至１１３−ｎの一方の入力には、遅延制御回路２１の出力Ｐ０乃至Ｐｎが入力され、もう一方の入力には、入力信号ＳＩをインバータ１１４で反転した信号が供給される。この入力信号ＳＩが、位相調整対象の信号である。
【００４７】
出力Ｐ０乃至Ｐｎのうちで一つだけがＨＩＧＨであるので、このＨＩＧＨ信号を受け取るＮＡＮＤ回路１１３−０乃至１１３−ｎのうちの一つが、入力信号ＳＩを出力する。それ以外のＮＡＮＤ回路１１３−０乃至１１３−ｎは、常にＨＩＧＨを出力する。このＨＩＧＨ出力を一方の入力に受け取るＮＡＮＤ回路１１１−０乃至１１１−ｎは、もう一方の入力に対するインバータとして動作する。
【００４８】
従って、例えば出力Ｐｎ−１がＨＩＧＨであり、ＮＡＮＤ回路１１３−ｎ−１が入力信号ＳＩを出力するとする。この場合、この入力信号ＳＩは、ＮＡＮＤ回路１１１−ｎ−１、インバータ１１２−ｎ−１、・・・、ＮＡＮＤ回路１１１−０、インバータ１１２−０を伝播して、出力信号ＳＯとして出力される。
従って、出力信号Ｐ０乃至Ｐｎのうちで唯一ＨＩＧＨである信号の位置に応じて、出力信号ＳＯの遅延量は変化することになる。出力信号Ｐ０がＨＩＧＨである場合には、遅延量は最小であり、出力信号ＰｎがＨＩＧＨである場合には、遅延量は最大である。
【００４９】
このように、図３の位相比較回路２０を用いて２つの信号間でエッジの前後関係を比較し、この前後関係に応じて、図４の遅延制御回路２１によって図５の遅延回路２２の遅延量を制御する。これによって、２つの信号のエッジタイミングが一致するように、一方の信号の遅延量を調整することが出来る。即ち、図１のＤＬＬ回路１３−１乃至１３−３に於いて、クロック信号ＣＬＫ、入力信号Ａ、入力信号Ｂを、最も遅い信号のタイミングに合わせることが出来る。
【００５０】
図６は、本発明による信号入力回路の第２の実施例を示す。
図６の信号入力回路は、図１のラッチ１１−１及び１１−２及びＮＡＮＤ回路１２の代わりに、ラッチ１１Ａ−１及び１１Ａ−２及びＮＯＲ回路１２Ａを含む。図６のラッチ１１Ａ−１及び１１Ａ−２の各々は、ＮＯＲ回路２５及び２６を含む。
【００５１】
図７は、図６の信号入力回路の動作を説明するためのタイミングチャートである。図７を参照しながら、図６の信号入力回路の動作を説明する。
図７に示されるように、クロック信号ＣＬＫがＨＩＧＨからＬＯＷに変化する１サイクル内で変化する信号が、入力信号Ａ及びＢとして供給される。入力信号Ａ及びＢは、信号線の配線長の違い、配線容量の違い、信号出力側の回路特性の違い等の理由で、図７に示されるように、異なったタイミングで信号入力回路に供給される。
【００５２】
図６の信号入力回路に於いては、クロック信号ＣＬＫの立ち上がりでラッチ１１Ａ−１及び１１Ａ−２をリセットして、ラッチ１１Ａ−１及び１１Ａ−２の出力を全てＨＩＧＨにする。リセットされた後、ラッチ１１Ａ−１は入力信号Ａの立ち上がりでセットされて、出力をＬＯＷにする。またラッチ１１Ａ−２は入力信号Ｂの立ち上がりでセットされて、出力をＬＯＷにする。ラッチ１１Ａ−１及び１１Ａ−２の出力は、ＮＯＲ回路１２Ａに入力される。従って、ラッチ１１Ａ−１及び１１Ａ−２が共にセットされたタイミングで、ＮＯＲ回路１２ＡはＨＩＧＨを出力する。即ち、ＮＯＲ回路１２Ａの出力がＬＯＷからＨＩＧＨに変化するタイミングが、入力信号Ａ及びＢのうちで最も遅い信号の変化タイミングに一致することになる。
【００５３】
ＮＯＲ回路１２Ａから出力される立ち上がりエッジは、ＤＬＬ回路１３−１乃至１３−３に入力される。ＤＬＬ回路１３−１は、更にクロック信号ＣＬＫを入力として受け取り、クロック信号ＣＬＫの立ち上がりエッジとＮＯＲ回路１２Ａ出力の立ち上がりエッジとが一致するように、クロック信号ＣＬＫを遅延させて位相を調整する。ＤＬＬ回路１３−２は、更に入力信号Ａを入力として受け取り、入力信号Ａの立ち上がりエッジとＮＯＲ回路１２Ａ出力の立ち上がりエッジとが一致するように、入力信号Ａを遅延させて位相を調整する。またＤＬＬ回路１３−３は、更に入力信号Ｂを入力として受け取り、入力信号Ｂの立ち上がりエッジとＮＯＲ回路１２Ａ出力の立ち上がりエッジとが一致するように、入力信号Ｂを遅延させて位相を調整する。
【００５４】
即ち信号入力回路は、ＤＬＬ回路１３−２及び１３−３によって入力信号Ａ及びＢの位相を調整して、図７に示されるように最も遅い入力信号にタイミングの合った遅延入力信号Ａ１及びＢ１を生成する。またＤＬＬ回路１３−１及び遅延回路１４を用いて、最も遅い入力信号のタイミングからセットアップタイムＴｓだけ遅延した遅延クロック信号ＣＬＫ１を生成する。この遅延クロック信号ＣＬＫ１を用いて、遅延入力信号Ａ１及びＢ１を読み込む。従って、遅延回路１４が設定する適切なセットアップタイムＴｓとホールドタイムＴｈを確保しながら、遅延入力信号Ａ１及びＢ１を読み込むことが出来る。
【００５５】
第１の実施例の場合には、クロック信号の１サイクル内にＨＩＧＨからＬＯＷになる信号を入力したが、図２の実施例の場合には、クロック信号の１サイクル内にＬＯＷからＨＩＧＨになる信号を用いて、クロック信号及び入力信号の位相調整を行うことが出来る。
図８は、本発明による信号入力回路の第３の実施例を示す。図８に於いて、図１と同一の構成要素は同一の符号で参照され、その説明は省略する。
【００５６】
図８の信号入力回路は、図１の信号入力回路に加えて、コマンド検出回路１６が設けられる。コマンド検出回路１６は、キャリブレーションモードを指定するコマンド入力が外部からなされると、位相比較回路２０及び遅延制御回路２１を駆動させる。その後通常動作モードを指定するコマンド入力がなされると、位相比較回路２０及び遅延制御回路２１を停止させる。コマンド検出回路１６の構成は通常のコマンドデコーダ等の構成でよく、また位相比較回路２０及び遅延制御回路２１の駆動・停止に関する制御は、例えば回路の電源供給を制御すればよく、従来技術の範囲内であるので説明を省略する。
【００５７】
なお図８のコマンド検出回路１６の代わりに、半導体装置の電源が投入されたことを検知するパワーアップ検出回路を設けてもよい。この場合、電源投入検出から例えば所定期間の間をキャリブレーションモードとし、この期間だけ位相比較回路２０及び遅延制御回路２１を駆動させる構成とすればよい。
図９は、本発明による信号入力回路の第４の実施例を示す。図９に於いて、図１と同一の構成要素は同一の符号で参照され、その説明は省略する。
【００５８】
図９の信号入力回路は、制御信号生成回路１７及び温度・電源変動検出回路１８を含む。温度・電源変動検出回路１８は、温度の変化及び半導体装置の電源電圧の変化を監視し、変化が検出された場合には、制御信号生成回路１７にこれを通知する。制御信号生成回路１７は、温度変化或いは電源電圧の変化を通知されると、動作モードをキャリブレーションモードにして、位相比較回路２０及び遅延制御回路２１を駆動させる。制御信号生成回路１７は、ＮＡＮＤ回路１２から出力される立ち下がりエッジをカウントし、計数値が所定値となるとキャリブレーションモードを終了して、位相比較回路２０及び遅延制御回路２１を停止させる。
【００５９】
温度変化或いは電源電圧の変化が生じた場合には、遅延回路２２の遅延量が最適値でなくなる可能性が高い。図９の構成に於いては、このような場合に、自動的にキャリブレーションモードに設定することで、遅延回路２２の遅延量を再び最適値に設定し直すことが可能である。なおこの場合、温度・電源変動検出回路１８の出力を、半導体装置外部に出力する構成とすることが望ましい。これによって、ユーザは、キャリブレーションモードが設定されたことを知り、キャリブレーションのための入力信号を半導体装置に供給することが出来る。
【００６０】
なお制御信号生成回路１７はカウンタを含む単純な論理回路で構成可能であり、また温度・電源変動検出回路１８のように温度変動或いは電源変動を検出する回路は、従来技術でよく知られた回路であるので、詳細な説明は省略する。
以上本発明は実施例に基づいて説明されたが、本発明は上述の実施例に限定されることなく、特許請求の範囲に記載される範囲内で、自由に変形・変更が可能である。
【００６１】
【発明の効果】
請求項１の発明に於ては、所定期間内で信号レベル変化を許容して、最も信号変化タイミングが遅い信号に全ての入力信号のタイミングを合わせ、タイミングの合った入力信号をラッチに取り込むことが出来る。従って、所定期間内で信号レベルが変化する際に、信号レベル変化後のデータを確実に読み込むことが可能になる。
【００６２】
請求項２の発明に於ては、ラッチによるデータ読み込みを、最も信号変化タイミングが遅い信号のタイミングから更に所定時間遅延したクロック信号を用いて行う。従って、所定のセットアップタイム及びホールドタイムを確保して、確実なデータ読み込みを行うことが出来る。
【００６３】
請求項３の発明に於ては、単純な回路構成によって、最も遅い信号変化タイミングを検出することが出来る。請求項４の発明に於ては、１クロックサイクルの期間内でデータ変化を許容して、変化後の信号レベルをデータとして確実に読み込むことが出来る。請求項５の発明に於ては、キャリブレーションモードに於いて入力信号の遅延量及びクロック信号の遅延量を適切な値に設定し、その後の通常動作モードで既に設定された遅延量を用いて確実なデータ読み込みを実現することが出来る。
【００６４】
請求項６の発明に於ては、キャリブレーションモードをコマンド入力により設定することが出来る。請求項７の発明に於ては、キャリブレーションモードを電源投入により設定することが出来る。請求項８の発明に於ては、電源電圧或いは温度に変動があった場合に、自動的にキャリブレーションモードを設定することが出来る。
【００６５】
請求項９の発明に於ては、電源電圧或いは温度に変動があった場合に、自動的にキャリブレーションモードを設定すると共に、遅延量調整を所定回数実行した段階でキャリブレーションモードを解除することが出来る。請求項１０の発明に於ては、所定期間内で信号レベル変化を許容して、最も信号変化タイミングが遅い信号に全ての入力信号のタイミングを合わせ、タイミングの合った入力信号をラッチに取り込むことが出来る。従って、所定期間内で信号レベルが変化する際に、信号レベル変化後のデータを確実に読み込むことが可能になる。
【００６６】
請求項１１の発明に於ては、ラッチによるデータ読み込みを、最も信号変化タイミングが遅い信号のタイミングから更に所定時間遅延したクロック信号を用いて行う。従って、所定のセットアップタイム及びホールドタイムを確保して、確実なデータ読み込みを行うことが出来る。
【図面の簡単な説明】
【図１】本発明による信号入力回路の第１の実施例を示す図である。
【図２】図１の信号入力回路の動作を説明するためのタイミングチャートである。
【図３】位相比較回路２０の回路構成を示す回路図である。
【図４】遅延制御回路２１の回路構成を示す回路図である。
【図５】図１の遅延回路２２の回路構成を示す回路図である。
【図６】本発明による信号入力回路の第２の実施例を示す図である。
【図７】図６の信号入力回路の動作を説明するためのタイミングチャートである。
【図８】本発明による信号入力回路の第３の実施例を示す図である。
【図９】本発明による信号入力回路の第４の実施例を示す図である。
【符号の説明】
１１−１、１１−２ ラッチ
１２ ＮＡＮＤ回路
１３−１、１３−２、１３−３ ＤＬＬ回路
１４ 遅延回路
１５−１、１５−２ ラッチ
１６ コマンド検出回路
１７ 制御信号生成回路
１８ 温度・電源変動検出回路
２０ 位相比較回路
２１ 遅延制御回路
２２ 遅延回路
２３、２４ ＮＡＮＤ回路
３０ エッジタイミング比較回路
６０ バイナリカウンタ
８０ パルス生成回路
【発明の属する技術分野】
本発明は一般に半導体集積回路に関し、詳しくはクロック信号に同期させ入力信号をラッチする半導体集積回路に関する。
【０００２】
【従来の技術】
クロック信号に同期して動作する半導体装置は、クロック信号ＣＬＫを入力として受け取り、クロック信号ＣＬＫを同期信号として用いて、他の信号のデータ取り込みを行う。この際、クロック信号ＣＬＫの立ち上がりエッジで確実にデータを取り込むためには、立ち上がりエッジよりセットアップタイムＴｓ前にはデータが確定していなければならず、また立ち上がりエッジの後少なくともホールドタイムＴｈの間はデータを保たなければならない。これらセットアップタイムＴｓ及びホールドタイムＴｈは、カタログに記載されており、ユーザはこのカタログ記載のセットアップタイムＴｓ及びホールドタイムＴｈが確保されるように、クロック信号ＣＬＫ及び他の信号を半導体装置に供給する必要がある。
【０００３】
例えば、クロックサイクルが10ｎｓであり、セットアップタイムＴｓ及びホールドタイムＴｈが各々3 ｎｓである場合、クロック信号ＣＬＫの立ち上がりエッジを中心として前後6 ｎｓの間は、データ信号の有効な値を持続させる必要がある。
【０００４】
【発明が解決しようとする課題】
半導体装置の動作速度を向上させるためには、クロック信号ＣＬＫの周波数を高くして、データ入出力速度を速くする必要がある。しかしながら例えば、クロックサイクルを5 ｎｓにした場合に、セットアップタイムＴｓ及びホールドタイムＴｈは比例的に各々1.5 ｎｓになり、クロックサイクル5 ｎｓのうちの3 ｎｓの期間に、ユーザはデータ有効期間を一致させなければならない。逆に言えば、クロックサイクル5 ｎｓのうちの2 ｎｓの間に、データ変化を行わなければならない。このように、クロック信号ＣＬＫの周波数が高くなるにつれて、データ供給タイミングに関してユーザ側に要求される精度が厳しくなるので、システムを構築するのが難しくなる。
【０００５】
従って、ユーザ側にとっては、このようにセットアップタイムＴｓ及びホールドタイムＴｈで要求されるデータ供給タイミングではなく、より緩やかな条件でデータ供給可能であることが望ましい。例えば、クロックサイクルが5 ｎｓである場合に、要求されるデータ変化タイミングが、このクロックサイクルと同一の5 ｎｓの範囲内で許容されるならば、ユーザ側にとっては最も緩やかな条件となる。即ち、１クロックサイクル期間内で任意のタイミングでのデータ変化を許容して、変化後の信号レベルをデータとして読み込む構成とすれば、ユーザ側はデータ変化のタイミングを１クロックサイクル期間内にさえ納めればよく、システムを構築するのが容易になる。
【０００６】
従って本発明は、１クロックサイクルの期間内でデータ変化を許容して、変化後の信号レベルをデータとして読み込み可能な半導体集積回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１の発明に於ては、半導体集積回路は、クロック信号の１クロックサイクルの期間である所定期間内に信号レベルが変化する複数の入力信号に関して該所定期間内で最も遅い信号変化タイミングを検出するタイミング検出回路と、該最も遅い信号変化タイミングに信号変化タイミングが一致するように、該複数の入力信号を遅延させて遅延入力信号を生成する第１の遅延調整回路と、該タイミング検出回路により検出された該最も遅い信号変化タイミングから所定時間後に該遅延入力信号を該クロック信号を遅延させた遅延クロック信号により読み込むラッチ回路を含み、前記第１の遅延調整回路は、遅延対象の信号を受け取り可変遅延量だけ遅延させる信号遅延回路と、該信号遅延回路で遅延された信号の信号変化タイミングと前記最も遅い信号変化タイミングとを比較する位相比較回路と、該位相比較回路の比較結果に基づいて、該信号遅延回路で遅延された信号の信号変化タイミングと該最も遅い信号変化タイミングとが略同タイミングとなるように、該信号遅延回路の該可変遅延量を調整する遅延量制御回路を含むことを特徴とする。
【０００８】
上記発明に於いては、所定期間内で信号レベル変化を許容して、最も信号変化タイミングが遅い信号に全ての入力信号のタイミングを合わせ、タイミングの合った入力信号をラッチに取り込むことが出来る。従って、所定期間内で信号レベルが変化する際に、信号レベル変化後のデータを確実に読み込むことが可能になる。
【０００９】
請求項２の発明に於ては、請求項１記載の半導体集積回路に於て、クロック信号を受け取り、前記最も遅い信号変化タイミングに信号変化タイミングが一致するように、該クロック信号を遅延させる第２の遅延調整回路と、該第２の遅延調整回路から遅延されたクロック信号を受け取り、更に所定遅延量だけ遅延させて遅延クロック信号を生成するクロック遅延回路を含み、前記ラッチ回路は該遅延クロック信号を同期信号として用いて前記遅延入力信号を読み込み、前記第２の遅延調整回路は、遅延対象の信号を受け取り可変遅延量だけ遅延させる信号遅延回路と、該信号遅延回路で遅延された信号の信号変化タイミングと前記最も遅い信号変化タイミングとを比較する位相比較回路と、該位相比較回路の比較結果に基づいて、該信号遅延回路で遅延された信号の信号変化タイミングと該最も遅い信号変化タイミングとが略同タイミングとなるように、該信号遅延回路の該可変遅延量を調整する遅延量制御回路を含むことを特徴とする。
【００１０】
上記発明に於いては、ラッチによるデータ読み込みを、最も信号変化タイミングが遅い信号のタイミングから更に所定時間遅延したクロック信号を用いて行う。従って、所定のセットアップタイム及びホールドタイムを確保して、確実なデータ読み込みを行うことが出来る。
【００１１】
請求項３の発明に於ては、請求項２記載の半導体集積回路に於て、前記タイミング検出回路は、前記複数の入力信号の各々に対応して設けられ対応する入力信号の信号レベルが変化するとセットされる複数のラッチ回路と、該複数のラッチ回路が全てセットされると出力を変化させる回路を含むことを特徴とする。
【００１２】
上記発明に於いては、単純な回路構成によって、最も遅い信号変化タイミングを検出することが出来る。請求項４の発明に於ては、請求項２記載の半導体集積回路に於て、前記所定期間は、前記クロック信号の１サイクルであることを特徴とする。上記発明に於いては、１クロックサイクルの期間内でデータ変化を許容して、変化後の信号レベルをデータとして確実に読み込むことが出来る。
【００１３】
請求項５の発明に於ては、請求項２記載の半導体集積回路に於て、前記第１の遅延調整回路及び前記第２の遅延調整回路は、キャリブレーションモードに於いて動作することを特徴とする。上記発明に於いては、キャリブレーションモードに於いて入力信号の遅延量及びクロック信号の遅延量を適切な値に設定し、その後の通常動作モードで既に設定された遅延量を用いて確実なデータ読み込みを実現することが出来る。
【００１４】
請求項６の発明に於ては、請求項５記載の半導体集積回路に於て、コマンド入力により前記キャリブレーションモードを設定するコマンド検出回路を更に含むことを特徴とする。上記発明に於いては、キャリブレーションモードをコマンド入力により設定することが出来る。
【００１５】
請求項７の発明に於ては、請求項５記載の半導体集積回路に於て、電源投入を検出することにより前記キャリブレーションモードを設定する電源投入検出回路を更に含むことを特徴とする。上記発明に於いては、キャリブレーションモードを電源投入により設定することが出来る。
【００１６】
請求項８の発明に於ては、請求項５記載の半導体集積回路に於て、電源電圧及び温度を監視して変化を検出することにより前記キャリブレーションモードを設定する検出・設定回路を更に含むことを特徴とする。上記発明に於いては、電源電圧或いは温度に変動があった場合に、自動的にキャリブレーションモードを設定することが出来る。
【００１７】
請求項９の発明に於ては、請求項８記載の半導体集積回路に於て、前記検出・設定回路は、電源電圧及び温度を監視して変化を検出する検出回路と、該検出回路からの通知により前記キャリブレーションモードを設定すると共に、前記タイミング検出回路が前記最も遅い信号変化タイミングを検出した回数を計数して、計数値が所定値になると前記キャリブレーションモードを解除する設定回路を含むことを特徴とする。
【００１８】
上記発明に於いては、電源電圧或いは温度に変動があった場合に、自動的にキャリブレーションモードを設定すると共に、遅延量調整を所定回数実行した段階でキャリブレーションモードを解除することが出来る。請求項１０の発明に於ては、半導体集積回路は、複数の入力信号のうちで最もタイミングの遅い信号を検出するタイミング検出回路と、該最もタイミングの遅い信号と同期するように該複数の入力信号を遅延させて遅延入力信号を生成する第１の遅延調整回路と、該タイミング検出回路により検出された該最もタイミングの遅い信号のタイミングから所定時間後に該遅延入力信号を該クロック信号を遅延させた遅延クロック信号により読み込むラッチ回路を含み、前記第１の遅延調整回路は、遅延対象の信号を受け取り可変遅延量だけ遅延させる信号遅延回路と、該信号遅延回路で遅延された信号の信号変化タイミングと前記最も遅い信号変化タイミングとを比較する位相比較回路と、該位相比較回路の比較結果に基づいて、該信号遅延回路で遅延された信号の信号変化タイミングと該最も遅い信号変化タイミングとが略同タイミングとなるように、該信号遅延回路の該可変遅延量を調整する遅延量制御回路を含むことを特徴とする。
【００１９】
上記発明に於いては、所定期間内で信号レベル変化を許容して、最も信号変化タイミングが遅い信号に全ての入力信号のタイミングを合わせ、タイミングの合った入力信号をラッチに取り込むことが出来る。従って、所定期間内で信号レベルが変化する際に、信号レベル変化後のデータを確実に読み込むことが可能になる。
【００２０】
請求項１１の発明に於ては、請求項１０記載の半導体集積回路に於て、クロック信号を受け取り、前記最もタイミングの遅い信号に同期するように、該クロック信号を遅延させる第２の遅延調整回路と、該第２の遅延調整回路から遅延されたクロック信号を受け取り、更に所定遅延量だけ遅延させて遅延クロック信号を生成するクロック遅延回路を含み、前記ラッチ回路は該遅延クロック信号を同期信号として用いて前記遅延入力信号を読み込み、前記第２の遅延調整回路は、遅延対象の信号を受け取り可変遅延量だけ遅延させる信号遅延回路と、該信号遅延回路で遅延された信号の信号変化タイミングと前記最も遅い信号変化タイミングとを比較する位相比較回路と、該位相比較回路の比較結果に基づいて、該信号遅延回路で遅延された信号の信号変化タイミングと該最も遅い信号変化タイミングとが略同タイミングとなるように、該信号遅延回路の該可変遅延量を調整する遅延量制御回路を含むことを特徴とする。
【００２１】
上記発明に於いては、ラッチによるデータ読み込みを、最も信号変化タイミングが遅い信号のタイミングから更に所定時間遅延したクロック信号を用いて行う。従って、所定のセットアップタイム及びホールドタイムを確保して、確実なデータ読み込みを行うことが出来る。
【００２２】
【発明の実施の形態】
以下に於いて、本発明の実施例を添付の図面を用いて説明する。
図１は、本発明による信号入力回路の第１の実施例を示す。
図１の信号入力回路は、ラッチ１１−１及び１１−２、ＮＡＮＤ回路１２、ＤＬＬ回路１３−１乃至１３−３、遅延回路１４、及びラッチ１５−１及び１５−２を含む。ＤＬＬ回路１３−１乃至１３−３の各々は、信号の遅延量を調整する遅延調整回路であり、位相比較回路２０、遅延制御回路２１、及び遅延回路２２を含む。ラッチ１１−１及び１１−２の各々は、ＮＡＮＤ回路２３及び２４を含む。
【００２３】
図１の信号入力回路に於いては、クロック信号ＣＬＫの立ち下がりでラッチ１１−１及び１１−２をリセットして、ラッチ１１−１及び１１−２の出力を全てＬＯＷにする。リセットされた後、ラッチ１１−１は入力信号Ａの立ち下がりでセットされて、出力をＨＩＧＨにする。またラッチ１１−２は入力信号Ｂの立ち下がりでセットされて、出力をＨＩＧＨにする。ラッチ１１−１及び１１−２の出力は、ＮＡＮＤ回路１２に入力される。従って、ラッチ１１−１及び１１−２が共にセットされたタイミングで、ＮＡＮＤ回路１２はＬＯＷを出力する。即ち、ＮＡＮＤ回路１２の出力がＨＩＧＨからＬＯＷに変化するタイミングが、入力信号Ａ及びＢのうちで最も遅い信号の変化タイミングに一致することになる。
【００２４】
このようにラッチ１１−１及び１１−２とＮＡＮＤ回路１２とは、最も遅い信号の変化タイミングを検出するタイミング検出回路を構成する。
なお図１では入力信号の数は２つとして示されるが、入力信号の数は２つ以上の任意の数ｎであってよい。この場合、ｎ入力のＮＡＮＤ回路１２が出力する立ち下がりエッジは、ｎ個の信号のうちで最も遅い信号の変化タイミングに一致することになる。
【００２５】
ＮＡＮＤ回路１２から出力される立ち下がりエッジは、ＤＬＬ回路１３−１乃至１３−３に入力される。ＤＬＬ回路１３−１は、更にクロック信号ＣＬＫを入力として受け取り、クロック信号ＣＬＫの立ち上がりエッジとＮＡＮＤ回路１２出力の立ち下がりエッジとが一致するように、クロック信号ＣＬＫを遅延させて位相を調整する。ＤＬＬ回路１３−２は、更に入力信号Ａを入力として受け取り、入力信号Ａの立ち下がりエッジとＮＡＮＤ回路１２出力の立ち下がりエッジとが一致するように、入力信号Ａを遅延させて位相を調整する。またＤＬＬ回路１３−３は、更に入力信号Ｂを入力として受け取り、入力信号Ｂの立ち下がりエッジとＮＡＮＤ回路１２出力の立ち下がりエッジとが一致するように、入力信号Ｂを遅延させて位相を調整する。
【００２６】
なおＤＬＬ回路１３−１乃至１３−３は、立ち下がりエッジと立ち上がりエッジのどの組み合わせに対して位相調整を行うかで、厳密には回路構成が異なる。しかし後述するように、殆ど同一の回路構成であるので、説明の簡略化のために、その構成要素である位相比較回路２０、遅延制御回路２１、及び遅延回路２２は同一の番号で参照してある。
【００２７】
ＤＬＬ回路１３−１で位相の調整されたクロック信号ＣＬＫは、遅延回路１４を介して、遅延クロック信号ＣＬＫ１としてラッチ１５−１及び１５−２に供給される。またＤＬＬ回路１３−２及び１３−３で位相の調整された入力信号Ａ及びＢは、各々遅延入力信号Ａ１及びＢ１として、ラッチ１５−１及び１５−２に供給される。
【００２８】
ＤＬＬ回路１３−１から出力される位相の調整されたクロック信号ＣＬＫは、入力信号Ａ及びＢのうちで最も遅い信号に同期がとれている。また入力信号Ａ及びＢを位相調整して得られる遅延入力信号Ａ１及びＢ１もまた、入力信号Ａ及びＢのうちで最も遅い信号に同期がとれている。この位相の調整されたクロック信号ＣＬＫを、遅延回路１４で所定のセットアップタイムＴｓ分だけ遅延させて、遅延クロック信号ＣＬＫ１としてラッチ１５−１及び１５−２に供給している。従って、ラッチ１５−１及び１５−２は、この遅延クロック信号ＣＬＫ１を同期信号として用いて、全ての入力信号を確実に読み込むことが出来る。
【００２９】
なお上記動作は、図１の信号入力回路を組み込んだ半導体装置に於いて、キャリブレーションモード中に行われる。即ち、キャリブレーションモード中にＤＬＬ回路１３−１乃至１３−３の位相調整量を適切な値に設定することで、キャリブレーションモード後の通常動作モードに於いて、入力信号を確実に読み込むことが可能になる。ラッチ１５−１及び１５−２に読み込まれたデータは、半導体装置内部の内部回路に供給される。
【００３０】
図２は、図１の信号入力回路の動作を説明するためのタイミングチャートである。
図２に示されるように、クロック信号ＣＬＫがＬＯＷからＨＩＧＨに変化する１サイクル内で変化する信号が、入力信号Ａ及びＢとして供給される。入力信号Ａ及びＢは、信号線の配線長の違い、配線容量の違い、信号出力側の回路特性の違い等の理由で、図２に示されるように、異なったタイミングで信号入力回路に供給される。
【００３１】
信号入力回路は、ＤＬＬ回路１３−２及び１３−３によって入力信号Ａ及びＢの位相を調整して、図２に示されるように最も遅い入力信号にタイミングの合った遅延入力信号Ａ１及びＢ１を生成する。またＤＬＬ回路１３−１及び遅延回路１４を用いて、最も遅い入力信号のタイミングからセットアップタイムＴｓだけ遅延した遅延クロック信号ＣＬＫ１を生成する。この遅延クロック信号ＣＬＫ１を用いて、遅延入力信号Ａ１及びＢ１を読み込む。従って、遅延回路１４が設定する適切なセットアップタイムＴｓとホールドタイムＴｈを確保しながら、遅延入力信号Ａ１及びＢ１を読み込むことが出来る。
【００３２】
このようにして図１の信号入力回路は、最も遅い入力信号のタイミングに全ての入力信号のタイミングを合わせ、更に最も遅い入力信号のタイミングからセットアップタイムＴｓだけ遅れた遅延クロック信号を用いて、これらの入力信号を読み込む。従って、入力信号がクロック信号ＣＬＫの１サイクル内の何処のタイミングで変化しようとも、所定のセットアップタイムＴｓ及びホールドタイムＴｈを確保しながら確実に入力信号を取り込むことが出来る。
【００３３】
図３は、位相比較回路２０の回路構成を示す回路図である。
図３の位相比較回路２０は、エッジタイミング比較回路３０、バイナリカウンタ６０、及びパルス生成回路８０を含む。
エッジタイミング比較回路３０は、ＮＡＮＤ回路３１乃至４５、インバータ４６乃至５１、容量５２及び５３、及びＮＯＲ回路５４を含む。バイナリカウンタ６０は、ＮＡＮＤ回路６１乃至６８及びインバータ６９乃至７１を含む。パルス生成回路８０は、ＮＡＮＤ回路８１乃至８６、複数のインバータ８７乃至９２を含む。
【００３４】
エッジタイミング比較回路３０は、入力信号Ｓ１及びＳ２を受け取り、入力信号Ｓ１及びＳ２の何れの立ち上がりエッジが先であるかを判断する。なお立ち下がりエッジ間の時間的前後関係を判定する場合には、入力信号Ｓ１及びＳ２をインバータで反転してから、エッジタイミング比較回路３０に入力すればよい。また立ち上がりエッジ及び立ち下がりエッジ間の前後関係を判定したい場合には、入力信号Ｓ１及びＳ２の一方をインバータで反転してから、図３のエッジタイミング比較回路に入力すればよい。入力信号Ｓ１及びＳ２の一方が図１のＮＡＮＤ回路１２の出力に対応し、もう一方がクロック信号ＣＬＫ、入力信号Ａ、或いは入力信号Ｂに対応する。
【００３５】
例えば入力信号Ｓ１の立ち上がりエッジが先行する場合には、ＮＡＮＤ回路３１及び３２からなるラッチの出力Ｌ１及びＬ２は、それぞれＨＩＧＨ及びＬＯＷとなる。またＮＡＮＤ回路３３及び３４からなるラッチの出力Ｌ３及びＬ４もまた、それぞれＨＩＧＨ及びＬＯＷとなる。
その後、両方の入力信号Ｓ１及びＳ２がＨＩＧＨになると、ＮＡＮＤ回路３７の出力がＬＯＷとなり、ＮＯＲ回路５４の出力が所定の期間だけＨＩＧＨになる。このＮＯＲ回路５４からの出力は、ＮＡＮＤ回路３８乃至４１からなるゲートを開き、ラッチ出力Ｌ１乃至Ｌ４が反転されてＮＡＮＤ回路４２乃至４５からなる２つのラッチに入力される。従って、ＮＡＮＤ回路４２及び４３からなるラッチの出力Ｍ１及びＭ２は、ラッチ出力Ｌ１及びＬ２と同様に、それぞれＨＩＧＨ及びＬＯＷとなる。またＮＡＮＤ回路４４及び４５からなるラッチの出力Ｍ３及びＭ４は、ラッチ出力Ｌ３及びＬ４と同様に、それぞれＨＩＧＨ及びＬＯＷとなる。
【００３６】
従って入力信号Ｓ１の立ち上がりエッジが先行する場合には、パルス生成回路８０のＮＡＮＤ回路８２が出力をＬＯＷに変化させることになる。
逆に入力信号Ｓ２の立ち上がりエッジが入力信号Ｓ１の立ち上がりエッジよりも十分に先行する場合には、ラッチ出力Ｍ１及びＭ２はＬＯＷ及びＨＩＧＨとなり、またラッチ出力Ｍ３及びＭ４もまたＬＯＷ及びＨＩＧＨとなる。従って、パルス生成回路８０のＮＡＮＤ回路８１が出力をＬＯＷに変化させることになる。
【００３７】
入力信号Ｓ２の立ち上がりエッジが入力信号Ｓ１の立ち上がりエッジより先行するが、その時間差が小さい場合、ＮＡＮＤ回路３５及びインバータ４９による信号遅延の影響で、ＮＡＮＤ回路３３及び３４からなるラッチの出力Ｌ３及びＬ４は、それぞれＨＩＧＨ及びＬＯＷとなる。この場合、ラッチ出力Ｍ１及びＭ２はＬＯＷ及びＨＩＧＨであり、ラッチ出力Ｍ３及びＭ４はＨＩＧＨ及びＬＯＷとなる。従って、パルス生成回路８０のＮＡＮＤ回路８１及び８２は、出力をＨＩＧＨのまま変化させない。
【００３８】
このように、入力信号Ｓ１及びＳ２の立ち上がりエッジ間の時間差が小さく、両方の立ち上がりエッジが一致していると見なしてよい場合には、図３の位相比較回路は出力を生成しない構成となっている。
バイナリカウンタ６０は、エッジタイミング比較回路３０のＮＡＮＤ回路３６からの信号を１／２分周して、分周信号Ｄ１をインバータ７１から出力すると共に、この分周信号の反転信号Ｄ２をインバータ７０から出力する。ＮＡＮＤ回路３６からの信号は、入力信号Ｓ１及びＳ２と同一の周期の信号である。従ってバイナリカウンタ６０から出力される分周信号Ｄ１が、例えば入力信号の偶数番目のサイクルでＨＩＧＨになるとすると、分周信号Ｄ２は奇数番目のサイクルでＨＩＧＨになる。
【００３９】
パルス信号生成回路８０に於いては、上述のように、入力信号Ｓ１が先行する場合にはＮＡＮＤ回路８２の出力がＬＯＷになり、入力信号Ｓ２が十分に先行する場合にはＮＡＮＤ回路８１の出力がＬＯＷになる。
入力信号Ｓ１が先行する場合には、ＮＡＮＤ回路８２の出力が複数のインバータ８８によって反転されて、ＨＩＧＨの信号がＮＡＮＤ回路８５及び８６に供給される。ＮＡＮＤ回路８５には更に分周信号Ｄ１が供給され、ＮＡＮＤ回路８６には更に分周信号Ｄ２が供給される。従ってこの場合、パルス信号生成回路８０は、信号Ａ及びＢとして、交互にＨＩＧＨパルスを出力することになる。
【００４０】
入力信号Ｓ２が十分に先行する場合には、ＮＡＮＤ回路８１の出力が複数のインバータ８７によって反転されて、ＨＩＧＨの信号がＮＡＮＤ回路８３及び８４に供給される。ＮＡＮＤ回路８３には更に分周信号Ｄ１が供給され、ＮＡＮＤ回路８４には更に分周信号Ｄ２が供給される。従ってこの場合には、パルス信号生成回路８０は、信号Ｃ及びＤとして、交互にＨＩＧＨパルスを出力することになる。
【００４１】
これらの信号Ａ乃至Ｄが、図１の遅延制御回路２１に供給される。
図４は、遅延制御回路２１の回路構成を示す回路図である。
遅延制御回路２１は、ＮＯＲ回路１０１−０乃至１０１−ｎ、インバータ１０２−１乃至１０２−ｎ、ＮＡＮＤ回路１０３−１乃至１０３−ｎ、ＮＭＯＳトランジスタ１０４−１乃至１０４−ｎ、ＮＭＯＳトランジスタ１０５−１乃至１０５−ｎ、ＮＭＯＳトランジスタ１０６−１乃至１０６−ｎ、及びＮＭＯＳトランジスタ１０７−１乃至１０７−ｎを含む。リセット信号ＲＥＳＥＴがＬＯＷにされると、遅延制御回路２１はリセットされる。即ち、リセット信号ＲＥＳＥＴがＬＯＷになると、ＮＡＮＤ回路１０３−１乃至１０３−ｎの出力がＨＩＧＨになり、インバータ１０２−１乃至１０２−ｎの出力がＬＯＷになる。ＮＡＮＤ回路１０３−１乃至１０３−ｎとインバータ１０２−１乃至１０２−ｎとの各ペアは、互いの出力を互いの入力とすることでラッチを形成する。従って、上記リセット信号ＲＥＳＥＴで設定された初期状態は、リセット信号ＲＥＳＥＴがＨＩＧＨに戻っても保持される。
【００４２】
この初期状態では、図１４に示されるように、ＮＯＲ回路１０１−０の出力Ｐ０はＨＩＧＨであり、ＮＯＲ回路１０１−１乃至１０１−ｎの出力Ｐ１乃至ＰｎはＬＯＷである。即ち出力Ｐ０だけがＨＩＧＨである。
位相調整対象の信号に関して、遅延量を大きくする必要がある場合には、信号線Ａ及びＢに交互にＨＩＧＨパルスを供給する。まず信号線ＡにＨＩＧＨパルスが供給されると、ＮＭＯＳトランジスタ１０４−１がオンになる。このときＮＭＯＳトランジスタ１０６−１がオンであるので、ＮＡＮＤ回路１０３−１の出力がグランドに接続されて、強制的にＨＩＧＨからＬＯＷに変化させられる。従ってインバータ１０２−１の出力はＨＩＧＨになり、この状態がＮＡＮＤ回路１０３−１とインバータ１０２−１からなるラッチに保持される。またこの時出力Ｐ０はＨＩＧＨからＬＯＷに変化し、出力Ｐ１はＬＯＷからＨＩＧＨに変化する。従ってこの状態では、出力Ｐ１のみがＨＩＧＨになる。
【００４３】
次に信号線ＢにＨＩＧＨパルスが供給されると、ＮＭＯＳトランジスタ１０４−２がオンになる。このときＮＭＯＳトランジスタ１０６−２がオンになっているので、ＮＡＮＤ回路１０３−２の出力がグランドに接続されて、強制的にＨＩＧＨからＬＯＷに変化させられる。従ってインバータ１０２−２の出力はＨＩＧＨになり、この状態がＮＡＮＤ回路１０３−２とインバータ１０２−２からなるラッチに保持される。またこの時出力Ｐ１はＨＩＧＨからＬＯＷに変化し、出力Ｐ２はＬＯＷからＨＩＧＨに変化する。従ってこの状態では、出力Ｐ２だけがＨＩＧＨになる。
【００４４】
このように信号線Ａ及びＢに交互にＨＩＧＨパルスを供給することで、出力Ｐ０乃至Ｐｎのうちで一つだけＨＩＧＨである出力を一つずつ右にずらしていくことが出来る。
遅延量を小さくする必要がある場合には、信号線Ｃ及びＤに交互にＨＩＧＨパルスを供給する。この場合の動作は、上述の動作と逆であるので、詳細な説明は省略する。
【００４５】
信号線Ｃ及びＤに交互にＨＩＧＨパルスを供給することで、出力Ｐ０乃至Ｐｎのうちで一つだけＨＩＧＨである出力Ｐを一つずつ左にずらしていくことが出来る。
これらの出力信号Ｐ０乃至Ｐｎを遅延回路２２に供給することで、位相調整対象である信号の遅延量を調整する。
【００４６】
図５は、図１の遅延回路２２の回路構成を示す回路図である。
図５の遅延回路２２は、ＮＡＮＤ回路１１１−０乃至１１１−ｎ、インバータ１１２−０乃至１１２−ｎ、ＮＡＮＤ回路１１３−０乃至１１３−ｎ、及びインバータ１１４を含む。ＮＡＮＤ回路１１３−０乃至１１３−ｎの一方の入力には、遅延制御回路２１の出力Ｐ０乃至Ｐｎが入力され、もう一方の入力には、入力信号ＳＩをインバータ１１４で反転した信号が供給される。この入力信号ＳＩが、位相調整対象の信号である。
【００４７】
出力Ｐ０乃至Ｐｎのうちで一つだけがＨＩＧＨであるので、このＨＩＧＨ信号を受け取るＮＡＮＤ回路１１３−０乃至１１３−ｎのうちの一つが、入力信号ＳＩを出力する。それ以外のＮＡＮＤ回路１１３−０乃至１１３−ｎは、常にＨＩＧＨを出力する。このＨＩＧＨ出力を一方の入力に受け取るＮＡＮＤ回路１１１−０乃至１１１−ｎは、もう一方の入力に対するインバータとして動作する。
【００４８】
従って、例えば出力Ｐｎ−１がＨＩＧＨであり、ＮＡＮＤ回路１１３−ｎ−１が入力信号ＳＩを出力するとする。この場合、この入力信号ＳＩは、ＮＡＮＤ回路１１１−ｎ−１、インバータ１１２−ｎ−１、・・・、ＮＡＮＤ回路１１１−０、インバータ１１２−０を伝播して、出力信号ＳＯとして出力される。
従って、出力信号Ｐ０乃至Ｐｎのうちで唯一ＨＩＧＨである信号の位置に応じて、出力信号ＳＯの遅延量は変化することになる。出力信号Ｐ０がＨＩＧＨである場合には、遅延量は最小であり、出力信号ＰｎがＨＩＧＨである場合には、遅延量は最大である。
【００４９】
このように、図３の位相比較回路２０を用いて２つの信号間でエッジの前後関係を比較し、この前後関係に応じて、図４の遅延制御回路２１によって図５の遅延回路２２の遅延量を制御する。これによって、２つの信号のエッジタイミングが一致するように、一方の信号の遅延量を調整することが出来る。即ち、図１のＤＬＬ回路１３−１乃至１３−３に於いて、クロック信号ＣＬＫ、入力信号Ａ、入力信号Ｂを、最も遅い信号のタイミングに合わせることが出来る。
【００５０】
図６は、本発明による信号入力回路の第２の実施例を示す。
図６の信号入力回路は、図１のラッチ１１−１及び１１−２及びＮＡＮＤ回路１２の代わりに、ラッチ１１Ａ−１及び１１Ａ−２及びＮＯＲ回路１２Ａを含む。図６のラッチ１１Ａ−１及び１１Ａ−２の各々は、ＮＯＲ回路２５及び２６を含む。
【００５１】
図７は、図６の信号入力回路の動作を説明するためのタイミングチャートである。図７を参照しながら、図６の信号入力回路の動作を説明する。
図７に示されるように、クロック信号ＣＬＫがＨＩＧＨからＬＯＷに変化する１サイクル内で変化する信号が、入力信号Ａ及びＢとして供給される。入力信号Ａ及びＢは、信号線の配線長の違い、配線容量の違い、信号出力側の回路特性の違い等の理由で、図７に示されるように、異なったタイミングで信号入力回路に供給される。
【００５２】
図６の信号入力回路に於いては、クロック信号ＣＬＫの立ち上がりでラッチ１１Ａ−１及び１１Ａ−２をリセットして、ラッチ１１Ａ−１及び１１Ａ−２の出力を全てＨＩＧＨにする。リセットされた後、ラッチ１１Ａ−１は入力信号Ａの立ち上がりでセットされて、出力をＬＯＷにする。またラッチ１１Ａ−２は入力信号Ｂの立ち上がりでセットされて、出力をＬＯＷにする。ラッチ１１Ａ−１及び１１Ａ−２の出力は、ＮＯＲ回路１２Ａに入力される。従って、ラッチ１１Ａ−１及び１１Ａ−２が共にセットされたタイミングで、ＮＯＲ回路１２ＡはＨＩＧＨを出力する。即ち、ＮＯＲ回路１２Ａの出力がＬＯＷからＨＩＧＨに変化するタイミングが、入力信号Ａ及びＢのうちで最も遅い信号の変化タイミングに一致することになる。
【００５３】
ＮＯＲ回路１２Ａから出力される立ち上がりエッジは、ＤＬＬ回路１３−１乃至１３−３に入力される。ＤＬＬ回路１３−１は、更にクロック信号ＣＬＫを入力として受け取り、クロック信号ＣＬＫの立ち上がりエッジとＮＯＲ回路１２Ａ出力の立ち上がりエッジとが一致するように、クロック信号ＣＬＫを遅延させて位相を調整する。ＤＬＬ回路１３−２は、更に入力信号Ａを入力として受け取り、入力信号Ａの立ち上がりエッジとＮＯＲ回路１２Ａ出力の立ち上がりエッジとが一致するように、入力信号Ａを遅延させて位相を調整する。またＤＬＬ回路１３−３は、更に入力信号Ｂを入力として受け取り、入力信号Ｂの立ち上がりエッジとＮＯＲ回路１２Ａ出力の立ち上がりエッジとが一致するように、入力信号Ｂを遅延させて位相を調整する。
【００５４】
即ち信号入力回路は、ＤＬＬ回路１３−２及び１３−３によって入力信号Ａ及びＢの位相を調整して、図７に示されるように最も遅い入力信号にタイミングの合った遅延入力信号Ａ１及びＢ１を生成する。またＤＬＬ回路１３−１及び遅延回路１４を用いて、最も遅い入力信号のタイミングからセットアップタイムＴｓだけ遅延した遅延クロック信号ＣＬＫ１を生成する。この遅延クロック信号ＣＬＫ１を用いて、遅延入力信号Ａ１及びＢ１を読み込む。従って、遅延回路１４が設定する適切なセットアップタイムＴｓとホールドタイムＴｈを確保しながら、遅延入力信号Ａ１及びＢ１を読み込むことが出来る。
【００５５】
第１の実施例の場合には、クロック信号の１サイクル内にＨＩＧＨからＬＯＷになる信号を入力したが、図２の実施例の場合には、クロック信号の１サイクル内にＬＯＷからＨＩＧＨになる信号を用いて、クロック信号及び入力信号の位相調整を行うことが出来る。
図８は、本発明による信号入力回路の第３の実施例を示す。図８に於いて、図１と同一の構成要素は同一の符号で参照され、その説明は省略する。
【００５６】
図８の信号入力回路は、図１の信号入力回路に加えて、コマンド検出回路１６が設けられる。コマンド検出回路１６は、キャリブレーションモードを指定するコマンド入力が外部からなされると、位相比較回路２０及び遅延制御回路２１を駆動させる。その後通常動作モードを指定するコマンド入力がなされると、位相比較回路２０及び遅延制御回路２１を停止させる。コマンド検出回路１６の構成は通常のコマンドデコーダ等の構成でよく、また位相比較回路２０及び遅延制御回路２１の駆動・停止に関する制御は、例えば回路の電源供給を制御すればよく、従来技術の範囲内であるので説明を省略する。
【００５７】
なお図８のコマンド検出回路１６の代わりに、半導体装置の電源が投入されたことを検知するパワーアップ検出回路を設けてもよい。この場合、電源投入検出から例えば所定期間の間をキャリブレーションモードとし、この期間だけ位相比較回路２０及び遅延制御回路２１を駆動させる構成とすればよい。
図９は、本発明による信号入力回路の第４の実施例を示す。図９に於いて、図１と同一の構成要素は同一の符号で参照され、その説明は省略する。
【００５８】
図９の信号入力回路は、制御信号生成回路１７及び温度・電源変動検出回路１８を含む。温度・電源変動検出回路１８は、温度の変化及び半導体装置の電源電圧の変化を監視し、変化が検出された場合には、制御信号生成回路１７にこれを通知する。制御信号生成回路１７は、温度変化或いは電源電圧の変化を通知されると、動作モードをキャリブレーションモードにして、位相比較回路２０及び遅延制御回路２１を駆動させる。制御信号生成回路１７は、ＮＡＮＤ回路１２から出力される立ち下がりエッジをカウントし、計数値が所定値となるとキャリブレーションモードを終了して、位相比較回路２０及び遅延制御回路２１を停止させる。
【００５９】
温度変化或いは電源電圧の変化が生じた場合には、遅延回路２２の遅延量が最適値でなくなる可能性が高い。図９の構成に於いては、このような場合に、自動的にキャリブレーションモードに設定することで、遅延回路２２の遅延量を再び最適値に設定し直すことが可能である。なおこの場合、温度・電源変動検出回路１８の出力を、半導体装置外部に出力する構成とすることが望ましい。これによって、ユーザは、キャリブレーションモードが設定されたことを知り、キャリブレーションのための入力信号を半導体装置に供給することが出来る。
【００６０】
なお制御信号生成回路１７はカウンタを含む単純な論理回路で構成可能であり、また温度・電源変動検出回路１８のように温度変動或いは電源変動を検出する回路は、従来技術でよく知られた回路であるので、詳細な説明は省略する。
以上本発明は実施例に基づいて説明されたが、本発明は上述の実施例に限定されることなく、特許請求の範囲に記載される範囲内で、自由に変形・変更が可能である。
【００６１】
【発明の効果】
請求項１の発明に於ては、所定期間内で信号レベル変化を許容して、最も信号変化タイミングが遅い信号に全ての入力信号のタイミングを合わせ、タイミングの合った入力信号をラッチに取り込むことが出来る。従って、所定期間内で信号レベルが変化する際に、信号レベル変化後のデータを確実に読み込むことが可能になる。
【００６２】
請求項２の発明に於ては、ラッチによるデータ読み込みを、最も信号変化タイミングが遅い信号のタイミングから更に所定時間遅延したクロック信号を用いて行う。従って、所定のセットアップタイム及びホールドタイムを確保して、確実なデータ読み込みを行うことが出来る。
【００６３】
請求項３の発明に於ては、単純な回路構成によって、最も遅い信号変化タイミングを検出することが出来る。請求項４の発明に於ては、１クロックサイクルの期間内でデータ変化を許容して、変化後の信号レベルをデータとして確実に読み込むことが出来る。請求項５の発明に於ては、キャリブレーションモードに於いて入力信号の遅延量及びクロック信号の遅延量を適切な値に設定し、その後の通常動作モードで既に設定された遅延量を用いて確実なデータ読み込みを実現することが出来る。
【００６４】
請求項６の発明に於ては、キャリブレーションモードをコマンド入力により設定することが出来る。請求項７の発明に於ては、キャリブレーションモードを電源投入により設定することが出来る。請求項８の発明に於ては、電源電圧或いは温度に変動があった場合に、自動的にキャリブレーションモードを設定することが出来る。
【００６５】
請求項９の発明に於ては、電源電圧或いは温度に変動があった場合に、自動的にキャリブレーションモードを設定すると共に、遅延量調整を所定回数実行した段階でキャリブレーションモードを解除することが出来る。請求項１０の発明に於ては、所定期間内で信号レベル変化を許容して、最も信号変化タイミングが遅い信号に全ての入力信号のタイミングを合わせ、タイミングの合った入力信号をラッチに取り込むことが出来る。従って、所定期間内で信号レベルが変化する際に、信号レベル変化後のデータを確実に読み込むことが可能になる。
【００６６】
請求項１１の発明に於ては、ラッチによるデータ読み込みを、最も信号変化タイミングが遅い信号のタイミングから更に所定時間遅延したクロック信号を用いて行う。従って、所定のセットアップタイム及びホールドタイムを確保して、確実なデータ読み込みを行うことが出来る。
【図面の簡単な説明】
【図１】本発明による信号入力回路の第１の実施例を示す図である。
【図２】図１の信号入力回路の動作を説明するためのタイミングチャートである。
【図３】位相比較回路２０の回路構成を示す回路図である。
【図４】遅延制御回路２１の回路構成を示す回路図である。
【図５】図１の遅延回路２２の回路構成を示す回路図である。
【図６】本発明による信号入力回路の第２の実施例を示す図である。
【図７】図６の信号入力回路の動作を説明するためのタイミングチャートである。
【図８】本発明による信号入力回路の第３の実施例を示す図である。
【図９】本発明による信号入力回路の第４の実施例を示す図である。
【符号の説明】
１１−１、１１−２ ラッチ
１２ ＮＡＮＤ回路
１３−１、１３−２、１３−３ ＤＬＬ回路
１４ 遅延回路
１５−１、１５−２ ラッチ
１６ コマンド検出回路
１７ 制御信号生成回路
１８ 温度・電源変動検出回路
２０ 位相比較回路
２１ 遅延制御回路
２２ 遅延回路
２３、２４ ＮＡＮＤ回路
３０ エッジタイミング比較回路
６０ バイナリカウンタ
８０ パルス生成回路
Claims (11)
- クロック信号の１クロックサイクルの期間である所定期間内に信号レベルが変化する複数の入力信号に関して該所定期間内で最も遅い信号変化タイミングを検出するタイミング検出回路と、
該最も遅い信号変化タイミングに信号変化タイミングが一致するように、該複数の入力信号を遅延させて遅延入力信号を生成する第１の遅延調整回路と、
該タイミング検出回路により検出された該最も遅い信号変化タイミングから所定時間後に該遅延入力信号を該クロック信号を遅延させた遅延クロック信号により読み込むラッチ回路
を含み、前記第１の遅延調整回路は、遅延対象の信号を受け取り可変遅延量だけ遅延させる信号遅延回路と、該信号遅延回路で遅延された信号の信号変化タイミングと前記最も遅い信号変化タイミングとを比較する位相比較回路と、該位相比較回路の比較結果に基づいて、該信号遅延回路で遅延された信号の信号変化タイミングと該最も遅い信号変化タイミングとが略同タイミングとなるように、該信号遅延回路の該可変遅延量を調整する遅延量制御回路を含むことを特徴とする半導体集積回路。 - クロック信号を受け取り、前記最も遅い信号変化タイミングに信号変化タイミングが一致するように、該クロック信号を遅延させる第２の遅延調整回路と、
該第２の遅延調整回路から遅延されたクロック信号を受け取り、更に所定遅延量だけ遅延させて遅延クロック信号を生成するクロック遅延回路
を含み、前記ラッチ回路は該遅延クロック信号を同期信号として用いて前記遅延入力信号を読み込み、前記第２の遅延調整回路は、遅延対象の信号を受け取り可変遅延量だけ遅延させる信号遅延回路と、該信号遅延回路で遅延された信号の信号変化タイミングと前記最も遅い信号変化タイミングとを比較する位相比較回路と、該位相比較回路の比較結果に基づいて、該信号遅延回路で遅延された信号の信号変化タイミングと該最も遅い信号変化タイミングとが略同タイミングとなるように、該信号遅延回路の該可変遅延量を調整する遅延量制御回路を含むことを特徴とする請求項１記載の半導体集積回路。 - 前記タイミング検出回路は、前記複数の入力信号の各々に対応して設けられ対応する入力信号の信号レベルが変化するとセットされる複数のラッチ回路と、該複数のラッチ回路が全てセットされると出力を変化させる回路を含むことを特徴とする請求項２記載の半導体集積回路。
- 前記所定期間は、前記クロック信号の１サイクルであることを特徴とする請求項２記載の半導体集積回路。
- 前記第１の遅延調整回路及び前記第２の遅延調整回路は、キャリブレーションモードに於いて動作することを特徴とする請求項２記載の半導体集積回路。
- コマンド入力により前記キャリブレーションモードを設定するコマンド検出回路を更に含むことを特徴とする請求項５記載の半導体集積回路。
- 電源投入を検出することにより前記キャリブレーションモードを設定する電源投入検出回路を更に含むことを特徴とする請求項５記載の半導体集積回路。
- 電源電圧及び温度を監視して変化を検出することにより前記キャリブレーションモードを設定する検出・設定回路を更に含むことを特徴とする請求項５記載の半導体集積回路。
- 前記検出・設定回路は、電源電圧及び温度を監視して変化を検出する検出回路と、該検出回路からの通知により前記キャリブレーションモードを設定すると共に、前記タイミング検出回路が前記最も遅い信号変化タイミングを検出した回数を計数して、計数値が所定値になると前記キャリブレーションモードを解除する設定回路を含むことを特徴とする請求項８記載の半導体集積回路。
- 複数の入力信号のうちで最もタイミングの遅い信号を検出するタイミング検出回路と、
該最もタイミングの遅い信号と同期するように該複数の入力信号を遅延させて遅延入力信号を生成する第１の遅延調整回路と、
該タイミング検出回路により検出された該最もタイミングの遅い信号のタイミングから所定時間後に該遅延入力信号を該クロック信号を遅延させた遅延クロック信号により読み込むラッチ回路
を含み、前記第１の遅延調整回路は、遅延対象の信号を受け取り可変遅延量だけ遅延させる信号遅延回路と、該信号遅延回路で遅延された信号の信号変化タイミングと前記最も遅い信号変化タイミングとを比較する位相比較回路と、該位相比較回路の比較結果に基づいて、該信号遅延回路で遅延された信号の信号変化タイミングと該最も遅い信号変化タイミングとが略同タイミングとなるように、該信号遅延回路の該可変遅延量を調整する遅延量制御回路を含むことを特徴とする半導体集積回路。 - クロック信号を受け取り、前記最もタイミングの遅い信号に同期するように、該クロック信号を遅延させる第２の遅延調整回路と、
該第２の遅延調整回路から遅延されたクロック信号を受け取り、更に所定遅延量だけ遅延させて遅延クロック信号を生成するクロック遅延回路
を含み、前記ラッチ回路は該遅延クロック信号を同期信号として用いて前記遅延入力信号を読み込み、前記第２の遅延調整回路は、遅延対象の信号を受け取り可変遅延量だけ遅延させる信号遅延回路と、該信号遅延回路で遅延された信号の信号変化タイミングと前記最も遅い信号変化タイミングとを比較する位相比較回路と、該位相比較回路の比較結果に基づいて、該信号遅延回路で遅延された信号の信号変化タイミングと該最も遅い信号変化タイミングとが略同タイミングとなるように、該信号遅延回路の該可変遅延量を調整する遅延量制御回路を含むことを特徴とする請求項１０記載の半導体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28734397A JP3908356B2 (ja) | 1997-10-20 | 1997-10-20 | 半導体集積回路 |
| US09/063,439 US5952857A (en) | 1997-10-20 | 1998-04-21 | Semiconductor integrated circuit achieving reliable data latching |
| KR1019980014904A KR100297629B1 (ko) | 1997-10-20 | 1998-04-27 | 반도체집적회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28734397A JP3908356B2 (ja) | 1997-10-20 | 1997-10-20 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11126479A JPH11126479A (ja) | 1999-05-11 |
| JP3908356B2 true JP3908356B2 (ja) | 2007-04-25 |
Family
ID=17716152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28734397A Expired - Fee Related JP3908356B2 (ja) | 1997-10-20 | 1997-10-20 | 半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5952857A (ja) |
| JP (1) | JP3908356B2 (ja) |
| KR (1) | KR100297629B1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3349943B2 (ja) * | 1998-03-03 | 2002-11-25 | 日本電気株式会社 | 半導体装置 |
| DE69939291D1 (de) * | 1998-04-28 | 2008-09-25 | Matsushita Electric Ind Co Ltd | Eingangsschaltung |
| US6147531A (en) * | 1998-07-09 | 2000-11-14 | Analog Devices, Inc. | Sampled delay locked loop insensitive to clock duty cycle |
| KR100303781B1 (ko) | 1998-12-30 | 2001-09-24 | 박종섭 | 레지스터 제어 디지털 디디엘에 있어서의 언록 문제를 해결하기위한 언록 보상회로를 갖는 디디엘 클럭 발생기 |
| US6715093B1 (en) * | 2000-04-28 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Method for triggering an asynchronous event by creating a lowest common denominator clock |
| US6434081B1 (en) * | 2000-05-12 | 2002-08-13 | Micron Technology, Inc. | Calibration technique for memory devices |
| JP2002056680A (ja) | 2000-08-08 | 2002-02-22 | Mitsubishi Electric Corp | 半導体集積回路 |
| US6469555B1 (en) * | 2000-08-18 | 2002-10-22 | Rambus, Inc | Apparatus and method for generating multiple clock signals from a single loop circuit |
| US6877100B1 (en) * | 2000-08-25 | 2005-04-05 | Micron Technology, Inc. | Adjustable timing circuit of an integrated circuit by selecting and moving clock edges based on a signal propagation time stored in a programmable non-volatile fuse circuit |
| US6486721B2 (en) * | 2001-03-02 | 2002-11-26 | Sun Microsystems, Inc. | Latch control circuit for crossing clock domains |
| KR100511912B1 (ko) * | 2002-03-13 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 메모리에 사용되는 데이터 출력 구동 장치 |
| JP4021693B2 (ja) * | 2002-03-26 | 2007-12-12 | 富士通株式会社 | 半導体集積回路 |
| JP4168439B2 (ja) * | 2002-09-17 | 2008-10-22 | 富士ゼロックス株式会社 | 信号伝送システム |
| KR100840441B1 (ko) * | 2004-03-31 | 2008-06-20 | 마이크론 테크놀로지, 인크. | 집적 회로들에서의 신호 타이밍의 재구성 |
| KR100537202B1 (ko) | 2004-05-06 | 2005-12-16 | 주식회사 하이닉스반도체 | 지연고정루프의 지연고정상태 정보의 이용이 가능한반도체 소자 |
| KR100652394B1 (ko) | 2005-01-07 | 2006-12-01 | 삼성전자주식회사 | 트랜스미터의 출력 신호의 라이징/폴링 타임 제어 장치 |
| US7512201B2 (en) * | 2005-06-14 | 2009-03-31 | International Business Machines Corporation | Multi-channel synchronization architecture |
| EP1912108A1 (en) * | 2006-10-12 | 2008-04-16 | Rohde & Schwarz GmbH & Co. KG | Device for providing a plurality of clock signals |
| US7716001B2 (en) * | 2006-11-15 | 2010-05-11 | Qualcomm Incorporated | Delay line calibration |
| DE102007006374B3 (de) * | 2007-02-08 | 2008-08-28 | Texas Instruments Deutschland Gmbh | Digitaler Datenbuffer |
| KR101003155B1 (ko) * | 2009-06-29 | 2010-12-22 | 한양대학교 산학협력단 | 반도체 메모리 장치의 데이터 정렬 회로 및 방법 |
| US9337817B2 (en) | 2014-06-17 | 2016-05-10 | Via Alliance Semiconductor Co., Ltd. | Hold-time optimization circuit and receiver with the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2629028B2 (ja) * | 1988-08-10 | 1997-07-09 | 株式会社日立製作所 | クロック信号供給方法および装置 |
| JP3487309B2 (ja) * | 1993-06-30 | 2004-01-19 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US5486783A (en) * | 1994-10-31 | 1996-01-23 | At&T Corp. | Method and apparatus for providing clock de-skewing on an integrated circuit board |
-
1997
- 1997-10-20 JP JP28734397A patent/JP3908356B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-21 US US09/063,439 patent/US5952857A/en not_active Expired - Lifetime
- 1998-04-27 KR KR1019980014904A patent/KR100297629B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990036474A (ko) | 1999-05-25 |
| US5952857A (en) | 1999-09-14 |
| KR100297629B1 (ko) | 2001-08-07 |
| JPH11126479A (ja) | 1999-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3908356B2 (ja) | 半導体集積回路 | |
| JP3644827B2 (ja) | 外部負荷を考慮したｄｌｌ回路 | |
| JP3789628B2 (ja) | 半導体装置 | |
| KR100422585B1 (ko) | 링 - 레지스터 제어형 지연 고정 루프 및 그의 제어방법 | |
| US7633324B2 (en) | Data output strobe signal generating circuit and semiconductor memory apparatus having the same | |
| US7971088B2 (en) | Clock skew controller and integrated circuit including the same | |
| US6157229A (en) | Skew compensation device | |
| KR101050406B1 (ko) | 듀티 보정 회로 및 이를 포함하는 클럭 생성 회로 | |
| US7733141B2 (en) | Semiconductor device and operating method thereof | |
| KR100911195B1 (ko) | 듀티비 보정 회로 | |
| US7710171B2 (en) | Delayed locked loop circuit | |
| KR20060095260A (ko) | 반도체 기억 소자의 지연 고정 루프 회로 및 그 제어 방법 | |
| US20190074841A1 (en) | Apparatuses and methods for detecting a loop count in a delay-locked loop | |
| KR100505657B1 (ko) | 서로 다른 단위 지연 시간을 가지는 지연소자를 구비하는지연 시간 보상 회로 | |
| KR101137932B1 (ko) | 반도체 장치 및 지연고정루프회로를 구비하는 반도체 장치 | |
| KR100525096B1 (ko) | Ｄｌｌ 회로 | |
| US8508272B2 (en) | Data output circuit and data output method thereof | |
| KR101115475B1 (ko) | 듀티 보정 회로 및 이를 포함하는 클럭 생성 회로 | |
| JP3512151B2 (ja) | スキュー補正装置 | |
| CN115051697A (zh) | 信号输出电路和延时信号输出电路 | |
| KR100896461B1 (ko) | 반도체 소자 및 그 동작방법 | |
| JP3708284B2 (ja) | スキュー低減回路と半導体装置 | |
| KR0172389B1 (ko) | 반도체 메모리 장치의 동기 미러 지연회로 | |
| KR20040092741A (ko) | 싱크러너스 미러 딜레이를 사용한 지연고정루프 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |