JP3886079B2 - 遅延補間ミクサセルを利用したリング発振器 - Google Patents
遅延補間ミクサセルを利用したリング発振器 Download PDFInfo
- Publication number
- JP3886079B2 JP3886079B2 JP11479598A JP11479598A JP3886079B2 JP 3886079 B2 JP3886079 B2 JP 3886079B2 JP 11479598 A JP11479598 A JP 11479598A JP 11479598 A JP11479598 A JP 11479598A JP 3886079 B2 JP3886079 B2 JP 3886079B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- delay
- mixer
- input
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Description
【０００１】
【産業上の利用分野】
本発明は、モノリシック集積型発振器に関する。より詳細には、本発明は、正確な多相出力を提供する同調可能なリング発振器に関する。
【０００２】
【従来の技術】
リング発振器は、通信システムにおいて広く使用されてきた。図１は、従来のリング発振器１０を示す。この発振器は、ループ内において全体として反転するように接続された、それぞれゲート遅延ＴDを有するＮ個のセル１２からなる。立上り論理遷移がリングに沿って伝播すると、１周した後に立下りエッジになる。２周した後は再び立上りエッジになる。ループ内の伝播時間がＮ×ＴDなので、生成される信号の周期は２×Ｎ×ＴDになる。同様に、この回路は周波数、１／（２×Ｎ×ＴD）で発振する。ＴDを調整しそれにより同調可能な発振器を作成するために、様々な方法が利用されてきた。
【０００３】
図１のリング発振器１０からは、連結されたそれぞれのセル１２から出力される合計Ｎ個の個別の出力を得ることができる。各出力の真出力と相補出力とが両方とも得られる場合は、２×Ｎ個の異なる出力クロック位相を得ることができる。これらの位相のずれた各クロック間の時間遅延は、１つのゲート遅延ＴDと等しい。
【０００４】
多くの用途において、簡単な発振器の２×Ｎ個の位相よりも多い遅延小区分を有することが望ましい場合がある。たとえば、周波数が２．５ＧＨＺの発振器を１００ピコ秒のゲート遅延ＴDを有するシステムで使用する場合、発振器には、周波数が１／（２×２×１００ピコ秒）＝２．５ＧＨｚとなるような２つのゲートがなければならない。そのような２つのセル発振器は４つの出力位相を有することになる。この発振器の用途に、たとえば８相などの５つ以上の等間隔の位相が必要な場合は、補間を提供するなんらかの方法が必要である。
【０００５】
「1994 ISSCC Digest of Technical Papers」のページ58-9のT. Knottsその他による論文「A 500 MHz Time Digitizer IC with 15.625ps Resolution」には、ミクサ（混合器）を使ってこのような補間した位相を駆動する回路が開示されている。ミクサの入力は、遅延補償バッファ２４として働くように相互接続される。図２ａは、補間器２６を使って追加の位相を生成するリング発振器２０を示し、この補間器２６は、リング接続されたセル２２によって生成されたエッジ間を補間するために使用される。
【０００６】
図２ｂは、Ｎ＝２の特別な事例の補間発振器２７を示す。中間位相（出力１,２）は、０度と９０度の出力（出力１と出力２）の電圧間で平均をとることにより生成される。理想的な正弦波発振信号では、この電圧は４５度において得られる。第２の平均化回路は、９０度と１８０度の出力（出力２と出力１）の間で補間を行い、出力２，１に１３５度で得られる電圧を生じる。
【０００７】
実際の補間回路はすべて固有のゲート遅延をもつため、位相の精度を維持するために、０度と９０度の出力に遅延補償ダミー補間器２４が使用される。それぞれの補間器２６の出力の真と相補両方の形を取ることにより、得られる位相の数が二倍になる。この技術は、それぞれの段が利用できる位相を２倍にする複数ランクの補間器２６によって任意に拡張することができる。
【０００８】
外部補間器の手法にはいくつかの欠点がある。幅が広い間隔で補間すると、補間器出力における立上り時間（ｄｖ）／（ｄｔ）が遅くなり、そのため次段のジッタが大きくなる。さらに、ダミー補間器２４の遅延と実際の補間器２６の遅延とを一致させるのが難しい。これにより、わずかな系統的なタイミング誤差が生じる。
【０００９】
R. Walkerによる米国特許第４，８８４，０４１号「Fully Integrated High-Speed Voltage Controlled Ring Oscillator」には、完全に統合され、周波数同調可能で、信号と同調電圧の両方において完全差動であるという利点を有するリング発振器が開示されている。回路内の差動入力信号と差動出力信号の２本の線によって、オンチップ電源の雑音とクロストークが抑制される。各真の信号と相補信号とは個々に同様な雑音とクロストーク・パターンとを含むため、開示されたリング発振器は、これらの真の信号と相補信号との間の差動信号対を使用して雑音を抑制する。
【００１０】
Walkerの開示したリング発振器の周波数同調は、各発振器段の遅延を電子的に変化させることにより達成される。図３は、Walkerの開示したリング発振器において遅延セルとしてそれぞれ使用できる電子的に可変な遅延セル３０の概略図である。この可変遅延セル３０は、遅延補間ミクサ３４に接続された遅延セル３２に基づく。遅延補間ミクサ３４は、第１の入力３６と、遅延セル３２によって遅延された第２の入力３８との重み付き合計を実行する。アナログ同調入力３７は遅延補間ミクサ３４の遅延を変えるよう調節することができ、その結果、遅延が遅延補間ミクサ３４自体の遅延から遅延補間ミクサ３４と遅延セル３２との遅延を合計した遅延までの範囲になるようにすることができる。さらに、遅延補間ミクサ３４の詳細を以下に検討する。
【００１１】
「1996 ISSCC Digest of Technical Papers」、pp 392〜393のRofougaranその他による論文「A 900MHZ CMOS LC-Oscillator with Quadrature Outputs」には、インタリーブ式差動発振器が開示されており、ここで周波数は、統合インダクタＬとＦＥＴドレイン接合容量Ｃとによって設定されるが、発振器を同調することはできない。
【００１２】
「IEEE Journal of Solid-State Circuits」Vol.28、No.12、1993年12月、pp. 1273〜1282のManeatisその他の論文「Precise Delay Generation Using Couple Oscillators」には、同調することはできるがシングルエンド型のインタリーブ式発振器が開示されている。同調は、電流スタービングＣＭＯＳ技術を利用して行われる。
完全差動相互接続手法の利点を有しかつ周波数同調が可能で位相差が小さい発振器の設計があると有利である。
【００１３】
【発明が解決しようとする課題】
本発明は、周波数同調が可能で、補間をしなくてもより多くの出力位相を発生することのできる発振器を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明によれば、追加の段を利用して外部の補間器に依存せずにより多くの出力位相を生成するリング発振器が開示される。このリング発振器は、本質的に対称であり、補間器手法の系統的な時間誤差の影響を受けない。発振器段は、発振周波数が従来の制限、１／（２×Ｎ×ＴD）よりも高くなるように相互接続される。
【００１５】
改良したリング発振器は、発振器段の間の所定の時間間隔が、個々の段の遅延よりも短くなるように交互に配置された段を含む。発振器周波数はやはり調整可能であり、段の時間間隔は、同調範囲全体にわたり一定のままである。これにより、エッジ間隔ＴEを、補間器を利用せずに実現可能なゲート遅延ＴDよりも短くすることができる。
【００１６】
【実施例】
従来のリング発振器では、各段が次の段と直列に接続される。インタリーブ式のリング発振器では、それぞれの段が複数の入力を有し、その入力は、他の複数の段の出力と接続される。段をインタリーブ式構造で相互接続することによって、以下に説明するように、従来の発振器の２×Ｎ個の位相よりも多い遅延小区分を達成することができる。
【００１７】
図４ａは、インタリーブ式リング発振器４０の簡略化した回路図を示す。図４ｂは、図４ａに示した遅延補間ミクサ・セル４２間の対称的相互接続の概略的な信号流れ図を示す。４つの段Ａ−Ｄはそれぞれ、図３に示した遅延補間ミクサ３４と類似の単純な遅延補間ミクサである。インタリーブ式リング発振器４０の各段４６は、２つの入力１３６および１３８と１つの出力３９を有する遅延補間ミクサ・セル４２を含む。
【００１８】
図４ａと図４ｂに示したように、遅延補間ミクサ・セル４２はそれぞれ他の２つの遅延補間ミクサ・セル４２に接続され、それぞれの遅延補間ミクサ・セル４２の２つの入力が、２つの他のセルの出力と接続され、それぞれの遅延補間ミクサ・セル４２の出力が、他の２つの遅延補間ミクサ・セル４２の入力を駆動する。各セル４２の一方の入力１３８は、すぐ左側の段４６の出力３９と接続される。セル４２の他方の入力１３６は、対向するセル４２の出力と接続される。たとえば、段Ｃの第１の入力１３６は、段Ａの出力３９に接続され、段Ｃの第２の入力１３８は段Ｂの出力３９に接続され、段Ｃの出力３９は段Ａの入力１３６と段Ｄの入力１３８に接続される。段Ａの入力１３６は、段Ｃの出力３９からの入力信号を反転することに注意されたい。
【００１９】
各ミクサ・セル４２ａ〜４２ｄにおいて、２つの入力１３６と１３８は、所定の重み付けで結合される。各段Ａ〜Ｄの出力３９は、段の各入力からの寄与を含む。好ましい実施例において、それぞれのミクサ・セルの２つの入力１３６と１３８は、等しい重み付けで結合され、したがって段の出力は、２つの入力の平均になる。
【００２０】
その結果、４段インタリーブ式リング発振器４０は、従来の限界、１／（２×Ｎ×ＴD）よりも高い１．５／（８×ＴD）の周波数で発振することができる。以下に、発振周波数を、４つの段Ａ〜Ｄがインタリーブ式リング発振器４０と同様に相互接続された同調可能なインタリーブ式リング発振器９０（図５）の１つの同調状態（式１）に関して説明する。
【００２１】
また、インタリーブ式リング発振器４０は、外部補間器に依存せずに多くの出力位相を生成する。出力３９が同一の段Ａ〜Ｄによって生成されるため、出力が均一な間隔の位相を有するように補間器２６とダミー補間器２４（図２ａ、２ｂ）の遅延を一致させる必要がない。図４ａと図４ｂに示したインタリーブ式リング発振器４０は同調可能ではないが、外部補間器で起こるような位相間隔の問題はない。
【００２２】
図４ａの４セル・リング発振器４０を考察する１つの方法は、図４ｂに示したように直角位相で作動する交差結合された一対の「２リング」発振器としてである。セルＡとＣが０度と１８０度の位相で作動し、セルＢとＤは９０度と２７０度の位相で作動する。さらに、セルＢをＣに、ＣをＤに、ＤをＡに、ＡをＢにそれぞれ対称的に交差結合することによって、２つの「２段」リング発振器が構成される。２つの「２段」リング発振器は、互いにロックされたままであり、すなわち「インタリーブ」される。
【００２３】
図４ａおよび４ｂは、４つのミクサ・セル４２を相互接合する好ましい方法を示す。これらの図において、「Ａ」のミクサ・セル４２ａは、ミクサ・セルＤおよびＣによって駆動されるように示される。しかしながら、多数のミクサ・セル４２を相互接続してリング発振器４０を構成することができる方法はいくつかある。たとえば、ミクサ・セルＡは、ミクサ・セルＢとＣでもミクサ・セルＢとＤでも駆動することができる。しかしながら、以下に検討するようなミクサ・セル４２を相互接続するいくつかの方法が、他の方法よりも好ましい。
【００２４】
図５は、表１の第１列に示したような４段の同調可能なインタリーブ式リング発振器９０の好ましい実施例を示す。各段１４６は、出力１３９ａを有する２重ミクサ・セル７２を含む。また、２重ミクサ・セル７２の出力は、遅延セル７４に接続される。遅延セル７４は、遅延セル７４の遅延によって出力１３９ａに対して遅延される第２の出力１３９ｂを生成する。各２重ミクサ・セル７２は、４つの入力Ｘ、Ｙ、ＸDおよびＹDを有する。また、各２重ミクサ・セル７２は、同調入力７３を有する。４つの２重ミクサ・セル７２の同調入力７３は、発振器同調入力７６に接続される。後で説明するように、発振器同調入力７６によって、同調可能なインタリーブ式リング発振器９０の動作周波数が調節される。４段の同調可能なインタリーブ式リング発振器９０の各段において、遅延セル７４の前と後で出力信号１３９ａと１３９ｂが取られ、出力信号Ａ、Ｂ、ＣおよびＤと、遅延出力信号ＡD、ＢD、ＣDおよびＤDを提供する。
【００２５】
インタリーブ式リング発振器９０の実施例において、図５（ならびに、後で検討する図８）に示したシングルエンド型の入力と出力がそれぞれ、２導体差動接続として実施される。しかしながら、図を簡素化するために１つのシングルエンド型接続だけを示す。
【００２６】
好ましい４段の同調可能なインタリーブ式リング発振器９０の段Ａ、Ｂ、ＣおよびＤは、各段の非遅延入力ＸおよびＹが図４ｂに示した他の２つの段の非遅延出力１３９ａに接続され、各段の遅延入力ＸDおよびＹDが図４ｂに示した他の２つの段の遅延出力１３９ｂに接続されるように相互接続される。たとえば、段Ａの入力Ｘ、ＸD、ＹおよびＹDは、段Ｃの出力ＣおよびＣDと、段Ｄの出力ＤおよびＤDにそれぞれ接続される。同様に、段Ｂへの入力は、段Ｄの出力ＤおよびＤDと、段ＡのＡおよびＡDに接続され、段Ｃの入力は、段Ａの出力ＡおよびＡDと、段Ｂの出力ＢおよびＢDに接続され、段Ｄの入力は、段Ｂの出力ＢおよびＢDと、段Ｃの出力ＣおよびＣDに接続される。
【００２７】
４段のインタリーブ式リング発振器では、表１に示したように、２重ミクサ・セル７２を相互接続する異なる３つの方法がある。この表は、また、セル遅延ＴDに関して、それぞれの４段インタリーブ式リング発振器ごとに生じた位相遅延ＴEを示す。後で検討するように、２重ミクサ・セル７２間の相互接続のいくつかの方法は、他の方法よりも好ましい。入力の反転に関して後で説明するように、プライム記号’は、反転入力を示すために使用される。たとえば、表１の第１列において、Ｃ’は、段Ａへの入力として段Ｃの出力信号の反転が使用されていることを示す。
【００２８】
【表１】
【００２９】
図６に、４段同調可能インタリーブ式リング発振器９０に使用される２重入力ミクサ７２の好ましい構成を示す。２重入力ミクサ７２は、図３に示した遅延補間ミクサ・セル３４に基づく。図６に示した回路が理解しやすいように、最初に、図３に示した補間ミクサ・セル３４の周波数同調を詳しく説明する。
【００３０】
図３において、アナログ同調入力３７が、左側の差動トランジスタ対３３ａと右側の差動トランジスタ対３３ｂとの間で相対電流を調節する。同調範囲の一方の端で、左側のトランジスタ対３３ａが完全に導通しており、右側のトランジスタ対３３ｂはほとんど導通しておらず、その結果、電流源３５からのほとんどすべての電流が、遅延補間ミクサ３４の左側半分３３ａを通る。その結果、入力電圧３６に応じて共通コレクタ抵抗３１の両端に出力電圧が生じる。この結果、ミクサの遅延は、遅延補間ミクサ３４自体の遅延と等しくなる。同調範囲の他方の端では、左側のトランジスタ対３３ａがほとんど導通しておらず、右側のトランジスタ対３３ｂが完全に導通しており、電流源３５からのほとんどすべての電流が遅延補間ミクサ３４の右側半分３３ｂを流れる。したがって、遅延セル３２によって遅延された入力電圧に応じて、コレクタ抵抗３１の両端に出力電圧が生じる。その結果、ミクサの遅延が、遅延補間ミクサ３４と遅延セル３２の両方の遅延の合計と等しくなる。同調範囲の他の部分では、トランジスタ対３３ａと３３ｂが両方とも導通しているとき、入力電圧３６と遅延セル３２により遅延された入力電圧の重み付き合計に応じて、コレクタ抵抗３１の両端に出力電圧が生じる。重み付けは、同調電圧３７に依存する。
【００３１】
図６に示した２重入力ミクサ７２は、４つの差動入力対８２を結合し、２重入力ミクサ７２の右側半分７３ｂと左側半分７３ａを含む２つの相互接続された遅延補間ミクサ３４と見なすことができる。遅延補間ミクサ３４は両方とも、共通コレクタ抵抗８１に給電して出力電圧１３９を生成する。２重入力ミクサ７２はそれぞれ、１つの同調入力８４、Ｘ、ＸD、Ｙ、ＹDと名付けられた４つの差動入力８２、Ｚと名付けた差動出力１３９ａを有する。電流源７９ａと７９ｂは、２重入力ミクサ７２の左側半分７３ａと右側半分７３ｂにそれぞれ接続される。後で説明するように、コレクタ抵抗８１を流れる全電流が、電流源７９ａと７９ｂに等分される。インタリーブ式リング発振器内で実施されるとき、隣の段１４６からの出力１３９ａの１つとその遅延出力１３９ｂが、差動入力８２ＸおよびＸDにそれぞれ接続され、もう１つの隣の段１４６からの第２の出力１３９ａとその遅延出力１３９ｂが、差動入力８２ＹとＹDにそれぞれ接続される。
【００３２】
２重入力ミクサ７２の左側半分７３ａおよび右側半分７３ｂと、電流源７９ａおよび７９ｂを介して等しい電流ｉ1およびｉ2が流されるため、出力１３９ａ Ｚにおいて、ＸとＹの相対的な寄与とＸDとＹDの相対的な寄与とは等しく重み付けされたままである。したがって、各段１４６に入る２つ非遅延入力対１３９ａは、２重入力ミクサ７２によって等しく重み付けされて平均化される。また、２つの遅延入力対１３９ｂは、２重入力ミクサ７２によって等しく重み付けされて平均化される。代替として、電流ｉ1とｉ2の比率を１以外の値に設定することによって、入力対を等しくならないように重み付けすることもできる。
【００３３】
好ましい実施例において、入力対ＸとＸDの重みの合計は０．５であり、これは入力対ＹとＹDにも同じことが当てはまる。したがって、「Ｘ」の出力に対する寄与と「Ｙ」の出力に対する情報寄与は、５０：５０の比率で一定に維持される。たとえば、図５において、段Ａに関して、段ＣおよびＤからの入力信号は、段Ａの入力ＸDとＹDに接続された信号ＣDとＤDだけでなく、段Ａの入力ＸとＹに接続された信号ＣとＤを利用して平均化される。段１４６の出力と入力は、一定量だけ完全に結合されたままである。したがって、４つの段１４６は、同調範囲全体に渡って均一に結合され、その結果完全な差動同調システムが得られる。
【００３４】
図６の２重入力ミクサ７２を再び参照すると、同調入力８４αを１〜−１の間で調整するとき、２重入力ミクサ７２の出力Ｚの入力対ＸとＹ、およびＸDとＹDに与えられる相対重み付けが変化する。同調入力８４αを１〜−１の間で変化させることにより、ミクサ・セル７２の左側半分７３ａが入力ＸとＸDの比率を変化させ、右側半分７３ｂが入力ＹとＹDの比率を変化させる。
【００３５】
α＝−１のとき、Ｚは、ほぼＸDとＹDだけであり、本質的にＸとＹの寄与はない。α＝１のとき、ＺはほぼＸとＹだけであり、本質的にＸDとＹDの寄与はない。２重入力ミクサ７２の周波数は、それぞれの２重入力ミクサ７２の遅延が最大となる周波数ｆminから、それぞれの２重入力ミクサ７２の遅延が最小となる周波数ｆmaxまで連続的に同調可能である。同調範囲の他の部分では、２重入力ミクサ７２の周波数はｆminとｆmaxの間にある。周波数は、非遅延入力ＸおよびＹと遅延入力ＸDおよびＹDの各段１４６の出力への相対的な寄与に依存する。同調入力８４αが１のとき、駆動トランジスタＱ９およびＱ１１には、ｉ1とｉ2に等しい電流が流れる。その結果、トランジスタ対Ｑ１とＱ２およびＱ５とＱ６は完全に導通し、トランジスタ対Ｑ３とＱ４およびＱ７とＱ８はほとんど導通しなくなる。この場合、出力Ｚは、入力ＸおよびＹからのみ等しく導出される。ミクサ遅延をＴDMで示し、図５と表１の好ましい４段発振器９０の位相遅延ＴEがＴDM／１．５であることを起想すると、発振周波数は次の式で与えられる。
【００３６】
ｆ＝(1.5／8)×(１／ＴDM) (1)
【００３７】
これは、最大動作周波数ｆmaxである。
【００３８】
同調入力８４αが−１のとき、駆動トランジスタＱ１０とＱ１２には、ほぼｉ1とｉ2に等しい電流が流れる。この結果、トランジスタ対Ｑ１とＱ２およびＱ５とＱ６はほとんど導通せず、トランジスタ対Ｑ３とＱ４およびＱ７とＱ８が完全に導通する。この場合、出力Ｚは、入力ＸDとＹDからのみ等しく導出される。
【００３９】
ｆmin＝(1.5／8)×(1／(ＴDM＋ＴDC)) (2)
【００４０】
これにより、最も低い周波数で発振するインタリーブ式発振器が実現され、ここでＴDCは、遅延セル７４の遅延である。
【００４１】
図６において、２重入力ミクサ７２は、まず、ＸとＸDの間とＹとＹDの間で可変重み付き（すなわち同調）合計し、次に（Ｘ＋ＸD）と（Ｙ＋ＹD）の間で固定重み付き合計する。代替として、図６に示した回路を、ＸとＹの間の固定重み付き合計とＸDとＹDの間の固定重み付き合計を等しく行った後で、（Ｘ＋ＸD）と（Ｙ＋ＹD）の間の可変重み付き（すなわち同調）合計を行うように構成することもできる。
【００４２】
以上検討したように、インタリーブ式リング発振器の複数の段１４６を相互接続するトポロジーと呼ばれる方法は多数ある。たとえば、４段インタリーブ式リング発振器では、表１に示したように、２重入力ミクサ・セル７２を相互接続する方法が３つある。
【００４３】
好ましい相互接続のトポロジーは、高調波を生成するために必要な位相が、発振器が基本周波数で発振するのに必要な位相よりも２〜３倍高くなるようなものである。この条件が満たされるとき、インタリーブ式リング発振器を構成する段１４６の周波数ロールオフにより、次の高調波の周波数において、高調波周波数での発振を支援できないほど大きな利得の損失が起こる。これにより、基本周波数で動作が安定する。図５に示した好ましい４段インタリーブ式リング発振器９０は、シミュレ−ションと測定の両方により、安定していることが示された。
【００４４】
最も低いスプリアス周波数モードは、基本モードの２倍の周波数である。この周波数はほぼ段１４６の利得帯域幅曲線により低下する。４セルインタリーブ式発振器では、他の２つのトポロジー（表１の２列と３列）が可能である。たとえば、出力Ａを、入力Ｂ’とＣ’あるいは入力ＢとＤ’から導出することができる。このような接続は、それぞれ、ＴE＝ＴD／２．５とＴE＝ＴD／４の位相遅延を生じる。しかしながら、これらのトポロジーで段を相互接続すると、リング発振器が基本周波数以外の周波数で発振することを可能にする。そのような望ましくないモードを有する発振器の可能性は、表１において「やや有り得る」または「有り得る」として示される。この場合、段が表で示されたように相互接続されたとき、発振器は、増幅器の利得プロファイル内に生ずるスプリアス・モードの発振を有する。シミュレ−ションにおいて、これらの代替トポロジーは、リング発振器を同調するときの様々なモード間のホッピングを示す。利得プロファイル内に生ずるスプリアス・モードの発振を有するいくつかのインタリーブ式リング発振器の実施例では、発振器を、所望の周波数で確実に発振するよう既知の状態に事前設定しなければならない。
【００４５】
図７は、図５の好ましいリング発振器９０のために４つの段Ａ、Ｂ、ＣおよびＤ１４６によって生成された４つの出力波形１０２ａ〜１０２ｄの位相の関係を示すグラフ１００である。段Ｃの出力１０２ｃは、段Ａの出力１０２ａと段Ｂの出力１０２ｂとの重み付き合計から導出される。段Ａの出力と段Ｂの出力との間の時間間隔（ＴE）は、段の遅延ＴDの１／１．５である。これは、段Ｃへの有効入力エッジ１０６が、段Ａの出力と段Ｂの出力（１０４ａおよび１０４ｂ）とにおいてエッジが発生する時間の中間の時間で生じることを知ることにより理解することができる。そのとき、有効入力エッジ１０６の後の段Ｃのゲート遅延ＴDに等しい時間において、段Ｃの出力１０２ｃの状態が変化する。段Ｃの２重入力ミクサ・セル７２は、段Ａと段Ｂの出力を同じ重み付けで平均化し、それにより遷移１０４ａおよび１０４ｂは有効エッジ１０６になる。その結果、段Ｃの出力１０２ｃにおけるエッジの中間点１０４ｃは、段Ｃのゲート遅延ＴDの後に生じる。
【００４６】
類似の方法で、段Ｃの出力の半分と段Ｂの出力の半分を利用して段Ｄの入力を生成する。段Ａの入力を生成するときは、段Ｃの出力の反転Ｃ’と段Ｄの出力のＤ’が使用される。段Ｂの入力を生成するときは、段Ａの出力と段Ｄの出力のＤ’が使用される。
【００４７】
全部で３つ以上の段を含む本発明のすべての実施例において、それぞれの段は、前の２つの段によって対称的に駆動される。
【００４８】
図８は、３つの段１４６を有するシングルエンド型の周波数同調可能なインタリーブ式発振器７０の概略図であり、それぞれの段１４６は、２つの他のミクサ・セルの出力によって駆動される２重入力ミクサ・セル７２（図６）と、遅延セル７４と、出力１３９ａと、遅延出力１３９ｂとを含む。段Ａへの入力は、段ＢとＣからの出力によって駆動され、段Ｂへの入力は、段ＣとＡからの出力によって駆動され、段Ｃへの入力は段ＡとＢからの出力によって駆動される。以上のように、同調信号７６は、インタリーブ式リング発振器７０の動作周波数を調節するために使用される。
【００４９】
本明細書において、本発明を好ましい実施例に関して説明したが、当業者は、本発明の範囲から逸脱することなくここで説明した応用例の代わりに他の応用例を実施できることを容易に理解されよう。
【００５０】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【００５１】
[実施態様１]
第１の一対の入力、第２の一対の入力、第１の出力、および前記第１の出力に対して遅延された第２の出力をそれぞれが有する少なくとも３つの混合器セルを備え、
前記混合器セルはそれぞれ前記混合器セルの他の２つに対称的に接続され、
前記混合器セルのそれぞれの前記第１の一対の入力は、前記混合器セルの前記他の２つの前記第１の出力に対称的に接続され、
前記混合器セルのそれぞれの前記第２の一対の入力は、前記混合器セルの前記他の２つの前記第２の遅延出力に対称的に接続されている、
ことを特徴とするリング発振器。
【００５２】
[実施態様２]
前記混合器セルの前記第１の入力、前記第２の入力、前記第１の出力、および前記第２の遅延出力がそれぞれ差動接続されていることを特徴とする、実施態様１に記載のリング発振器。
【００５３】
[実施態様３]
前記混合器セルと前記他の２つの混合器セルが、高調波周波数での発振を防止するよう対称的に接続されていることを特徴とする、実施態様１に記載のリング発振器。
【００５４】
[実施態様４]
前記混合器セルと前記他の２つの混合器セルは、前記リング発振器が、１／（２×Ｎ×ＴD）（ここで、Ｎは前記混合器セルの総数、ＴDは前記混合器セルの各々の遅延時間）より高い発振周波数をもつよう対称的に相互接続されていることを特徴とする実施態様１に記載のリング発振器。
【００５５】
[実施態様５]
前記混合器セルがそれぞれ前記他の２つの混合器セルの前記第１の出力を所定の重み付きで結合し前記他の２つの混合器セルの前記第２の遅延出力を所定の重み付きで結合する手段を備えていることを特徴とする実施態様１に記載のリング発振器。
【００５６】
[実施態様６]
前記他の２つの前記混合器セルの前記結合した第１の出力と、前記他の２つの前記混合器セルの前記結合した第２の遅延出力との相対的な寄与の間で同調する手段をさらに備えて成ることを特徴とする実施態様５に記載のリング発振器。
【００５７】
[実施態様７]
前記混合器セルがそれぞれ前記各混合器セルにおける前記第１の一対の入力と前記第１の出力との組み合わせの間の第１の時間遅延を有し、前記各混合器セルの前記第２の出力が、前記第１の出力に対して第２の時間遅延だけ遅延され、
前記各混合器セルの前記第１の時間遅延に等しい遅延と、前記各混合器セルの前記第１の時間遅延と前記各混合器セルの前記第２の遅延との合計に等しい遅延との間で連続的に同調させる手段をさらに備えて成ることを特徴とする実施態様５に記載のリング発振器。
【００５８】
[実施態様８]
第１の一対の差動入力、第２の一対の差動入力、第１の差動出力、および前記第１の差動出力に対して遅延された第２の差動出力をそれぞれ有する少なくとも３つの混合器セルを有し、
前記混合器セルはそれぞれ前記混合器セルの他の２つに対称的に接続され、
前記各混合器セルの前記第１の差動入力対は、前記他の２つの前記混合器セルの前記第１の差動出力に対称的に接続され、
前記各混合器セルの前記第２の差動入力対は、前記他の２つの前記混合器セルの前記第２の遅延差動出力に対称的に接続されている、
ことを特徴とするリング発振器。
【００５９】
[実施態様９]
前記混合器セルと前記他の２つの前記混合器セルが、高調波周波数での発振を防止するよう対称的に接続されていることを特徴とする実施態様８に記載のリング発振器。
【００６０】
[実施態様１０]
前記混合器セルと前記他の２つの前記混合器セルは、前記リング発振器が、１／（２×Ｎ×ＴD）（ここで、Ｎは前記混合器セルの総数、ＴDは前記各混合器セルの遅延時間）より高い発振周波数を有するよう対称的に接続されていることを特徴とする実施態様８に記載のリング発振器。
【００６１】
[実施態様１１]
前記混合器セルがそれぞれ前記他の２つの混合器セルの前記第１の差動出力を所定の重み付きで結合し、前記他の２つの混合器セルの前記第２の遅延差動出力を所定の重み付きで結合する手段を備えて成ることを特徴とする実施態様８に記載のリング発振器。
【００６２】
[実施態様１２]
前記他の２つの前記混合器セルの前記結合した第１の差動出力と、前記他の２つの前記混合器セルの前記結合した第２の遅延差動出力との相対的な寄与の間で同調させる手段をさらに備えて成ることを特徴とする実施態様１１に記載のリング発振器。
【００６３】
[実施態様１３]
前記混合器セルがそれぞれ前記各混合器セルにおける前記第１の一対の差動入力と前記第１の差動出力との組み合わせの間の第１の時間遅延を有し、前記各混合器セルの前記第２の差動出力が、前記第１の差動出力に対して第２の時間遅延だけ遅延され、
前記各混合器セルの前記第１の時間遅延に等しい遅延と、前記各混合器セルの前記第１の時間遅延と前記各混合器セルの前記第２の遅延との合計に等しい遅延との間で連続的に同調させる手段をさらに備えて成ることを特徴とする実施態様１１に記載のリング発振器。
【００６４】
[実施態様１４]
２つの入力対、第１の出力、および前記第１の出力に対して遅延された第２の出力を有する第１の混合器セルと、
２つの入力対、第１の出力、および前記第１の出力に対して遅延された第２の出力を有する第２の混合器セルと、
２つの入力対、第１の出力、および前記第１の出力に対して遅延された第２の出力を有する第３の混合器セルと、
２つの入力対、第１の出力、および前記第１の出力に対して遅延された第２の出力を有する第４の混合器セルと、
を備えて成り、
前記第３の混合器セルの前記２つの入力対が、前記第１と第２の混合器セルの前記第１の出力と前記第２の遅延出力とに対称的に接続され、前記第４の混合器セルの前記２つの入力対が、前記第２と第３の混合器セルの前記第１の出力と前記第２の遅延出力とに対称的に接続され、前記第１の混合器セルの前記２つの入力対が、前記第３と第４の混合器セルの反転された前記第１の出力と前記第２の遅延出力とに対称的に接続され、前記第２の混合器セルの前記２つの入力対が、前記第４の混合器セルの反転した前記第１の出力と前記第２の遅延出力と、前記第１の混合器セルの前記第１の出力と前記第２の遅延出力とに対称的に接続されていることを特徴とするリング発振器。
【００６５】
[実施態様１５]
前記混合器セルの前記第１の入力、前記第２の入力、前記第１の出力、および前記第２の遅延出力がそれぞれ差動接続されていることを特徴とする実施態様１４に記載のリング発振器。
【００６６】
[実施態様１６]
前記混合器セルと前記他の２つの前記混合器セルが、高調波周波数での発振を防止するよう対称的に接続されていることを特徴とする実施態様１４に記載のリング発振器。
【００６７】
[実施態様１７]
前記混合器セルと前記他の２つの前記混合器セルは、発振周波数が、１／（２×Ｎ×ＴD）より高くなるよう対称的に接続されていることを特徴とする実施態様１４に記載のリング発振器。
【００６８】
[実施態様１８]
前記混合器セルがそれぞれ前記他の２つの混合器セルの前記第１の出力を所定の重み付きで結合し、前記他の２つの混合器セルの前記第２の遅延出力を所定の重み付きで結合する手段を備えて成ることを特徴とする実施態様１４に記載のリング発振器。
【００６９】
[実施態様１９]
前記他の２つの前記混合器セルの前記結合した第１の出力と、前記他の２つの前記混合器セルの前記結合した第２の遅延出力との相対的な寄与の間で同調させる手段をさらに備えて成ることを特徴とする実施態様１８に記載のリング発振器。
【００７０】
[実施態様２０]
前記混合器セルがそれぞれ前記各混合器セルの前記第１の入力対と前記第１の出力との組み合わせの間で第１の時間遅延を有し、前記各混合器セルの前記第２の出力が、前記第１の出力に対して第２の遅延だけ遅延され、前記各混合器セルの前記第１の時間遅延に等しい遅延と、前記各混合器セルの前記第１の時間遅延と前記各混合器セルの前記第２の遅延との合計に等しい遅延との間で連続的に同調する手段をさらに備えて成ることを特徴とする実施態様１８に記載のリング発振器。
【００７１】
【発明の効果】
以上説明したように、本発明を用いることにより、周波数同調が可能で、補間をしなくてもより多くの出力位相を発生することのできる発振器を提供することができる。
【図面の簡単な説明】
【図１】従来のリング発振器を示す図である。
【図２ａ】補間器を使用した追加の位相の生成を示す図である。
【図２ｂ】２段発振器に補間器を使用した追加の位相の生成を示す図である。
【図３】遅延補間ミクサを使用する可変遅延セルを示す図である。
【図４ａ】調整不可能なリング発振器の簡略化した回路図である。
【図４ｂ】図４ａに示す回路の信号の流れ図である。
【図５】４つの段を使用する同調可能なインタリーブ式発振器の回路図である。
【図６】本発明による２重遅延補間ミクサの回路図である。
【図７】発振器要素間の位相関係を比較する図である。
【図８】３つの段を使用する同調可能なインタリーブ式発振器の回路図である。
【符号の説明】
１０：リング発振器
１２：セル
２０：リング発振器
２６：補間器
２７：補間発振器
３０：可変遅延セル
３１：共通コレクタ抵抗
３２：遅延セル
３４：遅延補間ミクサ・セル
３５：電流源
３６：入力電圧
３７：アナログ同調入力
３８：入力
３９：出力
４０：インタリーブ式リング発振器
４２：遅延補間ミクサ・セル
７０：インタリーブ式リング発振器
７２：ミクサ・セル
７３：同調入力
７４：遅延セル
７６：発振器同調入力
７９ａ：電流源
８１：共通コレクタ抵抗
８２：差動入力対
８４：同調入力
９０：インタリーブ式リング発振器
【産業上の利用分野】
本発明は、モノリシック集積型発振器に関する。より詳細には、本発明は、正確な多相出力を提供する同調可能なリング発振器に関する。
【０００２】
【従来の技術】
リング発振器は、通信システムにおいて広く使用されてきた。図１は、従来のリング発振器１０を示す。この発振器は、ループ内において全体として反転するように接続された、それぞれゲート遅延ＴDを有するＮ個のセル１２からなる。立上り論理遷移がリングに沿って伝播すると、１周した後に立下りエッジになる。２周した後は再び立上りエッジになる。ループ内の伝播時間がＮ×ＴDなので、生成される信号の周期は２×Ｎ×ＴDになる。同様に、この回路は周波数、１／（２×Ｎ×ＴD）で発振する。ＴDを調整しそれにより同調可能な発振器を作成するために、様々な方法が利用されてきた。
【０００３】
図１のリング発振器１０からは、連結されたそれぞれのセル１２から出力される合計Ｎ個の個別の出力を得ることができる。各出力の真出力と相補出力とが両方とも得られる場合は、２×Ｎ個の異なる出力クロック位相を得ることができる。これらの位相のずれた各クロック間の時間遅延は、１つのゲート遅延ＴDと等しい。
【０００４】
多くの用途において、簡単な発振器の２×Ｎ個の位相よりも多い遅延小区分を有することが望ましい場合がある。たとえば、周波数が２．５ＧＨＺの発振器を１００ピコ秒のゲート遅延ＴDを有するシステムで使用する場合、発振器には、周波数が１／（２×２×１００ピコ秒）＝２．５ＧＨｚとなるような２つのゲートがなければならない。そのような２つのセル発振器は４つの出力位相を有することになる。この発振器の用途に、たとえば８相などの５つ以上の等間隔の位相が必要な場合は、補間を提供するなんらかの方法が必要である。
【０００５】
「1994 ISSCC Digest of Technical Papers」のページ58-9のT. Knottsその他による論文「A 500 MHz Time Digitizer IC with 15.625ps Resolution」には、ミクサ（混合器）を使ってこのような補間した位相を駆動する回路が開示されている。ミクサの入力は、遅延補償バッファ２４として働くように相互接続される。図２ａは、補間器２６を使って追加の位相を生成するリング発振器２０を示し、この補間器２６は、リング接続されたセル２２によって生成されたエッジ間を補間するために使用される。
【０００６】
図２ｂは、Ｎ＝２の特別な事例の補間発振器２７を示す。中間位相（出力１,２）は、０度と９０度の出力（出力１と出力２）の電圧間で平均をとることにより生成される。理想的な正弦波発振信号では、この電圧は４５度において得られる。第２の平均化回路は、９０度と１８０度の出力（出力２と出力１）の間で補間を行い、出力２，１に１３５度で得られる電圧を生じる。
【０００７】
実際の補間回路はすべて固有のゲート遅延をもつため、位相の精度を維持するために、０度と９０度の出力に遅延補償ダミー補間器２４が使用される。それぞれの補間器２６の出力の真と相補両方の形を取ることにより、得られる位相の数が二倍になる。この技術は、それぞれの段が利用できる位相を２倍にする複数ランクの補間器２６によって任意に拡張することができる。
【０００８】
外部補間器の手法にはいくつかの欠点がある。幅が広い間隔で補間すると、補間器出力における立上り時間（ｄｖ）／（ｄｔ）が遅くなり、そのため次段のジッタが大きくなる。さらに、ダミー補間器２４の遅延と実際の補間器２６の遅延とを一致させるのが難しい。これにより、わずかな系統的なタイミング誤差が生じる。
【０００９】
R. Walkerによる米国特許第４，８８４，０４１号「Fully Integrated High-Speed Voltage Controlled Ring Oscillator」には、完全に統合され、周波数同調可能で、信号と同調電圧の両方において完全差動であるという利点を有するリング発振器が開示されている。回路内の差動入力信号と差動出力信号の２本の線によって、オンチップ電源の雑音とクロストークが抑制される。各真の信号と相補信号とは個々に同様な雑音とクロストーク・パターンとを含むため、開示されたリング発振器は、これらの真の信号と相補信号との間の差動信号対を使用して雑音を抑制する。
【００１０】
Walkerの開示したリング発振器の周波数同調は、各発振器段の遅延を電子的に変化させることにより達成される。図３は、Walkerの開示したリング発振器において遅延セルとしてそれぞれ使用できる電子的に可変な遅延セル３０の概略図である。この可変遅延セル３０は、遅延補間ミクサ３４に接続された遅延セル３２に基づく。遅延補間ミクサ３４は、第１の入力３６と、遅延セル３２によって遅延された第２の入力３８との重み付き合計を実行する。アナログ同調入力３７は遅延補間ミクサ３４の遅延を変えるよう調節することができ、その結果、遅延が遅延補間ミクサ３４自体の遅延から遅延補間ミクサ３４と遅延セル３２との遅延を合計した遅延までの範囲になるようにすることができる。さらに、遅延補間ミクサ３４の詳細を以下に検討する。
【００１１】
「1996 ISSCC Digest of Technical Papers」、pp 392〜393のRofougaranその他による論文「A 900MHZ CMOS LC-Oscillator with Quadrature Outputs」には、インタリーブ式差動発振器が開示されており、ここで周波数は、統合インダクタＬとＦＥＴドレイン接合容量Ｃとによって設定されるが、発振器を同調することはできない。
【００１２】
「IEEE Journal of Solid-State Circuits」Vol.28、No.12、1993年12月、pp. 1273〜1282のManeatisその他の論文「Precise Delay Generation Using Couple Oscillators」には、同調することはできるがシングルエンド型のインタリーブ式発振器が開示されている。同調は、電流スタービングＣＭＯＳ技術を利用して行われる。
完全差動相互接続手法の利点を有しかつ周波数同調が可能で位相差が小さい発振器の設計があると有利である。
【００１３】
【発明が解決しようとする課題】
本発明は、周波数同調が可能で、補間をしなくてもより多くの出力位相を発生することのできる発振器を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明によれば、追加の段を利用して外部の補間器に依存せずにより多くの出力位相を生成するリング発振器が開示される。このリング発振器は、本質的に対称であり、補間器手法の系統的な時間誤差の影響を受けない。発振器段は、発振周波数が従来の制限、１／（２×Ｎ×ＴD）よりも高くなるように相互接続される。
【００１５】
改良したリング発振器は、発振器段の間の所定の時間間隔が、個々の段の遅延よりも短くなるように交互に配置された段を含む。発振器周波数はやはり調整可能であり、段の時間間隔は、同調範囲全体にわたり一定のままである。これにより、エッジ間隔ＴEを、補間器を利用せずに実現可能なゲート遅延ＴDよりも短くすることができる。
【００１６】
【実施例】
従来のリング発振器では、各段が次の段と直列に接続される。インタリーブ式のリング発振器では、それぞれの段が複数の入力を有し、その入力は、他の複数の段の出力と接続される。段をインタリーブ式構造で相互接続することによって、以下に説明するように、従来の発振器の２×Ｎ個の位相よりも多い遅延小区分を達成することができる。
【００１７】
図４ａは、インタリーブ式リング発振器４０の簡略化した回路図を示す。図４ｂは、図４ａに示した遅延補間ミクサ・セル４２間の対称的相互接続の概略的な信号流れ図を示す。４つの段Ａ−Ｄはそれぞれ、図３に示した遅延補間ミクサ３４と類似の単純な遅延補間ミクサである。インタリーブ式リング発振器４０の各段４６は、２つの入力１３６および１３８と１つの出力３９を有する遅延補間ミクサ・セル４２を含む。
【００１８】
図４ａと図４ｂに示したように、遅延補間ミクサ・セル４２はそれぞれ他の２つの遅延補間ミクサ・セル４２に接続され、それぞれの遅延補間ミクサ・セル４２の２つの入力が、２つの他のセルの出力と接続され、それぞれの遅延補間ミクサ・セル４２の出力が、他の２つの遅延補間ミクサ・セル４２の入力を駆動する。各セル４２の一方の入力１３８は、すぐ左側の段４６の出力３９と接続される。セル４２の他方の入力１３６は、対向するセル４２の出力と接続される。たとえば、段Ｃの第１の入力１３６は、段Ａの出力３９に接続され、段Ｃの第２の入力１３８は段Ｂの出力３９に接続され、段Ｃの出力３９は段Ａの入力１３６と段Ｄの入力１３８に接続される。段Ａの入力１３６は、段Ｃの出力３９からの入力信号を反転することに注意されたい。
【００１９】
各ミクサ・セル４２ａ〜４２ｄにおいて、２つの入力１３６と１３８は、所定の重み付けで結合される。各段Ａ〜Ｄの出力３９は、段の各入力からの寄与を含む。好ましい実施例において、それぞれのミクサ・セルの２つの入力１３６と１３８は、等しい重み付けで結合され、したがって段の出力は、２つの入力の平均になる。
【００２０】
その結果、４段インタリーブ式リング発振器４０は、従来の限界、１／（２×Ｎ×ＴD）よりも高い１．５／（８×ＴD）の周波数で発振することができる。以下に、発振周波数を、４つの段Ａ〜Ｄがインタリーブ式リング発振器４０と同様に相互接続された同調可能なインタリーブ式リング発振器９０（図５）の１つの同調状態（式１）に関して説明する。
【００２１】
また、インタリーブ式リング発振器４０は、外部補間器に依存せずに多くの出力位相を生成する。出力３９が同一の段Ａ〜Ｄによって生成されるため、出力が均一な間隔の位相を有するように補間器２６とダミー補間器２４（図２ａ、２ｂ）の遅延を一致させる必要がない。図４ａと図４ｂに示したインタリーブ式リング発振器４０は同調可能ではないが、外部補間器で起こるような位相間隔の問題はない。
【００２２】
図４ａの４セル・リング発振器４０を考察する１つの方法は、図４ｂに示したように直角位相で作動する交差結合された一対の「２リング」発振器としてである。セルＡとＣが０度と１８０度の位相で作動し、セルＢとＤは９０度と２７０度の位相で作動する。さらに、セルＢをＣに、ＣをＤに、ＤをＡに、ＡをＢにそれぞれ対称的に交差結合することによって、２つの「２段」リング発振器が構成される。２つの「２段」リング発振器は、互いにロックされたままであり、すなわち「インタリーブ」される。
【００２３】
図４ａおよび４ｂは、４つのミクサ・セル４２を相互接合する好ましい方法を示す。これらの図において、「Ａ」のミクサ・セル４２ａは、ミクサ・セルＤおよびＣによって駆動されるように示される。しかしながら、多数のミクサ・セル４２を相互接続してリング発振器４０を構成することができる方法はいくつかある。たとえば、ミクサ・セルＡは、ミクサ・セルＢとＣでもミクサ・セルＢとＤでも駆動することができる。しかしながら、以下に検討するようなミクサ・セル４２を相互接続するいくつかの方法が、他の方法よりも好ましい。
【００２４】
図５は、表１の第１列に示したような４段の同調可能なインタリーブ式リング発振器９０の好ましい実施例を示す。各段１４６は、出力１３９ａを有する２重ミクサ・セル７２を含む。また、２重ミクサ・セル７２の出力は、遅延セル７４に接続される。遅延セル７４は、遅延セル７４の遅延によって出力１３９ａに対して遅延される第２の出力１３９ｂを生成する。各２重ミクサ・セル７２は、４つの入力Ｘ、Ｙ、ＸDおよびＹDを有する。また、各２重ミクサ・セル７２は、同調入力７３を有する。４つの２重ミクサ・セル７２の同調入力７３は、発振器同調入力７６に接続される。後で説明するように、発振器同調入力７６によって、同調可能なインタリーブ式リング発振器９０の動作周波数が調節される。４段の同調可能なインタリーブ式リング発振器９０の各段において、遅延セル７４の前と後で出力信号１３９ａと１３９ｂが取られ、出力信号Ａ、Ｂ、ＣおよびＤと、遅延出力信号ＡD、ＢD、ＣDおよびＤDを提供する。
【００２５】
インタリーブ式リング発振器９０の実施例において、図５（ならびに、後で検討する図８）に示したシングルエンド型の入力と出力がそれぞれ、２導体差動接続として実施される。しかしながら、図を簡素化するために１つのシングルエンド型接続だけを示す。
【００２６】
好ましい４段の同調可能なインタリーブ式リング発振器９０の段Ａ、Ｂ、ＣおよびＤは、各段の非遅延入力ＸおよびＹが図４ｂに示した他の２つの段の非遅延出力１３９ａに接続され、各段の遅延入力ＸDおよびＹDが図４ｂに示した他の２つの段の遅延出力１３９ｂに接続されるように相互接続される。たとえば、段Ａの入力Ｘ、ＸD、ＹおよびＹDは、段Ｃの出力ＣおよびＣDと、段Ｄの出力ＤおよびＤDにそれぞれ接続される。同様に、段Ｂへの入力は、段Ｄの出力ＤおよびＤDと、段ＡのＡおよびＡDに接続され、段Ｃの入力は、段Ａの出力ＡおよびＡDと、段Ｂの出力ＢおよびＢDに接続され、段Ｄの入力は、段Ｂの出力ＢおよびＢDと、段Ｃの出力ＣおよびＣDに接続される。
【００２７】
４段のインタリーブ式リング発振器では、表１に示したように、２重ミクサ・セル７２を相互接続する異なる３つの方法がある。この表は、また、セル遅延ＴDに関して、それぞれの４段インタリーブ式リング発振器ごとに生じた位相遅延ＴEを示す。後で検討するように、２重ミクサ・セル７２間の相互接続のいくつかの方法は、他の方法よりも好ましい。入力の反転に関して後で説明するように、プライム記号’は、反転入力を示すために使用される。たとえば、表１の第１列において、Ｃ’は、段Ａへの入力として段Ｃの出力信号の反転が使用されていることを示す。
【００２８】
【表１】
図６に、４段同調可能インタリーブ式リング発振器９０に使用される２重入力ミクサ７２の好ましい構成を示す。２重入力ミクサ７２は、図３に示した遅延補間ミクサ・セル３４に基づく。図６に示した回路が理解しやすいように、最初に、図３に示した補間ミクサ・セル３４の周波数同調を詳しく説明する。
【００３０】
図３において、アナログ同調入力３７が、左側の差動トランジスタ対３３ａと右側の差動トランジスタ対３３ｂとの間で相対電流を調節する。同調範囲の一方の端で、左側のトランジスタ対３３ａが完全に導通しており、右側のトランジスタ対３３ｂはほとんど導通しておらず、その結果、電流源３５からのほとんどすべての電流が、遅延補間ミクサ３４の左側半分３３ａを通る。その結果、入力電圧３６に応じて共通コレクタ抵抗３１の両端に出力電圧が生じる。この結果、ミクサの遅延は、遅延補間ミクサ３４自体の遅延と等しくなる。同調範囲の他方の端では、左側のトランジスタ対３３ａがほとんど導通しておらず、右側のトランジスタ対３３ｂが完全に導通しており、電流源３５からのほとんどすべての電流が遅延補間ミクサ３４の右側半分３３ｂを流れる。したがって、遅延セル３２によって遅延された入力電圧に応じて、コレクタ抵抗３１の両端に出力電圧が生じる。その結果、ミクサの遅延が、遅延補間ミクサ３４と遅延セル３２の両方の遅延の合計と等しくなる。同調範囲の他の部分では、トランジスタ対３３ａと３３ｂが両方とも導通しているとき、入力電圧３６と遅延セル３２により遅延された入力電圧の重み付き合計に応じて、コレクタ抵抗３１の両端に出力電圧が生じる。重み付けは、同調電圧３７に依存する。
【００３１】
図６に示した２重入力ミクサ７２は、４つの差動入力対８２を結合し、２重入力ミクサ７２の右側半分７３ｂと左側半分７３ａを含む２つの相互接続された遅延補間ミクサ３４と見なすことができる。遅延補間ミクサ３４は両方とも、共通コレクタ抵抗８１に給電して出力電圧１３９を生成する。２重入力ミクサ７２はそれぞれ、１つの同調入力８４、Ｘ、ＸD、Ｙ、ＹDと名付けられた４つの差動入力８２、Ｚと名付けた差動出力１３９ａを有する。電流源７９ａと７９ｂは、２重入力ミクサ７２の左側半分７３ａと右側半分７３ｂにそれぞれ接続される。後で説明するように、コレクタ抵抗８１を流れる全電流が、電流源７９ａと７９ｂに等分される。インタリーブ式リング発振器内で実施されるとき、隣の段１４６からの出力１３９ａの１つとその遅延出力１３９ｂが、差動入力８２ＸおよびＸDにそれぞれ接続され、もう１つの隣の段１４６からの第２の出力１３９ａとその遅延出力１３９ｂが、差動入力８２ＹとＹDにそれぞれ接続される。
【００３２】
２重入力ミクサ７２の左側半分７３ａおよび右側半分７３ｂと、電流源７９ａおよび７９ｂを介して等しい電流ｉ1およびｉ2が流されるため、出力１３９ａ Ｚにおいて、ＸとＹの相対的な寄与とＸDとＹDの相対的な寄与とは等しく重み付けされたままである。したがって、各段１４６に入る２つ非遅延入力対１３９ａは、２重入力ミクサ７２によって等しく重み付けされて平均化される。また、２つの遅延入力対１３９ｂは、２重入力ミクサ７２によって等しく重み付けされて平均化される。代替として、電流ｉ1とｉ2の比率を１以外の値に設定することによって、入力対を等しくならないように重み付けすることもできる。
【００３３】
好ましい実施例において、入力対ＸとＸDの重みの合計は０．５であり、これは入力対ＹとＹDにも同じことが当てはまる。したがって、「Ｘ」の出力に対する寄与と「Ｙ」の出力に対する情報寄与は、５０：５０の比率で一定に維持される。たとえば、図５において、段Ａに関して、段ＣおよびＤからの入力信号は、段Ａの入力ＸDとＹDに接続された信号ＣDとＤDだけでなく、段Ａの入力ＸとＹに接続された信号ＣとＤを利用して平均化される。段１４６の出力と入力は、一定量だけ完全に結合されたままである。したがって、４つの段１４６は、同調範囲全体に渡って均一に結合され、その結果完全な差動同調システムが得られる。
【００３４】
図６の２重入力ミクサ７２を再び参照すると、同調入力８４αを１〜−１の間で調整するとき、２重入力ミクサ７２の出力Ｚの入力対ＸとＹ、およびＸDとＹDに与えられる相対重み付けが変化する。同調入力８４αを１〜−１の間で変化させることにより、ミクサ・セル７２の左側半分７３ａが入力ＸとＸDの比率を変化させ、右側半分７３ｂが入力ＹとＹDの比率を変化させる。
【００３５】
α＝−１のとき、Ｚは、ほぼＸDとＹDだけであり、本質的にＸとＹの寄与はない。α＝１のとき、ＺはほぼＸとＹだけであり、本質的にＸDとＹDの寄与はない。２重入力ミクサ７２の周波数は、それぞれの２重入力ミクサ７２の遅延が最大となる周波数ｆminから、それぞれの２重入力ミクサ７２の遅延が最小となる周波数ｆmaxまで連続的に同調可能である。同調範囲の他の部分では、２重入力ミクサ７２の周波数はｆminとｆmaxの間にある。周波数は、非遅延入力ＸおよびＹと遅延入力ＸDおよびＹDの各段１４６の出力への相対的な寄与に依存する。同調入力８４αが１のとき、駆動トランジスタＱ９およびＱ１１には、ｉ1とｉ2に等しい電流が流れる。その結果、トランジスタ対Ｑ１とＱ２およびＱ５とＱ６は完全に導通し、トランジスタ対Ｑ３とＱ４およびＱ７とＱ８はほとんど導通しなくなる。この場合、出力Ｚは、入力ＸおよびＹからのみ等しく導出される。ミクサ遅延をＴDMで示し、図５と表１の好ましい４段発振器９０の位相遅延ＴEがＴDM／１．５であることを起想すると、発振周波数は次の式で与えられる。
【００３６】
ｆ＝(1.5／8)×(１／ＴDM) (1)
【００３７】
これは、最大動作周波数ｆmaxである。
【００３８】
同調入力８４αが−１のとき、駆動トランジスタＱ１０とＱ１２には、ほぼｉ1とｉ2に等しい電流が流れる。この結果、トランジスタ対Ｑ１とＱ２およびＱ５とＱ６はほとんど導通せず、トランジスタ対Ｑ３とＱ４およびＱ７とＱ８が完全に導通する。この場合、出力Ｚは、入力ＸDとＹDからのみ等しく導出される。
【００３９】
ｆmin＝(1.5／8)×(1／(ＴDM＋ＴDC)) (2)
【００４０】
これにより、最も低い周波数で発振するインタリーブ式発振器が実現され、ここでＴDCは、遅延セル７４の遅延である。
【００４１】
図６において、２重入力ミクサ７２は、まず、ＸとＸDの間とＹとＹDの間で可変重み付き（すなわち同調）合計し、次に（Ｘ＋ＸD）と（Ｙ＋ＹD）の間で固定重み付き合計する。代替として、図６に示した回路を、ＸとＹの間の固定重み付き合計とＸDとＹDの間の固定重み付き合計を等しく行った後で、（Ｘ＋ＸD）と（Ｙ＋ＹD）の間の可変重み付き（すなわち同調）合計を行うように構成することもできる。
【００４２】
以上検討したように、インタリーブ式リング発振器の複数の段１４６を相互接続するトポロジーと呼ばれる方法は多数ある。たとえば、４段インタリーブ式リング発振器では、表１に示したように、２重入力ミクサ・セル７２を相互接続する方法が３つある。
【００４３】
好ましい相互接続のトポロジーは、高調波を生成するために必要な位相が、発振器が基本周波数で発振するのに必要な位相よりも２〜３倍高くなるようなものである。この条件が満たされるとき、インタリーブ式リング発振器を構成する段１４６の周波数ロールオフにより、次の高調波の周波数において、高調波周波数での発振を支援できないほど大きな利得の損失が起こる。これにより、基本周波数で動作が安定する。図５に示した好ましい４段インタリーブ式リング発振器９０は、シミュレ−ションと測定の両方により、安定していることが示された。
【００４４】
最も低いスプリアス周波数モードは、基本モードの２倍の周波数である。この周波数はほぼ段１４６の利得帯域幅曲線により低下する。４セルインタリーブ式発振器では、他の２つのトポロジー（表１の２列と３列）が可能である。たとえば、出力Ａを、入力Ｂ’とＣ’あるいは入力ＢとＤ’から導出することができる。このような接続は、それぞれ、ＴE＝ＴD／２．５とＴE＝ＴD／４の位相遅延を生じる。しかしながら、これらのトポロジーで段を相互接続すると、リング発振器が基本周波数以外の周波数で発振することを可能にする。そのような望ましくないモードを有する発振器の可能性は、表１において「やや有り得る」または「有り得る」として示される。この場合、段が表で示されたように相互接続されたとき、発振器は、増幅器の利得プロファイル内に生ずるスプリアス・モードの発振を有する。シミュレ−ションにおいて、これらの代替トポロジーは、リング発振器を同調するときの様々なモード間のホッピングを示す。利得プロファイル内に生ずるスプリアス・モードの発振を有するいくつかのインタリーブ式リング発振器の実施例では、発振器を、所望の周波数で確実に発振するよう既知の状態に事前設定しなければならない。
【００４５】
図７は、図５の好ましいリング発振器９０のために４つの段Ａ、Ｂ、ＣおよびＤ１４６によって生成された４つの出力波形１０２ａ〜１０２ｄの位相の関係を示すグラフ１００である。段Ｃの出力１０２ｃは、段Ａの出力１０２ａと段Ｂの出力１０２ｂとの重み付き合計から導出される。段Ａの出力と段Ｂの出力との間の時間間隔（ＴE）は、段の遅延ＴDの１／１．５である。これは、段Ｃへの有効入力エッジ１０６が、段Ａの出力と段Ｂの出力（１０４ａおよび１０４ｂ）とにおいてエッジが発生する時間の中間の時間で生じることを知ることにより理解することができる。そのとき、有効入力エッジ１０６の後の段Ｃのゲート遅延ＴDに等しい時間において、段Ｃの出力１０２ｃの状態が変化する。段Ｃの２重入力ミクサ・セル７２は、段Ａと段Ｂの出力を同じ重み付けで平均化し、それにより遷移１０４ａおよび１０４ｂは有効エッジ１０６になる。その結果、段Ｃの出力１０２ｃにおけるエッジの中間点１０４ｃは、段Ｃのゲート遅延ＴDの後に生じる。
【００４６】
類似の方法で、段Ｃの出力の半分と段Ｂの出力の半分を利用して段Ｄの入力を生成する。段Ａの入力を生成するときは、段Ｃの出力の反転Ｃ’と段Ｄの出力のＤ’が使用される。段Ｂの入力を生成するときは、段Ａの出力と段Ｄの出力のＤ’が使用される。
【００４７】
全部で３つ以上の段を含む本発明のすべての実施例において、それぞれの段は、前の２つの段によって対称的に駆動される。
【００４８】
図８は、３つの段１４６を有するシングルエンド型の周波数同調可能なインタリーブ式発振器７０の概略図であり、それぞれの段１４６は、２つの他のミクサ・セルの出力によって駆動される２重入力ミクサ・セル７２（図６）と、遅延セル７４と、出力１３９ａと、遅延出力１３９ｂとを含む。段Ａへの入力は、段ＢとＣからの出力によって駆動され、段Ｂへの入力は、段ＣとＡからの出力によって駆動され、段Ｃへの入力は段ＡとＢからの出力によって駆動される。以上のように、同調信号７６は、インタリーブ式リング発振器７０の動作周波数を調節するために使用される。
【００４９】
本明細書において、本発明を好ましい実施例に関して説明したが、当業者は、本発明の範囲から逸脱することなくここで説明した応用例の代わりに他の応用例を実施できることを容易に理解されよう。
【００５０】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【００５１】
[実施態様１]
第１の一対の入力、第２の一対の入力、第１の出力、および前記第１の出力に対して遅延された第２の出力をそれぞれが有する少なくとも３つの混合器セルを備え、
前記混合器セルはそれぞれ前記混合器セルの他の２つに対称的に接続され、
前記混合器セルのそれぞれの前記第１の一対の入力は、前記混合器セルの前記他の２つの前記第１の出力に対称的に接続され、
前記混合器セルのそれぞれの前記第２の一対の入力は、前記混合器セルの前記他の２つの前記第２の遅延出力に対称的に接続されている、
ことを特徴とするリング発振器。
【００５２】
[実施態様２]
前記混合器セルの前記第１の入力、前記第２の入力、前記第１の出力、および前記第２の遅延出力がそれぞれ差動接続されていることを特徴とする、実施態様１に記載のリング発振器。
【００５３】
[実施態様３]
前記混合器セルと前記他の２つの混合器セルが、高調波周波数での発振を防止するよう対称的に接続されていることを特徴とする、実施態様１に記載のリング発振器。
【００５４】
[実施態様４]
前記混合器セルと前記他の２つの混合器セルは、前記リング発振器が、１／（２×Ｎ×ＴD）（ここで、Ｎは前記混合器セルの総数、ＴDは前記混合器セルの各々の遅延時間）より高い発振周波数をもつよう対称的に相互接続されていることを特徴とする実施態様１に記載のリング発振器。
【００５５】
[実施態様５]
前記混合器セルがそれぞれ前記他の２つの混合器セルの前記第１の出力を所定の重み付きで結合し前記他の２つの混合器セルの前記第２の遅延出力を所定の重み付きで結合する手段を備えていることを特徴とする実施態様１に記載のリング発振器。
【００５６】
[実施態様６]
前記他の２つの前記混合器セルの前記結合した第１の出力と、前記他の２つの前記混合器セルの前記結合した第２の遅延出力との相対的な寄与の間で同調する手段をさらに備えて成ることを特徴とする実施態様５に記載のリング発振器。
【００５７】
[実施態様７]
前記混合器セルがそれぞれ前記各混合器セルにおける前記第１の一対の入力と前記第１の出力との組み合わせの間の第１の時間遅延を有し、前記各混合器セルの前記第２の出力が、前記第１の出力に対して第２の時間遅延だけ遅延され、
前記各混合器セルの前記第１の時間遅延に等しい遅延と、前記各混合器セルの前記第１の時間遅延と前記各混合器セルの前記第２の遅延との合計に等しい遅延との間で連続的に同調させる手段をさらに備えて成ることを特徴とする実施態様５に記載のリング発振器。
【００５８】
[実施態様８]
第１の一対の差動入力、第２の一対の差動入力、第１の差動出力、および前記第１の差動出力に対して遅延された第２の差動出力をそれぞれ有する少なくとも３つの混合器セルを有し、
前記混合器セルはそれぞれ前記混合器セルの他の２つに対称的に接続され、
前記各混合器セルの前記第１の差動入力対は、前記他の２つの前記混合器セルの前記第１の差動出力に対称的に接続され、
前記各混合器セルの前記第２の差動入力対は、前記他の２つの前記混合器セルの前記第２の遅延差動出力に対称的に接続されている、
ことを特徴とするリング発振器。
【００５９】
[実施態様９]
前記混合器セルと前記他の２つの前記混合器セルが、高調波周波数での発振を防止するよう対称的に接続されていることを特徴とする実施態様８に記載のリング発振器。
【００６０】
[実施態様１０]
前記混合器セルと前記他の２つの前記混合器セルは、前記リング発振器が、１／（２×Ｎ×ＴD）（ここで、Ｎは前記混合器セルの総数、ＴDは前記各混合器セルの遅延時間）より高い発振周波数を有するよう対称的に接続されていることを特徴とする実施態様８に記載のリング発振器。
【００６１】
[実施態様１１]
前記混合器セルがそれぞれ前記他の２つの混合器セルの前記第１の差動出力を所定の重み付きで結合し、前記他の２つの混合器セルの前記第２の遅延差動出力を所定の重み付きで結合する手段を備えて成ることを特徴とする実施態様８に記載のリング発振器。
【００６２】
[実施態様１２]
前記他の２つの前記混合器セルの前記結合した第１の差動出力と、前記他の２つの前記混合器セルの前記結合した第２の遅延差動出力との相対的な寄与の間で同調させる手段をさらに備えて成ることを特徴とする実施態様１１に記載のリング発振器。
【００６３】
[実施態様１３]
前記混合器セルがそれぞれ前記各混合器セルにおける前記第１の一対の差動入力と前記第１の差動出力との組み合わせの間の第１の時間遅延を有し、前記各混合器セルの前記第２の差動出力が、前記第１の差動出力に対して第２の時間遅延だけ遅延され、
前記各混合器セルの前記第１の時間遅延に等しい遅延と、前記各混合器セルの前記第１の時間遅延と前記各混合器セルの前記第２の遅延との合計に等しい遅延との間で連続的に同調させる手段をさらに備えて成ることを特徴とする実施態様１１に記載のリング発振器。
【００６４】
[実施態様１４]
２つの入力対、第１の出力、および前記第１の出力に対して遅延された第２の出力を有する第１の混合器セルと、
２つの入力対、第１の出力、および前記第１の出力に対して遅延された第２の出力を有する第２の混合器セルと、
２つの入力対、第１の出力、および前記第１の出力に対して遅延された第２の出力を有する第３の混合器セルと、
２つの入力対、第１の出力、および前記第１の出力に対して遅延された第２の出力を有する第４の混合器セルと、
を備えて成り、
前記第３の混合器セルの前記２つの入力対が、前記第１と第２の混合器セルの前記第１の出力と前記第２の遅延出力とに対称的に接続され、前記第４の混合器セルの前記２つの入力対が、前記第２と第３の混合器セルの前記第１の出力と前記第２の遅延出力とに対称的に接続され、前記第１の混合器セルの前記２つの入力対が、前記第３と第４の混合器セルの反転された前記第１の出力と前記第２の遅延出力とに対称的に接続され、前記第２の混合器セルの前記２つの入力対が、前記第４の混合器セルの反転した前記第１の出力と前記第２の遅延出力と、前記第１の混合器セルの前記第１の出力と前記第２の遅延出力とに対称的に接続されていることを特徴とするリング発振器。
【００６５】
[実施態様１５]
前記混合器セルの前記第１の入力、前記第２の入力、前記第１の出力、および前記第２の遅延出力がそれぞれ差動接続されていることを特徴とする実施態様１４に記載のリング発振器。
【００６６】
[実施態様１６]
前記混合器セルと前記他の２つの前記混合器セルが、高調波周波数での発振を防止するよう対称的に接続されていることを特徴とする実施態様１４に記載のリング発振器。
【００６７】
[実施態様１７]
前記混合器セルと前記他の２つの前記混合器セルは、発振周波数が、１／（２×Ｎ×ＴD）より高くなるよう対称的に接続されていることを特徴とする実施態様１４に記載のリング発振器。
【００６８】
[実施態様１８]
前記混合器セルがそれぞれ前記他の２つの混合器セルの前記第１の出力を所定の重み付きで結合し、前記他の２つの混合器セルの前記第２の遅延出力を所定の重み付きで結合する手段を備えて成ることを特徴とする実施態様１４に記載のリング発振器。
【００６９】
[実施態様１９]
前記他の２つの前記混合器セルの前記結合した第１の出力と、前記他の２つの前記混合器セルの前記結合した第２の遅延出力との相対的な寄与の間で同調させる手段をさらに備えて成ることを特徴とする実施態様１８に記載のリング発振器。
【００７０】
[実施態様２０]
前記混合器セルがそれぞれ前記各混合器セルの前記第１の入力対と前記第１の出力との組み合わせの間で第１の時間遅延を有し、前記各混合器セルの前記第２の出力が、前記第１の出力に対して第２の遅延だけ遅延され、前記各混合器セルの前記第１の時間遅延に等しい遅延と、前記各混合器セルの前記第１の時間遅延と前記各混合器セルの前記第２の遅延との合計に等しい遅延との間で連続的に同調する手段をさらに備えて成ることを特徴とする実施態様１８に記載のリング発振器。
【００７１】
【発明の効果】
以上説明したように、本発明を用いることにより、周波数同調が可能で、補間をしなくてもより多くの出力位相を発生することのできる発振器を提供することができる。
【図面の簡単な説明】
【図１】従来のリング発振器を示す図である。
【図２ａ】補間器を使用した追加の位相の生成を示す図である。
【図２ｂ】２段発振器に補間器を使用した追加の位相の生成を示す図である。
【図３】遅延補間ミクサを使用する可変遅延セルを示す図である。
【図４ａ】調整不可能なリング発振器の簡略化した回路図である。
【図４ｂ】図４ａに示す回路の信号の流れ図である。
【図５】４つの段を使用する同調可能なインタリーブ式発振器の回路図である。
【図６】本発明による２重遅延補間ミクサの回路図である。
【図７】発振器要素間の位相関係を比較する図である。
【図８】３つの段を使用する同調可能なインタリーブ式発振器の回路図である。
【符号の説明】
１０：リング発振器
１２：セル
２０：リング発振器
２６：補間器
２７：補間発振器
３０：可変遅延セル
３１：共通コレクタ抵抗
３２：遅延セル
３４：遅延補間ミクサ・セル
３５：電流源
３６：入力電圧
３７：アナログ同調入力
３８：入力
３９：出力
４０：インタリーブ式リング発振器
４２：遅延補間ミクサ・セル
７０：インタリーブ式リング発振器
７２：ミクサ・セル
７３：同調入力
７４：遅延セル
７６：発振器同調入力
７９ａ：電流源
８１：共通コレクタ抵抗
８２：差動入力対
８４：同調入力
９０：インタリーブ式リング発振器
Claims (4)
- 第１の一対の入力、第２の一対の入力、第１の出力、および前記第１の出力に対して遅延された第２の出力をそれぞれが有する少なくとも３つの遅延補間ミクサセルを備え、前記遅延補間ミクサセルはループ全体で論理が反転するようにリング接続され、前記遅延補間ミクサセルのそれぞれの前記第１の一対の入力は、前記リング接続の前の２つの段の前記遅延補間ミクサセルの前記第１の出力にそれぞれ接続され、前記遅延補間ミクサセルのそれぞれの前記第２の一対の入力は、前記リング接続の前の２つの段の遅延補間ミクサセルの前記第２の出力にそれぞれ接続されていることを特徴とするリング発振器。
- 前記遅延補間ミクサセルの前記第１の入力、前記第２の入力、前記第１の出力、および前記第２の出力がそれぞれ差動接続されていることを特徴とする、請求項１に記載のリング発振器。
- 前記遅延補間ミクサセルと、前記リング接続の前の２つの段の前記遅延補間ミクサセルのそれぞれとが、互いに隣り合う遅延補間ミクサセルであることを特徴とする請求項１記載のリング発振器。
- ２つの入力対、第１の出力、および前記第１の出力に対して遅延された第２の出力を有する第１の遅延補間ミクサセルと、
２つの入力対、第１の出力、および前記第１の出力に対して遅延された第２の出力を有する第２の遅延補間ミクサセルと、
２つの入力対、第１の出力、および前記第１の出力に対して遅延された第２の出力を有する第３の遅延補間ミクサセルと、
２つの入力対、第１の出力、および前記第１の出力に対して遅延された第２の出力を有する第４の遅延補間ミクサセルとを備えて成り、
前記第３の遅延補間ミクサセルの前記２つの入力対が、前記第１と前記第２の遅延補間ミクサセルの前記第１の出力と、前記第２の出力とに対称的に接続され、
前記第４の遅延補間ミクサセルの前記２つの入力対が、前記第２と前記第３の遅延補間ミクサセルの前記第１の出力と前記第２の出力とに対称的に接続され、
前記第１の遅延補間ミクサセルの前記２つの入力対が、前記第３と前記第４の遅延補間ミクサセルの反転された前記第１の出力と前記第２の出力とに対称的に接続され、
前記第２の遅延補間ミクサセルの前記２つの入力対が、前記第４の遅延補間ミクサセルの反転した前記第１の出力と前記第２の出力と、前記第１の遅延補間ミクサセルの前記第１の出力と前記第２の出力とに対称的に接続されていることを特徴とするリング発振器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/854,429 US5841325A (en) | 1997-05-12 | 1997-05-12 | Fully-integrated high-speed interleaved voltage-controlled ring oscillator |
| JP11479598A JP3886079B2 (ja) | 1997-05-12 | 1998-04-24 | 遅延補間ミクサセルを利用したリング発振器 |
| EP98110073A EP0964516B1 (en) | 1997-05-12 | 1998-06-03 | Fully-integrated high-speed interleaved voltage-controlled ring oscillator |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/854,429 US5841325A (en) | 1997-05-12 | 1997-05-12 | Fully-integrated high-speed interleaved voltage-controlled ring oscillator |
| US854,429 | 1997-05-12 | ||
| JP11479598A JP3886079B2 (ja) | 1997-05-12 | 1998-04-24 | 遅延補間ミクサセルを利用したリング発振器 |
| EP98110073A EP0964516B1 (en) | 1997-05-12 | 1998-06-03 | Fully-integrated high-speed interleaved voltage-controlled ring oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335991A JPH10335991A (ja) | 1998-12-18 |
| JP3886079B2 true JP3886079B2 (ja) | 2007-02-28 |
Family
ID=27239076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11479598A Expired - Fee Related JP3886079B2 (ja) | 1997-05-12 | 1998-04-24 | 遅延補間ミクサセルを利用したリング発振器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5841325A (ja) |
| EP (1) | EP0964516B1 (ja) |
| JP (1) | JP3886079B2 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9618901D0 (en) * | 1996-09-10 | 1996-10-23 | Phoenix Vlsi Consultants Ltd | Phase-tuned ring oscillator |
| KR19990025790A (ko) * | 1997-09-18 | 1999-04-06 | 이계철 | 다중궤환 루프 링발진기 및 그 지연셀 |
| US6037842A (en) * | 1998-04-21 | 2000-03-14 | Applied Micro Circuits Corporation | Complementary metal-oxide semiconductor voltage controlled oscillator (CMOS VCO) |
| US6304149B1 (en) * | 1998-11-28 | 2001-10-16 | Beomsup Kim | Ring oscillator VCO using a differential delay stage |
| US6777995B1 (en) * | 1999-02-26 | 2004-08-17 | Micron Technology, Inc. | Interlaced delay-locked loops for controlling memory-circuit timing |
| JP4342654B2 (ja) | 1999-10-12 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 遅延回路および半導体集積回路 |
| TW483255B (en) * | 1999-11-26 | 2002-04-11 | Fujitsu Ltd | Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission |
| JP3495311B2 (ja) * | 2000-03-24 | 2004-02-09 | Ｎｅｃエレクトロニクス株式会社 | クロック制御回路 |
| US6469585B1 (en) | 2000-07-25 | 2002-10-22 | Regents Of The University Of Minnesota | Low phase noise ring-type voltage controlled oscillator |
| US6831524B1 (en) | 2000-09-12 | 2004-12-14 | Rensselaer Polytechnic Institute | Feed forward voltage controlled ring oscillator |
| US6531910B1 (en) | 2000-09-12 | 2003-03-11 | Rensselaer Polytechnic Institute | Symmetric multiplexer |
| AU2002227162A1 (en) | 2000-11-01 | 2002-05-15 | Primarion, Inc. | High speed voltage-controlled ring oscillator |
| US6369661B1 (en) * | 2000-11-20 | 2002-04-09 | Cirrus Logic, Inc. | Phase interpolation circuits and methods and systems using the same |
| US6353369B1 (en) * | 2000-11-30 | 2002-03-05 | International Business Machines Corporation | Multiphase voltage controlled oscillator with variable gain and range |
| EP1249937A1 (en) * | 2001-04-12 | 2002-10-16 | Koninklijke Philips Electronics N.V. | Ring oscillator, detector, receiver and device for reproducing an information carrier |
| US6501339B1 (en) | 2001-08-10 | 2002-12-31 | Xilinx, Inc. | Ring oscillators with improved signal-path matching for high-speed data communications |
| JP4871462B2 (ja) * | 2001-09-19 | 2012-02-08 | エルピーダメモリ株式会社 | 補間回路とｄｌｌ回路及び半導体集積回路 |
| US6990164B2 (en) * | 2001-10-01 | 2006-01-24 | Freescale Semiconductor, Inc. | Dual steered frequency synthesizer |
| US6657502B2 (en) * | 2001-10-01 | 2003-12-02 | Motorola, Inc. | Multiphase voltage controlled oscillator |
| US6744325B2 (en) | 2002-04-03 | 2004-06-01 | Sierra Monolithics, Inc. | Quadrature ring oscillator |
| US7446584B2 (en) * | 2002-09-25 | 2008-11-04 | Hrl Laboratories, Llc | Time delay apparatus and method of using same |
| US6972634B2 (en) * | 2002-11-26 | 2005-12-06 | Agere Systems Inc. | Interconnected multi-stage oscillator |
| US7102449B1 (en) | 2003-01-21 | 2006-09-05 | Barcelona Design, Inc. | Delay stage for oscillator circuit and corresponding applications |
| US7039885B1 (en) | 2003-01-21 | 2006-05-02 | Barcelona Design, Inc. | Methodology for design of oscillator delay stage and corresponding applications |
| KR100498490B1 (ko) * | 2003-02-28 | 2005-07-01 | 삼성전자주식회사 | 인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬수 있는 쿼드러쳐 전압제어 발진기 |
| KR100543465B1 (ko) * | 2003-08-04 | 2006-01-20 | 고려대학교 산학협력단 | 지연된 클록 신호를 발생하는 장치 및 방법 |
| US7319345B2 (en) * | 2004-05-18 | 2008-01-15 | Rambus Inc. | Wide-range multi-phase clock generator |
| JP4563737B2 (ja) * | 2004-07-02 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | パルス幅変調回路 |
| US8242814B2 (en) * | 2004-09-17 | 2012-08-14 | Nec Corporation | Clock generating circuit and clock generating method |
| DE102005009819A1 (de) * | 2005-03-01 | 2006-09-07 | Polyic Gmbh & Co. Kg | Elektronikbaugruppe |
| DE102005017655B4 (de) | 2005-04-15 | 2008-12-11 | Polyic Gmbh & Co. Kg | Mehrschichtiger Verbundkörper mit elektronischer Funktion |
| JP2006339871A (ja) | 2005-05-31 | 2006-12-14 | Sanyo Electric Co Ltd | 発振回路 |
| DE102005031448A1 (de) | 2005-07-04 | 2007-01-11 | Polyic Gmbh & Co. Kg | Aktivierbare optische Schicht |
| DE102005035589A1 (de) | 2005-07-29 | 2007-02-01 | Polyic Gmbh & Co. Kg | Verfahren zur Herstellung eines elektronischen Bauelements |
| DE102005044306A1 (de) | 2005-09-16 | 2007-03-22 | Polyic Gmbh & Co. Kg | Elektronische Schaltung und Verfahren zur Herstellung einer solchen |
| US7301410B2 (en) * | 2006-03-07 | 2007-11-27 | International Business Machines Corporation | Hybrid current-starved phase-interpolation circuit for voltage-controlled devices |
| JP2008294492A (ja) | 2007-05-22 | 2008-12-04 | Nec Electronics Corp | 多相クロック生成回路 |
| JP2009152682A (ja) * | 2007-12-18 | 2009-07-09 | Ricoh Co Ltd | 位相差平滑化装置 |
| US20100283525A1 (en) * | 2008-02-25 | 2010-11-11 | Takefumi Yoshikawa | Phase control device and data communication system using it |
| US8331966B2 (en) | 2009-05-15 | 2012-12-11 | Apple Inc. | Content selection based on simulcast data |
| US8401580B2 (en) | 2009-05-15 | 2013-03-19 | Apple Inc. | Processing simulcast data |
| JP2012060431A (ja) * | 2010-09-09 | 2012-03-22 | Toshiba Corp | 時間計測回路およびデジタル位相同期回路 |
| JP6311488B2 (ja) * | 2014-06-30 | 2018-04-18 | 富士通株式会社 | 発振回路 |
| GB2533318A (en) * | 2014-12-16 | 2016-06-22 | Ibm | Voltage-controlled ring oscillator with delay line |
| TWI552528B (zh) * | 2014-12-31 | 2016-10-01 | 致茂電子股份有限公司 | 時脈產生裝置 |
| US9490747B1 (en) * | 2015-12-31 | 2016-11-08 | Texas Instruments Incorporated | Re-configurable single transformer quadrature voltage controlled oscillator |
| KR20190024205A (ko) * | 2017-08-31 | 2019-03-08 | 에스케이하이닉스 주식회사 | 링 오실레이터를 포함하는 메모리 장치 및 링 오실레이터 배치 방법 |
| US11876525B2 (en) | 2022-05-10 | 2024-01-16 | Ciena Corporation | Digital-to-analog converter (DAC) distortion pre-compensation |
| US11817873B1 (en) * | 2022-05-10 | 2023-11-14 | Ciena Corporation | Digital-to-analog converter (DAC) architecture optimization |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4884041A (en) * | 1987-06-05 | 1989-11-28 | Hewlett-Packard Company | Fully integrated high-speed voltage controlled ring oscillator |
| US4795923A (en) * | 1987-11-25 | 1989-01-03 | Tektronix, Inc. | Adjustable delay circuit |
| DE69315010T2 (de) * | 1992-08-20 | 1998-04-16 | Koninkl Philips Electronics Nv | Oszillator mit mehrphasigen Ausgängen |
| JP3528203B2 (ja) * | 1993-06-30 | 2004-05-17 | ソニー株式会社 | リング発振器および電圧制御発振器 |
| JP2867889B2 (ja) * | 1994-08-30 | 1999-03-10 | 日本電気株式会社 | 電圧制御発振器 |
| US5748125A (en) * | 1996-01-23 | 1998-05-05 | International Business Machines Corporation | Digital delay interpolator circuit |
| US5635880A (en) * | 1996-03-14 | 1997-06-03 | Northern Telecom Limited | CMOS microwave multiphase voltage controlled oscillator |
| GB9618901D0 (en) * | 1996-09-10 | 1996-10-23 | Phoenix Vlsi Consultants Ltd | Phase-tuned ring oscillator |
-
1997
- 1997-05-12 US US08/854,429 patent/US5841325A/en not_active Expired - Lifetime
-
1998
- 1998-04-24 JP JP11479598A patent/JP3886079B2/ja not_active Expired - Fee Related
- 1998-06-03 EP EP98110073A patent/EP0964516B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0964516B1 (en) | 2002-10-16 |
| EP0964516A1 (en) | 1999-12-15 |
| JPH10335991A (ja) | 1998-12-18 |
| US5841325A (en) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3886079B2 (ja) | 遅延補間ミクサセルを利用したリング発振器 | |
| JP3390054B2 (ja) | 多相出力発振器 | |
| JP4049511B2 (ja) | 位相合成回路およびタイミング信号発生回路 | |
| EP1104110B1 (en) | Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission | |
| US7944316B2 (en) | Multi-phase oscillator | |
| US6094103A (en) | Multiple feedback loop ring oscillator and delay cell | |
| US5180994A (en) | Differential-logic ring oscillator with quadrature outputs | |
| US7414489B2 (en) | Phase controlled oscillator circuit with input signal coupler | |
| KR20070098612A (ko) | 발진회로 | |
| TW513852B (en) | Multiphase oscillator and multiphase oscillation signal generating method | |
| JP2005312053A (ja) | 相互結合型の電圧制御発振器 | |
| US6075419A (en) | High speed wide tuning range multi-phase output ring oscillator | |
| US6559727B2 (en) | High-frequency low-voltage multiphase voltage-controlled oscillator | |
| US7932766B2 (en) | Digitally controlled oscillator with the wide operation range | |
| JPH10303743A (ja) | 複数の周波数を出力する電圧制御発振器を有するフェーズロックドループ | |
| JP3550030B2 (ja) | 発振回路、位相同期回路、位相補間回路、位相調整回路および位相結合回路 | |
| KR100902291B1 (ko) | 인터폴레이션을 이용한 고해상도의 시간검출장치 및 이를이용한 시간검출방법 | |
| JP4856458B2 (ja) | 高速動的周波数分周器 | |
| EP0583839B1 (en) | Multiphase output oscillator | |
| US6353369B1 (en) | Multiphase voltage controlled oscillator with variable gain and range | |
| KR19990077574A (ko) | 발진회로 | |
| WO2002037677A2 (en) | High speed voltage-controlled ring oscillator | |
| JPH09326689A (ja) | クロック発生回路 | |
| JP2001156599A (ja) | 単一ステージの電圧制御リング発信回路 | |
| US6946921B1 (en) | Method and apparatus for producing high-frequency oscillations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040819 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |