JP3872115B2 - コンデンサを経る信号の通信方法及びそのための装置 - Google Patents
コンデンサを経る信号の通信方法及びそのための装置 Download PDFInfo
- Publication number
- JP3872115B2 JP3872115B2 JP32923094A JP32923094A JP3872115B2 JP 3872115 B2 JP3872115 B2 JP 3872115B2 JP 32923094 A JP32923094 A JP 32923094A JP 32923094 A JP32923094 A JP 32923094A JP 3872115 B2 JP3872115 B2 JP 3872115B2
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- node
- terminal
- signal
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 104
- 238000000034 method Methods 0.000 title claims description 16
- 230000004888 barrier function Effects 0.000 claims description 35
- 238000002955 isolation Methods 0.000 claims description 24
- 238000000926 separation method Methods 0.000 claims description 15
- 238000001914 filtration Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 27
- 239000004020 conductor Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 14
- 230000007704 transition Effects 0.000 description 10
- 238000004804 winding Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 239000007787 solid Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000001012 protector Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 235000012745 brilliant blue FCF Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006854 communication Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- -1 insulated wires Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
- H04B5/75—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for isolation purposes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
- H04B5/22—Capacitive coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
- H04L25/0268—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling with modulation and subsequent demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/14—Inductive couplings
- H01F2038/146—Inductive couplings in combination with capacitive coupling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Communication Control (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【産業上の利用分野】
本発明は、コンデンサを経て信号を結合することに関する。
【0002】
【従来の技術】
異なる電圧で動作する2つ以上の電気回路の間で信号を結合することが必要な場合がある。そのような状況の下で信号を結合するための回路は、回路の所期の動作電圧範囲を越える電圧によって回路が妨害又は損傷を受けるのを防止するために、様々に異なる回路の電圧の分離を実行しなければならない。たとえば、コンピュータを変復調装置などの電話回線にインタフェースする場合、制御された低電圧で動作するコンピュータの回路と、高電圧を含めて非常に広い範囲にわたる電圧が存在すると思われる電話回線との間を分離することが必要である。そのような分離が必要であるとき、望ましくないレベルの信号のひずみ、減衰又はその他の劣化を伴わずにコンピュータと電話回線との間で信号を結合できるように分離を実行しなければならない。
【0003】
従来、そのような分離は絶縁変圧器を使用して実行されていた。絶縁変圧器は巻線を互いに電気的に絶縁された状態に保持しつつ、巻線間で信号を磁気的に結合する。信号のDC成分は絶縁変圧器を通過しないので、絶縁変圧器の両側のDC電位は互いに絶縁される。
【0004】
絶縁変圧器は磁性材料から成るコアと、複数の巻線とから構成されている。コアと巻線の最小サイズは変圧器の所望の電気パラメータにより規定されるので、変圧器のサイズをその最小サイズより縮小することは不可能である。従って、絶縁変圧器は典型的にはかなり大型で、かさばる。多くの場合、絶縁変圧器は小型化実装構成とは相いれない寸法を有している。また、特殊な磁性材料、絶縁ワイヤ、絶縁材料及び接続端子を製造し且つ組立てることが必要であるので、絶縁変圧器は通常はかなり高価である。
【0005】
図1は、従来の技術の電話回線インタフェース回路の図である。チップ導体と、リング導体とから成る電話回線105は保護装置及びDC保持回路101とに結合している。保護装置及びDC保持回路101はノード108に結合し、そのノード108は変圧器103の第1の巻線の第1の端子に結合している。保護装置及びDC保持回路101はノード109にも結合し、ノード109は変圧器103の第1の巻線の第2の端子に結合している。変圧器103の第2の巻線の第1の端子はノード110に結合し、そのノード110は送受信回路102に結合している。変圧器103の第2の巻線の第2の端子はノード111に結合し、ノード111は送受信回路102に結合している。送信信号TXはノード106に印加され、ノード106は送受信回路102に結合している。送受信回路102は、受信信号RXを供給するノード107に結合している。
【0006】
変圧器103の第1の巻線と第2の巻線は、高電圧障壁104を維持するように互いに隔離されている。従って、高電圧障壁104の両側にある回路の間には、高電圧障壁104の他方の側の回路に害又は妨害を及ぼさずに、大きな電圧差が存在することができる。
【0007】
電話回線105を介して送信することが望まれる信号は、いずれも、信号TXとしてノード106に印加される。送信すべき信号は送受信回路102により処理され、ノード110及び111に印加される。信号は結合変圧器103を介してノード108及び109に結合する。信号は保護装置及びDC保持回路101を通過して、電話回線105に印加される。電話回線105の信号は保護装置及びDC保持回路101を介し、ノード108及び109を通過して変圧器103に至る。変圧器103はノード110とノード111の受信信号を結合し、それらの受信信号を送受信回路102へと結合する。送受信回路102は107に受信信号を出力し、これが受信信号RXを供給する。
【0008】
別の方式はフォトカプラによって信号を結合するというものである。フォトカプラ(又は光アイソレータ)は、光出力端子がフォトトランジスタ、フォトダイオード又は他の感光素子に結合しているLEDを含み、そのアセンブリが不透明パッケージの中に封入されている。フォトカプラは線形応答を示さないLEDに依存しているので、一般には送信時に線形素子を必要としないデジタル性質をもつ信号を送信するために使用される。さらに、妥当な価格のフォトカプラは一般に余りに動作が遅いために、十分な送信品質が得られない。
【0009】
コンデンサは信号を結合するために使用される。結合しうる信号の周波数範囲はコンデンサの値に関連しているため、特定の値のコンデンサにより結合できるのはある周波数範囲の信号のみである。コンデンサは典型的にはその値に比例する大きさを有する。また、典型的には、コンデンサの値とそれが通過させる周波数との間には反比例関係がある。従って、大型のコンデンサは通常は低周波数信号、たとえば、音声周波数を通過させるために使用される。多くの場合、大型コンデンサは小型化実装構成の中に収納するには大きすぎ、かさばりすぎる。さらに、大型コンデンサは高価になる。
【0010】
【発明が解決しようとする課題】
本発明は大型でかさばる絶縁変圧器、大型でかさばるコンデンサ又はフォトカプラを必要とせずに音声信号を分離障壁を経てひずみも少なく通信することができる装置及び方法を提供することが目的である。
【0011】
【課題を解決するための手段】
本発明は、シグマデルタ変調を使用して容量性分離障壁を経て信号を通信する方法及び装置を提供する。本発明はシグマデルタ変調器を使用して、アナログ信号をそのアナログ信号の振幅によって決まるパルス密度を有する2進信号に変換する。2進信号のパルス持続時間はマイクロ秒又はマイクロ秒の数分の一程度であり、その結果、2進信号はメガヘルツ(MHz)程度の周波数を含むようになるのが好ましい。音声周波数範囲の信号とは異なり、メガヘルツ範囲の信号は小型コンデンサにより有効に結合可能である。従って、大型でかさばるコンデンサは不要になる。
【0012】
シグマデルタ変調器に供給されたアナログ信号を、まず、信号の帯域幅を制限し且つエイリアシングを防止するためにフィルタリングする。次に、フィルタリング後のアナログ信号をシグマデルタ変調器に印加し、シグマデルタ変調器は2進信号を供給する。シグマデルタ変調器が供給する2進信号はピコファラド範囲の値程度のコンデンサを介して通信され、デジタル/アナログ(D/A)変換器又はデジタル信号処理(DSP)回路によって受信される。信号がD/A変換器により受信されると、D/A変換器は2進信号をアナログ信号に変換する。次に、信号のデジタル変換及び処理から発生していると思われる雑音を除去するために、アナログ信号をフィルタリングする。信号がDSP回路により受信された場合には、DSP回路は信号をデジタル処理する。
【0013】
政府規則に準拠する変復調装置に適用する場合に電話回線分離を実行するために本発明を使用しても良い。回線インタフェース集積回路(IC)を電話回線に直接に接続し、電話回線により給電しても良い。回線インタフェースICは受信信号を容量性分離障壁を経て受信信号を通信するためのシグマデルタ変調器と、容量性分離障壁を経て通信されるシグマデルタビットストリームからアナログ送信信号を供給するためのデジタル/アナログ(D/A)変換器を含んでいても良い。容量性分離障壁の反対側にある回路は、送受信信号を処理するために同様の素子を含む。
【0014】
高電圧分離障壁を構成するために小型のコンデンサ(たとえば、ピコファラド程度)を使用できるように、高周波数(たとえば、メガヘルツ程度)で本発明を実施しても良い。高電圧分離障壁の電話回線側にある回路はその電力を電話回線から取り出して、給電条件を最小限に抑えても良い。さらに、最新の回線インタフェース回路はA/D変換とD/A変換を要求するので、本発明に従って分離障壁を経て信号を通信するために、付加回路はごくわずかしか必要ではない。従って、従来の技術の欠点は克服されたのである。
【0015】
【実施例】
シグマデルタ変調を使用して容量性分離障壁を経て信号を通信する方法及び装置を説明する。以下の説明中、本発明をさらに完全に理解させるために数多くの特定の詳細な事項を挙げる。しかしながら、それらの特定の詳細な事項がなくとも本発明を実施しうることは当業者には明白であろう。他の場合には、本発明を無用にわかりにくくしないために、周知の特徴を詳細には説明しなかった。
【0016】
多くの場合、異なる電気的特性を有する2つの電気的環境の間で信号を結合することが必要である。たとえば、一方の環境が1つ又は複数の電圧レベルにあり、他方の環境は別の電圧レベルにある場合もあるだろう。そのような状況の下では、通常、2つの環境の各々の回路の適正な動作を確保し且つそれぞれの回路に対する損傷を防止するために、環境を互いに分離することが必要である。同時に、2つの環境の間で信号を結合することも必要であろう。すなわち、大型でかさばる結合素子を使用せずに2つの環境の分離を実行しつつ、2つの電気的環境の間で信号を結合する方法が必要なのである。
【0017】
本発明はシグマデルタ変調技法を使用して、アナログ信号を容量性分離障壁を経て結合する。シグマデルタ変調は信号のアナログ形態とデジタル形態との間の変換(A/D変換又はD/A変換のいずれか)を実行するために使用される場合が多いので、変換のために必要とされるであろうと思われる回路を越える余分の回路の必要性は最小限に抑えられる。本発明は、アナログ/デジタル変換を容易にすると共に、容量性分離障壁を経た送信に適する変調信号を供給するために、シグマデルタ変調を使用する。分離障壁の両側で信号のシグマデルタ変調を実行することにより、分離障壁を経た両方向通信を実行しても良い。
【0018】
本発明は電話回線インタフェースへの適用、特に、コンピュータを、たとえば、変復調装置によって電話回線にインタフェースするような用途において有用である。分離障壁の一方の側を電話回線に結合し、分離障壁の他方の側をコンピュータ又は電話機などの他のユーザ装置に結合しても良い。本発明は、規定条件に従うように、分離障壁を経て音声信号を両方向に結合する。デジタル制御信号などのデジタル信号の結合はフォトカプラを介して任意に行われる。
【0019】
変復調装置はデジタル信号処理に依存し、A/D変換器とD/A変換器を使用する場合が多いので、複雑さをさほど加えることなく本発明を実施できるであろう。分離障壁の両側に変換回路の各部分を配置し、シグマデルタ変調信号を分離障壁を経て結合しても良い。電話回線側にある回路の部分は電話回線から電力を取り出し、コンピュータ側、すなわち、加入者側にある部分は加入者側のコンピュータ電源又は別の電源から電力を取り出せば良く、それにより、電力供給の複雑さは最小限に抑えられ、また、コンピュータ電源により供給される電力の量は減少する。
【0020】
図2は、本発明の好ましい実施例のブロック線図である。チップ導体と、リング導体とから構成される電話回線209はブロック201に結合している。ブロック201はノード212を介してコンデンサ203の第1の端子に結合し、ノード214を介してコンデンサ204の第1の端子に結合すると共に、ノード216を介してコンデンサ205の第1の端子に結合している。ブロック201はノード218を介してフォトカプラ206のLEDの陽極にも結合すると共に、ノード220を介してフォトカプラ207のフォトトランジスタのコレクタに結合している。フォトカプラ206のLEDの陰極は接地点に結合している。フォトカプラ207のフォトトランジスタのエミッタは接地点に結合している。
【0021】
ブロック202はノード213を介してコンデンサ203の第2の端子に結合し、ノード215を介してコンデンサ204の第2の端子に結合すると共に、ノード217を介してコンデンサ205の第2の端子に結合している。ブロック202はノード219を介してフォトカプラ206のフォトトランジスタのコレクタにも結合すると共に、ノード221を介してフォトカプラ207のLEDの陽極に結合している。フォトカプラ206のフォトトランジスタのエミッタは接地点に結合している。フォトカプラ207のLEDの陰極は接地点に結合している。送信信号TXはノード211を介してブロック202に印加される。ブロック202はノード210を介して受信信号RXを供給する。
【0022】
ブロック201はフィルタブロック222と、シグマデルタ変調器ブロック223と、デジタル/アナログ(D/A)変換器ブロック224と、クロック受信器ブロック225と、フォトカプラドライバブロック226と、フォトカプラ受信器ブロック227とから構成されている。ブロック202はフィルタブロック228と、シグマデルタ変調器229と、D/A変換器230と、クロック発振器231と、フォトカプラ受信器232と、フォトカプラドライバ233とから構成されている。電話回線209のチップ導体とリング導体はフィルタブロック222に結合している。フィルタブロック222からの受信信号はノード234を介してシグマデルタ変調器223に結合する。シグマデルタ変調器223は受信信号のパルス密度バージョン、すなわち、シグマデルタ変調バージョンをノード212に供給する。ノード212におけるシグマデルタ変調信号のパルスはコンデンサ203を介してノード213に結合する。
【0023】
D/A変換器230はノード213でシグマデルタビットストリームを受信し、それをアナログ信号に変換してノード236から発生する。ノード236からの信号はフィルタブロック228を通過し、ノード210で受信信号RXとして出力される。ノード211の送信信号TXはフィルタブロック228に印加される。フィルタブロック228はノード237で出力をシグマデルタ変調器229に供給する。シグマデルタ変調器229はノード217に送信信号TXに基づくビット密度ストリーム、すなわち、シグマデルタ変調ビットストリームを供給する。ノード217のシグマデルタビットストリームはコンデンサ205を介してノード216に結合する。ノード216のシグマデルタビットストリーム信号はD/A変換器224に結合する。D/A変換器224はノード216のシグマデルタビットストリーム信号をノード235のアナログ出力に変換する。ノード235の信号はフィルタブロック222に結合する。フィルタブロック222は電話回線209のチップ導体とリング導体を経て出力信号を供給する。
【0024】
フォトカプラドライバブロック226は、フォトカプラ206を駆動するために、ノード218に信号を供給する。フォトカプラ206はノード218の信号を障壁208を介してノード219に結合する。ノード219の信号はフォトカプラ受信器ブロック232により受信される。フォトカプラドライバブロック233は、フォトカプラ207を駆動するために、ノード221に信号を供給する。フォトカプラ207はノード221の信号を高電圧障壁208を経てノード220に結合する。ノード220の信号はフォトカプラ受信器ブロック227により受信される。
【0025】
図3は、本発明の一実施例を含むシステムを示すブロック線図である。このシステムは、電話回線を介してデジタル情報を通信する変復調装置を実現するために使用されても良い。電話回線309のチップ導体とリング導体はアナログフロントエンド回線インタフェース回路301に結合している。アナログフロントエンド回線インタフェース回路301はノード312を介してコンデンサ303の第1の端子に結合し、ノード314を介してコンデンサ304の第1の端子に結合すると共に、ノード316を介してコンデンサ305の第1の端子に結合している。アナログフロントエンド回線インタフェース回路301はノード318を介してフォトカプラ306にも結合すると共に、ノード320を介してフォトカプラ307に結合している。コンデンサ303,304及び305と、フォトカプラ306及び307とは高電圧障壁308を維持する。
【0026】
信号処理回路302はノード313を介してコンデンサ303の第2の端子に結合し、ノード315を介してコンデンサ304の第2の端子に結合すると共に、ノード317を介してコンデンサ305の第2の端子に結合している。プロセッサ322もノード319を介してフォトカプラ306に結合すると共に、ノード321を介してフォトカプラ307に結合している。
【0027】
信号処理回路302はノード310及び311を介してプロセッサ322に結合している。信号処理回路302はデジタル信号処理(DSP)回路又はD/A変換器などの他の信号処理回路であっても良い。プロセッサ322は中央処理装置(CPU)、単一のICマイクロコントローラなどのマイクロ制御装置(MCU)又は他の何らかの種類のデジタルプロセッサであれば良い。
【0028】
図4は、本発明の一実施例を含むシステムのブロック線図である。ノード406はエイリアス防止フィルタブロック401に結合している。エイリアス防止フィルタブロック401はノード477を介してシグマデルタ変調器ブロック402に結合している。シグマデルタ変調器ブロック402はノード408を介してコンデンサ405の第1の端子に結合している。コンデンサ405の第2の端子はノード409を介して1ビットD/A変換器ブロック403に結合している。1ビットD/A変換器ブロック403はノード410を介して低域フィルタ404に結合している。低域フィルタ404はノード411に結合している。
【0029】
シグマデルタ変調のために信号を前処理し且つエイリアシングを回避するために、ノード406の信号をエイリアス防止フィルタブロック401をフィルタリングする。エイリアス防止フィルタブロック401は、DC電圧と、他の何らかの望ましくない低周波数信号とを阻止するための高域フィルタを任意に含んでいても良い。フィルタリング後の信号はエイリアス防止フィルタブロック401からノード407からシグマデルタ変調器402に供給される。シグマデルタ変調器ブロック402は、ノード407の信号に基づいて、ノード408にシグマデルタビットストリームを発生する。
【0030】
ノード408の信号はコンデンサ405を介してノード409に結合する。DC電圧などの望ましくない電圧がノード408とノード409との間を通過するのを阻止するために、コンデンサ405はノード408とノード409との間に高電圧障壁を構成する。ノード409のシグマデルタビットストリームは1ビットD/A変換器403によりノード410のアナログ信号に変換される。ノード410のアナログ信号は低域フィルタ404により低域フィルタリングされて、ノード411に出力信号を発生する。
【0031】
図9は、本発明の一実施例を含むシステムのブロック線図である。ノード911はエイリアス防止フィルタブロック901に結合している。エイリアス防止フィルタブロック901はノード912を介してシグマデルタ変調器ブロック902に結合している。シグマデルタ変調器ブロック902はノード913を介してコンデンサ909の第1の端子に結合している。コンデンサ909の第2の端子はノード914を介してデジタルシグマデルタ復調器ブロック903に結合している。デジタルシグマデルタ復調器ブロック903はノード915を介してデジタルフィルタ915に結合している。デジタルフィルタ904はノード916に結合している。
【0032】
シグマデルタ変調のために信号を前処理し且つエイリアシングを回避するために、ノード911の信号をエイリアス防止フィルタブロック901によってフィルタリングする。DC電圧及び他の何らかの望ましくない低周波数信号を阻止するために、エイリアス防止フィルタブロック901は高域フィルタを任意に含んでいても良い。フィルタリング済信号はエイリアス防止フィルタブロック901からノード912を通過して、シグマデルタ変調器902に至る。シグマデルタ変調器ブロック902はノード912の信号に基づいて、シグマデルタビットストリームをノード913に発生する。
【0033】
ノード913の信号はコンデンサ909を介してノード914に結合する。DC電圧などの望ましくない電圧がノード913とノード914との間を通過するのを阻止するために、コンデンサ909はノード913とノード914との間に高電圧障壁を構成する。ノード914のシグマデルタビットストリームはデジタルシグマデルタ復調器903により復調されて、ノード915にデジタル信号を供給する。ノード915のデジタル信号はデジタルフィルタ904によりデジタルフィルタリングされて、ノード916にデジタル出力信号を供給する。ノード916のデジタル出力信号はDSP回路を使用してさらに処理されても良く、コンピュータ、CPU、マイクロコントローラ又はMCUに印加されても良く、あるいは、アナログ形態に変換されても良い。
【0034】
デジタル入力信号はノード917に印加される。デジタル信号処理(DSP)回路905は信号をデジタル処理して、ノード918にデジタル信号を供給する。デジタルシグマデルタ変調器ブロック906はノード918のデジタル信号を、コンデンサ910を介してノード920に結合されるノード919のシグマデルタ変調信号に変換する。D/A変換器907はノード907のデジタル信号をノード921のアナログ信号に変換する。シグマデルタ変調プロセス又はD/A変換プロセスに関連する信号などの望ましくない高周波数信号を除去し、それにより、ノード922にひずみの少ないアナログ出力信号を供給するために、低域フィルタ908はノード921のアナログ信号をフィルタリングする。電話回線を介する信号の送受信を可能にするために、ノード911及び922を電話回線に結合しても良い。
【0035】
図5A及び図5Bは、シグマデルタ変調の1例を示す。図5Aはアナログ信号を示す。波形501は正弦波の1サイクルを表わしている。図5Bは、図5Aのアナログ信号から取り出されるシグマデルタビットストリームを示す。そのシグマデルタビットストリームは波形502により表わされている。
【0036】
波形502は、ハイレベル528又はローレベル529の瞬時レベルを有しているデジタル信号である。波形502は、時間503から527により示されるような規則的なクロックインタバルをもってレベル間で遷移している。たとえば、波形502は時間503の前にはローレベル529である。時間503になると、波形502はハイレベル528へと遷移する。時間504では、波形502はハイレベル528から遷移してローレベル529に戻る。
【0037】
波形502は波形501によって決まる。波形502がハイレベル528にある波形502のパルスの数は、波形501の軸533の正方向で振幅を増している部分に応じた波形502の部分で増加する。ローレベル529を有する波形502のパルスの数は、軸533に沿ってより負の値を有している波形501の部分に対応する波形502の部分にわたって増加する。波形502がハイレベル528になる数は、軸533に沿った波形501の対応する点の場所によって決まり、その数は軸533の正方向で増加し、軸533の負方向で減少する。
【0038】
図8A及び図8Bは、マンチェスタ符号化シグマデルタ変調の1例を示す。図8Aはアナログ信号を示す。波形801は正弦波の1サイクルを表わしている。図8Bは、図8Aのアナログ信号から取り出されるマンチェスタ符号化シグマデルタビットストリームを示す。マンチェスタ符号化シグマデルタビットストリームは波形802により表わされている。
【0039】
波形802は、ハイレベル828又はローレベル829の瞬時レベルを有するデジタル信号である。波形802は、時間803及び806により表わされるような規則的なクロックインタバルをもってレベル間で遷移している。マンチェスタ符号化の場合、波形802はクロック周期の中央ごとにレベル間で遷移する。たとえば、波形802は時間803の前にはローレベル829にある。時間803になると、波形802はハイレベル828へと遷移する。時間803と時間804との間のクロック周期の中央で、波形802はローレベル829へ遷移する。そのクロック周期の残る部分については、波形802はローレベル829にとどまる。時間804では、時間804と時間805との間のクロック周期の中央に至るまで波形802はローレベル829にとどまり、そのクロック周期の中央の時点で波形802はローレベル829からハイレベル828へと遷移する。任意のクロック周期について、波形802はそのクロック周期の前半部分にわたりハイレベル828にとどまっているときは論理値1を表わし、クロック周期の後半部分についてはローレベル829へと遷移する。同様に、波形802はクロック周期の前半部分にわたりローレベル829にとどまっているときは論理値0を表わし、クロック周期の後半部分についてはハイレベル828へと遷移する。
【0040】
波形802は波形801によって決まる。波形802が論理値1を表わす波形802のパルスの数は、波形801の軸833の正方向で振幅を増加させている部分に対応した波形802の部分で増加する。波形802が論理値0を表わす場合のパルスの数は、軸833に沿ってより負の値を有する波形801の部分に対応する波形802の部分にわたって増加する。波形802が論理値1を表わす頻度は軸833に沿った波形801の対応する点の場所によって決まり、その頻度は軸833の正方向で増加し、軸833の負方向で減少する。
【0041】
マンチェスタ符号化はDC平衡信号を確保し、これにより、分離障壁の反対側における信号の復号はさらに容易になる。マンチェスタ符号化を説明しているが、当該技術で良く知られているような別の符号化方式を本発明と関連させて使用しても良い。あるいは、符号化方式の必要性を排除するように、図5Bに示すような符号化前の信号を回復するために、当該技術で良く知られている決定フィードバック等化器を使用しても良い。
【0042】
図6は、本発明の一実施例を含むシステムの図である。チップ導体640とリング導体641は公衆交換網601に結合している。金属酸化膜バリスタ(MOV)などのバリスタ又はサイダクタであっても良い保安器620はチップ導体640と、リング導体641とにまたがって結合している。チップ導体640はフックスイッチ602の第1の端子に結合している。フックスイッチ602の第2の端子はノード642に結合している。ノード642はダイオード621の陽極と、ダイオード623の陰極とに結合している。リング導体641はダイオード622の陽極と、ダイオード624の陰極とに結合している。ダイオード623の陽極はノード649でダイオード624の陽極に結合している。ダイオード621の陰極はノード643と、電界効果トランジスタ(FET)625の第1の端子とに結合している。FET625のゲートはノード645と、アナログフロントエンド回線インタフェース回路603とに結合している。FET625の第2の端子はノード647と、アナログフロントエンド回線インタフェース回路(AFELIC)603と、抵抗器607の第1の端子とに結合している。ダイオード622の陰極はノード644と、FET626の第1の端子とに結合している。FET626のゲートはノード646と、AFELIC603とに結合している。FET626の第2の端子はノード648と、AFELIC603と、抵抗器628の第1の端子とに結合している。
【0043】
AFELIC603はノード650と、コンデンサ630の第1の端子とに結合している。コンデンサ630の第2の端子は抵抗器631の第1の端子に結合すると共に、ノード651でコンデンサ633の第1の端子に結合している。抵抗器631の第2の端子はAFELIC603と、抵抗器632の第1の端子とに結合している。コンデンサ633の第2の端子はノード653と、抵抗器634の第1の端子とに結合している。抵抗器634の第2の端子はノード654と、AFELIC603とに結合している。抵抗器634の第2の端子は抵抗器635の第1の端子にも結合している。AFELIC603はノード655と、コンデンサ629の第1の端子とに結合している。コンデンサ629の第2の端子はAFELIC603、抵抗器627の第2の端子、抵抗器628の第2の端子、抵抗器632の第2の端子及び抵抗器635の第2の端子に結合している。
AFELIC603はノード695に結合し、このノード695はフォトカプラ619のLEDの陽極に結合している。フォトカプラ619のLEDの陰極はノード696に結合し、このノード696はAFELIC603に結合している。AFELIC603はノード656に結合し、このノード656はフォトカプラ618のフォトトランジスタのコレクタに結合している。フォトカプラのフォトトランジスタのエミッタはノード657に結合し、このノード657はAFELIC603に結合している。AFELIC603はノード658、ノード659及びノード660に結合している。ノード658はコンデンサ615の第1の端子に結合している。ノード659はコンデンサ656の第1の端子に結合している。ノード660はコンデンサ617の第1の端子に結合している。以上説明した回路は高電圧分離障壁664の中に含まれるものとして示されている。高電圧分離障壁は公衆交換電話網601に現れると思われる電圧と、ホストシステム613との間に必要な分離を発生させる。
【0044】
コンデンサ615の第2の端子はノード661に結合し、このノード661はアナログフロントエンドインタフェース(AFEインタフェース)604に結合している。コンデンサ616の第2の端子はノード662に結合し、このノード662はAFEインタフェース604に結合している。コンデンサ617の第2の端子はノード663に結合し、このノード663はAFEインタフェース604に結合している。AFEインタフェース604はノード690にアナログ音声監視信号を供給する。ノード690はホストブロック613と、音声出力ブロック614の増幅器637とに結合している。増幅器637はノード691に出力信号を供給し、この信号はコンデンサ638を通過してノード692に現れる。ノード692はスピーカ639の第1の端子に結合している。スピーカ639の第2の端子はノード693に結合し、このノード693は接地点に結合している。音声出力ブロック614は増幅器637と、コンデンサ638と、スピーカ639とを含む。ノード690の音声監視信号はホストブロック613に結合される。AFEインタフェース604はDSPブロック605に結合している。
【0045】
DSPブロック605はノード607及び671を介してブロック606に結合している。DSPブロック605はノード670、671、672、673、674、675、676、677、678、679及び680を介してマイクロコントローラ607にも結合している。マイクロコントローラ607はノード665を介してフックスイッチ602の制御端子に結合している。マイクロコントローラ607はノード666を介してフォトカプラ618のLEDの陽極にも結合している。フォトカプラ618のLEDの陰極はノード668に結合し、このノード668は接地点に結合している。マイクロコントローラ608はノード667を介して光アイソレータ619のフォトトランジスタのコレクタに結合している。光アイソレータ619のフォトトランジスタのエミッタはノード669に結合し、このノード669は接地点に結合している。
【0046】
マイクロコントローラ607はノード681、682及び683を介してブロック608に結合している。マイクロコントローラ607はノード684、685、686及び687を介してブロック609と、ブロック610とに結合している。マイクロコントローラ607はバス694を介してブロック611に結合している。マイクロコントローラ607はバス688を介してDTEインタフェース612に結合している。DTEインタフェース612はバス689を介してホストシステム613のDTE回路636に結合している。
【0047】
図7は、本発明の一実施例を含む回路を示す概略図である。アナログフロントエンド回線インタフェース回路701は水晶発振器702と、バンドギャップ基準及び電流源703と、電荷ポンプ704と、クロック発生ブロック705と、低域フィルタV/I調整ブロック706と、相互コンダクタンス制御ブロック707と、エイリアス防止及び高域フィルタブロック708と、受信側低域及びノッチフィルタブロック709と、シグマデルタ変調器710と、1ビットD/A変換器711と、送信側低域フィルタ712と、加算器713と、ACインピーダンスフィルタ714と、相互コンダクタンスドライバ715と、直列/分路供給調整器716と、直列インタフェース717と、デジタル制御ブロック718と、リング検出器演算増幅器719と、プログラム可能比較器720と、ループ電流インジケータ及びステップ検出器721と、フォトダイオードドライバ722とを含む。
【0048】
電話回線の2本の導体はノード770及び771に結合している。バリスタ、金属酸化膜バリスタ(MOV)又はサイダクタであっても良い保安器728は電話回線導体770及び771にまたがって結合している。電話回線導体770はダイオード729の陽極と、ダイオード731の陰極と、ソリッドステートリレー763の第1の端子と、コンデンサ757の第1の端子とに結合している。電話回線導体771はダイオード730の陽極と、ダイオード732の陰極と、ソリッドステートリレー764の第1の端子と、コンデンサ758の第1の端子とに結合している。ソリッドステートリレー764の第2の端子はノード773に結合している。ノード772はソリッドステートリレー765の第1の端子と、抵抗器766の第1の端子とに結合している。ソリッドステートリレー765の第2の端子は抵抗器767の第1の端子と、コンデンサ768の第1の端子とに結合している。抵抗器766の第2の端子はノード774と、抵抗器767の第2の端子とに結合している。
【0049】
コンデンサ768の第2の端子はノード776を介してループ電流インジケータ及びステップ検出器721に結合している。ループ電流インジケータ及びステップ検出器721はノード7101を介して、デジタル接地点である電圧VNDに結合している。ループ電流インジケータ及びステップ検出器721はノード7149を介してフォトダイオードドライバ722に結合している。コンデンサ757の第2の端子はノード796を介して抵抗器759の第1の端子に結合している。コンデンサ758の第2の端子はノード797を介してコンデンサ760の第1の端子に結合している。抵抗器759の第2の端子はノード798を介して抵抗器762の第1の端子に結合すると共に、リング検出演算増幅器719の入力端子に結合している。抵抗器760の第2の端子は、ノード799を介して抵抗器762の第1の端子に結合すると共にリング検出演算増幅器719の入力端子に結合している。抵抗器761の第2の端子はノード780に結合し、このノード780はそれぞれアナログ接地点と、デジタル接地点である電圧VNA及びVNDに結合している。
【0050】
抵抗器762の第2の端子はノード7100を介してリング検出演算増幅器719の出力端子と、プログラム可能比較器720の入力端子とに結合している。プログラム可能比較器720の出力端子はノード7148を介してLEDドライバ722に結合している。ノード7150、7151、7152、7153及び7154にそれぞれ現れる入力CC0、CC1、CC2、CC3及びCC4はLEDドライバ722に結合する。LEDドライバ722の出力端子は7117を介してフォトカプラ727のLEDの陽極に結合している。フォトカプラ727のLEDの陰極はノード7118を介して、デジタル接地点である電圧VNDに結合している。ノード1115はフォトカプラ727のフォトトランジスタのコレクタに結合している。フォトカプラ727のフォトトランジスタのエミッタはノード7116に結合している。
【0051】
ノード7105はフォトカプラ726のLEDの陽極に結合している。フォトカプラ726のLEDの陰極はノード7106に結合している。フォトカプラ726のフォトトランジスタのエミッタはノード7108を介して、デジタル接地点である電圧VNDに結合している。フォトカプラ726のフォトトランジスタのコレクタはノード7107を介して直列インタフェース717の入力端子に結合している。直列インタフェース717の出力端子はノード7147を介してデジタル制御ブロック718に結合している。
【0052】
デジタル接地点である電圧VNDはノード7104を介して水晶発振器702に結合している。バンドギャップ電流源703はノード7103を介してコンデンサ769の第1の端子に結合している。コンデンサ769の第2の端子はノード7102を介して、アナログ接地点である電圧VNAに結合している。バンドギャップ電流源703はノード7119に電圧VREFを供給すると共に、ノード7120に電流IBIASを供給する。
【0053】
ダイオード729の陰極はノード777を介してPMOS FET735の第1の端子と、抵抗器733の第1の端子と、ダイオード730の陰極と、コンデンサ750の第1の端子と、コンデンサ743の第1の端子と、抵抗器749の藍1の端子と、NMOS FET748の第1の端子に結合している。抵抗器733の第2の端子はノード778を介してPMOS FET735のゲート端子と、NMOS FET734の第1の端子とに結合している。PMOS FET735の第2の端子はノード781を介してNMOS FET736の第1の端子736と、抵抗器740の第1の端子と、ツェナーダイオード742の陰極とに結合している。
【0054】
アナログフロントエンドインタフェース回路701の出力端子DFMはノード779を介してNMOS FET734のゲートに結合している。抵抗器740の第2の端子はノード782を介してアナログフロントエンド回線インタフェース回路701の入力端子DCIに結合している。入力端子DCIはノード7122を介して低域フィルタ及び電圧/電流(V/I)調整ブロック706の入力端子に結合している。低域フィルタ及びV/I調整ブロック706の出力端子はノード7123を介して相互コンダクタンス制御ブロック707の入力端子に結合している。抵抗器740の第2の端子は抵抗器741の第1の端子にも結合している。相互コンダクタンス制御ブロック707の出力端子はノード7124を介して出力端子OCGに結合している。AFELIC701の出力端子OCGはノード783を介してNMOS FET736のゲートと、コンデンサ739の第1の端子とに結合している。NMOS FETの第2の端子はノード784を介してダイオード738の陽極と、抵抗器737の第1の端子と、AFELIC701の入力端子DCSとに結合している。入力端子DCSはノード7125を介して相互コンダクタンス制御ブロック707に結合している。
【0055】
ノード7109はコンデンサ723の第1の端子に結合している。コンデンサ723の第2の端子はノード7110を介してクロック発生回路705に結合している。クロック発生回路705の出力端子はノード7121を介して電荷ポンプ704の入力端子に結合している。
【0056】
ノード7113はコンデンサ725の第1の端子に結合している。コンデンサ725の第2の端子はノード7114を介して1ビットデジタル/アナログ(D/A)変換器711の入力端子に結合している。1ビットD/A変換器711の出力端子はノード7140を介して送信側低域フィルタ712の入力端子に結合している。入力端子CC3及びCC4における駆動点信号はノード7138を介してスイッチ7139の第1の端子に結合する。スイッチ7139の第2の端子はノード7140を介して送信側低域フィルタ712に結合している。送信側低域フィルタ712の出力端子はノード7141を介してスイッチ7142の第1の端子と、スイッチ7144の第1の端子とに結合している。スイッチ7142の第2の端子はノード7143を介して加算器713の非反転入力端子に結合している。スイッチ7144の第2の端子はノード793を介してコンデンサ744の第1の端子に結合している。
【0057】
コンデンサ743の第2の端子はノード789を介して抵抗器746の第1の端子と、抵抗器745の第1の端子とに結合している。コンデンサ744の第2の端子はノード790を介して抵抗器746の第2の端子と、抵抗器747の第1の端子とに結合している。抵抗器745の第2の端子はノード791を介してAFELIC701の入力端子ACPに結合している。入力端子ACPはノード7126を介してエイリアス防止及び高域フィルタ708の入力端子に結合している。抵抗器747の第2の端子はノード792を介してAFELIC701の入力端子ACNに結合している。入力端子ACNはノード7127を介してエイリアス防止及び高域フィルタ708の入力端子に結合している。
【0058】
エイリアス防止及び高域フィルタ708の出力端子はノード7128を介して低域及びノッチフィルタ709と、スイッチ7129の第1の端子と、スイッチ7130の第1の端子とに結合している。スイッチ7130の第2の端子はノード7131を介して加算器713の非反転入力端子に結合している。
【0059】
受信側低域及びノッチフィルタ709の出力端子はノード7132を介してスイッチ7133の第1の端子に結合すると共に、ノード7135を介してスイッチ7136の第1の端子に結合している。スイッチ7129の第2の端子はスイッチ7133の第1の端子と、スイッチ7136の第1の端子とにも結合している。スイッチ7133の第2の端子はノード7134を介して入力端子CC0及びCC1で観測信号に結合する。スイッチ7136の第2の端子はノード7137を介してシグマデルタ変調器710の入力端子に結合している。シグマデルタ変調器710の出力端子はノード7112を介してコンデンサ724の第1の端子に結合している。コンデンサ724の第2の端子はノード7111に結合している。
【0060】
加算器713の出力端子はノード7145を介してACインピーダンスフィルタ714の入力端子に結合している。ACインピーダンスフィルタの出力端子はノード7146を介して相互コンダクタンスドライバ715の第1の入力端子に結合している。相互コンダクタンスドライバ715の第2の入力端子はノード788を介して抵抗器756の第1の端子に結合している。相互コンダクタンスドライバ715の出力端子は直列/分路供給調整器716の入力端子に結合している。NMOS FET748の第2の端子はノード795を介して直列/分路供給調整器716の入力端子に結合している。直列/分路供給調整器716の出力端子はノード794を介してNMOS FET748のゲート端子に結合している。
【0061】
コンデンサ750の第2の端子はノード785を介してツェナーダイオード751の陰極に結合している。ツェナーダイオード751の陽極はノード786を介して抵抗器752の第1の端子に結合している。
【0062】
直列/分路供給調整器716は、それぞれアナログ供給電圧と、デジタル供給電圧である電圧VPA及びVPDに結合している。電圧VPA及びVPDはノード787を介して抵抗器749の第2の端子と、抵抗器752の第2の端子と、コンデンサ755の第1の端子と、コンデンサ754の第1の端子と、ツェナーダイオード753の陰極にも結合する。
【0063】
NMOS FET734の第2の端子はノード780を介してダイオード731の陽極と、ダイオード732の陽極と、ツェナーダイオード742の陽極と、抵抗器741の第2の端子と、ダイオード738の陰極と、抵抗器737の第2の端子と、コンデンサ739の第2の端子と、ツェナーダイオード753の陽極と、コンデンサ754の第2の端子と、コンデンサ755の第2の端子と、抵抗器756の第2の端子と、それぞれアナログ接地点とデジタル接地点である電圧VNA及びVNDとに結合している。
【0064】
導体770及び771から構成されている電話回線はダイオード729、730、731及び732によって全波整流されて、ダイオード731及び732の陽極に負電圧を発生すると共に、ダイオード729及び730の陰極に正電圧を発生する。ダイオード731及び732の陽極の負電圧は電圧VND及び電圧VNAに結合する。すなわち、ダイオード731及び732の負電圧はアナログ接地点とデジタル接地点の双方として使用されるのである。ダイオード729及び730の陰極の正電圧は直列/分路供給調整器716により調整されて、それぞれアナログ供給電圧とデジタル供給電圧である電圧VPA及びVPDを発生する。
【0065】
ノード7113のシグマデルタ変調送信信号はコンデンサ725を介して1ビットD/A変換器711に結合する。1ビットD/A変換器711はシグマデルタビットストリームをアナログ信号に変換する。送信側低域フィルタ712は、量子化雑音を減少させるために、アナログ信号をフィルタリングする。フィルタリング後のアナログ送信信号は加算器713に供給されると共に、コンデンサ743及び744と、抵抗器745、746及び747から構成されるシングルエンド/差分変換回路にも印加される。シングルエンド/差分変換回路網からの差分入力信号はエイリアス防止及び高域フィルタ708に印加され、このフィルタはシグマデルタ変調中にエイリアシングを起こすと考えられる信号の成分を除去する。フィルタリング後の信号は受信側低域及びノッチフィルタ709を通過して、シグマデルタ変調器710に至る。受信側低域及びノッチフィルタ709をスイッチ7129によりバイパスしても良い。シグマデルタ変調器710は、コンデンサ724を介してノード7111に結合する受信信号のシグマデルタビットストリームを発生する。
【0066】
ノード793における送信信号は電話回線の負側から取り出される電圧VNAを参照するシングルエンド信号であり、また、ノード777の信号は電話回線の正側から取り出されるので、コンデンサ743に印加される信号は、ダイオード降下を無視して、電話回線の正側の電圧と等しい電圧を有し、コンデンサ744に印加される信号は、同様にダイオード電圧降下を無視して、正方向に送信信号の大きさだけオフセットさせた電話回線の負側の電圧と等しい電圧を有する。送信信号が0であれば、コンデンサ744に印加される信号は電話回線の負側の電圧と等しい電圧を有する。すなわち、電話回線にまたがる電圧がコンデンサ743及び744に印加される。電話回線には何らかの受信信号が存在しているので、受信信号はコンデンサ743及び744に印加されることになる。その受信信号を次にフィルタリングし、シグマデルタ変調し、コンデンサ724を介してノード7111に結合する。
【0067】
ノード7113に送信信号が印加されると、その信号はコンデンサ725を介して1ビットD/A変換器711に結合する。1ビットD/A変換器711はシグマデルタビットストリーム入力をアナログ送信信号に変換し、そのアナログ送信信号は送信側低域フィルタ712により低域フィルタリングされる。低域フィルタリング後のアナログ送信信号はノード7131の信号と加算されて、ACインピーダンスフィルタ714を通過し、相互コンダクタンスドライバ715に至る。相互コンダクタンスドライバ715は送信信号を電話回線に印加させる。
【0068】
相互コンダクタンスドライバ715は送信信号を電話回線に印加するので、電話回線には送信信号と受信信号の2つが同時に存在することになる。受信信号を適正に受信するためには、受信信号を送信信号から分離することが必要である。送信信号を受信信号から分離する機能を一般には混成機能という。
【0069】
混成機能を実行するために、送信信号をノード793に印加する。送信信号は電話回線に印加され、その電話回線はダイオード729及び730を介してノード777に結合しているので、送信信号は2つのコンデンサ743及び744に印加される。送信信号はそれら2つのコンデンサの間で同一の位相にあるので、送信信号は共通モード信号として印加されるのであるが、この信号はシングルエンド/差分変換回路網により抹消される。従って、送信信号はエイリアス防止及び高域フィルタ708には印加されない。ところが、電話回線には受信信号は差分信号として存在しており、その差分形態でノード777及び793にまたがって印加されるので、受信信号はシングルエンド/差分変換回路網によって差分出力として発生される。そのため、受信信号はエイリアス防止及び高域フィルタ708に印加される。エイリアス防止及び高域フィルタ708には送信信号ではなく、受信信号のみがエイリアス防止及び高域フィルタ708に印加されるので、混成機能は実行されるのである。
【0070】
AC回線インピーダンスとDC回線インピーダンスの整合はAC相互コンダクタンスループ及びDC相互コンダクタンスループによって実行される。AC相互コンダクタンスループはシングルエンド/差分変換回路網と、エイリアス防止及び高域フィルタ708と、加算器713と、ACインピーダンスフィルタ714と、相互コンダクタンスドライバ715とを含む。AC相互コンダクタンスループはオフフック時電話回線ACインピーダンス規格と一致するように調整されても良い。DC相互コンダクタンスループは低域フィルタ及び電圧/電流(V/I)調整ブロック706と、相互コンダクタンス制御部707とをNMOS FET736などの外部素子と共に含む。DC相互コンダクタンスループはオフフック時電話回線DCインピーダンス規格に従うように調整されても良い。
【0071】
ソリッドステートリレー763、764及び765と、抵抗器766及び767は電話回線の電流感知と切替えを可能にする。電流感知は並列ピックアップ機能を実現するために使用されても良い。並列ピックアップ機能は、電話延長回線をピックアップしたときに変復調装置回路をディスエーブルするために使用されても良い。そのような機能は、電話回線で変復調装置の通信が進行中である間に非常時音声電話呼出しを配置することが望まれる場合に有用である。抵抗器766及び767を通る電流の変化によって起こる電圧の変化を感知するために、ループ電流インジケータ及びステップ検出器721を使用しても良い。ループ電流インジケータ及びステップ検出器721が検出した変化はLEDドライバ722に供給され、LEDドライバ722はその情報をフォトカプラ727へ通信する。入力端子CC0からCC4に別の状態信号を印加しても良い。それらの入力はLEDドライバ722に供給され、LEDドライバ722はその情報をフォトカプラ727を経て通信する。
【0072】
指令情報はフォトカプラ726を介してAFELIC701へ通信されても良い。信号はフォトカプラ726を介して送信される。フォトカプラ726を介して送信された信号は直列インタフェース717によって受信され、直列インタフェース717はデジタル制御ブロック718に信号を供給する。デジタル制御ブロック718はそれらの信号を使用して、AFELIC701と関連回路の動作を制御する。
【0073】
ノード7109に印加されたクロック信号はコンデンサ723を介して供給され、クロック発生ブロック705により受信される。クロック発生ブロック705は電荷ポンプ704にクロック信号を供給する。クロック発生ブロック705はタイミング情報をAFELIC701の他の部分へも供給する。たとえば、クロック発生ブロック705は、コンデンサ724及び725を介して通信する回路にタイミング情報を供給する。
【0074】
図10は、本発明と共に使用するためのデジタル信号処理(DSP)サブシステムを示すブロック線図である。DSPサブシステムはシグマデルタ変化及びデジタルフィルタリングブロック1001と、付加DSP回路ブロック1002とを含む。シグマデルタ変化及びデジタルフィルタリングブロック1001はアナログ/デジタル変換器ブロック1003と、デジタル/アナログ変換器ブロック1004と、高電圧インタフェースブロック1005と、直列ポートブロック1006と、タイミング及び補間器ブロック1007と、制御及び給電ブロック1008と、クロック発生器ブロック1009と、事前分周ブロック1010とを含む。ノード1011の入力RXは高電圧インタフェースブロック1005を介してノード1012に結合する。ノード1012はADCブロック1003、特定すれば、デジタルデシメーションフィルタブロック1028の入力端子に印加される。デジタルデシメーションフィルタブロック1028の出力端子はノード1013を介してデジタル低域フィルタ1029の入力端子と、スイッチ1016の第1の端子とに結合している。デジタル低域フィルタ1029の出力端子はノード1014を介してデジタル高域フィルタ1030の入力端子と、スイッチ1016の第2の端子とに結合している。デジタル高域フィルタ1030の出力端子はノード1015を介してスイッチ1016の第3の端子に結合している。スイッチ1016は、スイッチ1016の第1の端子、第2の端子又は第3の端子のいずれか1つに選択的に結合できる共通端子を有する。スイッチ1016の共通端子は、ADCブロック1003の出力を形成するノード1017に結合している。
【0075】
ノード1017は直列ポートブロック1006を介してノード1018に結合して、このノード1018は付加DSP回路ブロック1002に結合している。直列ポートブロック1006からノード1019を介して付加DSP回路ブロック1002にクロック信号を供給される。
【0076】
付加DSP回路ブロック1002はノード1020を介して直列ポートブロック1006に結合し、このブロック1006はノード1022に結合している。付加DSP回路ブロック1002はノード1021を介して直列ポートブロック1006に結合している。DACブロック1004に対する入力として使用されるノード1022はアップサンプリング低域フィルタブロック1031と、スイッチ1024の第1の端子とに結合している。アップサンプリング低域フィルタブロック1031の出力端子はノード1023に結合し、このノード1023はスイッチ1024の第2の端子に結合している。スイッチ1024は共通端子をスイッチ1024の第1の端子又は第2の端子のいずれか一方に結合する。スイッチ1024の共通端子はノード1025に結合し、このノード1025はデジタルシグマデルタ変調器1032の入力端子に結合している。デジタルシグマデルタ変調器1032の出力端子は、DACブロック1004の出力端子として使用されるノード1026を介して、高電圧インタフェースブロック1005に結合している。高電圧インタフェースブロック1005はノード1027に出力TXを供給する。
【0077】
直列ポート1006はノード1033を介して付加DSP回路ブロック1002にも結合している。直列ポート1006はノード1034及び1035を介してタイミング補間器ブロック1007に結合している。直列ポート1006はブロック1040を介して制御及び給電ブロック1008に結合している。事前分周ブロック1010はクロック発生器ブロック1009に結合している。クロック発生器ブロック1009はブロック1036を介して高電圧インタフェースブロック1005に結合している。高電圧インタフェースブロック1005はノード1037に第1のクロック出力を供給すると共に、ノード1038に第2のクロック出力を供給する。第2のクロック出力は任意である。
【0078】
図10の回路は他の図に示されている回路と関連して使用されても良い。たとえば、図10の回路を図2のブロック201と関連して使用しても良い。図2のノード212を図2のコンデンサ203のようなコンデンサを介して図10のノード1011に結合しても良い。図2のノード214を図2のコンデンサ204のようなコンデンサを介して図10のノード1038に結合しても良い。図2のノード216を図2のコンデンサ205のようなコンデンサを介して図10のノード1027に結合しても良い。従って、DSP回路を電話回線をインタフェースするために、図10の回路を図2の回路と関連して使用しても良い。そのような組合わせにおいては、図2の素子202、206及び207は省略されるであろう。
【0079】
図10のサブシステムを図7に示すシステムと共に使用しても良い。図10のノード1011を図7のノード7111に結合しても良い。図10のノード1027を図7のノード1113に結合しても良い。図10のノード1037を図7のノード7109に結合しても良い。図7の回路からのシグマデルタ変調信号はコンデンサ724を通過して、ノード7111に至る。ノード7111の信号はノード1011を介し、高電圧インタフェースブロック1005を介してノード1012に結合する。ノード1012の信号はデジタルデシメーションフィルタ1028に印加される。デジタルデシメーションフィルタブロック1028は、ノード1012の信号から取り出されるデジタル表現をノード1013に供給する。シグマデルタ変調技法と関連してコード化方式を使用する場合、ノード1012の信号をデジタルデシメーションフィルタ1028に印加するのに先立って、デコーダに印加しても良い。ノード1013のデジタル表現はデジタル低域フィルタ1029に印加される。デジタル低域フィルタ1029の出力はデジタル高域フィルタ1030に印加される。デジタル高域フィルタ1030の出力はスイッチ1016に印加される。デジタル高域フィルタ1030をバイパスするか、あるいは、デジタル高域フィルタ1030とデジタル低域フィルタ1029の組合わせをバイパスするために、スイッチ1016は使用されれば良い。スイッチ1016のデジタル表現は直列ポートブロック1006を介し、ノード1018を介して付加DSP回路1002に結合する。そのデジタル表現に関連するクロック情報はノード1019を介して結合する。付加DSP回路ブロック1002に印加された受信信号をさらに処理し且つデジタル表現から所望の情報を取り出しても良い。
【0080】
送信信号のデジタル表現は付加回路ブロック1002により発生又は受信されれば良い。送信信号のデジタル表現はノード1021を介し、直列ポートブロック1006を介してノード1022に結合する。ノード1022のデジタル表現はアップサンプリング低域フィルタ1031に印加される。アップサンプリング低域フィルタ1031の出力はスイッチ1024を通過して、デジタルシグマデルタ変調器ブロック1032に至る。スイッチ1024により、アップサンプリング低域フィルタ1031をバイパスしても良い。デジタルシグマデルタ変調器ブロック1032の出力はノード1026を介し、高電圧インタフェースブロック1005を介し、ノード1027を介して図7のノード7113に印加される。事前分周ブロック1010とクロック発生ブロック1009により発生されるボックス信号はブロック1036を介して高電圧インタフェースブロック1005に結合する。高電圧インタフェースブロック1005におけるクロック信号はノード1037を介して図7のノード7109に結合する。任意に、高電圧インタフェースブロック1005のクロック信号をノード1037を介して付加クロック回路に結合しても良い。
以上、シグマデルタ変調を使用して容量性分離障壁を経て信号を通信する方法及び装置を説明した。
【図面の簡単な説明】
【図1】 従来の技術の電話回線インタフェース回路の図。
【図2】 本発明の好ましい実施例のブロック線図。
【図3】 本発明の一実施例を含むシステムを示すブロック線図。
【図4】 本発明の一実施例を含むシステムのブロック線図。
【図5】 シグマデルタ変調の1例を示す図。Aはアナログ信号を示す。Bは、Aのアナログ信号から取り出されるシグマデルタビットストリームを示す。
【図6】 本発明の一実施例を含むシステムの図。
【図7】 本発明の一実施例を含む回路を示す概略図。
【図8】 マンチェスタ符号化シグマデルタ変調の1例を示す図。
【図9】 本発明の一実施例を含むシステムのブロック線図。
【図10】 本発明と共に使用するためのデジタル信号処理(DSP)サブシステムを示すブロック線図。
【符号の説明】
201,202…ブロック、203,204,205…コンデンサ、206,207…フォトカプラ、208…障壁、209…電話回線、210〜221,234〜237…ノード、222,228…フィルタブロック、223,229…シグマデルタ変調器ブロック、224,230…D/A変換器ブロック、225…クロック受信器ブロック、226,233…フォトカプラドライバブロック、227,232…フォトカプラ受信器ブロック、231…クロック発振器ブロック。
Claims (2)
- 分離障壁を経て信号を通信する方法において、
電話回線からのアナログ入力信号を受信する過程と;
低域でフィルタリングされたアナログ信号を発生すべく前記アナログ入力信号をフィルタリングする過程と;
前記電話回線から給電を受けるシグマデルタ変調器を用いて前記フィルタリングされたアナログ入力信号を表す変調信号を発生する過程と;
前記変調信号を容量性の分離障壁を経て通信する過程と;
デシメーションフィルタを用いて前記変調信号をデジタル出力信号に変換する過程とから成る方法。 - 分離障壁を経て信号を通信する回路において、
電話回線に結合され、この電話回線からのアナログ入力信号を低域でフィルタリングするフィルタ回路と;
前記フィルタ回路に結合され、前記フィルタリングされたアナログ入力信号を受信し且つ変調信号を発生するシグマデルタ変調器であって、前記電話回線から給電を受けるシグマデルタ変調器と;
前記変調信号を分離障壁を経て結合するコンデンサと;
前記コンデンサを経て結合された前記変調信号を受信し且つデジタル出力信号を供給するデジタルデシメーションフィルタとを具備する回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US161,741 | 1993-12-03 | ||
US08/161,741 US5654984A (en) | 1993-12-03 | 1993-12-03 | Signal modulation across capacitors |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07307708A JPH07307708A (ja) | 1995-11-21 |
JP3872115B2 true JP3872115B2 (ja) | 2007-01-24 |
Family
ID=22582522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32923094A Expired - Lifetime JP3872115B2 (ja) | 1993-12-03 | 1994-12-05 | コンデンサを経る信号の通信方法及びそのための装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5654984A (ja) |
JP (1) | JP3872115B2 (ja) |
Families Citing this family (144)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3465455B2 (ja) * | 1995-12-28 | 2003-11-10 | ソニー株式会社 | 信号伝送装置 |
US6823066B1 (en) * | 1997-04-22 | 2004-11-23 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method having current ramping control of the hookswitch |
US6587560B1 (en) * | 1997-04-22 | 2003-07-01 | Silicon Laboratories Inc. | Low voltage circuits powered by the phone line |
US6442213B1 (en) * | 1997-04-22 | 2002-08-27 | Silicon Laboratories Inc. | Digital isolation system with hybrid circuit in ADC calibration loop |
US6160885A (en) * | 1997-04-22 | 2000-12-12 | Silicon Laboratories, Inc. | Caller ID circuit powered through hookswitch devices |
US5870046A (en) * | 1997-04-22 | 1999-02-09 | Silicon Laboratories Inc. | Analog isolation system with digital communication across a capacitive barrier |
US6516024B1 (en) | 1997-04-22 | 2003-02-04 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with low distortion and current limiting |
US6442271B1 (en) * | 1997-04-22 | 2002-08-27 | Silicon Laboratories, Inc. | Digital isolation system with low power mode |
US6167132A (en) * | 1997-04-22 | 2000-12-26 | Silicon Laboratories, Inc. | Analog successive approximation (SAR) analog-to-digital converter (ADC) |
US6298133B1 (en) | 1997-04-22 | 2001-10-02 | Silicon Laboratories, Inc. | Telephone line interface architecture using ringer inputs for caller ID data |
US6456712B1 (en) * | 1997-04-22 | 2002-09-24 | Silicon Laboratories Inc. | Separation of ring detection functions across isolation barrier for minimum power |
US6430229B1 (en) | 1997-04-22 | 2002-08-06 | Silicon Laboratories Inc. | Capacitive isolation system with digital communication and power transfer |
US6339048B1 (en) * | 1999-12-23 | 2002-01-15 | Elementis Specialties, Inc. | Oil and oil invert emulsion drilling fluids with improved anti-settling properties |
US6408034B1 (en) * | 1997-04-22 | 2002-06-18 | Silicon Laboratories, Inc. | Framed delta sigma data with unlikely delta sigma data patterns |
US6222922B1 (en) | 1997-04-22 | 2001-04-24 | Silicon Laboratories, Inc. | Loop current monitor circuitry and method for a communication system |
US6385235B1 (en) * | 1997-04-22 | 2002-05-07 | Silicon Laboratories, Inc. | Direct digital access arrangement circuitry and method for connecting to phone lines |
US6307891B1 (en) * | 1997-04-22 | 2001-10-23 | Silicon Laboratories, Inc. | Method and apparatus for freezing a communication link during a disruptive event |
US6389134B1 (en) * | 1997-04-22 | 2002-05-14 | Silicon Laboratories, Inc. | Call progress monitor circuitry and method for a communication system |
US6137827A (en) * | 1997-04-22 | 2000-10-24 | Silicon Laboratories, Inc. | Isolation system with digital communication across a capacitive barrier |
US6144326A (en) | 1997-04-22 | 2000-11-07 | Silicon Laboratories, Inc. | Digital isolation system with ADC offset calibration |
US6480602B1 (en) * | 1997-04-22 | 2002-11-12 | Silicon Laboratories, Inc. | Ring-detect interface circuitry and method for a communication system |
US6359983B1 (en) * | 1997-04-22 | 2002-03-19 | Silicon Laboratories, Inc. | Digital isolation system with data scrambling |
US6498825B1 (en) * | 1997-04-22 | 2002-12-24 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with programmable current limiting |
US6522745B1 (en) * | 1997-04-22 | 2003-02-18 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method having a synthesized ringer impedance for connecting to phone lines |
US6289070B1 (en) | 1997-04-22 | 2001-09-11 | Silicon Laboratories, Inc. | Digital isolation system with ADC offset calibration including coarse offset |
US6104794A (en) * | 1997-04-22 | 2000-08-15 | Silicon Laboratories, Inc. | Architecture for minimum loop current during ringing and caller ID |
US6167134A (en) * | 1997-04-22 | 2000-12-26 | Silicon Laboratories, Inc. | External resistor and method to minimize power dissipation in DC holding circuitry for a communication system |
US6201865B1 (en) | 1997-04-22 | 2001-03-13 | Silicon Laboratories, Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with switchable time constants |
US6198816B1 (en) | 1997-04-22 | 2001-03-06 | Silicon Laboratories, Inc. | Capacitively coupled ring detector with power provided across isolation barrier |
US6504864B1 (en) | 1997-04-22 | 2003-01-07 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a second order DC holding circuit |
FR2763197B1 (fr) * | 1997-05-07 | 1999-08-06 | Sgs Thomson Microelectronics | Interface d'isolement entre une ligne telephonique et un circuit numerique |
US6169762B1 (en) * | 1997-05-30 | 2001-01-02 | Lucent Technologies Inc. | Interface devices providing electrical isolation |
US6205219B1 (en) * | 1998-02-24 | 2001-03-20 | Lucent Technologies, Inc. | Call related information reception using sigma/delta modulation |
JP2006279063A (ja) * | 1998-02-27 | 2006-10-12 | Hitachi Ltd | アイソレータ及びそれを用いるモデム装置 |
KR19990072936A (ko) | 1998-02-27 | 1999-09-27 | 가나이 쓰도무 | 아이솔레이터및그것을사용하는모뎀장치 |
US6724891B1 (en) | 1998-03-04 | 2004-04-20 | Silicon Laboratories Inc. | Integrated modem and line-isolation circuitry and associated method powering caller ID circuitry with power provided across an isolation barrier |
US6714590B1 (en) | 1999-07-23 | 2004-03-30 | Silicon Laboratories, Inc. | Integrated modem and line-isolation circuitry and associated method |
US6141592A (en) * | 1998-03-06 | 2000-10-31 | Intermedics Inc. | Data transmission using a varying electric field |
US6169801B1 (en) | 1998-03-16 | 2001-01-02 | Midcom, Inc. | Digital isolation apparatus and method |
US6061009A (en) * | 1998-03-30 | 2000-05-09 | Silicon Laboratories, Inc. | Apparatus and method for resetting delta-sigma modulator state variables using feedback impedance |
US6064326A (en) * | 1998-03-30 | 2000-05-16 | Silicon Laboratories, Inc. | Analog-to-digital conversion overload detection and suppression |
US6141414A (en) * | 1998-05-08 | 2000-10-31 | Conexant Systems, Inc. | Data access arrangement having combined remote hang-up/ring detection circuitry |
JP4024477B2 (ja) * | 1998-06-16 | 2007-12-19 | シリコン・ラボラトリーズ・インコーポレーテツド | 直流保持作用を有する電話線接続用のデーエイエイ回路とその方法 |
US6389135B1 (en) * | 1998-09-25 | 2002-05-14 | Conexant Systems, Inc. | Method and apparatus for deriving power from a clock signal coupled through capacitors |
US6393110B1 (en) * | 1998-09-30 | 2002-05-21 | 3Com Corporation | Methods and apparatus for terminating a line and supporting the asymmetric digital subscriber line protocol |
US6359973B1 (en) | 1998-11-16 | 2002-03-19 | Conexant Systems, Inc. | Data access arrangement utilizing a serialized digital data path across an isolation barrier |
WO2000030336A1 (en) * | 1998-11-16 | 2000-05-25 | Conexant Systems, Inc. | Multifunction data access arrangement |
US6920218B1 (en) * | 1998-11-16 | 2005-07-19 | Agere Systems Inc. | Combination clock and charge pump for line powered DAA |
US6081586A (en) * | 1998-11-16 | 2000-06-27 | Conexant Systems, Inc. | Modem having a programmable universal data access arrangement |
US6351530B1 (en) * | 1998-11-16 | 2002-02-26 | Conexant Systems, Inc. | Modem having a digital high voltage isolation barrier |
US6744888B1 (en) * | 1998-11-16 | 2004-06-01 | Agere Systems Inc. | Line interface circuit with event detection signaling |
US6519339B1 (en) | 1999-04-30 | 2003-02-11 | Conexant Systems, Inc. | Method of regulating power transfer across an isolation barrier |
US7020187B1 (en) | 1999-07-23 | 2006-03-28 | Silicon Laboratories Inc. | Integrated modem and line-isolation circuitry with HDLC framing and associated method |
US6735246B1 (en) * | 1999-07-23 | 2004-05-11 | Silicon Laboratories Inc. | Integrated modem and line-isolation circuitry with data flow control and associated method |
US6826225B1 (en) | 1999-07-23 | 2004-11-30 | Silicon Laboratories, Inc. | Integrated modem and line-isolation circuitry with selective raw data or modem data communication and associated method |
US6662238B1 (en) | 1999-07-23 | 2003-12-09 | Silicon Laboratories Inc. | Integrated modem and line-isolation circuitry with command mode and data mode control and associated method |
US6252528B1 (en) * | 1999-08-20 | 2001-06-26 | Conexant Systems, Inc. | System and method for variable gain coder-decoder |
US6625278B1 (en) * | 1999-08-24 | 2003-09-23 | Agere Systems Guardian Corp. | Impedance matching with sigma delta filter |
US6728320B1 (en) * | 1999-09-23 | 2004-04-27 | Texas Instruments Incorporated | Capacitive data and clock transmission between isolated ICs |
FI107091B (fi) * | 1999-10-05 | 2001-05-31 | Elektroniikkatyoe Oy | Galvaanisesti erottava piiri |
US6567491B1 (en) * | 1999-10-14 | 2003-05-20 | Tropian, Inc. | High efficiency line driver for high crest-factor signals such as DMT/ADSL signals |
AU2001237048A1 (en) * | 2000-02-17 | 2001-08-27 | Analog Devices, Inc. | Isolation system with analog communication across an isolation barrier |
FR2808396B1 (fr) * | 2000-04-27 | 2003-01-31 | St Microelectronics Sa | Circuit de detection de prise de ligne |
DE10048352A1 (de) * | 2000-09-29 | 2002-04-25 | Siemens Ag | Verfahren zur Übertragung eines hochfrequenten binären Datenstroms über eine Kommunikationsstrecke mit galvanischer Trennung |
US6731752B1 (en) * | 2000-11-08 | 2004-05-04 | Viadux, Inc. | Method and circuit for echo-cancellation in two-way communications |
US20020106091A1 (en) * | 2001-02-02 | 2002-08-08 | Furst Claus Erdmann | Microphone unit with internal A/D converter |
JP3839267B2 (ja) | 2001-03-08 | 2006-11-01 | 株式会社ルネサステクノロジ | 半導体装置及びそれを用いた通信端末装置 |
EP1276305A1 (en) * | 2001-05-30 | 2003-01-15 | Texas Instruments Incorporated | Modem isolation systems and apparatus |
US7469558B2 (en) | 2001-07-10 | 2008-12-30 | Springworks, Llc | As-deposited planar optical waveguides with low scattering loss and methods for their manufacture |
US7139391B2 (en) * | 2001-10-30 | 2006-11-21 | Integration Associates, Inc. | DAA hook switch |
US20040184598A1 (en) * | 2001-10-30 | 2004-09-23 | Integration Associates Inc. | Method and apparatus for isolation in a Caller ID or call monitor interface circuit |
US7031458B2 (en) * | 2001-10-30 | 2006-04-18 | Integration Associates Inc. | Method and apparatus for isolation in a data access arrangement using analog encoded pulse signaling |
US7404877B2 (en) | 2001-11-09 | 2008-07-29 | Springworks, Llc | Low temperature zirconia based thermal barrier layer by PVD |
US6884327B2 (en) | 2002-03-16 | 2005-04-26 | Tao Pan | Mode size converter for a planar waveguide |
US7378356B2 (en) | 2002-03-16 | 2008-05-27 | Springworks, Llc | Biased pulse DC reactive sputtering of oxide films |
EP1347627B1 (en) * | 2002-03-20 | 2012-12-19 | Conexant Systems, Inc. | Digital isolation barrier as interface bus for modems |
US7277491B2 (en) * | 2002-05-14 | 2007-10-02 | Ess Technology, Inc. | Data access arrangement using a high frequency transformer for electrical isolation |
US8445130B2 (en) | 2002-08-09 | 2013-05-21 | Infinite Power Solutions, Inc. | Hybrid thin-film battery |
US8021778B2 (en) | 2002-08-09 | 2011-09-20 | Infinite Power Solutions, Inc. | Electrochemical apparatus with barrier layer protected substrate |
US8535396B2 (en) | 2002-08-09 | 2013-09-17 | Infinite Power Solutions, Inc. | Electrochemical apparatus with barrier layer protected substrate |
US8431264B2 (en) | 2002-08-09 | 2013-04-30 | Infinite Power Solutions, Inc. | Hybrid thin-film battery |
US8394522B2 (en) | 2002-08-09 | 2013-03-12 | Infinite Power Solutions, Inc. | Robust metal film encapsulation |
US8404376B2 (en) | 2002-08-09 | 2013-03-26 | Infinite Power Solutions, Inc. | Metal film encapsulation |
US20070264564A1 (en) | 2006-03-16 | 2007-11-15 | Infinite Power Solutions, Inc. | Thin film battery on an integrated circuit or circuit board and method thereof |
US8236443B2 (en) | 2002-08-09 | 2012-08-07 | Infinite Power Solutions, Inc. | Metal film encapsulation |
TWI274199B (en) | 2002-08-27 | 2007-02-21 | Symmorphix Inc | Optically coupling into highly uniform waveguides |
US7205662B2 (en) | 2003-02-27 | 2007-04-17 | Symmorphix, Inc. | Dielectric barrier layer films |
US6968055B1 (en) | 2003-03-26 | 2005-11-22 | Silicon Laboratories Inc. | DC holding circuit |
US7089475B1 (en) | 2003-03-26 | 2006-08-08 | Silicon Laboratories Inc. | Error correction of data across an isolation barrier |
US7218713B1 (en) | 2003-04-15 | 2007-05-15 | Silicon Laboratories Inc. | Telephone line interface for DAA circuitry |
US7238628B2 (en) | 2003-05-23 | 2007-07-03 | Symmorphix, Inc. | Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides |
US8728285B2 (en) | 2003-05-23 | 2014-05-20 | Demaray, Llc | Transparent conductive oxides |
JP2007516651A (ja) * | 2003-05-29 | 2007-06-21 | ティーディーケイ・セミコンダクタ・コーポレーション | トランスを介した全二重通信の方法および装置 |
US7733965B2 (en) * | 2003-05-29 | 2010-06-08 | Teridian Semiconductor Corp. | Encoding method and apparatus for a dual mode super source follower circuit |
US7839938B2 (en) * | 2003-05-29 | 2010-11-23 | Maxim Integrated Products, Inc. | Method and apparatus for cancellation of magnetizing inductance current in a transformer circuit |
US7139528B2 (en) * | 2003-06-02 | 2006-11-21 | Intel Corporation | RF coupled data access arrangement circuit for telephony customer premise equipment |
US20050190824A1 (en) * | 2004-02-26 | 2005-09-01 | Grande Brad L. | Method and apparatus for mounting a modem to a carrier assembly |
US7112838B2 (en) * | 2004-03-31 | 2006-09-26 | Broadcom Corporation | Multipurpose metal fill |
US7902627B2 (en) | 2004-06-03 | 2011-03-08 | Silicon Laboratories Inc. | Capacitive isolation circuitry with improved common mode detector |
US8169108B2 (en) * | 2004-06-03 | 2012-05-01 | Silicon Laboratories Inc. | Capacitive isolator |
US7577223B2 (en) * | 2004-06-03 | 2009-08-18 | Silicon Laboratories Inc. | Multiplexed RF isolator circuit |
US7376212B2 (en) * | 2004-06-03 | 2008-05-20 | Silicon Laboratories Inc. | RF isolator with differential input/output |
US7302247B2 (en) * | 2004-06-03 | 2007-11-27 | Silicon Laboratories Inc. | Spread spectrum isolator |
US7447492B2 (en) * | 2004-06-03 | 2008-11-04 | Silicon Laboratories Inc. | On chip transformer isolator |
US7821428B2 (en) * | 2004-06-03 | 2010-10-26 | Silicon Laboratories Inc. | MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link |
US8198951B2 (en) | 2004-06-03 | 2012-06-12 | Silicon Laboratories Inc. | Capacitive isolation circuitry |
US7460604B2 (en) * | 2004-06-03 | 2008-12-02 | Silicon Laboratories Inc. | RF isolator for isolating voltage sensing and gate drivers |
US7737871B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | MCU with integrated voltage isolator to provide a galvanic isolation between input and output |
US8441325B2 (en) | 2004-06-03 | 2013-05-14 | Silicon Laboratories Inc. | Isolator with complementary configurable memory |
US8049573B2 (en) | 2004-06-03 | 2011-11-01 | Silicon Laboratories Inc. | Bidirectional multiplexed RF isolator |
US7421028B2 (en) * | 2004-06-03 | 2008-09-02 | Silicon Laboratories Inc. | Transformer isolator for digital power supply |
US7738568B2 (en) * | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | Multiplexed RF isolator |
US7535262B2 (en) * | 2004-10-19 | 2009-05-19 | International Rectifier Corporation | High voltage level shifting by capacitive coupling |
US7959769B2 (en) | 2004-12-08 | 2011-06-14 | Infinite Power Solutions, Inc. | Deposition of LiCoO2 |
WO2006063308A2 (en) | 2004-12-08 | 2006-06-15 | Symmorphix, Inc. | DEPOSITION OF LICoO2 |
US7838133B2 (en) | 2005-09-02 | 2010-11-23 | Springworks, Llc | Deposition of perovskite and other compound ceramic films for dielectric applications |
CN103381284B (zh) | 2005-10-14 | 2017-03-01 | 内诺斯蒂姆股份有限公司 | 无引线心脏起搏器和系统 |
US9168383B2 (en) | 2005-10-14 | 2015-10-27 | Pacesetter, Inc. | Leadless cardiac pacemaker with conducted communication |
EP2067163A4 (en) | 2006-09-29 | 2009-12-02 | Infinite Power Solutions Inc | MASKING FLEXIBLE SUBSTRATES AND RESTRICTING MATERIALS TO APPLY BATTERY LAYERS TO THESE |
US8197781B2 (en) | 2006-11-07 | 2012-06-12 | Infinite Power Solutions, Inc. | Sputtering target of Li3PO4 and method for producing same |
CN101903560B (zh) | 2007-12-21 | 2014-08-06 | 无穷动力解决方案股份有限公司 | 用于电解质膜的溅射靶的方法 |
US8268488B2 (en) | 2007-12-21 | 2012-09-18 | Infinite Power Solutions, Inc. | Thin film electrolyte for thin film batteries |
CN101911367B (zh) | 2008-01-11 | 2015-02-25 | 无穷动力解决方案股份有限公司 | 用于薄膜电池及其他器件的薄膜包封 |
EP2266183B1 (en) | 2008-04-02 | 2018-12-12 | Sapurast Research LLC | Passive over/under voltage control and protection for energy storage devices associated with energy harvesting |
EP2319101B1 (en) | 2008-08-11 | 2015-11-04 | Sapurast Research LLC | Energy device with integral collector surface for electromagnetic energy harvesting and method thereof |
US8260203B2 (en) | 2008-09-12 | 2012-09-04 | Infinite Power Solutions, Inc. | Energy device with integral conductive surface for data communication via electromagnetic energy and method thereof |
US8508193B2 (en) | 2008-10-08 | 2013-08-13 | Infinite Power Solutions, Inc. | Environmentally-powered wireless sensor module |
WO2010088687A1 (en) | 2009-02-02 | 2010-08-05 | Nanostim, Inc. | Leadless cardiac pacemaker with secondary fixation capability |
US8599572B2 (en) | 2009-09-01 | 2013-12-03 | Infinite Power Solutions, Inc. | Printed circuit board with integrated thin film battery |
JP2013528912A (ja) | 2010-06-07 | 2013-07-11 | インフィニット パワー ソリューションズ, インコーポレイテッド | 再充電可能高密度電気化学素子 |
WO2012051237A1 (en) | 2010-10-12 | 2012-04-19 | Nanostim, Inc. | Temperature sensor for a leadless cardiac pacemaker |
EP2627406A1 (en) | 2010-10-13 | 2013-08-21 | Nanostim, Inc. | Leadless cardiac pacemaker with anti-unscrewing feature |
JP6023720B2 (ja) | 2010-12-13 | 2016-11-09 | ナノスティム・インコーポレイテッドNanostim, Inc. | ペースメーカーの取出システム及び取出方法 |
US8615310B2 (en) | 2010-12-13 | 2013-12-24 | Pacesetter, Inc. | Delivery catheter systems and methods |
JP2014501584A (ja) | 2010-12-20 | 2014-01-23 | ナノスティム・インコーポレイテッド | 放射状固定機構を有するリードレスペースメーカー |
US8451032B2 (en) | 2010-12-22 | 2013-05-28 | Silicon Laboratories Inc. | Capacitive isolator with schmitt trigger |
WO2013067496A2 (en) | 2011-11-04 | 2013-05-10 | Nanostim, Inc. | Leadless cardiac pacemaker with integral battery and redundant welds |
WO2014022661A1 (en) | 2012-08-01 | 2014-02-06 | Nanostim, Inc. | Biostimulator circuit with flying cell |
KR20150041236A (ko) * | 2013-10-07 | 2015-04-16 | 삼성전자주식회사 | 팩시밀리 |
US9831864B2 (en) | 2014-05-30 | 2017-11-28 | Cypress Semiconductor Corporation | Programmable switched capacitor block |
US9998105B2 (en) | 2014-05-30 | 2018-06-12 | Cypress Semiconductor Corporation | Programmable switched capacitor block |
JP2016019119A (ja) * | 2014-07-08 | 2016-02-01 | アズビル株式会社 | アナログ/ディジタル変換回路 |
EP3293889B1 (en) | 2016-09-13 | 2019-02-27 | Allegro MicroSystems, LLC | Signal isolator having bidirectional diagnostic signal exchange |
US11115244B2 (en) | 2019-09-17 | 2021-09-07 | Allegro Microsystems, Llc | Signal isolator with three state data transmission |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3382482A (en) * | 1961-10-17 | 1968-05-07 | Character Recognition Corp | Character recognition system |
US3201714A (en) * | 1962-05-04 | 1965-08-17 | Straza Ind Inc | Crystal selector mechanism for an oscillator network |
US3187260A (en) * | 1963-04-19 | 1965-06-01 | Gen Electric | Circuit employing capacitor charging and discharging through transmission line providing opposite-polarity pulses for triggering bistable means |
DE2127193C3 (de) * | 1971-06-01 | 1976-01-08 | Felten & Guilleaume Kabelwerke Ag, 5000 Koeln | Ankopplungseinheit zum Ankoppeln von im Phasenseil von Hochspannungsleitungen isoliert verlaufenden Doppeladern als Trägerfrequenzleitungen an Nachrichtengeräte oder Kabel |
US3693114A (en) * | 1971-06-07 | 1972-09-19 | Bell Telephone Labor Inc | Cable sections with nonmechanical means to effect coupling |
US3909821A (en) * | 1973-10-04 | 1975-09-30 | Gen Public Utilities | Communicating over power lines |
US4086534A (en) * | 1977-02-14 | 1978-04-25 | Network Systems Corporation | Circuit for wire transmission of high frequency data communication pulse signals |
US4425663A (en) * | 1980-06-13 | 1984-01-10 | Tcl, Inc. | Low input capacitance data network transceiver |
JPS58130617A (ja) * | 1982-01-29 | 1983-08-04 | Nippon Gakki Seizo Kk | パルス幅変調回路 |
US4493092A (en) * | 1982-12-17 | 1985-01-08 | Gte Automatic Electric, Inc. | Interface circuit for digital signal transmission system |
US4580239A (en) * | 1983-07-21 | 1986-04-01 | Texaco Inc. | Remote station of a computer system |
US4775864A (en) * | 1986-08-07 | 1988-10-04 | Standard Microsystems Corporation | Local area network with multiple node bus topology |
US4697166A (en) * | 1986-08-11 | 1987-09-29 | Nippon Colin Co., Ltd. | Method and apparatus for coupling transceiver to power line carrier system |
DE3722415A1 (de) * | 1987-07-07 | 1989-01-19 | Bosch Gmbh Robert | Einrichtung zur potentialfreien uebertragung von informationen |
US4875223A (en) * | 1987-09-08 | 1989-10-17 | Digital Equipment Corporation | Twisted pair adapter |
US4843339A (en) * | 1987-10-28 | 1989-06-27 | Burr-Brown Corporation | Isolation amplifier including precision voltage-to-duty-cycle converter and low ripple, high bandwidth charge balance demodulator |
FI84536C (fi) * | 1989-05-22 | 1991-12-10 | Nokia Mobira Oy | Rf-anslutningsdon foer anslutning av en radiotelefon till en yttre antenn. |
US5033062A (en) * | 1989-05-30 | 1991-07-16 | Morrow Stephen E | Digital modem |
US5083136A (en) * | 1989-11-16 | 1992-01-21 | Wells Donald H | Transmission line coupling device with closed impedance matching loop |
US5095291A (en) * | 1990-11-08 | 1992-03-10 | North Hill Electronics, Inc. | Communication filter for unshielded, twisted-pair cable |
US5384808A (en) * | 1992-12-31 | 1995-01-24 | Apple Computer, Inc. | Method and apparatus for transmitting NRZ data signals across an isolation barrier disposed in an interface between adjacent devices on a bus |
-
1993
- 1993-12-03 US US08/161,741 patent/US5654984A/en not_active Expired - Lifetime
-
1994
- 1994-12-05 JP JP32923094A patent/JP3872115B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5654984A (en) | 1997-08-05 |
JPH07307708A (ja) | 1995-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3872115B2 (ja) | コンデンサを経る信号の通信方法及びそのための装置 | |
US5602912A (en) | Telephone hybrid circuit | |
US5533053A (en) | Low frequency common mode rejection in a clock circuit | |
US5500894A (en) | Telephone line interface with AC and DC transconductance loops | |
US5991335A (en) | Method and system for line isolation | |
US7158573B2 (en) | Method and apparatus for full duplex signaling across a transformer | |
US8411790B2 (en) | Power line communications apparatus | |
US7912210B2 (en) | Inductive coupling for communications equipment interface circuitry | |
US9797932B2 (en) | Voltage sampling system | |
US7724831B2 (en) | Method and apparatus for detection of load impedance modulation in a transformer circuit | |
US6169762B1 (en) | Interface devices providing electrical isolation | |
US20070014374A1 (en) | Active rectifier with load impedance switching | |
EP0118545A4 (en) | TELEPHONE LINE INTERFACE WITH PULSE WIDTH MODULATION. | |
JPH11187140A (ja) | モデム装置 | |
US4896335A (en) | Digital 2B1Q transmitter with high precision and linearity time domain response | |
JP2004032727A (ja) | Hpfの通過帯域調節方法および装置 | |
US7139391B2 (en) | DAA hook switch | |
TW442946B (en) | Communication interface device | |
JPH1093472A (ja) | アンテナ切替回路 | |
JP2803370B2 (ja) | リングトリップ回路 | |
EP1447961A1 (en) | Hook switch circuit and power circuit for electronic telephone line interface | |
JP3041940B2 (ja) | データ伝送システム | |
US20040184598A1 (en) | Method and apparatus for isolation in a Caller ID or call monitor interface circuit | |
KR20120045255A (ko) | 음성 라인을 이용한 디지털 데이터 통신 시스템, 디지털 데이터 송신 장치 및 디지털 데이터 수신 장치 | |
JP2004112292A (ja) | 回線インターフェース回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |