JP3041940B2 - データ伝送システム - Google Patents
データ伝送システムInfo
- Publication number
- JP3041940B2 JP3041940B2 JP2286283A JP28628390A JP3041940B2 JP 3041940 B2 JP3041940 B2 JP 3041940B2 JP 2286283 A JP2286283 A JP 2286283A JP 28628390 A JP28628390 A JP 28628390A JP 3041940 B2 JP3041940 B2 JP 3041940B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transmission
- terminal
- power
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、NRZ等の符号形式によりデータ伝送を行う
データ伝送システムに関し、特にその直流給電に関する
ものである。
データ伝送システムに関し、特にその直流給電に関する
ものである。
データ伝送に用いられる符号形式のうち、NRZ符号は
符号化復号化が容易で、送受信部にコストがかからない
という特徴がある。しかし、NRZ符号は、低域遮断ひず
みが大きく、直流成分が信号内容によって変動するた
め、伝送路による直流給電ができないとされている。
符号化復号化が容易で、送受信部にコストがかからない
という特徴がある。しかし、NRZ符号は、低域遮断ひず
みが大きく、直流成分が信号内容によって変動するた
め、伝送路による直流給電ができないとされている。
第４図はNRZ符号を用いる従来のデータ伝送システム
の概要図である。同図（ａ）に示すように、各端末42,4
3,44……の送信部42a,43a,44aは直接（オープンコレク
タにより）伝送路40に接続され、伝送路40は１箇所が抵
抗41によりプルアップされている。
の概要図である。同図（ａ）に示すように、各端末42,4
3,44……の送信部42a,43a,44aは直接（オープンコレク
タにより）伝送路40に接続され、伝送路40は１箇所が抵
抗41によりプルアップされている。
この構成により、例えば端末42の送信部42aにおける
最終段のトランジスタがオンすると、抵抗41を介して電
源からそのトランジスタに電流が流れ、抵抗41の電圧降
下により伝送路40はローレベルになる。
最終段のトランジスタがオンすると、抵抗41を介して電
源からそのトランジスタに電流が流れ、抵抗41の電圧降
下により伝送路40はローレベルになる。
前記トランジスタがオフすると抵抗41の電圧降下がな
くなり、伝送路40はハイレベルとなる。各端末42,43,44
には第４図（ｂ）に示す電源より別途給電する。このよ
うに、送信部のトランジスタのオン／オフにより伝送路
40をローレベル／ハイレベルにしてデータの伝送を行っ
ている。
くなり、伝送路40はハイレベルとなる。各端末42,43,44
には第４図（ｂ）に示す電源より別途給電する。このよ
うに、送信部のトランジスタのオン／オフにより伝送路
40をローレベル／ハイレベルにしてデータの伝送を行っ
ている。
データ伝送システムにおける給電用直流電源やこの電
源から受電する端末の電源は、入出力インピーダンスが
低いため、これらの電源を直接伝送路に接続すると、伝
送路のインピーダンスが極端に低くなり伝送が不可能と
なる。
源から受電する端末の電源は、入出力インピーダンスが
低いため、これらの電源を直接伝送路に接続すると、伝
送路のインピーダンスが極端に低くなり伝送が不可能と
なる。
また、AMI符号使用のデータ伝送システムのように、
これらの電源をローパスフィルタを介して伝送路に接続
し、端末の送受信部をハイパスフィルタを介して伝送路
に接続しても、前述のように、NRZ符号は、低域遮断ひ
ずみが大きく直流成分が信号内容によって変動するた
め、送受信波形がひずみ伝送が不可能である。
これらの電源をローパスフィルタを介して伝送路に接続
し、端末の送受信部をハイパスフィルタを介して伝送路
に接続しても、前述のように、NRZ符号は、低域遮断ひ
ずみが大きく直流成分が信号内容によって変動するた
め、送受信波形がひずみ伝送が不可能である。
本発明は、このような状況に鑑みてなされたもので、
NRZ等の２値符号を用いるデータ伝送システムであっ
て、伝送路を介して直流給電のできるシステムを提供す
ることを目的とするものである。
NRZ等の２値符号を用いるデータ伝送システムであっ
て、伝送路を介して直流給電のできるシステムを提供す
ることを目的とするものである。
この発明では、前記目的を達成するため、データ伝送
システムをつぎの（１）のとおりに構成する。
システムをつぎの（１）のとおりに構成する。
２本の互いに絶縁された線を有してデータを伝送する
伝送媒体と、この伝送媒体に接続する端末と、この端末
に伝送媒体を介して直流電力を給電する直流電源とを備
えたデータ伝送システムにおいて、前記直流電源はその
出力電圧が所定値以上のときに出力インピーダンスを低
く設定し、その出力電流が所定値以上のときに出力イン
ピーダンスを高く設定するように構成されるインピーダ
ンス設定手段を設け、前記端末は直流電源の出力電圧が
所定値以上のときに前記伝送媒体を介して受電し、所定
値以下のときに受電を停止する直流電源部と、その直流
電源部を電源として伝送媒体を介してデータを送受信す
る送受信部とを含むように構成したデータ伝送システ
ム。
伝送媒体と、この伝送媒体に接続する端末と、この端末
に伝送媒体を介して直流電力を給電する直流電源とを備
えたデータ伝送システムにおいて、前記直流電源はその
出力電圧が所定値以上のときに出力インピーダンスを低
く設定し、その出力電流が所定値以上のときに出力イン
ピーダンスを高く設定するように構成されるインピーダ
ンス設定手段を設け、前記端末は直流電源の出力電圧が
所定値以上のときに前記伝送媒体を介して受電し、所定
値以下のときに受電を停止する直流電源部と、その直流
電源部を電源として伝送媒体を介してデータを送受信す
る送受信部とを含むように構成したデータ伝送システ
ム。
前記（１）の構成により、データ伝送に支障なく伝送
媒体により直流給電ができる。
媒体により直流給電ができる。
以下この発明を実施例により詳しく説明する。
第１図はこの発明の一実施例である“データ伝送シス
テム”の全体図、第２図は同実施例の直流電源装置の回
路図、第３図は同実施例の動作を示すタイミングチャー
トである。
テム”の全体図、第２図は同実施例の直流電源装置の回
路図、第３図は同実施例の動作を示すタイミングチャー
トである。
図において、３は伝送路、２は伝送路３に接続された
端末、１は端末２に伝送路３を介して直流給電する直流
電源装置である。2aは、端末２の一部である送受信部、
2bは同じく端末２の一部である直流電源部である。
端末、１は端末２に伝送路３を介して直流給電する直流
電源装置である。2aは、端末２の一部である送受信部、
2bは同じく端末２の一部である直流電源部である。
送受信部2aは、伝送路３の正極側3a,負極側3bに直接
接続された送信回路4,受信回路５及び信号処理回路６か
ら構成されている。
接続された送信回路4,受信回路５及び信号処理回路６か
ら構成されている。
直流電源部2bは、伝送路３の正極側3a,負極側3bに直
接接続されて伝送路３の電圧の立上り，立下りを検出す
る電圧立上り立下り検出回路７と、この回路７に接続さ
れたRSフリップフロップ８と、RSフリップフロップ８に
接続されたトランジスタスイッチ９と、トランジスタス
イッチ９に接続されたレギュレータ10と、レギュレータ
10に接続された逆流阻止ダイオード11と、逆流阻止ダイ
オード11に接続された大容量コンデンサ12から構成され
ている。コンデンサ12は不図示の線路により送受信部2a
に電源を供給している。
接接続されて伝送路３の電圧の立上り，立下りを検出す
る電圧立上り立下り検出回路７と、この回路７に接続さ
れたRSフリップフロップ８と、RSフリップフロップ８に
接続されたトランジスタスイッチ９と、トランジスタス
イッチ９に接続されたレギュレータ10と、レギュレータ
10に接続された逆流阻止ダイオード11と、逆流阻止ダイ
オード11に接続された大容量コンデンサ12から構成され
ている。コンデンサ12は不図示の線路により送受信部2a
に電源を供給している。
直流電源装置１は、直流電源13と、伝送路３の正極側
3a,負極側3bに夫々接続される出力端子21a,21bと、出力
端子21aと直流電源13の正極端間に直列に接続された電
流変成器18,電流制限抵抗19,20と、出力端子21a,21bに
接続された電圧検出回路14と、電流変成器18に接続され
I3＜I0＜I1（I1,I3は後述する）で定まる所定電流値I0
以上の電流を検出する電流検出回路15と、電流制限抵抗
19に並列接続されたトランジスタスイッチ17と、これら
電流検出回路15,電圧検出回路14,トランジスタスイッチ
17に夫々端子R,S,Qが接続されたRSフリップフロップ16
とから構成されている。
3a,負極側3bに夫々接続される出力端子21a,21bと、出力
端子21aと直流電源13の正極端間に直列に接続された電
流変成器18,電流制限抵抗19,20と、出力端子21a,21bに
接続された電圧検出回路14と、電流変成器18に接続され
I3＜I0＜I1（I1,I3は後述する）で定まる所定電流値I0
以上の電流を検出する電流検出回路15と、電流制限抵抗
19に並列接続されたトランジスタスイッチ17と、これら
電流検出回路15,電圧検出回路14,トランジスタスイッチ
17に夫々端子R,S,Qが接続されたRSフリップフロップ16
とから構成されている。
つぎに第３図を参照し動作を説明する。時刻t0におい
ては、端末２の送信回路４のトランジスタはオフで伝送
路３は、線3a,3b間電圧が高く第３図伝送路に示すよう
に、ハイレベル（論理１）にある。このとき、直流電源
装置１では、伝送路３がハイレベルで電圧検出器14の出
力がハイレベルでRSフリップフロップ16はセットされ、
Ｑ端子がハイレベルとなっていて、トランジスタスイッ
チ17がオンしていて電流制限抵抗19が短縮されている。
よって直流電源装置１は、第３図給電回路出力インピー
ダンスに示すように、低出力インピーダンス状態にあ
る。
ては、端末２の送信回路４のトランジスタはオフで伝送
路３は、線3a,3b間電圧が高く第３図伝送路に示すよう
に、ハイレベル（論理１）にある。このとき、直流電源
装置１では、伝送路３がハイレベルで電圧検出器14の出
力がハイレベルでRSフリップフロップ16はセットされ、
Ｑ端子がハイレベルとなっていて、トランジスタスイッ
チ17がオンしていて電流制限抵抗19が短縮されている。
よって直流電源装置１は、第３図給電回路出力インピー
ダンスに示すように、低出力インピーダンス状態にあ
る。
一方、端末２では、電圧立上り立下り検出回路７で伝
送路３の電圧立上りを検出してRSフリップフロップ８は
セット状態にあり、トランジスタスイッチ９がオンとな
っている。よってレギュレータ10は、伝送路３に接続さ
れ、直流電源装置１から伝送路３を介して受電し、コン
デンサ12を一定電圧で充電している。
送路３の電圧立上りを検出してRSフリップフロップ８は
セット状態にあり、トランジスタスイッチ９がオンとな
っている。よってレギュレータ10は、伝送路３に接続さ
れ、直流電源装置１から伝送路３を介して受電し、コン
デンサ12を一定電圧で充電している。
端末２において、送信回路４のトランジスタが信号処
理回路６からの信号で時刻t1にオンすると、伝送路３の
線路3a,3b間が短縮され、直流電源装置１の直流電源13
の電圧及び電流制限抵抗20で決まる短絡電流I1（第３図
給電回路出力電流参照）が流れ、伝送路３は、第３図伝
送路に示すように、ローレベル（論理０）となる。直流
電源装置１の電流検出回路15は、出力電流が所定電流値
I0以上のI1になったのを検出し、RSフリップフロップ16
のＲ端子にハイレベル信号を送り、RSフリップフロップ
16のＱ端子出力は反転しローレベルとなり、トランジス
タスイッチ17はオフし、直流電源13に直列に電流制限抵
抗19が挿入された状態となる。
理回路６からの信号で時刻t1にオンすると、伝送路３の
線路3a,3b間が短縮され、直流電源装置１の直流電源13
の電圧及び電流制限抵抗20で決まる短絡電流I1（第３図
給電回路出力電流参照）が流れ、伝送路３は、第３図伝
送路に示すように、ローレベル（論理０）となる。直流
電源装置１の電流検出回路15は、出力電流が所定電流値
I0以上のI1になったのを検出し、RSフリップフロップ16
のＲ端子にハイレベル信号を送り、RSフリップフロップ
16のＱ端子出力は反転しローレベルとなり、トランジス
タスイッチ17はオフし、直流電源13に直列に電流制限抵
抗19が挿入された状態となる。
よって直流電源装置１は、第３図給電回路出力インピ
ーダンスの時刻t2に示すように、高出力インピーダンス
となり、端末２の送信回路４のトランジスタの電流は安
全範囲内のI2に制限されると共に伝送路３の電圧は充分
低くなる。
ーダンスの時刻t2に示すように、高出力インピーダンス
となり、端末２の送信回路４のトランジスタの電流は安
全範囲内のI2に制限されると共に伝送路３の電圧は充分
低くなる。
時刻t3になって、送信回路４のトランジスタが信号処
理回路６からの信号によりオフすると、伝送路３の線3
a,3b間電圧が、第３図伝送路に示すように、ハイレベル
となる。
理回路６からの信号によりオフすると、伝送路３の線3
a,3b間電圧が、第３図伝送路に示すように、ハイレベル
となる。
端末２の電圧立上り立下り検出回路７はこの伝送路３
の電圧の立上りを検出し、RSフリップフロップ８をセッ
トし、トランジスタスイッチ９がオンし、伝送路３から
レギュレータ10を通してコンデンサ12の受電が開始され
る（第３図受電回路Tr参照）。
の電圧の立上りを検出し、RSフリップフロップ８をセッ
トし、トランジスタスイッチ９がオンし、伝送路３から
レギュレータ10を通してコンデンサ12の受電が開始され
る（第３図受電回路Tr参照）。
一方、直流電源装置１においては、電圧検出回路14で
伝送路３の電圧の立上りを検出し、RSフリップフロップ
16をセットし、Ｑ出力端がハイレベルとなり、トランジ
スタスイッチ17がオンする。よって、直流電源装置１
は、第３図給電出力インピーダンスに示すように、時刻
t3直後のt4において低出力インピーダンスとなり、出力
電流はI3に増大する。
伝送路３の電圧の立上りを検出し、RSフリップフロップ
16をセットし、Ｑ出力端がハイレベルとなり、トランジ
スタスイッチ17がオンする。よって、直流電源装置１
は、第３図給電出力インピーダンスに示すように、時刻
t3直後のt4において低出力インピーダンスとなり、出力
電流はI3に増大する。
以上の動作が第３図に示すようにくり返される。
このようにして、伝送路３の電圧がハイレベルのと
き、直流電源装置1,端末２の直流電源部2bは共に低イン
ピーダンスで直流給電が充分に行え、伝送路３の電圧が
ローレベルのとき、直流電源装置1,端末２の直流電源部
2bは共に高インピーダンスで信号の伝送が支障なく行え
る。
き、直流電源装置1,端末２の直流電源部2bは共に低イン
ピーダンスで直流給電が充分に行え、伝送路３の電圧が
ローレベルのとき、直流電源装置1,端末２の直流電源部
2bは共に高インピーダンスで信号の伝送が支障なく行え
る。
なお、実施例はNRZ符号形式を用いるものであるが、
この発明はこれに限定されるものではなく、RZ,NRZI等
の適宜の２値符号形式で実施できる。
この発明はこれに限定されるものではなく、RZ,NRZI等
の適宜の２値符号形式で実施できる。
以上説明したように、この発明によれば、２値符号を
用いるデータ伝送システムにおいて、伝送路を介して直
流給電を行うことができ、かつデータ伝送を支障なく実
行できる。
用いるデータ伝送システムにおいて、伝送路を介して直
流給電を行うことができ、かつデータ伝送を支障なく実
行できる。
第１図はこの発明の一実施例の全体構成図、第２図は同
実施例の直流電源装置の回路図、第３図は同実施例の動
作を示すタイミングチャート、第４図は従来例の概要図
である。 図において、１は直流電源装置、２は端末、３は伝送
路、3aは正極側線路、3bは負極側線路、７は電圧立上り
立下り検出回路、8,16はRSフリッフロップ、9,17はトラ
ンジスタスイッチ、12は大容量コンデンサ、13は直流電
源、14は電圧検出回路、15は電流検出回路、19は電流制
限抵抗である。 図中、同一符号は同一または相当部分を示す。
実施例の直流電源装置の回路図、第３図は同実施例の動
作を示すタイミングチャート、第４図は従来例の概要図
である。 図において、１は直流電源装置、２は端末、３は伝送
路、3aは正極側線路、3bは負極側線路、７は電圧立上り
立下り検出回路、8,16はRSフリッフロップ、9,17はトラ
ンジスタスイッチ、12は大容量コンデンサ、13は直流電
源、14は電圧検出回路、15は電流検出回路、19は電流制
限抵抗である。 図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】２本の互いに絶縁された線を有してデータ
を伝送する伝送媒体と、この伝送媒体に接続する端末
と、この端末に伝送媒体を介して直流電力を給電する直
流電源とを備えたデータ伝送システムにおいて、前記直
流電源はその出力電圧が所定値以上のときに出力インピ
ーダンスを低く設定し、その出力電流が所定値以上のと
きに出力インピーダンスを高く設定するように構成され
るインピーダンス設定手段を設け、前記端末は直流電源
の出力電圧が所定値以上のときに前記伝送媒体を介して
受電し、所定値以下のときに受電を停止する直流電源部
と、その直流電源部を電源として伝送媒体を介してデー
タを送受信する送受信部とを含むように構成したことを
特徴とするデータ伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286283A JP3041940B2 (ja) | 1990-10-24 | 1990-10-24 | データ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286283A JP3041940B2 (ja) | 1990-10-24 | 1990-10-24 | データ伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04160839A JPH04160839A (ja) | 1992-06-04 |
| JP3041940B2 true JP3041940B2 (ja) | 2000-05-15 |
Family
ID=17702366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286283A Expired - Lifetime JP3041940B2 (ja) | 1990-10-24 | 1990-10-24 | データ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3041940B2 (ja) |
-
1990
- 1990-10-24 JP JP2286283A patent/JP3041940B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04160839A (ja) | 1992-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4475212A (en) | Frequency-independent, self-clocking encoding technique and apparatus for digital communications | |
| US5533053A (en) | Low frequency common mode rejection in a clock circuit | |
| US20080260049A1 (en) | Serializer and deserializer | |
| US4734919A (en) | Circuit for serial data communication and power transmission | |
| US11888546B2 (en) | Data over power line design | |
| JPH029493B2 (ja) | ||
| JP3514993B2 (ja) | 光受信回路及び当該回路を用いた光モジュール | |
| JPH0741232Y2 (ja) | 非同期２進データ通信回路 | |
| JP3041940B2 (ja) | データ伝送システム | |
| EP0292117A1 (en) | Automatic threshold adjustment circuit for digital data communication | |
| JPH02501025A (ja) | 地区内ネットワーク用の短絡同軸ケーブル検出器 | |
| CN214069927U (zh) | 一种通过直流电力载波方式传输信号的电路 | |
| US6160842A (en) | Device and method for serially communicating | |
| US20020078392A1 (en) | Method and apparatus for detecting valid clock signals at a clock receiver circuit | |
| JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
| US3588350A (en) | Wide-band dc coupled cable transmission circuit independent of ground circuit voltage variations | |
| JPH0756521Y2 (ja) | デジタル信号送信装置の誤動作防止回路 | |
| JPH0595306A (ja) | 平衡信号伝送回路 | |
| JPS61238143A (ja) | バス形ネツトワ−ク送信装置 | |
| JPS60253342A (ja) | デ−タ伝送用送受信回路 | |
| JPS6029677A (ja) | 誘導線監視装置 | |
| JP2000324181A (ja) | 通信装置およびそれを用いる通信システム | |
| JPH05235977A (ja) | 光通信システム | |
| JPS61198823A (ja) | 入力信号線の未接続検出方式 | |
| JPS6397045A (ja) | デ−タ伝送回線駆動装置 |