JPH07307708A - コンデンサを経る信号の通信方法及びそのための装置 - Google Patents
コンデンサを経る信号の通信方法及びそのための装置Info
- Publication number
- JPH07307708A JPH07307708A JP6329230A JP32923094A JPH07307708A JP H07307708 A JPH07307708 A JP H07307708A JP 6329230 A JP6329230 A JP 6329230A JP 32923094 A JP32923094 A JP 32923094A JP H07307708 A JPH07307708 A JP H07307708A
- Authority
- JP
- Japan
- Prior art keywords
- node
- terminal
- coupled
- signal
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 238000000926 separation method Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 abstract description 19
- 238000002955 isolation Methods 0.000 description 33
- 239000004020 conductor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 15
- 230000007704 transition Effects 0.000 description 9
- 238000004804 winding Methods 0.000 description 9
- 239000007787 solid Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000001914 filtration Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000001012 protector Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 101000921339 Dickeya chrysanthemi Cys-loop ligand-gated ion channel Proteins 0.000 description 1
- 235000000177 Indigofera tinctoria Nutrition 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000012636 effector Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229940097275 indigo Drugs 0.000 description 1
- COHYTHOBJLSHDF-UHFFFAOYSA-N indigo powder Natural products N1C2=CC=CC=C2C(=O)C1=C1C(=O)C2=CC=CC=C2N1 COHYTHOBJLSHDF-UHFFFAOYSA-N 0.000 description 1
- -1 insulated wires Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
- H04B5/75—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for isolation purposes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
- H04B5/22—Capacitive coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
- H04L25/0268—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling with modulation and subsequent demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/14—Inductive couplings
- H01F2038/146—Inductive couplings in combination with capacitive coupling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Communication Control (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 異なる電圧で動作する２つ以上の電気回路の
間で、大型のトランスやコンデンサを使用しないで信号
を結合する。 【構成】 送信側のノード９１１はエイリアス防止フィ
ルタ９０１を介してシグマデルタ変調器９０２に結合
し、シグマデルタビットストリームを発生し、コンデン
サ９０９を介して、デジタルシグマデルタ復調器に供給
し、更にデジタルフィルタ９０４を介して、ノード９，
６にデジタル出力信号を供給する。ここでＤＳＰ処理を
されても、コンピュータに印加されても、アナログ形態
に変換されてもよい。小型のコンデンサ９０９は高電圧
障壁を形成する。
間で、大型のトランスやコンデンサを使用しないで信号
を結合する。 【構成】 送信側のノード９１１はエイリアス防止フィ
ルタ９０１を介してシグマデルタ変調器９０２に結合
し、シグマデルタビットストリームを発生し、コンデン
サ９０９を介して、デジタルシグマデルタ復調器に供給
し、更にデジタルフィルタ９０４を介して、ノード９，
６にデジタル出力信号を供給する。ここでＤＳＰ処理を
されても、コンピュータに印加されても、アナログ形態
に変換されてもよい。小型のコンデンサ９０９は高電圧
障壁を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、コンデンサを経て信号
を結合することに関する。
を結合することに関する。
【０００２】
【従来の技術】異なる電圧で動作する２つ以上の電気回
路の間で信号を結合することが必要な場合がある。その
ような状況の下で信号を結合するための回路は、回路の
所期の動作電圧範囲を越える電圧によって回路が妨害又
は損傷を受けるのを防止するために、様々に異なる回路
の電圧の分離を実行しなければならない。たとえば、コ
ンピュータを変復調装置などの電話回線にインタフェー
スする場合、制御された低電圧で動作するコンピュータ
の回路と、高電圧を含めて非常に広い範囲にわたる電圧
が存在すると思われる電話回線との間を分離することが
必要である。そのような分離が必要であるとき、望まし
くないレベルの信号のひずみ、減衰又はその他の劣化を
伴わずにコンピュータと電話回線との間で信号を結合で
きるように分離を実行しなければならない。
路の間で信号を結合することが必要な場合がある。その
ような状況の下で信号を結合するための回路は、回路の
所期の動作電圧範囲を越える電圧によって回路が妨害又
は損傷を受けるのを防止するために、様々に異なる回路
の電圧の分離を実行しなければならない。たとえば、コ
ンピュータを変復調装置などの電話回線にインタフェー
スする場合、制御された低電圧で動作するコンピュータ
の回路と、高電圧を含めて非常に広い範囲にわたる電圧
が存在すると思われる電話回線との間を分離することが
必要である。そのような分離が必要であるとき、望まし
くないレベルの信号のひずみ、減衰又はその他の劣化を
伴わずにコンピュータと電話回線との間で信号を結合で
きるように分離を実行しなければならない。
【０００３】従来、そのような分離は絶縁変圧器を使用
して実行されていた。絶縁変圧器は巻線を互いに電気的
に絶縁された状態に保持しつつ、巻線間で信号を磁気的
に結合する。信号のＤＣ成分は絶縁変圧器を通過しない
ので、絶縁変圧器の両側のＤＣ電位は互いに絶縁され
る。
して実行されていた。絶縁変圧器は巻線を互いに電気的
に絶縁された状態に保持しつつ、巻線間で信号を磁気的
に結合する。信号のＤＣ成分は絶縁変圧器を通過しない
ので、絶縁変圧器の両側のＤＣ電位は互いに絶縁され
る。
【０００４】絶縁変圧器は磁性材料から成るコアと、複
数の巻線とから構成されている。コアと巻線の最小サイ
ズは変圧器の所望の電気パラメータにより規定されるの
で、変圧器のサイズをその最小サイズより縮小すること
は不可能である。従って、絶縁変圧器は典型的にはかな
り大型で、かさばる。多くの場合、絶縁変圧器は小型化
実装構成とは相いれない寸法を有している。また、特殊
な磁性材料、絶縁ワイヤ、絶縁材料及び接続端子を製造
し且つ組立てることが必要であるので、絶縁変圧器は通
常はかなり高価である。
数の巻線とから構成されている。コアと巻線の最小サイ
ズは変圧器の所望の電気パラメータにより規定されるの
で、変圧器のサイズをその最小サイズより縮小すること
は不可能である。従って、絶縁変圧器は典型的にはかな
り大型で、かさばる。多くの場合、絶縁変圧器は小型化
実装構成とは相いれない寸法を有している。また、特殊
な磁性材料、絶縁ワイヤ、絶縁材料及び接続端子を製造
し且つ組立てることが必要であるので、絶縁変圧器は通
常はかなり高価である。
【０００５】図１は、従来の技術の電話回線インタフェ
ース回路の図である。チップ導体と、リング導体とから
成る電話回線１０５は保護装置及びＤＣ保持回路１０１
とに結合している。保護装置及びＤＣ保持回路１０１は
ノード１０８に結合し、そのノード１０８は変圧器１０
３の第１の巻線の第１の端子に結合している。保護装置
及びＤＣ保持回路１０１はノード１０９にも結合し、ノ
ード１０９は変圧器１０３の第１の巻線の第２の端子に
結合している。変圧器１０３の第２の巻線の第１の端子
はノード１１０に結合し、そのノード１１０は送受信回
路１０２に結合している。変圧器１０３の第２の巻線の
第２の端子はノード１１１に結合し、ノード１１１は送
受信回路１０２に結合している。送信信号ＴＸはノード
１０６に印加され、ノード１０６は送受信回路１０２に
結合している。送受信回路１０２は、受信信号ＲＸを供
給するノード１０７に結合している。
ース回路の図である。チップ導体と、リング導体とから
成る電話回線１０５は保護装置及びＤＣ保持回路１０１
とに結合している。保護装置及びＤＣ保持回路１０１は
ノード１０８に結合し、そのノード１０８は変圧器１０
３の第１の巻線の第１の端子に結合している。保護装置
及びＤＣ保持回路１０１はノード１０９にも結合し、ノ
ード１０９は変圧器１０３の第１の巻線の第２の端子に
結合している。変圧器１０３の第２の巻線の第１の端子
はノード１１０に結合し、そのノード１１０は送受信回
路１０２に結合している。変圧器１０３の第２の巻線の
第２の端子はノード１１１に結合し、ノード１１１は送
受信回路１０２に結合している。送信信号ＴＸはノード
１０６に印加され、ノード１０６は送受信回路１０２に
結合している。送受信回路１０２は、受信信号ＲＸを供
給するノード１０７に結合している。
【０００６】変圧器１０３の第１の巻線と第２の巻線
は、高電圧障壁１０４を維持するように互いに隔離され
ている。従って、高電圧障壁１０４の両側にある回路の
間には、高電圧障壁１０４の他方の側の回路に害又は妨
害を及ぼさずに、大きな電圧差が存在することができ
る。
は、高電圧障壁１０４を維持するように互いに隔離され
ている。従って、高電圧障壁１０４の両側にある回路の
間には、高電圧障壁１０４の他方の側の回路に害又は妨
害を及ぼさずに、大きな電圧差が存在することができ
る。
【０００７】電話回線１０５を介して送信することが望
まれる信号は、いずれも、信号ＴＸとしてノード１０６
に印加される。送信すべき信号は送受信回路１０２によ
り処理され、ノード１１０及び１１１に印加される。信
号は結合変圧器１０３を介してノード１０８及び１０９
に結合する。信号は保護装置及びＤＣ保持回路１０１を
通過して、電話回線１０５に印加される。電話回線１０
５の信号は保護装置及びＤＣ保持回路１０１を介し、ノ
ード１０８及び１０９を通過して変圧器１０３に至る。
変圧器１０３はノード１１０とノード１１１の受信信号
を結合し、それらの受信信号を送受信回路１０２へと結
合する。送受信回路１０２は１０７に受信信号を出力
し、これが受信信号ＲＸを供給する。
まれる信号は、いずれも、信号ＴＸとしてノード１０６
に印加される。送信すべき信号は送受信回路１０２によ
り処理され、ノード１１０及び１１１に印加される。信
号は結合変圧器１０３を介してノード１０８及び１０９
に結合する。信号は保護装置及びＤＣ保持回路１０１を
通過して、電話回線１０５に印加される。電話回線１０
５の信号は保護装置及びＤＣ保持回路１０１を介し、ノ
ード１０８及び１０９を通過して変圧器１０３に至る。
変圧器１０３はノード１１０とノード１１１の受信信号
を結合し、それらの受信信号を送受信回路１０２へと結
合する。送受信回路１０２は１０７に受信信号を出力
し、これが受信信号ＲＸを供給する。
【０００８】別の方式はフォトカプラによって信号を結
合するというものである。フォトカプラ（又は光アイソ
レータ）は、光出力端子がフォトトランジスタ、フォト
ダイオード又は他の感光素子に結合しているＬＥＤを含
み、そのアセンブリが不透明パッケージの中に封入され
ている。フォトカプラは線形応答を示さないＬＥＤに依
存しているので、一般には送信時に線形素子を必要とし
ないデジタル性質をもつ信号を送信するために使用され
る。さらに、妥当な価格のフォトカプラは一般に余りに
動作が遅いために、十分な送信品質が得られない。
合するというものである。フォトカプラ（又は光アイソ
レータ）は、光出力端子がフォトトランジスタ、フォト
ダイオード又は他の感光素子に結合しているＬＥＤを含
み、そのアセンブリが不透明パッケージの中に封入され
ている。フォトカプラは線形応答を示さないＬＥＤに依
存しているので、一般には送信時に線形素子を必要とし
ないデジタル性質をもつ信号を送信するために使用され
る。さらに、妥当な価格のフォトカプラは一般に余りに
動作が遅いために、十分な送信品質が得られない。
【０００９】コンデンサは信号を結合するために使用さ
れる。結合しうる信号の周波数範囲はコンデンサの値に
関連しているため、特定の値のコンデンサにより結合で
きるのはある周波数範囲の信号のみである。コンデンサ
は典型的にはその値に比例する大きさを有する。また、
典型的には、コンデンサの値とそれが通過させる周波数
との間には反比例関係がある。従って、大型のコンデン
サは通常は低周波数信号、たとえば、音声周波数を通過
させるために使用される。多くの場合、大型コンデンサ
は小型化実装構成の中に収納するには大きすぎ、かさば
りすぎる。さらに、大型コンデンサは高価になる。
れる。結合しうる信号の周波数範囲はコンデンサの値に
関連しているため、特定の値のコンデンサにより結合で
きるのはある周波数範囲の信号のみである。コンデンサ
は典型的にはその値に比例する大きさを有する。また、
典型的には、コンデンサの値とそれが通過させる周波数
との間には反比例関係がある。従って、大型のコンデン
サは通常は低周波数信号、たとえば、音声周波数を通過
させるために使用される。多くの場合、大型コンデンサ
は小型化実装構成の中に収納するには大きすぎ、かさば
りすぎる。さらに、大型コンデンサは高価になる。
【００１０】
【発明が解決しようとする課題】本発明は大型でかさば
る絶縁変圧器、大型でかさばるコンデンサ又はフォトカ
プラを必要とせずに音声信号を分離障壁を経てひずみも
少なく通信することができる装置及び方法を提供するこ
とが目的である。
る絶縁変圧器、大型でかさばるコンデンサ又はフォトカ
プラを必要とせずに音声信号を分離障壁を経てひずみも
少なく通信することができる装置及び方法を提供するこ
とが目的である。
【００１１】
【課題を解決するための手段】本発明は、シグマデルタ
変調を使用して容量性分離障壁を経て信号を通信する方
法及び装置を提供する。本発明はシグマデルタ変調器を
使用して、アナログ信号をそのアナログ信号の振幅によ
って決まるパルス密度を有する２進信号に変換する。２
進信号のパルス持続時間はマイクロ秒又はマイクロ秒の
数分の一程度であり、その結果、２進信号はメガヘルツ
（ＭＨｚ）程度の周波数を含むようになるのが好まし
い。音声周波数範囲の信号とは異なり、メガヘルツ範囲
の信号は小型コンデンサにより有効に結合可能である。
従って、大型でかさばるコンデンサは不要になる。
変調を使用して容量性分離障壁を経て信号を通信する方
法及び装置を提供する。本発明はシグマデルタ変調器を
使用して、アナログ信号をそのアナログ信号の振幅によ
って決まるパルス密度を有する２進信号に変換する。２
進信号のパルス持続時間はマイクロ秒又はマイクロ秒の
数分の一程度であり、その結果、２進信号はメガヘルツ
（ＭＨｚ）程度の周波数を含むようになるのが好まし
い。音声周波数範囲の信号とは異なり、メガヘルツ範囲
の信号は小型コンデンサにより有効に結合可能である。
従って、大型でかさばるコンデンサは不要になる。
【００１２】シグマデルタ変調器に供給されたアナログ
信号を、まず、信号の帯域幅を制限し且つエイリアシン
グを防止するためにフィルタリングする。次に、フィル
タリング後のアナログ信号をシグマデルタ変調器に印加
し、シグマデルタ変調器は２進信号を供給する。シグマ
デルタ変調器が供給する２進信号はピコファラド範囲の
値程度のコンデンサを介して通信され、デジタル／アナ
ログ（Ｄ／Ａ）変換器又はデジタル信号処理（ＤＳＰ）
回路によって受信される。信号がＤ／Ａ変換器により受
信されると、Ｄ／Ａ変換器は２進信号をアナログ信号に
変換する。次に、信号のデジタル変換及び処理から発生
していると思われる雑音を除去するために、アナログ信
号をフィルタリングする。信号がＤＳＰ回路により受信
された場合には、ＤＳＰ回路は信号をデジタル処理す
る。
信号を、まず、信号の帯域幅を制限し且つエイリアシン
グを防止するためにフィルタリングする。次に、フィル
タリング後のアナログ信号をシグマデルタ変調器に印加
し、シグマデルタ変調器は２進信号を供給する。シグマ
デルタ変調器が供給する２進信号はピコファラド範囲の
値程度のコンデンサを介して通信され、デジタル／アナ
ログ（Ｄ／Ａ）変換器又はデジタル信号処理（ＤＳＰ）
回路によって受信される。信号がＤ／Ａ変換器により受
信されると、Ｄ／Ａ変換器は２進信号をアナログ信号に
変換する。次に、信号のデジタル変換及び処理から発生
していると思われる雑音を除去するために、アナログ信
号をフィルタリングする。信号がＤＳＰ回路により受信
された場合には、ＤＳＰ回路は信号をデジタル処理す
る。
【００１３】政府規則に準拠する変復調装置に適用する
場合に電話回線分離を実行するために本発明を使用して
も良い。回線インタフェース集積回路（ＩＣ）を電話回
線に直接に接続し、電話回線により給電しても良い。回
線インタフェースＩＣは受信信号を容量性分離障壁を経
て受信信号を通信するためのシグマデルタ変調器と、容
量性分離障壁を経て通信されるシグマデルタビットスト
リームからアナログ送信信号を供給するためのデジタル
／アナログ（Ｄ／Ａ）変換器を含んでいても良い。容量
性分離障壁の反対側にある回路は、送受信信号を処理す
るために同様の素子を含む。
場合に電話回線分離を実行するために本発明を使用して
も良い。回線インタフェース集積回路（ＩＣ）を電話回
線に直接に接続し、電話回線により給電しても良い。回
線インタフェースＩＣは受信信号を容量性分離障壁を経
て受信信号を通信するためのシグマデルタ変調器と、容
量性分離障壁を経て通信されるシグマデルタビットスト
リームからアナログ送信信号を供給するためのデジタル
／アナログ（Ｄ／Ａ）変換器を含んでいても良い。容量
性分離障壁の反対側にある回路は、送受信信号を処理す
るために同様の素子を含む。
【００１４】高電圧分離障壁を構成するために小型のコ
ンデンサ（たとえば、ピコファラド程度）を使用できる
ように、高周波数（たとえば、メガヘルツ程度）で本発
明を実施しても良い。高電圧分離障壁の電話回線側にあ
る回路はその電力を電話回線から取り出して、給電条件
を最小限に抑えても良い。さらに、最新の回線インタフ
ェース回路はＡ／Ｄ変換とＤ／Ａ変換を要求するので、
本発明に従って分離障壁を経て信号を通信するために、
付加回路はごくわずかしか必要ではない。従って、従来
の技術の欠点は克服されたのである。
ンデンサ（たとえば、ピコファラド程度）を使用できる
ように、高周波数（たとえば、メガヘルツ程度）で本発
明を実施しても良い。高電圧分離障壁の電話回線側にあ
る回路はその電力を電話回線から取り出して、給電条件
を最小限に抑えても良い。さらに、最新の回線インタフ
ェース回路はＡ／Ｄ変換とＤ／Ａ変換を要求するので、
本発明に従って分離障壁を経て信号を通信するために、
付加回路はごくわずかしか必要ではない。従って、従来
の技術の欠点は克服されたのである。
【００１５】
【実施例】シグマデルタ変調を使用して容量性分離障壁
を経て信号を通信する方法及び装置を説明する。以下の
説明中、本発明をさらに完全に理解させるために数多く
の特定の詳細な事項を挙げる。しかしながら、それらの
特定の詳細な事項がなくとも本発明を実施しうることは
当業者には明白であろう。他の場合には、本発明を無用
にわかりにくくしないために、周知の特徴を詳細には説
明しなかった。
を経て信号を通信する方法及び装置を説明する。以下の
説明中、本発明をさらに完全に理解させるために数多く
の特定の詳細な事項を挙げる。しかしながら、それらの
特定の詳細な事項がなくとも本発明を実施しうることは
当業者には明白であろう。他の場合には、本発明を無用
にわかりにくくしないために、周知の特徴を詳細には説
明しなかった。
【００１６】多くの場合、異なる電気的特性を有する２
つの電気的環境の間で信号を結合することが必要であ
る。たとえば、一方の環境が１つ又は複数の電圧レベル
にあり、他方の環境は別の電圧レベルにある場合もある
だろう。そのような状況の下では、通常、２つの環境の
各々の回路の適正な動作を確保し且つそれぞれの回路に
対する損傷を防止するために、環境を互いに分離するこ
とが必要である。同時に、２つの環境の間で信号を結合
することも必要であろう。すなわち、大型でかさばる結
合素子を使用せずに２つの環境の分離を実行しつつ、２
つの電気的環境の間で信号を結合する方法が必要なので
ある。
つの電気的環境の間で信号を結合することが必要であ
る。たとえば、一方の環境が１つ又は複数の電圧レベル
にあり、他方の環境は別の電圧レベルにある場合もある
だろう。そのような状況の下では、通常、２つの環境の
各々の回路の適正な動作を確保し且つそれぞれの回路に
対する損傷を防止するために、環境を互いに分離するこ
とが必要である。同時に、２つの環境の間で信号を結合
することも必要であろう。すなわち、大型でかさばる結
合素子を使用せずに２つの環境の分離を実行しつつ、２
つの電気的環境の間で信号を結合する方法が必要なので
ある。
【００１７】本発明はシグマデルタ変調技法を使用し
て、アナログ信号を容量性分離障壁を経て結合する。シ
グマデルタ変調は信号のアナログ形態とデジタル形態と
の間の変換（Ａ／Ｄ変換又はＤ／Ａ変換のいずれか）を
実行するために使用される場合が多いので、変換のため
に必要とされるであろうと思われる回路を越える余分の
回路の必要性は最小限に抑えられる。本発明は、アナロ
グ／デジタル変換を容易にすると共に、容量性分離障壁
を経た送信に適する変調信号を供給するために、シグマ
デルタ変調を使用する。分離障壁の両側で信号のシグマ
デルタ変調を実行することにより、分離障壁を経た両方
向通信を実行しても良い。
て、アナログ信号を容量性分離障壁を経て結合する。シ
グマデルタ変調は信号のアナログ形態とデジタル形態と
の間の変換（Ａ／Ｄ変換又はＤ／Ａ変換のいずれか）を
実行するために使用される場合が多いので、変換のため
に必要とされるであろうと思われる回路を越える余分の
回路の必要性は最小限に抑えられる。本発明は、アナロ
グ／デジタル変換を容易にすると共に、容量性分離障壁
を経た送信に適する変調信号を供給するために、シグマ
デルタ変調を使用する。分離障壁の両側で信号のシグマ
デルタ変調を実行することにより、分離障壁を経た両方
向通信を実行しても良い。
【００１８】本発明は電話回線インタフェースへの適
用、特に、コンピュータを、たとえば、変復調装置によ
って電話回線にインタフェースするような用途において
有用である。分離障壁の一方の側を電話回線に結合し、
分離障壁の他方の側をコンピュータ又は電話機などの他
のユーザ装置に結合しても良い。本発明は、規定条件に
従うように、分離障壁を経て音声信号を両方向に結合す
る。デジタル制御信号などのデジタル信号の結合はフォ
トカプラを介して任意に行われる。
用、特に、コンピュータを、たとえば、変復調装置によ
って電話回線にインタフェースするような用途において
有用である。分離障壁の一方の側を電話回線に結合し、
分離障壁の他方の側をコンピュータ又は電話機などの他
のユーザ装置に結合しても良い。本発明は、規定条件に
従うように、分離障壁を経て音声信号を両方向に結合す
る。デジタル制御信号などのデジタル信号の結合はフォ
トカプラを介して任意に行われる。
【００１９】変復調装置はデジタル信号処理に依存し、
Ａ／Ｄ変換器とＤ／Ａ変換器を使用する場合が多いの
で、複雑さをさほど加えることなく本発明を実施できる
であろう。分離障壁の両側に変換回路の各部分を配置
し、シグマデルタ変調信号を分離障壁を経て結合しても
良い。電話回線側にある回路の部分は電話回線から電力
を取り出し、コンピュータ側、すなわち、加入者側にあ
る部分は加入者側のコンピュータ電源又は別の電源から
電力を取り出せば良く、それにより、電力供給の複雑さ
は最小限に抑えられ、また、コンピュータ電源により供
給される電力の量は減少する。
Ａ／Ｄ変換器とＤ／Ａ変換器を使用する場合が多いの
で、複雑さをさほど加えることなく本発明を実施できる
であろう。分離障壁の両側に変換回路の各部分を配置
し、シグマデルタ変調信号を分離障壁を経て結合しても
良い。電話回線側にある回路の部分は電話回線から電力
を取り出し、コンピュータ側、すなわち、加入者側にあ
る部分は加入者側のコンピュータ電源又は別の電源から
電力を取り出せば良く、それにより、電力供給の複雑さ
は最小限に抑えられ、また、コンピュータ電源により供
給される電力の量は減少する。
【００２０】図２は、本発明の好ましい実施例のブロッ
ク線図である。チップ導体と、リング導体とから構成さ
れる電話回線２０９はブロック２０１に結合している。
ブロック２０１はノード２１２を介してコンデンサ２０
３の第１の端子に結合し、ノード２１４を介してコンデ
ンサ２０４の第１の端子に結合すると共に、ノード２１
６を介してコンデンサ２０５の第１の端子に結合してい
る。ブロック２０１はノード２１８を介してフォトカプ
ラ２０６のＬＥＤの陽極にも結合すると共に、ノード２
２０を介してフォトカプラ２０７のフォトトランジスタ
のコレクタに結合している。フォトカプラ２０６のＬＥ
Ｄの陰極は接地点に結合している。フォトカプラ２０７
のフォトトランジスタのエミッタは接地点に結合してい
る。
ク線図である。チップ導体と、リング導体とから構成さ
れる電話回線２０９はブロック２０１に結合している。
ブロック２０１はノード２１２を介してコンデンサ２０
３の第１の端子に結合し、ノード２１４を介してコンデ
ンサ２０４の第１の端子に結合すると共に、ノード２１
６を介してコンデンサ２０５の第１の端子に結合してい
る。ブロック２０１はノード２１８を介してフォトカプ
ラ２０６のＬＥＤの陽極にも結合すると共に、ノード２
２０を介してフォトカプラ２０７のフォトトランジスタ
のコレクタに結合している。フォトカプラ２０６のＬＥ
Ｄの陰極は接地点に結合している。フォトカプラ２０７
のフォトトランジスタのエミッタは接地点に結合してい
る。
【００２１】ブロック２０２はノード２１３を介してコ
ンデンサ２０３の第２の端子に結合し、ノード２１５を
介してコンデンサ２０４の第２の端子に結合すると共
に、ノード２１７を介してコンデンサ２０５の第２の端
子に結合している。ブロック２０２はノード２１９を介
してフォトカプラ２０６のフォトトランジスタのコレク
タにも結合すると共に、ノード２２１を介してフォトカ
プラ２０７のＬＥＤの陽極に結合している。フォトカプ
ラ２０６のフォトトランジスタのエミッタは接地点に結
合している。フォトカプラ２０７のＬＥＤの陰極は接地
点に結合している。送信信号ＴＸはノード２１１を介し
てブロック２０２に印加される。ブロック２０２はノー
ド２１０を介して受信信号ＲＸを供給する。
ンデンサ２０３の第２の端子に結合し、ノード２１５を
介してコンデンサ２０４の第２の端子に結合すると共
に、ノード２１７を介してコンデンサ２０５の第２の端
子に結合している。ブロック２０２はノード２１９を介
してフォトカプラ２０６のフォトトランジスタのコレク
タにも結合すると共に、ノード２２１を介してフォトカ
プラ２０７のＬＥＤの陽極に結合している。フォトカプ
ラ２０６のフォトトランジスタのエミッタは接地点に結
合している。フォトカプラ２０７のＬＥＤの陰極は接地
点に結合している。送信信号ＴＸはノード２１１を介し
てブロック２０２に印加される。ブロック２０２はノー
ド２１０を介して受信信号ＲＸを供給する。
【００２２】ブロック２０１はフィルタブロック２２２
と、シグマデルタ変調器ブロック２２３と、デジタル／
アナログ（Ｄ／Ａ）変換器ブロック２２４と、クロック
受信器ブロック２２５と、フォトカプラドライバブロッ
ク２２６と、フォトカプラ受信器ブロック２２７とから
構成されている。ブロック２０２はフィルタブロック２
２８と、シグマデルタ変調器２２９と、Ｄ／Ａ変換器２
３０と、クロック発振器２３１と、フォトカプラ受信器
２３２と、フォトカプラドライバ２３３とから構成され
ている。電話回線２０９のチップ導体とリング導体はフ
ィルタブロック２２２に結合している。フィルタブロッ
ク２２２からの受信信号はノード２３４を介してシグマ
デルタ変調器２２３に結合する。シグマデルタ変調器２
２３は受信信号のパルス密度バージョン、すなわち、シ
グマデルタ変調バージョンをノード２１２に供給する。
ノード２１２におけるシグマデルタ変調信号のパルスは
コンデンサ２０３を介してノード２１３に結合する。
と、シグマデルタ変調器ブロック２２３と、デジタル／
アナログ（Ｄ／Ａ）変換器ブロック２２４と、クロック
受信器ブロック２２５と、フォトカプラドライバブロッ
ク２２６と、フォトカプラ受信器ブロック２２７とから
構成されている。ブロック２０２はフィルタブロック２
２８と、シグマデルタ変調器２２９と、Ｄ／Ａ変換器２
３０と、クロック発振器２３１と、フォトカプラ受信器
２３２と、フォトカプラドライバ２３３とから構成され
ている。電話回線２０９のチップ導体とリング導体はフ
ィルタブロック２２２に結合している。フィルタブロッ
ク２２２からの受信信号はノード２３４を介してシグマ
デルタ変調器２２３に結合する。シグマデルタ変調器２
２３は受信信号のパルス密度バージョン、すなわち、シ
グマデルタ変調バージョンをノード２１２に供給する。
ノード２１２におけるシグマデルタ変調信号のパルスは
コンデンサ２０３を介してノード２１３に結合する。
【００２３】Ｄ／Ａ変換器２３０はノード２１３でシグ
マデルタビットストリームを受信し、それをアナログ信
号に変換してノード２３６から発生する。ノード２３６
からの信号はフィルタブロック２２８を通過し、ノード
２１０で受信信号ＲＸとして出力される。ノード２１１
の送信信号ＴＸはフィルタブロック２２８に印加され
る。フィルタブロック２２８はノード２３７で出力をシ
グマデルタ変調器２２９に供給する。シグマデルタ変調
器２２９はノード２１７に送信信号ＴＸに基づくビット
密度ストリーム、すなわち、シグマデルタ変調ビットス
トリームを供給する。ノード２１７のシグマデルタビッ
トストリームはコンデンサ２０５を介してノード２１６
に結合する。ノード２１６のシグマデルタビットストリ
ーム信号はＤ／Ａ変換器２２４に結合する。Ｄ／Ａ変換
器２２４はノード２１６のシグマデルタビットストリー
ム信号をノード２３５のアナログ出力に変換する。ノー
ド２３５の信号はフィルタブロック２２２に結合する。
フィルタブロック２２２は電話回線２０９のチップ導体
とリング導体を経て出力信号を供給する。
マデルタビットストリームを受信し、それをアナログ信
号に変換してノード２３６から発生する。ノード２３６
からの信号はフィルタブロック２２８を通過し、ノード
２１０で受信信号ＲＸとして出力される。ノード２１１
の送信信号ＴＸはフィルタブロック２２８に印加され
る。フィルタブロック２２８はノード２３７で出力をシ
グマデルタ変調器２２９に供給する。シグマデルタ変調
器２２９はノード２１７に送信信号ＴＸに基づくビット
密度ストリーム、すなわち、シグマデルタ変調ビットス
トリームを供給する。ノード２１７のシグマデルタビッ
トストリームはコンデンサ２０５を介してノード２１６
に結合する。ノード２１６のシグマデルタビットストリ
ーム信号はＤ／Ａ変換器２２４に結合する。Ｄ／Ａ変換
器２２４はノード２１６のシグマデルタビットストリー
ム信号をノード２３５のアナログ出力に変換する。ノー
ド２３５の信号はフィルタブロック２２２に結合する。
フィルタブロック２２２は電話回線２０９のチップ導体
とリング導体を経て出力信号を供給する。
【００２４】フォトカプラドライバブロック２２６は、
フォトカプラ２０６を駆動するために、ノード２１８に
信号を供給する。フォトカプラ２０６はノード２１８の
信号を障壁２０８を介してノード２１９に結合する。ノ
ード２１９の信号はフォトカプラ受信器ブロック２３２
により受信される。フォトカプラドライバブロック２３
３は、フォトカプラ２０７を駆動するために、ノード２
２１に信号を供給する。フォトカプラ２０７はノード２
２１の信号を高電圧障壁２０８を経てノード２２０に結
合する。ノード２２０の信号はフォトカプラ受信器ブロ
ック２２７により受信される。
フォトカプラ２０６を駆動するために、ノード２１８に
信号を供給する。フォトカプラ２０６はノード２１８の
信号を障壁２０８を介してノード２１９に結合する。ノ
ード２１９の信号はフォトカプラ受信器ブロック２３２
により受信される。フォトカプラドライバブロック２３
３は、フォトカプラ２０７を駆動するために、ノード２
２１に信号を供給する。フォトカプラ２０７はノード２
２１の信号を高電圧障壁２０８を経てノード２２０に結
合する。ノード２２０の信号はフォトカプラ受信器ブロ
ック２２７により受信される。
【００２５】図３は、本発明の一実施例を含むシステム
を示すブロック線図である。このシステムは、電話回線
を介してデジタル情報を通信する変復調装置を実現する
ために使用されても良い。電話回線３０９のチップ導体
とリング導体はアナログフロントエンド回線インタフェ
ース回路３０１に結合している。アナログフロントエン
ド回線インタフェース回路３０１はノード３１２を介し
てコンデンサ３０３の第１の端子に結合し、ノード３１
４を介してコンデンサ３０４の第１の端子に結合すると
共に、ノード３１６を介してコンデンサ３０５の第１の
端子に結合している。アナログフロントエンド回線イン
タフェース回路３０１はノード３１８を介してフォトカ
プラ３０６にも結合すると共に、ノード３２０を介して
フォトカプラ３０７に結合している。コンデンサ３０
３，３０４及び３０５と、フォトカプラ３０６及び３０
７とは高電圧障壁３０８を維持する。
を示すブロック線図である。このシステムは、電話回線
を介してデジタル情報を通信する変復調装置を実現する
ために使用されても良い。電話回線３０９のチップ導体
とリング導体はアナログフロントエンド回線インタフェ
ース回路３０１に結合している。アナログフロントエン
ド回線インタフェース回路３０１はノード３１２を介し
てコンデンサ３０３の第１の端子に結合し、ノード３１
４を介してコンデンサ３０４の第１の端子に結合すると
共に、ノード３１６を介してコンデンサ３０５の第１の
端子に結合している。アナログフロントエンド回線イン
タフェース回路３０１はノード３１８を介してフォトカ
プラ３０６にも結合すると共に、ノード３２０を介して
フォトカプラ３０７に結合している。コンデンサ３０
３，３０４及び３０５と、フォトカプラ３０６及び３０
７とは高電圧障壁３０８を維持する。
【００２６】信号処理回路３０２はノード３１３を介し
てコンデンサ３０３の第２の端子に結合し、ノード３１
５を介してコンデンサ３０４の第２の端子に結合すると
共に、ノード３１７を介してコンデンサ３０５の第２の
端子に結合している。プロセッサ３２２もノード３１９
を介してフォトカプラ３０６に結合すると共に、ノード
３２１を介してフォトカプラ３０７に結合している。
てコンデンサ３０３の第２の端子に結合し、ノード３１
５を介してコンデンサ３０４の第２の端子に結合すると
共に、ノード３１７を介してコンデンサ３０５の第２の
端子に結合している。プロセッサ３２２もノード３１９
を介してフォトカプラ３０６に結合すると共に、ノード
３２１を介してフォトカプラ３０７に結合している。
【００２７】信号処理回路３０２はノード３１０及び３
１１を介してプロセッサ３２２に結合している。信号処
理回路３０２はデジタル信号処理（ＤＳＰ）回路又はＤ
／Ａ変換器などの他の信号処理回路であっても良い。プ
ロセッサ３２２は中央処理装置（ＣＰＵ）、単一のＩＣ
マイクロコントローラなどのマイクロ制御装置（ＭＣ
Ｕ）又は他の何らかの種類のデジタルプロセッサであれ
ば良い。
１１を介してプロセッサ３２２に結合している。信号処
理回路３０２はデジタル信号処理（ＤＳＰ）回路又はＤ
／Ａ変換器などの他の信号処理回路であっても良い。プ
ロセッサ３２２は中央処理装置（ＣＰＵ）、単一のＩＣ
マイクロコントローラなどのマイクロ制御装置（ＭＣ
Ｕ）又は他の何らかの種類のデジタルプロセッサであれ
ば良い。
【００２８】図４は、本発明の一実施例を含むシステム
のブロック線図である。ノード４０６はエイリアス防止
フィルタブロック４０１に結合している。エイリアス防
止フィルタブロック４０１はノード４７７を介してシグ
マデルタ変調器ブロック４０２に結合している。シグマ
デルタ変調器ブロック４０２はノード４０８を介してコ
ンデンサ４０５の第１の端子に結合している。コンデン
サ４０５の第２の端子はノード４０９を介して１ビット
Ｄ／Ａ変換器ブロック４０３に結合している。１ビット
Ｄ／Ａ変換器ブロック４０３はノード４１０を介して低
域フィルタ４０４に結合している。低域フィルタ４０４
はノード４１１に結合している。
のブロック線図である。ノード４０６はエイリアス防止
フィルタブロック４０１に結合している。エイリアス防
止フィルタブロック４０１はノード４７７を介してシグ
マデルタ変調器ブロック４０２に結合している。シグマ
デルタ変調器ブロック４０２はノード４０８を介してコ
ンデンサ４０５の第１の端子に結合している。コンデン
サ４０５の第２の端子はノード４０９を介して１ビット
Ｄ／Ａ変換器ブロック４０３に結合している。１ビット
Ｄ／Ａ変換器ブロック４０３はノード４１０を介して低
域フィルタ４０４に結合している。低域フィルタ４０４
はノード４１１に結合している。
【００２９】シグマデルタ変調のために信号を前処理し
且つエイリアシングを回避するために、ノード４０６の
信号をエイリアス防止フィルタブロック４０１をフィル
タリングする。エイリアス防止フィルタブロック４０１
は、ＤＣ電圧と、他の何らかの望ましくない低周波数信
号とを阻止するための高域フィルタを任意に含んでいて
も良い。フィルタリング後の信号はエイリアス防止フィ
ルタブロック４０１からノード４０７からシグマデルタ
変調器４０２に供給される。シグマデルタ変調器ブロッ
ク４０２は、ノード４０７の信号に基づいて、ノード４
０８にシグマデルタビットストリームを発生する。
且つエイリアシングを回避するために、ノード４０６の
信号をエイリアス防止フィルタブロック４０１をフィル
タリングする。エイリアス防止フィルタブロック４０１
は、ＤＣ電圧と、他の何らかの望ましくない低周波数信
号とを阻止するための高域フィルタを任意に含んでいて
も良い。フィルタリング後の信号はエイリアス防止フィ
ルタブロック４０１からノード４０７からシグマデルタ
変調器４０２に供給される。シグマデルタ変調器ブロッ
ク４０２は、ノード４０７の信号に基づいて、ノード４
０８にシグマデルタビットストリームを発生する。
【００３０】ノード４０８の信号はコンデンサ４０５を
介してノード４０９に結合する。ＤＣ電圧などの望まし
くない電圧がノード４０８とノード４０９との間を通過
するのを阻止するために、コンデンサ４０５はノード４
０８とノード４０９との間に高電圧障壁を構成する。ノ
ード４０９のシグマデルタビットストリームは１ビット
Ｄ／Ａ変換器４０３によりノード４１０のアナログ信号
に変換される。ノード４１０のアナログ信号は低域フィ
ルタ４０４により低域フィルタリングされて、ノード４
１１に出力信号を発生する。
介してノード４０９に結合する。ＤＣ電圧などの望まし
くない電圧がノード４０８とノード４０９との間を通過
するのを阻止するために、コンデンサ４０５はノード４
０８とノード４０９との間に高電圧障壁を構成する。ノ
ード４０９のシグマデルタビットストリームは１ビット
Ｄ／Ａ変換器４０３によりノード４１０のアナログ信号
に変換される。ノード４１０のアナログ信号は低域フィ
ルタ４０４により低域フィルタリングされて、ノード４
１１に出力信号を発生する。
【００３１】図９は、本発明の一実施例を含むシステム
のブロック線図である。ノード９１１はエイリアス防止
フィルタブロック９０１に結合している。エイリアス防
止フィルタブロック９０１はノード９１２を介してシグ
マデルタ変調器ブロック９０２に結合している。シグマ
デルタ変調器ブロック９０２はノード９１３を介してコ
ンデンサ９０９の第１の端子に結合している。コンデン
サ９０９の第２の端子はノード９１４を介してデジタル
シグマデルタ復調器ブロック９０３に結合している。デ
ジタルシグマデルタ復調器ブロック９０３はノード９１
５を介してデジタルフィルタ９１５に結合している。デ
ジタルフィルタ９０４はノード９１６に結合している。
のブロック線図である。ノード９１１はエイリアス防止
フィルタブロック９０１に結合している。エイリアス防
止フィルタブロック９０１はノード９１２を介してシグ
マデルタ変調器ブロック９０２に結合している。シグマ
デルタ変調器ブロック９０２はノード９１３を介してコ
ンデンサ９０９の第１の端子に結合している。コンデン
サ９０９の第２の端子はノード９１４を介してデジタル
シグマデルタ復調器ブロック９０３に結合している。デ
ジタルシグマデルタ復調器ブロック９０３はノード９１
５を介してデジタルフィルタ９１５に結合している。デ
ジタルフィルタ９０４はノード９１６に結合している。
【００３２】シグマデルタ変調のために信号を前処理し
且つエイリアシングを回避するために、ノード９１１の
信号をエイリアス防止フィルタブロック９０１によって
フィルタリングする。ＤＣ電圧及び他の何らかの望まし
くない低周波数信号を阻止するために、エイリアス防止
フィルタブロック９０１は高域フィルタを任意に含んで
いても良い。フィルタリング済信号はエイリアス防止フ
ィルタブロック９０１からノード９１２を通過して、シ
グマデルタ変調器９０２に至る。シグマデルタ変調器ブ
ロック９０２はノード９１２の信号に基づいて、シグマ
デルタビットストリームをノード９１３に発生する。
且つエイリアシングを回避するために、ノード９１１の
信号をエイリアス防止フィルタブロック９０１によって
フィルタリングする。ＤＣ電圧及び他の何らかの望まし
くない低周波数信号を阻止するために、エイリアス防止
フィルタブロック９０１は高域フィルタを任意に含んで
いても良い。フィルタリング済信号はエイリアス防止フ
ィルタブロック９０１からノード９１２を通過して、シ
グマデルタ変調器９０２に至る。シグマデルタ変調器ブ
ロック９０２はノード９１２の信号に基づいて、シグマ
デルタビットストリームをノード９１３に発生する。
【００３３】ノード９１３の信号はコンデンサ９０９を
介してノード９１４に結合する。ＤＣ電圧などの望まし
くない電圧がノード９１３とノード９１４との間を通過
するのを阻止するために、コンデンサ９０９はノード９
１３とノード９１４との間に高電圧障壁を構成する。ノ
ード９１４のシグマデルタビットストリームはデジタル
シグマデルタ復調器９０３により復調されて、ノード９
１５にデジタル信号を供給する。ノード９１５のデジタ
ル信号はデジタルフィルタ９０４によりデジタルフィル
タリングされて、ノード９１６にデジタル出力信号を供
給する。ノード９１６のデジタル出力信号はＤＳＰ回路
を使用してさらに処理されても良く、コンピュータ、Ｃ
ＰＵ、マイクロコントローラ又はＭＣＵに印加されても
良く、あるいは、アナログ形態に変換されても良い。
介してノード９１４に結合する。ＤＣ電圧などの望まし
くない電圧がノード９１３とノード９１４との間を通過
するのを阻止するために、コンデンサ９０９はノード９
１３とノード９１４との間に高電圧障壁を構成する。ノ
ード９１４のシグマデルタビットストリームはデジタル
シグマデルタ復調器９０３により復調されて、ノード９
１５にデジタル信号を供給する。ノード９１５のデジタ
ル信号はデジタルフィルタ９０４によりデジタルフィル
タリングされて、ノード９１６にデジタル出力信号を供
給する。ノード９１６のデジタル出力信号はＤＳＰ回路
を使用してさらに処理されても良く、コンピュータ、Ｃ
ＰＵ、マイクロコントローラ又はＭＣＵに印加されても
良く、あるいは、アナログ形態に変換されても良い。
【００３４】デジタル入力信号はノード９１７に印加さ
れる。デジタル信号処理（ＤＳＰ）回路９０５は信号を
デジタル処理して、ノード９１８にデジタル信号を供給
する。デジタルシグマデルタ変調器ブロック９０６はノ
ード９１８のデジタル信号を、コンデンサ９１０を介し
てノード９２０に結合されるノード９１９のシグマデル
タ変調信号に変換する。Ｄ／Ａ変換器９０７はノード９
０７のデジタル信号をノード９２１のアナログ信号に変
換する。シグマデルタ変調プロセス又はＤ／Ａ変換プロ
セスに関連する信号などの望ましくない高周波数信号を
除去し、それにより、ノード９２２にひずみの少ないア
ナログ出力信号を供給するために、低域フィルタ９０８
はノード９２１のアナログ信号をフィルタリングする。
電話回線を介する信号の送受信を可能にするために、ノ
ード９１１及び９２２を電話回線に結合しても良い。
れる。デジタル信号処理（ＤＳＰ）回路９０５は信号を
デジタル処理して、ノード９１８にデジタル信号を供給
する。デジタルシグマデルタ変調器ブロック９０６はノ
ード９１８のデジタル信号を、コンデンサ９１０を介し
てノード９２０に結合されるノード９１９のシグマデル
タ変調信号に変換する。Ｄ／Ａ変換器９０７はノード９
０７のデジタル信号をノード９２１のアナログ信号に変
換する。シグマデルタ変調プロセス又はＤ／Ａ変換プロ
セスに関連する信号などの望ましくない高周波数信号を
除去し、それにより、ノード９２２にひずみの少ないア
ナログ出力信号を供給するために、低域フィルタ９０８
はノード９２１のアナログ信号をフィルタリングする。
電話回線を介する信号の送受信を可能にするために、ノ
ード９１１及び９２２を電話回線に結合しても良い。
【００３５】図５Ａ及び図５Ｂは、シグマデルタ変調の
１例を示す。図５Ａはアナログ信号を示す。波形５０１
は正弦波の１サイクルを表わしている。図５Ｂは、図５
Ａのアナログ信号から取り出されるシグマデルタビット
ストリームを示す。そのシグマデルタビットストリーム
は波形５０２により表わされている。
１例を示す。図５Ａはアナログ信号を示す。波形５０１
は正弦波の１サイクルを表わしている。図５Ｂは、図５
Ａのアナログ信号から取り出されるシグマデルタビット
ストリームを示す。そのシグマデルタビットストリーム
は波形５０２により表わされている。
【００３６】波形５０２は、ハイレベル５２８又はロー
レベル５２９の瞬時レベルを有しているデジタル信号で
ある。波形５０２は、時間５０３から５２７により示さ
れるような規則的なクロックインタバルをもってレベル
間で遷移している。たとえば、波形５０２は時間５０３
の前にはローレベル５２９である。時間５０３になる
と、波形５０２はハイレベル５２８へと遷移する。時間
５０４では、波形５０２はハイレベル５２８から遷移し
てローレベル５２９に戻る。
レベル５２９の瞬時レベルを有しているデジタル信号で
ある。波形５０２は、時間５０３から５２７により示さ
れるような規則的なクロックインタバルをもってレベル
間で遷移している。たとえば、波形５０２は時間５０３
の前にはローレベル５２９である。時間５０３になる
と、波形５０２はハイレベル５２８へと遷移する。時間
５０４では、波形５０２はハイレベル５２８から遷移し
てローレベル５２９に戻る。
【００３７】波形５０２は波形５０１によって決まる。
波形５０２がハイレベル５２８にある波形５０２のパル
スの数は、波形５０１の軸５３３の正方向で振幅を増し
ている部分に応じた波形５０２の部分で増加する。ロー
レベル５２９を有する波形５０２のパルスの数は、軸５
３３に沿ってより負の値を有している波形５０１の部分
に対応する波形５０２の部分にわたって増加する。波形
５０２がハイレベル５２８になる数は、軸５３３に沿っ
た波形５１０の対応する点の場所によって決まり、その
数は軸５３３の正方向で増加し、軸５３３の負方向で減
少する。
波形５０２がハイレベル５２８にある波形５０２のパル
スの数は、波形５０１の軸５３３の正方向で振幅を増し
ている部分に応じた波形５０２の部分で増加する。ロー
レベル５２９を有する波形５０２のパルスの数は、軸５
３３に沿ってより負の値を有している波形５０１の部分
に対応する波形５０２の部分にわたって増加する。波形
５０２がハイレベル５２８になる数は、軸５３３に沿っ
た波形５１０の対応する点の場所によって決まり、その
数は軸５３３の正方向で増加し、軸５３３の負方向で減
少する。
【００３８】図８Ａ及び図８Ｂは、マンチェスタ符号化
シグマデルタ変調の１例を示す。図８Ａはアナログ信号
を示す。波形８０１は正弦波の１サイクルを表わしてい
る。図８Ｂは、図８Ａのアナログ信号から取り出される
マンチェスタ符号化シグマデルタビットストリームを示
す。マンチェスタ符号化シグマデルタビットストリーム
は波形８０２により表わされている。
シグマデルタ変調の１例を示す。図８Ａはアナログ信号
を示す。波形８０１は正弦波の１サイクルを表わしてい
る。図８Ｂは、図８Ａのアナログ信号から取り出される
マンチェスタ符号化シグマデルタビットストリームを示
す。マンチェスタ符号化シグマデルタビットストリーム
は波形８０２により表わされている。
【００３９】波形８０２は、ハイレベル８２８又はロー
レベル８２９の瞬時レベルを有するデジタル信号であ
る。波形８０２は、時間８０３及び８０６により表わさ
れるような規則的なクロックインタバルをもってレベル
間で遷移している。マンチェスタ符号化の場合、波形８
０２はクロック周期の中央ごとにレベル間で遷移する。
たとえば、波形８０２は時間８０３の前にはローレベル
８２９にある。時間８０３になると、波形８０２はハイ
レベル８２８へと遷移する。時間８０３と時間８０４と
の間のクロック周期の中央で、波形８０２はローレベル
８２９へ遷移する。そのクロック周期の残る部分につい
ては、波形８０２はローレベル８２９にとどまる。時間
８０４では、時間８０４と時間８０５との間のクロック
周期の中央に至るまで波形８０２はローレベル８２９に
とどまり、そのクロック周期の中央の時点で波形８０２
はローレベル８２９からハイレベル８２８へと遷移す
る。任意のクロック周期について、波形８０２はそのク
ロック周期の前半部分にわたりハイレベル８２８にとど
まっているときは論理値１を表わし、クロック周期の後
半部分についてはローレベル８２９へと遷移する。同様
に、波形８０２はクロック周期の前半部分にわたりロー
レベル８２９にとどまっているときは論理値０を表わ
し、クロック周期の後半部分についてはハイレベル８２
８へと遷移する。
レベル８２９の瞬時レベルを有するデジタル信号であ
る。波形８０２は、時間８０３及び８０６により表わさ
れるような規則的なクロックインタバルをもってレベル
間で遷移している。マンチェスタ符号化の場合、波形８
０２はクロック周期の中央ごとにレベル間で遷移する。
たとえば、波形８０２は時間８０３の前にはローレベル
８２９にある。時間８０３になると、波形８０２はハイ
レベル８２８へと遷移する。時間８０３と時間８０４と
の間のクロック周期の中央で、波形８０２はローレベル
８２９へ遷移する。そのクロック周期の残る部分につい
ては、波形８０２はローレベル８２９にとどまる。時間
８０４では、時間８０４と時間８０５との間のクロック
周期の中央に至るまで波形８０２はローレベル８２９に
とどまり、そのクロック周期の中央の時点で波形８０２
はローレベル８２９からハイレベル８２８へと遷移す
る。任意のクロック周期について、波形８０２はそのク
ロック周期の前半部分にわたりハイレベル８２８にとど
まっているときは論理値１を表わし、クロック周期の後
半部分についてはローレベル８２９へと遷移する。同様
に、波形８０２はクロック周期の前半部分にわたりロー
レベル８２９にとどまっているときは論理値０を表わ
し、クロック周期の後半部分についてはハイレベル８２
８へと遷移する。
【００４０】波形８０２は波形８０１によって決まる。
波形８０２が論理値１を表わす波形８０２のパルスの数
は、波形８０１の軸８３３の正方向で振幅を増加させて
いる部分に対応した波形８０２の部分で増加する。波形
８０２が論理値０を表わす場合のパルスの数は、軸８３
３に沿ってより負の値を有する波形８０１の部分に対応
する波形８０２の部分にわたって増加する。波形８０２
が論理値１を表わす頻度は軸８３３に沿った波形８０１
の対応する点の場所によって決まり、その頻度は軸８３
３の正方向で増加し、軸８３３の負方向で減少する。
波形８０２が論理値１を表わす波形８０２のパルスの数
は、波形８０１の軸８３３の正方向で振幅を増加させて
いる部分に対応した波形８０２の部分で増加する。波形
８０２が論理値０を表わす場合のパルスの数は、軸８３
３に沿ってより負の値を有する波形８０１の部分に対応
する波形８０２の部分にわたって増加する。波形８０２
が論理値１を表わす頻度は軸８３３に沿った波形８０１
の対応する点の場所によって決まり、その頻度は軸８３
３の正方向で増加し、軸８３３の負方向で減少する。
【００４１】マンチェスタ符号化はＤＣ平衡信号を確保
し、これにより、分離障壁の反対側における信号の復号
はさらに容易になる。マンチェスタ符号化を説明してい
るが、当該技術で良く知られているような別の符号化方
式を本発明と関連させて使用しても良い。あるいは、符
号化方式の必要性を排除するように、図５Ｂに示すよう
な符号化前の信号を回復するために、当該技術で良く知
られている決定フィードバック等化器を使用しても良
い。
し、これにより、分離障壁の反対側における信号の復号
はさらに容易になる。マンチェスタ符号化を説明してい
るが、当該技術で良く知られているような別の符号化方
式を本発明と関連させて使用しても良い。あるいは、符
号化方式の必要性を排除するように、図５Ｂに示すよう
な符号化前の信号を回復するために、当該技術で良く知
られている決定フィードバック等化器を使用しても良
い。
【００４２】図６は、本発明の一実施例を含むシステム
の図である。チップ導体６４０とリング導体６４１は公
衆交換網６０１に結合している。金属酸化膜バリスタ
（ＭＯＶ）などのバリスタ又はサイダクタであっても良
い保安器６２０はチップ導体６４０と、リング導体６４
１とにまたがって結合している。チップ導体６４０はフ
ックスイッチ６０２の第１の端子に結合している。フッ
クスイッチ６０２の第２の端子はノード６４２に結合し
ている。ノード６４２はダイオード６２１の陽極と、ダ
イオード６２３の陰極とに結合している。リング導体６
４１はダイオード６２２の陽極と、ダイオード６２４の
陰極とに結合している。ダイオード６２３の陽極はノー
ド６４９でダイオード６２４の陽極に結合している。ダ
イオード６２１の陰極はノード６４３と、電界効果トラ
ンジスタ（ＦＥＴ）６２５の第１の端子とに結合してい
る。ＦＥＴ６２５のゲートはノード６４５と、アナログ
フロントエンド回線インタフェース回路６０３とに結合
している。ＦＥＴ６２５の第２の端子はノード６４７
と、アナログフロントエンド回線インタフェース回路
（ＡＦＥＬＩＣ）６０３と、抵抗器６０７の第１の端子
とに結合している。ダイオード６２２の陰極はノード６
４４と、ＦＥＴ６２６の第１の端子とに結合している。
ＦＥＴ６２６のゲートはノード６４６と、ＡＦＥＬＩＣ
６０３とに結合している。ＦＥＴ６２６の第２の端子は
ノード６４８と、ＡＦＥＬＩＣ６０３と、抵抗器６２８
の第１の端子とに結合している。
の図である。チップ導体６４０とリング導体６４１は公
衆交換網６０１に結合している。金属酸化膜バリスタ
（ＭＯＶ）などのバリスタ又はサイダクタであっても良
い保安器６２０はチップ導体６４０と、リング導体６４
１とにまたがって結合している。チップ導体６４０はフ
ックスイッチ６０２の第１の端子に結合している。フッ
クスイッチ６０２の第２の端子はノード６４２に結合し
ている。ノード６４２はダイオード６２１の陽極と、ダ
イオード６２３の陰極とに結合している。リング導体６
４１はダイオード６２２の陽極と、ダイオード６２４の
陰極とに結合している。ダイオード６２３の陽極はノー
ド６４９でダイオード６２４の陽極に結合している。ダ
イオード６２１の陰極はノード６４３と、電界効果トラ
ンジスタ（ＦＥＴ）６２５の第１の端子とに結合してい
る。ＦＥＴ６２５のゲートはノード６４５と、アナログ
フロントエンド回線インタフェース回路６０３とに結合
している。ＦＥＴ６２５の第２の端子はノード６４７
と、アナログフロントエンド回線インタフェース回路
（ＡＦＥＬＩＣ）６０３と、抵抗器６０７の第１の端子
とに結合している。ダイオード６２２の陰極はノード６
４４と、ＦＥＴ６２６の第１の端子とに結合している。
ＦＥＴ６２６のゲートはノード６４６と、ＡＦＥＬＩＣ
６０３とに結合している。ＦＥＴ６２６の第２の端子は
ノード６４８と、ＡＦＥＬＩＣ６０３と、抵抗器６２８
の第１の端子とに結合している。
【００４３】ＡＦＥＬＩＣ６０３はノード６５０と、コ
ンデンサ６３０の第１の端子とに結合している。コンデ
ンサ６３０の第２の端子は抵抗器６３１の第１の端子に
結合すると共に、ノード６５１でコンデンサ６３３の第
１の端子に結合している。抵抗器６３１の第２の端子は
ＡＦＥＬＩＣ６０３と、抵抗器６３２の第１の端子とに
結合している。コンデンサ６３３の第２の端子はノード
６５３と、抵抗器６３４の第１の端子とに結合してい
る。抵抗器６３４の第２の端子はノード６５４と、ＡＦ
ＥＬＩＣ６０３とに結合している。抵抗器６３４の第２
の端子は抵抗器６３５の第１の端子にも結合している。
ＡＦＥＬＩＣ６０３はノード６５５と、コンデンサ６２
９の第１の端子とに結合している。コンデンサ６２９の
第２の端子はＡＦＥＬＩＣ６０３、抵抗器６２７の第２
の端子、抵抗器６２８の第２の端子、抵抗器６３２の第
２の端子及び抵抗器６３５の第２の端子に結合してい
る。ＡＦＥＬＩＣ６０３はノード６９５に結合し、この
ノード６９５はフォトカプラ６１９のＬＥＤの陽極に結
合している。フォトカプラ６１９のＬＥＤの陰極はノー
ド６９６に結合し、このノード６９６はＡＦＥＬＩＣ６
０３に結合している。ＡＦＥＬＩＣ６０３はノード６５
６に結合し、このノード６５６はフォトカプラ６１８の
フォトトランジスタのコレクタに結合している。フォト
カプラのフォトトランジスタのエミッタはノード６５７
に結合し、このノード６５７はＡＦＥＬＩＣ６０３に結
合している。ＡＦＥＬＩＣ６０３はノード６５８、ノー
ド６５９及びノード６６０に結合している。ノード６５
８はコンデンサ６１５の第１の端子に結合している。ノ
ード６５９はコンデンサ６５６の第１の端子に結合して
いる。ノード６６０はコンデンサ６１７の第１の端子に
結合している。以上説明した回路は高電圧分離障壁６６
４の中に含まれるものとして示されている。高電圧分離
障壁は公衆交換電話網６０１に現れると思われる電圧
と、ホストシステム６１３との間に必要な分離を発生さ
せる。
ンデンサ６３０の第１の端子とに結合している。コンデ
ンサ６３０の第２の端子は抵抗器６３１の第１の端子に
結合すると共に、ノード６５１でコンデンサ６３３の第
１の端子に結合している。抵抗器６３１の第２の端子は
ＡＦＥＬＩＣ６０３と、抵抗器６３２の第１の端子とに
結合している。コンデンサ６３３の第２の端子はノード
６５３と、抵抗器６３４の第１の端子とに結合してい
る。抵抗器６３４の第２の端子はノード６５４と、ＡＦ
ＥＬＩＣ６０３とに結合している。抵抗器６３４の第２
の端子は抵抗器６３５の第１の端子にも結合している。
ＡＦＥＬＩＣ６０３はノード６５５と、コンデンサ６２
９の第１の端子とに結合している。コンデンサ６２９の
第２の端子はＡＦＥＬＩＣ６０３、抵抗器６２７の第２
の端子、抵抗器６２８の第２の端子、抵抗器６３２の第
２の端子及び抵抗器６３５の第２の端子に結合してい
る。ＡＦＥＬＩＣ６０３はノード６９５に結合し、この
ノード６９５はフォトカプラ６１９のＬＥＤの陽極に結
合している。フォトカプラ６１９のＬＥＤの陰極はノー
ド６９６に結合し、このノード６９６はＡＦＥＬＩＣ６
０３に結合している。ＡＦＥＬＩＣ６０３はノード６５
６に結合し、このノード６５６はフォトカプラ６１８の
フォトトランジスタのコレクタに結合している。フォト
カプラのフォトトランジスタのエミッタはノード６５７
に結合し、このノード６５７はＡＦＥＬＩＣ６０３に結
合している。ＡＦＥＬＩＣ６０３はノード６５８、ノー
ド６５９及びノード６６０に結合している。ノード６５
８はコンデンサ６１５の第１の端子に結合している。ノ
ード６５９はコンデンサ６５６の第１の端子に結合して
いる。ノード６６０はコンデンサ６１７の第１の端子に
結合している。以上説明した回路は高電圧分離障壁６６
４の中に含まれるものとして示されている。高電圧分離
障壁は公衆交換電話網６０１に現れると思われる電圧
と、ホストシステム６１３との間に必要な分離を発生さ
せる。
【００４４】コンデンサ６１５の第２の端子はノード６
６１に結合し、このノード６６１はアナログフロントエ
ンドインタフェース（ＡＦＥインタフェース）６０４に
結合している。コンデンサ６１６の第２の端子はノード
６６２に結合し、このノード６６２はＡＦＥインタフェ
ース６０４に結合している。コンデンサ６１７の第２の
端子はノード６６３に結合し、このノード６６３はＡＦ
Ｅインタフェース６０４に結合している。ＡＦＥインタ
フェース６０４はノード６９０にアナログ音声監視信号
を供給する。ノード６９０はホストブロック６１３と、
音声出力ブロック６１４の増幅器６３７とに結合してい
る。増幅器６３７はノード６９１に出力信号を供給し、
この信号はコンデンサ６３８を通過してノード６９２に
現れる。ノード６９２はスピーカ６３９の第１の端子に
結合している。スピーカ６３９の第２の端子はノード６
９３に結合し、このノード６９３は接地点に結合してい
る。音声出力ブロック６１４は増幅器６３７と、コンデ
ンサ６３８と、スピーカ６３９とを含む。ノード６９０
の音声監視信号はホストブロック６１３に結合される。
ＡＦＥインタフェース６０４はＤＳＰブロック６０５に
結合している。
６１に結合し、このノード６６１はアナログフロントエ
ンドインタフェース（ＡＦＥインタフェース）６０４に
結合している。コンデンサ６１６の第２の端子はノード
６６２に結合し、このノード６６２はＡＦＥインタフェ
ース６０４に結合している。コンデンサ６１７の第２の
端子はノード６６３に結合し、このノード６６３はＡＦ
Ｅインタフェース６０４に結合している。ＡＦＥインタ
フェース６０４はノード６９０にアナログ音声監視信号
を供給する。ノード６９０はホストブロック６１３と、
音声出力ブロック６１４の増幅器６３７とに結合してい
る。増幅器６３７はノード６９１に出力信号を供給し、
この信号はコンデンサ６３８を通過してノード６９２に
現れる。ノード６９２はスピーカ６３９の第１の端子に
結合している。スピーカ６３９の第２の端子はノード６
９３に結合し、このノード６９３は接地点に結合してい
る。音声出力ブロック６１４は増幅器６３７と、コンデ
ンサ６３８と、スピーカ６３９とを含む。ノード６９０
の音声監視信号はホストブロック６１３に結合される。
ＡＦＥインタフェース６０４はＤＳＰブロック６０５に
結合している。
【００４５】ＤＳＰブロック６０５はノード６０７及び
６７１を介してブロック６０６に結合している。ＤＳＰ
ブロック６０５はノード６７０、６７１、６７２、６７
３、６７４、６７５、６７６、６７７、６７８、６７９
及び６８０を介してマイクロコントローラ６０７にも結
合している。マイクロコントローラ６０７はノード６６
５を介してフックスイッチ６０２の制御端子に結合して
いる。マイクロコントローラ６０７はノード６６６を介
してフォトカプラ６１８のＬＥＤの陽極にも結合してい
る。フォトカプラ６１８のＬＥＤの陰極はノード６６８
に結合し、このノード６６８は接地点に結合している。
マイクロコントローラ６０８はノード６６７を介して光
アイソレータ６１９のフォトトランジスタのコレクタに
結合している。光アイソレータ６１９のフォトトランジ
スタのエミッタはノード６６９に結合し、このノード６
６９は接地点に結合している。
６７１を介してブロック６０６に結合している。ＤＳＰ
ブロック６０５はノード６７０、６７１、６７２、６７
３、６７４、６７５、６７６、６７７、６７８、６７９
及び６８０を介してマイクロコントローラ６０７にも結
合している。マイクロコントローラ６０７はノード６６
５を介してフックスイッチ６０２の制御端子に結合して
いる。マイクロコントローラ６０７はノード６６６を介
してフォトカプラ６１８のＬＥＤの陽極にも結合してい
る。フォトカプラ６１８のＬＥＤの陰極はノード６６８
に結合し、このノード６６８は接地点に結合している。
マイクロコントローラ６０８はノード６６７を介して光
アイソレータ６１９のフォトトランジスタのコレクタに
結合している。光アイソレータ６１９のフォトトランジ
スタのエミッタはノード６６９に結合し、このノード６
６９は接地点に結合している。
【００４６】マイクロコントローラ６０７はノード６８
１、６８２及び６８３を介してブロック６０８に結合し
ている。マイクロコントローラ６０７はノード６８４、
６８５、６８６及び６８７を介してブロック６０９と、
ブロック６１０とに結合している。マイクロコントロー
ラ６０７はバス６９４を介してブロック６１１に結合し
ている。マイクロコントローラ６０７はバス６８８を介
してＤＴＥインタフェース６１２に結合している。ＤＴ
Ｅインタフェース６１２はバス６８９を介してホストシ
ステム６１３のＤＴＥ回路６３６に結合している。
１、６８２及び６８３を介してブロック６０８に結合し
ている。マイクロコントローラ６０７はノード６８４、
６８５、６８６及び６８７を介してブロック６０９と、
ブロック６１０とに結合している。マイクロコントロー
ラ６０７はバス６９４を介してブロック６１１に結合し
ている。マイクロコントローラ６０７はバス６８８を介
してＤＴＥインタフェース６１２に結合している。ＤＴ
Ｅインタフェース６１２はバス６８９を介してホストシ
ステム６１３のＤＴＥ回路６３６に結合している。
【００４７】図７は、本発明の一実施例を含む回路を示
す概略図である。アナログフロントエンド回線インタフ
ェース回路７０１は水晶発振器７０２と、バンドギャッ
プ基準及び電流源７０３と、電荷ポンプ７０４と、クロ
ック発生ブロック７０５と、低域フィルタＶ／Ｉ調整ブ
ロック７０６と、相互コンダクタンス制御ブロック７０
７と、エイリアス防止及び高域フィルタブロック７０８
と、受信側低域及びノッチフィルタブロック７０９と、
シグマデルタ変調器７１０と、１ビットＤ／Ａ変換器７
１１と、送信側低域フィルタ７１２と、加算器７１３
と、ＡＣインピーダンスフィルタ７１４と、相互コンダ
クタンスドライバ７１５と、直列／分路供給調整器７１
６と、直列インタフェース７１７と、デジタル制御ブロ
ック７１８と、リング検出器演算増幅器７１９と、プロ
グラム可能比較器７２０と、ループ電流インジケータ及
びステップ検出器７２１と、フォトダイオードドライバ
７２２とを含む。
す概略図である。アナログフロントエンド回線インタフ
ェース回路７０１は水晶発振器７０２と、バンドギャッ
プ基準及び電流源７０３と、電荷ポンプ７０４と、クロ
ック発生ブロック７０５と、低域フィルタＶ／Ｉ調整ブ
ロック７０６と、相互コンダクタンス制御ブロック７０
７と、エイリアス防止及び高域フィルタブロック７０８
と、受信側低域及びノッチフィルタブロック７０９と、
シグマデルタ変調器７１０と、１ビットＤ／Ａ変換器７
１１と、送信側低域フィルタ７１２と、加算器７１３
と、ＡＣインピーダンスフィルタ７１４と、相互コンダ
クタンスドライバ７１５と、直列／分路供給調整器７１
６と、直列インタフェース７１７と、デジタル制御ブロ
ック７１８と、リング検出器演算増幅器７１９と、プロ
グラム可能比較器７２０と、ループ電流インジケータ及
びステップ検出器７２１と、フォトダイオードドライバ
７２２とを含む。
【００４８】電話回線の２本の導体はノード７７０及び
７７１に結合している。バリスタ、金属酸化膜バリスタ
（ＭＯＶ）又はサイダクタであっても良い保安器７２８
は電話回線導体７７０及び７７１にまたがって結合して
いる。電話回線導体７７０はダイオード７２９の陽極
と、ダイオード７３１の陰極と、ソリッドステートリレ
ー７６３の第１の端子と、コンデンサ７５７の第１の端
子とに結合している。電話回線導体７７１はダイオード
７３０の陽極と、ダイオード７３２の陰極と、ソリッド
ステートリレー７６４の第１の端子と、コンデンサ７５
８の第１の端子とに結合している。ソリッドステートリ
レー７６４の第２の端子はノード７７３に結合してい
る。ノード７７２はソリッドステートリレー７６５の第
１の端子と、抵抗器７６６の第１の端子とに結合してい
る。ソリッドステートリレー７６５の第２の端子は抵抗
器７６７の第１の端子と、コンデンサ７６８の第１の端
子とに結合している。抵抗器７６６の第２の端子はノー
ド７７４と、抵抗器７６７の第２の端子とに結合してい
る。
７７１に結合している。バリスタ、金属酸化膜バリスタ
（ＭＯＶ）又はサイダクタであっても良い保安器７２８
は電話回線導体７７０及び７７１にまたがって結合して
いる。電話回線導体７７０はダイオード７２９の陽極
と、ダイオード７３１の陰極と、ソリッドステートリレ
ー７６３の第１の端子と、コンデンサ７５７の第１の端
子とに結合している。電話回線導体７７１はダイオード
７３０の陽極と、ダイオード７３２の陰極と、ソリッド
ステートリレー７６４の第１の端子と、コンデンサ７５
８の第１の端子とに結合している。ソリッドステートリ
レー７６４の第２の端子はノード７７３に結合してい
る。ノード７７２はソリッドステートリレー７６５の第
１の端子と、抵抗器７６６の第１の端子とに結合してい
る。ソリッドステートリレー７６５の第２の端子は抵抗
器７６７の第１の端子と、コンデンサ７６８の第１の端
子とに結合している。抵抗器７６６の第２の端子はノー
ド７７４と、抵抗器７６７の第２の端子とに結合してい
る。
【００４９】コンデンサ７６８の第２の端子はノード７
７６を介してループ電流インジケータ及びステップ検出
器７２１に結合している。ループ電流インジケータ及び
ステップ検出器７２１はノード７１０１を介して、デジ
タル接地点である電圧ＶＮＤに結合している。ループ電
流インジケータ及びステップ検出器７２１はノード７１
４９を介してフォトダイオードドライバ７２２に結合し
ている。コンデンサ７５７の第２の端子はノード７９６
を介して抵抗器７５９の第１の端子に結合している。コ
ンデンサ７５８の第２の端子はノード７９７を介してコ
ンデンサ７６０の第１の端子に結合している。抵抗器７
５９の第２の端子はノード７９８を介して抵抗器７６２
の第１の端子に結合すると共に、リング検出演算増幅器
７１９の入力端子に結合している。抵抗器７６０の第２
の端子は、ノード７９９を介して抵抗器７６２の第１の
端子に結合すると共にリング検出演算増幅器７１９の入
力端子に結合している。抵抗器７６１の第２の端子はノ
ード７８０に結合し、このノード７８０はそれぞれアナ
ログ接地点と、デジタル接地点である電圧ＶＮＡ及びＶ
ＮＤに結合している。
７６を介してループ電流インジケータ及びステップ検出
器７２１に結合している。ループ電流インジケータ及び
ステップ検出器７２１はノード７１０１を介して、デジ
タル接地点である電圧ＶＮＤに結合している。ループ電
流インジケータ及びステップ検出器７２１はノード７１
４９を介してフォトダイオードドライバ７２２に結合し
ている。コンデンサ７５７の第２の端子はノード７９６
を介して抵抗器７５９の第１の端子に結合している。コ
ンデンサ７５８の第２の端子はノード７９７を介してコ
ンデンサ７６０の第１の端子に結合している。抵抗器７
５９の第２の端子はノード７９８を介して抵抗器７６２
の第１の端子に結合すると共に、リング検出演算増幅器
７１９の入力端子に結合している。抵抗器７６０の第２
の端子は、ノード７９９を介して抵抗器７６２の第１の
端子に結合すると共にリング検出演算増幅器７１９の入
力端子に結合している。抵抗器７６１の第２の端子はノ
ード７８０に結合し、このノード７８０はそれぞれアナ
ログ接地点と、デジタル接地点である電圧ＶＮＡ及びＶ
ＮＤに結合している。
【００５０】抵抗器７６２の第２の端子はノード７１０
０を介してリング検出演算増幅器７１９の出力端子と、
プログラム可能比較器７２０の入力端子とに結合してい
る。プログラム可能比較器７２０の出力端子はノード７
１４８を介してＬＥＤドライバ７２２に結合している。
ノード７１５０、７１５１、７１５２、７１５３及び７
１５４にそれぞれ現れる入力ＣＣ０、ＣＣ１、ＣＣ２、
ＣＣ３及びＣＣ４はＬＥＤドライバ７２２に結合する。
ＬＥＤドライバ７２２の出力端子は７１１７を介してフ
ォトカプラ７２７のＬＥＤの陽極に結合している。フォ
トカプラ７２７のＬＥＤの陰極はノード７１１８を介し
て、デジタル接地点である電圧ＶＮＤに結合している。
ノード１１１５はフォトカプラ７２７のフォトトランジ
スタのコレクタに結合している。フォトカプラ７２７の
フォトトランジスタのエミッタはノード７１１６に結合
している。
０を介してリング検出演算増幅器７１９の出力端子と、
プログラム可能比較器７２０の入力端子とに結合してい
る。プログラム可能比較器７２０の出力端子はノード７
１４８を介してＬＥＤドライバ７２２に結合している。
ノード７１５０、７１５１、７１５２、７１５３及び７
１５４にそれぞれ現れる入力ＣＣ０、ＣＣ１、ＣＣ２、
ＣＣ３及びＣＣ４はＬＥＤドライバ７２２に結合する。
ＬＥＤドライバ７２２の出力端子は７１１７を介してフ
ォトカプラ７２７のＬＥＤの陽極に結合している。フォ
トカプラ７２７のＬＥＤの陰極はノード７１１８を介し
て、デジタル接地点である電圧ＶＮＤに結合している。
ノード１１１５はフォトカプラ７２７のフォトトランジ
スタのコレクタに結合している。フォトカプラ７２７の
フォトトランジスタのエミッタはノード７１１６に結合
している。
【００５１】ノード７１０５はフォトカプラ７２６のＬ
ＥＤの陽極に結合している。フォトカプラ７２６のＬＥ
Ｄの陰極はノード７１０６に結合している。フォトカプ
ラ７２６のフォトトランジスタのエミッタはノード７１
０８を介して、デジタル接地点である電圧ＶＮＤに結合
している。フォトカプラ７２６のフォトトランジスタの
コレクタはノード７１０７を介して直列インタフェース
７１７の入力端子に結合している。直列インタフェース
７１７の出力端子はノード７１４７を介してデジタル制
御ブロック７１８に結合している。
ＥＤの陽極に結合している。フォトカプラ７２６のＬＥ
Ｄの陰極はノード７１０６に結合している。フォトカプ
ラ７２６のフォトトランジスタのエミッタはノード７１
０８を介して、デジタル接地点である電圧ＶＮＤに結合
している。フォトカプラ７２６のフォトトランジスタの
コレクタはノード７１０７を介して直列インタフェース
７１７の入力端子に結合している。直列インタフェース
７１７の出力端子はノード７１４７を介してデジタル制
御ブロック７１８に結合している。
【００５２】デジタル接地点である電圧ＶＮＤはノード
７１０４を介して水晶発振器７０２に結合している。バ
ンドギャップ電流源７０３はノード７１０３を介してコ
ンデンサ７６９の第１の端子に結合している。コンデン
サ７６９の第２の端子はノード７１０２を介して、アナ
ログ接地点である電圧ＶＮＡに結合している。バンドギ
ャップ電流源７０３はノード７１１９に電圧ＶＲＥＦを
供給すると共に、ノード７１２０に電流ＩＢＩＡＳを供
給する。
７１０４を介して水晶発振器７０２に結合している。バ
ンドギャップ電流源７０３はノード７１０３を介してコ
ンデンサ７６９の第１の端子に結合している。コンデン
サ７６９の第２の端子はノード７１０２を介して、アナ
ログ接地点である電圧ＶＮＡに結合している。バンドギ
ャップ電流源７０３はノード７１１９に電圧ＶＲＥＦを
供給すると共に、ノード７１２０に電流ＩＢＩＡＳを供
給する。
【００５３】ダイオード７２９の陰極はノード７７７を
介してＰＭＯＳ ＦＥＴ７３５の第１の端子と、抵抗器
７３３の第１の端子と、ダイオード７３０の陰極と、コ
ンデンサ７５０の第１の端子と、コンデンサ７４３の第
１の端子と、抵抗器７４９の藍１の端子と、ＮＭＯＳ
ＦＥＴ７４８の第１の端子に結合している。抵抗器７３
３の第２の端子はノード７７８を介してＰＭＯＳ ＦＥ
Ｔ７３５のゲート端子と、ＮＭＯＳ ＦＥＴ７３４の第
１の端子とに結合している。ＰＭＯＳ ＦＥＴ７３５の
第２の端子はノード７８１を介してＮＭＯＳ ＦＥＴ７
３６の第１の端子７３６と、抵抗器７４０の第１の端子
と、ツェナーダイオード７４２の陰極とに結合してい
る。
介してＰＭＯＳ ＦＥＴ７３５の第１の端子と、抵抗器
７３３の第１の端子と、ダイオード７３０の陰極と、コ
ンデンサ７５０の第１の端子と、コンデンサ７４３の第
１の端子と、抵抗器７４９の藍１の端子と、ＮＭＯＳ
ＦＥＴ７４８の第１の端子に結合している。抵抗器７３
３の第２の端子はノード７７８を介してＰＭＯＳ ＦＥ
Ｔ７３５のゲート端子と、ＮＭＯＳ ＦＥＴ７３４の第
１の端子とに結合している。ＰＭＯＳ ＦＥＴ７３５の
第２の端子はノード７８１を介してＮＭＯＳ ＦＥＴ７
３６の第１の端子７３６と、抵抗器７４０の第１の端子
と、ツェナーダイオード７４２の陰極とに結合してい
る。
【００５４】アナログフロントエンドインタフェース回
路７０１の出力端子ＤＦＭはノード７７９を介してＮＭ
ＯＳ ＦＥＴ７３４のゲートに結合している。抵抗器７
４０の第２の端子はノード７８２を介してアナログフロ
ントエンド回線インタフェース回路７０１の入力端子Ｄ
ＣＩに結合している。入力端子ＤＣＩはノード７１２２
を介して低域フィルタ及び電圧／電流（Ｖ／Ｉ）調整ブ
ロック７０６の入力端子に結合している。低域フィルタ
及びＶ／Ｉ調整ブロック７０６の出力端子はノード７１
２３を介して相互コンダクタンス制御ブロック７０７の
入力端子に結合している。抵抗器７４０の第２の端子は
抵抗器７４１の第１の端子にも結合している。相互コン
ダクタンス制御ブロック７０７の出力端子はノード７１
２４を介して出力端子ＯＣＧに結合している。ＡＦＥＬ
ＩＣ７０１の出力端子ＯＣＧはノード７８３を介してＮ
ＭＯＳ ＦＥＴ７３６のゲートと、コンデンサ７３９の
第１の端子とに結合している。ＮＭＯＳ ＦＥＴの第２
の端子はノード７８４を介してダイオード７３８の陽極
と、抵抗器７３７の第１の端子と、ＡＦＥＬＩＣ７０１
の入力端子ＤＣＳとに結合している。入力端子ＤＣＳは
ノード７１２５を介して相互コンダクタンス制御ブロッ
ク７０７に結合している。
路７０１の出力端子ＤＦＭはノード７７９を介してＮＭ
ＯＳ ＦＥＴ７３４のゲートに結合している。抵抗器７
４０の第２の端子はノード７８２を介してアナログフロ
ントエンド回線インタフェース回路７０１の入力端子Ｄ
ＣＩに結合している。入力端子ＤＣＩはノード７１２２
を介して低域フィルタ及び電圧／電流（Ｖ／Ｉ）調整ブ
ロック７０６の入力端子に結合している。低域フィルタ
及びＶ／Ｉ調整ブロック７０６の出力端子はノード７１
２３を介して相互コンダクタンス制御ブロック７０７の
入力端子に結合している。抵抗器７４０の第２の端子は
抵抗器７４１の第１の端子にも結合している。相互コン
ダクタンス制御ブロック７０７の出力端子はノード７１
２４を介して出力端子ＯＣＧに結合している。ＡＦＥＬ
ＩＣ７０１の出力端子ＯＣＧはノード７８３を介してＮ
ＭＯＳ ＦＥＴ７３６のゲートと、コンデンサ７３９の
第１の端子とに結合している。ＮＭＯＳ ＦＥＴの第２
の端子はノード７８４を介してダイオード７３８の陽極
と、抵抗器７３７の第１の端子と、ＡＦＥＬＩＣ７０１
の入力端子ＤＣＳとに結合している。入力端子ＤＣＳは
ノード７１２５を介して相互コンダクタンス制御ブロッ
ク７０７に結合している。
【００５５】ノード７１０９はコンデンサ７２３の第１
の端子に結合している。コンデンサ７２３の第２の端子
はノード７１１０を介してクロック発生回路７０５に結
合している。クロック発生回路７０５の出力端子はノー
ド７１２１を介して電荷ポンプ７０４の入力端子に結合
している。
の端子に結合している。コンデンサ７２３の第２の端子
はノード７１１０を介してクロック発生回路７０５に結
合している。クロック発生回路７０５の出力端子はノー
ド７１２１を介して電荷ポンプ７０４の入力端子に結合
している。
【００５６】ノード７１１３はコンデンサ７２５の第１
の端子に結合している。コンデンサ７２５の第２の端子
はノード７１１４を介して１ビットデジタル／アナログ
（Ｄ／Ａ）変換器７１１の入力端子に結合している。１
ビットＤ／Ａ変換器７１１の出力端子はノード７１４０
を介して送信側低域フィルタ７１２の入力端子に結合し
ている。入力端子ＣＣ３及びＣＣ４における駆動点信号
はノード７１３８を介してスイッチ７１３９の第１の端
子に結合する。スイッチ７１３９の第２の端子はノード
７１４０を介して送信側低域フィルタ７１２に結合して
いる。送信側低域フィルタ７１２の出力端子はノード７
１４１を介してスイッチ７１４２の第１の端子と、スイ
ッチ７１４４の第１の端子とに結合している。スイッチ
７１４２の第２の端子はノード７１４３を介して加算器
７１３の非反転入力端子に結合している。スイッチ７１
４４の第２の端子はノード７９３を介してコンデンサ７
４４の第１の端子に結合している。
の端子に結合している。コンデンサ７２５の第２の端子
はノード７１１４を介して１ビットデジタル／アナログ
（Ｄ／Ａ）変換器７１１の入力端子に結合している。１
ビットＤ／Ａ変換器７１１の出力端子はノード７１４０
を介して送信側低域フィルタ７１２の入力端子に結合し
ている。入力端子ＣＣ３及びＣＣ４における駆動点信号
はノード７１３８を介してスイッチ７１３９の第１の端
子に結合する。スイッチ７１３９の第２の端子はノード
７１４０を介して送信側低域フィルタ７１２に結合して
いる。送信側低域フィルタ７１２の出力端子はノード７
１４１を介してスイッチ７１４２の第１の端子と、スイ
ッチ７１４４の第１の端子とに結合している。スイッチ
７１４２の第２の端子はノード７１４３を介して加算器
７１３の非反転入力端子に結合している。スイッチ７１
４４の第２の端子はノード７９３を介してコンデンサ７
４４の第１の端子に結合している。
【００５７】コンデンサ７４３の第２の端子はノード７
８９を介して抵抗器７４６の第１の端子と、抵抗器７４
５の第１の端子とに結合している。コンデンサ７４４の
第２の端子はノード７９０を介して抵抗器７４６の第２
の端子と、抵抗器７４７の第１の端子とに結合してい
る。抵抗器７４５の第２の端子はノード７９１を介して
ＡＦＥＬＩＣ７０１の入力端子ＡＣＰに結合している。
入力端子ＡＣＰはノード７１２６を介してエイリアス防
止及び高域フィルタ７０８の入力端子に結合している。
抵抗器７４７の第２の端子はノード７９２を介してＡＦ
ＥＬＩＣ７０１の入力端子ＡＣＮに結合している。入力
端子ＡＣＮはノード７１２７を介してエイリアス防止及
び高域フィルタ７０８の入力端子に結合している。
８９を介して抵抗器７４６の第１の端子と、抵抗器７４
５の第１の端子とに結合している。コンデンサ７４４の
第２の端子はノード７９０を介して抵抗器７４６の第２
の端子と、抵抗器７４７の第１の端子とに結合してい
る。抵抗器７４５の第２の端子はノード７９１を介して
ＡＦＥＬＩＣ７０１の入力端子ＡＣＰに結合している。
入力端子ＡＣＰはノード７１２６を介してエイリアス防
止及び高域フィルタ７０８の入力端子に結合している。
抵抗器７４７の第２の端子はノード７９２を介してＡＦ
ＥＬＩＣ７０１の入力端子ＡＣＮに結合している。入力
端子ＡＣＮはノード７１２７を介してエイリアス防止及
び高域フィルタ７０８の入力端子に結合している。
【００５８】エイリアス防止及び高域フィルタ７０８の
出力端子はノード７１２８を介して低域及びノッチフィ
ルタ７０９と、スイッチ７１２９の第１の端子と、スイ
ッチ７１３０の第１の端子とに結合している。スイッチ
７１３０の第２の端子はノード７１３１を介して加算器
７１３の非反転入力端子に結合している。
出力端子はノード７１２８を介して低域及びノッチフィ
ルタ７０９と、スイッチ７１２９の第１の端子と、スイ
ッチ７１３０の第１の端子とに結合している。スイッチ
７１３０の第２の端子はノード７１３１を介して加算器
７１３の非反転入力端子に結合している。
【００５９】受信側低域及びノッチフィルタ７０９の出
力端子はノード７１３２を介してスイッチ７１３３の第
１の端子に結合すると共に、ノード７１３５を介してス
イッチ７１３６の第１の端子に結合している。スイッチ
７１２９の第２の端子はスイッチ７１３３の第１の端子
と、スイッチ７１３６の第１の端子とにも結合してい
る。スイッチ７１３３の第２の端子はノード７１３４を
介して入力端子ＣＣ０及びＣＣ１で観測信号に結合す
る。スイッチ７１３６の第２の端子はノード７１３７を
介してシグマデルタ変調器７１０の入力端子に結合して
いる。シグマデルタ変調器７１０の出力端子はノード７
１１２を介してコンデンサ７２４の第１の端子に結合し
ている。コンデンサ７２４の第２の端子はノード７１１
１に結合している。
力端子はノード７１３２を介してスイッチ７１３３の第
１の端子に結合すると共に、ノード７１３５を介してス
イッチ７１３６の第１の端子に結合している。スイッチ
７１２９の第２の端子はスイッチ７１３３の第１の端子
と、スイッチ７１３６の第１の端子とにも結合してい
る。スイッチ７１３３の第２の端子はノード７１３４を
介して入力端子ＣＣ０及びＣＣ１で観測信号に結合す
る。スイッチ７１３６の第２の端子はノード７１３７を
介してシグマデルタ変調器７１０の入力端子に結合して
いる。シグマデルタ変調器７１０の出力端子はノード７
１１２を介してコンデンサ７２４の第１の端子に結合し
ている。コンデンサ７２４の第２の端子はノード７１１
１に結合している。
【００６０】加算器７１３の出力端子はノード７１４５
を介してＡＣインピーダンスフィルタ７１４の入力端子
に結合している。ＡＣインピーダンスフィルタの出力端
子はノード７１４６を介して相互コンダクタンスドライ
バ７１５の第１の入力端子に結合している。相互コンダ
クタンスドライバ７１５の第２の入力端子はノード７８
８を介して抵抗器７５６の第１の端子に結合している。
相互コンダクタンスドライバ７１５の出力端子は直列／
分路供給調整器７１６の入力端子に結合している。ＮＭ
ＯＳ ＦＥＴ７４８の第２の端子はノード７９５を介し
て直列／分路供給調整器７１６の入力端子に結合してい
る。直列／分路供給調整器７１６の出力端子はノード７
９４を介してＮＭＯＳ ＦＥＴ７４８のゲート端子に結
合している。
を介してＡＣインピーダンスフィルタ７１４の入力端子
に結合している。ＡＣインピーダンスフィルタの出力端
子はノード７１４６を介して相互コンダクタンスドライ
バ７１５の第１の入力端子に結合している。相互コンダ
クタンスドライバ７１５の第２の入力端子はノード７８
８を介して抵抗器７５６の第１の端子に結合している。
相互コンダクタンスドライバ７１５の出力端子は直列／
分路供給調整器７１６の入力端子に結合している。ＮＭ
ＯＳ ＦＥＴ７４８の第２の端子はノード７９５を介し
て直列／分路供給調整器７１６の入力端子に結合してい
る。直列／分路供給調整器７１６の出力端子はノード７
９４を介してＮＭＯＳ ＦＥＴ７４８のゲート端子に結
合している。
【００６１】コンデンサ７５０の第２の端子はノード７
８５を介してツェナーダイオード７５１の陰極に結合し
ている。ツェナーダイオード７５１の陽極はノード７８
６を介して抵抗器７５２の第１の端子に結合している。
８５を介してツェナーダイオード７５１の陰極に結合し
ている。ツェナーダイオード７５１の陽極はノード７８
６を介して抵抗器７５２の第１の端子に結合している。
【００６２】直列／分路供給調整器７１６は、それぞれ
アナログ供給電圧と、デジタル供給電圧である電圧ＶＰ
Ａ及びＶＰＤに結合している。電圧ＶＰＡ及びＶＰＤは
ノード７８７を介して抵抗器７４９の第２の端子と、抵
抗器７５２の第２の端子と、コンデンサ７５５の第１の
端子と、コンデンサ７５４の第１の端子と、ツェナーダ
イオード７５３の陰極にも結合する。
アナログ供給電圧と、デジタル供給電圧である電圧ＶＰ
Ａ及びＶＰＤに結合している。電圧ＶＰＡ及びＶＰＤは
ノード７８７を介して抵抗器７４９の第２の端子と、抵
抗器７５２の第２の端子と、コンデンサ７５５の第１の
端子と、コンデンサ７５４の第１の端子と、ツェナーダ
イオード７５３の陰極にも結合する。
【００６３】ＮＭＯＳ ＦＥＴ７３４の第２の端子はノ
ード７８０を介してダイオード７３１の陽極と、ダイオ
ード７３２の陽極と、ツェナーダイオード７４２の陽極
と、抵抗器７４１の第２の端子と、ダイオード７３８の
陰極と、抵抗器７３７の第２の端子と、コンデンサ７３
９の第２の端子と、ツェナーダイオード７５３の陽極
と、コンデンサ７５４の第２の端子と、コンデンサ７５
５の第２の端子と、抵抗器７５６の第２の端子と、それ
ぞれアナログ接地点とデジタル接地点である電圧ＶＮＡ
及びＶＮＤとに結合している。
ード７８０を介してダイオード７３１の陽極と、ダイオ
ード７３２の陽極と、ツェナーダイオード７４２の陽極
と、抵抗器７４１の第２の端子と、ダイオード７３８の
陰極と、抵抗器７３７の第２の端子と、コンデンサ７３
９の第２の端子と、ツェナーダイオード７５３の陽極
と、コンデンサ７５４の第２の端子と、コンデンサ７５
５の第２の端子と、抵抗器７５６の第２の端子と、それ
ぞれアナログ接地点とデジタル接地点である電圧ＶＮＡ
及びＶＮＤとに結合している。
【００６４】導体７７０及び７７１から構成されている
電話回線はダイオード７２９、７３０、７３１及び７３
２によって全波整流されて、ダイオード７３１及び７３
２の陽極に負電圧を発生すると共に、ダイオード７２９
及び７３０の陰極に正電圧を発生する。ダイオード７３
１及び７３２の陽極の負電圧は電圧ＶＮＤ及び電圧ＶＮ
Ａに結合する。すなわち、ダイオード７３１及び７３２
の負電圧はアナログ接地点とデジタル接地点の双方とし
て使用されるのである。ダイオード７２９及び７３０の
陰極の正電圧は直列／分路供給調整器７１６により調整
されて、それぞれアナログ供給電圧とデジタル供給電圧
である電圧ＶＰＡ及びＶＰＤを発生する。
電話回線はダイオード７２９、７３０、７３１及び７３
２によって全波整流されて、ダイオード７３１及び７３
２の陽極に負電圧を発生すると共に、ダイオード７２９
及び７３０の陰極に正電圧を発生する。ダイオード７３
１及び７３２の陽極の負電圧は電圧ＶＮＤ及び電圧ＶＮ
Ａに結合する。すなわち、ダイオード７３１及び７３２
の負電圧はアナログ接地点とデジタル接地点の双方とし
て使用されるのである。ダイオード７２９及び７３０の
陰極の正電圧は直列／分路供給調整器７１６により調整
されて、それぞれアナログ供給電圧とデジタル供給電圧
である電圧ＶＰＡ及びＶＰＤを発生する。
【００６５】ノード７１１３のシグマデルタ変調送信信
号はコンデンサ７２５を介して１ビットＤ／Ａ変換器７
１１に結合する。１ビットＤ／Ａ変換器７１１はシグマ
デルタビットストリームをアナログ信号に変換する。送
信側低域フィルタ７１２は、量子化雑音を減少させるた
めに、アナログ信号をフィルタリングする。フィルタリ
ング後のアナログ送信信号は加算器７１３に供給される
と共に、コンデンサ７４３及び７４４と、抵抗器７４
５、７４６及び７４７から構成されるシングルエンド／
差分変換回路にも印加される。シングルエンド／差分変
換回路網からの差分入力信号はエイリアス防止及び高域
フィルタ７０８に印加され、このフィルタはシグマデル
タ変調中にエイリアシングを起こすと考えられる信号の
成分を除去する。フィルタリング後の信号は受信側低域
及びノッチフィルタ７０９を通過して、シグマデルタ変
調器７１０に至る。受信側低域及びノッチフィルタ７０
９をスイッチ７１２９によりバイパスしても良い。シグ
マデルタ変調器７１０は、コンデンサ７２４を介してノ
ード７１１１に結合する受信信号のシグマデルタビット
ストリームを発生する。
号はコンデンサ７２５を介して１ビットＤ／Ａ変換器７
１１に結合する。１ビットＤ／Ａ変換器７１１はシグマ
デルタビットストリームをアナログ信号に変換する。送
信側低域フィルタ７１２は、量子化雑音を減少させるた
めに、アナログ信号をフィルタリングする。フィルタリ
ング後のアナログ送信信号は加算器７１３に供給される
と共に、コンデンサ７４３及び７４４と、抵抗器７４
５、７４６及び７４７から構成されるシングルエンド／
差分変換回路にも印加される。シングルエンド／差分変
換回路網からの差分入力信号はエイリアス防止及び高域
フィルタ７０８に印加され、このフィルタはシグマデル
タ変調中にエイリアシングを起こすと考えられる信号の
成分を除去する。フィルタリング後の信号は受信側低域
及びノッチフィルタ７０９を通過して、シグマデルタ変
調器７１０に至る。受信側低域及びノッチフィルタ７０
９をスイッチ７１２９によりバイパスしても良い。シグ
マデルタ変調器７１０は、コンデンサ７２４を介してノ
ード７１１１に結合する受信信号のシグマデルタビット
ストリームを発生する。
【００６６】ノード７９３における送信信号は電話回線
の負側から取り出される電圧ＶＮＡを参照するシングル
エンド信号であり、また、ノード７７７の信号は電話回
線の正側から取り出されるので、コンデンサ７４３に印
加される信号は、ダイオード降下を無視して、電話回線
の正側の電圧と等しい電圧を有し、コンデンサ７４４に
印加される信号は、同様にダイオード電圧降下を無視し
て、正方向に送信信号の大きさだけオフセットさせた電
話回線の負側の電圧と等しい電圧を有する。送信信号が
０であれば、コンデンサ７４４に印加される信号は電話
回線の負側の電圧と等しい電圧を有する。すなわち、電
話回線にまたがる電圧がコンデンサ７４３及び７４４に
印加される。電話回線には何らかの受信信号が存在して
いるので、受信信号はコンデンサ７４３及び７４４に印
加されることになる。その受信信号を次にフィルタリン
グし、シグマデルタ変調し、コンデンサ７２４を介して
ノード７１１１に結合する。
の負側から取り出される電圧ＶＮＡを参照するシングル
エンド信号であり、また、ノード７７７の信号は電話回
線の正側から取り出されるので、コンデンサ７４３に印
加される信号は、ダイオード降下を無視して、電話回線
の正側の電圧と等しい電圧を有し、コンデンサ７４４に
印加される信号は、同様にダイオード電圧降下を無視し
て、正方向に送信信号の大きさだけオフセットさせた電
話回線の負側の電圧と等しい電圧を有する。送信信号が
０であれば、コンデンサ７４４に印加される信号は電話
回線の負側の電圧と等しい電圧を有する。すなわち、電
話回線にまたがる電圧がコンデンサ７４３及び７４４に
印加される。電話回線には何らかの受信信号が存在して
いるので、受信信号はコンデンサ７４３及び７４４に印
加されることになる。その受信信号を次にフィルタリン
グし、シグマデルタ変調し、コンデンサ７２４を介して
ノード７１１１に結合する。
【００６７】ノード７１１３に送信信号が印加される
と、その信号はコンデンサ７２５を介して１ビットＤ／
Ａ変換器７１１に結合する。１ビットＤ／Ａ変換器７１
１はシグマデルタビットストリーム入力をアナログ送信
信号に変換し、そのアナログ送信信号は送信側低域フィ
ルタ７１２により低域フィルタリングされる。低域フィ
ルタリング後のアナログ送信信号はノード７１３１の信
号と加算されて、ＡＣインピーダンスフィルタ７１４を
通過し、相互コンダクタンスドライバ７１５に至る。相
互コンダクタンスドライバ７１５は送信信号を電話回線
に印加させる。
と、その信号はコンデンサ７２５を介して１ビットＤ／
Ａ変換器７１１に結合する。１ビットＤ／Ａ変換器７１
１はシグマデルタビットストリーム入力をアナログ送信
信号に変換し、そのアナログ送信信号は送信側低域フィ
ルタ７１２により低域フィルタリングされる。低域フィ
ルタリング後のアナログ送信信号はノード７１３１の信
号と加算されて、ＡＣインピーダンスフィルタ７１４を
通過し、相互コンダクタンスドライバ７１５に至る。相
互コンダクタンスドライバ７１５は送信信号を電話回線
に印加させる。
【００６８】相互コンダクタンスドライバ７１５は送信
信号を電話回線に印加するので、電話回線には送信信号
と受信信号の２つが同時に存在することになる。受信信
号を適正に受信するためには、受信信号を送信信号から
分離することが必要である。送信信号を受信信号から分
離する機能を一般には混成機能という。
信号を電話回線に印加するので、電話回線には送信信号
と受信信号の２つが同時に存在することになる。受信信
号を適正に受信するためには、受信信号を送信信号から
分離することが必要である。送信信号を受信信号から分
離する機能を一般には混成機能という。
【００６９】混成機能を実行するために、送信信号をノ
ード７９３に印加する。送信信号は電話回線に印加さ
れ、その電話回線はダイオード７２９及び７３０を介し
てノード７７７に結合しているので、送信信号は２つの
コンデンサ７４３及び７４４に印加される。送信信号は
それら２つのコンデンサの間で同一の位相にあるので、
送信信号は共通モード信号として印加されるのである
が、この信号はシングルエンド／差分変換回路網により
抹消される。従って、送信信号はエイリアス防止及び高
域フィルタ７０８には印加されない。ところが、電話回
線には受信信号は差分信号として存在しており、その差
分形態でノード７７７及び７９３にまたがって印加され
るので、受信信号はシングルエンド／差分変換回路網に
よって差分出力として発生される。そのため、受信信号
はエイリアス防止及び高域フィルタ７０８に印加され
る。エイリアス防止及び高域フィルタ７０８には送信信
号ではなく、受信信号のみがエイリアス防止及び高域フ
ィルタ７０８に印加されるので、混成機能は実行される
のである。
ード７９３に印加する。送信信号は電話回線に印加さ
れ、その電話回線はダイオード７２９及び７３０を介し
てノード７７７に結合しているので、送信信号は２つの
コンデンサ７４３及び７４４に印加される。送信信号は
それら２つのコンデンサの間で同一の位相にあるので、
送信信号は共通モード信号として印加されるのである
が、この信号はシングルエンド／差分変換回路網により
抹消される。従って、送信信号はエイリアス防止及び高
域フィルタ７０８には印加されない。ところが、電話回
線には受信信号は差分信号として存在しており、その差
分形態でノード７７７及び７９３にまたがって印加され
るので、受信信号はシングルエンド／差分変換回路網に
よって差分出力として発生される。そのため、受信信号
はエイリアス防止及び高域フィルタ７０８に印加され
る。エイリアス防止及び高域フィルタ７０８には送信信
号ではなく、受信信号のみがエイリアス防止及び高域フ
ィルタ７０８に印加されるので、混成機能は実行される
のである。
【００７０】ＡＣ回線インピーダンスとＤＣ回線インピ
ーダンスの整合はＡＣ相互コンダクタンスループ及びＤ
Ｃ相互コンダクタンスループによって実行される。ＡＣ
相互コンダクタンスループはシングルエンド／差分変換
回路網と、エイリアス防止及び高域フィルタ７０８と、
加算器７１３と、ＡＣインピーダンスフィルタ７１４
と、相互コンダクタンスドライバ７１５とを含む。ＡＣ
相互コンダクタンスループはオフフック時電話回線ＡＣ
インピーダンス規格と一致するように調整されても良
い。ＤＣ相互コンダクタンスループは低域フィルタ及び
電圧／電流（Ｖ／Ｉ）調整ブロック７０６と、相互コン
ダクタンス制御部７０７とをＮＭＯＳ ＦＥＴ７３６な
どの外部素子と共に含む。ＤＣ相互コンダクタンスルー
プはオフフック時電話回線ＤＣインピーダンス規格に従
うように調整されても良い。
ーダンスの整合はＡＣ相互コンダクタンスループ及びＤ
Ｃ相互コンダクタンスループによって実行される。ＡＣ
相互コンダクタンスループはシングルエンド／差分変換
回路網と、エイリアス防止及び高域フィルタ７０８と、
加算器７１３と、ＡＣインピーダンスフィルタ７１４
と、相互コンダクタンスドライバ７１５とを含む。ＡＣ
相互コンダクタンスループはオフフック時電話回線ＡＣ
インピーダンス規格と一致するように調整されても良
い。ＤＣ相互コンダクタンスループは低域フィルタ及び
電圧／電流（Ｖ／Ｉ）調整ブロック７０６と、相互コン
ダクタンス制御部７０７とをＮＭＯＳ ＦＥＴ７３６な
どの外部素子と共に含む。ＤＣ相互コンダクタンスルー
プはオフフック時電話回線ＤＣインピーダンス規格に従
うように調整されても良い。
【００７１】ソリッドステートリレー７６３、７６４及
び７６５と、抵抗器７６６及び７６７は電話回線の電流
感知と切替えを可能にする。電流感知は並列ピックアッ
プ機能を実現するために使用されても良い。並列ピック
アップ機能は、電話延長回線をピックアップしたときに
変復調装置回路をディスエーブルするために使用されて
も良い。そのような機能は、電話回線で変復調装置の通
信が進行中である間に非常時音声電話呼出しを配置する
ことが望まれる場合に有用である。抵抗器７６６及び７
６７を通る電流の変化によって起こる電圧の変化を感知
するために、ループ電流インジケータ及びステップ検出
器７２１を使用しても良い。ループ電流インジケータ及
びステップ検出器７２１が検出した変化はＬＥＤドライ
バ７２２に供給され、ＬＥＤドライバ７２２はその情報
をフォトカプラ７２７へ通信する。入力端子ＣＣ０から
ＣＣ４に別の状態信号を印加しても良い。それらの入力
はＬＥＤドライバ７２２に供給され、ＬＥＤドライバ７
２２はその情報をフォトカプラ７２７を経て通信する。
び７６５と、抵抗器７６６及び７６７は電話回線の電流
感知と切替えを可能にする。電流感知は並列ピックアッ
プ機能を実現するために使用されても良い。並列ピック
アップ機能は、電話延長回線をピックアップしたときに
変復調装置回路をディスエーブルするために使用されて
も良い。そのような機能は、電話回線で変復調装置の通
信が進行中である間に非常時音声電話呼出しを配置する
ことが望まれる場合に有用である。抵抗器７６６及び７
６７を通る電流の変化によって起こる電圧の変化を感知
するために、ループ電流インジケータ及びステップ検出
器７２１を使用しても良い。ループ電流インジケータ及
びステップ検出器７２１が検出した変化はＬＥＤドライ
バ７２２に供給され、ＬＥＤドライバ７２２はその情報
をフォトカプラ７２７へ通信する。入力端子ＣＣ０から
ＣＣ４に別の状態信号を印加しても良い。それらの入力
はＬＥＤドライバ７２２に供給され、ＬＥＤドライバ７
２２はその情報をフォトカプラ７２７を経て通信する。
【００７２】指令情報はフォトカプラ７２６を介してＡ
ＦＥＬＩＣ７０１へ通信されても良い。信号はフォトカ
プラ７２６を介して送信される。フォトカプラ７２６を
介して送信された信号は直列インタフェース７１７によ
って受信され、直列インタフェース７１７はデジタル制
御ブロック７１８に信号を供給する。デジタル制御ブロ
ック７１８はそれらの信号を使用して、ＡＦＥＬＩＣ７
０１と関連回路の動作を制御する。
ＦＥＬＩＣ７０１へ通信されても良い。信号はフォトカ
プラ７２６を介して送信される。フォトカプラ７２６を
介して送信された信号は直列インタフェース７１７によ
って受信され、直列インタフェース７１７はデジタル制
御ブロック７１８に信号を供給する。デジタル制御ブロ
ック７１８はそれらの信号を使用して、ＡＦＥＬＩＣ７
０１と関連回路の動作を制御する。
【００７３】ノード７１０９に印加されたクロック信号
はコンデンサ７２３を介して供給され、クロック発生ブ
ロック７０５により受信される。クロック発生ブロック
７０５は電荷ポンプ７０４にクロック信号を供給する。
クロック発生ブロック７０５はタイミング情報をＡＦＥ
ＬＩＣ７０１の他の部分へも供給する。たとえば、クロ
ック発生ブロック７０５は、コンデンサ７２４及び７２
５を介して通信する回路にタイミング情報を供給する。
はコンデンサ７２３を介して供給され、クロック発生ブ
ロック７０５により受信される。クロック発生ブロック
７０５は電荷ポンプ７０４にクロック信号を供給する。
クロック発生ブロック７０５はタイミング情報をＡＦＥ
ＬＩＣ７０１の他の部分へも供給する。たとえば、クロ
ック発生ブロック７０５は、コンデンサ７２４及び７２
５を介して通信する回路にタイミング情報を供給する。
【００７４】図１０は、本発明と共に使用するためのデ
ジタル信号処理（ＤＳＰ）サブシステムを示すブロック
線図である。ＤＳＰサブシステムはシグマデルタ変化及
びデジタルフィルタリングブロック１００１と、付加Ｄ
ＳＰ回路ブロック１００２とを含む。シグマデルタ変化
及びデジタルフィルタリングブロック１００１はアナロ
グ／デジタル変換器ブロック１００３と、デジタル／ア
ナログ変換器ブロック１００４と、高電圧インタフェー
スブロック１００５と、直列ポートブロック１００６
と、タイミング及び補間器ブロック１００７と、制御及
び給電ブロック１００８と、クロック発生器ブロック１
００９と、事前分周ブロック１０１０とを含む。ノード
１０１１の入力ＲＸは高電圧インタフェースブロック１
００５を介してノード１０１２に結合する。ノード１０
１２はＡＤＣブロック１００３、特定すれば、デジタル
１０進化フィルタブロック１０２８の入力端子に印加さ
れる。デジタル１０進化フィルタブロック１０２８の出
力端子はノード１０１３を介してデジタル低域フィルタ
１０２９の入力端子と、スイッチ１０１６の第１の端子
とに結合している。デジタル低域フィルタ１０２９の出
力端子はノード１０１４を介してデジタル高域フィルタ
１０３０の入力端子と、スイッチ１０１６の第２の端子
とに結合している。デジタル高域フィルタ１０３０の出
力端子はノード１０１５を介してスイッチ１０１６の第
３の端子に結合している。スイッチ１０１６は、スイッ
チ１０１６の第１の端子、第２の端子又は第３の端子の
いずれか１つに選択的に結合できる共通端子を有する。
スイッチ１０１６の共通端子は、ＡＤＣブロック１００
３の出力を形成するノード１０１７に結合している。
ジタル信号処理（ＤＳＰ）サブシステムを示すブロック
線図である。ＤＳＰサブシステムはシグマデルタ変化及
びデジタルフィルタリングブロック１００１と、付加Ｄ
ＳＰ回路ブロック１００２とを含む。シグマデルタ変化
及びデジタルフィルタリングブロック１００１はアナロ
グ／デジタル変換器ブロック１００３と、デジタル／ア
ナログ変換器ブロック１００４と、高電圧インタフェー
スブロック１００５と、直列ポートブロック１００６
と、タイミング及び補間器ブロック１００７と、制御及
び給電ブロック１００８と、クロック発生器ブロック１
００９と、事前分周ブロック１０１０とを含む。ノード
１０１１の入力ＲＸは高電圧インタフェースブロック１
００５を介してノード１０１２に結合する。ノード１０
１２はＡＤＣブロック１００３、特定すれば、デジタル
１０進化フィルタブロック１０２８の入力端子に印加さ
れる。デジタル１０進化フィルタブロック１０２８の出
力端子はノード１０１３を介してデジタル低域フィルタ
１０２９の入力端子と、スイッチ１０１６の第１の端子
とに結合している。デジタル低域フィルタ１０２９の出
力端子はノード１０１４を介してデジタル高域フィルタ
１０３０の入力端子と、スイッチ１０１６の第２の端子
とに結合している。デジタル高域フィルタ１０３０の出
力端子はノード１０１５を介してスイッチ１０１６の第
３の端子に結合している。スイッチ１０１６は、スイッ
チ１０１６の第１の端子、第２の端子又は第３の端子の
いずれか１つに選択的に結合できる共通端子を有する。
スイッチ１０１６の共通端子は、ＡＤＣブロック１００
３の出力を形成するノード１０１７に結合している。
【００７５】ノード１０１７は直列ポートブロック１０
０６を介してノード１０１８に結合して、このノード１
０１８は付加ＤＳＰ回路ブロック１００２に結合してい
る。直列ポートブロック１００６からノード１０１９を
介して付加ＤＳＰ回路ブロック１００２にクロック信号
を供給される。
０６を介してノード１０１８に結合して、このノード１
０１８は付加ＤＳＰ回路ブロック１００２に結合してい
る。直列ポートブロック１００６からノード１０１９を
介して付加ＤＳＰ回路ブロック１００２にクロック信号
を供給される。
【００７６】付加ＤＳＰ回路ブロック１００２はノード
１０２０を介して直列ポートブロック１００６に結合
し、このブロック１００６はノード１０２２に結合して
いる。付加ＤＳＰ回路ブロック１００２はノード１０２
１を介して直列ポートブロック１００６に結合してい
る。ＤＡＣブロック１００４に対する入力として使用さ
れるノード１０２２はアップサンプリング低域フィルタ
ブロック１０３１と、スイッチ１０２４の第１の端子と
に結合している。アップサンプリング低域フィルタブロ
ック１０３１の出力端子はノード１０２３に結合し、こ
のノード１０２３はスイッチ１０２４の第２の端子に結
合している。スイッチ１０２４は共通端子をスイッチ１
０２４の第１の端子又は第２の端子のいずれか一方に結
合する。スイッチ１０２４の共通端子はノード１０２５
に結合し、このノード１０２５はデジタルシグマデルタ
変調器１０３２の入力端子に結合している。デジタルシ
グマデルタ変調器１０３２の出力端子は、ＤＡＣブロッ
ク１００４の出力端子として使用されるノード１０２６
を介して、高電圧インタフェースブロック１００５に結
合している。高電圧インタフェースブロック１００５は
ノード１０２７に出力ＴＸを供給する。
１０２０を介して直列ポートブロック１００６に結合
し、このブロック１００６はノード１０２２に結合して
いる。付加ＤＳＰ回路ブロック１００２はノード１０２
１を介して直列ポートブロック１００６に結合してい
る。ＤＡＣブロック１００４に対する入力として使用さ
れるノード１０２２はアップサンプリング低域フィルタ
ブロック１０３１と、スイッチ１０２４の第１の端子と
に結合している。アップサンプリング低域フィルタブロ
ック１０３１の出力端子はノード１０２３に結合し、こ
のノード１０２３はスイッチ１０２４の第２の端子に結
合している。スイッチ１０２４は共通端子をスイッチ１
０２４の第１の端子又は第２の端子のいずれか一方に結
合する。スイッチ１０２４の共通端子はノード１０２５
に結合し、このノード１０２５はデジタルシグマデルタ
変調器１０３２の入力端子に結合している。デジタルシ
グマデルタ変調器１０３２の出力端子は、ＤＡＣブロッ
ク１００４の出力端子として使用されるノード１０２６
を介して、高電圧インタフェースブロック１００５に結
合している。高電圧インタフェースブロック１００５は
ノード１０２７に出力ＴＸを供給する。
【００７７】直列ポート１００６はノード１０３３を介
して付加ＤＳＰ回路ブロック１００２にも結合してい
る。直列ポート１００６はノード１０３４及び１０３５
を介してタイミング補間器ブロック１００７に結合して
いる。直列ポート１００６はブロック１０４０を介して
制御及び給電ブロック１００８に結合している。事前分
周ブロック１０１０はクロック発生器ブロック１００９
に結合している。クロック発生器ブロック１００９はブ
ロック１０３６を介して高電圧インタフェースブロック
１００５に結合している。高電圧インタフェースブロッ
ク１００５はノード１０３７に第１のクロック出力を供
給すると共に、ノード１０３８に第２のクロック出力を
供給する。第２のクロック出力は任意である。
して付加ＤＳＰ回路ブロック１００２にも結合してい
る。直列ポート１００６はノード１０３４及び１０３５
を介してタイミング補間器ブロック１００７に結合して
いる。直列ポート１００６はブロック１０４０を介して
制御及び給電ブロック１００８に結合している。事前分
周ブロック１０１０はクロック発生器ブロック１００９
に結合している。クロック発生器ブロック１００９はブ
ロック１０３６を介して高電圧インタフェースブロック
１００５に結合している。高電圧インタフェースブロッ
ク１００５はノード１０３７に第１のクロック出力を供
給すると共に、ノード１０３８に第２のクロック出力を
供給する。第２のクロック出力は任意である。
【００７８】図１０の回路は他の図に示されている回路
と関連して使用されても良い。たとえば、図１０の回路
を図２のブロック２０１と関連して使用しても良い。図
２のノード２１２を図２のコンデンサ２０３のようなコ
ンデンサを介して図１０のノード１０１１に結合しても
良い。図２のノード２１４を図２のコンデンサ２０４の
ようなコンデンサを介して図１０のノード１０３８に結
合しても良い。図２のノード２１６を図２のコンデンサ
２０５のようなコンデンサを介して図１０のノード１０
２７に結合しても良い。従って、ＤＳＰ回路を電話回線
をインタフェースするために、図１０の回路を図２の回
路と関連して使用しても良い。そのような組合わせにお
いては、図２の素子２０２、２０６及び２０７は省略さ
れるであろう。
と関連して使用されても良い。たとえば、図１０の回路
を図２のブロック２０１と関連して使用しても良い。図
２のノード２１２を図２のコンデンサ２０３のようなコ
ンデンサを介して図１０のノード１０１１に結合しても
良い。図２のノード２１４を図２のコンデンサ２０４の
ようなコンデンサを介して図１０のノード１０３８に結
合しても良い。図２のノード２１６を図２のコンデンサ
２０５のようなコンデンサを介して図１０のノード１０
２７に結合しても良い。従って、ＤＳＰ回路を電話回線
をインタフェースするために、図１０の回路を図２の回
路と関連して使用しても良い。そのような組合わせにお
いては、図２の素子２０２、２０６及び２０７は省略さ
れるであろう。
【００７９】図１０のサブシステムを図７に示すシステ
ムと共に使用しても良い。図１０のノード１０１１を図
７のノード７１１１に結合しても良い。図１０のノード
１０２７を図７のノード１１１３に結合しても良い。図
１０のノード１０３７を図７のノード７１０９に結合し
ても良い。図７の回路からのシグマデルタ変調信号はコ
ンデンサ７２４を通過して、ノード７１１１に至る。ノ
ード７１１１の信号はノード１０１１を介し、高電圧イ
ンタフェースブロック１００５を介してノード１０１２
に結合する。ノード１０１２の信号はデジタル１０進化
フィルタ１０２８に印加される。デジタル１０進化フィ
ルタブロック１０２８は、ノード１０１２の信号から取
り出されるデジタル表現をノード１０１３に供給する。
シグマデルタ変調技法と関連してコード化方式を使用す
る場合、ノード１０１２の信号をデジタル１０進化フィ
ルタ１０２８に印加するのに先立って、デコーダに印加
しても良い。ノード１０１３のデジタル表現はデジタル
低域フィルタ１０２９に印加される。デジタル低域フィ
ルタ１０２９の出力はデジタル高域フィルタ１０３０に
印加される。デジタル高域フィルタ１０３０の出力はス
イッチ１０１６に印加される。デジタル高域フィルタ１
０３０をバイパスするか、あるいは、デジタル高域フィ
ルタ１０３０とデジタル低域フィルタ１０２９の組合わ
せをバイパスするために、スイッチ１０１６は使用され
れば良い。スイッチ１０１６のデジタル表現は直列ポー
トブロック１００６を介し、ノード１０１８を介して付
加ＤＳＰ回路１００２に結合する。そのデジタル表現に
関連するクロック情報はノード１０１９を介して結合す
る。付加ＤＳＰ回路ブロック１００２に印加された受信
信号をさらに処理し且つデジタル表現から所望の情報を
取り出しても良い。
ムと共に使用しても良い。図１０のノード１０１１を図
７のノード７１１１に結合しても良い。図１０のノード
１０２７を図７のノード１１１３に結合しても良い。図
１０のノード１０３７を図７のノード７１０９に結合し
ても良い。図７の回路からのシグマデルタ変調信号はコ
ンデンサ７２４を通過して、ノード７１１１に至る。ノ
ード７１１１の信号はノード１０１１を介し、高電圧イ
ンタフェースブロック１００５を介してノード１０１２
に結合する。ノード１０１２の信号はデジタル１０進化
フィルタ１０２８に印加される。デジタル１０進化フィ
ルタブロック１０２８は、ノード１０１２の信号から取
り出されるデジタル表現をノード１０１３に供給する。
シグマデルタ変調技法と関連してコード化方式を使用す
る場合、ノード１０１２の信号をデジタル１０進化フィ
ルタ１０２８に印加するのに先立って、デコーダに印加
しても良い。ノード１０１３のデジタル表現はデジタル
低域フィルタ１０２９に印加される。デジタル低域フィ
ルタ１０２９の出力はデジタル高域フィルタ１０３０に
印加される。デジタル高域フィルタ１０３０の出力はス
イッチ１０１６に印加される。デジタル高域フィルタ１
０３０をバイパスするか、あるいは、デジタル高域フィ
ルタ１０３０とデジタル低域フィルタ１０２９の組合わ
せをバイパスするために、スイッチ１０１６は使用され
れば良い。スイッチ１０１６のデジタル表現は直列ポー
トブロック１００６を介し、ノード１０１８を介して付
加ＤＳＰ回路１００２に結合する。そのデジタル表現に
関連するクロック情報はノード１０１９を介して結合す
る。付加ＤＳＰ回路ブロック１００２に印加された受信
信号をさらに処理し且つデジタル表現から所望の情報を
取り出しても良い。
【００８０】送信信号のデジタル表現は付加回路ブロッ
ク１００２により発生又は受信されれば良い。送信信号
のデジタル表現はノード１０２１を介し、直列ポートブ
ロック１００６を介してノード１０２２に結合する。ノ
ード１０２２のデジタル表現はアップサンプリング低域
フィルタ１０３１に印加される。アップサンプリング低
域フィルタ１０３１の出力はスイッチ１０２４を通過し
て、デジタルシグマデルタ変調器ブロック１０３２に至
る。スイッチ１０２４により、アップサンプリング低域
フィルタ１０３１をバイパスしても良い。デジタルシグ
マデルタ変調器ブロック１０３２の出力はノード１０２
６を介し、高電圧インタフェースブロック１００５を介
し、ノード１０２７を介して図７のノード７１１３に印
加される。事前分周ブロック１０１０とクロック発生ブ
ロック１００９により発生されるボックス信号はブロッ
ク１０３６を介して高電圧インタフェースブロック１０
０５に結合する。高電圧インタフェースブロック１００
５におけるクロック信号はノード１０３７を介して図７
のノード７１０９に結合する。任意に、高電圧インタフ
ェースブロック１００５のクロック信号をノード１０３
７を介して付加クロック回路に結合しても良い。以上、
シグマデルタ変調を使用して容量性分離障壁を経て信号
を通信する方法及び装置を説明した。
ク１００２により発生又は受信されれば良い。送信信号
のデジタル表現はノード１０２１を介し、直列ポートブ
ロック１００６を介してノード１０２２に結合する。ノ
ード１０２２のデジタル表現はアップサンプリング低域
フィルタ１０３１に印加される。アップサンプリング低
域フィルタ１０３１の出力はスイッチ１０２４を通過し
て、デジタルシグマデルタ変調器ブロック１０３２に至
る。スイッチ１０２４により、アップサンプリング低域
フィルタ１０３１をバイパスしても良い。デジタルシグ
マデルタ変調器ブロック１０３２の出力はノード１０２
６を介し、高電圧インタフェースブロック１００５を介
し、ノード１０２７を介して図７のノード７１１３に印
加される。事前分周ブロック１０１０とクロック発生ブ
ロック１００９により発生されるボックス信号はブロッ
ク１０３６を介して高電圧インタフェースブロック１０
０５に結合する。高電圧インタフェースブロック１００
５におけるクロック信号はノード１０３７を介して図７
のノード７１０９に結合する。任意に、高電圧インタフ
ェースブロック１００５のクロック信号をノード１０３
７を介して付加クロック回路に結合しても良い。以上、
シグマデルタ変調を使用して容量性分離障壁を経て信号
を通信する方法及び装置を説明した。
【図１】 従来の技術の電話回線インタフェース回路の
図。
図。
【図２】 本発明の好ましい実施例のブロック線図。
【図３】 本発明の一実施例を含むシステムを示すブロ
ック線図。
ック線図。
【図４】 本発明の一実施例を含むシステムのブロック
線図。
線図。
【図５】 シグマデルタ変調の１例を示す図。Ａはアナ
ログ信号を示す。Ｂは、Ａのアナログ信号から取り出さ
れるシグマデルタビットストリームを示す。
ログ信号を示す。Ｂは、Ａのアナログ信号から取り出さ
れるシグマデルタビットストリームを示す。
【図６】 本発明の一実施例を含むシステムの図。
【図７】 本発明の一実施例を含む回路を示す概略図。
【図８】 マンチェスタ符号化シグマデルタ変調の１例
を示す図。
を示す図。
【図９】 本発明の一実施例を含むシステムのブロック
線図。
線図。
【図１０】 本発明と共に使用するためのデジタル信号
処理（ＤＳＰ）サブシステムを示すブロック線図。
処理（ＤＳＰ）サブシステムを示すブロック線図。
２０１，２０２…ブロック、２０３，２０４，２０５…
コンデンサ、２０６，２０７…フォトカプラ、２０８…
障壁、２０９…電話回線、２１０〜２２１，２３４〜２
３７…ノード、２２２，２２８…フィルタブロック、２
２３，２２９…シグマデルタ変調器ブロック、２２４，
２３０…Ｄ／Ａ変換器ブロック、２２５…クロック受信
器ブロック、２２６，２３３…フォトカプラドライバブ
ロック、２２７，２３２…フォトカプラ受信器ブロッ
ク、２３１…クロック発振器ブロック。
コンデンサ、２０６，２０７…フォトカプラ、２０８…
障壁、２０９…電話回線、２１０〜２２１，２３４〜２
３７…ノード、２２２，２２８…フィルタブロック、２
２３，２２９…シグマデルタ変調器ブロック、２２４，
２３０…Ｄ／Ａ変換器ブロック、２２５…クロック受信
器ブロック、２２６，２３３…フォトカプラドライバブ
ロック、２２７，２３２…フォトカプラ受信器ブロッ
ク、２３１…クロック発振器ブロック。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エリック・デイヴィーズ アメリカ合衆国 カリフォルニア州・グラ ス ヴァレイ・フランシス ドライブ・ 12542
Claims (2)
- 【請求項１】 分離障壁を経て信号を通信する方法にお
いて、 アナログ入力信号を受信する過程と；前記アナログ入力
信号を表わす変調信号を発生する過程と；前記変調信号
を前記分離障壁を経て通信する過程と；前記変調信号を
出力信号に変換する過程とから成る方法。 - 【請求項２】 分離障壁を経て信号を通信する回路にお
いて、 アナログ入力信号を受信し且つ変調信号を供給する変調
器と；前記変調信号を分離障壁を経て結合するコンデン
サと；前記変調信号を受信し且つ出力信号を供給する復
調器とを具備する回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US161,741 | 1993-12-03 | ||
| US08/161,741 US5654984A (en) | 1993-12-03 | 1993-12-03 | Signal modulation across capacitors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07307708A true JPH07307708A (ja) | 1995-11-21 |
| JP3872115B2 JP3872115B2 (ja) | 2007-01-24 |
Family
ID=22582522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32923094A Expired - Lifetime JP3872115B2 (ja) | 1993-12-03 | 1994-12-05 | コンデンサを経る信号の通信方法及びそのための装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5654984A (ja) |
| JP (1) | JP3872115B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0877522A1 (fr) * | 1997-05-07 | 1998-11-11 | STMicroelectronics S.A. | Interface d'isolement entre une ligne téléphonique et un circuit numérique |
| US6611051B2 (en) | 2001-03-08 | 2003-08-26 | Hitachi, Ltd. | Semiconductor device and communication terminal using thereof |
| KR100440455B1 (ko) * | 1995-12-28 | 2004-10-26 | 소니 가부시끼 가이샤 | 신호전송방법및신호전송장치 |
| JP2006279063A (ja) * | 1998-02-27 | 2006-10-12 | Hitachi Ltd | アイソレータ及びそれを用いるモデム装置 |
| US7289553B2 (en) | 1998-02-27 | 2007-10-30 | Hitachi, Ltd. | Isolator and a modem device using the isolator |
| JP2016019119A (ja) * | 2014-07-08 | 2016-02-01 | アズビル株式会社 | アナログ／ディジタル変換回路 |
Families Citing this family (138)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198816B1 (en) | 1997-04-22 | 2001-03-06 | Silicon Laboratories, Inc. | Capacitively coupled ring detector with power provided across isolation barrier |
| US6516024B1 (en) | 1997-04-22 | 2003-02-04 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with low distortion and current limiting |
| US6442213B1 (en) * | 1997-04-22 | 2002-08-27 | Silicon Laboratories Inc. | Digital isolation system with hybrid circuit in ADC calibration loop |
| US6339048B1 (en) * | 1999-12-23 | 2002-01-15 | Elementis Specialties, Inc. | Oil and oil invert emulsion drilling fluids with improved anti-settling properties |
| US6522745B1 (en) * | 1997-04-22 | 2003-02-18 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method having a synthesized ringer impedance for connecting to phone lines |
| US6167132A (en) * | 1997-04-22 | 2000-12-26 | Silicon Laboratories, Inc. | Analog successive approximation (SAR) analog-to-digital converter (ADC) |
| US6359983B1 (en) * | 1997-04-22 | 2002-03-19 | Silicon Laboratories, Inc. | Digital isolation system with data scrambling |
| US6201865B1 (en) | 1997-04-22 | 2001-03-13 | Silicon Laboratories, Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with switchable time constants |
| US6307891B1 (en) * | 1997-04-22 | 2001-10-23 | Silicon Laboratories, Inc. | Method and apparatus for freezing a communication link during a disruptive event |
| US6498825B1 (en) | 1997-04-22 | 2002-12-24 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with programmable current limiting |
| US6823066B1 (en) * | 1997-04-22 | 2004-11-23 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method having current ramping control of the hookswitch |
| US6298133B1 (en) | 1997-04-22 | 2001-10-02 | Silicon Laboratories, Inc. | Telephone line interface architecture using ringer inputs for caller ID data |
| US6430229B1 (en) | 1997-04-22 | 2002-08-06 | Silicon Laboratories Inc. | Capacitive isolation system with digital communication and power transfer |
| US6442271B1 (en) * | 1997-04-22 | 2002-08-27 | Silicon Laboratories, Inc. | Digital isolation system with low power mode |
| US6456712B1 (en) * | 1997-04-22 | 2002-09-24 | Silicon Laboratories Inc. | Separation of ring detection functions across isolation barrier for minimum power |
| US6385235B1 (en) * | 1997-04-22 | 2002-05-07 | Silicon Laboratories, Inc. | Direct digital access arrangement circuitry and method for connecting to phone lines |
| US6480602B1 (en) * | 1997-04-22 | 2002-11-12 | Silicon Laboratories, Inc. | Ring-detect interface circuitry and method for a communication system |
| US6389134B1 (en) * | 1997-04-22 | 2002-05-14 | Silicon Laboratories, Inc. | Call progress monitor circuitry and method for a communication system |
| US6587560B1 (en) * | 1997-04-22 | 2003-07-01 | Silicon Laboratories Inc. | Low voltage circuits powered by the phone line |
| US6160885A (en) * | 1997-04-22 | 2000-12-12 | Silicon Laboratories, Inc. | Caller ID circuit powered through hookswitch devices |
| US5870046A (en) | 1997-04-22 | 1999-02-09 | Silicon Laboratories Inc. | Analog isolation system with digital communication across a capacitive barrier |
| US6408034B1 (en) * | 1997-04-22 | 2002-06-18 | Silicon Laboratories, Inc. | Framed delta sigma data with unlikely delta sigma data patterns |
| US6222922B1 (en) | 1997-04-22 | 2001-04-24 | Silicon Laboratories, Inc. | Loop current monitor circuitry and method for a communication system |
| US6167134A (en) | 1997-04-22 | 2000-12-26 | Silicon Laboratories, Inc. | External resistor and method to minimize power dissipation in DC holding circuitry for a communication system |
| US6504864B1 (en) | 1997-04-22 | 2003-01-07 | Silicon Laboratories Inc. | Digital access arrangement circuitry and method for connecting to phone lines having a second order DC holding circuit |
| US6144326A (en) | 1997-04-22 | 2000-11-07 | Silicon Laboratories, Inc. | Digital isolation system with ADC offset calibration |
| US6104794A (en) * | 1997-04-22 | 2000-08-15 | Silicon Laboratories, Inc. | Architecture for minimum loop current during ringing and caller ID |
| US6137827A (en) | 1997-04-22 | 2000-10-24 | Silicon Laboratories, Inc. | Isolation system with digital communication across a capacitive barrier |
| US6289070B1 (en) | 1997-04-22 | 2001-09-11 | Silicon Laboratories, Inc. | Digital isolation system with ADC offset calibration including coarse offset |
| US6169762B1 (en) * | 1997-05-30 | 2001-01-02 | Lucent Technologies Inc. | Interface devices providing electrical isolation |
| US6205219B1 (en) * | 1998-02-24 | 2001-03-20 | Lucent Technologies, Inc. | Call related information reception using sigma/delta modulation |
| US6724891B1 (en) | 1998-03-04 | 2004-04-20 | Silicon Laboratories Inc. | Integrated modem and line-isolation circuitry and associated method powering caller ID circuitry with power provided across an isolation barrier |
| US6714590B1 (en) | 1999-07-23 | 2004-03-30 | Silicon Laboratories, Inc. | Integrated modem and line-isolation circuitry and associated method |
| US6141592A (en) * | 1998-03-06 | 2000-10-31 | Intermedics Inc. | Data transmission using a varying electric field |
| US6169801B1 (en) * | 1998-03-16 | 2001-01-02 | Midcom, Inc. | Digital isolation apparatus and method |
| US6064326A (en) * | 1998-03-30 | 2000-05-16 | Silicon Laboratories, Inc. | Analog-to-digital conversion overload detection and suppression |
| US6061009A (en) * | 1998-03-30 | 2000-05-09 | Silicon Laboratories, Inc. | Apparatus and method for resetting delta-sigma modulator state variables using feedback impedance |
| US6141414A (en) * | 1998-05-08 | 2000-10-31 | Conexant Systems, Inc. | Data access arrangement having combined remote hang-up/ring detection circuitry |
| AU4095399A (en) * | 1998-06-16 | 2000-01-05 | Silicon Laboratories, Inc. | Daa circuitry and method for connecting phone lines having dc holding |
| US6389135B1 (en) * | 1998-09-25 | 2002-05-14 | Conexant Systems, Inc. | Method and apparatus for deriving power from a clock signal coupled through capacitors |
| US6393110B1 (en) * | 1998-09-30 | 2002-05-21 | 3Com Corporation | Methods and apparatus for terminating a line and supporting the asymmetric digital subscriber line protocol |
| US6744888B1 (en) * | 1998-11-16 | 2004-06-01 | Agere Systems Inc. | Line interface circuit with event detection signaling |
| US6920218B1 (en) * | 1998-11-16 | 2005-07-19 | Agere Systems Inc. | Combination clock and charge pump for line powered DAA |
| US6081586A (en) * | 1998-11-16 | 2000-06-27 | Conexant Systems, Inc. | Modem having a programmable universal data access arrangement |
| US6359973B1 (en) | 1998-11-16 | 2002-03-19 | Conexant Systems, Inc. | Data access arrangement utilizing a serialized digital data path across an isolation barrier |
| US6351530B1 (en) * | 1998-11-16 | 2002-02-26 | Conexant Systems, Inc. | Modem having a digital high voltage isolation barrier |
| WO2000030336A1 (en) * | 1998-11-16 | 2000-05-25 | Conexant Systems, Inc. | Multifunction data access arrangement |
| US6519339B1 (en) | 1999-04-30 | 2003-02-11 | Conexant Systems, Inc. | Method of regulating power transfer across an isolation barrier |
| US6735246B1 (en) * | 1999-07-23 | 2004-05-11 | Silicon Laboratories Inc. | Integrated modem and line-isolation circuitry with data flow control and associated method |
| US7020187B1 (en) | 1999-07-23 | 2006-03-28 | Silicon Laboratories Inc. | Integrated modem and line-isolation circuitry with HDLC framing and associated method |
| US6826225B1 (en) | 1999-07-23 | 2004-11-30 | Silicon Laboratories, Inc. | Integrated modem and line-isolation circuitry with selective raw data or modem data communication and associated method |
| US6662238B1 (en) | 1999-07-23 | 2003-12-09 | Silicon Laboratories Inc. | Integrated modem and line-isolation circuitry with command mode and data mode control and associated method |
| US6252528B1 (en) * | 1999-08-20 | 2001-06-26 | Conexant Systems, Inc. | System and method for variable gain coder-decoder |
| US6625278B1 (en) * | 1999-08-24 | 2003-09-23 | Agere Systems Guardian Corp. | Impedance matching with sigma delta filter |
| US6728320B1 (en) * | 1999-09-23 | 2004-04-27 | Texas Instruments Incorporated | Capacitive data and clock transmission between isolated ICs |
| FI107091B (fi) * | 1999-10-05 | 2001-05-31 | Elektroniikkatyoe Oy | Galvaanisesti erottava piiri |
| US6567491B1 (en) * | 1999-10-14 | 2003-05-20 | Tropian, Inc. | High efficiency line driver for high crest-factor signals such as DMT/ADSL signals |
| WO2001061863A1 (en) * | 2000-02-17 | 2001-08-23 | Analog Devices, Inc. | Isolation system with analog communication across an isolation barrier |
| FR2808396B1 (fr) * | 2000-04-27 | 2003-01-31 | St Microelectronics Sa | Circuit de detection de prise de ligne |
| DE10048352A1 (de) * | 2000-09-29 | 2002-04-25 | Siemens Ag | Verfahren zur Übertragung eines hochfrequenten binären Datenstroms über eine Kommunikationsstrecke mit galvanischer Trennung |
| US6731752B1 (en) * | 2000-11-08 | 2004-05-04 | Viadux, Inc. | Method and circuit for echo-cancellation in two-way communications |
| US20020106091A1 (en) * | 2001-02-02 | 2002-08-08 | Furst Claus Erdmann | Microphone unit with internal A/D converter |
| EP1276305A1 (en) * | 2001-05-30 | 2003-01-15 | Texas Instruments Incorporated | Modem isolation systems and apparatus |
| US7469558B2 (en) | 2001-07-10 | 2008-12-30 | Springworks, Llc | As-deposited planar optical waveguides with low scattering loss and methods for their manufacture |
| US20040184598A1 (en) * | 2001-10-30 | 2004-09-23 | Integration Associates Inc. | Method and apparatus for isolation in a Caller ID or call monitor interface circuit |
| US7031458B2 (en) * | 2001-10-30 | 2006-04-18 | Integration Associates Inc. | Method and apparatus for isolation in a data access arrangement using analog encoded pulse signaling |
| US7139391B2 (en) * | 2001-10-30 | 2006-11-21 | Integration Associates, Inc. | DAA hook switch |
| US7404877B2 (en) | 2001-11-09 | 2008-07-29 | Springworks, Llc | Low temperature zirconia based thermal barrier layer by PVD |
| US6884327B2 (en) | 2002-03-16 | 2005-04-26 | Tao Pan | Mode size converter for a planar waveguide |
| US7378356B2 (en) | 2002-03-16 | 2008-05-27 | Springworks, Llc | Biased pulse DC reactive sputtering of oxide films |
| EP1347627B1 (en) * | 2002-03-20 | 2012-12-19 | Conexant Systems, Inc. | Digital isolation barrier as interface bus for modems |
| US7277491B2 (en) * | 2002-05-14 | 2007-10-02 | Ess Technology, Inc. | Data access arrangement using a high frequency transformer for electrical isolation |
| US8021778B2 (en) | 2002-08-09 | 2011-09-20 | Infinite Power Solutions, Inc. | Electrochemical apparatus with barrier layer protected substrate |
| US8236443B2 (en) | 2002-08-09 | 2012-08-07 | Infinite Power Solutions, Inc. | Metal film encapsulation |
| US9793523B2 (en) | 2002-08-09 | 2017-10-17 | Sapurast Research Llc | Electrochemical apparatus with barrier layer protected substrate |
| US20070264564A1 (en) | 2006-03-16 | 2007-11-15 | Infinite Power Solutions, Inc. | Thin film battery on an integrated circuit or circuit board and method thereof |
| US8445130B2 (en) | 2002-08-09 | 2013-05-21 | Infinite Power Solutions, Inc. | Hybrid thin-film battery |
| US8404376B2 (en) | 2002-08-09 | 2013-03-26 | Infinite Power Solutions, Inc. | Metal film encapsulation |
| US8431264B2 (en) | 2002-08-09 | 2013-04-30 | Infinite Power Solutions, Inc. | Hybrid thin-film battery |
| US8394522B2 (en) | 2002-08-09 | 2013-03-12 | Infinite Power Solutions, Inc. | Robust metal film encapsulation |
| TWI274199B (en) | 2002-08-27 | 2007-02-21 | Symmorphix Inc | Optically coupling into highly uniform waveguides |
| CN1756856B (zh) | 2003-02-27 | 2011-10-12 | 希莫菲克斯公司 | 电介质阻挡层膜 |
| US6968055B1 (en) | 2003-03-26 | 2005-11-22 | Silicon Laboratories Inc. | DC holding circuit |
| US7089475B1 (en) | 2003-03-26 | 2006-08-08 | Silicon Laboratories Inc. | Error correction of data across an isolation barrier |
| US7218713B1 (en) | 2003-04-15 | 2007-05-15 | Silicon Laboratories Inc. | Telephone line interface for DAA circuitry |
| US7238628B2 (en) | 2003-05-23 | 2007-07-03 | Symmorphix, Inc. | Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides |
| US8728285B2 (en) | 2003-05-23 | 2014-05-20 | Demaray, Llc | Transparent conductive oxides |
| WO2004112371A1 (en) * | 2003-05-29 | 2004-12-23 | Tdk Semiconductor Corporation | A method and apparatus for full duplex signaling across a pulse transformer |
| US7733965B2 (en) * | 2003-05-29 | 2010-06-08 | Teridian Semiconductor Corp. | Encoding method and apparatus for a dual mode super source follower circuit |
| US7839938B2 (en) * | 2003-05-29 | 2010-11-23 | Maxim Integrated Products, Inc. | Method and apparatus for cancellation of magnetizing inductance current in a transformer circuit |
| US7139528B2 (en) * | 2003-06-02 | 2006-11-21 | Intel Corporation | RF coupled data access arrangement circuit for telephony customer premise equipment |
| US20050190824A1 (en) * | 2004-02-26 | 2005-09-01 | Grande Brad L. | Method and apparatus for mounting a modem to a carrier assembly |
| US7112838B2 (en) * | 2004-03-31 | 2006-09-26 | Broadcom Corporation | Multipurpose metal fill |
| US7376212B2 (en) * | 2004-06-03 | 2008-05-20 | Silicon Laboratories Inc. | RF isolator with differential input/output |
| US7577223B2 (en) * | 2004-06-03 | 2009-08-18 | Silicon Laboratories Inc. | Multiplexed RF isolator circuit |
| US7738568B2 (en) * | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | Multiplexed RF isolator |
| US7302247B2 (en) * | 2004-06-03 | 2007-11-27 | Silicon Laboratories Inc. | Spread spectrum isolator |
| US7460604B2 (en) * | 2004-06-03 | 2008-12-02 | Silicon Laboratories Inc. | RF isolator for isolating voltage sensing and gate drivers |
| US7737871B2 (en) | 2004-06-03 | 2010-06-15 | Silicon Laboratories Inc. | MCU with integrated voltage isolator to provide a galvanic isolation between input and output |
| US8198951B2 (en) | 2004-06-03 | 2012-06-12 | Silicon Laboratories Inc. | Capacitive isolation circuitry |
| US8049573B2 (en) | 2004-06-03 | 2011-11-01 | Silicon Laboratories Inc. | Bidirectional multiplexed RF isolator |
| US8441325B2 (en) | 2004-06-03 | 2013-05-14 | Silicon Laboratories Inc. | Isolator with complementary configurable memory |
| US7821428B2 (en) * | 2004-06-03 | 2010-10-26 | Silicon Laboratories Inc. | MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link |
| US7421028B2 (en) * | 2004-06-03 | 2008-09-02 | Silicon Laboratories Inc. | Transformer isolator for digital power supply |
| US7447492B2 (en) * | 2004-06-03 | 2008-11-04 | Silicon Laboratories Inc. | On chip transformer isolator |
| US8169108B2 (en) * | 2004-06-03 | 2012-05-01 | Silicon Laboratories Inc. | Capacitive isolator |
| US7902627B2 (en) | 2004-06-03 | 2011-03-08 | Silicon Laboratories Inc. | Capacitive isolation circuitry with improved common mode detector |
| US7535262B2 (en) * | 2004-10-19 | 2009-05-19 | International Rectifier Corporation | High voltage level shifting by capacitive coupling |
| TWI331634B (en) | 2004-12-08 | 2010-10-11 | Infinite Power Solutions Inc | Deposition of licoo2 |
| US7959769B2 (en) | 2004-12-08 | 2011-06-14 | Infinite Power Solutions, Inc. | Deposition of LiCoO2 |
| US7838133B2 (en) | 2005-09-02 | 2010-11-23 | Springworks, Llc | Deposition of perovskite and other compound ceramic films for dielectric applications |
| US8010209B2 (en) | 2005-10-14 | 2011-08-30 | Nanostim, Inc. | Delivery system for implantable biostimulator |
| US9168383B2 (en) | 2005-10-14 | 2015-10-27 | Pacesetter, Inc. | Leadless cardiac pacemaker with conducted communication |
| EP2067163A4 (en) | 2006-09-29 | 2009-12-02 | Infinite Power Solutions Inc | MASKING FLEXIBLE SUBSTRATES AND RESTRICTING MATERIALS TO APPLY BATTERY LAYERS TO THESE |
| US8197781B2 (en) | 2006-11-07 | 2012-06-12 | Infinite Power Solutions, Inc. | Sputtering target of Li3PO4 and method for producing same |
| US8268488B2 (en) | 2007-12-21 | 2012-09-18 | Infinite Power Solutions, Inc. | Thin film electrolyte for thin film batteries |
| US9334557B2 (en) | 2007-12-21 | 2016-05-10 | Sapurast Research Llc | Method for sputter targets for electrolyte films |
| WO2009089417A1 (en) | 2008-01-11 | 2009-07-16 | Infinite Power Solutions, Inc. | Thin film encapsulation for thin film batteries and other devices |
| WO2009124191A2 (en) | 2008-04-02 | 2009-10-08 | Infinite Power Solutions, Inc. | Passive over/under voltage control and protection for energy storage devices associated with energy harvesting |
| CN102119454B (zh) | 2008-08-11 | 2014-07-30 | 无穷动力解决方案股份有限公司 | 具有用于电磁能量收集的一体收集器表面的能量设备及其方法 |
| KR101613671B1 (ko) | 2008-09-12 | 2016-04-19 | 사푸라스트 리써치 엘엘씨 | 전자기 에너지에 의해 데이터 통신을 하는 통합 도전성 표면을 가진 에너지 장치 및 그 통신 방법 |
| WO2010042594A1 (en) | 2008-10-08 | 2010-04-15 | Infinite Power Solutions, Inc. | Environmentally-powered wireless sensor module |
| US8527068B2 (en) | 2009-02-02 | 2013-09-03 | Nanostim, Inc. | Leadless cardiac pacemaker with secondary fixation capability |
| WO2011028825A1 (en) | 2009-09-01 | 2011-03-10 | Infinite Power Solutions, Inc. | Printed circuit board with integrated thin film battery |
| EP2577777B1 (en) | 2010-06-07 | 2016-12-28 | Sapurast Research LLC | Rechargeable, high-density electrochemical device |
| US8543205B2 (en) | 2010-10-12 | 2013-09-24 | Nanostim, Inc. | Temperature sensor for a leadless cardiac pacemaker |
| JP2013540022A (ja) | 2010-10-13 | 2013-10-31 | ナノスティム・インコーポレイテッド | スクリュー戻り回転防止要素を備えたリードレス心臓ペースメーカ |
| US8615310B2 (en) | 2010-12-13 | 2013-12-24 | Pacesetter, Inc. | Delivery catheter systems and methods |
| EP3090779B1 (en) | 2010-12-13 | 2017-11-08 | Pacesetter, Inc. | Pacemaker retrieval systems |
| CN103328040B (zh) | 2010-12-20 | 2016-09-14 | 内诺斯蒂姆股份有限公司 | 具有径向固定机构的无导线起搏器 |
| US8451032B2 (en) | 2010-12-22 | 2013-05-28 | Silicon Laboratories Inc. | Capacitive isolator with schmitt trigger |
| WO2013067496A2 (en) | 2011-11-04 | 2013-05-10 | Nanostim, Inc. | Leadless cardiac pacemaker with integral battery and redundant welds |
| EP2879758B1 (en) | 2012-08-01 | 2018-04-18 | Pacesetter, Inc. | Biostimulator circuit with flying cell |
| KR20150041236A (ko) * | 2013-10-07 | 2015-04-16 | 삼성전자주식회사 | 팩시밀리 |
| US9998105B2 (en) | 2014-05-30 | 2018-06-12 | Cypress Semiconductor Corporation | Programmable switched capacitor block |
| US9831864B2 (en) | 2014-05-30 | 2017-11-28 | Cypress Semiconductor Corporation | Programmable switched capacitor block |
| US10651147B2 (en) | 2016-09-13 | 2020-05-12 | Allegro Microsystems, Llc | Signal isolator having bidirectional communication between die |
| US11115244B2 (en) | 2019-09-17 | 2021-09-07 | Allegro Microsystems, Llc | Signal isolator with three state data transmission |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3382482A (en) * | 1961-10-17 | 1968-05-07 | Character Recognition Corp | Character recognition system |
| US3201714A (en) * | 1962-05-04 | 1965-08-17 | Straza Ind Inc | Crystal selector mechanism for an oscillator network |
| US3187260A (en) * | 1963-04-19 | 1965-06-01 | Gen Electric | Circuit employing capacitor charging and discharging through transmission line providing opposite-polarity pulses for triggering bistable means |
| DE2127193C3 (de) * | 1971-06-01 | 1976-01-08 | Felten & Guilleaume Kabelwerke Ag, 5000 Koeln | Ankopplungseinheit zum Ankoppeln von im Phasenseil von Hochspannungsleitungen isoliert verlaufenden Doppeladern als Trägerfrequenzleitungen an Nachrichtengeräte oder Kabel |
| US3693114A (en) * | 1971-06-07 | 1972-09-19 | Bell Telephone Labor Inc | Cable sections with nonmechanical means to effect coupling |
| US3909821A (en) * | 1973-10-04 | 1975-09-30 | Gen Public Utilities | Communicating over power lines |
| US4086534A (en) * | 1977-02-14 | 1978-04-25 | Network Systems Corporation | Circuit for wire transmission of high frequency data communication pulse signals |
| US4425663A (en) * | 1980-06-13 | 1984-01-10 | Tcl, Inc. | Low input capacitance data network transceiver |
| JPS58130617A (ja) * | 1982-01-29 | 1983-08-04 | Nippon Gakki Seizo Kk | パルス幅変調回路 |
| US4493092A (en) * | 1982-12-17 | 1985-01-08 | Gte Automatic Electric, Inc. | Interface circuit for digital signal transmission system |
| US4580239A (en) * | 1983-07-21 | 1986-04-01 | Texaco Inc. | Remote station of a computer system |
| US4775864A (en) * | 1986-08-07 | 1988-10-04 | Standard Microsystems Corporation | Local area network with multiple node bus topology |
| US4697166A (en) * | 1986-08-11 | 1987-09-29 | Nippon Colin Co., Ltd. | Method and apparatus for coupling transceiver to power line carrier system |
| DE3722415A1 (de) * | 1987-07-07 | 1989-01-19 | Bosch Gmbh Robert | Einrichtung zur potentialfreien uebertragung von informationen |
| US4875223A (en) * | 1987-09-08 | 1989-10-17 | Digital Equipment Corporation | Twisted pair adapter |
| US4843339A (en) * | 1987-10-28 | 1989-06-27 | Burr-Brown Corporation | Isolation amplifier including precision voltage-to-duty-cycle converter and low ripple, high bandwidth charge balance demodulator |
| FI84536C (fi) * | 1989-05-22 | 1991-12-10 | Nokia Mobira Oy | Rf-anslutningsdon foer anslutning av en radiotelefon till en yttre antenn. |
| US5033062A (en) * | 1989-05-30 | 1991-07-16 | Morrow Stephen E | Digital modem |
| US5083136A (en) * | 1989-11-16 | 1992-01-21 | Wells Donald H | Transmission line coupling device with closed impedance matching loop |
| US5095291A (en) * | 1990-11-08 | 1992-03-10 | North Hill Electronics, Inc. | Communication filter for unshielded, twisted-pair cable |
| US5384808A (en) * | 1992-12-31 | 1995-01-24 | Apple Computer, Inc. | Method and apparatus for transmitting NRZ data signals across an isolation barrier disposed in an interface between adjacent devices on a bus |
-
1993
- 1993-12-03 US US08/161,741 patent/US5654984A/en not_active Expired - Lifetime
-
1994
- 1994-12-05 JP JP32923094A patent/JP3872115B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440455B1 (ko) * | 1995-12-28 | 2004-10-26 | 소니 가부시끼 가이샤 | 신호전송방법및신호전송장치 |
| EP0877522A1 (fr) * | 1997-05-07 | 1998-11-11 | STMicroelectronics S.A. | Interface d'isolement entre une ligne téléphonique et un circuit numérique |
| JP2006279063A (ja) * | 1998-02-27 | 2006-10-12 | Hitachi Ltd | アイソレータ及びそれを用いるモデム装置 |
| US7289553B2 (en) | 1998-02-27 | 2007-10-30 | Hitachi, Ltd. | Isolator and a modem device using the isolator |
| US7522692B2 (en) | 1998-02-27 | 2009-04-21 | Hitachi, Ltd. | Isolator and a modem device using the isolator |
| US6611051B2 (en) | 2001-03-08 | 2003-08-26 | Hitachi, Ltd. | Semiconductor device and communication terminal using thereof |
| US6853063B2 (en) | 2001-03-08 | 2005-02-08 | Hitachi, Ltd. | Semiconductor device and communication terminal using thereof |
| US7091588B2 (en) | 2001-03-08 | 2006-08-15 | Hitachi, Ltd. | Semiconductor device including primary and secondary side circuits on first and second substrates with capacitive insulation |
| US7598605B2 (en) | 2001-03-08 | 2009-10-06 | Hitachi, Ltd. | Semiconductor device having capacitive insulation means and communication terminal using the device |
| JP2016019119A (ja) * | 2014-07-08 | 2016-02-01 | アズビル株式会社 | アナログ／ディジタル変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3872115B2 (ja) | 2007-01-24 |
| US5654984A (en) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3872115B2 (ja) | コンデンサを経る信号の通信方法及びそのための装置 | |
| US5602912A (en) | Telephone hybrid circuit | |
| US5533053A (en) | Low frequency common mode rejection in a clock circuit | |
| US5500894A (en) | Telephone line interface with AC and DC transconductance loops | |
| US5991335A (en) | Method and system for line isolation | |
| US7158573B2 (en) | Method and apparatus for full duplex signaling across a transformer | |
| US20130215983A1 (en) | Power line communications apparatus | |
| US9797932B2 (en) | Voltage sampling system | |
| US7724831B2 (en) | Method and apparatus for detection of load impedance modulation in a transformer circuit | |
| JPH07502387A (ja) | 光アイソレータを使用するソリッドステート絶縁装置 | |
| US7936830B2 (en) | Active rectifier with load impedance switching | |
| US6169762B1 (en) | Interface devices providing electrical isolation | |
| JP3628886B2 (ja) | アナログフロントエンド | |
| JPH09233592A (ja) | デジタル方式マイクロフォン装置および音声信号伝送装置 | |
| JP3474420B2 (ja) | モデム装置 | |
| EP0118545A4 (en) | TELEPHONE LINE INTERFACE WITH PULSE WIDTH MODULATION. | |
| US4896335A (en) | Digital 2B1Q transmitter with high precision and linearity time domain response | |
| US7139391B2 (en) | DAA hook switch | |
| JP2803370B2 (ja) | リングトリップ回路 | |
| TW442946B (en) | Communication interface device | |
| EP1447961A1 (en) | Hook switch circuit and power circuit for electronic telephone line interface | |
| TW202427995A (zh) | 數位訊號編解碼方法、數位廣播系統、數位電話交換機系統 | |
| US20040184598A1 (en) | Method and apparatus for isolation in a Caller ID or call monitor interface circuit | |
| EP1450546A2 (en) | Method and apparatus for isolation in a caller ID or call monitor interface circuit | |
| JPH06197457A (ja) | 給電回路及び受電回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |