JP3754093B2 - 電力制御装置 - Google Patents
電力制御装置 Download PDFInfo
- Publication number
- JP3754093B2 JP3754093B2 JP54914899A JP54914899A JP3754093B2 JP 3754093 B2 JP3754093 B2 JP 3754093B2 JP 54914899 A JP54914899 A JP 54914899A JP 54914899 A JP54914899 A JP 54914899A JP 3754093 B2 JP3754093 B2 JP 3754093B2
- Authority
- JP
- Japan
- Prior art keywords
- time constant
- low
- pass filter
- power level
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/52—TPC using AGC [Automatic Gain Control] circuits or amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
- H03G3/3047—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals
Description
発明の属する技術分野
本発明は、電力制御装置に関し、詳しくは、入力信号を所望の電力レベルに自動的に調整して出力する装置に関し、例えばバースト送信を行うＴＤＭＡ（Time Division Multiple Access）方式の無線送信機に適した装置に関するものである。
従来の技術
図１９は、従来の電力制御装置の構成を示すブロック図であり、このような装置は、例えば特開平４−３５４２０９号公報に記載されている。図１９において、電力制御装置は、電力増幅器１０２、方向性結合器１０３、送信アンテナ１０４、検波部１０５、直流増幅部１０６および１１２、Ａ／Ｄコンバータ１０７および１１５、ＣＰＵ１０８、ＰＲＯＭ１０９、パルス幅変調ジェネレータ１１０、低域通過フィルタ１１１、温度検出部１１３および直流変換部１１４を備えている。
変調された高周波信号は、電力増幅器１０２により増幅され、方向性結合器１０３によって、送信アンテナ１０４に供給する電力と検波部１０５に供給する電力とに分配される。検波部１０５に供給された電力は、送信アンテナ１０４に供給する電力すなわち搬送波の出力レベルを制御するための制御用電力として働く。
制御用電力は、検波部１０５により検波されて直流電圧に変換され、直流増幅部１０６により増幅される。直流増幅部１０６で増幅された直流電圧はＡ／Ｄコンバータ１０７によりデジタルコード化されてＣＰＵ１０８に取り込まれる。
一方、電力制御装置の回路温度が温度検出部１１３により検出されて温度信号として直流変換部１１４に送られる。温度信号は直流変換部１１４により直流電圧に変換され、次いでＡ／Ｄコンバータ１０５によりデジタル化されてＣＰＵ１０８に取り込まれる。
ＣＰＵ１０８は、上記二つのディジタル入力データとＰＲＯＭ１０９に記憶された補正データとに基づいて、回路温度に応じた適切な補正指示信号を生成する。補正指示信号はＰＷＭジェネレータ１１０に供給されて、パルス幅変調された制御電圧が生成される。この制御電圧は低域通過フィルタ１１１によって直流電圧に変換され、直流増幅部１１８により増幅される。直流増幅部１１８により増幅された制御電圧は、電力増幅器１０２に供給されて電力増幅器１０２の出力を制御する。
発明が解決しようとする課題
しかしながら、このような従来の電力制御装置においては、制御電圧を直流変換する低域通過フィルタ１１１の時定数は、その低域通過フィルタの特性によって決まる一定値である。制御電圧の更新量や更新周期によって制御電圧が離散的に変化することがあるが、このような場合には、時定数が一定の低域通過フィルタでは、制御電圧の離散的な変化を十分に平滑化して制御ループを安定させることはできないといった問題点があった。
また、上記のような問題点を解消するために、低域通過フィルタ１１１として時定数の大きな低域通過フィルタを用いた場合、例えばＴＤＭＡ方式の無線通信装置などの高速なバースト送信においては、送信電力の立ち上がり部分がなまり、バースト前縁部のデータが潰れるといった問題点があった。
さらに、周囲温度の変化や回路の電源電圧変動などが生じた場合に、直流増幅器や電力増幅器等の環境特性やバイアス変化等により、送信開始直後および送信停止直後において送信電力のオーバーシュートやアンダーシュートが発生するといった問題点があった。
本発明は、上記問題点を解消するためになされたものであり、送信電力の立ち上がりまたは立ち下がり時に、低域通過フィルタの時定数を変化させることにより、送信電力の立ち上がりまたは立ち下がり特性を最適に制御することが可能な電力制御装置を提供することを目的としている。
また、本発明は、装置の温度あるいは周囲温度等の変動で使用環境が変化した場合でも、送信電力の立ち上がりおよび立ち下がり時に低域通過フィルタの時定数を最適値に設定することが可能な電力制御装置を提供することを目的としている。
課題を解決するための手段
この目的を達成するために、一つの観点によれば、入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、前記電力レベル調整回路の前記出力電力の立ち上がり時に、前記低域通過フィルタを前記第２の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち上がり後に、前記低域通過フィルタを前記第１の時定数で動作させるフィルタ制御手段と、を備えた電力制御装置を提供する。
もう一つの観点によれば、入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、前記電力レベル調整回路の前記出力電力の立ち下がり前に、前記低域通過フィルタを前記第１の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち下がり時に、前記低域通過フィルタを前記第２の時定数で動作させるフィルタ制御手段と、を備えた電力制御装置を提供する。
ここに、前記低域通過フィルタは、第１のレジスタと、該第１のレジスタと協働して前記第１の時定数で動作する第１の低域通過フィルタを形成するキャパシタと、前記第１のレジスタに並列接続され該第１のレジスタおよびキャパシタと協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタと、を有し、前記フィルタ制御手段は、前記第２のレジスタに直列接続される複数のダイオードと、これらのダイオードのそれぞれと前記第２のレジスタとの接続状態を切り替えるスイッチ回路と、を有するようにしてもよい。
また、前記低域通過フィルタは、第１のレジスタと、該第１のレジスタと協働して前記第１の時定数で動作する第１の低域通過フィルタを形成するキャパシタと、前記第１のレジスタにそれぞれが並列接続され該第１のレジスタおよびキャパシタとそれぞれが協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する複数の第２のレジスタと、を有し、前記フィルタ制御手段は、前記複数の第２のレジスタのそれぞれに直列なダイオードと、前記複数の第２のレジスタを選択的に前記ダイオードに接続させるスイッチ回路と、を有するようにしてもよい。
また、前記フィルタ制御手段は、前記電力制御装置の温度または周囲温度を検出する温度センサを有し、該温度センサにより検出された温度に従って前記第１および第２の時定数を切り替えるようにしてもよい。
また、前記低域通過フィルタは、第１のレジスタと、キャパシタと、前記第１のレジスタおよび前記キャパシタと協働して前記第１の時定数の低域通過フィルタを形成するアクティブ素子と、前記第１のレジスタと並列接続され該第１のレジスタ、キャパシタおよび前記アクティブ素子と協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタと、を有し、前記フィルタ制御手段が、前記第２のレジスタに直列接続されるダイオードを有するようにしてもよい。
また、前記低域通過フィルタの前記第２のレジスタが、サーミスタから構成されるようにしてもよい。
発明の実施の形態
以下に、本発明を添付図面に従ってより詳細に説明する。
実施の形態１．
図１から図５を用いて、本発明に係る電力制御装置の実施の形態１を説明する。
図１に示すように、電力制御装置は、高周波電力増幅器１１、方向性結合器１２、送信アンテナ１３、検波器１４、Ａ／Ｄコンバータ１５、ＣＰＵ１６、メモリ１７、Ｄ／Ａコンバータ１８およびＬＰＦ回路１９を備えている。
高周波電力増幅器１１は、可変利得増幅器（自動利得制御（ＡＧＣ）用の増幅器）や可変減衰器等を含んで構成され、入力信号を制御電圧に従って所望の電力レベルに調整して出力するものである。本例では、高周波電力増幅器１１は入力信号を制御電圧に従って所定の電力レベルに増幅し、高周波電力として出力する。この高周波電力増幅器から出力される高周波電力を、以下の説明においては送信電力と呼ぶことにする。上記のように構成される高周波電力制御増幅器１１は、入力信号を制御電圧に従って所望の電力レベルに調整して出力する本発明の電力レベル調整回路を構成するものである。
方向性結合器１２は高周波電力増幅器１１からの高周波電力を送信アンテナ１０４に供給する電力と検波器１４に供給する電力とに分配する。送信アンテナ１０４は、方向性結合器１２からの送信電力を電波として空中に放出する。検波器１４は、方向性結合器からの送信電力を検波して、直流電圧に変換する。Ａ／Ｄコンバータ１５は、検波器１４からの直流電圧をディジタルコード化してＣＰＵ１６に出力することにより、現在の高周波電力増幅器１１の出力電力レベルをＣＰＵ１６に通知する。
ＣＰＵ１６は、所定のプログラムの実行により以下のように動作する。すなわち、ＣＰＵ１６は、Ａ／Ｄコンバータ１５からのディジタルコードを所定の時間間隔でサンプリングする。次いで、Ａ／Ｄコンバータ１５は、サンプリングしたディジタルコードと、メモリ１７に予め記憶されたリファレンスコードと比較して、両コードの差分値を算出する。さらに、ＣＰＵ１６は、上記差分値に基づいて、制御電圧のための設定コードを計算し、Ｄ／Ａコンバータ８に出力する。Ｄ／Ａコンバータ８は、設定コードに従って制御電圧を生成し、低域通過フィルタ回路１９に送る。
上述の方向性結合器１２、検波器１４、Ａ／Ｄコンバータ１５、ＣＰＵ１６、メモリ１７、Ｄ／Ａコンバータ１８は、電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて前記制御電圧を生成する本発明の制御電圧生成回路を構成するものである。
低域通過フィルタ回路１９は、図２に示すように、低域通過フィルタ１９ａおよびフィルタ制御回路１９ｂからなる。低域通過フィルタ１９ａは、第１の時定数および該第１の時定数より小さな第２の時定数の一方で動作し、Ｄ／Ａコンバータ１８により生成された制御電圧をフィルタリングして、高周波電力増幅器１１に供給するものである。一方、フィルタ制御回路１９ｂは、送信電力の立ち上がり時に、低域通過フィルタ１９ａを第２の時定数で動作させ、送信電力の立ち上がり後に、低域通過フィルタ１９ａを第１の時定数で動作させるものであり、本願発明のフィルタ制御手段を構成する。
詳しくは、低域通過フィルタ１９ａは、第１のレジスタＲ１１と、該第１のレジスタと協働して第１の時定数で動作する第１の低域通過フィルタを形成するキャパシタＣ１０と、第１のレジスタＲ１１に並列接続され該第１のレジスタＲ１１およびキャパシタＣ１０と協働して第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタＲ１２と、から構成される。フィルタ制御回路１９ｂは、低域通過フィルタ１９ａの第２のレジスタＲ１２に直列接続されるダイオードＤ１０から構成される。
このダイオードＤ１０がオフ状態のとき、第２のレジスタＲ１２は機能しないため、低域通過フィルタ１９ａは、第１のレジスタＲ１１とキャパシタＣ１０から構成されて第１の時定数で動作する第１の低域通過フィルタとみなすことができる。一方、ダイオードＤ１０がオン状態のとき、第２のレジスタＲ１２が機能するため、低域通過フィルタ１９ａは、第１のレジスタＲ１１および第２のレジスタＲ１２との並列接続合成とキャパシタＣ１０とから構成され第２の時定数で動作する第２の低域通過フィルタとみなすことができる。ここに、第１の時定数は制御電圧を十分に平滑化するように設定されている。このように設定するのは、もし、制御電圧が十分に平滑化されない場合、出力電圧がふらつき制御ループが発散状態になったり、送信中の回線品質が悪化したりするからである。
次に図３を使って本実施の形態１の電力制御装置の動作を説明する。
Ｄ／Ａコンバータ１８の出力電圧の立ち上がり波形は、図３の上段の実線曲線で示される。ここで、Ｖｄａは、Ｄ／Ａコンバータ１８の出力電圧値であり、ＣＰＵ１６からのコード設定により変化する。Ｖｆは、ダイオードの順方向のＯＮ電圧であり、Ｖｌｐｆは、低域通過フィルタ１９ａの出力電圧値である。図３の上段の一点鎖線曲線は、第１の時定数特性、すなわち第１のレジスタＲ１１とキャパシタＣ１０とで構成される第１の低域通過フィルタの時定数特性を示し、破線曲線は、第２の時定数特性、すなわち第１および第２のレジスタＲ１１、Ｒ１２の並列接続合成とキャパシタＣ１０とで構成される第２の低域通過フィルタの時定数特性を示している。
上述のようにＤ／Ａコンバータ１８の出力が図３の上段の実線曲線で表わされるとき、低域通過フィルタ１９ａの出力、すなわち、低域通過フィルタ回路１９の出力である制御電圧は図３の下段の実線曲線に示すように変化する。詳しくは、送信が開始されると、Ｄ／Ａコンバータ１８の出力電圧が立ち上がり始め、このとき、ダイオードＤ１の両端にかかる電圧がＶｆ以下の範囲では、ダイオードＤ１０はＯＦＦ状態であり、低域通過フィルタ１９ａは第１のレジスタＲ１１とキャパシタＣ１０で構成される第１の低域通過フィルタとして機能する。このため、制御電圧は図３の上段の一点鎖線曲線で示される波形で変化する。したがって、ダイオードＤ１０がＯＦＦ状態の間は時定数が大きくなるので、制御電圧は緩やかに上昇する電圧波形となる。
次に、ダイオードの両端にかかる電圧がＶｆを超えると、ダイオードＤ１０はＯＮ状態となる。このため、低域通過フィルタ１９ａは、第１および第２のレジスタＲ１１、Ｒ１２の並列接続合成とキャパシタＣ１０とで構成される第２の低域通過フィルタとして機能し、制御電圧は図３の上段の破線曲線で示される波形で変化する。したがって、時定数は小さくなり、制御電圧は高速に立ち上がる電圧波形となる。
さらに、制御電圧がＶｄａに近づくとダイオードＤ１０の両端にかかる電圧はＶｆ以下となりダイオードＤ１０がＯＦＦ状態となる。このため、低域通過フィルタ１９ａは、再び、第１のレジスタＲ１１とキャパシタＣ１０とで構成される第１の低域通過フィルタとして機能し、制御電圧は図３の上段の一点鎖線で示される波形に戻る。したがって、制御電圧がＶｄａに近づくと、時定数は大きくなり、制御電圧は緩やかな電圧波形に戻る。
図４は、ＴＤＭＡ方式の携帯無線通信装置の送信電力波形を示すグラフである。この無線通信装置の電力制御装置として本実施の形態１の装置を採用した場合、バースト波の立ち上がり時の送信電力波形は図５に示される。この図５の実線曲線は図４の区間ｔ１の送信電力波形を拡大表示したものである。また図５には、比較のために、Ｄ／Ａコンバータ出力電圧の平滑化および安定化を目的とした従来の低域通過フィルタを採用した場合の送信電力波形を破線曲線で示す。図５から明らかなように、本実施の形態１の送信電力装置を採用した場合には、送信開始後の送信電力の前縁部の変調波形が潰れることなく立ち上がっている。一方、破線で示す従来の低域通過フィルタを用いた場合には、送信電力の立ち上がり波形はなまり、送信波形の前縁部が潰れていることが図５から理解される。
上述の実施の形態１の電力制御装置によれば、送信電力の立ち上がり時に、低域通過フィルタ１９ａを、小さな第２の時定数で動作させ、送信電力の立ち上がり後に、大きな第１の時定数で動作させるようにしているので、低域通過フィルタの本来の目的であるＤ／Ａコンバータ１８の出力電圧の平滑化および制御ループの安定化を確保しながら、制御電圧の高速な立ち上がりを得ることができるため、送信電力の立ち上がりがなまることなく、また安定した送信電力の自動制御を実現することができる。
また、第１の時定数と第２の時定数の切替えを、第２のレジスタＲ１２とダイオードＤ１０だけの簡単な回路構成によって実現することができるので、回路規模を小さくすることができる。
実施の形態２．
図６から図８を用いて、本発明に係る電力制御装置の実施の形態２を説明する。なお、重複した説明を避けるため、本実施の形態２において図１に示した実施の形態１と同じ構成には、実施の形態１と同じ符号を付してその説明は省略するものとする。図６に示された低域通過フィルタ回路２９は、図１に示された低域通過フィルタ１９に代わるものであり、図６に示されるその他の構成は、図１に示されたものと同様に構成される。図７に示すように低域通過フィルタ回路２９は低域通過フィルタ２９ａおよびフィルタ制御回路２９ｂから構成される。
低域通過フィルタ２９ａは、図２に示された低域通過フィルタ１９ａと同様に、第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方の時定数で動作し、Ｄ／Ａコンバータ１８により生成された制御電圧をフィルタリングして、高周波電力増幅器１１に供給するものである。
一方、フィルタ制御回路２９ｂは、図２に示された実施の形態１の低域通過フィルタ１９ａと同様に、送信電力の立ち上がり時に、低域通過フィルタ２９ａを第２の時定数で動作させ、送信電力の立ち上がり後に、低域通過フィルタ２９ａを第１の時定数で動作させるものである。そしてさらに本実施の形態２では、フィルタ制御回路２９ｂは、送信電力の立ち上がり前に、低域通過フィルタ２９ａを第１の時定数で動作させ、送信電力の立ち下がり時に、低域通過フィルタ２９ａを第２の時定数で動作させるものである。
詳しくは、低域通過フィルタ２９ａは、第１のレジスタＲ２１と、該第１のレジスタＲ２１と協働して第１の時定数を有するキャパシタＣ２０と、第１のレジスタＲ２１に並列接続される第２のレジスタＲ２２と、から構成される。フィルタ制御回路２９ｂは、低域通過フィルタ２９ａの第２のレジスタＲ２２に直列接続される二つのダイオードＤ２１、Ｄ２２から構成される。ダイオードＤ２１およびダイオードＤ２２は互いに逆方向に並列接続されており、ダイオードＤ２１は、図２に示されたダイオードＤ１０と同様に機能するものであるので、ここではこのダイオードＤ２１についての説明は省略する。
ここに、ダイオードＤ２２がオフ状態のとき、第２のレジスタＲ２２は機能しないため、低域通過フィルタ２９ａは、第１のレジスタＲ２１とキャパシタＣ２０から構成される。この場合に、低域通過フィルタ２９ａは、第１の時定数で動作する第１の低域通過フィルタとみなすことができる。一方、ダイオードＤ２２がオン状態のとき、第２のレジスタＲ２２が機能するため、低域通過フィルタ２９ａは、第１のレジスタＲ２１および第２のレジスタＲ２２との並列接続合成とキャパシタＣ２０から構成される。この場合に、低域通過フィルタ２９ａは、第２の時定数で動作する第２の低域通過フィルタとみなすことができる。
次に、図８を使って本実施の形態２の電力制御装置の動作を説明する。
Ｄ／Ａコンバータ１８の出力電圧の立ち下がり波形は、図８の上段の実線曲線で示される。Ｖｆは、ダイオードＤ２１、Ｄ２２の順方向のＯＮ電圧である。また、図８における一点鎖線曲線は、第１のレジスタＲ２１とキャパシタＣ２０とで構成される第１の低域通過フィルタの時定数特性を示し、破線曲線は、第１および第２のレジスタＲ２１、Ｒ２２の並列接続合成とキャパシタＣ２０とで構成される第２の低域通過フィルタの時定数特性を示している。
上述のようにＤ／Ａコンバータ１８の出力が図８の上段の実線曲線で表わされるとき、低域通過フィルタ２９ａの出力、すなわち、低域通過フィルタ回路１９の出力である制御電圧は図８の下段の実線曲線に示すように変化する。詳しくは、制御電圧と、第１のレジスタＲ２１とキャパシタＣ２０とで決まる時定数で放電される電圧との差がＶｆ未満のときは、ダイオードＤ２１およびＤ２２は、ともにＯＦＦ状態であり、低域通過フィルタ２０ａは、第１の低域通過フィルタとして動作、すなわち、第１の時定数で動作し、低域通過フィルタ回路２９の出力は緩やかに立ち下がり始める。
次に放電電圧と制御電圧との差がＶｆ以上になると、ダイオードＤ２２がオン状態になり、低域通過フィルタ２９ａは、第２の低域通過フィルタとして動作、すなわち、第２の時定数で動作し、低域通過フィルタ回路２９の出力は高速に立ち下がる。このとき、ダイオードＤ２１の両端子には逆電圧が印加されているので、オフ状態のままである。
さらに、制御電圧が低下して、第１および第２のレジスタＲ２１、Ｒ２２の並列接続合成とキャパシタＣ２０との放電電圧がＶｆ未満になると、ダイオードＤ２２がオフ状態になり、低域通過フィルタ２９ａは第１の低域通過フィルタとして動作し、すなわち第１の時定数で動作し、再び、低域通過フィルタ回路２９の出力は緩やかに低下する。ここでは、説明しないが、ダイオードＤ２１により、送信電力の立ち上がり時においても、本実施の形態２の電力制御装置は図３に示した動作と同様に動作するのは言うまでもない。また、制御電圧を高速に立ち上げる必要のない場合には、ダイオードＤ２１を設けることなくフィルタ制御回路２９ｂを構成してもよい。
本実施の形態２の電力制御装置によれば、上述の実施の形態１の効果に加え下記の効果を得ることができる。本実施の形態２では、送信電力の立ち下がり前に、低域通過フィルタ２９ａを、大きな第１の時定数で動作させ、送信電力の立ち下がり時に、小さな第２の時定数で動作させるようにしているので、低域通過フィルタの本来の目的であるＤ／Ａコンバータ１８の出力電圧の平滑化および制御ループの安定化を行いつつ、かつ制御電圧の高速な立ち下がりを得ることができるため、送信電力の立ち下がりがなまることなく、また安定した送信電力の自動制御を実現することができる。
また、制御電圧の立ち下がり時における第１の時定数と第２の時定数の切替えを、第２のレジスタＲ１２とダイオードＤ２２だけの簡単な回路構成によって実現することができるので、回路規模を小さくすることができる。
実施の形態３．
図９から図１２を用いて、本発明に係る電力制御装置の実施の形態３を説明する。
なお、重複した説明を避けるため、本実施の形態３において図１に示した実施の形態１と同じ構成には、実施の形態１と同じ符号を付してその説明は省略するものとする。
図９に示された電力制御装置は、図１に示された実施の形態１の低域通過フィルタ回路に代わる低域通過フィルタ回路３９を備えており、さらに、スイッチ制御回路３０を備えている。低域通過フィルタ回路３９の詳細構成は図１０に示され、低域通過フィルタ回路３９は、低域通過フィルタ３９ａおよびフィルタ制御回路３９ｂを備えている。
低域通過フィルタ３９ａは、第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方の時定数で動作し、Ｄ／Ａコンバータ１８によって生成された制御電圧をフィルタリングして、高周波電力増幅器１１に供給するものである。具体的には、低域通過フィルタ３９ａは、第１のレジスタＲ３１と、該第１のレジスタＲ３１と協働して第１の時定数の第１の低域通過フィルタを形成するキャパシタＣ３０と、第１のレジスタＲ３１に並列接続され第１のレジスタＲ３１およびキャパシタＣ３０と協働して第２の時定数の第２の低域通過フィルタを形成する第２のレジスタＲ３２と、を有する。
フィルタ制御回路３９ｂは、第２のレジスタＲ３２に直列接続される複数のダイオードＤを有するとともに、これらのダイオードＤのそれぞれと第２のレジスタＲ３２との接続を有効にし、あるいは短絡させることにより無効にする複数のスイッチＳＷとを有する。各スイッチＳＷは、図９に示されるスイッチ制御回路３０によって制御される。このスイッチ制御回路３０は、ＣＰＵ１６からの指令に基づいて、各スイッチＳＷのオン・オフを制御することにより、第２のレジスタＲ３２に有効に直列接続するダイオードＤを選択するものである。
このように構成される本実施の形態３の電力制御装置においても、上記実施の形態１と同様に、送信電力の立ち上がり時に、低域通過フィルタ３９ａを第２の時定数で動作させ、送信電力の立ち上がり後に、低域通過フィルタ３９ａを第１の時定数で動作させることができる。
このダイオードＤを有効にするか否かの選択の仕方によって、低域通過フィルタ３９ａの第１および第２の時定数の切り替えタイミングを変化させることができる。図１１は、図１０に示された複数のダイオードＤが第１および第２のダイオードＤ３１、Ｄ３２からなり、スイッチＳＷが第１、第２および第３のＳＷ３１、ＳＷ３２およびＳＷ３３からなる場合の例を示している。
例えば、図１１に示すダイオードＤ３１、Ｄ３２が、図２に示したダイオードＤ１０と同じものであるとして、スイッチＳＷ３１をオフにして、スイッチＳＷ３２、ＳＷ３３をオンにした場合、ダイオードＤ３１が有効でダイオードＤ３２が無効になるので、低域通過フィルタ３９ａの第１および第２の時定数の切り替えタイミングは、図２に示した低域通過フィルタ１９ａと同じになる。
一方、スイッチＳＷ３１、ＳＷ３２、ＳＷ３３の全てをオフにした場合、ダイオードＤ３１、Ｄ３２の両方が有効になるので、低域通過フィルタ３９ａの第１および第２の時定数の切り替えタイミングが変化する。詳しくは、ダイオードＤ３１、Ｄ３２の直列接続合成が第２のレジスタＲ３２に有効に直列接続されることになるので、ダイオードＤ３１、Ｄ３２のオン電圧は、図１２に示すように、図３に示したオン電圧Ｖｆの２倍の２Ｖｆになる。したがって、図１２に示した例では，図３に示した例よりも、第１の時定数から第２の時定数に切り替わるタイミングが遅くなり、また第２の時定数から第１の時定数に戻るタイミングが早くなる。
なお、フィルタ制御回路３９ｂに含まれるダイオードＤの種類は、同一種類のものである必要はなく、種々のダイオードを組み合わせて用いることが可能であり、もちろんオン電圧が異なるものであってもよい。また、上述の実施の形態２と同様に、図１０に示された各ダイオードＤに並列接続された逆向きのダイオードを加えてもよく、あるいは、図１０に示された各ダイオードを逆向きにしてもよい。このようにすることにより、制御電圧の立ち下がり特性を改善するようにしてもよい。
本実施の形態３の電力制御装置によっても、前述の実施の形態１と同様の効果を得ることができ、さらに以下の効果も得ることができる。スイッチＳＷの切り替えにより、第２のレジスタＲ３２に接続されるダイオードの数を変えて第１および第２の時定数の切り替えタイミングを変更することができる。この結果、電力増幅器等の製造ばらつきによる送信電力の立ち上がり速度がばらつくような場合でも、時定数の切り替えタイミングを調整することにより、製造品質に起因するばらつきを吸収することができる。
実施の形態４．
図１３から図１５を用いて、本発明に係る電力制御装置の実施の形態４を説明する。なお、重複した説明を避けるため、本実施の形態４において図９に示した実施の形態３と同じ構成要素には、実施の形態３と同じ符号を付してその説明は省略するものとする。
図１３に示される電力制御装置は、図９に示した実施の形態の構成に加え、さらに温度センサ４０ａおよびＡ／Ｄコンバータ４０ｂを備えている。温度センサ４０ａは、電力制御装置の周囲温度を検出するものである。Ａ／Ｄコンバータ４０ｂは、温度センサ４０ａの出力電圧をディジタルコードに変換するものである。メモリ１７には、後述の第２のレジスタに接続するダイオードを指定する温度補正用メモリテーブルが記憶されている。ＣＰＵ１６は、Ａ／Ｄコンバータ４０ｂからのディジタルコードを入力するメモリ１７内の温度補正用メモリテーブルを参照して、第２のレジスタに有効に接続すべきダイオードを選択してスイッチ制御回路３０に通知する。
本実施の形態４の電力制御装置は、温度変化により電力増幅器の立ち上がりが変化する場合に有効である。詳しくは、図１４に示すように、送信電力の立ち上がりが低温時にはオーバーシュートし、高温時にはアンダーシュートするような場合、低温時に第２のレジスタに直列接続するダイオードの数を増加させるようにスイッチを制御し、立ち上がりのなまった制御電圧特性、例えば図１５に示す低温時の制御電圧特性を得るようにする。一方、高温時のアンダーシュート時には、第２のレジスタに直列接続するダイオードの数を減少させるようにスイッチを制御し、高速に立ち上がる制御電圧特性、例えば図１５に示す高温時の制御電圧特性を得るようにする。
本実施の形態４によれば、実施の形態３の効果に加えて以下の効果を得ることができる。すなわち、温度変化によって電力増幅器の立ち上がりが変化した場合でも送信電力の立ち上がり特性を一定に保つことができる。
また、本実施の形態４においても、各ダイオードに並列に逆向きのダイオードを追加することも、各ダイオードを逆向きのダイオードに入れ替えることも可能であるが、この場合には、温度変化があっても送信電力の立ち上がり特性を一定に保つことができる。
実施の形態５．
図１６を用いて、本発明に係る電力制御装置の実施の形態５を説明する。図１６に示された低域通過フィルタ回路５９は、図９あるいは図１３に示した実施の形態３あるいは実施の形態４の低域通過フィルタ回路３９に置き換わるものである。
図１６に示すように、低域通過フィルタ回路５９は低域通過フィルタ５９ａおよびフィルタ制御回路５９ｂを備えている。低域通過フィルタ５９ａは、第１のレジスタＲ５１と、該第１のレジスタＲ５１と協働して第１の時定数の低域通過フィルタを形成するキャパシタＣ５０と、第１のレジスタに並列接続され第１のレジスタＲ５１およびキャパシタＣ５０とそれぞれが協働して第２の時定数で動作する第２の低域通過フィルタを形成する複数の第２のレジスタＲ５２ａ、Ｒ５２ｂ、Ｒ５２ｃとを有する。フィルタ制御回路５９ｂは、複数の第２のレジスタＲ５２ａ、Ｒ５２ｂ、Ｒ５２ｃのそれぞれに直列なダイオードＤ５０と、複数の第２のレジスタＲ５２ａ、Ｒ５２ｂ、Ｒ５２ｃを選択的にダイオードＤ５０に直列接続させるスイッチＳＷ５０とを備えている。
本実施の形態５の電力制御装置では、実施の形態３および実施の形態４のようにダイオードの数によって送信電力の立ち上がり特性を変化させていたのに対して、第２のレジスタの抵抗値の変化により第２の時定数を変化させることができる。したがって、複数の第２のレジスタＲ５２ａ、Ｒ５２ｂ、Ｒ５２ｃのそれぞれの抵抗値を適切に設定するとともに、スイッチＳＷ５０を適切に切り替えることにより、実施の形態３および実施の形態４と同様の効果を得ることができる。
また、実施の形態５においても、各ダイオードに並列に逆向きのダイオードを追加することも、各ダイオードを逆向きのダイオードに入れ替えることも可能であるが、この場合には、温度変化があっても送信電力の立ち下がり特性を一定に保つことができる。
実施の形態６．
図１７を用いて、本発明に係る電力制御装置の実施の形態６を説明する。図１７に示された低域通過フィルタ回路６９は、図１に示した低域通過フィルタ１９に置き換わるものである。低域通過フィルタ回路６９は、低域通過フィルタ６９ａおよびフィルタ制御手段６９ｂを備えている。低域通過フィルタ６９は、第１のレジスタＲ６１、第２のレジスタおよびキャパシタＣ６を備えている。第１のレジスタＲ６１およびキャパシタＣ６０は、図２に示された第１のレジスタＲ１１およびキャパシタＣ１０と同様のものであるが、第２のレジスタＲ６２は、図２に示された第２のレジスタＲ１２と異なり、サーミスタから構成される。このため、本実施の形態では、第２のレジスタＲ６２が、第２の時定数を提供する機能の他に、温度センサとしての機能と、温度に応じて第２の時定数を変化させる機能を有していることになる。
したがって、本実施の形態６でも、第２のレジスタＲ６２の（温度−抵抗）特性を適切に設定することにより、実施の形態５と同様の効果を得ることができる。また、実施の形態５よりもさらに簡単な構成で電力制御装置を構成することができる。
また、本実施の形態６においても、各ダイオードに並列に逆向きのダイオードを追加することも、各ダイオードを逆向きのダイオードに入れ替えることも可能であるが、この場合には、温度変化があっても送信電力の立ち下がり特性を一定に保つことができる。
実施の形態７．
図１８を用いて、本発明に係る電力制御装置の実施の形態７を説明する。図１８に示された低域通過フィルタ回路７９は、図１に示した低域通過フィルタ回路１９に置き換わるものである。
低域通過フィルタ回路７９は、低域通過フィルタ７９ａおよびフィルタ制御回路７９ｂを有する。低域通過フィルタ７９ａは、第１のレジスタＲ７１と、キャパシタＣ７０と、第１のレジスタＲ７１およびキャパシタＣ７０と協働して第１の時定数の低域通過フィルタを形成するオペアンプＡＭＰ７０と、第１のレジスタＲ７１に並列接続され第１のレジスタＲ７１、キャパシタＣ７０およびオペアンプＡＭＰ７０と協働して第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタＲ７２と、を有する。なお、このオペアンプＡＭＰ７０が本発明のアクティブ素子に相当する。フィルタ制御回路７９ｂは、第２のレジスタＲ７２に直列接続されるダイオードＤ７０を有する。
本実施の形態７は、低域通過フィルタ７９ａがアクティブ素子を備えた場合の例、すなわちアクティブ低域通過フィルタから構成される場合の例を示しており、本実施の形態７においても、実施の形態１と同様に第１の時定数および第２の時定数を切り替えることができ、実施の形態１と同様の効果を得ることができる。
また、本実施の形態７においても、各ダイオードに並列に逆向きのダイオードを追加することも、各ダイオードを逆向きのダイオードに入れ替えることも可能であるが、この場合には、温度変化があっても送信電力の立ち下がり特性を一定に保つことができる。
【図面の簡単な説明】
図１は、本発明の実施の形態１による電力制御装置の構成を示すブロック図である。
図２は、本発明の実施の形態１による電力制御装置に含まれる低域通過フィルタ回路の回路図である。
図３は、本発明の実施の形態１による電力制御装置に含まれるＤ／Ａコンバータおよび低域通過フィルタの出力波形を示す図である。
図４は、本発明の実施の形態１による電力制御装置をＴＤＭＡ方式の携帯無線通信装置に適用した場合の送信電力波形を示す図である。
図５は、図４に示された送信電力波形の一部を拡大して示す図である。
図６は、本発明の実施の形態２による電力制御装置の構成を示すブロック図である。
図７は、本発明の実施の形態２による電力制御装置に含まれる低域通過フィルタ回路の回路図である。
図８は、本発明の実施の形態２による電力制御装置に含まれるＤ／Ａコンバータおよび低域通過フィルタの出力波形を示す図である。
図９は、本発明の実施の形態３による電力制御装置の構成を示すブロック図である。
図１０は、本発明の実施の形態３による電力制御装置に含まれる低域通過フィルタ回路の回路図である。
図１１は、動作説明を容易にするために、図１０に示された低域通過フィルタ回路を簡略化した示す回路図である。
図１２は、本発明の実施の形態３による電力制御装置に含まれるＤ／Ａコンバータおよび低域通過フィルタの出力波形を示す図である。
図１３は、本発明の実施の形態４による電力制御装置の構成を示すブロック図である。
図１４は、一般的なＴＤＭＡ方式の携帯無線通信装置における温度変化による送信電力波形の変化を示す図である。
図１５は、本発明の実施の形態４による電力制御装置の温度変化時の、出力電圧立ち上がり波形を制御するための低域通過フィルタ回路の出力波形を示す図である。
図１６は、本発明の実施の形態５による電力制御装置を部分的に構成する低域通過フィルタ回路を示す回路図である。
図１７は、本発明の実施の形態６による電力制御装置を部分的に構成する低域通過フィルタ回路を示す回路図である。
図１８は、本発明の実施の形態７による電力制御装置を部分的に構成する低域通過フィルタ回路を示す回路図である。
図１９は、従来の電力制御装置の構成を示すブロック図である。
符号の説明
１１ 高周波電力増幅器、１２ 方向性結合器、１３ 送信アンテナ、１４ 検波器、１５ Ａ／Ｄコンバータ、１６ ＣＰＵ、１７ メモリ、１８ Ｄ／Ａコンバータ、１９，２９，３９，５９，６９，７９ ＬＰＦ回路、１９ａ，２９ａ，３９ａ，５９ａ，６９ａ，７９ａ 低域通過フィルタ，１９ｂ，２９ｂ，３９ｂ，５９ｂ，６９ｂ，７９ｂ フィルタ制御回路、３０ スイッチ制御回路、４０ａ 温度センサ、４０ｂ Ａ／Ｄコンバータ
本発明は、電力制御装置に関し、詳しくは、入力信号を所望の電力レベルに自動的に調整して出力する装置に関し、例えばバースト送信を行うＴＤＭＡ（Time Division Multiple Access）方式の無線送信機に適した装置に関するものである。
従来の技術
図１９は、従来の電力制御装置の構成を示すブロック図であり、このような装置は、例えば特開平４−３５４２０９号公報に記載されている。図１９において、電力制御装置は、電力増幅器１０２、方向性結合器１０３、送信アンテナ１０４、検波部１０５、直流増幅部１０６および１１２、Ａ／Ｄコンバータ１０７および１１５、ＣＰＵ１０８、ＰＲＯＭ１０９、パルス幅変調ジェネレータ１１０、低域通過フィルタ１１１、温度検出部１１３および直流変換部１１４を備えている。
変調された高周波信号は、電力増幅器１０２により増幅され、方向性結合器１０３によって、送信アンテナ１０４に供給する電力と検波部１０５に供給する電力とに分配される。検波部１０５に供給された電力は、送信アンテナ１０４に供給する電力すなわち搬送波の出力レベルを制御するための制御用電力として働く。
制御用電力は、検波部１０５により検波されて直流電圧に変換され、直流増幅部１０６により増幅される。直流増幅部１０６で増幅された直流電圧はＡ／Ｄコンバータ１０７によりデジタルコード化されてＣＰＵ１０８に取り込まれる。
一方、電力制御装置の回路温度が温度検出部１１３により検出されて温度信号として直流変換部１１４に送られる。温度信号は直流変換部１１４により直流電圧に変換され、次いでＡ／Ｄコンバータ１０５によりデジタル化されてＣＰＵ１０８に取り込まれる。
ＣＰＵ１０８は、上記二つのディジタル入力データとＰＲＯＭ１０９に記憶された補正データとに基づいて、回路温度に応じた適切な補正指示信号を生成する。補正指示信号はＰＷＭジェネレータ１１０に供給されて、パルス幅変調された制御電圧が生成される。この制御電圧は低域通過フィルタ１１１によって直流電圧に変換され、直流増幅部１１８により増幅される。直流増幅部１１８により増幅された制御電圧は、電力増幅器１０２に供給されて電力増幅器１０２の出力を制御する。
発明が解決しようとする課題
しかしながら、このような従来の電力制御装置においては、制御電圧を直流変換する低域通過フィルタ１１１の時定数は、その低域通過フィルタの特性によって決まる一定値である。制御電圧の更新量や更新周期によって制御電圧が離散的に変化することがあるが、このような場合には、時定数が一定の低域通過フィルタでは、制御電圧の離散的な変化を十分に平滑化して制御ループを安定させることはできないといった問題点があった。
また、上記のような問題点を解消するために、低域通過フィルタ１１１として時定数の大きな低域通過フィルタを用いた場合、例えばＴＤＭＡ方式の無線通信装置などの高速なバースト送信においては、送信電力の立ち上がり部分がなまり、バースト前縁部のデータが潰れるといった問題点があった。
さらに、周囲温度の変化や回路の電源電圧変動などが生じた場合に、直流増幅器や電力増幅器等の環境特性やバイアス変化等により、送信開始直後および送信停止直後において送信電力のオーバーシュートやアンダーシュートが発生するといった問題点があった。
本発明は、上記問題点を解消するためになされたものであり、送信電力の立ち上がりまたは立ち下がり時に、低域通過フィルタの時定数を変化させることにより、送信電力の立ち上がりまたは立ち下がり特性を最適に制御することが可能な電力制御装置を提供することを目的としている。
また、本発明は、装置の温度あるいは周囲温度等の変動で使用環境が変化した場合でも、送信電力の立ち上がりおよび立ち下がり時に低域通過フィルタの時定数を最適値に設定することが可能な電力制御装置を提供することを目的としている。
課題を解決するための手段
この目的を達成するために、一つの観点によれば、入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、前記電力レベル調整回路の前記出力電力の立ち上がり時に、前記低域通過フィルタを前記第２の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち上がり後に、前記低域通過フィルタを前記第１の時定数で動作させるフィルタ制御手段と、を備えた電力制御装置を提供する。
もう一つの観点によれば、入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、前記電力レベル調整回路の前記出力電力の立ち下がり前に、前記低域通過フィルタを前記第１の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち下がり時に、前記低域通過フィルタを前記第２の時定数で動作させるフィルタ制御手段と、を備えた電力制御装置を提供する。
ここに、前記低域通過フィルタは、第１のレジスタと、該第１のレジスタと協働して前記第１の時定数で動作する第１の低域通過フィルタを形成するキャパシタと、前記第１のレジスタに並列接続され該第１のレジスタおよびキャパシタと協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタと、を有し、前記フィルタ制御手段は、前記第２のレジスタに直列接続される複数のダイオードと、これらのダイオードのそれぞれと前記第２のレジスタとの接続状態を切り替えるスイッチ回路と、を有するようにしてもよい。
また、前記低域通過フィルタは、第１のレジスタと、該第１のレジスタと協働して前記第１の時定数で動作する第１の低域通過フィルタを形成するキャパシタと、前記第１のレジスタにそれぞれが並列接続され該第１のレジスタおよびキャパシタとそれぞれが協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する複数の第２のレジスタと、を有し、前記フィルタ制御手段は、前記複数の第２のレジスタのそれぞれに直列なダイオードと、前記複数の第２のレジスタを選択的に前記ダイオードに接続させるスイッチ回路と、を有するようにしてもよい。
また、前記フィルタ制御手段は、前記電力制御装置の温度または周囲温度を検出する温度センサを有し、該温度センサにより検出された温度に従って前記第１および第２の時定数を切り替えるようにしてもよい。
また、前記低域通過フィルタは、第１のレジスタと、キャパシタと、前記第１のレジスタおよび前記キャパシタと協働して前記第１の時定数の低域通過フィルタを形成するアクティブ素子と、前記第１のレジスタと並列接続され該第１のレジスタ、キャパシタおよび前記アクティブ素子と協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタと、を有し、前記フィルタ制御手段が、前記第２のレジスタに直列接続されるダイオードを有するようにしてもよい。
また、前記低域通過フィルタの前記第２のレジスタが、サーミスタから構成されるようにしてもよい。
発明の実施の形態
以下に、本発明を添付図面に従ってより詳細に説明する。
実施の形態１．
図１から図５を用いて、本発明に係る電力制御装置の実施の形態１を説明する。
図１に示すように、電力制御装置は、高周波電力増幅器１１、方向性結合器１２、送信アンテナ１３、検波器１４、Ａ／Ｄコンバータ１５、ＣＰＵ１６、メモリ１７、Ｄ／Ａコンバータ１８およびＬＰＦ回路１９を備えている。
高周波電力増幅器１１は、可変利得増幅器（自動利得制御（ＡＧＣ）用の増幅器）や可変減衰器等を含んで構成され、入力信号を制御電圧に従って所望の電力レベルに調整して出力するものである。本例では、高周波電力増幅器１１は入力信号を制御電圧に従って所定の電力レベルに増幅し、高周波電力として出力する。この高周波電力増幅器から出力される高周波電力を、以下の説明においては送信電力と呼ぶことにする。上記のように構成される高周波電力制御増幅器１１は、入力信号を制御電圧に従って所望の電力レベルに調整して出力する本発明の電力レベル調整回路を構成するものである。
方向性結合器１２は高周波電力増幅器１１からの高周波電力を送信アンテナ１０４に供給する電力と検波器１４に供給する電力とに分配する。送信アンテナ１０４は、方向性結合器１２からの送信電力を電波として空中に放出する。検波器１４は、方向性結合器からの送信電力を検波して、直流電圧に変換する。Ａ／Ｄコンバータ１５は、検波器１４からの直流電圧をディジタルコード化してＣＰＵ１６に出力することにより、現在の高周波電力増幅器１１の出力電力レベルをＣＰＵ１６に通知する。
ＣＰＵ１６は、所定のプログラムの実行により以下のように動作する。すなわち、ＣＰＵ１６は、Ａ／Ｄコンバータ１５からのディジタルコードを所定の時間間隔でサンプリングする。次いで、Ａ／Ｄコンバータ１５は、サンプリングしたディジタルコードと、メモリ１７に予め記憶されたリファレンスコードと比較して、両コードの差分値を算出する。さらに、ＣＰＵ１６は、上記差分値に基づいて、制御電圧のための設定コードを計算し、Ｄ／Ａコンバータ８に出力する。Ｄ／Ａコンバータ８は、設定コードに従って制御電圧を生成し、低域通過フィルタ回路１９に送る。
上述の方向性結合器１２、検波器１４、Ａ／Ｄコンバータ１５、ＣＰＵ１６、メモリ１７、Ｄ／Ａコンバータ１８は、電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて前記制御電圧を生成する本発明の制御電圧生成回路を構成するものである。
低域通過フィルタ回路１９は、図２に示すように、低域通過フィルタ１９ａおよびフィルタ制御回路１９ｂからなる。低域通過フィルタ１９ａは、第１の時定数および該第１の時定数より小さな第２の時定数の一方で動作し、Ｄ／Ａコンバータ１８により生成された制御電圧をフィルタリングして、高周波電力増幅器１１に供給するものである。一方、フィルタ制御回路１９ｂは、送信電力の立ち上がり時に、低域通過フィルタ１９ａを第２の時定数で動作させ、送信電力の立ち上がり後に、低域通過フィルタ１９ａを第１の時定数で動作させるものであり、本願発明のフィルタ制御手段を構成する。
詳しくは、低域通過フィルタ１９ａは、第１のレジスタＲ１１と、該第１のレジスタと協働して第１の時定数で動作する第１の低域通過フィルタを形成するキャパシタＣ１０と、第１のレジスタＲ１１に並列接続され該第１のレジスタＲ１１およびキャパシタＣ１０と協働して第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタＲ１２と、から構成される。フィルタ制御回路１９ｂは、低域通過フィルタ１９ａの第２のレジスタＲ１２に直列接続されるダイオードＤ１０から構成される。
このダイオードＤ１０がオフ状態のとき、第２のレジスタＲ１２は機能しないため、低域通過フィルタ１９ａは、第１のレジスタＲ１１とキャパシタＣ１０から構成されて第１の時定数で動作する第１の低域通過フィルタとみなすことができる。一方、ダイオードＤ１０がオン状態のとき、第２のレジスタＲ１２が機能するため、低域通過フィルタ１９ａは、第１のレジスタＲ１１および第２のレジスタＲ１２との並列接続合成とキャパシタＣ１０とから構成され第２の時定数で動作する第２の低域通過フィルタとみなすことができる。ここに、第１の時定数は制御電圧を十分に平滑化するように設定されている。このように設定するのは、もし、制御電圧が十分に平滑化されない場合、出力電圧がふらつき制御ループが発散状態になったり、送信中の回線品質が悪化したりするからである。
次に図３を使って本実施の形態１の電力制御装置の動作を説明する。
Ｄ／Ａコンバータ１８の出力電圧の立ち上がり波形は、図３の上段の実線曲線で示される。ここで、Ｖｄａは、Ｄ／Ａコンバータ１８の出力電圧値であり、ＣＰＵ１６からのコード設定により変化する。Ｖｆは、ダイオードの順方向のＯＮ電圧であり、Ｖｌｐｆは、低域通過フィルタ１９ａの出力電圧値である。図３の上段の一点鎖線曲線は、第１の時定数特性、すなわち第１のレジスタＲ１１とキャパシタＣ１０とで構成される第１の低域通過フィルタの時定数特性を示し、破線曲線は、第２の時定数特性、すなわち第１および第２のレジスタＲ１１、Ｒ１２の並列接続合成とキャパシタＣ１０とで構成される第２の低域通過フィルタの時定数特性を示している。
上述のようにＤ／Ａコンバータ１８の出力が図３の上段の実線曲線で表わされるとき、低域通過フィルタ１９ａの出力、すなわち、低域通過フィルタ回路１９の出力である制御電圧は図３の下段の実線曲線に示すように変化する。詳しくは、送信が開始されると、Ｄ／Ａコンバータ１８の出力電圧が立ち上がり始め、このとき、ダイオードＤ１の両端にかかる電圧がＶｆ以下の範囲では、ダイオードＤ１０はＯＦＦ状態であり、低域通過フィルタ１９ａは第１のレジスタＲ１１とキャパシタＣ１０で構成される第１の低域通過フィルタとして機能する。このため、制御電圧は図３の上段の一点鎖線曲線で示される波形で変化する。したがって、ダイオードＤ１０がＯＦＦ状態の間は時定数が大きくなるので、制御電圧は緩やかに上昇する電圧波形となる。
次に、ダイオードの両端にかかる電圧がＶｆを超えると、ダイオードＤ１０はＯＮ状態となる。このため、低域通過フィルタ１９ａは、第１および第２のレジスタＲ１１、Ｒ１２の並列接続合成とキャパシタＣ１０とで構成される第２の低域通過フィルタとして機能し、制御電圧は図３の上段の破線曲線で示される波形で変化する。したがって、時定数は小さくなり、制御電圧は高速に立ち上がる電圧波形となる。
さらに、制御電圧がＶｄａに近づくとダイオードＤ１０の両端にかかる電圧はＶｆ以下となりダイオードＤ１０がＯＦＦ状態となる。このため、低域通過フィルタ１９ａは、再び、第１のレジスタＲ１１とキャパシタＣ１０とで構成される第１の低域通過フィルタとして機能し、制御電圧は図３の上段の一点鎖線で示される波形に戻る。したがって、制御電圧がＶｄａに近づくと、時定数は大きくなり、制御電圧は緩やかな電圧波形に戻る。
図４は、ＴＤＭＡ方式の携帯無線通信装置の送信電力波形を示すグラフである。この無線通信装置の電力制御装置として本実施の形態１の装置を採用した場合、バースト波の立ち上がり時の送信電力波形は図５に示される。この図５の実線曲線は図４の区間ｔ１の送信電力波形を拡大表示したものである。また図５には、比較のために、Ｄ／Ａコンバータ出力電圧の平滑化および安定化を目的とした従来の低域通過フィルタを採用した場合の送信電力波形を破線曲線で示す。図５から明らかなように、本実施の形態１の送信電力装置を採用した場合には、送信開始後の送信電力の前縁部の変調波形が潰れることなく立ち上がっている。一方、破線で示す従来の低域通過フィルタを用いた場合には、送信電力の立ち上がり波形はなまり、送信波形の前縁部が潰れていることが図５から理解される。
上述の実施の形態１の電力制御装置によれば、送信電力の立ち上がり時に、低域通過フィルタ１９ａを、小さな第２の時定数で動作させ、送信電力の立ち上がり後に、大きな第１の時定数で動作させるようにしているので、低域通過フィルタの本来の目的であるＤ／Ａコンバータ１８の出力電圧の平滑化および制御ループの安定化を確保しながら、制御電圧の高速な立ち上がりを得ることができるため、送信電力の立ち上がりがなまることなく、また安定した送信電力の自動制御を実現することができる。
また、第１の時定数と第２の時定数の切替えを、第２のレジスタＲ１２とダイオードＤ１０だけの簡単な回路構成によって実現することができるので、回路規模を小さくすることができる。
実施の形態２．
図６から図８を用いて、本発明に係る電力制御装置の実施の形態２を説明する。なお、重複した説明を避けるため、本実施の形態２において図１に示した実施の形態１と同じ構成には、実施の形態１と同じ符号を付してその説明は省略するものとする。図６に示された低域通過フィルタ回路２９は、図１に示された低域通過フィルタ１９に代わるものであり、図６に示されるその他の構成は、図１に示されたものと同様に構成される。図７に示すように低域通過フィルタ回路２９は低域通過フィルタ２９ａおよびフィルタ制御回路２９ｂから構成される。
低域通過フィルタ２９ａは、図２に示された低域通過フィルタ１９ａと同様に、第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方の時定数で動作し、Ｄ／Ａコンバータ１８により生成された制御電圧をフィルタリングして、高周波電力増幅器１１に供給するものである。
一方、フィルタ制御回路２９ｂは、図２に示された実施の形態１の低域通過フィルタ１９ａと同様に、送信電力の立ち上がり時に、低域通過フィルタ２９ａを第２の時定数で動作させ、送信電力の立ち上がり後に、低域通過フィルタ２９ａを第１の時定数で動作させるものである。そしてさらに本実施の形態２では、フィルタ制御回路２９ｂは、送信電力の立ち上がり前に、低域通過フィルタ２９ａを第１の時定数で動作させ、送信電力の立ち下がり時に、低域通過フィルタ２９ａを第２の時定数で動作させるものである。
詳しくは、低域通過フィルタ２９ａは、第１のレジスタＲ２１と、該第１のレジスタＲ２１と協働して第１の時定数を有するキャパシタＣ２０と、第１のレジスタＲ２１に並列接続される第２のレジスタＲ２２と、から構成される。フィルタ制御回路２９ｂは、低域通過フィルタ２９ａの第２のレジスタＲ２２に直列接続される二つのダイオードＤ２１、Ｄ２２から構成される。ダイオードＤ２１およびダイオードＤ２２は互いに逆方向に並列接続されており、ダイオードＤ２１は、図２に示されたダイオードＤ１０と同様に機能するものであるので、ここではこのダイオードＤ２１についての説明は省略する。
ここに、ダイオードＤ２２がオフ状態のとき、第２のレジスタＲ２２は機能しないため、低域通過フィルタ２９ａは、第１のレジスタＲ２１とキャパシタＣ２０から構成される。この場合に、低域通過フィルタ２９ａは、第１の時定数で動作する第１の低域通過フィルタとみなすことができる。一方、ダイオードＤ２２がオン状態のとき、第２のレジスタＲ２２が機能するため、低域通過フィルタ２９ａは、第１のレジスタＲ２１および第２のレジスタＲ２２との並列接続合成とキャパシタＣ２０から構成される。この場合に、低域通過フィルタ２９ａは、第２の時定数で動作する第２の低域通過フィルタとみなすことができる。
次に、図８を使って本実施の形態２の電力制御装置の動作を説明する。
Ｄ／Ａコンバータ１８の出力電圧の立ち下がり波形は、図８の上段の実線曲線で示される。Ｖｆは、ダイオードＤ２１、Ｄ２２の順方向のＯＮ電圧である。また、図８における一点鎖線曲線は、第１のレジスタＲ２１とキャパシタＣ２０とで構成される第１の低域通過フィルタの時定数特性を示し、破線曲線は、第１および第２のレジスタＲ２１、Ｒ２２の並列接続合成とキャパシタＣ２０とで構成される第２の低域通過フィルタの時定数特性を示している。
上述のようにＤ／Ａコンバータ１８の出力が図８の上段の実線曲線で表わされるとき、低域通過フィルタ２９ａの出力、すなわち、低域通過フィルタ回路１９の出力である制御電圧は図８の下段の実線曲線に示すように変化する。詳しくは、制御電圧と、第１のレジスタＲ２１とキャパシタＣ２０とで決まる時定数で放電される電圧との差がＶｆ未満のときは、ダイオードＤ２１およびＤ２２は、ともにＯＦＦ状態であり、低域通過フィルタ２０ａは、第１の低域通過フィルタとして動作、すなわち、第１の時定数で動作し、低域通過フィルタ回路２９の出力は緩やかに立ち下がり始める。
次に放電電圧と制御電圧との差がＶｆ以上になると、ダイオードＤ２２がオン状態になり、低域通過フィルタ２９ａは、第２の低域通過フィルタとして動作、すなわち、第２の時定数で動作し、低域通過フィルタ回路２９の出力は高速に立ち下がる。このとき、ダイオードＤ２１の両端子には逆電圧が印加されているので、オフ状態のままである。
さらに、制御電圧が低下して、第１および第２のレジスタＲ２１、Ｒ２２の並列接続合成とキャパシタＣ２０との放電電圧がＶｆ未満になると、ダイオードＤ２２がオフ状態になり、低域通過フィルタ２９ａは第１の低域通過フィルタとして動作し、すなわち第１の時定数で動作し、再び、低域通過フィルタ回路２９の出力は緩やかに低下する。ここでは、説明しないが、ダイオードＤ２１により、送信電力の立ち上がり時においても、本実施の形態２の電力制御装置は図３に示した動作と同様に動作するのは言うまでもない。また、制御電圧を高速に立ち上げる必要のない場合には、ダイオードＤ２１を設けることなくフィルタ制御回路２９ｂを構成してもよい。
本実施の形態２の電力制御装置によれば、上述の実施の形態１の効果に加え下記の効果を得ることができる。本実施の形態２では、送信電力の立ち下がり前に、低域通過フィルタ２９ａを、大きな第１の時定数で動作させ、送信電力の立ち下がり時に、小さな第２の時定数で動作させるようにしているので、低域通過フィルタの本来の目的であるＤ／Ａコンバータ１８の出力電圧の平滑化および制御ループの安定化を行いつつ、かつ制御電圧の高速な立ち下がりを得ることができるため、送信電力の立ち下がりがなまることなく、また安定した送信電力の自動制御を実現することができる。
また、制御電圧の立ち下がり時における第１の時定数と第２の時定数の切替えを、第２のレジスタＲ１２とダイオードＤ２２だけの簡単な回路構成によって実現することができるので、回路規模を小さくすることができる。
実施の形態３．
図９から図１２を用いて、本発明に係る電力制御装置の実施の形態３を説明する。
なお、重複した説明を避けるため、本実施の形態３において図１に示した実施の形態１と同じ構成には、実施の形態１と同じ符号を付してその説明は省略するものとする。
図９に示された電力制御装置は、図１に示された実施の形態１の低域通過フィルタ回路に代わる低域通過フィルタ回路３９を備えており、さらに、スイッチ制御回路３０を備えている。低域通過フィルタ回路３９の詳細構成は図１０に示され、低域通過フィルタ回路３９は、低域通過フィルタ３９ａおよびフィルタ制御回路３９ｂを備えている。
低域通過フィルタ３９ａは、第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方の時定数で動作し、Ｄ／Ａコンバータ１８によって生成された制御電圧をフィルタリングして、高周波電力増幅器１１に供給するものである。具体的には、低域通過フィルタ３９ａは、第１のレジスタＲ３１と、該第１のレジスタＲ３１と協働して第１の時定数の第１の低域通過フィルタを形成するキャパシタＣ３０と、第１のレジスタＲ３１に並列接続され第１のレジスタＲ３１およびキャパシタＣ３０と協働して第２の時定数の第２の低域通過フィルタを形成する第２のレジスタＲ３２と、を有する。
フィルタ制御回路３９ｂは、第２のレジスタＲ３２に直列接続される複数のダイオードＤを有するとともに、これらのダイオードＤのそれぞれと第２のレジスタＲ３２との接続を有効にし、あるいは短絡させることにより無効にする複数のスイッチＳＷとを有する。各スイッチＳＷは、図９に示されるスイッチ制御回路３０によって制御される。このスイッチ制御回路３０は、ＣＰＵ１６からの指令に基づいて、各スイッチＳＷのオン・オフを制御することにより、第２のレジスタＲ３２に有効に直列接続するダイオードＤを選択するものである。
このように構成される本実施の形態３の電力制御装置においても、上記実施の形態１と同様に、送信電力の立ち上がり時に、低域通過フィルタ３９ａを第２の時定数で動作させ、送信電力の立ち上がり後に、低域通過フィルタ３９ａを第１の時定数で動作させることができる。
このダイオードＤを有効にするか否かの選択の仕方によって、低域通過フィルタ３９ａの第１および第２の時定数の切り替えタイミングを変化させることができる。図１１は、図１０に示された複数のダイオードＤが第１および第２のダイオードＤ３１、Ｄ３２からなり、スイッチＳＷが第１、第２および第３のＳＷ３１、ＳＷ３２およびＳＷ３３からなる場合の例を示している。
例えば、図１１に示すダイオードＤ３１、Ｄ３２が、図２に示したダイオードＤ１０と同じものであるとして、スイッチＳＷ３１をオフにして、スイッチＳＷ３２、ＳＷ３３をオンにした場合、ダイオードＤ３１が有効でダイオードＤ３２が無効になるので、低域通過フィルタ３９ａの第１および第２の時定数の切り替えタイミングは、図２に示した低域通過フィルタ１９ａと同じになる。
一方、スイッチＳＷ３１、ＳＷ３２、ＳＷ３３の全てをオフにした場合、ダイオードＤ３１、Ｄ３２の両方が有効になるので、低域通過フィルタ３９ａの第１および第２の時定数の切り替えタイミングが変化する。詳しくは、ダイオードＤ３１、Ｄ３２の直列接続合成が第２のレジスタＲ３２に有効に直列接続されることになるので、ダイオードＤ３１、Ｄ３２のオン電圧は、図１２に示すように、図３に示したオン電圧Ｖｆの２倍の２Ｖｆになる。したがって、図１２に示した例では，図３に示した例よりも、第１の時定数から第２の時定数に切り替わるタイミングが遅くなり、また第２の時定数から第１の時定数に戻るタイミングが早くなる。
なお、フィルタ制御回路３９ｂに含まれるダイオードＤの種類は、同一種類のものである必要はなく、種々のダイオードを組み合わせて用いることが可能であり、もちろんオン電圧が異なるものであってもよい。また、上述の実施の形態２と同様に、図１０に示された各ダイオードＤに並列接続された逆向きのダイオードを加えてもよく、あるいは、図１０に示された各ダイオードを逆向きにしてもよい。このようにすることにより、制御電圧の立ち下がり特性を改善するようにしてもよい。
本実施の形態３の電力制御装置によっても、前述の実施の形態１と同様の効果を得ることができ、さらに以下の効果も得ることができる。スイッチＳＷの切り替えにより、第２のレジスタＲ３２に接続されるダイオードの数を変えて第１および第２の時定数の切り替えタイミングを変更することができる。この結果、電力増幅器等の製造ばらつきによる送信電力の立ち上がり速度がばらつくような場合でも、時定数の切り替えタイミングを調整することにより、製造品質に起因するばらつきを吸収することができる。
実施の形態４．
図１３から図１５を用いて、本発明に係る電力制御装置の実施の形態４を説明する。なお、重複した説明を避けるため、本実施の形態４において図９に示した実施の形態３と同じ構成要素には、実施の形態３と同じ符号を付してその説明は省略するものとする。
図１３に示される電力制御装置は、図９に示した実施の形態の構成に加え、さらに温度センサ４０ａおよびＡ／Ｄコンバータ４０ｂを備えている。温度センサ４０ａは、電力制御装置の周囲温度を検出するものである。Ａ／Ｄコンバータ４０ｂは、温度センサ４０ａの出力電圧をディジタルコードに変換するものである。メモリ１７には、後述の第２のレジスタに接続するダイオードを指定する温度補正用メモリテーブルが記憶されている。ＣＰＵ１６は、Ａ／Ｄコンバータ４０ｂからのディジタルコードを入力するメモリ１７内の温度補正用メモリテーブルを参照して、第２のレジスタに有効に接続すべきダイオードを選択してスイッチ制御回路３０に通知する。
本実施の形態４の電力制御装置は、温度変化により電力増幅器の立ち上がりが変化する場合に有効である。詳しくは、図１４に示すように、送信電力の立ち上がりが低温時にはオーバーシュートし、高温時にはアンダーシュートするような場合、低温時に第２のレジスタに直列接続するダイオードの数を増加させるようにスイッチを制御し、立ち上がりのなまった制御電圧特性、例えば図１５に示す低温時の制御電圧特性を得るようにする。一方、高温時のアンダーシュート時には、第２のレジスタに直列接続するダイオードの数を減少させるようにスイッチを制御し、高速に立ち上がる制御電圧特性、例えば図１５に示す高温時の制御電圧特性を得るようにする。
本実施の形態４によれば、実施の形態３の効果に加えて以下の効果を得ることができる。すなわち、温度変化によって電力増幅器の立ち上がりが変化した場合でも送信電力の立ち上がり特性を一定に保つことができる。
また、本実施の形態４においても、各ダイオードに並列に逆向きのダイオードを追加することも、各ダイオードを逆向きのダイオードに入れ替えることも可能であるが、この場合には、温度変化があっても送信電力の立ち上がり特性を一定に保つことができる。
実施の形態５．
図１６を用いて、本発明に係る電力制御装置の実施の形態５を説明する。図１６に示された低域通過フィルタ回路５９は、図９あるいは図１３に示した実施の形態３あるいは実施の形態４の低域通過フィルタ回路３９に置き換わるものである。
図１６に示すように、低域通過フィルタ回路５９は低域通過フィルタ５９ａおよびフィルタ制御回路５９ｂを備えている。低域通過フィルタ５９ａは、第１のレジスタＲ５１と、該第１のレジスタＲ５１と協働して第１の時定数の低域通過フィルタを形成するキャパシタＣ５０と、第１のレジスタに並列接続され第１のレジスタＲ５１およびキャパシタＣ５０とそれぞれが協働して第２の時定数で動作する第２の低域通過フィルタを形成する複数の第２のレジスタＲ５２ａ、Ｒ５２ｂ、Ｒ５２ｃとを有する。フィルタ制御回路５９ｂは、複数の第２のレジスタＲ５２ａ、Ｒ５２ｂ、Ｒ５２ｃのそれぞれに直列なダイオードＤ５０と、複数の第２のレジスタＲ５２ａ、Ｒ５２ｂ、Ｒ５２ｃを選択的にダイオードＤ５０に直列接続させるスイッチＳＷ５０とを備えている。
本実施の形態５の電力制御装置では、実施の形態３および実施の形態４のようにダイオードの数によって送信電力の立ち上がり特性を変化させていたのに対して、第２のレジスタの抵抗値の変化により第２の時定数を変化させることができる。したがって、複数の第２のレジスタＲ５２ａ、Ｒ５２ｂ、Ｒ５２ｃのそれぞれの抵抗値を適切に設定するとともに、スイッチＳＷ５０を適切に切り替えることにより、実施の形態３および実施の形態４と同様の効果を得ることができる。
また、実施の形態５においても、各ダイオードに並列に逆向きのダイオードを追加することも、各ダイオードを逆向きのダイオードに入れ替えることも可能であるが、この場合には、温度変化があっても送信電力の立ち下がり特性を一定に保つことができる。
実施の形態６．
図１７を用いて、本発明に係る電力制御装置の実施の形態６を説明する。図１７に示された低域通過フィルタ回路６９は、図１に示した低域通過フィルタ１９に置き換わるものである。低域通過フィルタ回路６９は、低域通過フィルタ６９ａおよびフィルタ制御手段６９ｂを備えている。低域通過フィルタ６９は、第１のレジスタＲ６１、第２のレジスタおよびキャパシタＣ６を備えている。第１のレジスタＲ６１およびキャパシタＣ６０は、図２に示された第１のレジスタＲ１１およびキャパシタＣ１０と同様のものであるが、第２のレジスタＲ６２は、図２に示された第２のレジスタＲ１２と異なり、サーミスタから構成される。このため、本実施の形態では、第２のレジスタＲ６２が、第２の時定数を提供する機能の他に、温度センサとしての機能と、温度に応じて第２の時定数を変化させる機能を有していることになる。
したがって、本実施の形態６でも、第２のレジスタＲ６２の（温度−抵抗）特性を適切に設定することにより、実施の形態５と同様の効果を得ることができる。また、実施の形態５よりもさらに簡単な構成で電力制御装置を構成することができる。
また、本実施の形態６においても、各ダイオードに並列に逆向きのダイオードを追加することも、各ダイオードを逆向きのダイオードに入れ替えることも可能であるが、この場合には、温度変化があっても送信電力の立ち下がり特性を一定に保つことができる。
実施の形態７．
図１８を用いて、本発明に係る電力制御装置の実施の形態７を説明する。図１８に示された低域通過フィルタ回路７９は、図１に示した低域通過フィルタ回路１９に置き換わるものである。
低域通過フィルタ回路７９は、低域通過フィルタ７９ａおよびフィルタ制御回路７９ｂを有する。低域通過フィルタ７９ａは、第１のレジスタＲ７１と、キャパシタＣ７０と、第１のレジスタＲ７１およびキャパシタＣ７０と協働して第１の時定数の低域通過フィルタを形成するオペアンプＡＭＰ７０と、第１のレジスタＲ７１に並列接続され第１のレジスタＲ７１、キャパシタＣ７０およびオペアンプＡＭＰ７０と協働して第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタＲ７２と、を有する。なお、このオペアンプＡＭＰ７０が本発明のアクティブ素子に相当する。フィルタ制御回路７９ｂは、第２のレジスタＲ７２に直列接続されるダイオードＤ７０を有する。
本実施の形態７は、低域通過フィルタ７９ａがアクティブ素子を備えた場合の例、すなわちアクティブ低域通過フィルタから構成される場合の例を示しており、本実施の形態７においても、実施の形態１と同様に第１の時定数および第２の時定数を切り替えることができ、実施の形態１と同様の効果を得ることができる。
また、本実施の形態７においても、各ダイオードに並列に逆向きのダイオードを追加することも、各ダイオードを逆向きのダイオードに入れ替えることも可能であるが、この場合には、温度変化があっても送信電力の立ち下がり特性を一定に保つことができる。
【図面の簡単な説明】
図１は、本発明の実施の形態１による電力制御装置の構成を示すブロック図である。
図２は、本発明の実施の形態１による電力制御装置に含まれる低域通過フィルタ回路の回路図である。
図３は、本発明の実施の形態１による電力制御装置に含まれるＤ／Ａコンバータおよび低域通過フィルタの出力波形を示す図である。
図４は、本発明の実施の形態１による電力制御装置をＴＤＭＡ方式の携帯無線通信装置に適用した場合の送信電力波形を示す図である。
図５は、図４に示された送信電力波形の一部を拡大して示す図である。
図６は、本発明の実施の形態２による電力制御装置の構成を示すブロック図である。
図７は、本発明の実施の形態２による電力制御装置に含まれる低域通過フィルタ回路の回路図である。
図８は、本発明の実施の形態２による電力制御装置に含まれるＤ／Ａコンバータおよび低域通過フィルタの出力波形を示す図である。
図９は、本発明の実施の形態３による電力制御装置の構成を示すブロック図である。
図１０は、本発明の実施の形態３による電力制御装置に含まれる低域通過フィルタ回路の回路図である。
図１１は、動作説明を容易にするために、図１０に示された低域通過フィルタ回路を簡略化した示す回路図である。
図１２は、本発明の実施の形態３による電力制御装置に含まれるＤ／Ａコンバータおよび低域通過フィルタの出力波形を示す図である。
図１３は、本発明の実施の形態４による電力制御装置の構成を示すブロック図である。
図１４は、一般的なＴＤＭＡ方式の携帯無線通信装置における温度変化による送信電力波形の変化を示す図である。
図１５は、本発明の実施の形態４による電力制御装置の温度変化時の、出力電圧立ち上がり波形を制御するための低域通過フィルタ回路の出力波形を示す図である。
図１６は、本発明の実施の形態５による電力制御装置を部分的に構成する低域通過フィルタ回路を示す回路図である。
図１７は、本発明の実施の形態６による電力制御装置を部分的に構成する低域通過フィルタ回路を示す回路図である。
図１８は、本発明の実施の形態７による電力制御装置を部分的に構成する低域通過フィルタ回路を示す回路図である。
図１９は、従来の電力制御装置の構成を示すブロック図である。
符号の説明
１１ 高周波電力増幅器、１２ 方向性結合器、１３ 送信アンテナ、１４ 検波器、１５ Ａ／Ｄコンバータ、１６ ＣＰＵ、１７ メモリ、１８ Ｄ／Ａコンバータ、１９，２９，３９，５９，６９，７９ ＬＰＦ回路、１９ａ，２９ａ，３９ａ，５９ａ，６９ａ，７９ａ 低域通過フィルタ，１９ｂ，２９ｂ，３９ｂ，５９ｂ，６９ｂ，７９ｂ フィルタ制御回路、３０ スイッチ制御回路、４０ａ 温度センサ、４０ｂ Ａ／Ｄコンバータ
Claims (10)
- 入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、
該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、
第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、
前記電力レベル調整回路の前記出力電力の立ち上がり時に、前記低域通過フィルタを前記第２の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち上がり後に、前記低域通過フィルタを前記第１の時定数で動作させるフィルタ制御手段と、を備え、
前記低域通過フィルタは、第１のレジスタと、該第１のレジスタと協働して前記第１の時定数で動作する第１の低域通過フィルタを形成するキャパシタと、前記第１のレジスタに並列接続され該第１のレジスタおよびキャパシタと協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタと、を有し、
前記フィルタ制御手段は、前記第２のレジスタに直列接続される複数のダイオードと、これらのダイオードのそれぞれと前記第２のレジスタとの接続状態を切り替えるスイッチ回路と、を有する電力制御装置。 - 入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、
該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、
第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、
前記電力レベル調整回路の前記出力電力の立ち上がり時に、前記低域通過フィルタを前記第２の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち上がり後に、前記低域通過フィルタを前記第１の時定数で動作させるフィルタ制御手段と、を備え、
前記低域通過フィルタは、第１のレジスタと、該第１のレジスタと協働して前記第１の時定数で動作する第１の低域通過フィルタを形成するキャパシタと、前記第１のレジスタにそれぞれが並列接続され該第１のレジスタおよびキャパシタとそれぞれが協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する複数の第２のレジスタと、を有し、
前記フィルタ制御手段は、前記複数の第２のレジスタのそれぞれに直列なダイオードと、前記複数の第２のレジスタを選択的に前記ダイオードに接続させるスイッチ回路と、を有する電力制御装置。 - 入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、
該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、
第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、
前記電力レベル調整回路の前記出力電力の立ち上がり時に、前記低域通過フィルタを前記第２の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち上がり後に、前記低域通過フィルタを前記第１の時定数で動作させるフィルタ制御手段と、を備え、
前記フィルタ制御手段は、前記電力制御装置の温度または周囲温度を検出する温度センサを有し、該温度センサにより検出された温度に従って前記第１および第２の時定数を切り替える電力制御装置。 - 入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、
該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、
第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、
前記電力レベル調整回路の前記出力電力の立ち上がり時に、前記低域通過フィルタを前記第２の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち上がり後に、前記低域通過フィルタを前記第１の時定数で動作させるフィルタ制御手段と、を備え、
前記低域通過フィルタは、第１のレジスタと、キャパシタと、前記第１のレジスタおよび前記キャパシタと協働して前記第１の時定数の低域通過フィルタを形成するアクティブ素子と、前記第１のレジスタと並列接続され該第１のレジスタ、キャパシタおよび前記アクティブ素子と協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタと、を有し、
前記フィルタ制御手段は、前記第２のレジスタに直列接続されるダイオードを有する電力制御装置。 - 入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、
該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、
第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、
前記電力レベル調整回路の前記出力電力の立ち上がり時に、前記低域通過フィルタを前記第２の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち上がり後に、前記低域通過フィルタを前記第１の時定数で動作させるフィルタ制御手段と、を備え、
前記低域通過フィルタは、第１のレジスタと、該第１のレジスタと協働して前記第１の時定数で動作する第１の低域通過フィルタを形成するキャパシタと、前記第１のレジスタに並列接続され該第１のレジスタおよびキャパシタと協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタと、を有し、
前記フィルタ制御手段は、前記第２のレジスタに直列接続されるダイオードを有し、
前記低域通過フィルタの前記第２のレジスタが、サーミスタから構成される電力制御装置。 - 入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、
該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、
第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、
前記電力レベル調整回路の前記出力電力の立ち下がり前に、前記低域通過フィルタを前記第１の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち下がり時に、前記低域通過フィルタを前記第２の時定数で動作させるフィルタ制御手段と、を備え、
前記低域通過フィルタは、第１のレジスタと、該第１のレジスタと協働して前記第１の時定数で動作する第１の低域通過フィルタを形成するキャパシタと、前記第１のレジスタに並列接続され該第１のレジスタおよびキャパシタと協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタと、を有し、
前記フィルタ制御手段は、前記第２のレジスタに直列接続される複数のダイオードと、これらのダイオードのそれぞれと前記第２のレジスタとの接続状態を切り替えるスイッチ回路と、を有する電力制御装置。 - 入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、
該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、
第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、
前記電力レベル調整回路の前記出力電力の立ち下がり前に、前記低域通過フィルタを前記第１の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち下がり時に、前記低域通過フィルタを前記第２の時定数で動作させるフィルタ制御手段と、を備え、
前記低域通過フィルタは、第１のレジスタと、該第１のレジスタと協働して前記第１の時定数で動作する第１の低域通過フィルタを形成するキャパシタと、前記第１のレジスタにそれぞれが並列接続され該第１のレジスタおよびキャパシタとそれぞれが協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する複数の第２のレジスタと、を有し、
前記フィルタ制御手段は、前記複数の第２のレジスタのそれぞれに直列なダイオードと、前記複数の第２のレジスタを選択的に前記ダイオードに接続させるスイッチ回路と、を有する電力制御装置。 - 入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、
該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、
第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、
前記電力レベル調整回路の前記出力電力の立ち下がり前に、前記低域通過フィルタを前記第１の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち下がり時に、前記低域通過フィルタを前記第２の時定数で動作させるフィルタ制御手段と、を備え、
前記フィルタ制御手段は、前記電力制御装置の温度または周囲温度を検出する温度センサを有し、該温度センサにより検出された温度に従って前記第１および第２の時定数を切り替える電力制御装置。 - 入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、
該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、
第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、
前記電力レベル調整回路の前記出力電力の立ち下がり前に、前記低域通過フィルタを前記第１の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち下がり時に、前記低域通過フィルタを前記第２の時定数で動作させるフィルタ制御手段と、を備え、
前記低域通過フィルタは、第１のレジスタと、キャパシタと、前記第１のレジスタおよび前記キャパシタと協働して前記第１の時定数の低域通過フィルタを形成するアクティブ素子と、前記第１のレジスタと並列接続され該第１のレジスタ、キャパシタおよび前記アクティブ素子と協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタと、を有し、
前記フィルタ制御手段が、前記第２のレジスタに直列接続されるダイオードを有する電力制御装置。 - 入力信号を制御電圧に従って所望の電力レベルに調整して出力する電力レベル調整回路と、
該電力レベル調整回路の現在の出力電力を目標電力レベルとを比較し、比較結果に基づいて、前記制御電圧を生成する制御電圧生成回路と、
第１の時定数および該第１の時定数より小さな第２の時定数のうちの一方で動作し、前記制御電圧生成回路により生成された前記制御電圧をフィルタリングして、前記電力レベル調整回路に供給する低域通過フィルタと、
前記電力レベル調整回路の前記出力電力の立ち下がり前に、前記低域通過フィルタを前記第１の時定数で動作させ、前記電力レベル調整回路の前記出力電力の立ち下がり時に、前記低域通過フィルタを前記第２の時定数で動作させるフィルタ制御手段と、を備え、
前記低域通過フィルタは、第１のレジスタと、該第１のレジスタと協働して前記第１の時定数で動作する第１の低域通過フィルタを形成するキャパシタと、前記第１のレジスタに並列接続され該第１のレジスタおよびキャパシタと協働して前記第２の時定数で動作する第２の低域通過フィルタを形成する第２のレジスタと、を有し、
前記フィルタ制御手段は、前記第２のレジスタに直列接続されるダイオードを有し、
前記低域通過フィルタの前記第２のレジスタが、サーミスタから構成される電力制御装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1998/003040 WO2000002322A1 (fr) | 1998-07-07 | 1998-07-07 | Regulateur de puissance |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3754093B2 true JP3754093B2 (ja) | 2006-03-08 |
Family
ID=14208566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54914899A Expired - Fee Related JP3754093B2 (ja) | 1998-07-07 | 1998-07-07 | 電力制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6260975B1 (ja) |
| EP (1) | EP1041722A4 (ja) |
| JP (1) | JP3754093B2 (ja) |
| CN (1) | CN1118946C (ja) |
| WO (1) | WO2000002322A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6721368B1 (en) * | 2000-03-04 | 2004-04-13 | Qualcomm Incorporated | Transmitter architectures for communications systems |
| US6522871B1 (en) * | 2000-05-09 | 2003-02-18 | Qualcomm, Incorporated | Method and apparatus for compensating local oscillator frequency error through environmental control |
| WO2003040770A2 (en) * | 2001-11-07 | 2003-05-15 | Broadlight Ltd. | Burst mode limiter-amplifier |
| US7024254B2 (en) * | 2002-02-14 | 2006-04-04 | Johnson Controls Technology Company | Method for controlling a discrete system |
| CN102047742B (zh) | 2008-03-25 | 2014-04-16 | 诺基亚公司 | 用于基于公共通信会话对不同业务类型进行多路复用的方法和装置 |
| CN101895971B (zh) * | 2009-05-21 | 2013-04-17 | 华为技术有限公司 | 调整功放电压和控制时隙的方法、设备及系统 |
| US20120062204A1 (en) * | 2010-09-15 | 2012-03-15 | Infineon Technologies Ag | Digital Voltage Converter Using A Tracking ADC |
| JP5303528B2 (ja) * | 2010-09-16 | 2013-10-02 | カルソニックカンセイ株式会社 | フィルタによるパラメータ推定装置 |
| JP5888424B2 (ja) * | 2012-09-18 | 2016-03-22 | 日本電気株式会社 | 無線送信装置、定在波比測定装置及び定在波比測定方法 |
| US9413431B2 (en) * | 2013-09-03 | 2016-08-09 | Favepc Inc. | Transceiver |
| CN103529288B (zh) * | 2013-10-31 | 2016-10-05 | 深圳市云海通讯股份有限公司 | 一种读取多路射频信号功率值的方法及检波电路 |
| JP6447531B2 (ja) * | 2016-01-29 | 2019-01-09 | オムロン株式会社 | 信号処理装置、信号処理装置の制御方法、制御プログラム、および記録媒体 |
| JP2020205476A (ja) * | 2019-06-14 | 2020-12-24 | 株式会社村田製作所 | 通信回路及び通信回路の制御方法 |
| WO2021165419A1 (en) | 2020-02-21 | 2021-08-26 | Asml Netherlands B.V. | Method for calibrating simulation process based on defect-based process window |
| KR20220032897A (ko) * | 2020-09-08 | 2022-03-15 | 에스케이하이닉스 주식회사 | 버퍼회로의 불량을 감지할 수 있는 반도체장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2684848B2 (ja) | 1991-01-08 | 1997-12-03 | 日本電気株式会社 | 送信電力制御方式 |
| JPH04348618A (ja) * | 1991-05-27 | 1992-12-03 | Toshiba Corp | 送信装置 |
| JPH04354209A (ja) | 1991-05-31 | 1992-12-08 | Hitachi Ltd | 送信電力制御方式 |
| JP2966226B2 (ja) * | 1993-02-17 | 1999-10-25 | 三菱電機株式会社 | 電力増幅器自動制御回路 |
| JPH06260866A (ja) * | 1993-03-04 | 1994-09-16 | Mitsubishi Electric Corp | 自動出力電力制御回路装置 |
| US5697074A (en) * | 1995-03-30 | 1997-12-09 | Nokia Mobile Phones Limited | Dual rate power control loop for a transmitter |
| JPH0951280A (ja) * | 1995-08-09 | 1997-02-18 | Fujitsu Ltd | 無線送信装置 |
| JPH1022756A (ja) * | 1996-07-04 | 1998-01-23 | Mitsubishi Electric Corp | 無線送信機およびその送信制御方法 |
| JP3000960B2 (ja) * | 1997-05-28 | 2000-01-17 | 日本電気株式会社 | 移動体衛星通信システムの送信電力制御方式 |
-
1998
- 1998-07-07 JP JP54914899A patent/JP3754093B2/ja not_active Expired - Fee Related
- 1998-07-07 WO PCT/JP1998/003040 patent/WO2000002322A1/ja not_active Application Discontinuation
- 1998-07-07 EP EP98967159A patent/EP1041722A4/en not_active Withdrawn
- 1998-07-07 CN CN98808812A patent/CN1118946C/zh not_active Expired - Fee Related
-
2000
- 2000-02-02 US US09/496,464 patent/US6260975B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1269924A (zh) | 2000-10-11 |
| CN1118946C (zh) | 2003-08-20 |
| WO2000002322A1 (fr) | 2000-01-13 |
| EP1041722A4 (en) | 2005-06-08 |
| US6260975B1 (en) | 2001-07-17 |
| EP1041722A1 (en) | 2000-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3754093B2 (ja) | 電力制御装置 | |
| JP5694392B2 (ja) | 送信機から出力される信号のパワーを較正する送信機及び方法 | |
| US6996382B2 (en) | Transmission output power control device for use in a burst transmitter and control method | |
| JP4616266B2 (ja) | 移動端末における自動電力制御の基準信号の追加的な調整 | |
| CN107645233B (zh) | 用于产生脉宽调制信号的方法及电路 | |
| US5789984A (en) | RF power amplifiers | |
| JP2003229731A (ja) | 増幅器 | |
| JPH06500674A (ja) | 電力増幅器 | |
| US6321072B1 (en) | Distortion control feedback loop utilizing a non-linear transfer function generator to compensate for non-linearities in a transmitter circuit | |
| JP4549863B2 (ja) | 線形電力増幅器において零入力電流の動的制御を可能にする自己適応型バイアス回路 | |
| JPH05206771A (ja) | 自動出力電力制御回路 | |
| JPH10154914A (ja) | 利得制御型トランジスタ電力増幅器 | |
| JP4517886B2 (ja) | 送信出力制御装置及びその方法並びにそれを用いた送信機 | |
| JP2001274633A (ja) | 電力増幅装置 | |
| US6798845B1 (en) | Transmitter for mobile terminal with carrier leak suppressing circuit | |
| JP3326150B2 (ja) | 無線通信装置 | |
| JP2002369509A (ja) | スイッチング電源 | |
| JPH0350903A (ja) | 電力増幅回路 | |
| JPH10135828A (ja) | Ａ／ｄ変換装置 | |
| JPH11355054A (ja) | 高周波増幅器 | |
| JP2005252817A (ja) | 電力増幅器および電力増幅方法 | |
| JP2003318672A (ja) | 電力増幅装置 | |
| JPH1141034A (ja) | 利得制御高周波増幅器 | |
| JP3022869B1 (ja) | 送信出力制御回路 | |
| JPH0414884A (ja) | 半導体レーザダイオード制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |