JP3737727B2 - 位相同期ループ及び遅延同期ループに用いられるインターリーブド遅延ライン - Google Patents

位相同期ループ及び遅延同期ループに用いられるインターリーブド遅延ライン Download PDF

Info

Publication number
JP3737727B2
JP3737727B2 JP2001263850A JP2001263850A JP3737727B2 JP 3737727 B2 JP3737727 B2 JP 3737727B2 JP 2001263850 A JP2001263850 A JP 2001263850A JP 2001263850 A JP2001263850 A JP 2001263850A JP 3737727 B2 JP3737727 B2 JP 3737727B2
Authority
JP
Japan
Prior art keywords
circuit path
delay
path
circuit
stages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001263850A
Other languages
English (en)
Other versions
JP2002158568A (ja
Inventor
リン フェング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2002158568A publication Critical patent/JP2002158568A/ja
Application granted granted Critical
Publication of JP3737727B2 publication Critical patent/JP3737727B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【０００１】
【発明の分野】
この発明は位相同期ループ(phase locked loop)と遅延同期ループ(delay locked loop)、特にこのような回路で用いられる遅延ラインに関するものである。
【０００２】
【発明の背景】
位相同期ループは、２つの信号の位相差を小さくするように構成された回路である。位相差が零に近づくとき、もしくは予め指定された許容誤差内に収まった時、２つの信号の位相は「同期」(locked)されたという。遅延同期ループは位相同期ループに似ているが、しかし位相同期ループが入力信号もしくは基準信号と同じ位相を持つ出力信号を生成するのに対して、遅延同期ループは基準信号もしくは入力信号を遅延ラインに渡し、その出力は基準信号もしくは入力信号に対して予め指定された位相の遅れを持つ。
【０００３】
位相同期ループ(PLL's)と遅延同期ループ(DLL's)は、互いに既知の関係を持つ２つの信号を必要とする回路において広く用いられている。例えば、送信装置から受信装置へと情報を送信する時に、情報が信頼ある形で送信されるためには受信装置の局所時計(クロック)を送信装置の局所時計(クロック)に同期することが必要である。位相同期ループはこのような目的に用いられる。位相同期ループと遅延同期ループのいずれもが、長い期間にわたり利用されてきており、これらの多くのアナログ回路の例は文献や多くの装置の中に見ることが出来る。
【０００４】
位相同期ループ・遅延同期ループのいずれも、アナログの部品・デジタル部品のどちらを用いても作ることが出来る。アナログ回路においては、遅延を調節するために一連の遅延が用いられるが、その一連の遅延のそれぞれの要素は、その遅延が位相検知器に与えるアナログバイアス電圧により、変化してしまう。デジタル回路においては、例えばトランジスタを調節して遅延を調節するというのではなく、一連の遅延に含まれる遅延段の数を調節することによって、遅延の調節が行われる。アナログ回路は 連続的な遅延の調節が出来るが、それに対しデジタル回路は遅延を段階的に調節することになる。その結果として、アナログ回路の一つの利点は、そのジッターがデジタル回路の段ジッターに比して非常に小さいことである。
【０００５】
位相に関係した回路を実装することは知られている。例を挙げると、米国特許出願第０９／５８５０３５号、２０００年６月１日出願（ミクロン社番号 第９８−０７８８号）、名称「粗い循環回路と精密な循環回路を使って製られたデジタルデュアルループ遅延同期ループ」では、粗い循環回路(coarse loop)と精密な循環回路(fine loop)の両方から構成される遅延ラインの回路が示されている。粗い循環回路は、入力信号からの位相変化が粗い遅延段階に収まるような出力信号を作るように設計されているのに対し、精密循環回路は、入力信号からの位相のずれが粗い循環回路のずれに比して十分に小さい、出力信号を作るように設計されている。粗い循環回路は、位相同期状態もしくは位相遅延状態に近い出力信号を作り出すように設計されているのに対し、精密循環回路は、同期状態を得るために設計されている。それゆえに、デュアルループ(粗いものと精密なもの)による全てのデジタル位相同期ループと遅延同期ループは、幅の広い同期を与えるのと同時に、合理的な時間パラメータの範囲に収まる強い同期(tight lock)をも与える。
【０００６】
精密循環回路で利用される精密な遅延タップを作る方法はいくつも存在する。例えばある一つの実装においては、可変コンデンサを用いて負荷調節を実現する。僅かにサイズが異なる装置を用いて、速い経路と遅い経路との両方を形成することによる別の実装もある。一番目の方法は、小さな固有遅延を持ち、工程・電圧・温度(PVT)の変動に対してほとんど一定の遅延を持つ。それに対して、二番目の方法は、大きな固有遅延を持つが、遅延変動に対して良く追随する。それゆえ最終的な装置の設計されたパラメータにより、うまく調整して利用しなければならない。従って、大きな同期幅を持ち、強い同期の性質を持ち、小さな固有遅延(intrnsic delay)であり、エネルギー損失が小さく、工程・電圧・温度の変動に良く追随する遅延同期ループや位相同期ループに対する需要が存在する。
【０００７】
【発明の要旨】
本発明は位相同期ループと遅延同期ループに用いるためのインターリーブド(interleaved)遅延ラインに関するものである。本発明は工程・温度・電圧の変動から影響されることなく可変量の遅延を与える第1の部分と、該第１の部分に連なり、工程・温度・電圧の変動に対して良く追随する可変量の遅延を与える第２の部分とにより構成される交互に重ねられた遅延ラインから構成される。２種類の遅延を組み合わせること、即ちインタリーブすることによって、本発明を用いて得られる１つ又は複数の同期ループは、プロセス・電圧・温度が変動しても、たくさんの数の精密な遅延タップを使わずに、１つの粗い遅延段の遅延変動に動的に追随し、迅速かつ堅い同期といった、所望されたジッター特性を実現できる。これらの、そして他の優位点と利点は、以下の文章に記された望ましい実施例の記述により明らかになる。また、遅延ラインと同期ループを動かす方法についても開示している。
【０００８】
【望ましい実施例の詳細な説明】
本発明は、記憶装置(10)を表している図１と関連して説明する。本発明は図１の記憶装置(10)との関連において記述されているが、これは本発明の応用例の１つとして示されているにすぎないと理解されるべきである。本発明は図1に示されている応用例に限定されるものではない。
【０００９】
これは例であり限定となるものではないが、記憶装置(10)は動的同期ランダムアクセス記憶装置(SDRAM)を含む。図１に示されるように、記憶装置(10)は主記憶(12)を含む。
主記憶(12)は一般的には、バンク１から バンクＮで示される一つもしくはそれ以上のメモリーバンクを持つDRAM装置が含まれる。メモリーバンク１からバンクＮの各々は、行と列に配列された複数の記憶セルを含む。例えばマイクロプロセッサのような外部制御装置(図には含まれない)により、アドレスバス(18)に供給されるアドレスに応答して、行デコーダ(14)と列デコーダ(16)は、それぞれ行と列にアクセスする。入力回路(20)と出力回路(22)はデータバス(24)に接続され、主記憶(12)との間で双方向のデータ通信が行われる。記憶制御装置(26)は入力信号又は基準ロック信号(CLKref) と制御線(28)に与えられる制御信号に反応して、記憶装置(10)と外部装置との間のデータ通信を制御する。制御信号はチップセレクト(CS*)、行アクセスストロボ(RAS*)、列アクセスストロボ(CAS*)、書きこみイネブル(WE*)、クロックイネブル(CKE)といった信号を含むが、これに限定されるものではない。
【００１０】
デジタル同期ループDLL(30)は、本発明の趣旨に従って構築されており、これは入力回路(20)と出力回路(22)とに接続されて、二つの信号の間での歪み除去や時刻同期といったタイミング調整を行なう。本発明はDLLについて記載されているが、本発明はいかなる種類のPLLに対しても応用可能である。本発明の開示に従えば、遅延同期ループ(30)は全てデジタル回路である。当業者にとっては、図１の記憶装置(10)は本発明を図示するために簡略化されたものであり、記憶装置の全ての特徴についての詳細な解説をするためのものではないことが容易にわかるはずである。
【００１１】
図２は、主記憶(12)、二つの循環遅延同期ループ(30)、出力回路(22)を含む図１の記憶装置(10)を図示するブロック図である。出力回路(22)は、出力ドライバ(34)に接続された出力ラッチ(32)を含む。出力ラッチ(32)は接続線(35) を経由して主記憶(12)に接続される。出力ドライバ(34) は、データ出力信号DQを形成する出力パッド(36)に接続される。
【００１２】
遅延同期ループ(30)には、第１の回路すなわち粗い循環回路(40)とそれに接続された第２の精密循環回路(42)とを有する前進経路(38)が含まれる。一つの実施例においては、粗い循環回路(40)は２０ns(ナノ秒)にも及ぶ遅延幅を持ち、幅広い同期周波数幅を与える。精密循環回路(42)は強い同期を与えるために、１ns(ナノ秒)から１.２ns(ナノ秒)という遅延幅を持つ。粗い循環回路(40)は入力時計信号CLKrefとフィードバック経路(43)から局所時計信号(CLK DLL) とを受信する。精密循環回路(42)は粗い循環回路(40)の出力を受ける。また、精密回路(42)はそれ以外に CLKref信号と CLK DLL 信号とを受け取る。そして精密回路(42)は局所時計信号(CLK DLL)を出力する。レジスタを利用した全てのデジタル遅延同期回路においては、位相ジッターは遅延ラインで用いられる基本的な遅延段により主として決定される。工程、供給電圧、温度の変化によって、１段での遅延は１３０psから３５０psまで変化する。高速な記憶システムにおいては、適切なタイミングと有効なデータウィンドウを保証するためには、この歪みを出来るかぎり削減することが必要である。図２に図示される二つの循環回路による実施例により、歪みを削減することが可能である。精密回路(42)は、精密遅延の補間(interpolation)と粗い回路(40)が同期を行った後における歪の削減とを行うために用いることが出来る。
【００１３】
小さな遅延解像度を持つ精密遅延ラインを実現するためにはいくつかの方法がある。図３と図４は２つの方法を図示している。図３は 負荷を調整するための８つのタップを利用する方法の図示であり、それに対して図４は高速経路と低速経路を持つ１つのタップ方法を含んでいる方法を図示している。
【００１４】
図３にある方法は、直列に接続された２つのインバータ(44)と(45)を利用する。負荷はコンデンサ(56-63)を回路に組込むかどうかを選択するために用いられるスイッチ(47-54)を操作することで調整される。それらのコンデンサのうちの、１つのコンデンサ(63)の実装についても図示されている。それぞれのコンデンサ(56-63)も、同様な方法により実装される。コンデンサ(63)は、一対のＮ型トランジスタとＰ型トランジスタにより実装され、それらのトランジスタはそれぞれのゲート端子を互いに接続し、Ｐ型装置の方は残りの端子を電圧源(ここではVdd)に接続され、Ｎ型装置の方はソース端子とドレイン端子はグランドに接続されている。コンデンサ(56-63)を加えたり取り除いたりすることで、段階的なやり方で遅延を増やしたり減らしたりすることが出来る。工程・電圧・温度の変化に対しても、その遅延はほとんど一定である。図３の方法は、非常に小さな (例えば０.３nsといった)固有遅延を持つ。ここで固有遅延は、精密回路が利用された時は、回路に加えられる初期遅延に関係する。固有遅延は、回路の操作を緩慢なものにするため、一般的には良くない性質と言われている。
【００１５】
図４に図示される実施例は、第１のインバータ(66)と、第２のインバータ(67)と、マルチプレクサ(68)とから構成される低速経路(65)を含む。高速経路(70)は同様に、第１のインバータ(71)と、第２のインバータ(72)と、マルチプレクサ(73)から構成される。低速経路(65)に含まれるインバータの大きさを変化させることで、異なる遅延解像度を実現出来る。それゆえ、変更可能な遅延を実現するために、図４の実施例では異なる経路を利用している。図３に示される実施例とは対照的に、工程・電圧・温度の変化に伴なって遅延が変化する、もしくは追随することになる。しかしながら、それぞれの遅延タップの二つのインバータとマルチプレクサのために、大きな固有遅延が発生してしまう(１タップあたり０.３ns)。
【００１６】
本発明に従って構築された交互に重ねられた遅延ラインは、次の目的を達成するために両方の遅延補間手法を使うように設計されている。
(1) 工程・電圧・温度の変化する状況下でも、所望のジッター特性を有すること(2) 多くの遅延タップを用いることなく、遅延変動に対して動的な追随をすること、そして
(3) 迅速で強い同期をすること
【００１７】
インターリーブド遅延ライン(75)のブロック図は図５に示されている。シフトレジスタ(76)は マルチプレクサ(77)(78)と接続されて制御回路を構成し、制御回路は異なる遅延タップを選択するために用いられ、遅延タップは負荷調整タップから成る遅延ラインと高速経路と低速経路から成る遅延ラインから選ばれる。初期状態ではこれらの遅延タップのうち半分が選択され、遅延を増加させたり減少させたりするためのM個のタップによる同調幅を構成する。この配列により、歪みや、プロセス・電圧・温度の変化する状況における、その他のタイミング誤りを減少させるために、一層の柔軟さを持たせることが出来る。
【００１８】
図６は、図５におけるインターリーブド遅延ライン(75)を実装するための回路を図示する。図６では、位相検知器(80)がCLKref,CLK DLL信号を受信する。位相検知回路(78)は、パルスから成る高速制御信号(FAST)と低速制御信号(SLOW)とを生成する。高速制御信号と低速制御信号のパルスの数は、CLKref信号とCLK DLL信号との間での位相のずれを表す。高速制御信号はCLK DLL信号の位相を進めるために用いられ、低速制御信号はCLK DLL信号の位相を遅らせるために用いられる。高速制御信号と低速制御信号は制御ブロック(82)の入力となる。制御ブロック(82)は、可変遅延ライン(84)の容量負荷の制御と、可変遅延ライン(86)の高速経路と低速経路の数の制御をするための信号を出力する。可変遅延ライン(84)は図３に図示されるように構成しても良いし、その一方で、可変遅延ライン(86)は図４に図示されるように構成しても良い。出力信号(CLK DLL信号)は、図示されていないが、位相検知器(80)へフィードバックされて、入力となる。粗い回路は一般的には遅延ライン(84)の前に接続されるため、遅延ライン(84)は粗い回路に応答する。しかしながら、図６に図示される実装においては、可変遅延ライン(84)と可変遅延ライン(86)の両方の利点が得られる。
【００１９】
一例としての実施例においては、それぞれの遅延ラインに８つの遅れタップ(M=8) が使用され、遅延ライン(84)のための負荷調整タップによる一般的な遅延は、遅延が２５psから３５psの変化をしたにもかかわらず、おおよそ３０ps(ｔdl)であった。
【００２０】
高速/低速可変遅延ライン(86)の各段階での典型的な遅延は約５０ps(ｔdpp)であり、(各タップあたり)３５psから７０psの幅で変動する。このインターリーブド遅延ラインでの同調幅は次の式で計算できる。
ｔtune＝Ｍ（ｔdl＋ｔdp）／２
【００２１】
それゆえ、これまでに与えられた数値で計算すると、同調幅ｔtuneは２４０ps＜ｔtune＜４２０ｐｓであることがわかり、それは粗い遅延の各段の工程・電圧・温度による変動をカバーする。そして最悪の状況でもRMSジッターは ３５ps以下であり、ジッターの極値から極値(peak-to-peak)までを見ても７０ps以下である。
【００２２】
図７は、駆動量を調整することで精密な遅延を調節する他の実施例を図示している。位相検知器(80)は高速制御信号と低速制御信号を生成し、それらは選択制御部(88)に入力される。選択制御部(88)は個々の駆動段(90)(91)(92)(93)を制御するための信号を生成する。駆動段の一つは、例えば駆動段(91)は、一対の並列に接続されたインバータとして図示されており、そしてその一つのインバータがイネーブル制御信号と共に“Ａ”に詳細に示されている。それゆえ、選択制御部(88)は駆動段(90)(91)(92)(93)の一つもしくは両方のインバータが利用されているかどうかを判別する。
【００２３】
次に示す表は、ここで説明されている３種類の遅延即ち図３に示す「負荷調整遅延法」、図７に示す「駆動調整法」そして、図４に示す「高速/低速経路調整法」を比較している。
【表１】
Figure 0003737727
【００２４】
インターリーブド精密遅延ラインでは、高速で強い同期を得るためにこれらの手法のうちのどの2つを使うこともできる。しかし、もし後ろの２つの手法が用いられた時、シミュレーションの結果である図８、図９、図１０に示されるように、遅延が非線型に変化する状況が発生することがある。そのような状況下においては、出力の稼働サイクル(duty cycle)の歪みが発生することがある。エネルギー分布について言えば、負荷調整遅延法が最も良く、高速/低速経路調整法が最も悪い。
【００２５】
図８、図９、図１０は、それぞれ図３に示す「負荷調整遅延法」、図７に示す「駆動調整法」そして、図４に示す「高速/低速経路調整法」を用いてのシミュレーションである。
【００２６】
本発明は遅延同期ループを背景として説明されているが、本発明は図１１に示されているように位相同期ループに用いることも出来る。図１１においては、粗い循環回路は、位相検知器と、遅延ライン(96)を制御する制御部(95)とから構成される。精密循環回路は、位相検知器と、例えば図６に示されているものと同種のインターリーブド精密遅延ライン(99)を制御する制御部(98)とから構成される。インターリーブド精密遅延ライン(99)の出力は、例えばインバータ(100)のような適切なインバータを介して遅延ライン(96)に接続される。
【００２７】
図１２は、本発明を用いている図１にあるSDRAM(10)を含む計算機システム(200)を図示している。計算機システム(200)は、所定の計算又は仕事を行う所定のソフトウェアを実行するといったような、様々な演算機能を実行するプロセッサ(202)を含む。プロセッサ(202)は、アドレスバス、制御バス、データバスといったものを通常は含んでいるプロセッサバス(204)を含む。加えて計算機システム(200)には、オペレータが計算機システム(200)を操作するために、プロセッサ(202)と接続されたキーボード・マウスといった一つもしくはそれ以上の入力装置(214)も含まれる。一般的には計算機システム(200)には、プロセッサ(202)と接続されたプリンタやビデオ端末といった一つもしくはそれ以上の出力装置(216)も含まれる。一つもしくはそれ以上のデータ記憶装置(218)も通常はプロセッサ(202)と接続されており、プロセッサ(202)は内部もしくは外部の記憶メディア(図示されていない)との間でデータを格納したり取り出したりすることができる。典型的な記憶装置(218)の例にはハードディスクやフレキシブルディスク、カセットテープ、CD-ROMSといったものが含まれる。一般にはプロセッサ(202)は通常はSRAMであるキャッシュメモリ(226) や メモリコントローラ(230)を通してSDRAM(110) とも接続されている。メモリコントローラ(230)は通常は、SDRAM(110)と接続された制御バス(236)とアドレスバス(238)とを含む。データバス(240)はプロセッサバス(204)と(図に示されているように)メモリコントローラ(230)を介して直接接続する場合もあれば、他の手法による場合もある。
【００２８】
本発明は典型的な実施例と関係した形で記述されているが、しかしながら当業者にとっては多くの修正や変化が可能であることに気付くはずである。そのような修正や変更は本発明の範疇に含まれていることが意図されており、以下の特許請求の範囲によってのみ制限されるものである。
【図面の簡単な説明】
本発明の理解を容易にし、実施出来るようにするため、本発明は以下の図面と関連する形で説明されるが、これは図解を目的とするものであり、この図面により制限を意図したものではない。
【図１】図１は本発明の趣旨に従って構成された、インターリーブド遅延ラインを持つ遅延同期装置を用いた記憶装置のブロック図である。
【図２】図１に含まれる遅延同期ループを記憶装置の特定の部分と関係した形で示したブロック図である。
【図３】遅延ラインにおける精密循環回路における遅延を補間するための方法を図示している。
【図４】遅延ラインにおける精密循環回路における遅延を補間するための方法を図示している。
【図５】図３及び図４に示されている方法を用いているインターリーブド遅延ラインを示すブロック図である。
【図６】インターリーブド経路を有する同期回路を実現するための回路を図示している。
【図７】遅延経路の精密循環回路のため、遅延を補間する他の方法を示している。
【図８】図３を具体化した遅延調整によるシミュレーションである。
【図９】図７を具体化した遅延調整によるシミュレーションである。
【図１０】図４を具体化した遅延調整によるシミュレーションである。
【図１１】位相同期回路において本発明が用いられる様子を図示している。
【図１２】図１にて示される記憶装置を用いたコンピュータシステムのブロック図である。

Claims (16)

  1. 出力信号と基準信号間の第１位相関係を確立する第１同期ループと、
    第１同期ループに応答して、出力信号と基準信号間の第２位相関係を確立する第２同期ループとの組合せであって、
    第２同期ループは、その出力の出力信号を生成するインタリーブド遅延ラインを具えており、
    第２同期ループは、負荷の量が可変に調整されて、プロセス、温度及び電圧変化に実質的に独立している第１部分と、第１部分に直列に繋がれて、駆動量が可変に調整されて、プロセス、温度及び電圧変化に実質的に追従する第２部分とを含んでいる組合せ。
  2. 第１部分は、小さな固有遅延を有しており、第２部分は、第１部分よりも大きな固有遅延を有している、請求項１に記載の組合せ。
  3. 第１部分は、遅延を有する遅延ラインを含んでおり、その遅延は、負荷を変化することで変化し、
    第２部分は、駆動量が可変であり、その駆動は、所望の信号経路を選択することで変化する、請求項１に記載の組合せ。
  4. 第１部分の負荷の調整量と、第２部分の駆動の調整量とを制御する制御回路をさらに具える、請求項１に記載の組合せ。
  5. 段階的に可変である容量性負荷を有する第１回路経路と、
    第１回路経路と直列に繋がれており、複数の段を有し、各段は速い経路及び遅い経路を有している第２回路経路と、
    第１回路経路の容量と、第２回路経路の速い経路及び遅い経路の数とを制御する制御回路とを具えるインタリーブド遅延ライン。
  6. 第１回路経路は、第２回路経路の固有遅延よりも小さな固有遅延を有している、請求項５に記載のインタリーブド遅延ライン。
  7. 第１回路経路は、プロセス、温度及び電圧変化に実質的に独立しており、第２回路経路は、プロセス、温度及び電圧変化に実質的に追従する、請求項５に記載のインタリーブド遅延ライン。
  8. 段階的に可変である容量性負荷を有する第１回路経路と、
    第１回路経路と直列に繋がれており、複数の段を有し、各段では、駆動量が可変である第２回路経路と、
    第１回路経路の容量と、第２回路経路の段の数と、各段の駆動量とを制御する制御回路とを具えるインタリーブド遅延ライン。
  9. 第１回路経路は、第２回路経路の固有遅延よりも小さな固有遅延を有している、請求項８に記載のインタリーブド遅延ライン。
  10. 第１回路経路は、プロセス、温度及び電圧変化に実質的に独立しており、第２回路経路は、プロセス、温度及び電圧変化に実質的に追従する、請求項８に記載のインタリーブド遅延ライン。
  11. 複数の段を有しており、各段の駆動量は可変である第１回路経路と、
    第１回路経路と直列に繋がれており、複数の段を有し、各段は、少なくとも速い経路及び遅い経路を有している第２回路経路と、
    第１回路経路の段の数と、第２回路経路の速い経路及び遅い経路の数とを制御する制御回路とを具えるインタリーブド遅延ライン。
  12. 第１回路経路は、第２回路経路の固有遅延よりも小さな固有遅延を有している、請求項１１に記載のインタリーブド遅延ライン。
  13. 第１同期ループを用いて、出力信号と基準信号間で第１位相関係を確立する工程と、
    第１同期ループに応答すると共に、出力にて出力信号を生成するように構成された第２同期ループを用いて、出力信号と基準信号間の第２位相関係を確立する工程と、
    第２同期ループにおける２つの異なるタイプの可変遅延回路に信号を伝搬させる工程であって、第１回路は、可変な負荷調整を与え、プロセス、温度及び電圧変化に実質的に独立しており、第２回路は、第１回路に直列に繋がれ、可変な駆動調整を与え、プロセス、温度及び電圧変化に実質的に追従する工程と、
    第１及び第２回路の遅延量を制御する制御信号を生成する工程とを具える方法。
  14. 遅延ラインを動作させる方法であって、
    段階的に可変な容量性負荷を有する第１回路経路に信号を伝搬させる工程と、
    複数の段を有しており、各段は速い経路及び遅い経路を有している第２回路経路に信号を伝搬させる工程と、
    第１回路経路の容量と、第２回路経路の速い経路及び遅い経路の数とを制御する工程とを具える方法。
  15. 遅延ラインを動作させる方法であって、
    段階的に可変な容量性負荷を有する第１回路経路に信号を伝搬させる工程と、
    複数の段を有しており、各段では駆動量が可変である第２回路経路に、その信号を伝搬させる工程と、
    第１回路経路の容量と、第２回路経路の段の数と、第２回路経路の各段の駆動量とを制御する工程とを具える方法。
  16. 遅延ラインを動作させる方法であって、
    複数の段を有しており、各段では駆動量が可変である第１回路経路に信号を伝搬させる工程と、
    複数の段を有しており、各段は少なくとも速い経路及び遅い経路を有している第２回路経路にその信号を伝搬させる工程と、
    第１回路経路の段の数と、第２回路経路の速い経路及び遅い経路の数とを制御する工程とを具える方法。
JP2001263850A 2000-08-31 2001-08-31 位相同期ループ及び遅延同期ループに用いられるインターリーブド遅延ライン Expired - Fee Related JP3737727B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/652,632 US6868504B1 (en) 2000-08-31 2000-08-31 Interleaved delay line for phase locked and delay locked loops
US09/652632 2000-08-31

Publications (2)

Publication Number Publication Date
JP2002158568A JP2002158568A (ja) 2002-05-31
JP3737727B2 true JP3737727B2 (ja) 2006-01-25

Family

ID=24617548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001263850A Expired - Fee Related JP3737727B2 (ja) 2000-08-31 2001-08-31 位相同期ループ及び遅延同期ループに用いられるインターリーブド遅延ライン

Country Status (2)

Country Link
US (6) US6868504B1 (ja)
JP (1) JP3737727B2 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042971B1 (en) * 2001-06-12 2006-05-09 Lsi Logic Corporation Delay-locked loop with built-in self-test of phase margin
KR100481174B1 (ko) * 2002-08-02 2005-04-07 삼성전자주식회사 메모리 코어의 전 영역에서 동일한 스큐를 가지는 반도체메모리 장치
US7616725B2 (en) * 2002-08-12 2009-11-10 Broadcom Corporation Signal delay structure in high speed bit stream demultiplexer
US7028207B2 (en) * 2002-08-22 2006-04-11 Micron Technology, Inc. Measure controlled delay with duty cycle control
US6934199B2 (en) * 2002-12-11 2005-08-23 Micron Technology, Inc. Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency
US7046058B1 (en) * 2003-09-24 2006-05-16 Integrated Device Technology, Ltd. Delayed-locked loop with fine and coarse control using cascaded phase interpolator and variable delay circuit
US20050083095A1 (en) * 2003-10-16 2005-04-21 Tsvika Kurts Adaptive input/output buffer and methods thereof
US7111185B2 (en) * 2003-12-23 2006-09-19 Micron Technology, Inc. Synchronization device with delay line control circuit to control amount of delay added to input signal and tuning elements to receive signal form delay circuit
US7009407B2 (en) * 2004-02-19 2006-03-07 Micron Technology, Inc. Delay lock circuit having self-calibrating loop
US7177205B2 (en) * 2004-04-27 2007-02-13 Intel Corporation Distributed loop components
US7315574B2 (en) * 2004-05-03 2008-01-01 Dft Microsystems, Inc. System and method for generating a jittered test signal
PE20060373A1 (es) * 2004-06-24 2006-04-29 Smithkline Beecham Corp Derivados 3-piperidinil-7-carboxamida-indazol como inhibidores de la actividad cinasa de ikk2
US7149145B2 (en) * 2004-07-19 2006-12-12 Micron Technology, Inc. Delay stage-interweaved analog DLL/PLL
US7138845B2 (en) * 2004-07-22 2006-11-21 Micron Technology, Inc. Method and apparatus to set a tuning range for an analog delay
US7664216B2 (en) * 2004-08-05 2010-02-16 Micron Technology, Inc. Digital frequency locked delay line
KR100644127B1 (ko) 2005-01-03 2006-11-10 학교법인 포항공과대학교 무한의 위상 이동 기능을 가지는 전압 제어 지연 라인을기반으로 하는 듀얼 루프 디엘엘
JP4549958B2 (ja) * 2005-02-09 2010-09-22 パナソニック株式会社 遅延ロックドループ回路
US7639769B2 (en) * 2005-04-21 2009-12-29 Agere Systems Inc. Method and apparatus for providing synchronization in a communication system
JP4871533B2 (ja) * 2005-06-16 2012-02-08 ラピスセミコンダクタ株式会社 表示駆動回路
US8063071B2 (en) 2007-10-31 2011-11-22 GlaxoSmithKline, LLC Chemical compounds
EP1913482A4 (en) * 2005-07-14 2010-08-25 Emc Corp MIANTIEN OF A FIDELITY TO WRITING ORDER IN A MULTI-PRINTER SYSTEM
US7629819B2 (en) 2005-07-21 2009-12-08 Micron Technology, Inc. Seamless coarse and fine delay structure for high performance DLL
US7282972B2 (en) * 2005-07-29 2007-10-16 Micron Technology, Inc. Bias generator with feedback control
US7872542B2 (en) * 2005-08-01 2011-01-18 Marvell World Trade Ltd. Variable capacitance with delay lock loop
US7453301B1 (en) 2005-08-05 2008-11-18 Xilinx, Inc. Method of and circuit for phase shifting a clock signal
US7453297B1 (en) * 2005-08-05 2008-11-18 Xilinx, Inc. Method of and circuit for deskewing clock signals in an integrated circuit
US7702942B2 (en) * 2005-09-12 2010-04-20 Northern Lights Semiconductor Corp. Method for generating adjustable MRAM timing signals
JP4775141B2 (ja) * 2005-09-29 2011-09-21 株式会社ハイニックスセミコンダクター 遅延固定ループ回路
US7692598B1 (en) 2005-10-26 2010-04-06 Niitek, Inc. Method and apparatus for transmitting and receiving time-domain radar signals
EP1948187A4 (en) * 2005-11-18 2010-11-03 Glaxosmithkline Llc CHEMICAL COMPOUNDS
US7443761B2 (en) * 2006-02-21 2008-10-28 Micron Technology, Inc. Loop filtering for fast PLL locking
JP2007233453A (ja) * 2006-02-27 2007-09-13 Fujitsu Ltd メモリモジュール
US7671648B2 (en) * 2006-10-27 2010-03-02 Micron Technology, Inc. System and method for an accuracy-enhanced DLL during a measure initialization mode
KR100840697B1 (ko) * 2006-10-30 2008-06-24 삼성전자주식회사 다중 위상 클럭신호를 발생시키는 지연동기루프 회로 및 그제어방법
US7656745B2 (en) 2007-03-15 2010-02-02 Micron Technology, Inc. Circuit, system and method for controlling read latency
PE20081889A1 (es) * 2007-03-23 2009-03-05 Smithkline Beecham Corp Indol carboxamidas como inhibidores de ikk2
US9316729B2 (en) * 2007-05-25 2016-04-19 Niitek, Inc. Systems and methods for providing trigger timing
US7649492B2 (en) * 2007-05-25 2010-01-19 Niitek, Inc. Systems and methods for providing delayed signals
US7652619B1 (en) 2007-05-25 2010-01-26 Niitek, Inc. Systems and methods using multiple down-conversion ratios in acquisition windows
US7701272B2 (en) * 2007-05-31 2010-04-20 Micron Technology, Inc. Method and apparatus for output data synchronization with system clock
JP4890369B2 (ja) * 2007-07-10 2012-03-07 エルピーダメモリ株式会社 デューティ検知回路及びこれを用いたｄｌｌ回路、半導体記憶装置、並びに、データ処理システム
JP2009021706A (ja) * 2007-07-10 2009-01-29 Elpida Memory Inc Ｄｌｌ回路及びこれを用いた半導体記憶装置、並びに、データ処理システム
US7675454B2 (en) * 2007-09-07 2010-03-09 Niitek, Inc. System, method, and computer program product providing three-dimensional visualization of ground penetrating radar data
US8248104B2 (en) 2007-09-14 2012-08-21 Nec Corporation Phase comparator and phase-locked loop
US8207885B2 (en) * 2007-09-19 2012-06-26 Niitek, Inc. Adjustable pulse width ground penetrating radar
US8253454B2 (en) * 2007-12-21 2012-08-28 Realtek Semiconductor Corp. Phase lock loop with phase interpolation by reference clock and method for the same
KR101018690B1 (ko) * 2008-10-31 2011-03-04 주식회사 하이닉스반도체 반도체 장치
KR20120081353A (ko) * 2011-01-11 2012-07-19 에스케이하이닉스 주식회사 동기 회로
US8453096B2 (en) 2011-01-28 2013-05-28 Lsi Corporation Non-linear common coarse delay system and method for delaying data strobe
US8704570B2 (en) * 2011-12-20 2014-04-22 Mosys, Inc. Delay-locked loop with phase adjustment
KR102034150B1 (ko) * 2012-06-27 2019-10-18 에스케이하이닉스 주식회사 지연 회로 및 이를 포함하는 반도체 장치
JP6017232B2 (ja) * 2012-09-07 2016-10-26 ルネサスエレクトロニクス株式会社 送信装置及び通信システム
US8848414B2 (en) 2012-10-22 2014-09-30 International Business Machines Corporation Memory system incorporating a circuit to generate a delay signal and an associated method of operating a memory system
US9397689B2 (en) * 2014-11-24 2016-07-19 Intel Corporation Interpolator systems and methods
US9813067B2 (en) 2015-06-10 2017-11-07 Micron Technology, Inc. Clock signal and supply voltage variation tracking
CN109314518B (zh) 2016-04-22 2022-07-29 康杜实验室公司 高性能锁相环
US9865317B2 (en) 2016-04-26 2018-01-09 Micron Technology, Inc. Methods and apparatuses including command delay adjustment circuit
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
CN106130543A (zh) * 2016-06-21 2016-11-16 中国电子科技集团公司第五十八研究所 一种高分辨率时钟相移架构与算法的实现方法
US9997220B2 (en) 2016-08-22 2018-06-12 Micron Technology, Inc. Apparatuses and methods for adjusting delay of command signal path
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
CN110612500B (zh) 2017-02-28 2023-08-04 康杜实验室公司 多线路时偏的测量和校正方法
CN110945830B (zh) 2017-05-22 2022-09-09 康杜实验室公司 多模式数据驱动型时钟恢复电路
US10224938B2 (en) 2017-07-26 2019-03-05 Micron Technology, Inc. Apparatuses and methods for indirectly detecting phase variations
US10860052B2 (en) * 2018-01-12 2020-12-08 California Institute Of Technology Hybrid single loop feedback retiming circuit
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
KR102445856B1 (ko) 2018-06-12 2022-09-21 칸도우 랩스 에스에이 저지연 조합 클록 데이터 복구 로직 회로망 및 차지 펌프 회로
US10958251B2 (en) 2019-04-08 2021-03-23 Kandou Labs, S.A. Multiple adjacent slicewise layout of voltage-controlled oscillator
US10630272B1 (en) 2019-04-08 2020-04-21 Kandou Labs, S.A. Measurement and correction of multiphase clock duty cycle and skew
CN111865300B (zh) * 2020-07-08 2022-05-17 福州大学 应用于双环路延迟锁相环的可编程数字控制延迟线
US11463092B1 (en) 2021-04-01 2022-10-04 Kanou Labs Sa Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios
US11563605B2 (en) 2021-04-07 2023-01-24 Kandou Labs SA Horizontal centering of sampling point using multiple vertical voltage measurements
US11496282B1 (en) 2021-06-04 2022-11-08 Kandou Labs, S.A. Horizontal centering of sampling point using vertical vernier
US11716071B2 (en) * 2021-12-02 2023-08-01 Realtek Semiconductor Corp. Area efficient N-path filter

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165490A (en) 1977-12-19 1979-08-21 International Business Machines Corporation Clock pulse generator with selective pulse delay and pulse width control
GB8924202D0 (en) * 1989-10-27 1989-12-13 Ncr Co Digital phase lock loop decoder
US5192886A (en) 1990-03-15 1993-03-09 Hewlett-Packard Company Sub-nanosecond calibrated delay line structure
US5109394A (en) 1990-12-24 1992-04-28 Ncr Corporation All digital phase locked loop
US5272390A (en) * 1991-09-23 1993-12-21 Digital Equipment Corporation Method and apparatus for clock skew reduction through absolute delay regulation
US5198758A (en) * 1991-09-23 1993-03-30 Digital Equipment Corp. Method and apparatus for complete functional testing of a complex signal path of a semiconductor chip
US5544203A (en) * 1993-02-17 1996-08-06 Texas Instruments Incorporated Fine resolution digital delay line with coarse and fine adjustment stages
US5369640A (en) * 1993-04-16 1994-11-29 Digital Equipment Corporation Method and apparatus for clock skew reduction through remote delay regulation
US5552726A (en) * 1993-05-05 1996-09-03 Texas Instruments Incorporated High resolution digital phase locked loop with automatic recovery logic
JPH0898284A (ja) * 1994-07-25 1996-04-12 Nippondenso Co Ltd データ受信装置，送信装置および通信装置
JP2771464B2 (ja) 1994-09-29 1998-07-02 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路
DE69522633T2 (de) * 1994-10-19 2002-07-04 Advanced Micro Devices, Inc. Integrierte Prozessorsysteme für tragbare Informationsgeräte
US5621335A (en) * 1995-04-03 1997-04-15 Texas Instruments Incorporated Digitally controlled output buffer to incrementally match line impedance and maintain slew rate independent of capacitive output loading
US5638010A (en) 1995-06-07 1997-06-10 Analog Devices, Inc. Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters
US5923715A (en) * 1996-12-19 1999-07-13 Kabushiki Kaisha Toshiba Digital phase-locked loop circuit
US5790612A (en) * 1996-02-29 1998-08-04 Silicon Graphics, Inc. System and method to reduce jitter in digital delay-locked loops
US5774403A (en) * 1997-06-12 1998-06-30 Hewlett-Packard PVT self aligning internal delay line and method of operation
US5854797A (en) 1997-08-05 1998-12-29 Teradyne, Inc. Tester with fast refire recovery time
US6011732A (en) * 1997-08-20 2000-01-04 Micron Technology, Inc. Synchronous clock generator including a compound delay-locked loop
US6101197A (en) 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US5870003A (en) * 1997-10-03 1999-02-09 International Business Machines Corporation High frequency phase-locked loop circuit having reduced jitter
US6047346A (en) * 1998-02-02 2000-04-04 Rambus Inc. System for adjusting slew rate on an output of a drive circuit by enabling a plurality of pre-drivers and a plurality of output drivers
JP3540589B2 (ja) 1998-02-02 2004-07-07 株式会社東芝 クロック逓倍回路
US6268753B1 (en) * 1998-04-15 2001-07-31 Texas Instruments Incorporated Delay element that has a variable wide-range delay capability
US6094082A (en) * 1998-05-18 2000-07-25 National Semiconductor Corporation DLL calibrated switched current delay interpolator
US6121808A (en) * 1998-05-18 2000-09-19 National Semiconductor Corporation DLL calibrated phase multiplexer and interpolator
US6163174A (en) 1998-05-26 2000-12-19 The University Of Rochester Digital buffer circuits
US6204732B1 (en) * 1999-02-09 2001-03-20 Eci Telecom Ltd Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units
US6131168A (en) * 1999-03-18 2000-10-10 Agilent Technologies System and method for reducing phase error in clocks produced by a delay locked loop
US6462623B1 (en) * 1999-05-19 2002-10-08 Parthus Ireland Limited Method and apparatus for PLL with improved jitter performance
US6259295B1 (en) * 1999-06-28 2001-07-10 Agere Systems Guardian Corp. Variable phase shifting clock generator
JP2001060392A (ja) 1999-08-24 2001-03-06 Mitsubishi Electric Corp 半導体装置
US6718477B1 (en) * 2000-03-06 2004-04-06 William C. Plants Delay locked loop for an FPGA architecture
US6531974B1 (en) * 2000-04-07 2003-03-11 Intel Corporation Controlling time delay
GB2363009B (en) 2000-05-31 2004-05-05 Mitel Corp Reduced jitter phase lock loop using a technique multi-stage digital delay line
US6445231B1 (en) * 2000-06-01 2002-09-03 Micron Technology, Inc. Digital dual-loop DLL design using coarse and fine loops
US6518812B1 (en) * 2000-07-20 2003-02-11 Silicon Graphics, Inc. Discrete delay line system and method
US6285172B1 (en) 2000-11-13 2001-09-04 Texas Instruments Incorporated Digital phase-locked loop circuit with reduced phase jitter frequency
US6836166B2 (en) * 2003-01-08 2004-12-28 Micron Technology, Inc. Method and system for delay control in synchronization circuits

Also Published As

Publication number Publication date
US20040120211A1 (en) 2004-06-24
US20040119512A1 (en) 2004-06-24
US6912666B2 (en) 2005-06-28
US20050240791A1 (en) 2005-10-27
US20040158757A1 (en) 2004-08-12
US6845458B2 (en) 2005-01-18
US7020794B2 (en) 2006-03-28
US7103791B2 (en) 2006-09-05
US6845459B2 (en) 2005-01-18
US6868504B1 (en) 2005-03-15
US20060062058A1 (en) 2006-03-23
JP2002158568A (ja) 2002-05-31

Similar Documents

Publication Publication Date Title
JP3737727B2 (ja) 位相同期ループ及び遅延同期ループに用いられるインターリーブド遅延ライン
US6836166B2 (en) Method and system for delay control in synchronization circuits
US6980480B2 (en) Multi-frequency synchronizing clock signal generator
US5946268A (en) Internal clock signal generation circuit including delay line, and synchronous type semiconductor memory device including internal clock signal
US7649390B2 (en) Delay locked loop for high speed semiconductor memory device
US7336548B2 (en) Clock generating circuit with multiple modes of operation
KR100399941B1 (ko) 디디알 에스디램의 레지스터 제어 지연고정루프
US6975149B2 (en) Method and circuit for adjusting the timing of output data based on an operational mode of output drivers
US6437619B2 (en) Clock generation circuit, control method of clock generation circuit, clock reproducing circuit, semiconductor memory device, and dynamic random access memory
US7038511B2 (en) System and method for comparison and compensation of delay variations between fine delay and coarse delay circuits
US20100019822A1 (en) Delay line synchronizer apparatus and method
EP1769580A2 (en) Low power and low timing jitter phase-lock loop and method
US7994833B2 (en) Delay locked loop for high speed semiconductor memory device
US20060214710A1 (en) Delay-lock loop and method having high resolution and wide dynamic range
US7755401B2 (en) Semiconductor device including DLL circuit, and data processing system
KR20040023838A (ko) 레지스터 제어 지연고정루프
KR20030049303A (ko) 레지스터 제어형 지연고정루프회로
KR20030002135A (ko) 레지스터 제어 지연고정루프의 지연 모니터 및 그의 지연라인 제어 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050726

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051027

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131104

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees