JP3699245B2 - テスト回路を有する半導体集積回路及びテスト回路を有する半導体集積回路のテスト方法 - Google Patents
テスト回路を有する半導体集積回路及びテスト回路を有する半導体集積回路のテスト方法 Download PDFInfo
- Publication number
- JP3699245B2 JP3699245B2 JP11579097A JP11579097A JP3699245B2 JP 3699245 B2 JP3699245 B2 JP 3699245B2 JP 11579097 A JP11579097 A JP 11579097A JP 11579097 A JP11579097 A JP 11579097A JP 3699245 B2 JP3699245 B2 JP 3699245B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- test
- data
- memory circuit
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/31813—Test pattern generators
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はテスト回路を有する半導体集積回路に係り、特にＢＩＳＴ方式のテスト回路部とメモリ回路部が同一のチップ上に形成された半導体メモリ回路のテスト時のリフレッシュモードの改善とアドレスおよびデータ発生に関する。
【０００２】
【従来の技術】
半導体メモリ装置の高速化、多機能化、大容量化につれ生産ラインでの半導体メモリチップのテスト工程が極めて重要になっている。最近はかかるテスト工程を改善するためのＢＩＳＴ(Built In Self Test)テスト技術が採用されている。既存のテスト工程は半導体チップをテスト装備に取り付けた後テスト装備に設けられた複数のプローブでチップ上のパッドを接続してからテスト装備でテスト用データ及びアドレスを印加して半導体チップをテストしていた。このような従来のテスト方式ではチップ外部からテスト用アドレス、データ及び制御信号を印加するのでチップ上にテスト専用のパッドを設けなければならず、チップ設計上の制限とテスト工程の複雑性などでチップ当たりのコスト上昇の問題点があった。また、制作過程においてテストは可能であるが、パッケージング後にはテスト用パッドの外部端子の接続が形成されていないため、パッケージされた状態ではテストが不能であった。
【０００３】
しかし、ＢＩＳＴテスト方式ではチップ上にメモリ回路部と一緒にテスト回路部を実現させることにより、テスト工程の効率を向上させてパッケージング後もチップのテストが可能になった。
【０００４】
図５は従来のテスト回路を有する半導体メモリ装置の構成を示すブロック図である。図５において半導体メモリ装置はテスト回路部１０とメモリ回路部３０とから構成されている。テスト回路部１０は、ステージカウンタ１２と、リフレッシュカウンタ１４と、ＢＩＳＴ制御回路１６と、アドレス発生回路１８と、データ発生回路２０と、ＢＩＳＴエラー検出回路２２と、比較回路２４と、マルチプレクサ２６とから構成されている。
【０００５】
ステージカウンタ１２はテストアルゴリズムの各段階を計数するためのもので、一般的なマーチテストアルゴリズム(march test algorithm)は六つの段階で構成されるので、この場合は０から５まで計数することになる。
【０００６】
リフレッシュカウンタ１４は動的メモリ装置３０のメモリセルのリフレッシュのためのカウンタであり、リフレッシュ動作時にアドレスを計数する。
【０００７】
アドレス発生回路１８はメモリ回路部３０のアドレスを生成するカウンタであり、もしメモリ回路部３０のアドレスが１６ビットであれば上位の７ビットは行アドレスとして使用し、下位の９ビットは列アドレスとして使用する。そして、行アドレスのうちの上位２ビットはダミービットとし、下位の７ビットをカウンタで生成されたビットとすることにより全部で９ビットを生成する。行アドレスと列アドレスの選択はＢＩＳＴ制御回路１６により制御される。
【０００８】
データ発生回路２０は動的メモリ装置に書き込むデータを生成し、読み取られたデータを比較する期待出力値を生成する。
【０００９】
マルチプレクサ２６はＢＩＳＴ制御回路１６により制御されるが、テストモード時はアドレス発生回路１８からのアドレス或いはデータ発生回路２０からのデータを選択してＤＲＡＭに提供し、正常な（Normal）モード時は正常なアドレス及び正常なデータを選択してＤＲＡＭに提供する。
【００１０】
ＢＩＳＴエラー検出回路２２はテスト回路自体に存在するエラーを検出するための回路である。
【００１１】
比較回路２４はデータ発生回路２０からのデータとメモリ回路部３０から読み込まれるデータとを比較すると共に、ＢＩＳＴ制御回路１６からの信号とＢＩＳＴエラー検出回路２２からの正常な信号とを比較する。
【００１２】
ＢＩＳＴ制御回路は外部からのＢＩＳＴイネーブル信号に応答してイネーブルされ、クロック信号に応じて動作しテスト回路部１０の各ブロックの動作を制御する。
【００１３】
ＢＩＳＴテスト動作はメモリ回路部３０の各セルにテストしようとするデータを書き込む過程と読み出す過程との組み合わせからなる。メモリ回路部３０はＢＩＳＴテストが実行されている間テストにより貯蔵されたデータを正常に維持しなければならない。よって、テスト動作が進行する間メモリ回路部３０の一つのセルが一定時間内にアクセスされない場合にはメモリ回路部３０のセルに貯蔵されているテスト用データの保存のためリフレッシュ動作を行わなければならず、これはＢＩＳＴテスト回路の実現時にも反映されるべきである。
【００１４】
前述したような従来のＢＩＳＴのリフレッシュカウンタはＢＩＳＴ制御回路１６の制御のもとに単純にメモリ回路部３０のリフレッシュを行う機能のみを遂行していたので正確で、かつ、効果的にリフレッシュ動作を行うことができなかった。
【００１５】
また、従来のテスト回路では、アドレス及びデータ発生回路に単純にアップ／ダウンカウンタだけを用いた。しかし、一般にメモリ回路部３０は図６に示すように、集積度を高めるために外部から印加されるアドレスとデータをアドレススクランブラ３２およびデータスクランブラ３４を介してスクランブリングしてメモリセルアレー３６に書き込み、または読み取るように設計されている。
【００１６】
図７はアドレススクランブラ３２の詳細な回路構成を示す。図７（Ａ）は９ビットの行アドレススクランブラであり、外部から入力された９ビットのアドレスの中で下位の２ビットＱ０、Ｑ１を排他的否定論理和して最下位の行アドレスビット信号ＲＡ０を出力するゲートＸＮＯＲと下位ビット信号Ｑ１、Ｑ２を排他的論理和して行アドレスビット信号ＲＡ１を出力するゲートＸＯＲとが存在し、外部アドレス信号（Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８）は行アドレスビット信号（ＲＡ２、ＲＡ３、ＲＡ４、ＲＡ５、ＲＡ６、ＲＡ７、ＲＡ８）としてそのまま出力される。図７（Ｂ）に示すように列アドレススクランブラは外部アドレス信号（Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８）を列アドレスビット信号（ＣＡ１、ＣＡ２、ＣＡ３、ＣＡ４、ＣＡ５、ＣＡ６、ＣＡ７）として出力する。
【００１７】
図８はデータスクランブラ３４の回路を示し、外部のデータの中で各ビットデータＥＤ（Ｅｘｔｅｒｎａｌ Ｄａｔｅ）を排他的否定論理和して動的メモリ装置へ入力するためのデータ入力信号Ｄｉｎを発生する排他的ＮＯＲ回路で構成されている。
【００１８】
【発明が解決しようとする課題】
しかしながら、従来のテスト回路を有する半導体集積回路ではテスト回路部１０においてアップ／ダウンカウンタのみを使ってアドレスとデータを発生し、メモリ回路部３０の実際の構造を考慮しないのでメモリ回路部３０のテストのための効率的なテストベクター(test vector)を生成することができない。効率的なＢＩＳＴ回路を構成するためには必ずスクランブリング情報を考慮してメモリ回路部３０をテストする必要があった。
【００１９】
本発明の目的は前述した従来の技術の問題点を解決するためにテスト動作の適当な時期にメモリ回路部を効果的にリフレッシュすることができるテスト回路を有する半導体集積回路を提供することにある。
【００２０】
本発明の他の目的はテスト時に効果的にリフレッシュ可能なテスト回路を有する半導体集積回路のテスト方法を提供することにある。
【００２１】
本発明のさらに他の目的はメモリ回路部のデータ及びアドレススクランブリング機能を考慮してテスト用アドレスおよびデータが発生できるテスト回路部を有する半導体集積回路を提供することにある。
【００２２】
【課題を解決するための手段】
前記目的を達成するために本発明によるテスト回路を有する半導体集積回路は、テスト回路部とメモリ回路部が同一のチップに形成された半導体集積回路において、テスト回路部は、メモリ回路部のテストのためのアドレスを発生するアドレス発生手段と、メモリ回路部のテストのためのテストデータを発生するデータ発生手段と、アドレス発生手段により発生されたアドレスとリフレッシュポイントアドレスとが同じであるか否かを比較してそれが同一であるときにはアドレス発生手段をディスエーブルする比較手段と、前記比較手段の出力信号が同一であるときにはメモリ回路部をリフレッシュするためのリフレッシュアドレスを発生するリフレッシュアドレス発生手段と、制御信号に応じて前記アドレス発生手段の出力信号または前記リフレッシュアドレス発生手段の出力信号を選択的に出力する選択手段と、テストモードにおいてアドレス発生手段及びデータ発生手段を制御してメモリ回路部をテストし、テスト中に前記メモリ回路部のセルがアクセスされる時間間隔が予め設計されたスペックから求められるリフレッシュ時間よりさらに大きい場合はリフレッシュ回数を決め、リフレッシュポイントアドレスを決定して比較手段に提供し、選択手段に制御信号を提供する制御手段とから構成されていることを特徴とする。
【００２３】
そして、前記本発明の他の目的を達成するために本発明のテスト回路を有する半導体集積回路のテスト方法は、テスト回路部とメモリ回路部が同一のチップに形成された半導体集積回路のテスト方法において、メモリ回路部のテスト用アドレス及びデータをテスト回路部で発生してテストしようとするセルをテストする段階と、メモリ回路部の現在テストしようとするアドレス値が予め設定されたリフレッシュポイントアドレス値と同一であるか否かをチェックする段階と、前記チェックする段階で同一であるときにはテスト回路部の現在のアドレスをホールドし、リフレッシュアドレスを発生して前記メモリ回路部をリフレッシュする段階と、リフレッシュ終了時にはホールドされたアドレスのセルから前記テストする段階を行う段階とから構成されていることを特徴とする 。
【００２４】
また、前記本発明のさらに他の目的を達成するために本発明のテスト回路を有する半導体集積回路は、テスト回路部とメモリ回路部が同一のチップに形成された半導体集積回路において、入力されるアドレス信号をスクランブリングするアドレススクランブリング手段と、入力されるデータをスクランブリングするデータスクランブリング手段と、アドレススクランブリング手段から出力されるアドレスにデータスクランブリング手段からのデータを貯蔵するメモリセルアレーとを備えるメモリ回路部と、メモリ回路部のテスト用アドレスを順次に計数するアドレス計数手段と、アドレス計数手段からのアドレスをメモリ回路部のアドレススクランブリングと対応するようにディスクランブリングしてメモリ回路部に入力されるアドレス信号を発生するアドレスディスクランブリング手段と、メモリ回路部のテスト用データを発生するデータ発生手段と、データ発生手段からのデータをメモリ回路部のデータスクランブリングと対応するようにディスクランブリングしてメモリ回路部に入力されるデータを発生するデータディスクランブリング手段と、外部テストイネーブル信号によりイネーブルされ外部クロック信号に応じて動作し、具現されたテストアルゴリズムによりアドレス計数手段及びデータ発生手段を制御してメモリ回路部のテストを制御するＢＩＳＴ制御手段とを備えるテスト回路部とから構成されていることを特徴とする。
【００２５】
【発明の実施の形態】
以下、添付した図面に基づき本発明のテスト回路を有する半導体集積回路をさらに詳しく説明する。
【００２６】
図１は本発明によるテスト回路を有する半導体集積回路の第１の実施形態の構成を示すブロック図である。図１の半導体集積回路はテスト回路部４０とメモリ回路部７０をもつ半導体メモリ装置である。メモリ回路部７０は組込型ＤＲＡＭ(embedded-DRAM)から構成されている。
【００２７】
テスト回路部４０はステージカウンタ５２と、ＢＩＳＴエラー検出回路５４と、比較回路５８と、マルチプレクサ６０と、前記メモリ回路部７０のテストのためのアドレスを発生するアドレス発生手段６４と、前記メモリ回路部７０のテストのためのテストデータを発生するデータ発生手段５６と、前記アドレス発生手段６４により発生されたアドレスとリフレッシュポイントアドレスとが同一であるか否かを比較してそれが同一であれば、前記アドレス発生手段６４をディスエーブルする比較手段６２と、前記比較手段６２の出力信号が同一であれば前記メモリ回路部７０をリフレッシュするためのリフレッシュアドレスを発生するリフレッシュアドレス発生手段６６と、制御信号に応じて前記アドレス発生手段６４の出力信号或いは前記リフレッシュアドレス発生手段６６の出力信号を選択的に出力する選択手段６８と、テストモードにおいて前記アドレス発生手段６４及びデータ発生手段５６を制御して前記メモリ回路部７０をテストし、テスト中に前記メモリ回路部７０のセルがアクセスされる時間間隔が予め設計されたスペックから求められるリフレッシュ時間より大きい場合はリフレッシュ回数を決め、リフレッシュポイントアドレスを決定して前記比較手段６２に提供して、前記選択手段６８に制御信号を提供するＢＩＳＴ制御手段５０とから構成されている。
【００２８】
図２は本発明によるテスト方法を説明するためのフローチャートである。
【００２９】
まず、テスト回路部４０の動作速度及びテストアルゴリズムを決める（ステップ１００）。メモリ回路部７０のセルがアクセスされる時間間隔△Ｔａｃｃを計算する（ステップ１１０）。ここで、△ＴａｃｃがＴｒｅｆより大きいか否かを判断する（ステップ１２０）。Ｔｒｅｆはメモリ回路部のスペック（ｓｐｅｃ）から求められるリフレッシュ時間である。ステップ１２０を満足させる場合はリフレッシュ回数Ｎｒｅｆを次の式により決める（ステップ１３０）。
【００３０】
【数１】
（△Ｔａｃｃ／Ｔｒｅｆ）−１
ＢＩＳＴではマーチテストアルゴリズムを用いてテストを行うが、このアルゴリズムは一般にアドレスを増加あるいは減少させながらメモリ回路部７０のセルにアクセスする動作を繰り返して遂行する。マーチテストアルゴリズムは各々のアドレスにアクセスする動作を繰り返し反復的に遂行する。また、マーチテストアルゴリズムは全体アドレスに対して読み取りかつ書き込み動作の組合せを反復的にマーチテストの一つのステージでリフレッシュ回数Ｎｒｅｆに該当する回数だけのリフレッシュが必要になる。リフレッシュポイントアドレスを決定する（ステップ１４０）。
【００３１】
リフレッシュポイントアドレスの決定方法の例を述べると、動的メモリ装置の最大アドレスが１００とすると、リフレッシュ回数が１であるとき、リフレッシュポイントアドレスは５０であり、リフレッシュ回数が２である場合はリフレッシュポイントアドレスは２５、７５に決められる。
【００３２】
図３は前記図１に示した本発明のリフレッシュ動作を説明するためのフローチャートである。図３において、まず、アドレス発生手段６４を初期化して現在アドレスを初期化する（ステップ２００）。アドレス発生手段６４は計数を行い、ＢＩＳＴ制御回路５０の制御のもとに選択手段６８はアドレス発生回路６４により計数された値を出力する。現在アドレスとＢＩＳＴ制御回路５０により決定されたリフレッシュポイントアドレスが同一であるか否かを比較手段６２によって比較する（ステップ２１０）。もし、同一であれば、現在アドレスを維持するためにアドレス発生手段６４をディスエーブルする（ステップ２２０）。そして、リフレッシュアドレス発生手段６６を初期化してリフレッシュアドレスを初期化する（ステップ２３０）。次にリフレッシュアドレスに該当するセルをリフレッシュする（ステップ２４０）。ＢＩＳＴ制御手段５０の制御により選択手段６８はリフレッシュアドレス発生手段６６の出力信号を出力する。ＢＩＳＴ制御手段５０は最大リフレッシュアドレスより大きいかどうかを比較する（ステップ２５０）。もし、ステップ２５０を満足しなければ、リフレッシュアドレス発生手段６６はリフレッシュアドレスを増加させてステップ２４０に進む（ステップ２６０）。また、もしステップ２５０を満足すると、リフレッシュ動作を終了してメモリ回路部７０のテスト動作を遂行する（ステップ２７０）。ＢＩＳＴ制御手段５０は現在アドレスがメモリ回路部の最大／最小アドレスと一致するか否かを判断する（ステップ２８０）。ステップ２８０を満足しなければアドレス発生手段６４により現在アドレスを増加または減少させてステップ２１０に進む（ステップ２９０）。ステップ２８０を満足した場合には、マーチテストアルゴリズムによるテストが完了したか否かを判断して完了していないときにはステップ２００に進み、完了していたら動作を終了する（ステップ３００）。そして、ＢＩＳＴ制御手段５０はメモリ回路部７０の動作を制御するための制御信号を発生する。一般に、メモリ回路部４０のテストアルゴリズムとしてマーチテストアルゴリズムが使われるが、ステップ２９０において、アドレスを増加または減少することおよび、ステップ２８０において、現在アドレスを最大または最小アドレスと比較することは、二つともマーチテストアルゴリズムでアドレスを増加させながらテストする動作とアドレスを減少させながらテストする動作があるためである。このような動作を遂行することによりマーチテストアルゴリズムによるメモリ回路部７０のテスト動作を終了する。
【００３３】
従って、本発明のテスト回路部４０はメモリ回路部７０のリフレッシュ回数及びリフレッシュ回数によるリフレッシュポイントアドレスを決定してメモリ回路部７０を効果的にリフレッシュすることができる。
【００３４】
図４は本発明によるテスト回路を有する半導体集積回路の第２の実施形態の構成を示すブロック図である。図４の半導体集積回路はテスト回路部８０とメモリ回路部３０とから構成されている。
【００３５】
メモリ回路部３０は、入力されるアドレス信号をスクランブルするためのアドレススクランブリング手段３２と、入力されるデータをスクランブリングするためのデータスクランブリング手段３４と、前記アドレススクランブリング手段３２から出力されるアドレスに前記データスクランブリング手段３４からのデータを貯蔵するためのメモリセルアレー３６とを具備している。メモリ回路部３０は既存のメモリ回路部と同一の構成なので詳しい説明は省く。
【００３６】
テスト回路部８０はステージカウンタ９２と、ＢＩＳＴエラー検出回路９４と、比較回路９８と、マルチプレクサ１００と、前記メモリ回路部３０のテスト用アドレスを順次に計数するためのアドレス計数手段１０４Ａと、入力されたアドレスを前記メモリ回路部３０のアドレススクランブリングと対応するようにディスクランブリングして前記メモリ回路部３０に入力されるアドレス信号を発生するためのアドレスディスクランブリング手段１０４Ｃと、前記メモリ回路部３０のテスト用データを発生するためのデータ発生手段９６Ａと、前記データ発生手段９６Ａからのデータを前記メモリ回路部３０のデータスクランブリングと対応するようにディスクランブリングして前記メモリ回路部３０に入力されるデータを発生するためのデータディスクランブラ９６Ｂと、前記アドレス計数手段１０４Ａによって発生されたアドレスとリフレッシュポイントアドレスとが同一であるか否かを比較し、それが同一であるときには前記アドレス発生手段１０４Ａをディスエーブルするための比較手段１０２と、前記比較手段１０２の出力信号が同一のときに、前記メモリ回路部３０をリフレッシュするためのリフレッシュアドレスを発生するためのリフレッシュアドレス発生手段１０６と、制御信号に応答して前記アドレス計数手段１０４Ａの出力信号または前記リフレッシュアドレス発生手段１０６の出力信号を前記アドレスディスクランブリング手段１０４Ｃに選択的に出力するための選択手段１０４Ｂと、テストモードにおいて実現されたテストアルゴリズムを遂行して前記アドレス計数手段１０４Ａ及びデータ発生手段９６Ａを制御して前記メモリ回路部３０をテストし、テスト中に前記メモリ回路部３０のセルがアクセスされる時間間隔が予め設計されたスペックから求められるリフレッシュ時間より長い場合はリフレッシュ回数を決め、リフレッシュポイントアドレスを決めて前記比較手段１０２に提供し、前記選択手段１０４Ｂに制御信号を提供するＢＩＳＴ制御手段９０とから構成されている。
【００３７】
次に、このように構成された第２の実施形態でのスクランブリング機能について説明する。
【００３８】
まず、半導体メモリ装置の外部から見られるようなアドレスを外部若しくは論理的(logical)アドレスといい、実際にセルにアクセスするときに使われるアドレスを物理的(physical)かつ位相的(topological)アドレスという。論理的アドレスから位相的アドレスに変換する過程をアドレススクランブリングと称する。外部のカウンタにより計数された出力信号（Ｑ０〜Ｑ８）は行アドレス信号であり、行アドレスビット信号（ＲＡ０〜ＲＡ８）は、実際に、動的メモリ装置のアドレス信号である。即ち、行アドレスの場合は従来技術における図５のアドレス発生回路１８により発生されるアドレス信号と動的メモリ装置のアドレスは一致せず、列アドレスの場合は一致することになる。
【００３９】
半導体メモリ装置の外部から見た同じアドレスを有するデータのビット順列は論理的データといい、動的メモリ装置の内部に実際に位置した同アドレスを有するデータのビット順列を位相的データという。かかる論理的データと位相的データ間の変換がデータスクランブリングである。
【００４０】
データスクランブリングはアドレスによって一定の規則を有しており、半導体メモリ装置は行アドレスと関連してデータスクランブリングを有し列アドレスと関連したデータスクランブリングとデータ通路と関連したスクランブリングは有しない。次の表１から明らかなように、行アドレスビットＲＡ０の値が０であれば真のセル(true cell)への動作が行われ、アドレスビットＲＡ１の値が１であれば補数のセル(complement cell)への動作が行われる。
【００４１】
【表１】
それで、データ８ビットの外部データ信号が“１０１０１０１０”であり、行アドレス信号の最下位ビット信号ＲＡ０が０であれば、メモリセルに書き込まれるデータは“０１０１０１０１”となり、信号ＲＡ０が１であればメモリセルに書き込まれるデータは“１０１０１０１０”となる。
【００４２】
すなわち、前述のデータ及びアドレススクランブラ動作によりデータスクランブラによって入力されるデータが“１０１０１０１０”であり、行アドレスが全て“０００００００”である場合にはメモリセルに書き込まれるデータは次の表２のようになる。
【００４３】
【表２】
前記表２から分かるように、外部から入力される行アドレス信号が０である場合にセルアドレスが１であるセルに“１０１０１０１０”のデータが書き込まれ、１である場合にはセルアドレスが０であるセルに“０１０１０１０１”のデータが書き込まれる。アドレス信号が２、３である場合にセルアドレスが２であるセルに“０１０１０１０１”のデータが書き込まれ、アドレス信号が３である場合にはセルアドレスが３であるセルに“１０１０１０１０”のデータが書き込まれる。
【００４４】
したがって、図４に示したように本発明のテスト回路部８０ではアドレス発生部１０４をアップ／ダウンカウンタ１０４Ａと、選択手段１０４Ｂと、アドレスディスクランブラ１０４Ｃとから構成する。つまり、単純にカウンタのみで構成された従来の回路とは異なり、アドレスディスクランブラ１０４Ｃをさらに具備している。
【００４５】
また、データ発生部９６は、データ発生手段９６Ａと、データディスクランブラ９６Ｂとから構成されている。従来の回路と異なりデータディスクランブラ９６Ｂをさらに具備している。
【００４６】
すなわち、本発明の半導体メモリ装置のテスト回路は従来のアドレス発生回路及びデータ発生回路の後端にそれぞれディスクランブラを連結して構成されている。
【００４７】
ちなみに、本発明の動作を調べるためにデータ発生手段９６Ａの出力信号が“１０１０１０１０”であって行アドレスが全部“００００００００”である場合にメモリセルに記入されるデータは次の表３のようになる。
【００４８】
【表３】
前記表３から明らかなように、外部から入力されるアドレスとメモリ回路部３０の内部のセルアドレスが一致し、外部から入力されるデータとメモリ回路部３０に書き込まれるデータとが一致することが分かる。
【００４９】
本発明は上述した実施形態のほかにもリフレッシュ機能とスクランブリング技術の組合せにより色々に変形した実施形態が可能である。例えば、アドレスのみのスクランブリング、データのみのスクランブリング、またはアドレス及びデータのスクランブリングなどの組合せが可能である。
【００５０】
【発明の効果】
以上述べたように本発明では、テスト回路を有する半導体集積回路において、テスト時に発生したデータのリフレッシュ動作を正確に遂行し、また、メモリ回路部のスクランブル機能に合わせて適宜なテストアドレスおよびデータを発生するようにテスト回路を実現することができるので半導体集積回路のテスト機能を向上させる効果を有する。
【図面の簡単な説明】
【図１】本発明によるテスト回路を有する半導体集積回路の第１の実施形態を示すブロック図である。
【図２】図１に示したＢＩＳＴ制御回路のリフレッシュ回数の決定方法を示すフローチャートである。
【図３】図１に示した本発明によるテスト回路を有する半導体集積回路のテスト回路を用いたリフレッシュ動作を説明するためのフローチャートである。
【図４】本発明によるテスト回路を有する半導体集積回路の第２の実施形態を示すブロック図である。
【図５】従来のテスト回路を有する半導体集積回路の構成を示すブロック図である。
【図６】従来のテスト回路を有する半導体集積回路におけるメモリ回路部の一実施例を示すブロック図である。
【図７】図６に示した半導体集積回路におけるメモリ回路部のアドレススクランブラの回路構成図である。
【図８】図６に示した半導体集積回路におけるメモリ回路部のデータスクランブラの回路構成図である。
【符号の説明】
１０、４０、８０ テスト回路部
１２、５２、９２ ステージカウンタ
１４ リフレッシュカウンタ
１６ ＢＩＳＴ制御回路
１８ アドレス発生回路
２０ データ発生回路
２２、５４、９４ BISTエラー検出回路
２４、５８、９８ 比較回路
２６、６０、１００ マルチプレクサ
３０、７０ メモリ回路部
３２ アドレススクラブリング手段
３４ データスクランブリング手段
３６ メモリセルアレー
５０、９０ ＢＩＳＴ制御手段
５６、９６Ａ データ発生手段
６２、１０２ 比較手段
６４、１０４Ａ アドレス発生手段
６６、１０６ リフレッシュアドレス発生手段
６８、１０４Ｂ 選択手段
９６ データ発生部
９６Ｂ データディスクランブラ
１０４ アドレス発生部
１０４Ｃ アドレスディスクランブラ
【発明の属する技術分野】
本発明はテスト回路を有する半導体集積回路に係り、特にＢＩＳＴ方式のテスト回路部とメモリ回路部が同一のチップ上に形成された半導体メモリ回路のテスト時のリフレッシュモードの改善とアドレスおよびデータ発生に関する。
【０００２】
【従来の技術】
半導体メモリ装置の高速化、多機能化、大容量化につれ生産ラインでの半導体メモリチップのテスト工程が極めて重要になっている。最近はかかるテスト工程を改善するためのＢＩＳＴ(Built In Self Test)テスト技術が採用されている。既存のテスト工程は半導体チップをテスト装備に取り付けた後テスト装備に設けられた複数のプローブでチップ上のパッドを接続してからテスト装備でテスト用データ及びアドレスを印加して半導体チップをテストしていた。このような従来のテスト方式ではチップ外部からテスト用アドレス、データ及び制御信号を印加するのでチップ上にテスト専用のパッドを設けなければならず、チップ設計上の制限とテスト工程の複雑性などでチップ当たりのコスト上昇の問題点があった。また、制作過程においてテストは可能であるが、パッケージング後にはテスト用パッドの外部端子の接続が形成されていないため、パッケージされた状態ではテストが不能であった。
【０００３】
しかし、ＢＩＳＴテスト方式ではチップ上にメモリ回路部と一緒にテスト回路部を実現させることにより、テスト工程の効率を向上させてパッケージング後もチップのテストが可能になった。
【０００４】
図５は従来のテスト回路を有する半導体メモリ装置の構成を示すブロック図である。図５において半導体メモリ装置はテスト回路部１０とメモリ回路部３０とから構成されている。テスト回路部１０は、ステージカウンタ１２と、リフレッシュカウンタ１４と、ＢＩＳＴ制御回路１６と、アドレス発生回路１８と、データ発生回路２０と、ＢＩＳＴエラー検出回路２２と、比較回路２４と、マルチプレクサ２６とから構成されている。
【０００５】
ステージカウンタ１２はテストアルゴリズムの各段階を計数するためのもので、一般的なマーチテストアルゴリズム(march test algorithm)は六つの段階で構成されるので、この場合は０から５まで計数することになる。
【０００６】
リフレッシュカウンタ１４は動的メモリ装置３０のメモリセルのリフレッシュのためのカウンタであり、リフレッシュ動作時にアドレスを計数する。
【０００７】
アドレス発生回路１８はメモリ回路部３０のアドレスを生成するカウンタであり、もしメモリ回路部３０のアドレスが１６ビットであれば上位の７ビットは行アドレスとして使用し、下位の９ビットは列アドレスとして使用する。そして、行アドレスのうちの上位２ビットはダミービットとし、下位の７ビットをカウンタで生成されたビットとすることにより全部で９ビットを生成する。行アドレスと列アドレスの選択はＢＩＳＴ制御回路１６により制御される。
【０００８】
データ発生回路２０は動的メモリ装置に書き込むデータを生成し、読み取られたデータを比較する期待出力値を生成する。
【０００９】
マルチプレクサ２６はＢＩＳＴ制御回路１６により制御されるが、テストモード時はアドレス発生回路１８からのアドレス或いはデータ発生回路２０からのデータを選択してＤＲＡＭに提供し、正常な（Normal）モード時は正常なアドレス及び正常なデータを選択してＤＲＡＭに提供する。
【００１０】
ＢＩＳＴエラー検出回路２２はテスト回路自体に存在するエラーを検出するための回路である。
【００１１】
比較回路２４はデータ発生回路２０からのデータとメモリ回路部３０から読み込まれるデータとを比較すると共に、ＢＩＳＴ制御回路１６からの信号とＢＩＳＴエラー検出回路２２からの正常な信号とを比較する。
【００１２】
ＢＩＳＴ制御回路は外部からのＢＩＳＴイネーブル信号に応答してイネーブルされ、クロック信号に応じて動作しテスト回路部１０の各ブロックの動作を制御する。
【００１３】
ＢＩＳＴテスト動作はメモリ回路部３０の各セルにテストしようとするデータを書き込む過程と読み出す過程との組み合わせからなる。メモリ回路部３０はＢＩＳＴテストが実行されている間テストにより貯蔵されたデータを正常に維持しなければならない。よって、テスト動作が進行する間メモリ回路部３０の一つのセルが一定時間内にアクセスされない場合にはメモリ回路部３０のセルに貯蔵されているテスト用データの保存のためリフレッシュ動作を行わなければならず、これはＢＩＳＴテスト回路の実現時にも反映されるべきである。
【００１４】
前述したような従来のＢＩＳＴのリフレッシュカウンタはＢＩＳＴ制御回路１６の制御のもとに単純にメモリ回路部３０のリフレッシュを行う機能のみを遂行していたので正確で、かつ、効果的にリフレッシュ動作を行うことができなかった。
【００１５】
また、従来のテスト回路では、アドレス及びデータ発生回路に単純にアップ／ダウンカウンタだけを用いた。しかし、一般にメモリ回路部３０は図６に示すように、集積度を高めるために外部から印加されるアドレスとデータをアドレススクランブラ３２およびデータスクランブラ３４を介してスクランブリングしてメモリセルアレー３６に書き込み、または読み取るように設計されている。
【００１６】
図７はアドレススクランブラ３２の詳細な回路構成を示す。図７（Ａ）は９ビットの行アドレススクランブラであり、外部から入力された９ビットのアドレスの中で下位の２ビットＱ０、Ｑ１を排他的否定論理和して最下位の行アドレスビット信号ＲＡ０を出力するゲートＸＮＯＲと下位ビット信号Ｑ１、Ｑ２を排他的論理和して行アドレスビット信号ＲＡ１を出力するゲートＸＯＲとが存在し、外部アドレス信号（Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８）は行アドレスビット信号（ＲＡ２、ＲＡ３、ＲＡ４、ＲＡ５、ＲＡ６、ＲＡ７、ＲＡ８）としてそのまま出力される。図７（Ｂ）に示すように列アドレススクランブラは外部アドレス信号（Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８）を列アドレスビット信号（ＣＡ１、ＣＡ２、ＣＡ３、ＣＡ４、ＣＡ５、ＣＡ６、ＣＡ７）として出力する。
【００１７】
図８はデータスクランブラ３４の回路を示し、外部のデータの中で各ビットデータＥＤ（Ｅｘｔｅｒｎａｌ Ｄａｔｅ）を排他的否定論理和して動的メモリ装置へ入力するためのデータ入力信号Ｄｉｎを発生する排他的ＮＯＲ回路で構成されている。
【００１８】
【発明が解決しようとする課題】
しかしながら、従来のテスト回路を有する半導体集積回路ではテスト回路部１０においてアップ／ダウンカウンタのみを使ってアドレスとデータを発生し、メモリ回路部３０の実際の構造を考慮しないのでメモリ回路部３０のテストのための効率的なテストベクター(test vector)を生成することができない。効率的なＢＩＳＴ回路を構成するためには必ずスクランブリング情報を考慮してメモリ回路部３０をテストする必要があった。
【００１９】
本発明の目的は前述した従来の技術の問題点を解決するためにテスト動作の適当な時期にメモリ回路部を効果的にリフレッシュすることができるテスト回路を有する半導体集積回路を提供することにある。
【００２０】
本発明の他の目的はテスト時に効果的にリフレッシュ可能なテスト回路を有する半導体集積回路のテスト方法を提供することにある。
【００２１】
本発明のさらに他の目的はメモリ回路部のデータ及びアドレススクランブリング機能を考慮してテスト用アドレスおよびデータが発生できるテスト回路部を有する半導体集積回路を提供することにある。
【００２２】
【課題を解決するための手段】
前記目的を達成するために本発明によるテスト回路を有する半導体集積回路は、テスト回路部とメモリ回路部が同一のチップに形成された半導体集積回路において、テスト回路部は、メモリ回路部のテストのためのアドレスを発生するアドレス発生手段と、メモリ回路部のテストのためのテストデータを発生するデータ発生手段と、アドレス発生手段により発生されたアドレスとリフレッシュポイントアドレスとが同じであるか否かを比較してそれが同一であるときにはアドレス発生手段をディスエーブルする比較手段と、前記比較手段の出力信号が同一であるときにはメモリ回路部をリフレッシュするためのリフレッシュアドレスを発生するリフレッシュアドレス発生手段と、制御信号に応じて前記アドレス発生手段の出力信号または前記リフレッシュアドレス発生手段の出力信号を選択的に出力する選択手段と、テストモードにおいてアドレス発生手段及びデータ発生手段を制御してメモリ回路部をテストし、テスト中に前記メモリ回路部のセルがアクセスされる時間間隔が予め設計されたスペックから求められるリフレッシュ時間よりさらに大きい場合はリフレッシュ回数を決め、リフレッシュポイントアドレスを決定して比較手段に提供し、選択手段に制御信号を提供する制御手段とから構成されていることを特徴とする。
【００２３】
そして、前記本発明の他の目的を達成するために本発明のテスト回路を有する半導体集積回路のテスト方法は、テスト回路部とメモリ回路部が同一のチップに形成された半導体集積回路のテスト方法において、メモリ回路部のテスト用アドレス及びデータをテスト回路部で発生してテストしようとするセルをテストする段階と、メモリ回路部の現在テストしようとするアドレス値が予め設定されたリフレッシュポイントアドレス値と同一であるか否かをチェックする段階と、前記チェックする段階で同一であるときにはテスト回路部の現在のアドレスをホールドし、リフレッシュアドレスを発生して前記メモリ回路部をリフレッシュする段階と、リフレッシュ終了時にはホールドされたアドレスのセルから前記テストする段階を行う段階とから構成されていることを特徴とする 。
【００２４】
また、前記本発明のさらに他の目的を達成するために本発明のテスト回路を有する半導体集積回路は、テスト回路部とメモリ回路部が同一のチップに形成された半導体集積回路において、入力されるアドレス信号をスクランブリングするアドレススクランブリング手段と、入力されるデータをスクランブリングするデータスクランブリング手段と、アドレススクランブリング手段から出力されるアドレスにデータスクランブリング手段からのデータを貯蔵するメモリセルアレーとを備えるメモリ回路部と、メモリ回路部のテスト用アドレスを順次に計数するアドレス計数手段と、アドレス計数手段からのアドレスをメモリ回路部のアドレススクランブリングと対応するようにディスクランブリングしてメモリ回路部に入力されるアドレス信号を発生するアドレスディスクランブリング手段と、メモリ回路部のテスト用データを発生するデータ発生手段と、データ発生手段からのデータをメモリ回路部のデータスクランブリングと対応するようにディスクランブリングしてメモリ回路部に入力されるデータを発生するデータディスクランブリング手段と、外部テストイネーブル信号によりイネーブルされ外部クロック信号に応じて動作し、具現されたテストアルゴリズムによりアドレス計数手段及びデータ発生手段を制御してメモリ回路部のテストを制御するＢＩＳＴ制御手段とを備えるテスト回路部とから構成されていることを特徴とする。
【００２５】
【発明の実施の形態】
以下、添付した図面に基づき本発明のテスト回路を有する半導体集積回路をさらに詳しく説明する。
【００２６】
図１は本発明によるテスト回路を有する半導体集積回路の第１の実施形態の構成を示すブロック図である。図１の半導体集積回路はテスト回路部４０とメモリ回路部７０をもつ半導体メモリ装置である。メモリ回路部７０は組込型ＤＲＡＭ(embedded-DRAM)から構成されている。
【００２７】
テスト回路部４０はステージカウンタ５２と、ＢＩＳＴエラー検出回路５４と、比較回路５８と、マルチプレクサ６０と、前記メモリ回路部７０のテストのためのアドレスを発生するアドレス発生手段６４と、前記メモリ回路部７０のテストのためのテストデータを発生するデータ発生手段５６と、前記アドレス発生手段６４により発生されたアドレスとリフレッシュポイントアドレスとが同一であるか否かを比較してそれが同一であれば、前記アドレス発生手段６４をディスエーブルする比較手段６２と、前記比較手段６２の出力信号が同一であれば前記メモリ回路部７０をリフレッシュするためのリフレッシュアドレスを発生するリフレッシュアドレス発生手段６６と、制御信号に応じて前記アドレス発生手段６４の出力信号或いは前記リフレッシュアドレス発生手段６６の出力信号を選択的に出力する選択手段６８と、テストモードにおいて前記アドレス発生手段６４及びデータ発生手段５６を制御して前記メモリ回路部７０をテストし、テスト中に前記メモリ回路部７０のセルがアクセスされる時間間隔が予め設計されたスペックから求められるリフレッシュ時間より大きい場合はリフレッシュ回数を決め、リフレッシュポイントアドレスを決定して前記比較手段６２に提供して、前記選択手段６８に制御信号を提供するＢＩＳＴ制御手段５０とから構成されている。
【００２８】
図２は本発明によるテスト方法を説明するためのフローチャートである。
【００２９】
まず、テスト回路部４０の動作速度及びテストアルゴリズムを決める（ステップ１００）。メモリ回路部７０のセルがアクセスされる時間間隔△Ｔａｃｃを計算する（ステップ１１０）。ここで、△ＴａｃｃがＴｒｅｆより大きいか否かを判断する（ステップ１２０）。Ｔｒｅｆはメモリ回路部のスペック（ｓｐｅｃ）から求められるリフレッシュ時間である。ステップ１２０を満足させる場合はリフレッシュ回数Ｎｒｅｆを次の式により決める（ステップ１３０）。
【００３０】
【数１】
（△Ｔａｃｃ／Ｔｒｅｆ）−１
ＢＩＳＴではマーチテストアルゴリズムを用いてテストを行うが、このアルゴリズムは一般にアドレスを増加あるいは減少させながらメモリ回路部７０のセルにアクセスする動作を繰り返して遂行する。マーチテストアルゴリズムは各々のアドレスにアクセスする動作を繰り返し反復的に遂行する。また、マーチテストアルゴリズムは全体アドレスに対して読み取りかつ書き込み動作の組合せを反復的にマーチテストの一つのステージでリフレッシュ回数Ｎｒｅｆに該当する回数だけのリフレッシュが必要になる。リフレッシュポイントアドレスを決定する（ステップ１４０）。
【００３１】
リフレッシュポイントアドレスの決定方法の例を述べると、動的メモリ装置の最大アドレスが１００とすると、リフレッシュ回数が１であるとき、リフレッシュポイントアドレスは５０であり、リフレッシュ回数が２である場合はリフレッシュポイントアドレスは２５、７５に決められる。
【００３２】
図３は前記図１に示した本発明のリフレッシュ動作を説明するためのフローチャートである。図３において、まず、アドレス発生手段６４を初期化して現在アドレスを初期化する（ステップ２００）。アドレス発生手段６４は計数を行い、ＢＩＳＴ制御回路５０の制御のもとに選択手段６８はアドレス発生回路６４により計数された値を出力する。現在アドレスとＢＩＳＴ制御回路５０により決定されたリフレッシュポイントアドレスが同一であるか否かを比較手段６２によって比較する（ステップ２１０）。もし、同一であれば、現在アドレスを維持するためにアドレス発生手段６４をディスエーブルする（ステップ２２０）。そして、リフレッシュアドレス発生手段６６を初期化してリフレッシュアドレスを初期化する（ステップ２３０）。次にリフレッシュアドレスに該当するセルをリフレッシュする（ステップ２４０）。ＢＩＳＴ制御手段５０の制御により選択手段６８はリフレッシュアドレス発生手段６６の出力信号を出力する。ＢＩＳＴ制御手段５０は最大リフレッシュアドレスより大きいかどうかを比較する（ステップ２５０）。もし、ステップ２５０を満足しなければ、リフレッシュアドレス発生手段６６はリフレッシュアドレスを増加させてステップ２４０に進む（ステップ２６０）。また、もしステップ２５０を満足すると、リフレッシュ動作を終了してメモリ回路部７０のテスト動作を遂行する（ステップ２７０）。ＢＩＳＴ制御手段５０は現在アドレスがメモリ回路部の最大／最小アドレスと一致するか否かを判断する（ステップ２８０）。ステップ２８０を満足しなければアドレス発生手段６４により現在アドレスを増加または減少させてステップ２１０に進む（ステップ２９０）。ステップ２８０を満足した場合には、マーチテストアルゴリズムによるテストが完了したか否かを判断して完了していないときにはステップ２００に進み、完了していたら動作を終了する（ステップ３００）。そして、ＢＩＳＴ制御手段５０はメモリ回路部７０の動作を制御するための制御信号を発生する。一般に、メモリ回路部４０のテストアルゴリズムとしてマーチテストアルゴリズムが使われるが、ステップ２９０において、アドレスを増加または減少することおよび、ステップ２８０において、現在アドレスを最大または最小アドレスと比較することは、二つともマーチテストアルゴリズムでアドレスを増加させながらテストする動作とアドレスを減少させながらテストする動作があるためである。このような動作を遂行することによりマーチテストアルゴリズムによるメモリ回路部７０のテスト動作を終了する。
【００３３】
従って、本発明のテスト回路部４０はメモリ回路部７０のリフレッシュ回数及びリフレッシュ回数によるリフレッシュポイントアドレスを決定してメモリ回路部７０を効果的にリフレッシュすることができる。
【００３４】
図４は本発明によるテスト回路を有する半導体集積回路の第２の実施形態の構成を示すブロック図である。図４の半導体集積回路はテスト回路部８０とメモリ回路部３０とから構成されている。
【００３５】
メモリ回路部３０は、入力されるアドレス信号をスクランブルするためのアドレススクランブリング手段３２と、入力されるデータをスクランブリングするためのデータスクランブリング手段３４と、前記アドレススクランブリング手段３２から出力されるアドレスに前記データスクランブリング手段３４からのデータを貯蔵するためのメモリセルアレー３６とを具備している。メモリ回路部３０は既存のメモリ回路部と同一の構成なので詳しい説明は省く。
【００３６】
テスト回路部８０はステージカウンタ９２と、ＢＩＳＴエラー検出回路９４と、比較回路９８と、マルチプレクサ１００と、前記メモリ回路部３０のテスト用アドレスを順次に計数するためのアドレス計数手段１０４Ａと、入力されたアドレスを前記メモリ回路部３０のアドレススクランブリングと対応するようにディスクランブリングして前記メモリ回路部３０に入力されるアドレス信号を発生するためのアドレスディスクランブリング手段１０４Ｃと、前記メモリ回路部３０のテスト用データを発生するためのデータ発生手段９６Ａと、前記データ発生手段９６Ａからのデータを前記メモリ回路部３０のデータスクランブリングと対応するようにディスクランブリングして前記メモリ回路部３０に入力されるデータを発生するためのデータディスクランブラ９６Ｂと、前記アドレス計数手段１０４Ａによって発生されたアドレスとリフレッシュポイントアドレスとが同一であるか否かを比較し、それが同一であるときには前記アドレス発生手段１０４Ａをディスエーブルするための比較手段１０２と、前記比較手段１０２の出力信号が同一のときに、前記メモリ回路部３０をリフレッシュするためのリフレッシュアドレスを発生するためのリフレッシュアドレス発生手段１０６と、制御信号に応答して前記アドレス計数手段１０４Ａの出力信号または前記リフレッシュアドレス発生手段１０６の出力信号を前記アドレスディスクランブリング手段１０４Ｃに選択的に出力するための選択手段１０４Ｂと、テストモードにおいて実現されたテストアルゴリズムを遂行して前記アドレス計数手段１０４Ａ及びデータ発生手段９６Ａを制御して前記メモリ回路部３０をテストし、テスト中に前記メモリ回路部３０のセルがアクセスされる時間間隔が予め設計されたスペックから求められるリフレッシュ時間より長い場合はリフレッシュ回数を決め、リフレッシュポイントアドレスを決めて前記比較手段１０２に提供し、前記選択手段１０４Ｂに制御信号を提供するＢＩＳＴ制御手段９０とから構成されている。
【００３７】
次に、このように構成された第２の実施形態でのスクランブリング機能について説明する。
【００３８】
まず、半導体メモリ装置の外部から見られるようなアドレスを外部若しくは論理的(logical)アドレスといい、実際にセルにアクセスするときに使われるアドレスを物理的(physical)かつ位相的(topological)アドレスという。論理的アドレスから位相的アドレスに変換する過程をアドレススクランブリングと称する。外部のカウンタにより計数された出力信号（Ｑ０〜Ｑ８）は行アドレス信号であり、行アドレスビット信号（ＲＡ０〜ＲＡ８）は、実際に、動的メモリ装置のアドレス信号である。即ち、行アドレスの場合は従来技術における図５のアドレス発生回路１８により発生されるアドレス信号と動的メモリ装置のアドレスは一致せず、列アドレスの場合は一致することになる。
【００３９】
半導体メモリ装置の外部から見た同じアドレスを有するデータのビット順列は論理的データといい、動的メモリ装置の内部に実際に位置した同アドレスを有するデータのビット順列を位相的データという。かかる論理的データと位相的データ間の変換がデータスクランブリングである。
【００４０】
データスクランブリングはアドレスによって一定の規則を有しており、半導体メモリ装置は行アドレスと関連してデータスクランブリングを有し列アドレスと関連したデータスクランブリングとデータ通路と関連したスクランブリングは有しない。次の表１から明らかなように、行アドレスビットＲＡ０の値が０であれば真のセル(true cell)への動作が行われ、アドレスビットＲＡ１の値が１であれば補数のセル(complement cell)への動作が行われる。
【００４１】
【表１】
【００４２】
すなわち、前述のデータ及びアドレススクランブラ動作によりデータスクランブラによって入力されるデータが“１０１０１０１０”であり、行アドレスが全て“０００００００”である場合にはメモリセルに書き込まれるデータは次の表２のようになる。
【００４３】
【表２】
【００４４】
したがって、図４に示したように本発明のテスト回路部８０ではアドレス発生部１０４をアップ／ダウンカウンタ１０４Ａと、選択手段１０４Ｂと、アドレスディスクランブラ１０４Ｃとから構成する。つまり、単純にカウンタのみで構成された従来の回路とは異なり、アドレスディスクランブラ１０４Ｃをさらに具備している。
【００４５】
また、データ発生部９６は、データ発生手段９６Ａと、データディスクランブラ９６Ｂとから構成されている。従来の回路と異なりデータディスクランブラ９６Ｂをさらに具備している。
【００４６】
すなわち、本発明の半導体メモリ装置のテスト回路は従来のアドレス発生回路及びデータ発生回路の後端にそれぞれディスクランブラを連結して構成されている。
【００４７】
ちなみに、本発明の動作を調べるためにデータ発生手段９６Ａの出力信号が“１０１０１０１０”であって行アドレスが全部“００００００００”である場合にメモリセルに記入されるデータは次の表３のようになる。
【００４８】
【表３】
【００４９】
本発明は上述した実施形態のほかにもリフレッシュ機能とスクランブリング技術の組合せにより色々に変形した実施形態が可能である。例えば、アドレスのみのスクランブリング、データのみのスクランブリング、またはアドレス及びデータのスクランブリングなどの組合せが可能である。
【００５０】
【発明の効果】
以上述べたように本発明では、テスト回路を有する半導体集積回路において、テスト時に発生したデータのリフレッシュ動作を正確に遂行し、また、メモリ回路部のスクランブル機能に合わせて適宜なテストアドレスおよびデータを発生するようにテスト回路を実現することができるので半導体集積回路のテスト機能を向上させる効果を有する。
【図面の簡単な説明】
【図１】本発明によるテスト回路を有する半導体集積回路の第１の実施形態を示すブロック図である。
【図２】図１に示したＢＩＳＴ制御回路のリフレッシュ回数の決定方法を示すフローチャートである。
【図３】図１に示した本発明によるテスト回路を有する半導体集積回路のテスト回路を用いたリフレッシュ動作を説明するためのフローチャートである。
【図４】本発明によるテスト回路を有する半導体集積回路の第２の実施形態を示すブロック図である。
【図５】従来のテスト回路を有する半導体集積回路の構成を示すブロック図である。
【図６】従来のテスト回路を有する半導体集積回路におけるメモリ回路部の一実施例を示すブロック図である。
【図７】図６に示した半導体集積回路におけるメモリ回路部のアドレススクランブラの回路構成図である。
【図８】図６に示した半導体集積回路におけるメモリ回路部のデータスクランブラの回路構成図である。
【符号の説明】
１０、４０、８０ テスト回路部
１２、５２、９２ ステージカウンタ
１４ リフレッシュカウンタ
１６ ＢＩＳＴ制御回路
１８ アドレス発生回路
２０ データ発生回路
２２、５４、９４ BISTエラー検出回路
２４、５８、９８ 比較回路
２６、６０、１００ マルチプレクサ
３０、７０ メモリ回路部
３２ アドレススクラブリング手段
３４ データスクランブリング手段
３６ メモリセルアレー
５０、９０ ＢＩＳＴ制御手段
５６、９６Ａ データ発生手段
６２、１０２ 比較手段
６４、１０４Ａ アドレス発生手段
６６、１０６ リフレッシュアドレス発生手段
６８、１０４Ｂ 選択手段
９６ データ発生部
９６Ｂ データディスクランブラ
１０４ アドレス発生部
１０４Ｃ アドレスディスクランブラ
Claims (7)
- テスト回路部とメモリ回路部が同一のチップに形成された半導体集積回路において、前記テスト回路部は、
前記メモリ回路部のテストのためのアドレスを発生するアドレス発生手段と、
前記メモリ回路部のテストのためのテストデータを発生するデータ発生手段と、
前記アドレス発生手段により発生されたアドレスとリフレッシュポイントアドレスとが同じであるか否かを比較して同一であるときには前記アドレス発生手段をディスエーブルする比較手段と、
前記比較手段の出力信号が同一であるときには前記メモリ回路部をリフレッシュするためのリフレッシュアドレスを発生するリフレッシュアドレス発生手段と、
制御信号に応じて前記アドレス発生手段の出力信号と前記リフレッシュアドレス発生手段の出力信号とを選択的に出力する選択手段と、
テストモードにおいて前記アドレス発生手段及びデータ発生手段を制御して前記メモリ回路部をテストし、テスト中に前記メモリ回路部のセルがアクセスされる時間間隔が予め設計されたスペックから求められるリフレッシュ時間よりさらに大きいときにはリフレッシュ回数を決め、リフレッシュポイントアドレスを決定して前記比較手段に提供し、前記選択手段に前記制御信号を提供するＢＩＳＴ制御手段と
から構成されていることを特徴とするテスト回路を有する半導体集積回路。 - 前記テスト回路部は、マーチテストアルゴリズムを行い、前記各アドレスからアクセスする時間間隔が同一でかつ同じリフレッシュ回数を有することを特徴とする請求項１記載のテスト回路を有する半導体集積回路。
- 前記メモリ回路部は埋込式ＤＲＡＭ(embedded-DRAM)であることを特徴とする請求項１記載のテスト回路を有する半導体集積回路。
- テスト回路部とメモリ回路部が同一のチップに形成された半導体集積回路のテスト方法において、
前記メモリ回路部のテスト用アドレス及びデータを前記テスト回路部で発生し、テストしようとするセルをテストする段階と、
前記メモリ回路部の現在テストしようとするアドレス値が予め設定されたリフレッシュポイントアドレス値と同一であるか否かをチェックする段階と、
前記チェックする段階で同一であるときには前記テスト回路部の現在のアドレスをホールドし、リフレッシュアドレスを発生して前記メモリ回路部をリフレッシュする段階と、
リフレッシュ終了時には前記ホールドされたアドレスのセルから前記テストする段階を行う段階と
から構成されていることを特徴とするテスト回路を有する半導体集積回路のテスト方法。 - テスト回路部とメモリ回路部が同一のチップに形成された半導体集積回路において、
入力されるアドレス信号をスクランブリングするアドレススクランブリング手段と、前記アドレススクランブリング手段から出力されるアドレスにデータを貯蔵するメモリセルアレーとを備えるメモリ回路部と、
前記メモリ回路部のテスト用アドレスを順次に計数するアドレス計数手段と、入力されたアドレスを前記メモリ回路部のアドレススクランブリングに対応するようにディスクランブリングして前記メモリ回路部に入力されるアドレス信号を発生するアドレスディスクランブリング手段と、前記メモリ回路部のテスト用データを発生するデータ発生手段と、前記アドレス計数手段によって発生されたアドレスとリフレッシュポイントアドレスとが同一であるか否かを比較してそれが同一であるときには、前記アドレス計数手段をディスエーブルする比較手段と、前記比較手段の出力信号が同一であるときには、前記メモリ回路部をリフレッシュするためのリフレッシュアドレスを発生するリフレッシュアドレス発生手段と、制御信号に応じて前記アドレス計数手段の出力信号または前記リフレッシュアドレス発生手段の出力信号を前記アドレスディスクランブリング手段へ選択的に出力する選択手段と、テストモードで具現されたテストアルゴリズムを行って、前記アドレス計数 手段及びデータ発生手段を制御して前記メモリ回路部をテストし、テスト中に前記メモリ回路部のセルがアクセスされる時間間隔が予め設計されたスペックから求められるリフレッシュ時間より大きな場合はリフレッシュ回数を決め、リフレッシュポイントアドレスを決定して前記比較手段に提供し、前記選択手段に前記制御信号を提供する制御手段と
から構成されていることを特徴とするテスト回路を有する半導体集積回路。 - テスト回路部とメモリ回路部が同一のチップに形成された半導体集積回路において、
入力されるデータをスクランブリングするデータスクランブリング手段と、指定されたアドレスに前記データスクランブリング手段からのデータを貯蔵するメモリセルアレーとを備えるメモリ回路部と、
前記メモリ回路部のテスト用アドレスを順次に計数するアドレス計数手段と、前記メモリ回路部のテスト用データを発生するデータ発生手段と、前記データ発生手段からのデータを前記メモリ回路部のデータスクランブリングと対応するようにディスクランブリングして前記メモリ回路部に入力されるデータを発生するデータディスクランブリング手段と、前記アドレス計数手段によって発生されたアドレスとリフレッシュポイントアドレスとが同一であるか否かを比較してそれが同一であるときには、前記アドレス計数手段をディスエーブルする比較手段と、前記比較手段の出力信号が同一であるときには、前記メモリ回路部をリフレッシュするためのリフレッシュアドレスを発生するリフレッシュアドレス発生手段と、制御信号に応じて前記アドレス計数手段の出力信号または前記リフレッシュアドレス発生手段の出力信号を選択的に出力する選択手段と、テストモードで具現されたテストアルゴリズムを行って、前記アドレス計数手段及びデータ発生手段を制御して前記メモリ回路部をテストし、テスト中に前記メモリ回路部のセルがアクセスされる時間間隔が予め設計されたスペックから求められるリフレッシュ時間より大きな場合はリフレッシュ回数を決め、リフレッシュポイントアドレスを決定して前記比較手段に提供し、前記選択手段に前記制御信号を提供する制御手段と
から構成されていることを特徴とするテスト回路を有する半導体集積回路。 - テスト回路部とメモリ回路部が同一のチップに形成された半導体集積回路において、
入力されるアドレス信号をスクランブリングするアドレススクランブリング手段と、入力されるデータをスクランブリングするデータスクランブリング手段と、前記アドレススクランブリング手段から出力されるアドレスに前記データスクランブリング手段からのデータを貯蔵するメモリセルアレーとを備えるメモリ回路部と、
前記メモリ回路部のテスト用アドレスを順次に計数するアドレス計数手段と、入力されたアドレスを前記メモリ回路部のアドレススクランブリングに対応するようにディスクランブリングして前記メモリ回路部に入力されるアドレス信号を発生するアドレスディスクランブリング手段と、前記メモリ回路部のテスト用データを発生するデータ発生手段と、前記データ発生手段からのデータを前記メモリ回路部のデータスクランブリングと対応するようにディスクランブリングして前記メモリ回路部に入力されるデータを発生するデータディスクランブリング手段と、前記アドレス計数手段によって発生されたアドレスとリフレッシュポイントアドレスとが同一であるか否かを比較してそれが同一であるときには、前記アドレス発生手段をディスエーブルする比較手段と、前記比較手段の出力信号が同一であるときには、前記メモリ回路部をリフレッシュするためのリフレッシュアドレスを発生するリフレッシュアドレス発生手段と、制御信号に応じて前記アドレス計数手段の出力信号または前記リフレッシュアドレス発生手段の出力信号を前記アドレスディスクランブリング手段へ選択的に出力する選択手段と、テストモードで具現されたテストアルゴリズムを行って、前記アドレス計数手段及びデータ発生手段を制御して前記メモリ回路部をテストし、テスト中に前記メモリ回路部のセルがアクセスされる時間間隔が予め設計されたスペックから求められるリフレッシュ時間より大きな場合はリフレッシュ回数を決め、リフレッシュポイントアドレスを決定して前記比較手段に提供し、前記選択手段に前記制御信号を提供する制御手段と
から構成されていることを特徴とするテスト回路を有する半導体集積回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960016305A KR100212135B1 (ko) | 1996-05-15 | 1996-05-15 | 동적 메모리 장치의 테스트 회로 |
| KR1019960016306A KR100212136B1 (ko) | 1996-05-15 | 1996-05-15 | 동적 메모리 장치의 테스트 회로 |
| KR1996-16306 | 1996-05-15 | ||
| KR1996-16305 | 1996-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1069800A JPH1069800A (ja) | 1998-03-10 |
| JP3699245B2 true JP3699245B2 (ja) | 2005-09-28 |
Family
ID=26631834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11579097A Expired - Fee Related JP3699245B2 (ja) | 1996-05-15 | 1997-05-06 | テスト回路を有する半導体集積回路及びテスト回路を有する半導体集積回路のテスト方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5844914A (ja) |
| JP (1) | JP3699245B2 (ja) |
| CN (1) | CN1106648C (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953272A (en) * | 1997-04-30 | 1999-09-14 | Texas Instruments Incorporated | Data invert jump instruction test for built-in self-test |
| US6272588B1 (en) * | 1997-05-30 | 2001-08-07 | Motorola Inc. | Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry |
| JPH11306695A (ja) * | 1998-04-27 | 1999-11-05 | Mitsumi Electric Co Ltd | 磁気記録媒体のディフェクト管理方法、およびその方法を実現するプログラムを記録した記録媒体 |
| JP3292145B2 (ja) * | 1998-06-26 | 2002-06-17 | 日本電気株式会社 | 半導体記憶装置 |
| JP2001035192A (ja) * | 1999-07-19 | 2001-02-09 | Nec Corp | メモリ搭載集積回路およびそのテスト方法 |
| JP2001195895A (ja) * | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
| EP1331642A4 (en) * | 2000-08-31 | 2008-03-19 | Nec Electronics Corp | SEMICONDUCTOR MEMORY COMPONENT, TEST METHOD AND TESTING |
| WO2002047091A1 (fr) * | 2000-12-08 | 2002-06-13 | Fujitsu Limited | Systeme d'essai de circuit de memoire, dispositif a semiconducteur, et procede relatif a l'essai de memoire |
| JP2002358797A (ja) * | 2001-05-31 | 2002-12-13 | Nec Corp | 半導体集積回路 |
| US20020196687A1 (en) * | 2001-06-08 | 2002-12-26 | Sauvageau Anthony J. | Methods and apparatus for analyzing and repairing memory |
| US6941499B1 (en) * | 2001-06-18 | 2005-09-06 | Taiwan Semiconductor Manufacturing Company | Method to verify the performance of BIST circuitry for testing embedded memory |
| DE10131277A1 (de) * | 2001-06-28 | 2003-01-16 | Infineon Technologies Ag | On Chip Scrambling |
| US6549468B2 (en) | 2001-08-30 | 2003-04-15 | Micron Technology, Inc. | Non-volatile memory with address descrambling |
| US6388930B1 (en) | 2001-09-05 | 2002-05-14 | International Business Machines Corporation | Method and apparatus for ram built-in self test (BIST) address generation using bit-wise masking of counters |
| US6452848B1 (en) | 2001-09-12 | 2002-09-17 | International Business Machines Corporation | Programmable built-in self test (BIST) data generator for semiconductor memory devices |
| KR100437609B1 (ko) | 2001-09-20 | 2004-06-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 어드레스 변환 방법 및 그 장치 |
| JP2004030765A (ja) * | 2002-06-25 | 2004-01-29 | Fujitsu Ltd | 自己診断機能内蔵の半導体記憶装置 |
| JP4179827B2 (ja) * | 2002-08-30 | 2008-11-12 | Ｎｅｃエレクトロニクス株式会社 | メモリのテスト回路 |
| US7073100B2 (en) * | 2002-11-11 | 2006-07-04 | International Business Machines Corporation | Method for testing embedded DRAM arrays |
| US6959256B2 (en) * | 2003-05-16 | 2005-10-25 | Analog Devices, Inc. | Universally accessible fully programmable memory built-in self-test (MBIST) system and method |
| JP4108560B2 (ja) * | 2003-07-28 | 2008-06-25 | シャープ株式会社 | 高周波受信装置 |
| CN100356481C (zh) * | 2004-01-30 | 2007-12-19 | 北京中星微电子有限公司 | 一种嵌入式存储器的测试装置 |
| DE102004009692B4 (de) * | 2004-02-27 | 2006-06-14 | Infineon Technologies Ag | Halbleiterspeichervorrichtung |
| US7484140B2 (en) * | 2004-07-07 | 2009-01-27 | Freescale Semiconductor, Inc. | Memory having variable refresh control and method therefor |
| JP4291239B2 (ja) * | 2004-09-10 | 2009-07-08 | エルピーダメモリ株式会社 | 半導体記憶装置及びテスト方法 |
| CN100395557C (zh) * | 2005-03-04 | 2008-06-18 | 清华大学 | 采用加权扫描选通信号的基于扫描的自测试结构的自测试方法 |
| KR100691489B1 (ko) * | 2005-03-31 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법 |
| JP2008269669A (ja) * | 2007-04-17 | 2008-11-06 | Renesas Technology Corp | 半導体装置及びデータ処理システム |
| TWI362844B (en) * | 2007-05-07 | 2012-04-21 | Realtek Semiconductor Corp | Wireless communication apparatus with built-in channel emulator/noise generator |
| US7757133B1 (en) * | 2007-07-05 | 2010-07-13 | Oracle America, Inc. | Built-in self-test hardware and method for generating memory tests with arbitrary address sequences |
| CN102116792B (zh) * | 2009-12-31 | 2013-01-30 | 国民技术股份有限公司 | 一种芯片电压信号的测试系统及其测试方法 |
| KR20130048999A (ko) * | 2011-11-03 | 2013-05-13 | 삼성전자주식회사 | 반도체 테스트 장치 및 그의 어드레스 스크램블 생성 방법 |
| CN103137211B (zh) * | 2011-11-29 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 一种nvm内建自测电路的仿真测试系统 |
| JP6046012B2 (ja) * | 2013-09-11 | 2016-12-14 | 株式会社東芝 | Ｂｉｓｔ回路 |
| CN106356092B (zh) * | 2016-10-14 | 2024-04-09 | 上海旻艾半导体有限公司 | 一种应用于ate数字测试的存储器深度扩展装置 |
| JP6868466B2 (ja) * | 2017-05-25 | 2021-05-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20180138472A (ko) * | 2017-06-21 | 2018-12-31 | 에스케이하이닉스 주식회사 | 테스트 회로를 포함하는 반도체 장치 |
| US11990198B2 (en) * | 2020-12-22 | 2024-05-21 | SK Hynix Inc. | Memory system and operation method of memory system |
| KR20240096234A (ko) * | 2022-12-19 | 2024-06-26 | 삼성전자주식회사 | 집적 회로, 애플리케이션 프로세서 및 데이터 처리 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003810B1 (ko) * | 1993-04-14 | 1997-03-22 | 삼성전자 주식회사 | 어드레스 천이 검출회로를 내장하는 불휘발성 반도체 집적회로 |
| US5737748A (en) * | 1995-03-15 | 1998-04-07 | Texas Instruments Incorporated | Microprocessor unit having a first level write-through cache memory and a smaller second-level write-back cache memory |
-
1997
- 1997-05-02 US US08/850,807 patent/US5844914A/en not_active Expired - Lifetime
- 1997-05-06 JP JP11579097A patent/JP3699245B2/ja not_active Expired - Fee Related
- 1997-05-15 CN CN97113300A patent/CN1106648C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1069800A (ja) | 1998-03-10 |
| CN1170936A (zh) | 1998-01-21 |
| US5844914A (en) | 1998-12-01 |
| CN1106648C (zh) | 2003-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3699245B2 (ja) | テスト回路を有する半導体集積回路及びテスト回路を有する半導体集積回路のテスト方法 | |
| US6510102B2 (en) | Method for generating memory addresses for accessing memory-cell arrays in memory devices | |
| US6550026B1 (en) | High speed test system for a memory device | |
| US7136316B2 (en) | Method and apparatus for data compression in memory devices | |
| US6483760B2 (en) | Semiconductor memory integrated circuit operating at different test modes | |
| US5016220A (en) | Semiconductor memory device with logic level responsive testing circuit and method therefor | |
| JPS63102098A (ja) | 集積回路 | |
| KR100718518B1 (ko) | 반도체 기억 장치 | |
| US7213186B2 (en) | Memory built-in self test circuit with full error mapping capability | |
| US5777932A (en) | Semiconductor memory device test circuit having an improved compare signal generator circuit | |
| US7310274B2 (en) | Semiconductor device | |
| GB2337824A (en) | A semiconductor memory device with a parallel bit test circuit built therein | |
| JPH0417349A (ja) | ダイナミック記憶装置およびそのバーンイン方法 | |
| US8274854B2 (en) | Semiconductor storage device and method for producing semiconductor storage device | |
| US7642803B2 (en) | Address pin reduction mode circuit with parallel input for semiconductor memory device and test method using the same | |
| US6317373B1 (en) | Semiconductor memory device having a test mode and semiconductor testing method utilizing the same | |
| KR100543449B1 (ko) | 상대 어드레스 방식으로 모든 메모리 셀들의 액세스가가능하게 하는 반도체 메모리 장치 | |
| JPH10106297A (ja) | 半導体メモリ装置の並列ビットテスト回路 | |
| US6529428B2 (en) | Multi-bit parallel testing for memory devices | |
| US6175524B1 (en) | Merged memory and logic (MML) integrated circuit devices including buffer memory and methods of detecting errors therein | |
| JP2000021200A (ja) | 半導体記憶装置 | |
| KR100212135B1 (ko) | 동적 메모리 장치의 테스트 회로 | |
| KR100491273B1 (ko) | 테스트장치및이를포함한랜덤액세스메모리장치 | |
| US4757523A (en) | High speed testing of integrated circuit | |
| JPS6366798A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050707 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |