KR100212136B1 - 동적 메모리 장치의 테스트 회로 - Google Patents
동적 메모리 장치의 테스트 회로 Download PDFInfo
- Publication number
- KR100212136B1 KR100212136B1 KR1019960016306A KR19960016306A KR100212136B1 KR 100212136 B1 KR100212136 B1 KR 100212136B1 KR 1019960016306 A KR1019960016306 A KR 1019960016306A KR 19960016306 A KR19960016306 A KR 19960016306A KR 100212136 B1 KR100212136 B1 KR 100212136B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- memory device
- refresh
- dynamic memory
- generating means
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은 동적 메모리 장치의 테스트 회로를 공개한다. 그 회로는 동적 메모리 장치, 및 상기 동적 메모리 장치의 셀이 억세스되는 시간간격이 상기 동적 메모리 장치의 스펙에서 요구하는 리플레쉬 시간보다 큰 경우에 리플레쉬 횟수를 결정하고, 리플레쉬 포인트 어드레스를 결정하기 위한 비스트 제어수단, 상기 동적 메모리 장치의 테스트를 위한 어드레스를 발생하기 위한 어드레스 발생수단, 상기 어드레스 발생수단에 의해서 발생된 어드레스에 해당하는 데이타를 발생하기 위한 데이타 발생수단, 및 상기 어드레스 발생수단에 의해서 발생된 어드레스와 상기 비스트 제어수단에 의해서 발생된 리플레쉬 포인트 어드레스가 동일한지를 비교하여 동일하면, 상기 어드레스 발생수단을 디스에이블하고 상기 비교수단의 출력신호가 동일하면, 리플레쉬 어드레스를 발생하여 상기 동적 메모리 장치를 리플레쉬하기 위한 리플레쉬 어드레스를 발생하기 위한 리플레쉬 어드레스 발생수단을 구비한 비스트로 구성되어 있다. 따라서, 테스트중에 동적 메모리 장치를 효과적으로 리플레쉬할 수 있다.
Description
제1도는 종래의 동적 메모리 장치의 테스트 회로의 블록도이다.
제2도는 본 발명의 동적 메모리 장치의 테스트 회로의 블록도이다.
제3도는 제2도에 나타낸 비스트 제어회로(50)의 리플레쉬 횟수 결정방법을 나타내는 흐름도이다.
제4도는 제2도에 나타낸 본 발명의 동적 메모리 장치의 테스트 회로를 이용한 리플레쉬 동작을 설명하기 위한 흐름이다.
본 발명은 동적 메모리 장치의 테스트 회로에 관한 것으로, 특히 동적 메모리 장치의 리플레쉬가 필요할 시에 리플레쉬 동작을 효과적으로 수행할 수 있도록 할 수 있는 동적 메모리 장치의 테스트 회로에 관한 것이다.
설계 기술과 제조기술의 발달에 따라 여러개의 칩으로 구성된 시스템이 하나의 칩으로 구성되면서 메모리 장치도 내장하여 구성되고 있다.
이와같이 내장된 메모리 장치를 사용함으로써 동적 메모리 장치와 이에 연결되는 회로간의 타이밍문제를 개선할 수 있으며 제조 경비도 절감될 수 있다는 장점이 있다.
비스트 동작은 동적 메모리 장치의 각 셀에 테스트하고자 하는 데이타를 라이트하는 과정과 리드하는 과정의 조합으로 이루어진다. 동적 메모리 장치는 비스트가 동작하는 동안 비스트에 의해 저장된 데이타를 정상적으로 유지하여야 한다. 따라서, 비스트 동작이 진행되는 동안 동적 메모리 장치의 한 셀이 일정시간내에 억세스되지 않을 경우에 동적 메모리 장치의 셀에 저장되어 있는 데이타의 보존을 위해 리플레쉬 동작을 수행해야 하며 이는 비스트 구현시에도 반영되어야 한다.
제1도는 종래의 동적 메모리 장치의 테스트 회로의 불럭도로서, 스테이지 카운터(12), 리플레쉬 카운터(14), 비스트 제어회로(16), 어드레스 발생회로(18), 데이타 발생회로(20), 비스트 오류 검출회로(22), 비교회로(24), 및 멀티플렉서(26)로 구성된 비스트(10)와 동적 메모리 장치(30)로 구성되어 있다.
스테이지 카운터(12)는 테스트 알고리즘의 각 단계를 계수하기 위한 것으로, 일반적인 마아치 테스트 알고리즘(march test algorithm)은 6단계로 구성되므로 이때에는 0에서 5까지를 계수하게 된다. 리플레쉬 카운터(14)는 동적 메모리 장치(30)의 메모리 셀의 리플레쉬를 위한 카운터로서 리플레쉬 동작시에 어드레스를 계수한다. 어드레스 발생회로(18)는 동적 메모리 장치 (30)의 어드레스를 생성해주는 카운터로서 만일 동적 메모리 장치의 어드레스가 16비트라면 상위 7비트는 행 어드레스로 사용하고 하위 9비트는 열 어드레스로 사용한다. 그리고 행 어드레스는 상위의 2비트는 더미 비트로 하고 하위 7비를 카운터에서 생성된 비트로 하여 총 9비트를 생성하게 된다. 행 어드레스와 열 어드레스의 선택은 비스트 제어회로(16)에 의해서 제어된다. 데이타 발생회로(20)는 동적 메모리 장치에 라이트할 데이타를 생성하거나 리드된 데이타를 비교할 기대 출력값을 생성한다. 멀티플렉서(26)는 비스트 제어회로(16)에 의해서 제어되어 어드레스 발생회로(18)로 부터의 어드레스 또는 데이타 발생회로(20)로 부터의 데이타를 선택적으로 출력한다. 비스트 오류 검출회로(22)는 비스트 회로 자체에 존재하는 오류를 검출하기 위한 회로이다.
비교회로(24)는 데이타 발생회로(20)로 부터의 데이타와 동적 메모리 장치(30)으로 부터 리드되는 데이타를 비교하거나, 비스트 제어회로(16)로 부터의 신호와 비스트 오류 검출회로(22)로 부터의 정상적인 신호를 비교한다. 비스트 제어회로(16)는 외부로 부터의 비스트 인에이블 신호에 응답하여 인에이블되고, 클럭신호에 응답하여 동작하며 비스트(10)의 각 블럭의 동작을 제어한다.
상기와 같은 종래의 비스트의 리플레쉬 카운터는 비스트 제어회로의 제어하에 단순하게 동적 메모리 장치의 리플레쉬를 수행하는 기능만을 수행하였기 때문에 정확하고 효과적으로 리플레쉬 동작을 수행할 수 없었다.
본 발명의 목적은 적당한 시기에 동적 메모리 장치를 효과적으로 리플레쉬하도록 할 수 있는 동적 메모리 장치의 테스트 회로를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 동적 메모리 장치의 테스트 회로는 동적 메모리 장치 , 및 상기 동적 메모리 장치의 셀이 억세스되는 시간간격이 상기 동적 메모리 장치의 스펙에서 요구하는 리플레쉬 시간보다 큰 경우에 리플레쉬 횟수를 결정하고, 리플레쉬 포인트 어드레스를 결정하기 위한 비스트 제어수단, 상기 동적 메모리 장치의 테스트를 위한 어드레스를 발생하기 위한 어드레스 발생수단, 상기 어드레스 발생수단에 의해서 발생된 어드레스에 해당하는 데이타를 발생하기 위한 데이타 발생수단, 상기 어드레스 발생수단에 의해서 발생된 어드레스와 상기 비스트 제어수단에 의해서 발생된 리플레쉬 포인트 어드레스가 동일한지를 비교하여 동일하면, 상기 어드레스 발생수단을 디스에이블하기 위한 비교수단, 상기 비교수단의 출력신호가 동일하면, 리플레쉬 어드레스를 발생하여 상기 동적 메모리 장치를 리플레쉬하기 위한 리플레쉬 어드레스를 발생하기 위한 리플레쉬 어드레스 발생수단, 및 상기 비스트 제어수단의 제어신호에 응답하여 상기 어드레스 발생수단의 출력신호 또는 상기 리플레쉬 어드레스 발생수단의 출력신호를 선택적으로 출력하기 위한 선택수단을 구비한 비스트를 구비한 것을 특징으로 한다.
첨부된 도면을 참고로 하여 본 발명의 동적 메모리 장치의 테스트 회로를 설명하면 다음과 같다.
제2도는 본 발명의 동적 메모리 장치의 테스트 회로의 블록도로서, 비스트 제어회로(50), 스테이지 카운터 (52), 비스트 오류 검출회로(54), 데이타 발생회로(56), 비교회로(58), 멀티플렉서(60), 비교회로(62), 어드레스 발생회로(64), 리플레쉬 카운터 (66), 및 멀티플렉서 (68)로 구성된 비스트(40), 및 동적 메모리 장치(70)로 구성되어 있다.
제3도는 제2도에 나타낸 비스트 제어회로(50)의 리플레쉬 횟수 결정방법을 나타내는 흐름도로서, 먼저, 비스트의 동작 속도 및 테스트 알고리즘을 결정한다(제100단계). 동적 메모리 장치의 셀이 억세스되는 시간간격(△Tacc)을 계산한다(제110단계). 만일 △Tacc가 Tref가 큰지를 판단한다(제120단계). Tref는 동적 메모리 장치의 스펙(spec)에서 요구하는 리플레쉬 시간이다. 만일 제120단계를 만족하는 경우에는 리플레쉬 횟수(Nref)를 식(『△Tacc/Tref 1-1)에 의해 결정한다(제130단계). 비스트에서는 마아치 테스트 알고리즘을 이용하여 테스트를 수행하게 되는데 이 알고리즘은 일반적으로 어드레스를 증가 또는 감소시키면서 동적 메모리 장치의 셀에 억세스하는 동작을 반복적으로 수행한다. 마아치 테스트 알고리즘은 각각의 어드레스에 억세스하는 동작을 반복적으로 수행한다. 마아치 테스트 알고리즘은 전체 어드레스에 대하여 리드 또는 라이트 동작의 조합을 반복적으로 마아치 테스트의 한 스테이지에서 앞에서 언급한 리플레쉬 횟수(Nref)에 해당하는 횟수만큼의 리플레쉬가 필요하게 된다. 리플레쉬 포인트 어드레스를 결정한다(제140단계). 리플레쉬 포인트 어드레스의 결정방법을 예를 들어 설명하면, 만일 동적 메모리 장치의 최대 어드레스가 100이 라고 하고, 리플레쉬 횟수가 1이 라면, 리플레쉬 포인트 어드레스는 50, 리플레쉬 횟수가 2라면, 리플레쉬 포인트 어드레스는 25, 75로 결정하게 된다.
제4도는 제2도에 나타낸 본 발명의 동적 메모리 장치의 테스트 회로를 이용한 리플레쉬 동작을 설명하기 위한 흐름도로서, 먼저, 어드레스 발생회로(64)를 초기화하여 현재 어드레스를 초기화한다(제200단계). 어드레스 발생회로(64)는 계수를 하고 비스트 제어회로(50)의 제어하에 멀티플렉서(68)는 어드레스 발생회로(64)에 의해서 계수된 값을 출력한다. 현재 어드레스와 비스트 제어회로(50)에 의해서 결정된 리플레쉬 포인트 어드레스가 동일한지를 비교회로(62)에 의해서 비교한다(제210단계). 만일 동일하다면, 현재 어드레스를 유지하기 위하여 어드레스 발생회로(64)를 디스에이블한다(제220단계). 그리고, 리플레쉬 카운터(66)를 초기화하여 리플레쉬 어드레스를 초기화한다(제230단계), 비스트 제어회로(50)의 제어에 의해서 멀티플렉서(68)는 리플레쉬 카운터(66)의 출력신호를 출력한다. 비스트 제어회로(50)는 리플레쉬 어드레스가 최대 리플레쉬 어드레스보다 큰지를 비교한다(제240단계). 만일 제240단계를 만족하지 않으면, 리플레쉬 카운터(66)는 리플레쉬 어드레스를 증가하고 제240단계로 진행한다(제260단계). 만일 제240단계를 만족하면, 리플레쉬 동작을 종료하고 동적 메모리 장치의 테스트 동작을 수행한다(제270단계). 비스트 제어회로(50)는 현재 어드레스가 동적 메모리 장치의 최대/최소 어드레스와 일치하는지를 판단한다(제280단계). 만일 제280단계를 만족하지 않으면, 어드레스 발생회로(64)에 의해서 현재 어드레스를 증가/감소하고 제210단계로 진행한다(제290단계). 마아치 테스트 알고리즘에 따른 테스트가 완료되었는지를 판단하여 만일 완료되지 않았다면 제200단계로 진행하고, 완료되었다면 동작을 종료한다(제300단계). 그리고 비스트 제어회로(50)는 동작 메모리 장치(70)의 동작을 제어하기 위한 제어신호들을 발생한다. 일반적으로 동적 메모리 장치의 테스트 알고리즘으로 마아치 테스트 알고리즘이 사용되는데, 제290단계에서 , 어드레스를 증가 또는 감소하는 것과 제280단계에서, 현재 어드레스를 최대 또는 최대 어드레스와 비교하는 것은 마아치 테스트 알고리즘에서 어드레스를 증가하면서 테스트하는 동작과 어드레스를 감소하면서 테스트하는 동작이 있기 때문이다. 이와같은 동작을 수행함에 의해서 마아치 테스트 알고리즘에 따른 동적 메모리 장치의 테스트 동작을 완료하게 된다.
따라서, 본 발명의 동적 메모리 장치의 테스트 회로는 동적 메모리 장치의 리플레쉬 횟수 및 리플레쉬 횟수에 따른 리플레쉬 포인트 어드레스를 결정하여 동적 메모리장치를 효과적으로 리플레쉬할 수 있다.
Claims (2)
- 동적 메모리 장치 ; 및 상기 동적 메모리 장치의 셀이 억세스되는 시간간격이 상기 동적 메모리 장치의 스펙에서 요구하는 리플레쉬 시간보다 큰 경우에 리플레쉬 횟수를 결정하고, 리플레쉬 포인트 어드레스를 결정하기 위한 비스트 제어수단; 상기 동적 메모리 장치의 테스트를 위한 어드레스를 발생하기 위한 어드레스 발생수단; 상기 어드레스 발생수단에 의해서 발생된 어드레스에 해당하는 데이타를 발생하기 위한 데이타 발생수단; 상기 어드레스 발생수단에 의해서 발생된 어드레스와 상기 비스트 제어수단에 의해서 발생된 리플레쉬 포인트 어드레스가 동일한지를 비교하여 동일하면, 상기 어드레스 발생수단을 디스에이블하기 위한 비교수단; 상기 비교수단의 출력신호가 동일하면, 리플레쉬 어드레스를 발생하여 상기 동적 메모리 장치를 리플레쉬하기 위한 리플레쉬 어드레스를 발생하기 위한 리플레쉬 어드레스 발생수단; 및 상기 비스트 제어수단의 제어신호에 응답하여 상기 어드레스 발생수단의 출력신호 또는 상기 리플레쉬 어드레스 발생수단의 출력신호를 선택적으로 출력하기 위한 선택수단을 구비한 비스트를 구비한 것을 특징으로 하는 동적 메모리 장치의 테스트 회로.
- 동적 메모리 장치; 및 상기 동적 메모리 장치의 셀이 억세스되는 시간간격이 상기 동적 메모리 장치의 스펙에서 요구하는 리플레쉬 시간보다 큰 경우에 리플레쉬 횟수를 결정하고, 리플레쉬 포인트 어드레스를 결정하기 위한 비스트 제어수단; 상기 동적 메모리 장치의 테스트를 위한 어드레스를 발생하기 위한 어드레스 발생수단; 상기 어드레스 발생수단에 의해서 발생된 어드레스에 해당하는 데이타를 발생하기 위한 데이타 발생수단; 및 상기 어드레스 발생수단에 의해서 발생된 어드레스와 상기 비스트 제어수단에 의해서 발생된 리플레쉬 포인트 어드레스가 동일한지를 비교하여 동일하면, 상기 어드레스 발생수단을 디스에이블하고 상기 비교수단의 출력신호가 동일하면, 리플레쉬 어드레스를 발생하여 상기 동적 메모리 장치를 리플레쉬하기 위한 리플레쉬 어드레스를 발생하기 위한 리플레쉬 어드레스 발생수단을 구비한 비스트를 구비한 것을 특징으로 하는 동적 메모리 장치의 테스트 회로.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960016306A KR100212136B1 (ko) | 1996-05-15 | 1996-05-15 | 동적 메모리 장치의 테스트 회로 |
| US08/850,807 US5844914A (en) | 1996-05-15 | 1997-05-02 | Test circuit and method for refresh and descrambling in an integrated memory circuit |
| JP11579097A JP3699245B2 (ja) | 1996-05-15 | 1997-05-06 | テスト回路を有する半導体集積回路及びテスト回路を有する半導体集積回路のテスト方法 |
| CN97113300A CN1106648C (zh) | 1996-05-15 | 1997-05-15 | 带有测试电路的半导体集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960016306A KR100212136B1 (ko) | 1996-05-15 | 1996-05-15 | 동적 메모리 장치의 테스트 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970076879A KR970076879A (ko) | 1997-12-12 |
| KR100212136B1 true KR100212136B1 (ko) | 1999-08-02 |
Family
ID=19458839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960016306A KR100212136B1 (ko) | 1996-05-15 | 1996-05-15 | 동적 메모리 장치의 테스트 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100212136B1 (ko) |
-
1996
- 1996-05-15 KR KR1019960016306A patent/KR100212136B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970076879A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6108252A (en) | Integrated circuit memory devices having self-test circuits therein and method of testing same | |
| US6756856B2 (en) | Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same | |
| US6272588B1 (en) | Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry | |
| US6014336A (en) | Test enable control for built-in self-test | |
| US5875153A (en) | Internal/external clock option for built-in self test | |
| KR100546362B1 (ko) | 메모리 클럭 신호의 주파수를 선택적으로 가변시키는메모리 컨트롤러 및 이를 이용한 메모리의 데이터 독출동작 제어방법 | |
| KR20150064953A (ko) | 반도체 메모리 장치 | |
| US20030226064A1 (en) | Semiconductor memory device | |
| US5991213A (en) | Short disturb test algorithm for built-in self-test | |
| US6940774B2 (en) | Integrated dynamic memory and operating method | |
| US6034904A (en) | Semiconductor memory device having selection circuit for arbitrarily setting a word line to selected state at high speed in test mode | |
| KR100214466B1 (ko) | 반도체 메모리의 셀프 번인회로 | |
| KR100936418B1 (ko) | 반도체 기억 장치 및 반도체 기억 장치의 시험 방법 | |
| JP2010135032A (ja) | 半導体記憶装置及びセルフリフレッシュテスト方法 | |
| US20060282718A1 (en) | Test mode for programming rate and precharge time for DRAM activate-precharge cycle | |
| US6651022B2 (en) | Semiconductor device capable of test mode operation | |
| US5959912A (en) | ROM embedded mask release number for built-in self-test | |
| KR100212136B1 (ko) | 동적 메모리 장치의 테스트 회로 | |
| US7287142B2 (en) | Memory device and method for arbitrating internal and external access | |
| US6317373B1 (en) | Semiconductor memory device having a test mode and semiconductor testing method utilizing the same | |
| KR20180042489A (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
| KR20010099733A (ko) | 반도체 기억장치 | |
| KR100338817B1 (ko) | 복합 반도체장치의 리프레쉬 특성 자가 테스터 | |
| KR940008725B1 (ko) | 반도체 메모리 장치의 테스트 방법 및 회로 | |
| KR20050118526A (ko) | 짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080502 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |