JP3691491B2 - 複数のセンサを有する制御用回路 - Google Patents

複数のセンサを有する制御用回路 Download PDF

Info

Publication number
JP3691491B2
JP3691491B2 JP2003041647A JP2003041647A JP3691491B2 JP 3691491 B2 JP3691491 B2 JP 3691491B2 JP 2003041647 A JP2003041647 A JP 2003041647A JP 2003041647 A JP2003041647 A JP 2003041647A JP 3691491 B2 JP3691491 B2 JP 3691491B2
Authority
JP
Japan
Prior art keywords
signal
sensor
sensors
signals
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003041647A
Other languages
English (en)
Other versions
JP2003284373A (ja
Inventor
グライム ギュンター
ハイツマン フリードリッヒ
レクラ ベルント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Thomson Brandt GmbH
Original Assignee
Deutsche Thomson Brandt GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19934331742 external-priority patent/DE4331742A1/de
Priority claimed from DE19934333465 external-priority patent/DE4333465A1/de
Priority claimed from DE19934334480 external-priority patent/DE4334480A1/de
Application filed by Deutsche Thomson Brandt GmbH filed Critical Deutsche Thomson Brandt GmbH
Publication of JP2003284373A publication Critical patent/JP2003284373A/ja
Application granted granted Critical
Publication of JP3691491B2 publication Critical patent/JP3691491B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、請求項1の上位概念による、3つのセンサを有する制御回路であって、該センサは、相互に逆相であり、かつ同種のセンサ信号を形成するために正の信号出力側と負の信号出力側とを有し、前記センサ信号は評価のために、3つの差動増幅器のそれぞれ2つの信号入力側に供給される形式の制御回路に関する。
【0002】
【従来の技術】
この種の回路は、EP−B1−0351697から公知であり、例えばビデオレコーダでのキャプスタンモータの転流または速度制御に用いられる。
【0003】
回転子のそれぞれの角度位置のためのセンサとして、ホール素子を使用することができる。ホール素子は大きな出力電圧領域を有する。しかしこの種の素子の出力電圧には障害が重畳されており、この障害はとりわけモータコイルから直接磁気的に発せられたものである。この種の障害はすべての公差を考慮すると最小の信号電圧よりも大きい。この理由から簡単な解決手段、例えば障害を閾値電圧またはヒステリシスによってろ波除去することはできないか、または制限的にしか適用できない。AGC回路も適用できない。なぜなら、モータは静止状態から直ちに正しく始動しなければならないからである。AGC回路は、確実に安定するためには入力信号のいくつかの周波を必要とする。
【0004】
【特許文献1】
EP−B1−0351697
【特許文献2】
US−A−4535294
【特許文献3】
US−A−4259662
【0005】
【発明が解決しようとする課題】
本発明の基礎とする課題は、前記の障害を抑圧することができ、能力を時間的に制限されずに維持することのできる回路を実現することである。モータに適用する際には、回路はモータ静止状態でも障害を抑圧できなければならない。
【0006】
【課題を解決するための手段】
この課題は冒頭に述べた制御回路において、差動増幅器の各信号入力側は、それぞれ2つのセンサの信号出力側のそれぞれ1つと接続されており、
各信号入力側には、異なるセンサの2つのセンサ信号からなる組合せが供給され、
差動増幅器の1つの信号入力側と接続されたセンサのそれぞれ2つの信号出力は異なる極性を有するように構成して解決される。
【0007】
【発明の実施の形態】
本発明は、以下の認識および知識に基づくものである。センサのセンサ信号に対するそれぞれの比較器が応答する時点、すなわち比較器の出力信号が両方の論理値“0”と“1”との間で変化する時点では、周知のように比較器に供給されるセンサ信号は0の付近にある。本発明ではさらに次の事実が使用される。すなわち、他のセンサのセンサ信号は形式が同じであり、位相差が一定であるからある程度の振幅を有する。例えば、120゜ずれた対称性回転磁界に対する3つのセンサを有する構成では、それぞれ他方のセンサのセンサ信号は86%の領域の振幅を有する。それぞれ1つのセンサ信号に対する比較器において、ヒステリシスの変化のために他方のセンサのセンサ信号が使用される。
【0008】
【実施例】
本発明の参考例を図1から図3に基づいて説明する。
【0009】
ここで図1の回路に小文字で示された個所に図2、図3の信号が発生する。
【0010】
図1、2では、3つのセンサから到来する同種の、相互に120゜だけ位相のシフトされた3つの信号a,b,cが抵抗1、2、3を介して、比較器A,B,Cのそれぞれ負の入力側に供給される。信号a,b,cはその他に、OR段を形成するダイオードDa,Db,Dcに供給される。OR段の出力側を形成するこれらの接続点dはそれぞれ抵抗4、5、6およびスイッチSa,Sb,Scを介して、比較器A,B,Cの正の入力側と接続されている。この正の入力側はさらに抵抗7、8、9を介して一定の基準電圧、例えばアースに接続されている。
【0011】
比較器A,B,Cは、いずれかの状態“0”または“1”を有するデジタル出力電圧UA,UB,UCを形成する。これら電圧UA,UB,UCはさらに線路La,Lb,Lcを介してスイッチSa,Sb,Scを制御する。
【0012】
図1の回路の作用を図2に基づいて説明する。図2は相互に120゜位相のシフトされた、振幅の同じ正弦波センサ信号a,b,cを示す。点dにはそれぞれ比較的に大きな振幅を有する信号が発生する。これによって、点dに対しては太い実線で示した曲線が生じる。以下、比較器Aにおけるセンサ信号aに対する機能を説明する。時点t1まで、信号aはヒステリシス値の下にある。信号aは比較器Aの負の入力側に印加されるから、UAは論理状態“1”である。ここではまず、スイッチSaが開放されており、したがって比較器Aの正の入力側はゼロ電位にあると仮定する。時点t1で信号aはヒステリシス電圧に達する。これにより、UAは状態“0”となる。実線SaによりスイッチSaの閉成していることが示され、破線によりスイッチSaの開放していることが示される。したがってt1からt2までSaは開放し、比較器Aの応答に対するゼロラインは正確に0Vである。時点t2で信号aは再びゼロラインを通過し、負の値をとる。したがってUAの値は“0”から“1”に変化する。この跳躍は正確にゼロ通過の際に行われる。なぜならスイッチSaがまだ開放しており、比較器Aの正の入力側はゼロ電位にあり、したがってヒステリシスは作用しないからである。時点t2でスイッチSaは閉成される。比較器Aの正の入力側はしたがって、抵抗4と7の値、並びにセンサ信号の振幅に依存して電圧dの正の電圧値をとる。したがって比較器Aのゼロラインにオフセットが生じる。これはずらされたゼロライン0’により示されている。すなわち、比較器Aが応答する際にゼロラインはシフトされる。比較器Aの次の応答、すなわちUAの“1”から“0”への切り替わりは、信号aがゼロラインと交差する時点t3ではなく、信号aがシフトされたゼロライン0’を横切る時点である。このことによって、UAの逆切換には片側ヒステリシスの生じることがわかる。片側とは、切換時点が+方向および−方向にずらされるのではなく、+方向にのみずらされることを意味する。信号の+から−への移行の際には、切換は理想的にはゼロ値で行われる。すなわち例えばt2で行われる。しかし−から+への移行の際にはゼロ値ではなく、上記のように遅れて行われる。
【0013】
信号a,b,cの振幅は同じ大きさであるから、この関係は3つすべての信号a,b,cに対して当てはまる。UHyにより示されているヒステリシスに対して、センサ信号の所定のパーセンテージを仮定すれば、このことによりセンサ信号の振幅に依存して、ヒステリシスよりも小さなパーセンテージで重畳された障害が回路を通過しないようにできる。
【0014】
回路はまた、ダイオードDa,Db,Dcの極性を入れ替えれば、負の電圧ピークに応答するように構成することができる。この場合、図2のt1〜t2のゼロラインは負方向にずらされ、図2とは反対にt2〜t3のゼロラインは正確に0となる。生徒負のピークの評価を組み合わせることも可能である。この場合は、ゼロラインに対して対称の1つのヒステリシスが達成される。
【0015】
図2はさらに次の特殊性を示す。信号bの負のピークは−1.0Vまで達し、極性を変化する。すなわち、上に向かって反転する。このことは矢印Pによって示されている。信号bの負のピークは前記OR段の出力側での電圧dのピーク間にあることがわかる。利点は、時間単位当たりに比較的に大きな電圧ピークを使用できることであり、電圧ピーク間の落ち込みが小さくなることである。この構成では、電圧dのピークと、その間にある振幅の反転した電圧のピークを別のOR段に供給することができる。このことによって、ヒステリシス電圧UHyがさらに良好に平滑化され、落ち込みが小さくなるといる利点が得られる。UHyの経過は、振幅が相応に分圧されて、電圧dの経過に相応する。
【0016】
図3は3つのセンサ信号a,b,cを示す。これらセンサ信号は図2のように同じではなく、異なる振幅を有する。信号aは最大振幅の100%、bは約75%、cは約50%を有する。図3でも、図2で説明したように、すべての信号a,b,cの負のピークは、矢印Pにより示されているように上に向かって反転している。負の極性は極性反転用回路によって正の極性へ変換される。交互に連続して、100%の振幅を有する信号aの元から正のピークS1、信号bの正に反転されたピークS2、信号cの元から正のピークS3、信号aの反転されたピークS4、信号bの元から正のピークS5、信号cの反転された負のピークS6、信号aの元から正のピークS7と続く。図示のヒステリシス電圧UHyは相応して振幅を分圧され、順次、ピークS2,S4,S5を有する曲線に追従する。異なる振幅を有するこの種の信号では、負の信号ピークを正の領域に反転することにより付加的なピークが得られ、ピーク間の落ち込みの減少することがわかる。OR段の出力側の電圧によるヒステリシスの変化に関しては、図1の回路は図3の信号によっても前記のように動作する。
【0017】
この参考実施例では、センサの出力電圧に対する比較器の入力側にそれぞれ、相互に位相のずれた2つの別個のセンサのセンサ信号の和が供給される。有利には異なるセンサのそれぞれの出力側は直接相互に接続される。n個のセンサを有する構成では、センサのそれぞれの出力側は次のセンサの出力側と接続され、最後のセンサの出力側が第1のセンサの出力側と再び接続される。所望の作用を得るために出力側を直接相互に接続すること、すなわち短絡接続することは必ずしも必要ではない。比較器のそれぞれ1つの入力側に供給される信号が、2つの別個のせんんさの2つの出力側からの信号から統合されることが重要である。別個のセンサの2つの出力側の信号を加算段、または減算段に供給し、この段の出力側を比較器の相応する入力側とそれぞれ接続することも可能である。この手段には、両方の加算または減算された信号がそのまま保存されたままであり、短絡の場合のようにそのまますべてが失われるようなことがない、という利点がある。センサは有利にはホール素子として構成され、ホール素子は磁界の作用に応答する。センサは有利には電気モータの回転子の角度位置の検出に用いる。これは、例えばビデオレコーダのキャプスタンモータの転流または回転数制御に使用する。
【0018】
この参考実施例によって、複数の利点が得られる。別個のセンサのそれぞれ2つの出力側を1つの出力側にまとめることにより、すべてのセンサの出力側の総数が半分になる。センサがICに配置されるなら、このことによってICで必要な端子ピンの数が半分になる。このことは実際のIC製造とスペース効率の点でとくに有利である。障害抑圧に関しては次の有利な作用が達成される。例えばセンサを含むモータにあるコイルに電流が流れると、すべてのセンサ、有利には3つのセンサへのクロストークが生じる。その際に1つのセンサはクロストークを正の方向で受け取り、別のセンサは負の方向で受け取る。別個のセンサの種々異なる位相の出力電圧をまとめることによって、例えば出力側を短絡することによって、両方のセンサ出力側におけるクロストークの割合が共通の出力側で補償される。例えば第1の比較器は第1のセンサからのクロストークと、第2のセンサからの別の位相のクロストークを受け取る。このようにして障害電圧成分(これらは有利には相互に120゜の位相ずれを有している)のベクトル加算によって、クロストークが補償される。このことによっても、比較器の出力側における信号は、センサの出力側におけるセンサ信号に対して相対的に正しい位相を再び有するようになる。
【0019】
次に本発明の実施例を以下、図面に基づいて説明する。
【0020】
ここで、図4、5の小文字のa〜kの点には図7〜11の信号が発生する。図6で使用されるシンボルは以下の意味を有する。
【0021】
H1+ センサH1の正出力側のセンサ信号
H1− センサH1の負出力側のセンサ信号
H2+ センサH2の正出力側のセンサ信号
H2− センサH2の負出力側のセンサ信号
H3+ センサH3の正出力側のセンサ信号
H3− センサH3の負出力側のセンサ信号
図4は、ホール素子として構成された3つのセンサH1、H2、H3を示す。これらのセンサはブリッジ回路の抵抗の形でそれぞれ示されている。各センサは信号V+を有する正出力側と、信号V−を有する負出力側を有する。センサH1〜H3のそれぞれの出力信号V+とV−は3つの差動増幅器K1,K2,K3の入力側に供給される。これらの差動増幅器はその出力側に図示の信号を送出する。デジタル回路に適用する場合は、差動増幅器K1〜K3を比較器によって置換することができる。
【0022】
図7は、センサH1,H2,H3の正の出力側における信号a,b,cを示す。これらの信号は同じ振幅を有するが、相互に120゜位相がずれている。相応する180゜逆相のセンサ信号V−は図7には簡単にするため図示されていない。
【0023】
図8は、比較器K1,K2,K3の出力側の信号h,i,kを示す。これらの信号は、傾きが2倍であるため図7の信号の2倍の振幅を有する。垂直の破線Z1により示されているように、図7と図8の信号は同じ位相を有する。この回路は、モータのコイルの磁気的クロストークによりセンサに達する障害を抑圧しない。
【0024】
図5では、センサH1,H2,H3の出力側が図示の線路により相互に接続されている。すなわち、短絡接続されている。この場合、センサ構成全体は3つの出力側d,e,fを有し、これらの出力側は線路L1,L2,L3,L4を介して比較器K1,K2,K3の相応する入力側に導かれている。ここで線路L1とL2は同じ信号を導く。
【0025】
図6は、図5に発生する信号を示す。センサH1,H2,H3の出力側は同じ出力抵抗を有するから、1つのセンサのセンサ信号はこのセンサの出力抵抗と、これに接続されたセンサの出力抵抗により半分にされる。したがってそれぞれの出力側には相互に接続された2つのセンサのセンサ信号の和の半分が得られる。比較器K1〜K3の入力側における各信号は2つのセンサ出力信号から組成されたものであることがわかる。同じように、差動増幅器K1〜K3の出力側の信号h,i,kは常に、3つすべてのセンサH1,H2,H3の信号成分から組成されたものである。ここで符号は、3つのセンサH1,H2,H3の障害が比較器において相互に相殺され、その際に有用信号は影響を受けないことを示す。
【0026】
図9は再度、図7の信号a,b,cを示す。図10は、ここから得られる図5の信号e,f,dを示す。別個のセンサのセンサ信号をベクトル加算することによって、図9の信号と図10の信号との間に位相差の生じていることがわかる。信号のゼロ通過も、図9と図10が示すようにずれている。
【0027】
図11は、差動増幅器K1,K2,K3の出力側における出力信号i,h,kを示す。ここでこれら信号の振幅には意味がない。なぜなら、ゼロ通過だけを評価するからである。図11の信号のゼロ通過は、図9の信号に対して再び正しい位置を有することがわかる。したがって差動増幅器の各出力側では、ゼロ通過の検出の際に、センサ信号の組み合わせであるにもかかわらず、比較器に配属されたセンサのセンサ信号のみが評価される。
【0028】
センサH1,H2,H3の信号が異なる振幅または異なる内部抵抗を有していれば、形成された出力信号にひずみが生じることがある。これはとくに、ホール素子がいわゆるオフセットを有している場合にそうである。図12から図17に基づいて、オフセットによるこの種の偏差を回避するための変形実施例を説明する。
【0029】
この実施例の基本的作用をまず図13に基づいて説明する。図13の上部にはセンサH1,H2,H3の信号が両方の極性に対して示されている。実線はそれぞれ正の信号を示し、破線は負の信号を示す。これらの信号はそれぞれ1つのセンサにおいて180゜ずれている。例えばH3−とH3+の加算により再び、同じゼロ通過を有する信号が得られる。評価するのは、例えばモータの次のコイルの投入接続に対する信号のゼロ通過だけである。したがって信号の振幅は評価に対しては重要でない。ラインLにより示された信号H1+の最初のゼロ通過に注目する。このゼロ通過の際に信号H3−とH2+は交差点Pを有することがわかる。すなわち同じ振幅を有する。したがって、H1+の最初のゼロ通過は、2つの別のセンサの信号H2+とH3−が同じ振幅を有するという基準から導くことができる。このことは、1つのセンサの本来の出力信号を形成するためにこのセンサの信号は全く必要なく、他の2つのセンサの信号により代替できることを意味する。したがって1つのセンサに対して、ゼロ通過の評価を当該センサの信号自体を使用しないで行うことができる。その代わりに2つの別のセンサの信号を使用される。しかしこの別のセンサ信号は第1のセンサの前記ゼロ通過の際には特別の振幅を有する。
【0030】
図12、14、16に示されており、数式の補充された回路は次のように構成される。すなわち、1つのセンサの出力信号がそれぞれ他のセンサの出力信号からのみ組成され、前記1つのセンサの本来の出力信号を全く含まないように構成される。図示の差動増幅器K4,K5,K6はセンサH1,H2,H3に配属されているが、それぞれ別のセンサの信号のみを受け取る。図12は、センサH1の出力信号を送出する差動増幅器K4がセンサH2とH3の信号成分のみを受け取りことを示す。同じようにセンサH2に対する比較器K5はセンサH1とH3の信号成分のみを、センサH3に対する比較器K6はセンサH1とH2の信号成分のみを受け取る。
【0031】
図13はまた、信号H2+とH3+の和がH1+のゼロ通過の時にゼロであり、したがって同じように評価できることを示す。この変形実施例は図14に示されている。同じように信号H2−とH3−とを加算することができる。この和も同じように図13ではH1+のゼロ通過の際に値ゼロである。
【0032】
本発明の前記の改善実施例は次のような利点を有する。センサ、例えばホール素子がオフセットを有することができるという利点を有する。このオフセットは“+”出力側と“−”出力側とで同じ大きさである。とくに図12と図14が示すように、数式は差動増幅器K4,K5,K6の出力側において、反対極性の別のセンサのそれぞれの信号成分を含む。すなわち、K4の出力側では例えばH2+とH2−、およびH3+とH3−である。オフセットは“+”出力側と“−”出力側とで常に同じ大きさであるから、これによって有利にはそれ自体障害となるオフセットを補償することができる。
【0033】
本発明では2つのセンサ信号から第3のセンサ信号が発生されるから、全部で2つのセンサのみを使用することができる。したがってセンサが1つ節約されることとなる。第1のセンサから公知のように第1の信号が、第2のセンサから公知のように第2の信号が得られ、これら2つのセンサの出力信号を本発明により結合することによって第3の信号が得られる。
【図面の簡単な説明】
【図1】図1は、センサにより形成された信号を評価するためのブロック回路図である。
【図2】図2は、図1の回路の作用を説明するための線図であり、前記の極性の変化された、すなわち正に反転された電圧ピークを有している。
【図3】図3は、種々異なる振幅のセンサ信号に対する線図である。
【図4】図4は、3つのセンサに対する公知の評価回路の回路図である。
【図5】図5は、本発明の評価回路の回路図である。
【図6】図6は、図5に発生する信号に対する表である。
【図7】図7は、図4を説明するための線図である。
【図8】図8は、図4を説明するための線図である。
【図9】図9は、図5の本発明の回路を説明するための線図である。
【図10】図10は、図5の本発明の回路を説明するための線図である。
【図11】図11は、図5の本発明の回路を説明するための線図である。
【図12】図12は、改善実施例に対する変形回路図である。
【図13】図13は、図12の回路の作用を説明するための線図である。
【図14】図14は、改善実施例に対する別の回路図である。
【図15】図15は、図14の回路の作用を説明するための線図である。
【図16】図16は、回路の変形図である。
【図17】図17は、図16の回路の作用を説明するための線図である。
【符号の説明】
H1,H2,H3 センサ
K1,K2,K3,K4,K5,K6 比較器

Claims (4)

  1. 3つのセンサ(H1,H2,H3)を有する制御回路であって、
    該センサは、相互に逆相であり、かつ同種のセンサ信号(V+,V−)を形成するために正(+)の信号出力側と負(−)の信号出力側とを有し、
    前記センサ信号は評価のために、3つの差動増幅器(K1,K2,K3)のそれぞれ2つの信号入力側に供給される形式の制御回路において、
    差動増幅器(K1〜K3;K4〜K6)の各信号入力側は、それぞれ2つのセンサ(H1,H2,H3)の信号出力側のそれぞれ1つと接続されており、
    各信号入力側には、異なるセンサの2つのセンサ信号からなる組合せが供給され、
    差動増幅器(K1〜K3;K4〜K6)の1つの信号入力側と接続されたセンサ(H1,H2,H3)のそれぞれ2つの信号出力(+、−)は異なる極性を有する、
    ことを特徴とする制御回路。
  2. センサ(H1,H2,H3)はホール素子として構成されている、請求項1記載の回路。
  3. センサ(H1,H2,H3)は、電子的に転流可能な電気モータの角度位置を、当該電気モータの転流および/または回転数制御の際に検出するために設けられている、請求項1または2記載の回路。
  4. デジタル適用では、差動増幅器(K1〜K3;K4〜K6)の代わりに比較器を使用する、請求項1記載の回路。
JP2003041647A 1993-09-20 2003-02-19 複数のセンサを有する制御用回路 Expired - Fee Related JP3691491B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
DE4331742.1 1993-09-20
DE19934331742 DE4331742A1 (de) 1993-09-20 1993-09-20 Schaltung zur Steuerung mit mehreren Sensoren
DE4333465.2 1993-09-30
DE19934333465 DE4333465A1 (de) 1993-09-30 1993-09-30 Schaltung zur Steuerung mit mehreren Sensoren
DE4334480.1 1993-10-11
DE19934334480 DE4334480A1 (de) 1993-10-11 1993-10-11 Elektromotor mit einem Hallsensor
DE4330086.8 1993-11-24
DE4340086 1993-11-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP50953795A Division JP3423318B2 (ja) 1993-09-20 1994-09-13 複数のセンサを有する制御用回路

Publications (2)

Publication Number Publication Date
JP2003284373A JP2003284373A (ja) 2003-10-03
JP3691491B2 true JP3691491B2 (ja) 2005-09-07

Family

ID=27435838

Family Applications (2)

Application Number Title Priority Date Filing Date
JP50953795A Expired - Fee Related JP3423318B2 (ja) 1993-09-20 1994-09-13 複数のセンサを有する制御用回路
JP2003041647A Expired - Fee Related JP3691491B2 (ja) 1993-09-20 2003-02-19 複数のセンサを有する制御用回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP50953795A Expired - Fee Related JP3423318B2 (ja) 1993-09-20 1994-09-13 複数のセンサを有する制御用回路

Country Status (8)

Country Link
US (1) US5847592A (ja)
EP (2) EP0940917B1 (ja)
JP (2) JP3423318B2 (ja)
KR (2) KR100372960B1 (ja)
CN (1) CN1092863C (ja)
DE (2) DE59408891D1 (ja)
ES (2) ES2232986T3 (ja)
WO (1) WO1995008869A2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480548B1 (en) 1997-11-17 2002-11-12 Silicon Graphics, Inc. Spacial derivative bus encoder and decoder
US6226330B1 (en) 1998-07-16 2001-05-01 Silicon Graphics, Inc. Eigen-mode encoding of signals in a data group
US6775339B1 (en) 1999-08-27 2004-08-10 Silicon Graphics, Inc. Circuit design for high-speed digital communication
US7031420B1 (en) 1999-12-30 2006-04-18 Silicon Graphics, Inc. System and method for adaptively deskewing parallel data signals relative to a clock
US6417713B1 (en) 1999-12-30 2002-07-09 Silicon Graphics, Inc. Programmable differential delay circuit with fine delay adjustment
CN100406852C (zh) * 2000-04-24 2008-07-30 谭维克 多信号调理电路与复合传感器及其后续检测仪
US6839856B1 (en) 2000-07-20 2005-01-04 Silicon Graphics, Inc. Method and circuit for reliable data capture in the presence of bus-master changeovers
US7248635B1 (en) 2000-07-20 2007-07-24 Silicon Graphics, Inc. Method and apparatus for communicating computer data from one point to another over a communications medium
US7333516B1 (en) 2000-07-20 2008-02-19 Silicon Graphics, Inc. Interface for synchronous data transfer between domains clocked at different frequencies
US6703908B1 (en) 2000-07-20 2004-03-09 Silicon Graphic, Inc. I/O impedance controller
US6779072B1 (en) 2000-07-20 2004-08-17 Silicon Graphics, Inc. Method and apparatus for accessing MMR registers distributed across a large asic
US6831924B1 (en) 2000-07-20 2004-12-14 Silicon Graphics, Inc. Variable mode bi-directional and uni-directional computer communication system
US6681293B1 (en) 2000-08-25 2004-01-20 Silicon Graphics, Inc. Method and cache-coherence system allowing purging of mid-level cache entries without purging lower-level cache entries
JP3690338B2 (ja) * 2001-11-16 2005-08-31 松下電器産業株式会社 モータ制御装置
JP2006010474A (ja) * 2004-06-25 2006-01-12 Agilent Technol Inc 電流測定用レンジ抵抗の切替回路とこの切替回路を含む電流測定装置
US7327167B2 (en) * 2005-04-28 2008-02-05 Silicon Graphics, Inc. Anticipatory programmable interface pre-driver
JP4232839B2 (ja) * 2007-06-15 2009-03-04 ダイキン工業株式会社 回転子の位置検出装置および回転子の位置検出方法
TWI326158B (en) * 2007-07-16 2010-06-11 Au Optronics Corp Differential signal transmission system
DE102007053038A1 (de) * 2007-11-07 2009-05-14 Robert Bosch Gmbh Ansteuerschaltung
US8102167B2 (en) 2008-03-25 2012-01-24 Microsemi Corporation Phase-cut dimming circuit
CN204118998U (zh) * 2014-09-23 2015-01-21 中山大洋电机股份有限公司 一种无刷电机的霍尔电子电路
CN110336422A (zh) * 2019-07-29 2019-10-15 陈跃勇 一种霍尔电机转子位置采集装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115715A (en) * 1974-04-08 1978-09-19 Papst-Motoren Kg Brushless d. c. motor
JPS511561A (ja) * 1974-12-26 1976-01-08 Japan Synthetic Rubber Co Ltd Taishogekiseinetsukasoseijushisoseibutsu
US4157509A (en) * 1977-06-13 1979-06-05 Honeywell Inc. Variable reference signal generating circuit and analog comparator utilizing hysteresis
JPS5534704A (en) * 1978-08-31 1980-03-11 Hajime Sangyo Kk Threshold setting circuit
US4268764A (en) * 1979-05-01 1981-05-19 Motorola, Inc. Zero crossover detector
NL7908926A (nl) * 1979-12-12 1980-09-30 Oce Nederland Bv Belichtingsinrichting.
US4283664A (en) * 1979-12-21 1981-08-11 Siemens Aktiengesellschaft Control signal generator for the commutating device of a brushless electronics motor
US4365187A (en) * 1980-05-15 1982-12-21 Rotron Incorporated Brushless D.C. motor
DE3133703A1 (de) * 1981-08-26 1983-03-10 Robert Bosch Gmbh, 7000 Stuttgart "vorrichtung zum erkennen des klopfens bei brennkraftmaschinen"
US4535294A (en) * 1983-02-22 1985-08-13 United Technologies Corporation Differential receiver with self-adaptive hysteresis
JPS6096191A (ja) * 1983-10-27 1985-05-29 Sankyo Seiki Mfg Co Ltd ブラシレスモ−タの駆動回路
JPS61224900A (ja) * 1985-03-28 1986-10-06 Nippon Oochisu Elevator Kk 電流制御形pwmインバ−タ
US4638197A (en) * 1985-09-27 1987-01-20 Ametek, Inc. Magnetic flux shield and enhancer for brushless motors
JPH01136588A (ja) * 1987-11-20 1989-05-29 Sankyo Seiki Mfg Co Ltd ブラシレスモータの駆動制御回路
JPH0681542B2 (ja) * 1989-09-16 1994-10-12 株式会社東芝 ブラシレスモータ制御回路
JP2724006B2 (ja) * 1989-11-16 1998-03-09 オリンパス光学工業株式会社 2値化回路
JP2634941B2 (ja) * 1990-10-15 1997-07-30 株式会社三協精機製作所 ブラシレスモータの駆動回路
JP2708652B2 (ja) * 1991-10-09 1998-02-04 富士通株式会社 矩形波形成回路及びこれを用いたシーク制御装置

Also Published As

Publication number Publication date
WO1995008869A3 (de) 1995-05-18
JPH09503898A (ja) 1997-04-15
KR100372960B1 (ko) 2003-02-20
CN1131479A (zh) 1996-09-18
EP0720789A1 (de) 1996-07-10
CN1092863C (zh) 2002-10-16
DE59408891D1 (de) 1999-12-09
US5847592A (en) 1998-12-08
WO1995008869A2 (de) 1995-03-30
JP3423318B2 (ja) 2003-07-07
ES2140555T3 (es) 2000-03-01
EP0940917B1 (de) 2004-12-08
EP0720789B1 (de) 1999-11-03
KR960705404A (ko) 1996-10-09
EP0940917A1 (de) 1999-09-08
DE59410398D1 (de) 2005-01-13
JP2003284373A (ja) 2003-10-03
KR100350006B1 (ko) 2002-12-18
ES2232986T3 (es) 2005-06-01

Similar Documents

Publication Publication Date Title
JP3691491B2 (ja) 複数のセンサを有する制御用回路
US7902775B2 (en) Motor driving device
US5552682A (en) Device for detecting rotational position of brushless motor
US9354279B2 (en) Magnetic sensor device for generating an output in accordance with a magnetic field intensity applied to a magnetoelectric conversion hall effect element
NL8000082A (nl) Stuursignaalgever.
JP2008005632A (ja) モータ駆動装置及びモータ駆動方法並びにディスク駆動装置
US4760315A (en) Brushless motor drive circuit
US4283664A (en) Control signal generator for the commutating device of a brushless electronics motor
JP2529674B2 (ja) 直流モ−タ
JPS648555B2 (ja)
KR101197947B1 (ko) 상호 연결된 이중 홀 소자들을 구비한 홀 소자 모듈
JPS6333395B2 (ja)
TWI808636B (zh) 磁極偵測電路及馬達控制方法
JPH04236193A (ja) 位置検出回路
CN211374870U (zh) 电流检测器
JPH0646240Y2 (ja) モ−タ−駆動回路
JP4409663B2 (ja) モータの回転パルス出力回路
JP2021152512A (ja) ホール素子センサおよびその動作方法
JPH04236192A (ja) 位置検出回路
JPH0444517B2 (ja)
JP6638494B2 (ja) 短絡検出回路
JPH0670577A (ja) 無整流子電動機の回転子位置検出回路
JP2021152513A (ja) ホール素子センサおよびその動作方法
JPS6123803Y2 (ja)
JP2021148773A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041008

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080624

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090624

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100624

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110624

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees