JP3683669B2 - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP3683669B2 JP3683669B2 JP6872697A JP6872697A JP3683669B2 JP 3683669 B2 JP3683669 B2 JP 3683669B2 JP 6872697 A JP6872697 A JP 6872697A JP 6872697 A JP6872697 A JP 6872697A JP 3683669 B2 JP3683669 B2 JP 3683669B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- thickness
- gainnas
- mixed crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
- H01S5/32358—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers containing very small amounts, usually less than 1%, of an additional III or V compound to decrease the bandgap strongly in a non-linear way by the bowing effect
- H01S5/32366—(In)GaAs with small amount of N
Description
【０００１】
【発明の属する技術分野】
本発明は，半導体発光素子さらにはレーザダイオード及び発光ダイオードに関し，例えばレーザダイオードまたは発光ダイオードを用いた光通信に適用して有用な技術に関する。
【０００２】
【従来の技術】
従来，光ファイバーを用いた光通信システムは，主に局と局との間の幹線系の伝送路で用いられている。将来的には，加入者端局と各加入者宅との間の加入者系の伝送路においても，光通信システムを利用することが提案されている。この加入者系における光通信システムの利用を実現するためには，レーザダイオードや発光ダイオード等の発光素子，及びＰＩＮフォトダイオードやアバランシェ・フォトダイオード等の受光素子を含むシステムの小型化及び低コスト化を図る必要がある。
【０００３】
例えば，レーザダイオード等の光デバイスにおいては，電流の注入により発熱するレーザダイオードの温度を制御するために，ペルチェ素子等のサーモクーラやヒートシンクを備えたものが公知である。しかし，システムの小型化及び低コスト化を図るためには，ペルチェ素子等を設けなくても安定して動作する発光素子が必要である。実用温度範囲内で安定した動作を行うためには，閾値電流密度が低く，かつ温度変化による特性変動の少ない高特性温度の半導体レーザが必要であり，その開発が望まれている。しかし，従来の，ＩｎＰ基板上にＩｎＰよりなるクラッド層とＧａＩｎＰＡｓよりなる活性層が形成されてなるＧａＩｎＰＡｓ／ＩｎＰ系のレーザダイオードでは，伝導帯のバンド不連続を大きくできないため，高特性温度を実現するのは困難である。
【０００４】
そこで，高温度特性を実現するために，特開平６−３７３５５号公開公報に開示されているように，ＧａＡｓ基板上にＧａＩｎＮＡｓ系材料よりなる活性層を形成することが提案されている。この提案によれば，ＧａＡｓより格子定数が大きいＧａＩｎＡｓにＮ（窒素）を添加することにより，Ｎ（窒素）が添加されてなるＧａＩｎＡｓ（すなわち，ＧａＩｎＮＡｓ）の格子定数をＧａＡｓに格子整合させることができるとされている。また，この提案によれば，半導体レーザのバンドギャップエネルギーが小さくなり，１．３μｍまたは１．５μｍ帯での発光が可能であるとされている。
【０００５】
Jpn.J.Appl.Phys.Vol.35(1996)pp.1273-1275には，そのようなＧａＡｓ基板上にＧａＩｎＮＡｓ系材料よりなる活性層が設けられてなる半導体レーザについて，近藤らにより計算されたバンドラインナップについて報告されている。その報告の中で，この半導体レーザは，ＧａＩｎＮＡｓがＧａＡｓに格子整合したＧａＡｓ格子整合系であるため，クラッド層をＡｌＧａＡｓで形成することにより，伝導帯のバンド不連続を大きくすることができ，従って高特性温度の半導体レーザを得ることができると予想されている。また，ＧａＡｓ基板に格子整合するＧａＩｎＮＡｓをＧａＡｓと接合させた場合には，ＧａＩｎＮＡｓとＧａＡｓとの価電子帯のエネルギーレベルが同じになってしまい，ホールを閉じこめることができなくなってしまうという不都合が生じるが，Jpn.J.Appl.Phys.Vol.35(1996)pp.1273-1275には，ＧａＩｎＮＡｓをＡｌＧａＡｓと接合させることによりホールの閉込めが可能であることが報告されている。
【０００６】
また，Jpn.J.Appl.Phys.Vol.35(1996)pp.5711-5713には，近藤らにより実際に作製された半導体レーザについての報告がされている。この半導体レーザは，ＡｌＧａＡｓよりなる厚さ１．４μｍのクラッド層，ＧａＡｓよりなる厚さ１４０nmのガイド層及びＧａＩｎＮＡｓよりなる厚さ７nmの圧縮歪量子井戸層を備えた構造となっている。近藤らの計算によれば，ＧａＩｎＮＡｓ層の格子定数がＧａＡｓ基板の格子定数よりも充分大きくてＧａＩｎＮＡｓ層に圧縮歪が生じている場合には，ガイド層がＧａＡｓでできていてもホールを閉じ込めることができるとされている。
【０００７】
一方，ＧａＩｎＮＡｓ層の格子定数がＧａＡｓ基板の格子定数よりも小さくてＧａＩｎＮＡｓ層に引っ張り歪が生じている場合，またはＧａＩｎＮＡｓ層がＧａＡｓ基板に格子整合している場合には，ガイド層がＧａＡｓでできているとホールを閉じ込めることは不可能であるとされている。ＧａＩｎＮＡｓ層に引っ張り歪が生じている場合，及びＧａＩｎＮＡｓ層がＧａＡｓ基板に格子整合している場合に，ホールを閉じ込めるためには，ＧａＩｎＮＡｓ層をＡｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）等のワイドバンドギャップ層と接合させる必要があると考えられる。しかしながら，ＧａＩｎＮＡｓ層に引っ張り歪が生じるようにされた半導体レーザ，及びＧａＩｎＮＡｓ層がＧａＡｓ基板に格子整合するようにされた半導体レーザは，未だ開発されておらず，またそのような半導体レーザの実現可能性についての報告もされていない。
【０００８】
また，特開平７−１５４０２３号公開公報には，ＧａＡｓ基板上にＧａＩｎＮＡｓ系材料よりなる活性層が設けられてなる半導体レーザにおいて，クラッド層をＧａＩｎＰで形成した例が開示されている。この半導体レーザは，ｎ−ＧａＡｓ基板上に，厚さ１μｍのＳｉドープＧａＡｓバッファ層，厚さ２μｍのＳｉドープＧａＩｎＰｎ側クラッド層，厚さ０．２μｍのＧａＩｎＡｓＰ第１ｎ側ガイド層，厚さ０．１μｍのＧａＡｓ第２ｎ側ガイド層，厚さが０．１μｍで歪１．９％のＧａＩｎＡｓＮ（Ｇａ組成：０．７４，Ｎ組成：０．０１）活性層，厚さ０．１μｍのＧａＡｓ第２ｐ側ガイド層，厚さ０．２μｍのＧａＩｎＡｓＰ第１ｐ側ガイド層，厚さ０．１μｍのＺｎドープＧａＩｎＰｐ側クラッド層，及び厚さ１μｍのＳｉドープＧａＡｓコンタクト層が順次積層され，さらにＳｉドープＧａＡｓ電流ブロック層及びＺｎドープＧａＡｓコンタクト層が形成された構成となっている。
【０００９】
なお，本明細書及び添付図面中，“ｎ−”及び“ｐ−”は，それぞれ導電型がｎ型及びｐ型であることを表している。
【００１０】
【発明が解決しようとする課題】
しかしながら，特開平７−１５４０２３号公開公報に開示された例では，歪１．９％のＧａＩｎＡｓＮ活性層が０．１μｍの厚さで形成されているが，歪１．９％の膜を０．１μｍの厚さとなるように成長させると臨界膜厚を超えてしまうので，ミスフィット転位が発生し良好な結晶を得ることは不可能である。
【００１１】
また，特開平７−１５４０２３号に開示された例では，ＺｎドープＧａＩｎＰｐ側クラッド層とＺｎドープＧａＡｓコンタクト層との間の，電流が流れる領域に，ＳｉドープＧａＡｓコンタクト層が形成されているため，活性層に電流が流れず，キャリアの注入が起こらない。従って，この例ではレーザ発振は起こらない。
【００１２】
また，上記特開平６−３７３５５号公開公報には，ＧａＡｓ基板上にＧａＩｎＮＡｓ系材料よりなる活性層が形成されてなる半導体レーザの具体的な層構造については何ら開示されていない。従って，この公報では，ＧａＩｎＮＡｓ系材料で活性層を形成した場合の有効性が示唆されているに過ぎず，実現可能性についてはまったく不明である。
【００１３】
また，Jpn.J.Appl.Phys.Vol.35(1996)pp.5711-5713では，量子井戸層に大きな圧縮歪が生じている場合の例が開示されているだけであり，量子井戸層に引っ張り歪が生じる場合や量子井戸層がＧａＡｓ基板に格子整合する場合については何ら開示されていない。
【００１４】
そこで，本発明者は，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）等よりなるクラッド層と，ＧａＩｎＮＡｓよりなり，かつ引っ張り歪が生じているかまたはＧａＡｓ基板に格子整合している活性層とを有する半導体レーザの作製を試み，種々実験を行った。その結果，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）もしくはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）等のクラッド層またはガイド層とＧａＩｎＮＡｓ活性層とを直接接合することは困難であることがわかった。その理由は以下の通りである。
【００１５】
Ｖ族元素にＮ（窒素）を含んだ混晶半導体のほとんどは非混和領域にあるため，その結晶を成長させることは極めて困難である。非平衡度の高いＭＯＣＶＤ（有機金属気相成長法）やＭＢＥ（分子線エピタキシー法）により，わずかにＮ（窒素）を含む組成の結晶を成長させることができるだけである。一般に混晶半導体においては，その構成元素数が多いほど非混和性が強くなる。また，同じ混晶でも中間の組成の混晶ほど非混和性が強くなる。つまり，二元化合物が最も成長し易い。Ｖ族元素にＮ（窒素）を含んだ混晶半導体においても同様である。ＧａＩｎＮＡｓよりもＧａＮＡｓの方が成長し易い。従って，種々の組成のＧａＩｎＮＡｓの中でもＧａＮＡｓに近い組成の材料の方が成長し易い。
【００１６】
以上の事柄を検証するために本発明者は，ＭＯＣＶＤ法により，ＧａＡｓ基板上にＩｎ組成を変えてＧａＩｎＮＡｓ層をエピタキシャル成長させる実験を行った。原料として，トリメチルガリウム（ＴＭＧ），トリメチルインジウム（ＴＭＩ），アルシン（ＡｓＨ3 ）及びジメチルヒドラジン（ＤＭＨｙ）を用い，キャリアガスとしてＨ2 を用いた。成長温度は６３０℃であり，Ｉｎ原料であるＴＭＩの供給量のみを変化させた。得られたエピタキシャル成長膜の組成分析を，ＳＩＭＳ分析（二次イオン質量分析法）により行った。その結果を表１に示す。表１には，ＧａＡｓ基板上に成長させた種々のＩｎ組成におけるＧａＩｎＮＡｓ膜のＮ組成が示されている。
【００１７】
【表１】
【００１８】
表１より，Ｉｎ組成が増すほどＮ組成が減少していることがわかる。また，この実験より，下地となる基板表面の材料によってもエピタキシャル成長のし易さに違いがあることがわかった。
【００１９】
また，フォトルミネッセンス（以下，ＰＬと略記する）波長１．１μｍ以上のＧａＩｎＮＡｓでは，ＧａＡｓ上にエピタキシャル成長した場合には，その表面が鏡面状態となるが，このＰＬ波長１．１μｍ以上のＧａＩｎＮＡｓをＡｌＧａＡｓ上に成長させたところ，その表面は鏡面状態にならなかった。このような表面が鏡面でないようなエピウエハを用いて発光素子を作製しても良好な特性は得られない。これは，ＧａＩｎＮＡｓとＡｌＧａＡｓとの界面において，まずＡｌＧａＮＡｓまたはＡｌＧａＩｎＮＡｓよりなる混晶の結合が形成されると考えられ，この混晶の結合の形成がＧａＩｎＮＡｓの形成に比べて困難であるため，鏡面状の表面が得られ難いことが原因であると考えられる。このようにＡｌＧａＡｓとＧａＩｎＮＡｓとを直接接合することは，ＧａＡｓとＧａＩｎＮＡｓとを接合するのに比べて困難であることが本発明者により明らかとされた。
【００２０】
本発明は，上記事情に鑑みなされたもので，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）等のワイドバンドギャップ層と，ＧａＩｎＮＡｓ層とを備え，良好なキャリアの閉込め特性を有する半導体発光素子を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記目的を達成するために，本発明者は，ＧａＩｎＰ上にＧａＩｎＮＡｓを直接エピタキシャル成長させると，その界面にまずＧａＩｎＮＰまたはＧａＩｎＮＰＡｓよりなる混晶の結合が形成されると推察した。従って，ＧａＩｎＰ上にＧａＩｎＮＡｓが直接成長するためには，ＧａＩｎＰ上でＧａＩｎＮＡｓが成長し得るような条件でもって，ＧａＩｎＮＰまたはＧａＩｎＮＰＡｓよりなる混晶の成長が起こらなければならないと考えた。
【００２２】
そこで，本発明者は，ＧａＩｎＮＰよりなる混晶を成長させることを試みた。しかし，ＧａＩｎＮＡｓの結晶成長条件と同様の条件でもって，表面が鏡面状のＧａＩｎＮＰを得ることはできなかった。Ｎ組成を徐々に下げてＧａＩｎＮＰを成長させたところ，Ｎ組成が低くなるほどその表面状態は良好になる傾向があった。また，例えばＰＬ波長が１．３μｍのＧａＩｎＮＡｓ層に適した結晶成長条件においては，鏡面状の表面を得るために許容されるＮ組成の最大値は０．５％程度であり，その上限値を超えると表面が鏡面にならないことがわかった。本発明を実施するにあたって，ＧａＩｎＮＡｓのＮ組成は数％程度，例えば３％程度であるのが適当であるが，これは許容されるＮ組成の最大値（０．５％）を超えてしまうため，ＧａＩｎＮＡｓの表面は鏡面にならず，良好な特性を有する発光素子を得ることは極めて困難であることがわかった。
【００２３】
また，上記目的を達成するために，本発明者は，ＡｌＧａＡｓ上にＧａＩｎＮＡｓを直接エピタキシャル成長させると，その界面にまずＡｌＧａＮＡｓまたはＡｌＧａＩｎＮＡｓよりなる混晶の結合が形成されると推察した。従って，ＡｌＧａＡｓ上にＧａＩｎＮＡｓが直接成長するためには，ＡｌＧａＡｓ上でＧａＩｎＮＡｓが成長し得るような条件でもって，ＡｌＧａＮＡｓまたはＡｌＧａＩｎＮＡｓよりなる混晶の成長が起こらなければならないと考えた。
【００２４】
そこで，本発明者は，ＡｌＧａＮＡｓよりなる混晶を成長させることを試みた。しかし，ＧａＩｎＮＡｓの結晶成長条件と同様の条件でもって，表面が鏡面状のＡｌＧａＮＡｓを得ることはできなかった。Ｎ組成を徐々に下げてＡｌＧａＮＡｓを成長させたところ，Ｎ組成が低くなるほどその表面状態は良好になる傾向があったが，良好な特性を有する発光素子を得ることは極めて困難であることがわかった。
【００２５】
一方，例えばＰＬ波長が１．３μｍでその表面が鏡面状のＧａＩｎＮＡｓをＧａＡｓ上に直接成長させることは可能であった。
【００２６】
本発明は上記知見に基づきなされたもので，請求項１記載の発明は，半導体発光素子において，半導体基板上に，少なくとも，ＡｌzＧａ1-zＡｓ（ただし，０＜ｚ≦１）またはＧａtＩｎ1-tＰuＡｓ1-u（ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる第一導電型の下部クラッド層，１分子層以上２０ｎｍ以下の厚さのＧａＡｓよりなる下部スペーサ層，半導体基板に対して０．３％以下の歪み量で格子整合しており５０ｎｍ以上の厚さのＧａxＩｎ1-xＮyＡｓ1-y（ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる活性層，１分子層以上２０ｎｍ以下の厚さのＧａＡｓよりなる上部スペーサ層，ＡｌzＧａ1-zＡｓ（ただし，０＜ｚ≦１）またはＧａtＩｎ1-tＰuＡｓ1-u（ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる第二導電型の上部クラッド層が順次積層されてなり，前記活性層に前記下部スペーサ層及び上部スペーサ層が接していることを特徴とするものである。
【００２７】
請求項１記載の発明によれば，クラッド層上に１分子層以上２０ｎｍ以下の厚さのＧａＡｓスペーサ層を形成してクラッド層の表面を完全にＧａＡｓスペーサ層で覆った場合に，その上に活性層を容易に成長させることができ，また，ＧａＡｓよりなるスペーサ層の厚さが２０ｎｍ以下であるので，キャリアの拡散長より十分薄く，厚さ５０ｎｍ以上の厚膜活性層にキャリアが閉じこまることになるので，Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるクラッド層と，Ｇａ x Ｉｎ 1-x Ｎ y Ａｓ 1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる活性層とが積層されてなり，かつ良好な素子特性を有する半導体発光素子を得ることができる。
【００２８】
請求項２記載の発明は，半導体基板上に，下部クラッド層，下部ガイド層，量子井戸層，上部ガイド層および上部クラッド層を形成した半導体発光素子であって，Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる前記下部クラッド層と，前記下部クラッド層よりバンドギャップエネルギーが小さいＡｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる前記下部ガイド層と，Ｇａ x Ｉｎ 1-x Ｎ y Ａｓ 1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる少なくとも１層の前記量子井戸層と，前記上部クラッド層よりバンドギャップエネルギーが小さいＡｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる前記上部ガイド層と，Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる前記上部クラッド層と，前記量子井戸層に直接接し，量子井戸層とＧａＡｓ以外の材料からなる半導体層との間に，少なくとも１分子層以上２ｎｍ以下の厚さのＧａＡｓよりなるスペーサ層と，を具備している。
【００２９】
請求項２記載の発明によれば，ガイド層上に１分子層以上２ｎｍ以下の厚さのＧａＡｓスペーサ層を形成してガイド層の表面を完全にＧａＡｓスペーサ層で覆った場合に，その上に量子井戸層を容易に成長させることができ，また，ＧａＡｓよりなるスペーサ層が１分子層以上２ｎｍ以下の厚さであるので，ＡｌＧａＡｓやＧａＩｎＰＡｓがキャリアブロックとなりキャリア閉じ込めが良くなるので，Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるガイド層と，Ｇａ x Ｉｎ 1-x Ｎ y Ａｓ 1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる量子井戸層とが積層されてなり，かつ良好な素子特性を有する半導体発光素子を得ることができる。
【００４０】
【発明の実施の形態】
（第１実施形態）
本発明に係る半導体発光素子の第１実施形態は，半導体レーザダイオードにおいて，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる第一導電型の下部クラッド層と，ミスフィット転位が発生する臨界膜厚以下の厚さのＧａx Ｉｎ1-x Ｎy Ａｓ1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる活性層との間，及びその活性層と，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる第二導電型の上部クラッド層との間に，それぞれ，１分子層以上の厚さのＧａＡｓよりなるスペーサ層が活性層に接して設けられているものである（図１参照）。
【００４１】
活性層は，半導体基板に対して０．３％以下の歪み量で格子整合していればよい。格子整合しているので，例えば５０ nm 以上の厚さの活性層を有する半導体発光素子が得られる。
【００４２】
スペーサ層の厚さが１分子層以上であればよい理由は，本発明者が行った実験によれば，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）の表面を１分子層以上のＧａＡｓで完全に被覆することにより，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）とＧａx Ｉｎ1-x Ｎy Ａｓ1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）とを積層することができたからである。なお，スペーサ層の厚さは，好ましくは，キャリア拡散長の１０分の１以下であるとよい。その理由は，キャリアの拡散長より充分薄く，活性層にキャリアが閉じこまるからである。
【００４３】
上記第１実施形態によれば，クラッド層上に１分子層以上２０ｎｍ以下の厚さのＧａＡｓスペーサ層を形成してクラッド層の表面を完全にＧａＡｓスペーサ層で覆った場合に，その上に活性層を容易に成長させることができ，また，ＧａＡｓよりなるスペーサ層の厚さが２０ｎｍ以下であるので，キャリアの拡散長より十分薄く，厚さ５０ｎｍ以上の厚膜活性層にキャリアが閉じこまることになるので，ＡｌzＧａ1-zＡｓ（ただし，０＜ｚ≦１）またはＧａtＩｎ1-tＰuＡｓ1-u（ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるクラッド層と，ＧａxＩｎ1-xＮyＡｓ1-y（ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる活性層とが積層されてなり，かつ良好な素子特性を有する半導体レーザダイオードを得ることができる。
【００４４】
（第２実施形態）
本発明に係る半導体発光素子の第２実施形態は，上記第１実施形態の半導体レーザダイオードにおいて，活性層が量子井戸層（引っ張り歪量子井戸層）になっているとともに，下部クラッド層と下部スペーサ層との間，及び上部スペーサ層と上部クラッド層との間に，それぞれ，バンドギャップエネルギーが対応するクラッド層のバンドギャップエネルギーよりも小さく，かつ量子井戸層のバンドギャップエネルギーよりも大きいＡｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるガイド層が設けられているものである（図２参照）。従って，１分子層以上の厚さのＧａＡｓよりなるスペーサ層は，各ガイド層と量子井戸層との間に，それぞれ，活性層に接して設けられている。
【００４５】
活性層は，半導体基板に対して引っ張り歪を有している。
【００４６】
スペーサ層の厚さが１分子層以上であればよいのは，上記第１実施形態において説明したように，本発明者が行った実験結果に基づいている。
【００４７】
上記第２実施形態によれば，ガイド層上に１分子層以上２ｎｍ以下の厚さのＧａＡｓスペーサ層を形成してガイド層の表面を完全にＧａＡｓスペーサ層で覆った場合に，その上に量子井戸層を容易に成長させることができ，また，ＧａＡｓよりなるスペーサ層が１分子層以上２ｎｍ以下の厚さであるので，ＡｌＧａＡｓやＧａＩｎＰＡｓがキャリアブロックとなりキャリア閉じ込めが良くなるので，ＡｌzＧａ1-zＡｓ（ただし，０＜ｚ≦１）またはＧａtＩｎ1-tＰuＡｓ1-u（ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるガイド層と，ＧａxＩｎ1-xＮyＡｓ1-y（ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる量子井戸層とが積層されてなり，かつ良好な素子特性を有する半導体レーザダイオードを得ることができる。
【００４８】
（第３実施形態）
本発明に係る半導体発光素子の第３実施形態は，上記第１実施形態の半導体レーザダイオードにおいて，活性層が量子井戸層（圧縮歪量子井戸層）になっているとともに，下部クラッド層と下部スペーサ層との間，及び上部スペーサ層と上部クラッド層との間に，それぞれ，バンドギャップエネルギーが対応するクラッド層のバンドギャップエネルギーよりも小さく，かつ量子井戸層のバンドギャップエネルギーよりも大きいＡｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるガイド層が設けられているものである（図３参照）。従って，１分子層以上の厚さのＧａＡｓよりなるスペーサ層は，各ガイド層と量子井戸層との間に，それぞれ，活性層に接して設けられている。
【００４９】
活性層は，半導体基板に対して圧縮歪を有している。
【００５０】
スペーサ層の厚さが１分子層以上であればよいのは，上記第１実施形態において説明したように，本発明者が行った実験結果に基づいている。
【００５１】
上記第３実施形態によれば，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるガイド層と，Ｇａx Ｉｎ1-x Ｎy Ａｓ1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる量子井戸層とが積層されてなる半導体レーザダイオードを得ることができる。
【００５２】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが，本発明は上記各実施形態に限定されるものではなく，その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５３】
例えば，本発明は，半導体レーザダイオードに限らず，発光ダイオードにも適用可能である。
【００５４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体発光素子に適用した場合について説明したが，この発明はそれに限定されるものではなく，赤外光用のフォトダイオード等の受光素子にも利用することができる。
【００５５】
以下に，具体的な実施例及び比較例を挙げて本発明の特徴とするところを明らかとする。なお，本発明は，以下の各実施例により何ら制限されるものではない。
【００５６】
（実施例１）
図１には，本発明に係る半導体発光素子の一例が示されている。この半導体発光素子は，ＤＨ構造（ダブルヘテロ構造，Double Hetero-Structure ）の絶縁膜ストライプ型レーザダイオードである。
【００５７】
このレーザダイオードは，図１に示すように，例えば，ｎ−ＧａＡｓ基板１０１の表面上にｎ−ＧａＡｓよりなるバッファ層１０２が積層され，そのバッファ層１０２上にｎ−Ｇａ0.5 Ｉｎ0.5 Ｐよりなる下部クラッド層１０３が積層され，その下部クラッド層１０３上にＧａＡｓよりなる下部スペーサ層１０４が積層され，その下部スペーサ層１０４上にＧａ0.9 Ｉｎ0.1 Ｎ0.03Ａｓ0.97よりなる活性層１０５が積層され，その活性層１０５上にＧａＡｓよりなる上部スペーサ層１０６が積層され，その上部スペーサ層１０６上にｐ−Ｇａ0.5 Ｉｎ0.5 Ｐよりなる上部クラッド層１０７が積層され，その上部クラッド層１０７上にｐ−ＧａＡｓよりなるキャップ（コンタクト）層１０８が積層された構造を有している。そして，キャップ層１０８上には，絶縁膜１１０が積層されている。絶縁膜１１０の一部は除去されて電流注入部となっており，その電流注入部において，ｐ側電極１０９がキャップ層１０８にオーミック接触している。一方，基板１０１の裏面にはｎ側電極１１１が形成されている。
【００５８】
基板１０１は，例えばその表面が［０１１］方向に１５°傾いたオフ基板である。
【００５９】
下部クラッド層１０３の厚さは，例えば１．５μｍである。
【００６０】
下部スペーサ層１０４の厚さは，例えば２０nmである。
【００６１】
活性層１０５の厚さは，例えば０．１μｍである。また，活性層１０５は，例えば基板１０１にほぼ格子整合しており，そのＰＬ波長は約１．３μｍである。
【００６２】
上部スペーサ層１０６の厚さは，例えば２０nmである。
【００６３】
上部クラッド層１０７の厚さは，例えば１．５μｍである。
【００６４】
キャップ（コンタクト）層１０８の厚さは，例えば０．４μｍである。
【００６５】
以上のように構成されたレーザダイオードをＭＯＣＶＤ法により作製した。原料としてトリメチルガリウム（ＴＭＧ），トリメチルインジウム（ＴＭＩ），フォスフィン（ＰＨ3 ），アルシン（ＡｓＨ3 ）及び窒素源となるジメチルヒドラジン（ＤＭＨｙ）を用いた。また，キャリアガスとしてＨ2 を用いた。そして，各半導体層の形成時に，その成長させる半導体の組成に応じてＭＯＣＶＤ装置のチャンバー内に導入する原料を適宜選択した。
【００６６】
上記構成のレーザダイオードを評価したところ，ホールを閉じ込めることができたようであり，レーザ発振が起こった。また，このレーザダイオードの温度特性は，ＩｎＰ基板上にＧａＩｎＰＡｓよりなる活性層を形成した従来の１．３μｍ帯のレーザダイオードよりも優れていた。
【００６７】
また，活性層１０５のＧａＩｎＮＡｓにおけるＮ（窒素）の組成は，アルシン（ＡｓＨ3 ）に対するジメチルヒドラジン（ＤＭＨｙ）の供給量比を増やすほど，また成 長温度を下げるほど，また成長速度を上げるほど大きくなるという傾向が認められた。従って，アルシン（ＡｓＨ3 ）に対するジメチルヒドラジン（ＤＭＨｙ）の供給量比，成長温度及び成長速度を適宜選択することによって，ＧａＩｎＮＡｓ層のＮ組成を制御することができ，種々の組成のＧａＩｎＮＡｓよりなる活性層を有するレーザダイオードを得ることができる。
【００６８】
また，下部スペーサ層１０４及び上部スペーサ層１０６の厚さは２０nmに限らず，１分子層以上の厚さであればよい。これは，本発明者が行った実験によれば，Ｇａ0.5 Ｉｎ0.5 Ｐ上に１分子層以上の厚さのＧａＡｓ層を形成してＧａ0.5 Ｉｎ0.5 Ｐの表面を完全にＧａＡｓ層で覆ったところ，その上にＧａＩｎＮＡｓを容易に成長させることができたからである。
【００６９】
（実施例２）
図２には，本発明に係る半導体発光素子の他の例が示されている。この半導体発光素子は，利得の発生する活性層と利得の発生や吸収損失のないガイド層を備えたＳＣＨ−ＳＱＷ構造（Separate Confinement Hetero-Structure ）の絶縁膜ストライプ型レーザダイオードである。
【００７０】
このレーザダイオードは，図２に示すように，例えば，ｎ−ＧａＡｓ基板２０１の表面上にｎ−ＧａＡｓよりなるバッファ層２０２が積層され，そのバッファ層２０２上にｎ−Ａｌ0.5 Ｇａ0.5 Ａｓよりなる下部クラッド層２０３が積層され，その下部クラッド層２０３上にＡｌ0.2 Ｇａ0.8 Ａｓよりなる下部ガイド層２０４が積層され，その下部ガイド層２０４上にＧａＡｓよりなる下部スペーサ層２０５が積層され，その下部スペーサ層２０５上にＧａ0.94Ｉｎ0.06Ｎ0.04Ａｓ0.96よりなる量子井戸層（活性層）２０６が積層され，その量子井戸層２０６上にＧａＡｓよりなる上部スペーサ層２０７が積層され，その上部スペーサ層２０７上にＡｌ0.2 Ｇａ0.8 Ａｓよりなる上部ガイド層２０８が積層され，その上部ガイド層２０８上にｐ−Ａｌ0.5 Ｇａ0.5 Ａｓよりなる上部クラッド層２０９が積層され，その上部クラッド層２０９上にｐ−ＧａＡｓよりなるキャップ（コンタクト）層２１０が積層された構造を有している。そして，キャップ層２１０上には，絶縁膜２１２が積層されている。絶縁膜２１２の一部は除去されて電流注入部となっており，その電流注入部において，ｐ側電極２１１がキャップ層２１０にオーミック接触している。一方，基板２０１の裏面にはｎ側電極２１３が形成されている。
【００７１】
下部クラッド層２０３の厚さは，例えば１．５μｍである。
【００７２】
下部ガイド層２０４の厚さは，例えば１２０nmである。
【００７３】
下部スペーサ層２０５の厚さは，例えば２nmである。
【００７４】
井戸層２０６の厚さは，例えば１０nmであり，井戸層２０６のＰＬ波長は約１．３μｍである。また，井戸層２０６の自由な状態での格子定数（すなわち，Ｇａ0.94Ｉｎ0.06Ｎ0.04Ａｓ0.96単独での格子定数）は，基板２０１の格子定数よりも小さい。
【００７５】
上部スペーサ層２０７の厚さは，例えば２nmである。
【００７６】
上部ガイド層２０８の厚さは，例えば１２０nmである。
【００７７】
上部クラッド層２０９の厚さは，例えば１．５μｍである。
【００７８】
キャップ（コンタクト）層２１０の厚さは，例えば０．４μｍである。
【００７９】
以上のように構成されたレーザダイオードをＭＯＣＶＤ法により作製した。原料としてトリメチルアルミニウム（ＴＭＡ），トリメチルガリウム（ＴＭＧ），トリメチルインジウム（ＴＭＩ），アルシン（ＡｓＨ3 ）及び窒素源となるジメチルヒドラジン（ＤＭＨｙ）を用いた。また，キャリアガスとしてＨ2 を用いた。そして，各半導体層の形成時に，その成長させる半導体の組成に応じてＭＯＣＶＤ装置のチャンバー内に導入する原料を適宜選択した。
【００８０】
上記構成のレーザダイオードを評価したところ，ガイド層をＧａＡｓで形成したレーザダイオードよりも閾値電流密度が低く，優れていた。また，温度特性も優れていた。
【００８１】
また，井戸層２０６のＧａＩｎＮＡｓにおけるＮ（窒素）の組成は，アルシン（ＡｓＨ3 ）に対するジメチルヒドラジン（ＤＭＨｙ）の供給量比を増やすほど，また成 長温度を下げるほど，また成長速度を上げるほど大きくなるという傾向が認められた。従って，アルシン（ＡｓＨ3 ）に対するジメチルヒドラジン（ＤＭＨｙ）の供給量比，成長温度及び成長速度を適宜選択することによって，ＧａＩｎＮＡｓ層のＮ組成を制御することができ，種々の組成のＧａＩｎＮＡｓよりなる活性層を有するレーザダイオードを得ることができる。
【００８２】
なお，上記実施例２では井戸層２０６の組成は，Ｇａ0.94Ｉｎ0.06Ｎ0.04Ａｓ0.96で説明したが本発明はこれに限定されるものではなく，他の組成の引っ張り歪ＧａＩｎＮＡｓ層で形成してもよい。本発明の適用にあたっては，ＧａＩｎＮＡｓ層の格子定数が小さいほど，その価電子帯のエネルギーレベルが下がり，ガイド層やクラッド層をＧａＡｓよりもワイドバンドギャップのＡｌＧａＡｓ等でもって形成した時のホールの閉込め効果が高くなるので，有効性が高い。
【００８３】
また，下部スペーサ層２０５及び上部スペーサ層２０７の厚さは２nmに限らず，１分子層以上の厚さであればよい。これは，本発明者が行った実験によれば，Ａｌ0.2 Ｇａ0.8 Ａｓ上に１分子層以上の厚さのＧａＡｓ層を形成してＡｌ0.2 Ｇａ0.8 Ａｓの表面を完全にＧａＡｓ層で覆ったところ，その上にＧａＩｎＮＡｓを容易に成長させることができたからである。
【００８４】
（実施例３）
図３には，本発明に係る半導体発光素子の他の例が示されている。この半導体発光素子は，利得の発生する活性層と利得の発生や吸収損失のないガイド層を備えたＳＣＨ−ＳＱＷ構造（Separate Confinement Hetero-Structure ）の絶縁膜ストライプ型レーザダイオードである。
【００８５】
このレーザダイオードは，図３に示すように，例えば，ｎ−ＧａＡｓ基板３０１の表面上にｎ−ＧａＡｓよりなるバッファ層３０２が積層され，そのバッファ層３０２上にｎ−Ａｌ0.5 Ｇａ0.5 Ａｓよりなる下部クラッド層３０３が積層され，その下部クラッド層３０３上にＡｌ0.2 Ｇａ0.8 Ａｓよりなる下部ガイド層３０４が積層され，その下部ガイド層３０４上にＧａＡｓよりなる下部スペーサ層３０５が積層され，その下部スペーサ層３０５上にＧａ0.8 Ｉｎ0.2 Ｎ0.02Ａｓ0.98よりなる量子井戸層（活性層）３０６が積層され，その量子井戸層３０６上にＧａＡｓよりなる上部スペーサ層３０７が積層され，その上部スペーサ層３０７上にＡｌ0.2 Ｇａ0.8 Ａｓよりなる上部ガイド層３０８が積層され，その上部ガイド層３０８上にｐ−Ａｌ0.5 Ｇａ0.5 Ａｓよりなる上部クラッド層３０９が積層され，その上部クラッド層３０９上にｐ−ＧａＡｓよりなるキャップ（コンタクト）層３１０が積層された構造を有している。そして，キャップ層３１０上には，絶縁膜３１２が積層されている。絶縁膜３１２の一部は除去されて電流注入部となっており，その電流注入部において，ｐ側電極３１１がキャップ層３１０にオーミック接触している。一方，基板３０１の裏面にはｎ側電極３１３が形成されている。
【００８６】
下部クラッド層３０３の厚さは，例えば１．５μｍである。
【００８７】
下部ガイド層３０４の厚さは，例えば１２nmである。
【００８８】
下部スペーサ層３０５の厚さは，例えば２nmである。
【００８９】
井戸層３０６の厚さは，例えば１０nmであり，井戸層３０６のＰＬ波長は約１．３μｍである。また，井戸層３０６の自由な状態での格子定数（すなわち，Ｇａ0.8 Ｉｎ0.2 Ｎ0.02Ａｓ0.98単独での格子定数）は，基板３０１の格子定数よりも小さい。さらに井戸層３０６は約１％の圧縮歪を有している。
【００９０】
上部スペーサ層３０７の厚さは，例えば２nmである。
【００９１】
上部ガイド層３０８の厚さは，例えば１２nmである。
【００９２】
上部クラッド層３０９の厚さは，例えば１．５μｍである。
【００９３】
キャップ（コンタクト）層３１０の厚さは，例えば０．４μｍである。
【００９４】
以上のように構成されたレーザダイオードをＭＯＣＶＤ法により作製した。原料としてトリメチルアルミニウム（ＴＭＡ），トリメチルガリウム（ＴＭＧ），トリメチルインジウム（ＴＭＩ），アルシン（ＡｓＨ3 ）及び窒素源となるジメチルヒドラジン（ＤＭＨｙ）を用いた。また，キャリアガスとしてＨ2 を用いた。そして，各半導体層の形成時に，その成長させる半導体の組成に応じてＭＯＣＶＤ装置のチャンバー内に導入する原料を適宜選択した。
【００９５】
上記構成のレーザダイオードを評価したところ，ガイド層をＧａＡｓで形成したレーザダイオードよりも閾値電流密度が低く，優れていた。また，温度特性も優れていた。
【００９６】
また，井戸層３０６のＧａＩｎＮＡｓにおけるＮ（窒素）の組成は，アルシン（ＡｓＨ3 ）に対するジメチルヒドラジン（ＤＭＨｙ）の供給量比を増やすほど，また成長温度を下げるほど，また成長速度を上げるほど大きくなるという傾向が認められた。従って，アルシン（ＡｓＨ3 ）に対するジメチルヒドラジン（ＤＭＨｙ）の供給量比，成長温度及び成長速度を適宜選択することによって，ＧａＩｎＮＡｓ層のＮ組成を制御することができ，種々の組成のＧａＩｎＮＡｓよりなる活性層を有するレーザダイオードを得ることができる。
【００９７】
なお，実施例３では，約１％の圧縮歪ＧａＩｎＮＡｓ層（ＧａＡｓ基板格子整合系より約１％格子定数が大きい）を用いたが，本発明はこれに限定されるものではなく，他の割合の圧縮歪が生じているＧａＩｎＮＡｓ層で形成してもよい。本発明の適用にあたっては，ＧａＩｎＮＡｓ層の格子定数が小さいほど，その価電子帯のエネルギーレベルが下がりホール閉じ込めを良好にするためにＧａＡｓよりよりもバンドギャップエネルギーの大きいＡｌＧａＡｓ等をガイド層に用いる必要があり，ＧａＡｓスペーサ層を用いると結晶性の良好な積層構造を得ることができるので有効である。
【００９８】
また，下部スペーサ層３０５及び上部スペーサ層３０７の厚さは２nmに限らず，１分子層以上の厚さであればよい。これは，本発明者が行った実験によれば，Ａｌ0.2 Ｇａ0.8 Ａｓ上に１分子層以上の厚さのＧａＡｓ層を形成してＡｌ0.2 Ｇａ0.8 Ａｓの表面を完全にＧａＡｓ層で覆ったところ，その上にＧａＩｎＮＡｓを容易に成長させることができたからである。
【００９９】
また，上記実施例１〜３では，便宜上，本発明を，最も構造の簡単な絶縁膜ストライプ型レーザダイオードに適用した場合について説明したが，本発明はこれに限らず，他のタイプのレーザダイオードにも適用可能であるのはいうまでもない。
【０１００】
（比較例１）
上記実施例１に対する比較として，Ｇａ0.5 Ｉｎ0.5 Ｐ上に，ＰＬ波長が１．３μｍのＧａＩｎＮＡｓ膜を直接エピタキシャル成長させたところ，表面が鏡面状態のＧａＩｎＮＡｓ膜を得ることができなかった。Ｎ組成を徐々に下げてエピタキシャル成長を行ったところ，Ｎ組成が低くなるほどエピタキシャル成長膜の表面状態は鏡面に近くなり良好になったが，その代わり，ＰＬ波長が１．３μｍより短くなってしまい，ＰＬ波長が１．３μｍのＧａＩｎＮＡｓ膜を成長させることは困難であった。なお，ＧａＡｓ上にＰＬ波長が１．３μｍのＧａＩｎＮＡｓ膜をエピタキシャル成長させたところ，エピタキシャル成長膜の表面は鏡面状態であった。
【０１０１】
（比較例２）
上記実施例２に対する比較として，Ａｌ0.2 Ｇａ0.8 Ａｓ上に，ＰＬ波長が１．３μｍのＧａＩｎＮＡｓ膜を直接エピタキシャル成長させたところ，表面が鏡面状態のＧａＩｎＮＡｓ膜を得ることができなかった。Ｎ組成を徐々に下げてエピタキシャル成長を行ったところ，Ｎ組成が低くなるほどエピタキシャル成長膜の表面状態は鏡面に近くなり良好になったが，その代わり，ＰＬ波長が１．３μｍより短くなってしまい，ＰＬ波長が１．３μｍのＧａＩｎＮＡｓ膜を成長させることは困難であった。
【０１０２】
【発明の効果】
請求項１記載の発明によれば，クラッド層上に１分子層以上２０ｎｍ以下の厚さのＧａＡｓスペーサ層を形成してクラッド層の表面を完全にＧａＡｓスペーサ層で覆った場合に，その上に活性層を容易に成長させることができ，また，ＧａＡｓよりなるスペーサ層の厚さが２０ｎｍ以下であるので，キャリアの拡散長より十分薄く，厚さ５０ｎｍ以上の厚膜活性層にキャリアが閉じこまることになるので，Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるクラッド層と，Ｇａ x Ｉｎ 1-x Ｎ y Ａｓ 1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる活性層とが積層されてなり，かつ良好な素子特性を有する半導体発光素子を得ることができる。
【０１０３】
請求項２記載の発明によれば，ガイド層上に１分子層以上２ｎｍ以下の厚さのＧａＡｓスペーサ層を形成してガイド層の表面を完全にＧａＡｓスペーサ層で覆った場合に，その上に量子井戸層を容易に成長させることができ，また，ＧａＡｓよりなるスペーサ層が１分子層以上２ｎｍ以下の厚さであるので，ＡｌＧａＡｓやＧａＩｎＰＡｓがキャリアブロックとなりキャリア閉じ込めが良くなるので，Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるガイド層と，Ｇａ x Ｉｎ 1-x Ｎ y Ａｓ 1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる量子井戸層とが積層されてなる半導体発光素子を得ることができる。
【０１０４】
また，請求項２記載の発明によれば，ガイド層をＧａＡｓで形成した場合に比べて，キャリアの閉込めが良好になるので，発光効率や温度特性等の性能が向上し，素子特性の良好な半導体発光素子を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体発光素子の実施例１を示す縦断面図である。
【図２】本発明に係る半導体発光素子の実施例２を示す縦断面図である。
【図３】本発明に係る半導体発光素子の実施例３を示す縦断面図である。
【符号の説明】
１０１，２０１，３０１ ｎ−ＧａＡｓ基板
１０２，２０２，３０２ ｎ−ＧａＡｓバッファ層
１０３ ｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ下部クラッド層
１０４，２０５，３０５ ＧａＡｓ下部スペーサ層
１０５ Ｇａ0.9 Ｉｎ0.1 Ｎ0.03Ａｓ0.97活性層
１０６，２０７，３０７ ＧａＡｓ上部スペーサ層
１０７ ｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ上部クラッド層
１０８，２１０，３１０ ｐ−ＧａＡｓキャップ層（コンタクト層）
１０９，２１１，３１１ ｐ側電極
１１０，２１２，３１２ 絶縁膜
１１１，２１３，３１３ ｎ側電極
２０３，３０３ ｎ−Ａｌ0.5 Ｇａ0.5 Ａｓ下部クラッド層
２０４，３０４ Ａｌ0.2 Ｇａ0.8 Ａｓ下部ガイド層
２０６ Ｇａ0.94Ｉｎ0.06Ｎ0.04Ａｓ0.96量子井戸層（活性層）
２０８，３０８ Ａｌ0.2 Ｇａ0.8 Ａｓ上部ガイド層
２０９，３０９ ｐ−Ａｌ0.5 Ｇａ0.5 Ａｓ上部クラッド層
３０６ Ｇａ0.8 Ｉｎ0.2 Ｎ0.02Ａｓ0.98量子井戸層（活性層）
【発明の属する技術分野】
本発明は，半導体発光素子さらにはレーザダイオード及び発光ダイオードに関し，例えばレーザダイオードまたは発光ダイオードを用いた光通信に適用して有用な技術に関する。
【０００２】
【従来の技術】
従来，光ファイバーを用いた光通信システムは，主に局と局との間の幹線系の伝送路で用いられている。将来的には，加入者端局と各加入者宅との間の加入者系の伝送路においても，光通信システムを利用することが提案されている。この加入者系における光通信システムの利用を実現するためには，レーザダイオードや発光ダイオード等の発光素子，及びＰＩＮフォトダイオードやアバランシェ・フォトダイオード等の受光素子を含むシステムの小型化及び低コスト化を図る必要がある。
【０００３】
例えば，レーザダイオード等の光デバイスにおいては，電流の注入により発熱するレーザダイオードの温度を制御するために，ペルチェ素子等のサーモクーラやヒートシンクを備えたものが公知である。しかし，システムの小型化及び低コスト化を図るためには，ペルチェ素子等を設けなくても安定して動作する発光素子が必要である。実用温度範囲内で安定した動作を行うためには，閾値電流密度が低く，かつ温度変化による特性変動の少ない高特性温度の半導体レーザが必要であり，その開発が望まれている。しかし，従来の，ＩｎＰ基板上にＩｎＰよりなるクラッド層とＧａＩｎＰＡｓよりなる活性層が形成されてなるＧａＩｎＰＡｓ／ＩｎＰ系のレーザダイオードでは，伝導帯のバンド不連続を大きくできないため，高特性温度を実現するのは困難である。
【０００４】
そこで，高温度特性を実現するために，特開平６−３７３５５号公開公報に開示されているように，ＧａＡｓ基板上にＧａＩｎＮＡｓ系材料よりなる活性層を形成することが提案されている。この提案によれば，ＧａＡｓより格子定数が大きいＧａＩｎＡｓにＮ（窒素）を添加することにより，Ｎ（窒素）が添加されてなるＧａＩｎＡｓ（すなわち，ＧａＩｎＮＡｓ）の格子定数をＧａＡｓに格子整合させることができるとされている。また，この提案によれば，半導体レーザのバンドギャップエネルギーが小さくなり，１．３μｍまたは１．５μｍ帯での発光が可能であるとされている。
【０００５】
Jpn.J.Appl.Phys.Vol.35(1996)pp.1273-1275には，そのようなＧａＡｓ基板上にＧａＩｎＮＡｓ系材料よりなる活性層が設けられてなる半導体レーザについて，近藤らにより計算されたバンドラインナップについて報告されている。その報告の中で，この半導体レーザは，ＧａＩｎＮＡｓがＧａＡｓに格子整合したＧａＡｓ格子整合系であるため，クラッド層をＡｌＧａＡｓで形成することにより，伝導帯のバンド不連続を大きくすることができ，従って高特性温度の半導体レーザを得ることができると予想されている。また，ＧａＡｓ基板に格子整合するＧａＩｎＮＡｓをＧａＡｓと接合させた場合には，ＧａＩｎＮＡｓとＧａＡｓとの価電子帯のエネルギーレベルが同じになってしまい，ホールを閉じこめることができなくなってしまうという不都合が生じるが，Jpn.J.Appl.Phys.Vol.35(1996)pp.1273-1275には，ＧａＩｎＮＡｓをＡｌＧａＡｓと接合させることによりホールの閉込めが可能であることが報告されている。
【０００６】
また，Jpn.J.Appl.Phys.Vol.35(1996)pp.5711-5713には，近藤らにより実際に作製された半導体レーザについての報告がされている。この半導体レーザは，ＡｌＧａＡｓよりなる厚さ１．４μｍのクラッド層，ＧａＡｓよりなる厚さ１４０nmのガイド層及びＧａＩｎＮＡｓよりなる厚さ７nmの圧縮歪量子井戸層を備えた構造となっている。近藤らの計算によれば，ＧａＩｎＮＡｓ層の格子定数がＧａＡｓ基板の格子定数よりも充分大きくてＧａＩｎＮＡｓ層に圧縮歪が生じている場合には，ガイド層がＧａＡｓでできていてもホールを閉じ込めることができるとされている。
【０００７】
一方，ＧａＩｎＮＡｓ層の格子定数がＧａＡｓ基板の格子定数よりも小さくてＧａＩｎＮＡｓ層に引っ張り歪が生じている場合，またはＧａＩｎＮＡｓ層がＧａＡｓ基板に格子整合している場合には，ガイド層がＧａＡｓでできているとホールを閉じ込めることは不可能であるとされている。ＧａＩｎＮＡｓ層に引っ張り歪が生じている場合，及びＧａＩｎＮＡｓ層がＧａＡｓ基板に格子整合している場合に，ホールを閉じ込めるためには，ＧａＩｎＮＡｓ層をＡｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）等のワイドバンドギャップ層と接合させる必要があると考えられる。しかしながら，ＧａＩｎＮＡｓ層に引っ張り歪が生じるようにされた半導体レーザ，及びＧａＩｎＮＡｓ層がＧａＡｓ基板に格子整合するようにされた半導体レーザは，未だ開発されておらず，またそのような半導体レーザの実現可能性についての報告もされていない。
【０００８】
また，特開平７−１５４０２３号公開公報には，ＧａＡｓ基板上にＧａＩｎＮＡｓ系材料よりなる活性層が設けられてなる半導体レーザにおいて，クラッド層をＧａＩｎＰで形成した例が開示されている。この半導体レーザは，ｎ−ＧａＡｓ基板上に，厚さ１μｍのＳｉドープＧａＡｓバッファ層，厚さ２μｍのＳｉドープＧａＩｎＰｎ側クラッド層，厚さ０．２μｍのＧａＩｎＡｓＰ第１ｎ側ガイド層，厚さ０．１μｍのＧａＡｓ第２ｎ側ガイド層，厚さが０．１μｍで歪１．９％のＧａＩｎＡｓＮ（Ｇａ組成：０．７４，Ｎ組成：０．０１）活性層，厚さ０．１μｍのＧａＡｓ第２ｐ側ガイド層，厚さ０．２μｍのＧａＩｎＡｓＰ第１ｐ側ガイド層，厚さ０．１μｍのＺｎドープＧａＩｎＰｐ側クラッド層，及び厚さ１μｍのＳｉドープＧａＡｓコンタクト層が順次積層され，さらにＳｉドープＧａＡｓ電流ブロック層及びＺｎドープＧａＡｓコンタクト層が形成された構成となっている。
【０００９】
なお，本明細書及び添付図面中，“ｎ−”及び“ｐ−”は，それぞれ導電型がｎ型及びｐ型であることを表している。
【００１０】
【発明が解決しようとする課題】
しかしながら，特開平７−１５４０２３号公開公報に開示された例では，歪１．９％のＧａＩｎＡｓＮ活性層が０．１μｍの厚さで形成されているが，歪１．９％の膜を０．１μｍの厚さとなるように成長させると臨界膜厚を超えてしまうので，ミスフィット転位が発生し良好な結晶を得ることは不可能である。
【００１１】
また，特開平７−１５４０２３号に開示された例では，ＺｎドープＧａＩｎＰｐ側クラッド層とＺｎドープＧａＡｓコンタクト層との間の，電流が流れる領域に，ＳｉドープＧａＡｓコンタクト層が形成されているため，活性層に電流が流れず，キャリアの注入が起こらない。従って，この例ではレーザ発振は起こらない。
【００１２】
また，上記特開平６−３７３５５号公開公報には，ＧａＡｓ基板上にＧａＩｎＮＡｓ系材料よりなる活性層が形成されてなる半導体レーザの具体的な層構造については何ら開示されていない。従って，この公報では，ＧａＩｎＮＡｓ系材料で活性層を形成した場合の有効性が示唆されているに過ぎず，実現可能性についてはまったく不明である。
【００１３】
また，Jpn.J.Appl.Phys.Vol.35(1996)pp.5711-5713では，量子井戸層に大きな圧縮歪が生じている場合の例が開示されているだけであり，量子井戸層に引っ張り歪が生じる場合や量子井戸層がＧａＡｓ基板に格子整合する場合については何ら開示されていない。
【００１４】
そこで，本発明者は，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）等よりなるクラッド層と，ＧａＩｎＮＡｓよりなり，かつ引っ張り歪が生じているかまたはＧａＡｓ基板に格子整合している活性層とを有する半導体レーザの作製を試み，種々実験を行った。その結果，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）もしくはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）等のクラッド層またはガイド層とＧａＩｎＮＡｓ活性層とを直接接合することは困難であることがわかった。その理由は以下の通りである。
【００１５】
Ｖ族元素にＮ（窒素）を含んだ混晶半導体のほとんどは非混和領域にあるため，その結晶を成長させることは極めて困難である。非平衡度の高いＭＯＣＶＤ（有機金属気相成長法）やＭＢＥ（分子線エピタキシー法）により，わずかにＮ（窒素）を含む組成の結晶を成長させることができるだけである。一般に混晶半導体においては，その構成元素数が多いほど非混和性が強くなる。また，同じ混晶でも中間の組成の混晶ほど非混和性が強くなる。つまり，二元化合物が最も成長し易い。Ｖ族元素にＮ（窒素）を含んだ混晶半導体においても同様である。ＧａＩｎＮＡｓよりもＧａＮＡｓの方が成長し易い。従って，種々の組成のＧａＩｎＮＡｓの中でもＧａＮＡｓに近い組成の材料の方が成長し易い。
【００１６】
以上の事柄を検証するために本発明者は，ＭＯＣＶＤ法により，ＧａＡｓ基板上にＩｎ組成を変えてＧａＩｎＮＡｓ層をエピタキシャル成長させる実験を行った。原料として，トリメチルガリウム（ＴＭＧ），トリメチルインジウム（ＴＭＩ），アルシン（ＡｓＨ3 ）及びジメチルヒドラジン（ＤＭＨｙ）を用い，キャリアガスとしてＨ2 を用いた。成長温度は６３０℃であり，Ｉｎ原料であるＴＭＩの供給量のみを変化させた。得られたエピタキシャル成長膜の組成分析を，ＳＩＭＳ分析（二次イオン質量分析法）により行った。その結果を表１に示す。表１には，ＧａＡｓ基板上に成長させた種々のＩｎ組成におけるＧａＩｎＮＡｓ膜のＮ組成が示されている。
【００１７】
【表１】
表１より，Ｉｎ組成が増すほどＮ組成が減少していることがわかる。また，この実験より，下地となる基板表面の材料によってもエピタキシャル成長のし易さに違いがあることがわかった。
【００１９】
また，フォトルミネッセンス（以下，ＰＬと略記する）波長１．１μｍ以上のＧａＩｎＮＡｓでは，ＧａＡｓ上にエピタキシャル成長した場合には，その表面が鏡面状態となるが，このＰＬ波長１．１μｍ以上のＧａＩｎＮＡｓをＡｌＧａＡｓ上に成長させたところ，その表面は鏡面状態にならなかった。このような表面が鏡面でないようなエピウエハを用いて発光素子を作製しても良好な特性は得られない。これは，ＧａＩｎＮＡｓとＡｌＧａＡｓとの界面において，まずＡｌＧａＮＡｓまたはＡｌＧａＩｎＮＡｓよりなる混晶の結合が形成されると考えられ，この混晶の結合の形成がＧａＩｎＮＡｓの形成に比べて困難であるため，鏡面状の表面が得られ難いことが原因であると考えられる。このようにＡｌＧａＡｓとＧａＩｎＮＡｓとを直接接合することは，ＧａＡｓとＧａＩｎＮＡｓとを接合するのに比べて困難であることが本発明者により明らかとされた。
【００２０】
本発明は，上記事情に鑑みなされたもので，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）等のワイドバンドギャップ層と，ＧａＩｎＮＡｓ層とを備え，良好なキャリアの閉込め特性を有する半導体発光素子を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記目的を達成するために，本発明者は，ＧａＩｎＰ上にＧａＩｎＮＡｓを直接エピタキシャル成長させると，その界面にまずＧａＩｎＮＰまたはＧａＩｎＮＰＡｓよりなる混晶の結合が形成されると推察した。従って，ＧａＩｎＰ上にＧａＩｎＮＡｓが直接成長するためには，ＧａＩｎＰ上でＧａＩｎＮＡｓが成長し得るような条件でもって，ＧａＩｎＮＰまたはＧａＩｎＮＰＡｓよりなる混晶の成長が起こらなければならないと考えた。
【００２２】
そこで，本発明者は，ＧａＩｎＮＰよりなる混晶を成長させることを試みた。しかし，ＧａＩｎＮＡｓの結晶成長条件と同様の条件でもって，表面が鏡面状のＧａＩｎＮＰを得ることはできなかった。Ｎ組成を徐々に下げてＧａＩｎＮＰを成長させたところ，Ｎ組成が低くなるほどその表面状態は良好になる傾向があった。また，例えばＰＬ波長が１．３μｍのＧａＩｎＮＡｓ層に適した結晶成長条件においては，鏡面状の表面を得るために許容されるＮ組成の最大値は０．５％程度であり，その上限値を超えると表面が鏡面にならないことがわかった。本発明を実施するにあたって，ＧａＩｎＮＡｓのＮ組成は数％程度，例えば３％程度であるのが適当であるが，これは許容されるＮ組成の最大値（０．５％）を超えてしまうため，ＧａＩｎＮＡｓの表面は鏡面にならず，良好な特性を有する発光素子を得ることは極めて困難であることがわかった。
【００２３】
また，上記目的を達成するために，本発明者は，ＡｌＧａＡｓ上にＧａＩｎＮＡｓを直接エピタキシャル成長させると，その界面にまずＡｌＧａＮＡｓまたはＡｌＧａＩｎＮＡｓよりなる混晶の結合が形成されると推察した。従って，ＡｌＧａＡｓ上にＧａＩｎＮＡｓが直接成長するためには，ＡｌＧａＡｓ上でＧａＩｎＮＡｓが成長し得るような条件でもって，ＡｌＧａＮＡｓまたはＡｌＧａＩｎＮＡｓよりなる混晶の成長が起こらなければならないと考えた。
【００２４】
そこで，本発明者は，ＡｌＧａＮＡｓよりなる混晶を成長させることを試みた。しかし，ＧａＩｎＮＡｓの結晶成長条件と同様の条件でもって，表面が鏡面状のＡｌＧａＮＡｓを得ることはできなかった。Ｎ組成を徐々に下げてＡｌＧａＮＡｓを成長させたところ，Ｎ組成が低くなるほどその表面状態は良好になる傾向があったが，良好な特性を有する発光素子を得ることは極めて困難であることがわかった。
【００２５】
一方，例えばＰＬ波長が１．３μｍでその表面が鏡面状のＧａＩｎＮＡｓをＧａＡｓ上に直接成長させることは可能であった。
【００２６】
本発明は上記知見に基づきなされたもので，請求項１記載の発明は，半導体発光素子において，半導体基板上に，少なくとも，ＡｌzＧａ1-zＡｓ（ただし，０＜ｚ≦１）またはＧａtＩｎ1-tＰuＡｓ1-u（ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる第一導電型の下部クラッド層，１分子層以上２０ｎｍ以下の厚さのＧａＡｓよりなる下部スペーサ層，半導体基板に対して０．３％以下の歪み量で格子整合しており５０ｎｍ以上の厚さのＧａxＩｎ1-xＮyＡｓ1-y（ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる活性層，１分子層以上２０ｎｍ以下の厚さのＧａＡｓよりなる上部スペーサ層，ＡｌzＧａ1-zＡｓ（ただし，０＜ｚ≦１）またはＧａtＩｎ1-tＰuＡｓ1-u（ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる第二導電型の上部クラッド層が順次積層されてなり，前記活性層に前記下部スペーサ層及び上部スペーサ層が接していることを特徴とするものである。
【００２７】
請求項１記載の発明によれば，クラッド層上に１分子層以上２０ｎｍ以下の厚さのＧａＡｓスペーサ層を形成してクラッド層の表面を完全にＧａＡｓスペーサ層で覆った場合に，その上に活性層を容易に成長させることができ，また，ＧａＡｓよりなるスペーサ層の厚さが２０ｎｍ以下であるので，キャリアの拡散長より十分薄く，厚さ５０ｎｍ以上の厚膜活性層にキャリアが閉じこまることになるので，Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるクラッド層と，Ｇａ x Ｉｎ 1-x Ｎ y Ａｓ 1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる活性層とが積層されてなり，かつ良好な素子特性を有する半導体発光素子を得ることができる。
【００２８】
請求項２記載の発明は，半導体基板上に，下部クラッド層，下部ガイド層，量子井戸層，上部ガイド層および上部クラッド層を形成した半導体発光素子であって，Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる前記下部クラッド層と，前記下部クラッド層よりバンドギャップエネルギーが小さいＡｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる前記下部ガイド層と，Ｇａ x Ｉｎ 1-x Ｎ y Ａｓ 1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる少なくとも１層の前記量子井戸層と，前記上部クラッド層よりバンドギャップエネルギーが小さいＡｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる前記上部ガイド層と，Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる前記上部クラッド層と，前記量子井戸層に直接接し，量子井戸層とＧａＡｓ以外の材料からなる半導体層との間に，少なくとも１分子層以上２ｎｍ以下の厚さのＧａＡｓよりなるスペーサ層と，を具備している。
【００２９】
請求項２記載の発明によれば，ガイド層上に１分子層以上２ｎｍ以下の厚さのＧａＡｓスペーサ層を形成してガイド層の表面を完全にＧａＡｓスペーサ層で覆った場合に，その上に量子井戸層を容易に成長させることができ，また，ＧａＡｓよりなるスペーサ層が１分子層以上２ｎｍ以下の厚さであるので，ＡｌＧａＡｓやＧａＩｎＰＡｓがキャリアブロックとなりキャリア閉じ込めが良くなるので，Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるガイド層と，Ｇａ x Ｉｎ 1-x Ｎ y Ａｓ 1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる量子井戸層とが積層されてなり，かつ良好な素子特性を有する半導体発光素子を得ることができる。
【００４０】
【発明の実施の形態】
（第１実施形態）
本発明に係る半導体発光素子の第１実施形態は，半導体レーザダイオードにおいて，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる第一導電型の下部クラッド層と，ミスフィット転位が発生する臨界膜厚以下の厚さのＧａx Ｉｎ1-x Ｎy Ａｓ1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる活性層との間，及びその活性層と，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる第二導電型の上部クラッド層との間に，それぞれ，１分子層以上の厚さのＧａＡｓよりなるスペーサ層が活性層に接して設けられているものである（図１参照）。
【００４１】
活性層は，半導体基板に対して０．３％以下の歪み量で格子整合していればよい。格子整合しているので，例えば５０ nm 以上の厚さの活性層を有する半導体発光素子が得られる。
【００４２】
スペーサ層の厚さが１分子層以上であればよい理由は，本発明者が行った実験によれば，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）の表面を１分子層以上のＧａＡｓで完全に被覆することにより，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）とＧａx Ｉｎ1-x Ｎy Ａｓ1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）とを積層することができたからである。なお，スペーサ層の厚さは，好ましくは，キャリア拡散長の１０分の１以下であるとよい。その理由は，キャリアの拡散長より充分薄く，活性層にキャリアが閉じこまるからである。
【００４３】
上記第１実施形態によれば，クラッド層上に１分子層以上２０ｎｍ以下の厚さのＧａＡｓスペーサ層を形成してクラッド層の表面を完全にＧａＡｓスペーサ層で覆った場合に，その上に活性層を容易に成長させることができ，また，ＧａＡｓよりなるスペーサ層の厚さが２０ｎｍ以下であるので，キャリアの拡散長より十分薄く，厚さ５０ｎｍ以上の厚膜活性層にキャリアが閉じこまることになるので，ＡｌzＧａ1-zＡｓ（ただし，０＜ｚ≦１）またはＧａtＩｎ1-tＰuＡｓ1-u（ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるクラッド層と，ＧａxＩｎ1-xＮyＡｓ1-y（ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる活性層とが積層されてなり，かつ良好な素子特性を有する半導体レーザダイオードを得ることができる。
【００４４】
（第２実施形態）
本発明に係る半導体発光素子の第２実施形態は，上記第１実施形態の半導体レーザダイオードにおいて，活性層が量子井戸層（引っ張り歪量子井戸層）になっているとともに，下部クラッド層と下部スペーサ層との間，及び上部スペーサ層と上部クラッド層との間に，それぞれ，バンドギャップエネルギーが対応するクラッド層のバンドギャップエネルギーよりも小さく，かつ量子井戸層のバンドギャップエネルギーよりも大きいＡｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるガイド層が設けられているものである（図２参照）。従って，１分子層以上の厚さのＧａＡｓよりなるスペーサ層は，各ガイド層と量子井戸層との間に，それぞれ，活性層に接して設けられている。
【００４５】
活性層は，半導体基板に対して引っ張り歪を有している。
【００４６】
スペーサ層の厚さが１分子層以上であればよいのは，上記第１実施形態において説明したように，本発明者が行った実験結果に基づいている。
【００４７】
上記第２実施形態によれば，ガイド層上に１分子層以上２ｎｍ以下の厚さのＧａＡｓスペーサ層を形成してガイド層の表面を完全にＧａＡｓスペーサ層で覆った場合に，その上に量子井戸層を容易に成長させることができ，また，ＧａＡｓよりなるスペーサ層が１分子層以上２ｎｍ以下の厚さであるので，ＡｌＧａＡｓやＧａＩｎＰＡｓがキャリアブロックとなりキャリア閉じ込めが良くなるので，ＡｌzＧａ1-zＡｓ（ただし，０＜ｚ≦１）またはＧａtＩｎ1-tＰuＡｓ1-u（ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるガイド層と，ＧａxＩｎ1-xＮyＡｓ1-y（ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる量子井戸層とが積層されてなり，かつ良好な素子特性を有する半導体レーザダイオードを得ることができる。
【００４８】
（第３実施形態）
本発明に係る半導体発光素子の第３実施形態は，上記第１実施形態の半導体レーザダイオードにおいて，活性層が量子井戸層（圧縮歪量子井戸層）になっているとともに，下部クラッド層と下部スペーサ層との間，及び上部スペーサ層と上部クラッド層との間に，それぞれ，バンドギャップエネルギーが対応するクラッド層のバンドギャップエネルギーよりも小さく，かつ量子井戸層のバンドギャップエネルギーよりも大きいＡｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるガイド層が設けられているものである（図３参照）。従って，１分子層以上の厚さのＧａＡｓよりなるスペーサ層は，各ガイド層と量子井戸層との間に，それぞれ，活性層に接して設けられている。
【００４９】
活性層は，半導体基板に対して圧縮歪を有している。
【００５０】
スペーサ層の厚さが１分子層以上であればよいのは，上記第１実施形態において説明したように，本発明者が行った実験結果に基づいている。
【００５１】
上記第３実施形態によれば，Ａｌz Ｇａ1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａt Ｉｎ1-t Ｐu Ａｓ1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるガイド層と，Ｇａx Ｉｎ1-x Ｎy Ａｓ1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる量子井戸層とが積層されてなる半導体レーザダイオードを得ることができる。
【００５２】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが，本発明は上記各実施形態に限定されるものではなく，その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５３】
例えば，本発明は，半導体レーザダイオードに限らず，発光ダイオードにも適用可能である。
【００５４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体発光素子に適用した場合について説明したが，この発明はそれに限定されるものではなく，赤外光用のフォトダイオード等の受光素子にも利用することができる。
【００５５】
以下に，具体的な実施例及び比較例を挙げて本発明の特徴とするところを明らかとする。なお，本発明は，以下の各実施例により何ら制限されるものではない。
【００５６】
（実施例１）
図１には，本発明に係る半導体発光素子の一例が示されている。この半導体発光素子は，ＤＨ構造（ダブルヘテロ構造，Double Hetero-Structure ）の絶縁膜ストライプ型レーザダイオードである。
【００５７】
このレーザダイオードは，図１に示すように，例えば，ｎ−ＧａＡｓ基板１０１の表面上にｎ−ＧａＡｓよりなるバッファ層１０２が積層され，そのバッファ層１０２上にｎ−Ｇａ0.5 Ｉｎ0.5 Ｐよりなる下部クラッド層１０３が積層され，その下部クラッド層１０３上にＧａＡｓよりなる下部スペーサ層１０４が積層され，その下部スペーサ層１０４上にＧａ0.9 Ｉｎ0.1 Ｎ0.03Ａｓ0.97よりなる活性層１０５が積層され，その活性層１０５上にＧａＡｓよりなる上部スペーサ層１０６が積層され，その上部スペーサ層１０６上にｐ−Ｇａ0.5 Ｉｎ0.5 Ｐよりなる上部クラッド層１０７が積層され，その上部クラッド層１０７上にｐ−ＧａＡｓよりなるキャップ（コンタクト）層１０８が積層された構造を有している。そして，キャップ層１０８上には，絶縁膜１１０が積層されている。絶縁膜１１０の一部は除去されて電流注入部となっており，その電流注入部において，ｐ側電極１０９がキャップ層１０８にオーミック接触している。一方，基板１０１の裏面にはｎ側電極１１１が形成されている。
【００５８】
基板１０１は，例えばその表面が［０１１］方向に１５°傾いたオフ基板である。
【００５９】
下部クラッド層１０３の厚さは，例えば１．５μｍである。
【００６０】
下部スペーサ層１０４の厚さは，例えば２０nmである。
【００６１】
活性層１０５の厚さは，例えば０．１μｍである。また，活性層１０５は，例えば基板１０１にほぼ格子整合しており，そのＰＬ波長は約１．３μｍである。
【００６２】
上部スペーサ層１０６の厚さは，例えば２０nmである。
【００６３】
上部クラッド層１０７の厚さは，例えば１．５μｍである。
【００６４】
キャップ（コンタクト）層１０８の厚さは，例えば０．４μｍである。
【００６５】
以上のように構成されたレーザダイオードをＭＯＣＶＤ法により作製した。原料としてトリメチルガリウム（ＴＭＧ），トリメチルインジウム（ＴＭＩ），フォスフィン（ＰＨ3 ），アルシン（ＡｓＨ3 ）及び窒素源となるジメチルヒドラジン（ＤＭＨｙ）を用いた。また，キャリアガスとしてＨ2 を用いた。そして，各半導体層の形成時に，その成長させる半導体の組成に応じてＭＯＣＶＤ装置のチャンバー内に導入する原料を適宜選択した。
【００６６】
上記構成のレーザダイオードを評価したところ，ホールを閉じ込めることができたようであり，レーザ発振が起こった。また，このレーザダイオードの温度特性は，ＩｎＰ基板上にＧａＩｎＰＡｓよりなる活性層を形成した従来の１．３μｍ帯のレーザダイオードよりも優れていた。
【００６７】
また，活性層１０５のＧａＩｎＮＡｓにおけるＮ（窒素）の組成は，アルシン（ＡｓＨ3 ）に対するジメチルヒドラジン（ＤＭＨｙ）の供給量比を増やすほど，また成 長温度を下げるほど，また成長速度を上げるほど大きくなるという傾向が認められた。従って，アルシン（ＡｓＨ3 ）に対するジメチルヒドラジン（ＤＭＨｙ）の供給量比，成長温度及び成長速度を適宜選択することによって，ＧａＩｎＮＡｓ層のＮ組成を制御することができ，種々の組成のＧａＩｎＮＡｓよりなる活性層を有するレーザダイオードを得ることができる。
【００６８】
また，下部スペーサ層１０４及び上部スペーサ層１０６の厚さは２０nmに限らず，１分子層以上の厚さであればよい。これは，本発明者が行った実験によれば，Ｇａ0.5 Ｉｎ0.5 Ｐ上に１分子層以上の厚さのＧａＡｓ層を形成してＧａ0.5 Ｉｎ0.5 Ｐの表面を完全にＧａＡｓ層で覆ったところ，その上にＧａＩｎＮＡｓを容易に成長させることができたからである。
【００６９】
（実施例２）
図２には，本発明に係る半導体発光素子の他の例が示されている。この半導体発光素子は，利得の発生する活性層と利得の発生や吸収損失のないガイド層を備えたＳＣＨ−ＳＱＷ構造（Separate Confinement Hetero-Structure ）の絶縁膜ストライプ型レーザダイオードである。
【００７０】
このレーザダイオードは，図２に示すように，例えば，ｎ−ＧａＡｓ基板２０１の表面上にｎ−ＧａＡｓよりなるバッファ層２０２が積層され，そのバッファ層２０２上にｎ−Ａｌ0.5 Ｇａ0.5 Ａｓよりなる下部クラッド層２０３が積層され，その下部クラッド層２０３上にＡｌ0.2 Ｇａ0.8 Ａｓよりなる下部ガイド層２０４が積層され，その下部ガイド層２０４上にＧａＡｓよりなる下部スペーサ層２０５が積層され，その下部スペーサ層２０５上にＧａ0.94Ｉｎ0.06Ｎ0.04Ａｓ0.96よりなる量子井戸層（活性層）２０６が積層され，その量子井戸層２０６上にＧａＡｓよりなる上部スペーサ層２０７が積層され，その上部スペーサ層２０７上にＡｌ0.2 Ｇａ0.8 Ａｓよりなる上部ガイド層２０８が積層され，その上部ガイド層２０８上にｐ−Ａｌ0.5 Ｇａ0.5 Ａｓよりなる上部クラッド層２０９が積層され，その上部クラッド層２０９上にｐ−ＧａＡｓよりなるキャップ（コンタクト）層２１０が積層された構造を有している。そして，キャップ層２１０上には，絶縁膜２１２が積層されている。絶縁膜２１２の一部は除去されて電流注入部となっており，その電流注入部において，ｐ側電極２１１がキャップ層２１０にオーミック接触している。一方，基板２０１の裏面にはｎ側電極２１３が形成されている。
【００７１】
下部クラッド層２０３の厚さは，例えば１．５μｍである。
【００７２】
下部ガイド層２０４の厚さは，例えば１２０nmである。
【００７３】
下部スペーサ層２０５の厚さは，例えば２nmである。
【００７４】
井戸層２０６の厚さは，例えば１０nmであり，井戸層２０６のＰＬ波長は約１．３μｍである。また，井戸層２０６の自由な状態での格子定数（すなわち，Ｇａ0.94Ｉｎ0.06Ｎ0.04Ａｓ0.96単独での格子定数）は，基板２０１の格子定数よりも小さい。
【００７５】
上部スペーサ層２０７の厚さは，例えば２nmである。
【００７６】
上部ガイド層２０８の厚さは，例えば１２０nmである。
【００７７】
上部クラッド層２０９の厚さは，例えば１．５μｍである。
【００７８】
キャップ（コンタクト）層２１０の厚さは，例えば０．４μｍである。
【００７９】
以上のように構成されたレーザダイオードをＭＯＣＶＤ法により作製した。原料としてトリメチルアルミニウム（ＴＭＡ），トリメチルガリウム（ＴＭＧ），トリメチルインジウム（ＴＭＩ），アルシン（ＡｓＨ3 ）及び窒素源となるジメチルヒドラジン（ＤＭＨｙ）を用いた。また，キャリアガスとしてＨ2 を用いた。そして，各半導体層の形成時に，その成長させる半導体の組成に応じてＭＯＣＶＤ装置のチャンバー内に導入する原料を適宜選択した。
【００８０】
上記構成のレーザダイオードを評価したところ，ガイド層をＧａＡｓで形成したレーザダイオードよりも閾値電流密度が低く，優れていた。また，温度特性も優れていた。
【００８１】
また，井戸層２０６のＧａＩｎＮＡｓにおけるＮ（窒素）の組成は，アルシン（ＡｓＨ3 ）に対するジメチルヒドラジン（ＤＭＨｙ）の供給量比を増やすほど，また成 長温度を下げるほど，また成長速度を上げるほど大きくなるという傾向が認められた。従って，アルシン（ＡｓＨ3 ）に対するジメチルヒドラジン（ＤＭＨｙ）の供給量比，成長温度及び成長速度を適宜選択することによって，ＧａＩｎＮＡｓ層のＮ組成を制御することができ，種々の組成のＧａＩｎＮＡｓよりなる活性層を有するレーザダイオードを得ることができる。
【００８２】
なお，上記実施例２では井戸層２０６の組成は，Ｇａ0.94Ｉｎ0.06Ｎ0.04Ａｓ0.96で説明したが本発明はこれに限定されるものではなく，他の組成の引っ張り歪ＧａＩｎＮＡｓ層で形成してもよい。本発明の適用にあたっては，ＧａＩｎＮＡｓ層の格子定数が小さいほど，その価電子帯のエネルギーレベルが下がり，ガイド層やクラッド層をＧａＡｓよりもワイドバンドギャップのＡｌＧａＡｓ等でもって形成した時のホールの閉込め効果が高くなるので，有効性が高い。
【００８３】
また，下部スペーサ層２０５及び上部スペーサ層２０７の厚さは２nmに限らず，１分子層以上の厚さであればよい。これは，本発明者が行った実験によれば，Ａｌ0.2 Ｇａ0.8 Ａｓ上に１分子層以上の厚さのＧａＡｓ層を形成してＡｌ0.2 Ｇａ0.8 Ａｓの表面を完全にＧａＡｓ層で覆ったところ，その上にＧａＩｎＮＡｓを容易に成長させることができたからである。
【００８４】
（実施例３）
図３には，本発明に係る半導体発光素子の他の例が示されている。この半導体発光素子は，利得の発生する活性層と利得の発生や吸収損失のないガイド層を備えたＳＣＨ−ＳＱＷ構造（Separate Confinement Hetero-Structure ）の絶縁膜ストライプ型レーザダイオードである。
【００８５】
このレーザダイオードは，図３に示すように，例えば，ｎ−ＧａＡｓ基板３０１の表面上にｎ−ＧａＡｓよりなるバッファ層３０２が積層され，そのバッファ層３０２上にｎ−Ａｌ0.5 Ｇａ0.5 Ａｓよりなる下部クラッド層３０３が積層され，その下部クラッド層３０３上にＡｌ0.2 Ｇａ0.8 Ａｓよりなる下部ガイド層３０４が積層され，その下部ガイド層３０４上にＧａＡｓよりなる下部スペーサ層３０５が積層され，その下部スペーサ層３０５上にＧａ0.8 Ｉｎ0.2 Ｎ0.02Ａｓ0.98よりなる量子井戸層（活性層）３０６が積層され，その量子井戸層３０６上にＧａＡｓよりなる上部スペーサ層３０７が積層され，その上部スペーサ層３０７上にＡｌ0.2 Ｇａ0.8 Ａｓよりなる上部ガイド層３０８が積層され，その上部ガイド層３０８上にｐ−Ａｌ0.5 Ｇａ0.5 Ａｓよりなる上部クラッド層３０９が積層され，その上部クラッド層３０９上にｐ−ＧａＡｓよりなるキャップ（コンタクト）層３１０が積層された構造を有している。そして，キャップ層３１０上には，絶縁膜３１２が積層されている。絶縁膜３１２の一部は除去されて電流注入部となっており，その電流注入部において，ｐ側電極３１１がキャップ層３１０にオーミック接触している。一方，基板３０１の裏面にはｎ側電極３１３が形成されている。
【００８６】
下部クラッド層３０３の厚さは，例えば１．５μｍである。
【００８７】
下部ガイド層３０４の厚さは，例えば１２nmである。
【００８８】
下部スペーサ層３０５の厚さは，例えば２nmである。
【００８９】
井戸層３０６の厚さは，例えば１０nmであり，井戸層３０６のＰＬ波長は約１．３μｍである。また，井戸層３０６の自由な状態での格子定数（すなわち，Ｇａ0.8 Ｉｎ0.2 Ｎ0.02Ａｓ0.98単独での格子定数）は，基板３０１の格子定数よりも小さい。さらに井戸層３０６は約１％の圧縮歪を有している。
【００９０】
上部スペーサ層３０７の厚さは，例えば２nmである。
【００９１】
上部ガイド層３０８の厚さは，例えば１２nmである。
【００９２】
上部クラッド層３０９の厚さは，例えば１．５μｍである。
【００９３】
キャップ（コンタクト）層３１０の厚さは，例えば０．４μｍである。
【００９４】
以上のように構成されたレーザダイオードをＭＯＣＶＤ法により作製した。原料としてトリメチルアルミニウム（ＴＭＡ），トリメチルガリウム（ＴＭＧ），トリメチルインジウム（ＴＭＩ），アルシン（ＡｓＨ3 ）及び窒素源となるジメチルヒドラジン（ＤＭＨｙ）を用いた。また，キャリアガスとしてＨ2 を用いた。そして，各半導体層の形成時に，その成長させる半導体の組成に応じてＭＯＣＶＤ装置のチャンバー内に導入する原料を適宜選択した。
【００９５】
上記構成のレーザダイオードを評価したところ，ガイド層をＧａＡｓで形成したレーザダイオードよりも閾値電流密度が低く，優れていた。また，温度特性も優れていた。
【００９６】
また，井戸層３０６のＧａＩｎＮＡｓにおけるＮ（窒素）の組成は，アルシン（ＡｓＨ3 ）に対するジメチルヒドラジン（ＤＭＨｙ）の供給量比を増やすほど，また成長温度を下げるほど，また成長速度を上げるほど大きくなるという傾向が認められた。従って，アルシン（ＡｓＨ3 ）に対するジメチルヒドラジン（ＤＭＨｙ）の供給量比，成長温度及び成長速度を適宜選択することによって，ＧａＩｎＮＡｓ層のＮ組成を制御することができ，種々の組成のＧａＩｎＮＡｓよりなる活性層を有するレーザダイオードを得ることができる。
【００９７】
なお，実施例３では，約１％の圧縮歪ＧａＩｎＮＡｓ層（ＧａＡｓ基板格子整合系より約１％格子定数が大きい）を用いたが，本発明はこれに限定されるものではなく，他の割合の圧縮歪が生じているＧａＩｎＮＡｓ層で形成してもよい。本発明の適用にあたっては，ＧａＩｎＮＡｓ層の格子定数が小さいほど，その価電子帯のエネルギーレベルが下がりホール閉じ込めを良好にするためにＧａＡｓよりよりもバンドギャップエネルギーの大きいＡｌＧａＡｓ等をガイド層に用いる必要があり，ＧａＡｓスペーサ層を用いると結晶性の良好な積層構造を得ることができるので有効である。
【００９８】
また，下部スペーサ層３０５及び上部スペーサ層３０７の厚さは２nmに限らず，１分子層以上の厚さであればよい。これは，本発明者が行った実験によれば，Ａｌ0.2 Ｇａ0.8 Ａｓ上に１分子層以上の厚さのＧａＡｓ層を形成してＡｌ0.2 Ｇａ0.8 Ａｓの表面を完全にＧａＡｓ層で覆ったところ，その上にＧａＩｎＮＡｓを容易に成長させることができたからである。
【００９９】
また，上記実施例１〜３では，便宜上，本発明を，最も構造の簡単な絶縁膜ストライプ型レーザダイオードに適用した場合について説明したが，本発明はこれに限らず，他のタイプのレーザダイオードにも適用可能であるのはいうまでもない。
【０１００】
（比較例１）
上記実施例１に対する比較として，Ｇａ0.5 Ｉｎ0.5 Ｐ上に，ＰＬ波長が１．３μｍのＧａＩｎＮＡｓ膜を直接エピタキシャル成長させたところ，表面が鏡面状態のＧａＩｎＮＡｓ膜を得ることができなかった。Ｎ組成を徐々に下げてエピタキシャル成長を行ったところ，Ｎ組成が低くなるほどエピタキシャル成長膜の表面状態は鏡面に近くなり良好になったが，その代わり，ＰＬ波長が１．３μｍより短くなってしまい，ＰＬ波長が１．３μｍのＧａＩｎＮＡｓ膜を成長させることは困難であった。なお，ＧａＡｓ上にＰＬ波長が１．３μｍのＧａＩｎＮＡｓ膜をエピタキシャル成長させたところ，エピタキシャル成長膜の表面は鏡面状態であった。
【０１０１】
（比較例２）
上記実施例２に対する比較として，Ａｌ0.2 Ｇａ0.8 Ａｓ上に，ＰＬ波長が１．３μｍのＧａＩｎＮＡｓ膜を直接エピタキシャル成長させたところ，表面が鏡面状態のＧａＩｎＮＡｓ膜を得ることができなかった。Ｎ組成を徐々に下げてエピタキシャル成長を行ったところ，Ｎ組成が低くなるほどエピタキシャル成長膜の表面状態は鏡面に近くなり良好になったが，その代わり，ＰＬ波長が１．３μｍより短くなってしまい，ＰＬ波長が１．３μｍのＧａＩｎＮＡｓ膜を成長させることは困難であった。
【０１０２】
【発明の効果】
請求項１記載の発明によれば，クラッド層上に１分子層以上２０ｎｍ以下の厚さのＧａＡｓスペーサ層を形成してクラッド層の表面を完全にＧａＡｓスペーサ層で覆った場合に，その上に活性層を容易に成長させることができ，また，ＧａＡｓよりなるスペーサ層の厚さが２０ｎｍ以下であるので，キャリアの拡散長より十分薄く，厚さ５０ｎｍ以上の厚膜活性層にキャリアが閉じこまることになるので，Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるクラッド層と，Ｇａ x Ｉｎ 1-x Ｎ y Ａｓ 1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる活性層とが積層されてなり，かつ良好な素子特性を有する半導体発光素子を得ることができる。
【０１０３】
請求項２記載の発明によれば，ガイド層上に１分子層以上２ｎｍ以下の厚さのＧａＡｓスペーサ層を形成してガイド層の表面を完全にＧａＡｓスペーサ層で覆った場合に，その上に量子井戸層を容易に成長させることができ，また，ＧａＡｓよりなるスペーサ層が１分子層以上２ｎｍ以下の厚さであるので，ＡｌＧａＡｓやＧａＩｎＰＡｓがキャリアブロックとなりキャリア閉じ込めが良くなるので，Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなるガイド層と，Ｇａ x Ｉｎ 1-x Ｎ y Ａｓ 1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる量子井戸層とが積層されてなる半導体発光素子を得ることができる。
【０１０４】
また，請求項２記載の発明によれば，ガイド層をＧａＡｓで形成した場合に比べて，キャリアの閉込めが良好になるので，発光効率や温度特性等の性能が向上し，素子特性の良好な半導体発光素子を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体発光素子の実施例１を示す縦断面図である。
【図２】本発明に係る半導体発光素子の実施例２を示す縦断面図である。
【図３】本発明に係る半導体発光素子の実施例３を示す縦断面図である。
【符号の説明】
１０１，２０１，３０１ ｎ−ＧａＡｓ基板
１０２，２０２，３０２ ｎ−ＧａＡｓバッファ層
１０３ ｎ−Ｇａ0.5 Ｉｎ0.5 Ｐ下部クラッド層
１０４，２０５，３０５ ＧａＡｓ下部スペーサ層
１０５ Ｇａ0.9 Ｉｎ0.1 Ｎ0.03Ａｓ0.97活性層
１０６，２０７，３０７ ＧａＡｓ上部スペーサ層
１０７ ｐ−Ｇａ0.5 Ｉｎ0.5 Ｐ上部クラッド層
１０８，２１０，３１０ ｐ−ＧａＡｓキャップ層（コンタクト層）
１０９，２１１，３１１ ｐ側電極
１１０，２１２，３１２ 絶縁膜
１１１，２１３，３１３ ｎ側電極
２０３，３０３ ｎ−Ａｌ0.5 Ｇａ0.5 Ａｓ下部クラッド層
２０４，３０４ Ａｌ0.2 Ｇａ0.8 Ａｓ下部ガイド層
２０６ Ｇａ0.94Ｉｎ0.06Ｎ0.04Ａｓ0.96量子井戸層（活性層）
２０８，３０８ Ａｌ0.2 Ｇａ0.8 Ａｓ上部ガイド層
２０９，３０９ ｐ−Ａｌ0.5 Ｇａ0.5 Ａｓ上部クラッド層
３０６ Ｇａ0.8 Ｉｎ0.2 Ｎ0.02Ａｓ0.98量子井戸層（活性層）
Claims (2)
- 半導体基板上に設けられ，ＡｌzＧａ1-zＡｓ（ただし，０＜ｚ≦１）またはＧａtＩｎ1-tＰuＡｓ1-u（ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる第一導電型の下部クラッド層と，
該下部クラッド層上に設けられた１分子層以上２０ｎｍ以下の厚さのＧａＡｓよりなる下部スペーサ層と，
該下部スペーサ層上で同下部スペーサ層に接して設けられ，前記半導体基板に対して０．３％以下の歪み量で格子整合しており５０ｎｍ以上の厚さのＧａxＩｎ1-xＮyＡｓ1-y（ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる活性層と，
該活性層上で同活性層に接して設けられた１分子層以上２０ｎｍ以下の厚さのＧａＡｓよりなる上部スペーサ層と，
該上部スペーサ層上に設けられ，かつＡｌzＧａ1-zＡｓ（ただし，０＜ｚ≦１）またはＧａtＩｎ1-tＰuＡｓ1-u（ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる第二導電型の上部クラッド層と，
を具備していることを特徴とする半導体発光素子。 - 半導体基板上に，下部クラッド層，下部ガイド層，量子井戸層，上部ガイド層および上部クラッド層を形成した半導体発光素子であって，
Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる前記下部クラッド層と，
前記下部クラッド層よりバンドギャップエネルギーが小さいＡｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる前記下部ガイド層と，
Ｇａ x Ｉｎ 1-x Ｎ y Ａｓ 1-y （ただし，０≦ｘ≦１，０＜ｙ＜１）で表される混晶半導体よりなる少なくとも１層の前記量子井戸層と，
前記上部クラッド層よりバンドギャップエネルギーが小さいＡｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる前記上部ガイド層と，
Ａｌ z Ｇａ 1-z Ａｓ（ただし，０＜ｚ≦１）またはＧａ t Ｉｎ 1-t Ｐ u Ａｓ 1-u （ただし，０＜ｔ＜１，０＜ｕ≦１）で表される混晶半導体よりなる前記上部クラッド層と，
前記量子井戸層に直接接し，量子井戸層とＧａＡｓ以外の材料からなる半導体層との間に，少なくとも１分子層以上２ｎｍ以下の厚さのＧａＡｓよりなるスペーサ層と，
を具備していることを特徴とする半導体発光素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6872697A JP3683669B2 (ja) | 1997-03-21 | 1997-03-21 | 半導体発光素子 |
| US09/045,927 US6382800B2 (en) | 1997-03-21 | 1998-03-23 | Light emitting semiconductor devices |
| US10/083,124 US6617618B2 (en) | 1997-03-21 | 2002-02-27 | Light emitting semiconductor device with GaInNAs active layer and GaAs spacer layers |
| US10/401,958 US6815731B2 (en) | 1997-03-21 | 2003-03-31 | Light emitting semiconductor device with GaInNAs active layers and GaAs spacer layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6872697A JP3683669B2 (ja) | 1997-03-21 | 1997-03-21 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270798A JPH10270798A (ja) | 1998-10-09 |
| JP3683669B2 true JP3683669B2 (ja) | 2005-08-17 |
Family
ID=13382098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6872697A Expired - Fee Related JP3683669B2 (ja) | 1997-03-21 | 1997-03-21 | 半導体発光素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6382800B2 (ja) |
| JP (1) | JP3683669B2 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3683669B2 (ja) * | 1997-03-21 | 2005-08-17 | 株式会社リコー | 半導体発光素子 |
| US6459100B1 (en) * | 1998-09-16 | 2002-10-01 | Cree, Inc. | Vertical geometry ingan LED |
| US6603784B1 (en) * | 1998-12-21 | 2003-08-05 | Honeywell International Inc. | Mechanical stabilization of lattice mismatched quantum wells |
| JP4259709B2 (ja) * | 1999-12-27 | 2009-04-30 | シャープ株式会社 | 量子井戸型活性層 |
| US6417528B1 (en) * | 2000-01-28 | 2002-07-09 | Agere Systems Guardian Corp. | High speed semiconductor photodetector |
| KR100396360B1 (ko) * | 2000-11-16 | 2003-09-02 | 주식회사 솔고 바이오메디칼 | 고출력 반도체 레이저 모듈 |
| US6707063B2 (en) * | 2001-03-22 | 2004-03-16 | Hewlett-Packard Development Company, L.P. | Passivation layer for molecular electronic device fabrication |
| JP4408185B2 (ja) * | 2001-06-22 | 2010-02-03 | 富士フイルム株式会社 | 半導体レーザ装置 |
| JP2003163407A (ja) * | 2001-11-28 | 2003-06-06 | Fujitsu Ltd | 光半導体装置 |
| JP4038046B2 (ja) * | 2001-12-18 | 2008-01-23 | シャープ株式会社 | 半導体レーザ装置の製造方法 |
| JP4537658B2 (ja) * | 2002-02-22 | 2010-09-01 | 株式会社リコー | 面発光レーザ素子、該面発光レーザ素子を用いた面発光レーザアレイ、電子写真システム、面発光レーザモジュール、光通信システム、光インターコネクションシステム、および面発光レーザ素子の製造方法 |
| JP3904947B2 (ja) * | 2002-03-01 | 2007-04-11 | 三菱電機株式会社 | 光変調器 |
| US6756325B2 (en) * | 2002-05-07 | 2004-06-29 | Agilent Technologies, Inc. | Method for producing a long wavelength indium gallium arsenide nitride(InGaAsN) active region |
| US6724795B2 (en) * | 2002-05-10 | 2004-04-20 | Bookham Technology, Plc | Semiconductor laser |
| US6927412B2 (en) * | 2002-11-21 | 2005-08-09 | Ricoh Company, Ltd. | Semiconductor light emitter |
| US20040161006A1 (en) * | 2003-02-18 | 2004-08-19 | Ying-Lan Chang | Method and apparatus for improving wavelength stability for InGaAsN devices |
| US6740908B1 (en) * | 2003-03-18 | 2004-05-25 | Agilent Technologies, Inc. | Extended drift heterostructure photodiode having enhanced electron response |
| JP2005286192A (ja) * | 2004-03-30 | 2005-10-13 | Sumitomo Electric Ind Ltd | 光集積素子 |
| JP2005286196A (ja) * | 2004-03-30 | 2005-10-13 | Sumitomo Electric Ind Ltd | 光集積素子 |
| US7581549B2 (en) * | 2004-07-23 | 2009-09-01 | Air Products And Chemicals, Inc. | Method for removing carbon-containing residues from a substrate |
| WO2006039341A2 (en) * | 2004-10-01 | 2006-04-13 | Finisar Corporation | Vertical cavity surface emitting laser having multiple top-side contacts |
| US7860137B2 (en) * | 2004-10-01 | 2010-12-28 | Finisar Corporation | Vertical cavity surface emitting laser with undoped top mirror |
| US8198638B2 (en) * | 2005-12-28 | 2012-06-12 | Group Iv Semiconductor Inc. | Light emitting device structure and process for fabrication thereof |
| US7693204B2 (en) * | 2006-02-03 | 2010-04-06 | Ricoh Company, Ltd. | Surface-emitting laser device and surface-emitting laser array including same |
| KR101234783B1 (ko) * | 2006-07-13 | 2013-02-20 | 삼성전자주식회사 | 질화물계 반도체 발광소자 및 그 제조방법 |
| US20090014061A1 (en) * | 2007-07-10 | 2009-01-15 | The Board Of Trustees Of The Leland Stanford Junior University | GaInNAsSb solar cells grown by molecular beam epitaxy |
| US20100319764A1 (en) * | 2009-06-23 | 2010-12-23 | Solar Junction Corp. | Functional Integration Of Dilute Nitrides Into High Efficiency III-V Solar Cells |
| US20110114163A1 (en) * | 2009-11-18 | 2011-05-19 | Solar Junction Corporation | Multijunction solar cells formed on n-doped substrates |
| US9064693B2 (en) | 2010-03-01 | 2015-06-23 | Kirsteen Mgmt. Group Llc | Deposition of thin film dielectrics and light emitting nano-layer structures |
| US20110232730A1 (en) | 2010-03-29 | 2011-09-29 | Solar Junction Corp. | Lattice matchable alloy for solar cells |
| US9214580B2 (en) | 2010-10-28 | 2015-12-15 | Solar Junction Corporation | Multi-junction solar cell with dilute nitride sub-cell having graded doping |
| US8962991B2 (en) | 2011-02-25 | 2015-02-24 | Solar Junction Corporation | Pseudomorphic window layer for multijunction solar cells |
| US8766087B2 (en) | 2011-05-10 | 2014-07-01 | Solar Junction Corporation | Window structure for solar cell |
| CN102319956B (zh) * | 2011-08-16 | 2015-04-22 | 北京博晖创新光电技术股份有限公司 | 膜动聚合物微流控芯片的基板与隔膜焊接方法 |
| WO2013074530A2 (en) | 2011-11-15 | 2013-05-23 | Solar Junction Corporation | High efficiency multijunction solar cells |
| US9153724B2 (en) | 2012-04-09 | 2015-10-06 | Solar Junction Corporation | Reverse heterojunctions for solar cells |
| JP2014123712A (ja) | 2012-11-26 | 2014-07-03 | Ricoh Co Ltd | 太陽電池の製造方法 |
| EP3103142B1 (en) | 2014-02-05 | 2020-08-19 | Array Photonics, Inc. | Monolithic multijunction power converter |
| US20170110613A1 (en) | 2015-10-19 | 2017-04-20 | Solar Junction Corporation | High efficiency multijunction photovoltaic cells |
| EP3916817A1 (en) | 2016-02-09 | 2021-12-01 | Lumeova, Inc | Ultra-wideband, wireless optical high speed communication devices and systems |
| WO2019010037A1 (en) | 2017-07-06 | 2019-01-10 | Solar Junction Corporation | HYBRID MOCVD / MBE EPITAXIAL GROWTH OF MULTI-JUNCTION SOLAR CELLS ADAPTED TO THE HIGH-PERFORMANCE NETWORK |
| WO2019067553A1 (en) | 2017-09-27 | 2019-04-04 | Solar Junction Corporation | SHORT-LENGTH WAVELENGTH INFRARED OPTOELECTRONIC DEVICES HAVING DILUTED NITRIDE LAYER |
| WO2020185528A1 (en) | 2019-03-11 | 2020-09-17 | Array Photonics, Inc. | Short wavelength infrared optoelectronic devices having graded or stepped dilute nitride active regions |
| GB2617567A (en) * | 2022-04-11 | 2023-10-18 | Iqe Plc | Method and system for mixed group V precursor process |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4127862A (en) * | 1977-09-06 | 1978-11-28 | Bell Telephone Laboratories, Incorporated | Integrated optical detectors |
| US5048036A (en) * | 1989-09-18 | 1991-09-10 | Spectra Diode Laboratories, Inc. | Heterostructure laser with lattice mismatch |
| US5383211A (en) * | 1993-11-02 | 1995-01-17 | Xerox Corporation | TM-polarized laser emitter using III-V alloy with nitrogen |
| JPH07154023A (ja) | 1993-11-29 | 1995-06-16 | Fujitsu Ltd | 半導体レーザ装置 |
| JPH08195522A (ja) * | 1994-11-16 | 1996-07-30 | Hitachi Ltd | 半導体レーザ |
| US5912913A (en) * | 1995-12-27 | 1999-06-15 | Hitachi, Ltd. | Vertical cavity surface emitting laser, optical transmitter-receiver module using the laser, and parallel processing system using the laser |
| JP3788831B2 (ja) * | 1996-08-30 | 2006-06-21 | 株式会社リコー | 半導体素子およびその製造方法 |
| JP3854693B2 (ja) * | 1996-09-30 | 2006-12-06 | キヤノン株式会社 | 半導体レーザの製造方法 |
| JP3683669B2 (ja) * | 1997-03-21 | 2005-08-17 | 株式会社リコー | 半導体発光素子 |
| US5943359A (en) * | 1997-04-23 | 1999-08-24 | Motorola, Inc. | Long wavelength VCSEL |
| US5903586A (en) * | 1997-07-30 | 1999-05-11 | Motorola, Inc. | Long wavelength vertical cavity surface emitting laser |
| US5978398A (en) * | 1997-07-31 | 1999-11-02 | Motorola, Inc. | Long wavelength vertical cavity surface emitting laser |
| US5943357A (en) * | 1997-08-18 | 1999-08-24 | Motorola, Inc. | Long wavelength vertical cavity surface emitting laser with photodetector for automatic power control and method of fabrication |
-
1997
- 1997-03-21 JP JP6872697A patent/JP3683669B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-23 US US09/045,927 patent/US6382800B2/en not_active Expired - Fee Related
-
2002
- 2002-02-27 US US10/083,124 patent/US6617618B2/en not_active Expired - Fee Related
-
2003
- 2003-03-31 US US10/401,958 patent/US6815731B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030205713A1 (en) | 2003-11-06 |
| US6617618B2 (en) | 2003-09-09 |
| JPH10270798A (ja) | 1998-10-09 |
| US6815731B2 (en) | 2004-11-09 |
| US6382800B2 (en) | 2002-05-07 |
| US20020000546A1 (en) | 2002-01-03 |
| US20020125489A1 (en) | 2002-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3683669B2 (ja) | 半導体発光素子 | |
| US8981340B2 (en) | Nitride semiconductor device and production method thereof | |
| JP3547037B2 (ja) | 半導体積層構造及び半導体発光素子 | |
| US6207973B1 (en) | Light emitting devices with layered III-V semiconductor structures | |
| JP2956489B2 (ja) | 窒化ガリウム系化合物半導体の結晶成長方法 | |
| US8304790B2 (en) | Nitride semiconductor with active layer of quantum well structure with indium-containing nitride semiconductor | |
| US6657233B2 (en) | Light emitting devices with layered III-V semiconductor structures, and modules and systems for computer, network and optical communication, using such device | |
| JP3548442B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JPH0963962A (ja) | 結晶成長方法および半導体発光素子 | |
| JP2891348B2 (ja) | 窒化物半導体レーザ素子 | |
| JP4084506B2 (ja) | 半導体発光素子の製造方法 | |
| US7564076B2 (en) | Semiconductor device and manufacturing method therefor | |
| JP3235440B2 (ja) | 窒化物半導体レーザ素子とその製造方法 | |
| JP4204166B2 (ja) | 半導体素子の製造方法および該製造方法により製造した半導体素子ならびに該半導体素子を用いた光学システム | |
| JPH10163566A (ja) | 自励発振型半導体レーザ素子 | |
| JPH10326943A (ja) | 窒化物半導体素子 | |
| JP3654331B2 (ja) | 半導体製造方法および半導体発光素子 | |
| JP4097238B2 (ja) | 半導体積層構造及び半導体発光素子 | |
| JP4193245B2 (ja) | 化合物半導体素子 | |
| JP2008098682A (ja) | 半導体発光素子 | |
| JP2001024286A (ja) | 窒化物半導体発光素子 | |
| JP2000133840A (ja) | Ｉｉｉ −ｖ族混晶半導体、半導体発光素子、ｉｉｉ −ｖ族混晶半導体の製造方法及び半導体発光素子の製造方法 | |
| JP2008098680A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |