JP4204166B2 - 半導体素子の製造方法および該製造方法により製造した半導体素子ならびに該半導体素子を用いた光学システム - Google Patents

半導体素子の製造方法および該製造方法により製造した半導体素子ならびに該半導体素子を用いた光学システム Download PDF

Info

Publication number
JP4204166B2
JP4204166B2 JP2000067683A JP2000067683A JP4204166B2 JP 4204166 B2 JP4204166 B2 JP 4204166B2 JP 2000067683 A JP2000067683 A JP 2000067683A JP 2000067683 A JP2000067683 A JP 2000067683A JP 4204166 B2 JP4204166 B2 JP 4204166B2
Authority
JP
Japan
Prior art keywords
layer
manufacturing
semiconductor
semiconductor device
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000067683A
Other languages
English (en)
Other versions
JP2001257430A (ja
Inventor
俊一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2000067683A priority Critical patent/JP4204166B2/ja
Publication of JP2001257430A publication Critical patent/JP2001257430A/ja
Application granted granted Critical
Publication of JP4204166B2 publication Critical patent/JP4204166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、結晶性の良好な窒素(N)と他のV族元素を含んだIII−V族混晶半導体素子の製造方法および該製造方法により製造した光通信用半導体レーザ,発光ダイオード,赤外光用フォトダイオードなどの半導体素子、ならびに該半導体素子を用いた光モジュール,光インターコネクションあるいは光通信システムなどの光学システムに関する。
【0002】
【従来の技術】
従来、光ファイバーを用いた光通信システムは主に幹線系で用いられている。将来は各家庭を含めた加入者系での利用が考えられている。これを実現するためにはシステムの小型化,低コスト化が必要であるが、光通信用半導体レーザの高温動作特性の劣化を防止するためにペルチェ素子によって冷却しながら使用するのではシステムの小型化や低価格化を図ることは困難である。そのため、前記の如き温度制御用のペルチェ素子を必要としないシステムの実現が要望され、半導体レーザには低しきい値動作と温度変化による特性変化の少ない高特性温度の素子が望まれている。しかし、従来のGaInPAs/InP系材料では伝導帯のバンド不連続を大きくできないことが主たる原因で高特性温度を実現するのは困難である。
【0003】
これを解決できる材料として、特開平6−37355号公報では、GaAs基板上にGaInNAs系材料を設けた構成が言及されている。GaInNAsは、窒素(N)と他のV族元素を含んだIII−V族混晶半導体である。GaAsより格子定数が大きいGaInAsに窒素(N)を添加することで格子定数をGaAsに格子整合させることが可能となり、さらに、バンドギャップエネルギーが小さくなり、1.3μm,1.5μm帯での発光が可能な材料が得られる。
【0004】
また、Jpn.J.Appl.Phys.Vol.35(1996)pp.1273〜1275では、近藤らによりバンドラインナップが計算されている。GaAs格子整合系なのでAlGaAs等をクラッド層に用いることで伝導帯のバンド不連続が大きくなる。このため高特性温度半導体レーザが実現できると予想されている。
【0005】
しかしながら、窒素(N)と他のV族元素を含んだIII−V族混晶半導体は、窒素(N)の原子半径が他の元素に比べて小さいことに起因して混晶組成のほとんどが熱平衡状態では非混和領域にあり、結晶成長が非常に難しい。非平衡度の高いMOCVD法(Metal Organic Chemical Vapor Deposition;有機金属化学気相成長法)やMBE法(Molecular Beam Epitaxy;分子線エピタキシャル成長法)によりわずかの窒素(N)組成の結晶が成長可能となるものである。窒素(N)と他のV族元素を含んだIII−V族混晶半導体の成長に関して、上記特開平6−37355号公報では、高周波プラズマにより活性化した窒素ガスもしくは窒素化合物ガスを窒素源としたMOCVD法について、また、特開平9−283857号公報では、DMHy(ジメチルヒドラジン)を窒素源としたMOCVD法について、さらに、特開平6−334168号公報および特開平11−87848号公報では活性化窒素を用いたMBE法について述べられている。
【0006】
また、窒素(N)と他のV族元素を含んだIII−V族混晶半導体であるGaInNAsやGaNAsの結晶成長後に熱処理することによる結晶性改善が特開平11−274083号公報や、39th Electronic Materials Conference, Session T, p3, Fort Collins, Colorado June 25-27, 1997、 Appl.Phys.Lett., Vol.72(1998)pp11409〜1411、 Appl. Phys. Lett., Vol.72(1998) pp1857〜1859、またはJpn.J.Appl.Phys.Vol.38(1999) pp.L298〜L300等のように試みられている。ほとんどの場合、熱処理は急速加熱が可能なRTA(短時間熱処理;Rapid Thermal Annealing)装置を用いている。特開平11−274083号公報においては、層構造成長後に成長装置を用いて熱処理を行うことも記載されている。
【0007】
しかし、これらの結果は半導体素子としての構造についての効果ではなくPL(Photoluminescence)測定のための構造についての結果であり、層構造成長後に熱処理して効果を得ている。半導体素子についての例は半導体レーザの場合がある。J.Cryst.Growth.Vol.192 (1998) pp.381〜385では、レーザ構造成長中において、上部クラッド層の成長温度を窒素を含んだIII−V族混晶半導体層であるGaInNAs活性層の成長温度より高くして1.3μm帯でのレーザ発振を達成している。GaInNAsの窒素組成は3%であり大きく、GaAs基板に格子整合している。
【0008】
【発明が解決しようとする課題】
しかしながら、半導体素子構造について従来技術の方法、例えば、特開平11−274083号公報のように半導体素子構造成長後に熱処理した場合、不純物の拡散による半導体素子特性の劣化などの問題が生じる。また、急速加熱が可能なRTA(短時間熱処理;Rapid Thermal Annealing)装置を用いた場合は成長装置から取り出して別の装置で熱処理を行うので製造工程が増えるとともに製造装置を多く必要とし、コストが高くなるという問題が生じる。
【0009】
そこで、本発明はこれらの問題を解消することを目的としたものである。
具体的には、本発明の半導体素子の製造方法は、窒素を含んだIII−V族混晶半導体層を含んだ半導体素子について結晶性改善効果を容易に得ることのできる製造方法(請求項1〜13)、該製造方法を用いた高品質な結晶性の半導体素子(請求項14)ならびに該半導体素子を用いた光学システム(請求項1516)を提供することを目的としている。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項1記載の半導体素子の製造方法は、少なくともGa(ガリウム)を含むIII族元素と、少なくともN(窒素)およびAs(ヒ素)を含むV族元素とから構成されるIII−V族混晶半導体層と、該III−V族混晶半導体層の上部に成長された1層または複数層からなり、少なくともGa(ガリウム)を含む III 族元素と、V族元素とから構成され、少なくとも1層は不純物をドープして形成される上部半導体層を有する半導体素子の製造方法において、III−V族混晶半導体層の成長終了時点から上部半導体層成長終了時点の間にIII−V族混晶半導体層の成長温度より高く780℃より低い温度にする熱処理工程を設け、かつ該熱処理工程を少なくとも不純物をドープして形成される層の成長開始前から開始するようにしたことを特徴としている。また請求項2記載の発明は、前記熱処理工程は、前記不純物をドープして形成される層の成長開始前に行われる第1の熱処理工程と、前記不純物をドープして形成される層の成長中に行われる第2の熱処理工程とを含むことを特徴とし、請求項3記載の発明は、前記第1の熱処理工程の処理温度は、前記第2の熱処理工程の処理温度より高温であることを特徴としている。
【0011】
窒素を含んだIII−V族混晶半導体層成長後、熱処理を行うことで結晶性が改善するが、半導体素子構造成長後ではなく、熱処理を窒素を含んだIII−V族混晶半導体層の成長終了時点から上部半導体層成長終了時点の間に上記III−V族混晶半導体層の成長温度より高い温度となる工程を含むことでも結晶性改善効果が得られる。この場合、熱処理工程を他の装置を用いずに半導体素子成長工程中に同一装置で行うことができる。また、この熱処理工程を少なくとも不純物をドープして形成される上部半導体層の成長開始前を含んでいることで不純物の拡散が抑えられ半導体素子特性の劣化を抑えられる。
【0012】
請求項記載の半導体素子の製造方法は、請求項1に示す半導体素子の製造方法において、上記III−V族混晶半導体層の成長温度より高く780℃より低い温度となる工程は、窒素を含んだIII−V族混晶半導体層を少なくとも1原子層からなる他の上部半導体層で覆った後であること特徴としている。
【0013】
熱処理を窒素を含んだIII−V族混晶半導体層の表面をさらしたままで行うとV属原子の脱離および表面原子の移動のため表面近傍の結晶性が劣化し、結果として半導体素子の特性を劣化させてしまうが、少なくとも1原子層からなる他の上部半導体層で覆った後熱処理を行うとこれを防ぐことができる。
【0014】
請求項記載の半導体素子の製造方法は、請求項1〜4のいずれか1項に記載の半導体素子の製造方法において、上記半導体素子は半導体レーザであり、前記III−V族混晶半導体層は光を発生する活性層であり、半導体レーザは前記活性層と光を閉じ込める下部クラッド層を有することを特徴とする。
【0015】
請求項記載の半導体素子の製造方法は、不純物をドープして形成される上部クラッド層の下(基板側)に不純物をドープしていないクラッド層を有することを特徴とし、また、請求項およびはそのための有効な材料・組成を明記したもので、請求項は、前記III−V族混晶半導体層をIn組成(1−x)が25%以上であるGaIn1−xAs1−y(0≦x≦0.75,0<y<1)に、請求項は、さらに前記上部半導体層をZnドープGaInPを含むものに具体化したものである。
【0016】
半導体レーザの場合、窒素を含んだIII−V族混晶半導体層成長後、熱処理を行うことで結晶性が改善するが、半導体レーザ構造成長後ではなく、熱処理を窒素を含んだIII−V族混晶半導体層の成長終了時点から半導体レーザ構造成長終了時点の間に上記III−V族混晶半導体層の成長温度より高い温度となる工程を含むことでも結晶性改善効果が得られる。この場合、熱処理工程を他の装置を用いずに半導体レーザ構造成長工程中に同一装置で行うことができる。また、この熱処理工程の期間に少なくとも不純物をドープして形成される上部クラッド層の成長開始前を含ませることで、不純物の拡散が抑えられ、しきい値電流の増加などの半導体レーザ特性の劣化を抑えられる。
【0017】
高温で不純物がドープされた上部クラッド層を成長させると不純物が活性層に拡散して半導体素子の性能を悪化してしまう原因になる。そのため、不純物がドープされた上部クラッド層の下(基板側)に不純物をドープしていないクラッド層を設け、この層を高温で成長することにより熱処理を行い、不純物がドープされた上部クラッド層をより低温で成長させることにより、不純物の活性層への拡散を低減し、素子の特性の劣化を抑えることを可能にした。
【0018】
請求項記載の半導体素子の製造方法は、請求項1〜3のいずれか1項に記載の半導体素子の製造方法を面発光型半導体レーザに適用し、前記窒素を含んだIII−V族混晶半導体層を光を発生する活性層としたものである。半導体レーザは前記活性層と光を閉じ込める下部および上部多層膜反射鏡を有するようにしたものである。また、請求項10ないし12はそのための有効な材料・組成を明記したもので、請求項10は、前記III−V族混晶半導体層をIn組成(1−x)が25%以上であるGaIn1−xAs1−y(0≦x≦0.75,0<y<1)を有するものに、請求項11は、前記上部半導体層をZnドープAlAsを含むものに、請求項12は下部多層膜反射鏡および上部多層膜反射鏡の少なくとも一方が、高屈折率層としてAlGa1−NAs(0≦N<1)、低屈折率層としてAlGa1−MAs(0≦N<M≦1)が交互に積層された構造を有するものにしたことを特徴としている。
【0019】
面発光型半導体レーザの場合、窒素を含んだIII−V族混晶半導体層成長後、熱処理を行うことで結晶性が改善するが、面発光型半導体レーザ構造成長後ではなく、熱処理を窒素を含んだIII−V族混晶半導体層の成長終了時点から面発光半導体レーザ構造成長終了時点の間に上記窒素を含んだIII−V族混晶半導体層の成長温度より高い温度となる工程を含むことでも結晶性改善効果が得られる。この場合、熱処理工程を他の装置を用いずに面発光型半導体レーザ構造成長工程中に同一装置で行うことができる。また、この熱処理工程を少なくとも不純物をドープして形成される上部半導体層の成長開始前を含んでいることで不純物の拡散が抑えられしきい値電流の増加などの面発光型半導体レーザ特性の劣化を抑えられる。
【0020】
GaInNAsはGaAs基板上に成長できる1.3μm,1.55μm帯レーザの活性層材料になり得るが、GaAsのバンドギャップ波長は0.9μm程度でありバンドギャップ波長を長くする効果のある窒素およびInの添加により長波長化する必要がある。GaInNAsのIn組成(1−x)が25%以上の場合、窒素添加量を低減できる。
【0022】
GaInNAsのIn組成(1−x)が25%以上の場合、つまりGaAs基板に対して大きな歪みを有している場合、あまり高温で熱処理すると歪みの緩和等により結晶性が悪化する場合があり、780℃以下の適切な温度での熱処理が必要である。
【0023】
請求項13記載の半導体素子の製造方法は、上述した半導体素子の製造方法において、前記III−V族混晶半導体層の形成方法の一例として、MOCVD法(Metal Organic Chemical Vapor Deposition;有機金属化学気相成長法)またはMBE法(Molecular Beam Epitaxy;分子線エピタキシャル成長法)に具体化したものである。
【0024】
請求項14記載の半導体素子は、上述した各半導体素子の製造方法を用いて作製された半導体素子であり、請求項15記載の光学システムは、このような半導体素子を備えた光学システムであり、請求項16は、光学システムを光モジュール,光インターコネクション,あるいは光ファイバ通信システムに具体化したものである。
【0025】
請求項14の半導体素子は、請求項1〜13の製造方法を用い、窒素を含んだIII−V族混晶半導体層成長後、簡便な工程で熱処理を行うことで容易に結晶性が改善し、高品質かつ信頼性に優れた半導体素子が得ることができる。さらに請求項15および16の光学システムはその高品質で信頼性の優れた半導体素子を用いるので、高性能で高信頼のシステムを実現することができる。
【0026】
【発明の実施の形態】
<本発明の原理の説明ための実験>
本実験では、窒素を含んだIII−V族混晶半導体層としてGaInNAsを用いて活性層成長後に上部にAlGaAsまたはGaInPクラッド層をGaInNAsより高温で成長することを想定して熱処理実験を行っている。面方位(100)のGaAs基板上にGaAs層(0.2μm),GaInNAs井戸層(7nm)とGaAs層(50nm)を順次成長させた。この場合の成長温度は600℃であった。各試料は、In組成割合を同じにし(30%)、窒素の組成割合だけ変えた。その後、MOCVD成長装置を用いてAsH3雰囲気中、680℃,700℃,および780℃で20分間熱処理した。
【0027】
図1は、上記実験の結果得られた各試料のPL(Photoluminescence)特性を示す図である。図中、a)は熱処理温度が780℃、窒素(N)の組成割合が0.2%の場合、b)は熱処理温度が700℃、窒素(N)の組成割合が0.2%の場合、c)は熱処理温度が680℃、窒素(N)の組成割合が0.5%の場合、d)は熱処理温度が680℃、窒素(N)の組成割合が0.8%の場合のPL特性であり、点線は熱処理前のスペクトルを、実線は熱処理後のスペクトルを示している。
【0028】
図1によれば、熱処理によりピーク波長が短波長側にシフトすること、熱処理温度が高い方がシフト量が大きいことがわかる。また、同じ温度では窒素量が違う試料間(図中c,d参照)でシフト量は同じであり、このシフトの原因はInの拡散であると考えられる。
【0029】
また、発光強度は780℃では低下しており(図中a参照)、780℃未満の他の温度では増加している(図中、b,c,d参照)ことがわかる。増加の原因は熱処理による活性層中の欠陥の減少と考えられ、低下の原因は結晶性の劣化と考えられる。このようにGaInNAs活性層を成長してから780℃未満の温度で熱処理すると結晶性が改善し、780℃以上の高温で熱処理すると不具合が生じることがわかった。
【0030】
<第1の実施例>
上述した効果を利用した本発明の第1の実施例の半導体レーザについて、図面を用いて詳細に説明する。
図2は、実施例1の半導体レーザ素子の断面図を示す図である。最も簡単な構造である絶縁膜ストライプ型レーザを例にして説明する。層構造としてはSCH−DQW(Separate Confinement Heterostructure Double Quantum Well)構造である。
【0031】
面方位(100)のn−GaAs基板101上にSeドープn−GaAsバッファ層102,Seドープn−Ga0.5In0.5P下部クラッド層(1.5μm)103,アンドープGaAs下部光ガイド層(100nm)104,アンドープGa0.63In0.370.006As0.994井戸層とアンドープGaAsバリア層(14.7nm)からなる活性層105,アンドープGaAs上部光ガイド層(100nm)106,Znドープp−Ga0.5In0.5P上部クラッド層(1.5μm)107,Znドープp−GaAsコンタクト層(0.3μm)108が順次成長されている。
【0032】
上記構造において、GaInNAs井戸層のIn組成xを37%,窒素組成を0.6%とした。GaInNAs井戸層の厚さは7.7nmとした。成長方法はMOCVD法を採用した。キャリアガスにはH2を用いた。原料にはTMG(トリメチルガリウム),TMI(トリメチルインジウム),AsH3(アルシン),PH3(フォスフィン)、そして窒素の原料にはDMHy(ジメチルヒドラジン)を用いた。DMHyは低温で分解するので600℃以下の低温成長に適している。本実施例ではGaInNAs井戸層を550℃で成長させた。特に、歪みの大きい量子井戸層を成長させる場合は、例えば、500℃〜600℃程度の低温成長が好ましい。
【0033】
GaAs光ガイド層104と106もGaInNAs井戸層と同じ550℃で成長し、上部GaAs光ガイド層106の成長後、成長を中断し基板温度を700℃に上げ3分間熱処理を行った。その後、温度を620℃に下げZnドープ上部GaInPクラッド層107およびGaAsコンタクト層108を成長させた。p側電極110が電流注入部となる部分を除去した絶縁膜109を介して形成されている。GaAsコンタクト層108は電流注入部分以外はエッチングにより除去した構造とした。裏面にはn側電極111が形成されている。
【0034】
本実施例では、上部光ガイド層成長後、成長を中断し基板温度を3分間700℃に上げる工程、および620℃でのZnドープ上部クラッド層107およびGaAsコンタクト層108の成長工程が熱処理工程に相当している。
【0035】
GaInNAs井戸層の成長温度より高い温度で上部クラッド層107およびGaAsコンタクト層108を成長するだけでも効果はあるが、熱処理温度はGaInNAs井戸層成長温度より高い温度、例えば650℃〜780℃程度の高温が好ましい。
【0036】
このような高温でZnドープ上部クラッド層107を成長させると、ドープしている不純物(本実施例ではZn)が活性領域(GaInNAs活性層(井戸層)およびGaAs光ガイド層104,106)に拡散し内部損失を大きくするなど、半導体レーザの特性を悪くする原因になってしまう。このため、不純物(Zn)をドープするクラッド層の成長温度は、拡散を低減するためにできるだけ低い温度での成長が適しており、そのため不純物をドープするクラッド層成長前に高温での熱処理工程を設けることが好ましかった。
【0037】
本実施例では、上部光ガイド層成長後基板温度を700℃に上げ3分間熱処理を行った。熱処理工程は、GaInNAs井戸層の表面がさらされた状態ではなく、少なくとも1原子層からなる他の上部半導体層で覆った後に熱処理を行うことで、V族原子の脱離および表面原子の移動のため表面近傍の結晶性の劣化を抑えることができた。つまり、上部光ガイド層106の成長途中から温度を上げて熱処理を行っても効果が得られる。
【0038】
このように作製した半導体レーザのしきい電流密度は1kA/cm2以下であった。発振波長は約1.3μmであった。25℃〜80℃における特性温度は200Kを超え、非常に良好であった。また結晶性が良好なので長寿命であった。また発振波長は窒素組成,In組成および井戸層の厚さ等により制御可能であった。
【0039】
上記説明では、MOCVD法での成長の例を示したが、MBE法等他の成長方法を採用することも可能である。また、窒素の原料にDMHyを用いた例を示したが、活性化した窒素やNH3等他の窒素化合物を用いることもできる。砒素(As)の原料にTBA(ターシャルブチルアルシン)等の有機砒素を用いることもできる。また、上記説明では、積層構造として2重量子井戸構造(DQW)の例を示したが、他の井戸数の量子井戸を用いた構造(SQW,MQW)等を用いることもできる。また、各層の組成厚さ等は必要に応じて上述した以外の値を設定してもよい。クラッド層には、上述したGaInPと同様にワイドギャップのAlGaAsを用いることもできる。レーザ素子の構造も上記図2以外の他の構造にしてもかまわない。
【0040】
<第2の実施例>
本発明の第2の実施例の半導体レーザについて、図面を用いて詳細に説明する。
図3は、実施例2の半導体レーザ素子の断面図を示す図である。第1の実施例と異なる点は、アンドープGaAs上部光ガイド層(100nm)106とZnドープp−Ga0.5In0.5P上部クラッド層(1.5μm)107の間にアンドープGa0.5In0.5P層(0.05μm)112を設けたことである。
【0041】
本実施例においてはGaInNAs井戸層を570℃で成長している。GaAs光ガイド層104,106もGaInNAs井戸層と同じ570℃で成長し、次にアンドープGa0.5In0.5P層(0.05μm)112を720℃で成長し、その後温度を640℃に下げてZnドープ上部GaInPクラッド層107およびGaAsコンタクト層108を成長させた。
【0042】
本実施例では、GaInNAs層の成長温度より高い720℃でのアンドープGa0.5In0.5P層成長、および640℃でのZnドープ上部GaInPクラッド層107およびGaAsコンタクト層108成長が熱処理工程を兼ねている。GaInNAs層の成長温度より高い温度で上部クラッド層107およびGaAsコンタクト層108を成長するだけでも効果はあるが、熱処理温度は700℃程度の高温が好ましい。
【0043】
このような高温でZnドープ上部クラッド層107を成長すると、ドープしている不純物(本実施例ではZn)が活性領域に拡散して内部損失を大きくするなど、半導体レーザの特性を悪くする原因になってしまう。このため不純物をドープするクラッド層の成長温度は拡散を低減するため700℃以下のできるだけ低温が適している。このため不純物をドープするクラッド層成長前に高温での熱処理工程を設けることが好ましい。本実施例では、Znドープ上部GaInPクラッド層107の成長は620℃の低温で行い拡散を低減し、Znドープ上部GaInPクラッド層107の前にアンドープGa0.5In0.5P層112を設け、700℃の高温で成長することでこれを実現している。素子特性など効果は実施例1と同様であった。クラッド層としてアンドープ層112を入れたので活性領域まで不純物が拡散し難くなるのでドープするクラッド層の成長温度を高くすることができる。アンドープ層と同じ成長温度でもよい。アンドープ層112を本実施例ではGaInPとしたが、光ガイド層よりバンドギャップが大きくかつ屈折率が小さい材料であればこの効果が得られる。
【0044】
<第3の実施例>
本発明の第3の実施例の面発光型半導体レーザについて、図面を用いて詳細に説明する。
図4は、第3の実施例に係る面発光型半導体レーザの構造を示す図である。面方位(100)のn−GaAs基板201上に、n−AlGaAsとn−GaAsをそれぞれの媒質内における発振波長の1/4倍の厚さで交互に積層した周期構造(35周期)からなるn−半導体多層膜反射鏡(下部多層膜反射鏡)202,アンドープ下部GaAsスペーサ層203,3層のGa0.7In0.30.01As0.99As井戸層とGaAsバリア層からなる多重量子井戸(QW)活性層204,アンドープ上部GaAsスペーサ層205,Znドープp−AlAs層(50nm)206、p−GaAsコンタクト層207、アンドープAlGaAsとGaAsをそれぞれの媒質内における発振波長の1/4倍の厚さで交互に積層した周期構造(22周期)からなる半導体多層膜反射鏡208、が順次成長されている。
【0045】
Ga0.7In0.30.01As0.99井戸層とGaAsバリア層からなる多重量子井戸(QW)活性層204は、In組成xを30%、窒素組成を1%とした。この量子井戸活性層204の厚さは7nmとした。成長方法はMOCVD法を採用した。原料にはTMG(トリメチルガリウム),TMI(トリメチルインジウム),AsH3(アルシン),PH3(フォスフィン)、そして窒素の原料にはDMHy(ジメチルヒドラジン)を用いた。DMHyは低温で分解するので、600℃以下のような低温成長に適している。
【0046】
本実施例では、GaInNAs層を540℃で成長させた。DMHyは低温で分解するので600度以下の低温成長に適しており、特に、低温成長の必要な歪みの大きい量子井戸層を成長する場合に好都合である。キャリアガスにはH2を用いた。本実施例ではアンドープ上部GaAsスペーサ層205の成長後半から不純物をドープするZnドープp−AlAs層206の成長前まで基板温度を540℃から700℃に上げて熱処理を行った。不純物をドープするZnドープp−AlAs層206より上部の層は650℃で成長させた。
【0047】
次に、フォトリソグラフとエッチング工程により下部多層膜反射鏡202の上部まで直径30μmの円形にメサエッチングし、さらに上部多層膜反射鏡208のみを直径10μmの円形にメサエッチングした。AlxOy電流狭さく層2061は側面の現れたAlAs層206を水蒸気で側面から酸化して形成した。
【0048】
次に、ポリイミドでエッチング部を埋め込んで平坦化し、pコンタクト部209と光取り出し口となる上部多層膜反射鏡208上のポリイミドを除去し、pコンタクト部にp側電極210、基板裏面にはn側電極211を形成した。
【0049】
本実施例では、GaInNAs層204の成長温度より高い700℃でのアンドープ上部GaAsスペーサ層205の成長後半から不純物をドープするZnドープp−AlAs層206の成長前までの成長工程が熱処理工程に相当している。不純物をドープする層の成長温度は拡散を低減するため700℃以下のできるだけ低温が適している。本実施例では、不純物をドープする層206の成長前に高温での熱処理工程を設けてGaInNAs井戸活性層204の結晶性改善を行っている。
【0050】
上記製造方法で作製した面発光レーザの発振波長は約1.3μmであった。しきい電流密度は1kA/cm2以下であった。また高温での特性も良好であった。さらに結晶性が良好なので長寿命であった。
【0051】
上記説明では、MOCVD法による成長の例を示したがMBE法等他の成長方法を用いることもできる。また窒素の原料にDMHyを用いた例を説明したが、活性化した窒素やNH3等他の窒素化合物を用いることもできる。さらに、積層構造として3重量子井戸構造(TQW)の例を示したが他の井戸数の量子井戸を用いた構造(SQW,MQW)等を用いることもできる。また各層の組成厚さ等は必要に応じて上記以外の値を設定できる。レーザの構造も上記以外の構造にしてもかまわない。本実施例では上部多層膜反射鏡208の下部にp−コンタクト層207を設けたが、上部多層膜反射鏡208の上部にコンタクト部207を設ける構造にしてもよい。多層膜反射鏡をAlGaAsとGaAsの組み合わせとしたが、高屈折率と低屈折率が交互に積層された構成であればよく、AlGaAs系材料の場合、高屈折率層としてAlNGa1-NAs(0≦N<1)、低屈折率層としてAlMGa1-MAs(0≦N<M≦1)で構成することができる。また、GaInP/GaAsなど、他の材料系を用いることもできる。また、上部多層膜反射鏡208および下部多層膜反射鏡202は半導体材料で形成した例を示したが、これらの反射鏡の一方または他方またはその両方は誘電体で形成するようにしてもよい。
【0052】
なお、本発明は、発光素子のみならず受光素子や電子素子等GaxIn1-xyAs1-y(0≦x≦1,0<y<1)のような窒素(N)と他のV族元素を含んだIII−V族混晶半導体を用いた各種半導体素子に適用できる。
【0053】
本発明によれば、半導体レーザの温度特性が非常に優れているので冷却素子を必要としない光通信システムに用いることができる。
光ファイバを用いた長距離通信に用いることができるのみならず、コンピュータなどの機器間、ボード間、ボード内のLSI間、LSI内の素子内の素子間など、光インターコネクションとしての短距離通信に用いることができる。
【0054】
特に、面発光レーザは端面発光型レーザに比較して桁違いに低消費電力化することができ、2次元アレイ化が容易になので、並列伝送型の光通信システムに適している。波長としては光ファイバの伝送損失の小さい1.3μm帯、1.55μm帯が好ましいが、これまで満足な性能の発振波長1.3μm帯、1.55μm帯の面発光レーザは実現されていなかった。本発明によれば、結晶性の良好なGaInNAsを含んだ半導体素子を作製できるので、高性能の光送受信モジュール、光インターコネクション、光ファイバ通信システムなどの光学システムを実現できる。
【0055】
【発明の効果】
本発明によれば、以下のような効果が得られる。
(請求項1〜3における効果)
窒素を含んだIII−V族混晶半導体層成長後、熱処理を行うことで結晶性が改善するが、半導体素子構造成長後ではなく、熱処理を窒素を含んだIII−V族混晶半導体層の成長終了時点から上部半導体層成長終了時点の間に上記III−V族混晶半導体層の成長温度より高い温度となる工程を含むことでも結晶性改善効果が得られる。この場合、熱処理工程を他の装置を用いずに半導体素子成長工程中に同一装置で行うことができる。また、この熱処理工程を少なくとも不純物をドープして形成される上部半導体層の成長開始前を含んでいることで不純物の拡散が抑えられ半導体素子特性の劣化を抑えることができ、高品質の半導体素子が得られる。また、GaInNAsのIn組成(1−x)が25%以上の場合、つまりGaAs基板に対して大きな歪みを有している場合、あまり高温で熱処理すると歪みの緩和等により結晶性が悪化する場合があり、780℃以下の適切な温度で熱処理を行うことで、結晶性が改善され、高品質の半導体素子を得ることができる。
【0056】
(請求項における効果)
熱処理を窒素を含んだIII−V族混晶半導体層の表面をさらしたままで行うとV属原子の脱離および表面原子の移動のため表面近傍の結晶性が劣化し、結果として半導体素子の特性を劣化させてしまうが、少なくとも1原子層からなる他の上部半導体層で覆った後熱処理を行うとこれを防ぐことができ、結晶性の良好な半導体素子を得ることができる。
【0057】
(請求項5〜8における効果)
半導体レーザの場合、窒素を含んだIII−V族混晶半導体層成長後、熱処理を行うことで結晶性が改善するが、半導体レーザ構造成長後ではなく、熱処理を窒素を含んだIII−V族混晶半導体層の成長終了時点から半導体レーザ構造成長終了時点の間に上記III−V族混晶半導体層の成長温度より高い温度となる工程を含むことでも結晶性改善効果が得られる。この場合、熱処理工程を他の装置を用いずに半導体レーザ構造成長工程中に同一装置で行うことができる。また、この熱処理工程の期間に少なくとも不純物をドープして形成される上部クラッド層の成長開始前を含ませることで、不純物の拡散が抑えられ、しきい値電流の増加などの半導体レーザ特性の劣化を抑えられ、これにより高品質の半導体素子を得ることができる。また高温で不純物がドープされた上部クラッド層を成長させると不純物が活性層に拡散して半導体素子の性能を悪化してしまう原因が、不純物がドープされた上部クラッド層の下(基板側)に不純物をドープしていないクラッド層を設け、この層を高温で成長することにより熱処理を行うことにより、不純物がドープされた上部クラッド層をより低温で成長させることができる。これにより不純物の活性層への拡散を低減することができ、高品質の半導体素子を得ることが可能になった。
【0058】
請求項7,8は組成を具体的にしたものである。GaInNAsはGaAs基板上に成長できる1.3μm,1.55μm帯レーザの活性層材料になり得るが、GaAsのバンドギャップ波長は0.9μm程度でありバンドギャップ波長を長くする効果のある窒素およびInの添加により長波長化する必要がある。請求項4のように、GaInNAsのIn組成(1−x)が25%以上の場合、窒素添加量を低減でき、高品質の半導体素子(面発光型半導体レーザ)を得ることができる。
【0059】
(請求項9〜12における効果)
面発光型半導体レーザの場合、窒素を含んだIII−V族混晶半導体層成長後、熱処理を行うことで結晶性が改善するが、面発光型半導体レーザ構造成長後ではなく、熱処理を窒素を含んだIII−V族混晶半導体層の成長終了時点から面発光半導体レーザ構造成長終了時点の間に上記III−V族混晶半導体層の成長温度より高い温度となる工程を含むことでも結晶性改善効果が得られる。この場合、熱処理工程を他の装置を用いずに面発光型半導体レーザ構造成長工程中に同一装置で行うことができる。また、この熱処理工程を少なくとも不純物をドープして形成される上部半導体層の成長開始前を含んでいることで不純物の拡散が抑えられしきい値電流の増加などの面発光型半導体レーザ特性の劣化を抑えられ、高品質の半導体素子(面発光型半導体レーザ)を得ることができる。
【0060】
請求項10〜12は組成・構造を具体的にしたものである。GaInNAsはGaAs基板上に成長できる1.3μm,1.55μm帯レーザの活性層材料になり得るが、GaAsのバンドギャップ波長は0.9μm程度でありバンドギャップ波長を長くする効果のある窒素およびInの添加により長波長化する必要がある。請求項7のように、GaInNAsのIn組成(1−x)が25%以上の場合、窒素添加量を低減でき、高品質の半導体素子(面発光型半導体レーザ)を得ることができる。
【0061】
GaInNAsのIn組成(1−x)が25%以上の場合、つまりGaAs基板に対して大きな歪みを有している場合、あまり高温で熱処理すると歪みの緩和等により結晶性が悪化する場合があり、780℃以下の適切な温度で熱処理を行うことで、結晶性が改善され、高品質の半導体素子を得ることができる。
【0062】
(請求項13における効果)
窒素を含んだIII−V族混晶半導体層は、従来公知の膜形成方法によって実現できる。
【0063】
(請求項14〜16における効果)
上述した請求項1〜13の製造方法を用い、窒素を含んだIII−V族混晶半導体層成長後、簡便な工程で熱処理を行うことで容易に結晶性が改善し、コストを上げることなく、高品質かつ信頼性に優れた半導体素子が得ることができる(請求項14)。さらにその高品質で信頼性の優れた半導体素子を用いることによって高性能で高信頼の光学システムを実現することができる(請求項15,16)。
【図面の簡単な説明】
【図1】実験の結果得られた各試料のPL(Photoluminescence)特性を示す図である。
【図2】第1の実施例の半導体レーザ素子の断面図を示す図である。
【図3】第2の実施例の半導体レーザ素子の断面図を示す図である。
【図4】第3の実施例に係る面発光型半導体レーザの構造を示す図である。
【符号の説明】
101:n−GaAs基板
102:n−GaAsバッファ層
103:n−Ga0.5In0.5P下部クラッド層
104:アンドープGaAs下部光ガイド層
105:活性層
1051:GaInNAs井戸層
1052:GaAsバリア層
106:GaAs上部光ガイド層
107:p−GaInP上部クラッド層
108:p−GaAsコンタクト層
109:絶縁層(SiO2
110:p側電極110
111:n側電極
112:GaInP層
201:n−GaAs基板
202:n−半導体多層膜反射鏡(下部多層膜反射鏡)
203:下部GaAsスペーサ層
204:GaInNAs井戸層とGaAsバリア層からなる多重量子井戸(QW)活性層
205:上部GaAsスペーサ層
206:p−AlAs層
207:p−GaAsコンタクト層
208:半導体多層膜反射鏡
209:pコンタクト部
210:p側電極
211:n側電極

Claims (16)

  1. 少なくともGa(ガリウム)を含むIII族元素と、少なくともN(窒素)およびAs(ヒ素)を含むV族元素とから構成されるIII−V族混晶半導体層と、該III−V族混晶半導体層の上部に成長された1層または複数層からなり、少なくともGa(ガリウム)を含む III 族元素と、V族元素とから構成され、少なくとも1層は不純物をドープして形成される上部半導体層を有する半導体素子の製造方法において、
    前記III−V族混晶半導体層の成長終了時点から前記上部半導体層成長終了時点の間に前記III−V族混晶半導体層の成長温度より高く780℃より低い温度にする熱処理工程を設け、かつ該熱処理工程を少なくとも不純物をドープして形成される層の成長開始前から開始するようにしたことを特徴とする半導体素子の製造方法。
  2. 請求項1記載の半導体素子の製造方法において、
    前記熱処理工程は、前記不純物をドープして形成される層の成長開始前に行われる第1の熱処理工程と、前記不純物をドープして形成される層の成長中に行われる第2の熱処理工程とを含むことを特徴とする半導体素子の製造方法。
  3. 請求項2記載の半導体製造方法において、
    前記第1の熱処理工程の処理温度は、前記第2の熱処理工程の処理温度より高温であることを特徴とする半導体素子の製造方法。
  4. 請求項1〜3のいずれか1項に記載の半導体素子の製造方法において、
    前記III−V族混晶半導体層の成長温度より高く780℃より低い温度にする熱処理工程は、該III−V族混晶半導体層を少なくとも1原子層からなる他の上部半導体層で覆った後に行われること特徴とする半導体素子の製造方法。
  5. 請求項1〜4のいずれか1項に記載の半導体素子の製造方法において、
    前記半導体素子は半導体レーザであり、前記III−V族混晶半導体層は光を発生する活性層であり、前記半導体レーザは前記活性層と光を閉じ込める下部クラッド層を有することを特徴とする半導体素子の製造方法。
  6. 請求項記載の半導体素子の製造方法において、
    不純物をドープして形成される上部クラッド層の下(基板側)に不純物をドープしていないクラッド層を有することを特徴とする半導体素子の製造方法。
  7. 請求項1〜のいずれか1項に記載の半導体素子の製造方法において、
    前記III−V族混晶半導体層は、In組成(1−x)が25%以上であるGaIn1−xAs1−y(0≦x≦0.75,0<y<1)を有することを特徴とする半導体素子の製造方法。
  8. 請求項記載の半導体素子の製造方法において、
    前記上部半導体層はZnドープGaInPを含むことを特徴とする半導体の製造方法。
  9. 請求項1〜3のいずれか1項に記載の半導体素子の製造方法において、
    前記半導体素子は面発光型半導体レーザであり、前記III−V族混晶半導体層は光を発生する活性層であり、前記面発光型半導体レーザは前記活性層と光を閉じ込める下部多層膜反射鏡および上部多層膜反射鏡を少なくとも有することを特徴とする半導体素子の製造方法。
  10. 請求項記載の半導体素子の製造方法において、
    前記III−V族混晶半導体層は、In組成(1−x)が25%以上であるGaIn1−xAs1−y(0≦x≦0.75,0<y<1)を有することを特徴とする半導体素子の製造方法。
  11. 請求項9または10記載の半導体素子の製造方法において、
    前記上部半導体層はZnドープAlAsを含むことを特徴とする半導体の製造方法。
  12. 請求項9から11のいずれか1項に記載の半導体製造方法において、
    前記下部多層膜反射鏡および上部多層膜反射鏡の少なくとも一方は、高屈折率層としてAlGa1−NAs(0≦N<1)、低屈折率層としてAlGa1−MAs(0≦N<M≦1)が交互に積層された構造を有することを特徴とする半導体素子の製造方法。
  13. 請求項1から12のいずれか1項に記載の半導体素子の製造方法において、
    前記III−V族混晶半導体層は、MOCVD法(Metal Organic Chemical Vapor Deposition;有機金属化学気相成長法)またはMBE法(Molecular Beam Epitaxy;分子線エピタキシャル成長法)で形成されたものであることを特徴とする半導体素子の製造方法。
  14. 請求項1から13のいずれか1項に記載の半導体素子の製造方法を用いて作製されたことを特徴とする半導体素子。
  15. 請求項14記載の半導体素子を具備することを特徴とする光学システム。
  16. 請求項15記載の光学システムは、光モジュール,光インターコネクション,あるいは光ファイバ通信システムであることを特徴とする光学システム。
JP2000067683A 2000-03-10 2000-03-10 半導体素子の製造方法および該製造方法により製造した半導体素子ならびに該半導体素子を用いた光学システム Expired - Fee Related JP4204166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000067683A JP4204166B2 (ja) 2000-03-10 2000-03-10 半導体素子の製造方法および該製造方法により製造した半導体素子ならびに該半導体素子を用いた光学システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000067683A JP4204166B2 (ja) 2000-03-10 2000-03-10 半導体素子の製造方法および該製造方法により製造した半導体素子ならびに該半導体素子を用いた光学システム

Publications (2)

Publication Number Publication Date
JP2001257430A JP2001257430A (ja) 2001-09-21
JP4204166B2 true JP4204166B2 (ja) 2009-01-07

Family

ID=18586835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000067683A Expired - Fee Related JP4204166B2 (ja) 2000-03-10 2000-03-10 半導体素子の製造方法および該製造方法により製造した半導体素子ならびに該半導体素子を用いた光学システム

Country Status (1)

Country Link
JP (1) JP4204166B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180100B2 (en) 2001-03-27 2007-02-20 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
US6765232B2 (en) 2001-03-27 2004-07-20 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
US7968362B2 (en) 2001-03-27 2011-06-28 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
JP4813009B2 (ja) * 2003-04-15 2011-11-09 三菱電機株式会社 半導体光素子の製造方法
JP2007214209A (ja) * 2006-02-07 2007-08-23 Sumitomo Electric Ind Ltd Iii−v化合物半導体を形成する方法およびiii−v化合物半導体装置を作製する方法
JP6085235B2 (ja) * 2013-08-28 2017-02-22 日本電信電話株式会社 機械共振器の作製方法

Also Published As

Publication number Publication date
JP2001257430A (ja) 2001-09-21

Similar Documents

Publication Publication Date Title
US7940827B2 (en) Vertical-cavity, surface-emission type laser diode and fabrication process thereof
JP3683669B2 (ja) 半導体発光素子
US6974974B2 (en) Light emitting devices with layered III -V semiconductor structures, and modules and systems for computer, network and optical communication, using such devices
JP4204166B2 (ja) 半導体素子の製造方法および該製造方法により製造した半導体素子ならびに該半導体素子を用いた光学システム
JP2001320134A (ja) 半導体発光素子およびその製造方法並びに光送信モジュールおよび光送受信モジュールおよび光通信システムおよびコンピュータシステムおよびネットワークシステム
JP4084506B2 (ja) 半導体発光素子の製造方法
JP4931304B2 (ja) 面発光型半導体レーザ素子の製造方法
JP5307972B2 (ja) 光半導体素子
JP4253207B2 (ja) 半導体発光素子の製造方法および半導体発光素子および面発光型半導体レーザ素子の製造方法および面発光型半導体レーザ素子および面発光型半導体レーザアレイおよび光送信モジュールおよび光送受信モジュールおよび光通信システム
JP3889910B2 (ja) 半導体発光装置およびその製造方法
JP2000277867A (ja) 半導体レーザ装置
JP3654331B2 (ja) 半導体製造方法および半導体発光素子
JP2004289112A (ja) 半導体発光素子およびその製造方法および光送信モジュールおよび光送受信モジュールおよび光通信システム
JP4281987B2 (ja) 半導体発光素子の製造方法
JP2008098682A (ja) 半導体発光素子
JP2004288789A (ja) 面発光型半導体レーザ素子の製造方法および結晶成長装置、ならびにこれらを用いて形成した面発光型半導体レーザ素子、該面発光型半導体レーザ素子を用いた光送信モジュール、光送受信モジュール、光通信システム
JP2002324940A (ja) 光通信システム
JP2004200647A (ja) 半導体発光素子および光送信モジュールおよび光送受信モジュールおよび光通信システムおよび半導体発光素子の製造方法
JP2005011995A (ja) 半導体発光素子および光送信モジュールおよび光送受信モジュールおよび光通信システム
JP5013611B2 (ja) 半導体発光素子
JP2004186484A (ja) 半導体発光素子および光送信モジュールおよび光送受信モジュールおよび光通信システム
JP2005150139A (ja) 半導体発光素子および光送信モジュールおよび光送受信モジュールおよび光通信システム
JP2003347232A (ja) 半導体の製造方法及びそれを用いて形成した半導体素子
JP2002329923A (ja) 光通信システム
JP2008098680A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees