JP3605127B2 - 電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法 - Google Patents
電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法 Download PDFInfo
- Publication number
- JP3605127B2 JP3605127B2 JP30135293A JP30135293A JP3605127B2 JP 3605127 B2 JP3605127 B2 JP 3605127B2 JP 30135293 A JP30135293 A JP 30135293A JP 30135293 A JP30135293 A JP 30135293A JP 3605127 B2 JP3605127 B2 JP 3605127B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- optical
- substrate
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Led Device Packages (AREA)
- Optical Couplings Of Light Guides (AREA)
Description
【産業上の利用分野】
本発明は、パッケージ集積回路デバイスの分野、特に、電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージ(HDIPとも称する)に関する。
【0002】
【従来の技術】
電子産業は、半導体デバイスに対する改善されたパッケージングを絶えず要求している。この要求は、縮小寸法のパッケージング及び半導体デバイスの動作速度を最適化するパッケージングに対してなされている。半導体デバイスの速度が上昇し続け、特にGHz範囲に入るに従い、電気及び光信号の両方に適応するパッケージデバイスに対する要望が増大し続けている。
【0003】
所望パッケージングについての1つの要件は、それらの半導体デバイスの発生する熱によって起こされる熱的要件を処置しなければならないと云うことである。所望パッケージングについての他の要件は、半導体デバイスの絶えさる寸法縮小に対する及びパッケージを部品とする最終電子システムに対する適合性である。結果として、パッケージは、熱処消散を最適化する一方、電子システムに組み立てられるとき変位する容量をできるだけ少なくしなければならない。
【0004】
光検出器及び(又は)光送信器を有する半導体デバイスとプリント配線板又は他のパッケージ半導体デバイス上の光導波管との間の光相互接続に対する更に他の要件は、その接続が(他の光導波管のような)追加コネクタを必要とせずかつその位置合わせプロセスが比較的簡単であると云うことである。
【0005】
更に加わる要件は、パッケージング設計及び材料選択が組立プロセスの欠陥の減少を支援し、かつ新たな組立投資及びツーリングを必要としないと云うことである。
【0006】
パッケージデバイスによって必要とされる物理的面積を減少させる1つの方法は、図1に示されている。非パッケージ半導体デバイスが、プリント配線板PWBに直接取り付けられかつワイヤボンディングをされる。次いで、にかわ又はエポキシ樹脂の保護オーバコート(図示されていない)が、この半導体デバイス、ワイヤボンド、及びこのプリント配線板の表面の対応する部分を覆い形成される。
【0007】
この方法の利点は、パッケージデバイスに比較しての、この非パッケージ半導体デバイスによって必要とされる物理的面積の減少にある。1つの欠点は、そのワイヤボンドが長くなり、支持されず、製造プロセス全体を通して曲がり、破壊又は短絡し易いと云うことである。他の欠点は、正規動作中にその集積回路によって発生される熱の大部分をそのプリント配線板を通して消散しなければならないと云うことである。ほとんどのにかわ又はエポキシ樹脂は不良導体であるので、もしそのプリント配線板設計が特別の熱処置機能体を有していないならば、熱転送は禁止される。更に他の欠点は、この技術が、デバイス及び組立歩留、並びに、限定されたプリント配線板設計機能体寸法に起因して、比較的小数のボンディングパッドを備える半導体デバイスにしか適用されないと云うことである。
【0008】
更に他の欠点は、その半導体デバイスとそのプリント配線板との間のいかなる光相互接続もこの半導体デバイスの頂面とこのプリント配線板との間に追加の相互接続光導波管を必要とすると云うことである。各光導波管は、個別に位置合わせされねばならないであろう。これらの光導波管は、にかわ又はエポキシオーバコートを塗布される前には支持されることはなく、このことはこれらの光導波管が破壊され、折れ、又はねじれる可能性を持たらす。
【0009】
パッケージデバイスによって必要とされる物理的面積を縮小する他の方法は、図2に示されている。フィルムキャリヤ法(以下、TABと称する)パッケージ半導体デバイスが、プリント配線板PWBに直接取り付けられる。TABパッケージは、その半導体デバイスをプリント配線板に電気的に接続するためにワイヤボンディングに代わり使用される。次いで、ポリマ又はプラスチックの蓋である保護オーバコート(図示されていない)が、この半導体デバイス、TABパッケージ、及びそのプリント配線板表面の対応する部分を覆い形成される。図1のデバイスの場合のように、この方法の利点は、従来のリードフレームパッケージデバイスに比較しての、非パッケージ半導体デバイスによって必要とされる物理的容積の減少にある。ワイヤボンドの代わりにTABを使用することの利点は、高い電気的性能、優れた物理的安定性、リード破壊又は短絡し難いことを含む。
【0010】
図2のデバイスの1つの欠点は、これらのTABリードが長く、製造プロセス全体を通して曲がり、破壊し易く、時には短絡すると云うことである。他の欠点は、図1のデバイスについて先に論じたように、正規動作中にその集積回路によって発生される熱の大部分をそのプリント配線板を通して消散しなければならないと云うことである。更に他の欠点は、その半導体デバイスとそのプリント配線板との間のいかなる光相互接続もこの半導体デバイスの頂面とこのプリント配線板との間に追加の相互接続光導波管を必要とすると云うことである。各光導波管は、個別に位置合わせされねばならないであろう。これらの光導波管は、また、組立中の取扱いに耐えなければならないであろうが、この取扱いはこれらの光導波管が破壊され、折れ、又はねじれる可能性を有する。
【0011】
なお更に、パッケージデバイスによって必要とされる物理的面積を縮小する他の方法は、図3に示されている。この方法は、その半導体デバイスがフェースアップなくフェースダウンであると云うことを除き、上に説明されかつ図2に示されたものと類似している。フェースダウンであるデバイスによって、そのTABリードは短くなり、このデバイスの中心から大きい半径へとファンアウトすることは、典型的に、ない。この短縮パッケージリード長が改善電気信号特性を可能にすることになる。この短縮リード長は、各リードとその隣のリードの中心間隔が小さいことを必要とする。結果として、このパッケージの組立ては、著しく複雑である。全てのTABパッケージは、従来なかった組立装置を必要するが、しかしフリップTABはもし費用有効性組立を行うとするならばこの装置を更に発展させることを必要とする。熱転送は、このTABパッケージに組み立てられたヒートシンク(図示されていない)を経由して達成されかつ熱グリースによって強化されることがある。この熱グリースは、このTABパッケージとそのヒートシンクとの間の界面に添加される。
【0012】
図3のデバイスはフェースダウンしており、これはそのプリント配線板上の光導波管内の光信号をこのデバイスに直接アドレス可能とする。しかし、フリップTABの場合の組立プロセスは、このデバイスのこの光導波管への位置合わせを補償するように充分に徹底していない。
【0013】
パッケージ半導体デバイスにとって必要とされる物理的面積は、パッケージデバイスのピンに適合するために必要とされる“フートプリント”(面積)を含む。多数のピンを有するパッケージデバイスは、典型的に、大きいフートプリントを必要とする。最近の傾向は、多くのデバイスを通していったん達成された機能がますます小数のデバイスに統合されてゆき、その結果、ますます多くのピン及び相当する大きいフートプリントを有するますます複雑な半導体デバイスになることを示唆している。これらの複雑な半導体デバイスを図1〜図3に示されたようなプリント配線板PWBに接続することはできるが、しかしこのような接続方式は熱消散の問題を全面的に扱うわけでもなく又はプリント配線板の表面面積の所望縮小を達成するわけでもない。
【0014】
半導体デバイスのフートプリントを減少させる方法は、図4に示されている。半導体デバイスは、基板(小形プリント配線板)の頂面に取り付けられる。この半導体デバイスは、この基板の頂面上のボンディングパッド(図示されていない)にワイヤボンデングをされる。次いで、モールド化合物が、この半導体デバイス、ワイヤボンド、及びこの基板の対応する頂面上に形成される。この基板の頂面上のこれらのボンディングパッドは、この基板内の内部回路機構及びめっきスルーホールを経由してこの基板の底面上の広いボンディングパッドに電気的に接続される。この基板の底面に沿いボンディングパッドの多数の行又はアレイ(図示されていない)があり、これがこのデバイスのフートプリントの面積を縮小する。その半導体デバイスの周辺に対向するこの底面の面積を熱消散に利用するために、典型的には、この面積内には電気的に機能するボンディングパッドは存在しない(図示されていない)。次いで、各下側ボンディングパッドにソルダボールを受ける。次いで、完成デバイスがプリント配線板上の対応するボンディングパッド(図示されていない)上に位置決め及び整列され、その後、赤外線、気相、又は対流リフローが使用されて、この基板をこのプリント配線板(図示されていない)に機械的及び電気的に接続する。
【0015】
プリントフート寸法の縮小及び現存の組立装置を利用する能力は、図4のデバイスの主要な利点である。このデバイスの欠点は、不適当な熱消散及び厚い基板を含むと云うことである。熱消散は、2つの要因から生じる問題である。その第1は、そのモールド化合物が熱の不良導体であると云うことである。したがって、その半導体デバイスによって発生される熱の多くをこの基板(小形プリント配線板)を通して放出しなければならない。ほとんどの基板は、良好なヒートシンクであるようには設計されていない。その熱は、その基板全体を通して拡がらざるを得ない。もしその基板が不良熱導体ならば、熱消散を支援するために、金属スラグ又は熱バイアをこの基板に挿入しなければならない。もし金属スラグ又は熱バイアが使用されるならば、これらは、典型的に、その半導体デバイスの直接下側のこの基板の面積内に配置され、これが電気的機能にとって利用可能なソルダボール接続の数を減少させる。このデバイスの他の欠点は、この基板の内部回路機構の長さである。追加される長さは、このデバイスが動作することのできる速度に制限的影響を及ぼすように思われる。
【0016】
図4のデバイスの更に他の欠点は、その半導体デバイスとそのプリント配線板との間のいかなる光相互接続もこの半導体デバイスの頂面とその基板との間に追加の相互接続光導波管及びこれらの光導波管とこのプリント配線板との間に追加の光相互接続手段を必要とすると云うことである。各光導波管は、この基板内の半導体デバイスと個別に位置合わせされねばならないであろう。各光相互接続手段は、これらの光導波管及びプリント配線板と個別に位置合わせされねばならないであろう。この位置合わせ要件の複雑性に加えて、これらの光導波管は、また、組立中の取扱いに耐えなければならないであろうが、この取扱いはこれらの光導波管が破壊され、折れ、又はねじれる可能性を有する。組立が成功したと仮定するならば、光信号をモールド化合物を通して送信することになる。したがって、このパッケージのモールド化合物は、この光信号に透明であり、かつエネルギー損失をできるだけ少なくするものでければならない。このパッケージの光伝達及び最小厚さは、所望より少なく及び薄いことになる。
【0017】
光相互接続を必要としないで半導体デバイスのフートプリントを減少させる他の方法は、図5に示されている。半導体デバイスは、そのボンディングパッドに取り付けられたソルダボールを有する。この半導体デバイスは、反転させられかつ基板(小形プリント配線板)の頂面上の対応するボンディングパッドに向き合って位置決めされる。これらのソルダボールが溶けてこの半導体デバイスをこの基板に電気的及び機械的に接続するまで、熱がこの半導体デバイス及び基板に加えられる。次いで、熱グリースがこの半導体デバイス上に堆積され、その後に蓋がこの熱グリース、半導体デバイス、及び基板の頂面の対応する面積上を覆い置かれる。図4のデバイスの場合のように、この基板の頂面上のボンディングパッドはこの基板の底面の広いボンディングパッドにめっきスルーホールを通して接続される。この基板の底面に沿いボンディングパッドの多数の行又はアレイ(図示されていない)があり、これがこのデバイスのフートプリントの面積を、通例のタブフレーム又はリードフレームに比較して縮小する。
【0018】
その半導体の周辺に対向するこの底面の面積を熱消散に使用するので、典型的には、この面積内には電気的に機能するボンディングパッドは存在しない(図示されていない)。次いで、各下側ボンディングパッドがソルダボールを受ける。次いで、完成デバイスがプリント配線板上の対応するボンディングパッド(図示されていない)上に位置決め及び整列され、かつ熱がこれらのソルダボールに加えられてこれを溶かして、この基板をそのプリント配線板(図示されていない)に機械的及び電気的に接続する。
【0019】
プリントフートの寸法もまた、図5のデバイスの主要な利点である。このデバイスの欠点は、不適当な熱消散、厚い基板、及び潜在的にシステムを汚染するグリースを使用することである。熱消散は、2つの要因から生じる問題である。その第1は、その熱グリース及びその蓋が熱の不良導体であると云うことである。したがって、その半導体デバイスによって発生される熱の一部をこの基板を通して放出しなければならない。ほとんどの基板は、良好なヒートシンクであるようには設計されていない。その熱は、その基板全体を通して拡がらさるを得ない。もしこの基板が不良熱導体ならば、熱消散を支援するために、金属スラグをこの基板に挿入しなければならない。もし金属スラグが使用されるならば、これらは、典型的に、その半導体デバイスの直向かいのこの基板の面積内に配置され、これが電気信号にとって利用可能な接続の数を減少させる。このデバイスの他の欠点は、この基板の内部回路機構の長さである。追加される長さは、このデバイスが動作することのできる速度に制限的影響を及ぼすように思われる。図5に示された技術は、その半導体デバイスが従来の周辺パッドではなくアレイボンディングパッドを有することを必要とする。これは、この技術で以てパッケージされるのに利用可能な半導体デバイスの数を著しく減少する。
【0020】
更に他の欠点は、その半導体デバイスとそのプリント配線板との間のいかなる光相互接続もこの半導体デバイスの頂面とその基板との間に追加の相互接続光導波管及びこれらの光導波管とこのプリント配線板との間に追加の光相互接続手段を必要とすると云うことである。各光導波管は、この基板内の半導体デバイスと個別に位置合わせされねばならないであろう。各光相互接続手段は、これらの光導波管及びプリント配線板と個別に位置合わせされねばならないであろう。この位置合わせ要件の複雑性に加えて、これらの光導波管は、また、組立中の取扱いに耐えなければならないであろうが、この取扱いはこれらの光導波管が破壊され、折れ、又はねじれる可能性を有する。組立が成功したと仮定するならば、光信号をそのモールド化合物を通して送信することになる。したがって、このパッケージのモールド化合物は、この光信号に透明であり、かつエネルギー損失をできるだ少なくするものでなければならない。このパッケージの光伝達及び最小厚さは、所望より少なく及び薄いことになる。
【0021】
図6は、図4及び図5のデバイスの基板の底面図の1例である。それらのソルダボールは、先に論じたように行に形成される。たとえこの半導体デバイスの周辺に対向する面積内にソルダボールがあっても、これらは、典型的に、電気的に機能しない。
【0022】
【発明が解決しようとする課題】
図1〜図3のデバイスは、パッケージング寸法を縮小する産業上の要件を扱う。しかし、これらのデバイスのどれも、熱消散の問題、又はますます大きくかつ複雑になる半導体デバイスのフートプリントを縮小する問題、もしくは半導体デバイスをプリント配線板又は他の半導体デバイスに光相互接続する問題を適正に扱わない。図4及び図5のデバイスは、通例の半導体デバイスのフートプリントよりはフートプリントを縮小する産業上の要件は扱うが、しかし、熱消散の問題又は高周波数電気的性能上の要件を適正に扱わない。加えて、図4及び図5のデバイスにとって必要とされる基板の製造における物理的寸法限界は、そのデバイスの総パッケージ寸法の縮小を更に妨げる。例えば、図4におけるバッケージの場合、1.5mmを下回るアレイピッチをとるソルダボールで以て設計されるためには、その基板のめっきスルーホール直径及び回路幅を縮小しなければならないことになる。基板の機能体のこの縮小は、その製造能力を低減させることになる。
【0023】
このように、半導体デバイスとプリント配線板又は他の半導体デバイスとの間の光相互接続も容易にする単一又は多数半導体デバイスに対する非常に薄い、電気的かつ熱的高性能パッケージを提供するパッケージング技術への要望が存在する。
【0024】
【問題を解決するための手段】
ここに開示される本発明は、半導体デバイスとプリント配線板又は他の半導体デバイス又は光信号のなんらかの光源との間の光相互接続も容易にする単一又は多数半導体デバイスに対する非常に薄い、電気的かつ熱的高性能のパッケージを創作するために独特の仕方で種々の電子パッケージング技術を組合わせる高密度相互接続ランドグリッドアレイパッケージを含む。
【0025】
本発明の1実施例においては、薄いかつ機械的に安定な基板又はパッケージング材料が、高熱伝導率をもまた有するように選択される。この基板又はパッケージング材料内の空洞は、この基板又はパッケージング材料に直接取り付けられる1つ又は複数の半導体デバイスに適応する。1つ又は複数の半導体デバイスの少なくとも1つが光受信器及び(又は)光送信器を有することになる。多層を有する薄膜オーバレイは、1つ又は複数の半導体デバイスをこの基板又はパッケージング材料と反対側に面するこの薄膜オーバレイの表面上のパッドのアレイに相互接続する。ソルダボール、伝導接着剤、又は弾性コネクタがこれらのパッドに取り付けられて、他のシステムハードウエアとの電気的かつ機械的接続手段を提供する。その光受信器及び(又は)光送信器は、いかなる追加の物理的接続をも必要としない。この光受信器及び(又は)光送信器とプリント配線板又は他のパッケージ半導体デバイス上の光受信器及び(又は)光送信器との間に交換される光信号は、この薄膜オーバレイの電気導体がこれらそれぞれの光受信器及び(又は)光送信器との間に配置されていない限りこの薄膜オーバレイを透過できなければならない。本発明の代替実施例は、その薄膜オーバレイを通してそれらの光受信器及び(又は)光送信器に達する孔を開口ためにレーザビーム又は他の適当な手段を使用することを提供する。
【0026】
高密度相互接続ランドグリッドアレイパッケージ(以下、HDIPと称する)デバイスは、小形、薄く、電気的に高速であり、通例のパッケージデバイスより高い熱消散特性を有する。このHDIPの薄膜オーバレイ及びそのランドグリッドアレイが現存のパッケージデバイスに比較してこのパッケージを小さいフートプリントを有することを可能にするので、このHDIPは小形である。本発明のHDIP技術は、中心間ピッチが50μmにまで小さくなった周辺ボンディングパッド又はその半導体デバイス上のアレイフォーマットに納まるボンディングパッドのいずれかを備えるような半導体デバイスの使用を可能にする。
【0027】
このHDIPの1つ又は複数の半導体デバイスが薄い機械的に安定なかつ高熱伝導率を有する基板又はパッケージング材料内の空洞内に置かれるので、このHDIPは現存のパッケージデバイスより薄い。このHDIPの1つ又は複数の半導体デバイスとそれらのソルダボール又は他の伝導手段との間の電気通路の距離が現存するデバイスの電気通路より短いので、このHDIPは高速である。このHDIPのデバイスがそのパッケージの外部材料に直接取り付けられるので、こHDIPは現存のデバイスより優れた熱消散特性を有する。したがって、その熱が1つの半導体デバイスから空中へ達するまでに走行しなければならない材料層の数及びパッケージングの全厚さは、できるだけ小さくされる。加えて、熱消散を増大させるために、ヒートシンクをその基板又はパッケージング材料に付加することもできる。
【0028】
このHDIPは、また、パッケージ半導体デバイス内の光受信器及び(又は)光送信器をプリント配線板又は他のパッケージ半導体デバイス上の同様の光学的手段に相互接続する効率的方法でもある。相互接続するためになんらの追加の光学的手段も必要としない。加えてこのHDIPデバイスのソルダボール、バンプ又は電気パッドをそのパッケージと位置合わせするのに使用できるので、このHDIPは位置合わせするのが容易である。
【0029】
本発明によるHDIP技術は、広範囲の電子パッケージグ応用に適用可能である。ワイヤボンデイング又はTAB取付けはんだ継手の除去は、製造及び組立プロセスステップの減少のために、高いパッケージデバイス信頼性及び潜在的に低コストを当然持たらす。
【0030】
【実施例】
本発明の新規な特徴と信じられる特性は、前掲の特許請求の範囲に記載されている。しかしながら、本発明自体のみならず、本発明の他の特徴及び利点は、次の付図との関連において読まれるその実施例についての説明を参照することによって最も良く理解されることになる。これらの付図において、
図7はプリント配線板に取り付けられた、本発明の1実施例によるHDIPデバイスの側面図、図8から図22は、本発明の1実施例によるHDIPデバイス製造方法に対する逐次プロセスステップの側断面図、図23は本発明の1実施例により構成された完成HDIPデバイスの側面図、図24は基板又はパッケージング材料に対する半導体デバイスの概算配置の表示を含む、本発明の1実施例により構成された完成HDIPデバイスの側面図、図25は図22の矢印線1−1及び2−2によって区画された円形領域内の拡大側断面図、図26は本発明の1実施例によるHDIPデバイスの底面図、図27は本発明の他の1実施例によるHDIPデバイスの側面図、図28は本発明の更に他の1実施例によるHDIPデバイスの側面図、図29は本発明の更になお他の1実施例によるHDIPデバイスの側面図、図30は本発明の更になお他の1実施例によるHDIPデバイスの側面図、図31は本発明の更になお他の1実施例によるHDIPデバイスの側面図、図32は組み合わせたかつ位置合わせしたHDIPの対の正面図、図33は2つの光学的に位置合わせしたしかし物理的に分離したHDIPの正面図、図34は本発明の更に他の実施例のデバイスの側面図、図35は本発明のなお更に他の実施例のデバイスの側面図である。
【0031】
図7は、HDIPデバイスを、全体的に10で示す。HDIPデバイス10の寸法及び形状は、この応用の目的を説明するための単なる例である。実際には、HDIPデバイスは、種々の寸法及び形状をとるようになる。
【0032】
HDIPデバイス10は、半導体デバイス16に適応する空洞14を有する基板又はパッケージング材料12を含む。電気接続用パッド(図示されていない)を有する半導体デバイス16の表面は、空洞14と反対側に面する。半導体デバイス16のパッドは、薄膜オーバレイ18を通してこれの底面上のパッド20のアレイに接続される。プリント配線板PWB内の光導波管23は、半導体デバイス16内のそれぞれ光受信器及び(又は)光送信器(図示されていない)と機械的及び光学的に位置合わせしている。図7に示された本発明の実施例において、ソルダボール22が各ボンディングパッド20上に形成され、その結果、完成されたデバイスが得られる。次いで、赤外線、対流、又は気相リフローが使用されて、各パッド20をプリント配線板PWB上の対応するパッド(図示されていない)に機械的及び電気的に接続するに充分にソルダボール22を溶かす。
【0033】
HDIPデバイス10を通る電気通路はプリント配線板PWBから来る信号で以て始まり、その後この信号はソルダボール22を通り、薄膜オーバレイ18内の信号通路をを通り、半導体デバイス16内ヘ入る。プリント配線板PWBに帰る信号は、この順序の逆にこれらを通して伝搬する。薄膜オーバレイ18内の通路は、パッケージ半導体デバイスにとって可能な最短かつ最高速通路である。更に、薄膜オーバレイ18は、このオーバレイ内に電気的保護信号及び(又は)層を付加することによって、特別の電気的要件、例えば、高速伝送線に適応するように設計されることがある。半導体デバイス16が基板又はパッケージング材料12に直接取り付けられているので、半導体デバイス16にとっての空中までの第1熱通路は非常に短い。第2熱通路は、薄膜オーバレイ18、ソルダボール22を通り、プリント配線板PWBに入る。この熱通路は、基板又はパッケージング材料12にヒートシンク(図示されていない)を追加をすることによって強化される。
【0034】
HDIPデバイス10を通る光通路は、プリント配線板PWB又は他の類似の手段の表面内にある光導波管23から到来する光信号で始まる。光導波管23は、半導体デバイス16の底面と垂直に位置合わせするようにターンしている。光導波管は半導体デバイス16内の光受信器及び(又は)光送信器に面するので、追加の光接続手段は不要である。この光信号は、光導波管23から到来し、その後この光信号は薄膜オーバレイ18を通りかつ半導体デバイス16内へ走行する。この光信号(すなわち、3GHz)は、その受信速度で処理されるか又は低周波数(すなわち、48MHz)に低下させられる。
【0035】
HDIPデバイス10の製造方法は、図8から図22に示されるている。この方法は、セラミック、窒化アルミニウム、モールドプラスチック、化合物モールドプラスチック、柔軟性回路−モールドプラスチック、プリント配線板積層、金属、人工ダイヤモンド、もしくは1つ又は複数のこれらの材料又はこの材料の型式に類似の材料の組合わせで製作される基板又はパッケージング材料の選択で以て開始される。この基板又はパッケージング材料は、薄く、機械的に安定、かつ高熱伝導率を有さなければならない。この基板又はパッケージング材料は、また、熱消散を容易にするために熱スラグで以て形成されることもある。
【0036】
いったん、基板又はパッケージング材料12が選択されると、図8に示されたように、空洞14がその半導体デバイスより僅かに大きい寸法に形成又はフライス削りされる。次に、図9に示されるように、少なくとも1つの光送信器及び(又は)光受信器を有する半導体デバイス16が、手動又は機械(すなわち、自動チップ導入装置)によって、空洞14内に位置決めされる。半導体デバイス16は、接着剤又は他の類似手段によって基板12の空洞14内に固定される。もし接着剤が使用されるならば、この半導体デバイス取り付け材料は、この半導体デバイス特性及びそのシステムが最終的に使用される応用に従って、高又は低弾性係数を有し、熱伝導性又は熱不伝導性、及び導電性又は不導電性である。この接着剤は、その基板材料からのこの半導体デバイス材料の所望する分離に従って半導体デバイス16の縁と空洞14との間の隙間に充填されることもあり又は充填されないこともある。空洞14と反対向きの半導体デバイス16の表面は、このデバイスのボンデイングパッドを含み、かつ薄膜オーバレイ(図示されていない)の形成を容易にするために空洞14を内部に形成されて有する基板12の表面に揃えなければならない。
【0037】
次に、図10に示されるように、絶縁材料層24が、その基板−半導体デバイス組合わせ全体を覆い形成又は堆積される。この絶縁材料には、液体樹脂及び(又は)これらの材料の薄膜又は組合わせがある。ポリエーテルイミド(ジェネラルエレクトリック社商品名ULTEM)は、ともかく層24に有効な絶縁材料として使用される1つの材料である。その添加方法もまた、液を塗布しかつ硬化させることから薄膜及び積層のシートを敷くことまで種々である。その薄膜は、熱可塑性材料又は熱硬化性材料であってよい。この点におけるオプショナルステップは、図11に示されるように、絶縁材料層24を覆うポリマ層26の形成であろう。したがって、もし絶縁材料層24がポリエーテルイミド層であるならば、ポリマ層26として許容される材料は、ポリイミド材料(ジュボン社の商品名KAPTON)であろう。一片の材料にされた絶縁材料層24とポリマ層26の材料の組合わせ(例えば、ポリマ層26を被覆する絶縁材料層24)は、材料の分離シート又は液体樹脂の代替である。
【0038】
次のステップは、図12に示されるように、絶縁材料層24を覆うあらゆる層(例えば、オプショナルポリマ層26)と絶縁材料層24とを通して、かつ半導体デバイス16のボンディングパッドにまで達するバイア28を構成することを必要とする。レーザドリル又は他の適当な手段が、バイヤ28を形成するのに使用される。次に、図13に示されるように、メタライゼーション層30が、絶縁材料層24の頂上(もしオプショナル層が使用されるならばポリマ層26の頂上)及びバイア28内に堆積又は蒸着される。もし堆積が使用されるならば、堆積は、標準高密度相互接続(以下、標準HDIと称する)ドライ堆積技術か又はいずれかの他の材料堆積技術で以て遂行される。典型的メタライゼーション材料は、チタン、銅、及びチタンのような順序層であると云える。次いで、作像又はホトリソグラフィプロセスがメタライゼーション層30に遂行され、その結果、図14に示されるように、金属被覆パッド32(3つだけ図示されている)及び金属被覆面又は回路34(オプショナル)(1つだけ図示されている)が得られる。この結果のパターンは、その種々の数及び配置の金属被覆パッド32及び金属被覆面又は回路34を備えており、これを、様々な半導体デバイス及びパッケージに基づく要件に適合するように設計することができる。
【0039】
要求される層数を持つ薄膜オーバレイ18を作製するのに必要なだけ、メタライゼーション30のパターン化を経た後は絶縁材料層24を形成又は堆積したと同じステップを繰り返すことがあるが、これは、図15に示されるように、パターン化メタライゼーション30の頂上に絶縁材料層36を形成又は堆積することで以て開始される。先に述べたように、この絶縁材料選択には、液体樹脂及び(又は)これらの材料の薄膜又は組合わせがある。その添加方法もまた、液を塗布しかつ硬化させることから薄膜及び積層を敷くことまで種々ある。この点におけるオプショナルステップは、図16に示されるように、絶縁材料層36を覆うポリマ層38の形成であろう。したがって、もし絶縁材料層36が部分的に硬化されたポリイミド樹脂であるならば、ポリマ層38として許容される材料は、ポリイミド材料の全体的に硬化されたシートであろう。一片の材料にされた絶縁材料層36とポリマ層38の材料の組合わせは、材料の分離シート又は液体樹脂の代替である。
【0040】
次のステップは、図17に示されるように、絶縁材料層36を覆うあらゆる層(例えば、オプショナルポリマ層38)と絶縁材料層36とを通して、かつ金属被覆パッド32及び面34(もしあれば)にまで達するバイア40を構成することを必要とする。次に、図18に示されるように、メタライゼーション層42が、絶縁材料層36の頂上(もしオプショナル層が使用されるならばポリマ層38の頂上)及びバイア40内に堆積又は蒸着される。もし堆積が使用されるならば、堆積は、標準HIDドライ堆積技術が又はいずれかの他の材料堆積技術で以て遂行される。作像又はホトリソグラフィプロセスがメタライゼーション層42に遂行され、その結果、図19に示されるように、金属被覆パッド44(4つだけ図示されている)及び金属被覆面(もしあれば)が得られる。この結果のパターンは、その種々の数及び配置の金属被覆パッド44及び金属被覆面(もしあれば)を備えており、これを、様々な半導体デバイス及びパッケージに基づく要件に適合するように設計することができる。図19は、また、薄膜オーバレイを示すが、これは尺度を考慮していない。実際には、薄膜オーバレイ18は、半導体デバイス16及び基板又はパッケージ材料12に比較して、遥かに厚さが薄い。
【0041】
絶縁材料層を形成又は堆積することで以て開始されかつメタライゼーションのパターン化で終了するこれらのステップは、要求される層数を持つ薄膜オーバレイ18を作製するのに必要なだけ繰り返される。最終メタライゼーション層がパターン化された後、最終メタライゼーションの金属被覆パッドが、適当な接続手段に対して用意される。この接続手段は、ソルダボール、金属隆起又はポリマ接続である。もしソルダボールを使用しようとするならば、この金属被覆パッドの表面をソルダボール取り付けのために金属めっきしなければならない。良好な電気的及び機械的接点を得易いように、このめっきは、すず−鉛合金、ニッケル、金、その他の金属、又はこれらの材料の組合わせである。図20に示されるように、ソルダマスク46(すなわち、0.025mmの厚さのエポキシ樹脂基材ポリマ)が、金属被覆パッド44のみを露出して、ポリマ層38の頂上を覆って、このとき形成されることがある。図21に示されるように、ソルダボール22は、これらの金属被覆パッドに取り付けられる。
【0042】
この点において、光通信への助援として、半導体デバイス16の表面上の光受信器及び(又は)光送信器の真上で、レーザビーム又は他の類似の手段で以て少なくともソルダマスク層46を通る孔47が形成されることがある。もし必要ならば、この孔は、図22に示されるように、層38、36、26、及び24を通して半導体デバイス16の表面上の光送信器及び(又は)光受信器の表面まで下がるように延長される。この孔は、開口したままにされるか又は写真光学品質材料で裏込めされる。
【0043】
完成HDIPの側面図が図23に示されている。注意するのは、薄膜オーバレイ18が基板又はパッケージング材料12及びソルダボール22に比較して厚さが薄いと云うことである。図24は、図22に示されたデバイスを半導体デバイス16の位置表示を含めて示す。
【0044】
例として、もし半導体デバイス16の寸法が12.4×12.4×0.48mmでありかつこのデバイスの取り付け手段が0.025mmの接着剤であるならば、Al2O3、Al2N3、FR4又はBT樹脂の基板又はパッケージング材料内の空洞は、12.5×12.5×0.505mmの寸法を有さなければならない。(この空洞の外側の)基板又はパッケージの頂面とその底面との間の高さは、約1.435mmでなければならない。2つの金属層を有する薄膜オーバレイは、厚さが35μmのポリアミド材料の第1絶縁材料層、厚さが4μmのTi−Cu−Ti合金の第1金属層、厚さが35μmのポリアミド材料の第2絶縁材料層、高さが4μmのTi−CuT合金の第2金属層、及び厚さが35μmのソルダマスク層を必要とするであろう。この薄膜オーバレイの全厚さは、約0.110mmとなるであろう。図25に示されるように、ボンディングイパッドに取り付けられた直径0.6mmのソルダボールは、この基板又はパッケージング材料の頂面(空洞と反対向き)とこのソルダボールの底との間の高さを2.14mmに延長する。図25は、図23のデバイスの矢印線1−1と2−2によって区画された円形領域の拡大側断面図である。
【0045】
図25に示されように、この例における225ピンアウトグリッドを容易にするために、この基板又はパッケージング材料は、約27.0×27.0mmでなければならない。15×15パターンにある225ピンアウトグリッドは、1.5mmのピッチをとるソルダボールに適応するために21.0×21.0mmの面積を必要とするであろう。図26は、図23のデバイスの底面図を示す。注意するのは、これらのソルダボールが半導体デバイス16の回りの下側及び真下でグリッドパターンに配置されていると云うことである。半導体デバイス16の下側に信号通路及びソルダボールを位置決めすることは、このデバイスのフートプリントの表面を理論的最小に縮小する。かつ又、図26のデバイスは15×15パターンに221個(225−4光学孔用空白)のソルダボールを有するが、このパターンアレイ寸法及びソルダボール間の距離を、いかなる半導体デバイスのピンアウト要件にもうまく合うように縮小又は拡大することができる。
【0046】
本発明の他の実施例において、図27に示されるように、半導体デバイス16から空中までの熱通路は、ヒートシンク48の付加によって強化される。ヒートシンク48は、基板又はパッケージング材料12及びヒートシンク48の組成に応じて、基板又はパッケージング材料12に溶接、はんだ付け、にかわ、圧着又はその他の適当な手段によって固定される。ヒートシンク48の寸法及び形状は、特定の設計熱消散及び物理空間仕様に適合するために必要とされるに従って変えられる。ヒートシンク48は、基板又はパッケージジング材料12に1つ又は複数のヒートスラグを組み込んだこの基板又はパッケージング材料と組み合わせて使用されることもある。
【0047】
図28に示された本発明の更に他の実施例においては、基板又はパッケージング材料12は、プリント配線板PWB成層である。基板又はパッケージングング材料12内の空洞14は、その半導体デバイス取付け用金属ベース50を露出するように設計されることがある。この金属は、この基板の熱膨張率をカスタム化しかつ全パッケージ熱消散特性をできるだけ大きくするように選択されることがある。木発明のこの実施例の種々の変更には、あらゆる型式の有機、無機材料、又はこれらの材料の複合であるパッケージング材料12を含み、金属18は金属材料の多層、又は金属と非金属材料の多層であることがあり、空洞14は基板材料12及び金属18内に種々の深さに形成されることがあり、例えば、この空洞は金属18の表面まで届かないことも又は金属18内に部分的に入り込むこともある。
【0048】
図29に示された本発明のなお更に他の実施例において、第2半導体デバイス52が基板又はパッケージング材料12内に置かれ、かつ薄膜オーバレイ18によって半導体デバイス16及びボンディングパッド20に接続される。必要とされるいくつかの追加のステップが単一半導体デバイスを有するHDIPの作製に対して先に論じた方法のステップを補足する。1つの追加ステップは、基板12内に第2空洞54を形成又はフライス削りすることを必要とするであろう。半導体デバイス52は、空洞54内に置かれかつ半導体デバイス16と同じようにして固定されるであろう。もし半導体デバイス16及び52を相互接続しようとしないならば、薄膜オーバレイ18を形成する方法及びその追加ステップも先に論じたのと同様であって、ただ、半導体デバイス52に拡張されかつこれを考慮に入れるだけである。しかしもし半導体デバイス16と半導体デバイス52を相互接続しようとするならば、1つの追加ステップは、薄膜オーバレイ18が、もとより、これら2つの半導体デバイス間に或る金属層相互接続を含むように修正されることを必要とする。
【0049】
HDIPを、なおまた、2つ以上の半導体デバイスを含むように拡張することもできる。基板又はパッケージング材料の寸法を、所望数の半導体デバイスを保持するために必要なだけ拡大することもできる。追加の空洞が、これら追加の半導体デバイスに対して拡大された基板又はパッケージング材料内に形成又はフライス削りされることを要する。もしこれらの半導体デバイスを相互接続しようとしないならば、その薄膜オーバレイを形成する方法及びその追加ステップも先に論じたのと同様であって、ただ、これら追加の半導体デバイスに拡張されかつこれを考慮に入れるだけである。しかしもしこれらの半導体デバイスのいくつか又は全てを相互接続しようとするならば、少なくとも1つの追加ステップは、その薄膜オーバレイが、もとより、これらの半導体デバイス間に或る金属層相互接続を含むように修正されることを必要とする。
【0050】
図30に示された本発明のなお更に他の実施例において、薄膜オーバレイ18上のソルダボール20は、圧力接点代替に適応するために金属パッド54のアレイで以て置換される。本発明のこの実施例についての理想的組立の調査研究は、他のシステムハードウエア(例えば、プリント配線板)にスナップインしかつ感圧媒体を通して電気接点を確立するパッケージに対してであろう。必要な圧力を印加するためには、システム内へとそのパッケージを圧力荷重する図30に示される機能体を備えるようにその基板が設計されるか、又はそのシステムが圧力誘導機能体を含むかのどちらかであろう。この“スナップイン”機能体は、システムハードウエア品質改善又は代替ソフトウエア応用に対するパッケージ変更用設計製品を容易にするであろう。ハードウエアモジュールを物理的に交換することによって特定のソフトウエアを利用するポータブル電子製品は、圧力型接点機構から特に利点を得るであろう。
【0051】
図31に示されるように、伝導通路58を、HDIPデバイス10の後側から離れた代替通路をとれるように基板又はパッケージング材料12を通して作製することも可能である。伝導通路58を、基板又はパッケージング材料12を通して、せん孔、レーザドリル、モールディング、又はその他の適当な手段によって形成することができ、次いで、その孔を伝導スラグ又は伝導材料で充填することもできよう。次いで、伝導パッド60、典型的には、金属が、HDIPデバイス10の後側上の金属スラグ又は伝導手段の端に形成される。この結果のデバイスは、このモジュールの両側上の金属パッドが、従来のはんだ、伝導接着剤、又は或る型のZ−軸、導電材料68を通して、種々の型式のハードウエア(すなわち、柔軟性プリント配線板、堅牢性プリント配線板、又はディスプレイパネル66)と電気接点を作ることを可能にする。
【0052】
図32は、2つの相互接続したHDIPである2つのマルチチップパッケージを示す。これらパッケージの各々は、対向するパッケージの光受信器及び(又は)光送信器と位置合わせした少なくとも1つの光受信器及び(又は)光送信器を有する(図示されていない)。ソルダボールが位置合わせ機構として使用される。光信号は、これら2つのパッケージ間を行ったり来たりする。
【0053】
半導体デバイス(これは、検出器及び発光器を、それぞれ、含むことがある)内の光受信器及び(又は)光送信器に加えて、光信号をこれらの光受信器に向けて送りかつこれらの光送信器から外部の光源に向けて送るために、回折、屈折、及び反射光学要素がその薄膜オーバレイ内に含まれる又はその頂上に配置されることがある。
【0054】
図33は、本発明の1実施例による光相互接続を利用する2つのHDIPである2つのマルチパッケージを示す。
【0055】
本発明は解説用の実施例を参照して説明されたが、この説明を限定的意味に解釈するべきではない。これら解説用実施例の種々の変形ばかりではなく、本発明の他の実施例は、この説明を参照するならば、その技術の習熟者にとって明白である。したがって、前掲の特許請求の範囲は、本発明の真の範囲に適合するいかなるこのような変形又は実施例をも包含することを意図する。
【0056】
例えば、本明細書に記載されたHDIP光相互接続パッケージの開示された後は、図4及び図5について説明されたパッケージへ施される変更で以てこのHDIPの性能に接近することが可能であることは、明白である。これらの変更は、図34及び図35に示されている。
【0057】
図4に類似している図34は、その基板としてプリント配線板を、その半導体デバイス取付け技術としてワイヤボンディングを利用し、次いで透明プラスックでオーバモールドされ、かつソルダボールが取り付けられる。HDIP技術及び材料と比較されると、そのオーバモールディングの厚さは不利である。なおまた、この仕方で組み立てられるとき、図34のパッケージは、電気的に機能するソルダボール接点の数を犠牲にする。そのプリント配線板内にヒートスラグを使用する場合の熱的性能、及び組立位置合わせ能力は、HDIP技術に類似する。
【0058】
図35は、図5について説明されたものと同じ材料及びプロセスを利用する。その半導体デバイスの面を覆う蓋は、光信号を伝達を可能にするために光に透明であることを要することになる。この技術の欠点は、その熱通路が図5で説明された熱グリースを通しての代わりにそのセラミックを通すのみであることに起因する熱性能と云うことになるある。この設計もまた、この仕方で組み立てられと、電気的に機能するソルダボール接点の数を犠牲にする。
【0059】
以上の説明に関して更に以下の項を開示する。
【0060】
(1) パッケージと、
前記パッケージと反対側に面する半導体デバイスの表面の近旁に少なくとも1つの光受信器及び(又は)光送信器を有する前記半導体デバイスと、
前記半導体デバイスと反対側に面する薄膜オーバレイの層上の導電パッドに前記半導体デバイス上のボンディングパッドを電気的に接続する前記薄膜オーバレイと
を含むデバイス。
【0061】
(2) 第1項記載のデバイスであって、外部ハードウエアに前記デバイスを接続するために前記導電パッド上に導電媒体を含むデバイス。
【0062】
(3) 第2項記載のデバイスにおいて、前記パッケージは前記半導体デバイスの寸法に整合する又は前記寸法を超える空洞を含む、デバイス。
【0063】
(4) 第3項記載のデバイスにおいて、前記パッケージは少なくとも1つのヒートスラッグを含む、デバイス。
【0064】
(5) 第1項記載のデバイスにおいて、前記薄膜オーバレイは前記半導体デバイス上の前記光受信器及び(又は)光送信器と前記半導体デバイスと反対側に面する前記薄膜オーバレイの層との間の孔を含む、デバイス。
【0065】
(6) 第5項記載のデバイスにおいて、前記孔は光学品質材料で裏込めされる、デバイス。
【0066】
(7) 第1項記載のデバイスにおいて、前記薄膜オーバレイは絶縁材料の少なくとも1つの層と導電材料の少なくとも1つの層を含む、デバイス。
【0067】
(8) 第7項記載のデバイスにおいて、前記半導体デバイスに隣接する前記薄膜オーバレイの層は絶縁材料の層である、デバイス。
【0068】
(9) 第8項記載のデバイスにおいて、前記導電材料の層はそれぞれの導体の第1層にパターン化される、デバイス。
【0069】
(10) 第9項記載のデバイスにおいて、前記それぞれの導体の或るものはパッドでありかつ或るものは面である、デバイス
【0070】
(11) 第10項記載のデバイスであって、前記半導体デバイスのボンディングパッドから前記絶縁材料の層を通して、かつ前記それぞれの導体の1つに達する導電材料で以て充填されらバイアを含むデバイス。
【0071】
(12) 第11項記載のデバイスであって、前記それぞれの導体の第1層に隣接する絶縁材料の第2層と、それぞれの導体の第2層にパターン化された導電材料の第2層とを含むデバイス。
【0072】
(13) 第12項記載のデバイスであって、前記それぞれの導体の第1層の導体から前記絶縁材料層の第2層を通して、かつ前記それぞれの導体の第2層の導体に達する導電材料で以て充填されたバイアを含むデバイス。
【0073】
(14) 第10項記載のデバイスであって、絶縁材料の層とそれぞれの導体の層にパターン化された導電材料の層との少なくとも1つの追加の交互する対であって、絶縁材料の各追加の層はそれぞれの導体の先行層の近旁にある、前記追加の交互する対を含むデバイス。
【0074】
(15) 第14項記載のデバイスであって、それぞれの導体の先行層の導体から、絶縁材料の近旁層を通して、かつそれぞれの導体の他の層の導体に達する導電材料で以て充填されたバイアを含むデバイス。
【0075】
(16) 第15項記載のデバイスであって、それぞれの導体の最終層に取り付けられたソルダボールを含むデバイス。
【0076】
(17) 第15項記載のデバイスであって、それぞれの導体の最終層に取り付けられた金属バンプを含むデバイス。
【0077】
(18) 第15項記載のデバイスであって、それぞれの導体の最終層に取り付けられたポリマコネクタを含むデバイス。
【0078】
(19) 第7項記載のデバイスであって、前記絶縁材料の層と前記導電材料の層との間に少なくとも絶縁材料の第2層を含むデバイス。
【0079】
(20) 第14項記載のデバイスであって、絶縁材料の各層と導電材料の次順の層との間に絶縁材料の少なくとも1つの追加の層を含むデバイス。
【0080】
(21) 第1項記載のデバイスであって、前記パッケージ内に少なくとも1つの追加の半導体デバイスを含むデバイス。
【0081】
(22) 第21項記載のデバイスにおいて、前記薄膜オーバレイは前記半導体デバイスと反対側に面する前記薄膜オーバレイの層上の導電パッドに前記半導体デバイス上のボンディングパッドを接続する、デバイス。
【0082】
(23) 第21項記載のデバイスにおいて、前記薄膜オーバレイが前記半導体デバイス上のボンディングパッドの或るものを互いに電気的に接続しかつ前記半導体デバイスと反対側に面する前記薄膜オーバレイの層上の導電パッドに前記半導体デバイス上のボンディングパッドの他のものを接続する、デバイス。
【0083】
(24) パッケージ内に半導体デバイスを置くステップであって、前記半導体デバイスは前記パッケージと反対側に面する前記半導体デバイスの表面の近旁に少なくとも1つの光受信器及び(又は)光送信器を有する、前記半導体デバイスを置くステップと、
前記半導体デバイスと反対側に面する薄膜オーバレイの層上の導電パッドに前記半導体デバイス上のボンディングパッドを電気的に接続するために前記半導体デバイスの表面に前記薄膜オーバレイを形成するステップと
を含む方法。
【0084】
(25) 第24項記載の方法であって、前記パッケージ内に少なくとも1つの半導体デバイスを置くことを含む方法
【0085】
(26) 高密度相互接続ランドグリッドパッケージデバイスは、単一又は多数半導体デバイスに対する非常に薄い、電気的及び熱的に高性能パッケージを創作する特有の仕方において種々の電子パッケージング技術を組み合わせる。薄いかつ機械的に安定な基板又はパッケージング材料12が、また、高熱導電率を有するように選択される。前記基板又はパッケージング材料12内の空洞14は、前記基板又はパッケージング材料12に直接取り付けられる1つ又は複数の半導体デバイスに適応する。半導体デバイスの少なくとも1つは、少なくとも1つの光通信器及び(又は)光送信器を含む。多層を有する薄膜オーバレイ18は、前記基板又はパッケージング材料と反対側に面する前記薄膜オーバレイ18の表面上のパッド20のアレイと前記1つ又は複数の半導体デバイスを相互接続する。他のシステムハードウエアとの直接電気的及び機械的取付け手段を提供するためにソルダボール22又は伝導接着剤又は弾性コネクタが前記パッドに取り付けられる。本発明の1実施例においては、前記光通信器及び(又は)光送信器は、前記薄膜オーバレイを通して光信号を受信及び(又は)送信する。本発明の他の実施例においては、前記光通信器及び(又は)光送信器は、前記薄膜オーバレイを通して形成された孔47を通して光信号を受信及び(又は)送信する。前記孔は、光学品質材料で以て裏込めされることがある。
【図面の簡単な説明】
【図1】プリント配線板の表面上に取り付けられかつこれにワイヤボディングされた半導体デバイスの側面図。
【図2】プリント配線板の表面上に取り付けられかつこれにTABパッケージを介して電気的に接続された半導体デバイスの側面図。
【図3】プリント配線板の表面上にフリップTABパッケージを介して機械的にかつ電気的に取り付けられた半導体デバイスの側面図。
【図4】半導体デバイスパッケージのフートプリントを減少させるためにボールグリッドアレイ相互接続方式に取り付けられた半導体デバイスの側面図。
【図5】半導体デバイスパッケージのフートプリントを減少させるためにボールグリッドアレイ相互接続方式に取り付けられた半導体デバイスの他の側面図。
【図6】図4又は図5のデバイスの底面図。
【図7】プリント配線板に取り付けられた、本発明の1実施例によるHDIPデバイスの側面図。
【図8】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、基板又はパッケージング材料内に空洞を形成又はフライス削りするステップの側断面図。
【図9】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、基板又はパッケージング材料内の空洞内に半導体デバイスを置くステップの側断面図。
【図10】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、基板−半導体デバイス組立全体を覆い絶縁材料層を形成又は堆積するステップの側断面図。
【図11】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、絶縁材料層を覆うポリマ層を形成するオプショナルステップの側断面図。
【図12】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、ポリマ層と絶縁材料層とを通して半導体デバイスのボンディングパッドに達するバイアを構成するステップの側断面図。
【図13】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、絶縁材料層の頂上(もしオプショナルに使用されるならばポリマ層の頂上)及びバイア内にメタライゼーション層を堆積又は蒸着するステップの側断面図。
【図14】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、メタライゼーション層を処理して金属被覆パッド及び金属被覆面又は回路にバターン化するステップの側断面図。
【図15】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、パターン化メタライゼーションの頂上に絶縁材料層を形成又は堆積するステップの側断面図。
【図16】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、図15のステップで形成された絶縁材料層を覆うポリマ層を形成又は堆積するステップの側断面図。
【図17】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、図15のステップで形成された絶縁材料層とこれを覆う層とを通して金属被覆パッド及び面にまで達するバイアを構成するステップの側断面図。
【図18】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、図15のステップで形成された絶縁材料層の頂上(もしその上にオプショナル層があればその頂上)及び図17のステップで構成されたバイア内にメタライゼーション層を堆積又は蒸着するステップの側断面図。
【図19】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、図18のステップで得られたたメタライゼーション層を処理して金属被覆パッド及び金属被覆面又は回路にパターン化するステップの側断面図。
【図20】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、最終メタライセーションのパターン化で得られた金属被覆パッドのみを露出するソルダマスクを形成するステップの側断面図。
【図21】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、ソルダマスクを通して金属被覆パッド上にソルダボールを取り付けるステップの側断面図。
【図22】本発明の1実施例によるHDIPデバイス製造方法に対するプロセスにおいて、少なくともソルダマスクを通る孔を形成するステップの側断面図。
【図23】本発明の1実施例により構成された完成HDIPデバイスの側面図。
【図24】基板又はパッケージング材料に対する半導体デバイスの適正な配置の表示を含む、本発明の1実施例により構成された完成HDIPデバイスの側面図。
【図25】図22の矢印線1ー1及び2−2によって区画された円形領域内の拡大側断面図。
【図26】本発明の1実施例によるHDIPデバイスの底面図。
【図27】本発明の他の1実施例によるHDIPデバイスの側面図。
【図28】本発明の更に他の1実施例によるHDIPデバイスの側面図。
【図29】本発明の更になお他の1実施例によるHDIPデバイスの側面図。
【図30】本発明の更になお他の1実施例によるHDIPデバイスの側面図。
【図31】本発明の更になお他の1実施例によるHDIPデバイスの側面図。
【図32】1対の重ね合わせたかつ位置合わせしたHDIPの正面図。
【図33】2つの光学的に位置合わせしたしかし物理的に分離したHDIPの正面図。
【図34】本発明のなお他の実施例の側面図。
【図35】本発明のなお更に他の実施例の側面図。
【符号の説明】
10 HDIPデバイス
12 基板又はパッケージング材料
14 空洞
16 半導体デバイス
18 薄膜オーバレイ、金属
20 ボンディングパッド
22 ソルダボール
23 光導波管
24 絶縁材料層
26 ポリマ層
28 バイア
30 メタライゼーション層
32 金属被覆パッド
34 金属被覆面又は回路
36 絶縁材料層
38 ポリマ層
40 バイア
42 メタライゼーション層
44 金属被覆パッド
46 ソルダマスク
47 (光学)孔
48 ヒートシンク
50 金属ベース
52 半導体デバイス
54 第2空洞
56 (基板上の)機能体
58 伝導通路
60 伝導パッド
62、64 プリント配線板
PWB プリント配線板
Claims (2)
- 基板に空洞を形成するステップと、
少なくとも1つの光通信器を備える半導体デバイスを前記基板の前記空洞内に配置するステップであって、前記少なくとも1つの光通信器は前記半導体デバイスの表面の近傍であってかつ前記基板から離れた側に置かれた、前記配置するステップと、
前記半導体デバイスの前記表面上とおよび該半導体デバイスの前記表面に実質的に並行な前記基板の表面上とに多層薄膜オーバレイを形成するステップであって、該薄膜オーバレイによって、前記半導体デバイス上のボンドパッドが、前記オーバレイの層上に連続した行と列のアレイとしてパターン化された導電性のパッドに前記半導体デバイスから離れた側で接続される、前記形成するステップと、
前記半導体デバイス上の少なくとも1つの光通信器と前記薄膜オーバレイの前記層との間であって前記半導体デバイスから離れた側に孔を形成するステップと、
前記半導体デバイスと光導波管、別の半導体デバイス、または任意の光信号源との間の光学的相互接続を行う物質で前記孔を埋め戻すステップと、を有する方法。 - 空洞が形成された基板と、
前記基板の前記空洞内に配置された、少なくとも1つの光通信器を備える半導体デバイスであって、前記少なくとも1つの光通信器が前記半導体デバイスの表面の近傍であってかつ前記基板から離れた側に置かれた前記半導体デバイスと、
前記半導体デバイスの前記表面上とおよび該半導体デバイスの前記表面に実質的に並行な前記基板の表面上とに形成された多層薄膜オーバレイであって、該薄膜オーバレイによって、前記半導体デバイス上のボンドパッドが、前記オーバレイの層上に連続した行と列のアレイとしてパターン化された導電性のパッドに前記半導体デバイスから離れた側で接続された前記多層薄膜オーバレイと、
前記半導体デバイス上の少なくとも1つの光通信器と前記薄膜オーバレイの前記層との間であって前記半導体デバイスから離れた側に形成された孔と、
前記孔に埋められた物質であって、前記半導体デバイスと光導波管、別の半導体デバイス、または任意の光信号源との間の光学的相互接続を行う前記物質と、を有するデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US966645 | 1992-10-26 | ||
US07/966,645 US6274391B1 (en) | 1992-10-26 | 1992-10-26 | HDI land grid array packaged device having electrical and optical interconnects |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06236941A JPH06236941A (ja) | 1994-08-23 |
JP3605127B2 true JP3605127B2 (ja) | 2004-12-22 |
Family
ID=25511695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30135293A Expired - Lifetime JP3605127B2 (ja) | 1992-10-26 | 1993-10-25 | 電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6274391B1 (ja) |
JP (1) | JP3605127B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI667361B (zh) * | 2012-01-12 | 2019-08-01 | Dai Nippon Printing Co., Ltd. | 蒸鍍遮罩的製造方法、層積體、金屬遮罩、樹脂膜材、圖案的製造方法、有機半導體元件的製造方法 |
Families Citing this family (120)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3695893B2 (ja) * | 1996-12-03 | 2005-09-14 | 沖電気工業株式会社 | 半導体装置とその製造方法および実装方法 |
JP2985830B2 (ja) * | 1997-05-19 | 1999-12-06 | 日本電気株式会社 | 光モジュール及びその製造方法 |
US6441473B1 (en) * | 1997-09-12 | 2002-08-27 | Agere Systems Guardian Corp. | Flip chip semiconductor device |
JP4129071B2 (ja) * | 1998-03-20 | 2008-07-30 | 富士通株式会社 | 半導体部品および半導体実装装置 |
US6674163B1 (en) * | 1998-08-18 | 2004-01-06 | Oki Electric Industry Co., Ltd. | Package structure for a semiconductor device |
US7381642B2 (en) * | 2004-09-23 | 2008-06-03 | Megica Corporation | Top layers of metal for integrated circuits |
US6495442B1 (en) * | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
US7405149B1 (en) | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
US8021976B2 (en) | 2002-10-15 | 2011-09-20 | Megica Corporation | Method of wire bonding over active area of a semiconductor circuit |
US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
US6936531B2 (en) * | 1998-12-21 | 2005-08-30 | Megic Corporation | Process of fabricating a chip structure |
US6468638B2 (en) * | 1999-03-16 | 2002-10-22 | Alien Technology Corporation | Web process interconnect in electronic assemblies |
US6570251B1 (en) * | 1999-09-02 | 2003-05-27 | Micron Technology, Inc. | Under bump metalization pad and solder bump connections |
CN101232776B (zh) | 1999-09-02 | 2011-04-20 | 揖斐电株式会社 | 印刷布线板 |
US6629311B1 (en) * | 1999-11-17 | 2003-09-30 | Altera Corporation | Apparatus and method for configuring a programmable logic device with a configuration controller operating as an interface to a configuration memory |
JP2001332658A (ja) | 2000-03-14 | 2001-11-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
TW507352B (en) * | 2000-07-12 | 2002-10-21 | Hitachi Maxell | Semiconductor module and producing method therefor |
US20020020898A1 (en) * | 2000-08-16 | 2002-02-21 | Vu Quat T. | Microelectronic substrates with integrated devices |
US6709898B1 (en) * | 2000-10-04 | 2004-03-23 | Intel Corporation | Die-in-heat spreader microelectronic package |
US7271489B2 (en) * | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
US20020070443A1 (en) * | 2000-12-08 | 2002-06-13 | Xiao-Chun Mu | Microelectronic package having an integrated heat sink and build-up layers |
US6555906B2 (en) * | 2000-12-15 | 2003-04-29 | Intel Corporation | Microelectronic package having a bumpless laminated interconnection layer |
JP4649745B2 (ja) * | 2001-02-01 | 2011-03-16 | ソニー株式会社 | 発光素子の転写方法 |
US7902679B2 (en) * | 2001-03-05 | 2011-03-08 | Megica Corporation | Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump |
US7498196B2 (en) * | 2001-03-30 | 2009-03-03 | Megica Corporation | Structure and manufacturing method of chip scale package |
US20020175402A1 (en) * | 2001-05-23 | 2002-11-28 | Mccormack Mark Thomas | Structure and method of embedding components in multi-layer substrates |
US6606247B2 (en) | 2001-05-31 | 2003-08-12 | Alien Technology Corporation | Multi-feature-size electronic structures |
US6734419B1 (en) | 2001-06-28 | 2004-05-11 | Amkor Technology, Inc. | Method for forming an image sensor package with vision die in lens housing |
KR20040035673A (ko) * | 2001-07-06 | 2004-04-29 | 비아시스템즈 그룹, 인코포레이티드 | 보드간 통신을 위한 pcb에의 광계층 집적 시스템 및집적방법 |
US7002562B2 (en) * | 2001-07-12 | 2006-02-21 | Intel Corporation | Interconnecting large area display panels |
JP3643328B2 (ja) * | 2001-08-21 | 2005-04-27 | ファナック株式会社 | 2次元ldアレイ発光装置 |
US6706624B1 (en) * | 2001-10-31 | 2004-03-16 | Lockheed Martin Corporation | Method for making multichip module substrates by encapsulating electrical conductors |
US7932603B2 (en) * | 2001-12-13 | 2011-04-26 | Megica Corporation | Chip structure and process for forming the same |
TW503496B (en) * | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
TW544882B (en) * | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
TW517361B (en) * | 2001-12-31 | 2003-01-11 | Megic Corp | Chip package structure and its manufacture process |
US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
US6709897B2 (en) * | 2002-01-15 | 2004-03-23 | Unimicron Technology Corp. | Method of forming IC package having upward-facing chip cavity |
TW557521B (en) * | 2002-01-16 | 2003-10-11 | Via Tech Inc | Integrated circuit package and its manufacturing process |
US7214569B2 (en) * | 2002-01-23 | 2007-05-08 | Alien Technology Corporation | Apparatus incorporating small-feature-size and large-feature-size components and method for making same |
US20030161593A1 (en) * | 2002-02-27 | 2003-08-28 | Optronx, Inc. | Thermal pads for surface mounting of optical devices |
US6780673B2 (en) * | 2002-06-12 | 2004-08-24 | Texas Instruments Incorporated | Method of forming a semiconductor device package using a plate layer surrounding contact pads |
JP2004055965A (ja) * | 2002-07-23 | 2004-02-19 | Seiko Epson Corp | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 |
US6885102B2 (en) * | 2002-08-26 | 2005-04-26 | Intel Corporation | Electronic assembly having a more dense arrangement of contacts that allows for routing of traces to the contacts |
US6964881B2 (en) * | 2002-08-27 | 2005-11-15 | Micron Technology, Inc. | Multi-chip wafer level system packages and methods of forming same |
US6756662B2 (en) * | 2002-09-25 | 2004-06-29 | International Business Machines Corporation | Semiconductor chip module and method of manufacture of same |
JP3617647B2 (ja) * | 2002-11-08 | 2005-02-09 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US20040145874A1 (en) * | 2003-01-23 | 2004-07-29 | Stephane Pinel | Method, system, and apparatus for embedding circuits |
US7135780B2 (en) * | 2003-02-12 | 2006-11-14 | Micron Technology, Inc. | Semiconductor substrate for build-up packages |
US7253735B2 (en) | 2003-03-24 | 2007-08-07 | Alien Technology Corporation | RFID tags and processes for producing RFID tags |
DE10319541A1 (de) * | 2003-04-30 | 2004-07-08 | Infineon Technologies Ag | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung |
DE10329329B4 (de) * | 2003-06-30 | 2005-08-18 | Siemens Ag | Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung |
US20050009239A1 (en) * | 2003-07-07 | 2005-01-13 | Wolff Larry Lee | Optoelectronic packaging with embedded window |
FI20031341A (fi) | 2003-09-18 | 2005-03-19 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
US7459790B2 (en) | 2003-10-15 | 2008-12-02 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
DE10355925B4 (de) * | 2003-11-29 | 2006-07-06 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul und Verfahren seiner Herstellung |
US7394161B2 (en) * | 2003-12-08 | 2008-07-01 | Megica Corporation | Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto |
US7084496B2 (en) * | 2004-01-14 | 2006-08-01 | International Business Machines Corporation | Method and apparatus for providing optoelectronic communication with an electronic device |
US7489517B2 (en) * | 2004-04-05 | 2009-02-10 | Thomas Joel Massingill | Die down semiconductor package |
JP4361826B2 (ja) * | 2004-04-20 | 2009-11-11 | 新光電気工業株式会社 | 半導体装置 |
TWI229433B (en) * | 2004-07-02 | 2005-03-11 | Phoenix Prec Technology Corp | Direct connection multi-chip semiconductor element structure |
US7465654B2 (en) * | 2004-07-09 | 2008-12-16 | Megica Corporation | Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures |
US8022544B2 (en) | 2004-07-09 | 2011-09-20 | Megica Corporation | Chip structure |
US7452803B2 (en) * | 2004-08-12 | 2008-11-18 | Megica Corporation | Method for fabricating chip structure |
TWI260079B (en) * | 2004-09-01 | 2006-08-11 | Phoenix Prec Technology Corp | Micro-electronic package structure and method for fabricating the same |
US8008775B2 (en) * | 2004-09-09 | 2011-08-30 | Megica Corporation | Post passivation interconnection structures |
US7355282B2 (en) * | 2004-09-09 | 2008-04-08 | Megica Corporation | Post passivation interconnection process and structures |
US7521805B2 (en) * | 2004-10-12 | 2009-04-21 | Megica Corp. | Post passivation interconnection schemes on top of the IC chips |
US7547969B2 (en) | 2004-10-29 | 2009-06-16 | Megica Corporation | Semiconductor chip with passivation layer comprising metal interconnect and contact pads |
US7615479B1 (en) | 2004-11-08 | 2009-11-10 | Alien Technology Corporation | Assembly comprising functional block deposited therein |
US7551141B1 (en) | 2004-11-08 | 2009-06-23 | Alien Technology Corporation | RFID strap capacitively coupled and method of making same |
US7353598B2 (en) * | 2004-11-08 | 2008-04-08 | Alien Technology Corporation | Assembly comprising functional devices and method of making same |
US7688206B2 (en) | 2004-11-22 | 2010-03-30 | Alien Technology Corporation | Radio frequency identification (RFID) tag for an item having a conductive layer included or attached |
US7385284B2 (en) | 2004-11-22 | 2008-06-10 | Alien Technology Corporation | Transponder incorporated into an electronic device |
US7875547B2 (en) * | 2005-01-12 | 2011-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact hole structures and contact structures and fabrication methods thereof |
TWI330863B (en) | 2005-05-18 | 2010-09-21 | Megica Corp | Semiconductor chip with coil element over passivation layer |
US7542301B1 (en) | 2005-06-22 | 2009-06-02 | Alien Technology Corporation | Creating recessed regions in a substrate and assemblies having such recessed regions |
CN1901163B (zh) * | 2005-07-22 | 2011-04-13 | 米辑电子股份有限公司 | 连续电镀制作线路组件的方法及线路组件结构 |
US7473999B2 (en) * | 2005-09-23 | 2009-01-06 | Megica Corporation | Semiconductor chip and process for forming the same |
US7619312B2 (en) * | 2005-10-03 | 2009-11-17 | Sun Microsystems, Inc. | Method and apparatus for precisely aligning integrated circuit chips |
US7397121B2 (en) * | 2005-10-28 | 2008-07-08 | Megica Corporation | Semiconductor chip with post-passivation scheme formed over passivation layer |
US7947978B2 (en) * | 2005-12-05 | 2011-05-24 | Megica Corporation | Semiconductor chip with bond area |
US8836146B2 (en) * | 2006-03-02 | 2014-09-16 | Qualcomm Incorporated | Chip package and method for fabricating the same |
US8420520B2 (en) * | 2006-05-18 | 2013-04-16 | Megica Corporation | Non-cyanide gold electroplating for fine-line gold traces and gold pads |
US8022552B2 (en) | 2006-06-27 | 2011-09-20 | Megica Corporation | Integrated circuit and method for fabricating the same |
US8421227B2 (en) * | 2006-06-28 | 2013-04-16 | Megica Corporation | Semiconductor chip structure |
TWI370515B (en) * | 2006-09-29 | 2012-08-11 | Megica Corp | Circuit component |
US7807511B2 (en) * | 2006-11-17 | 2010-10-05 | Freescale Semiconductor, Inc. | Method of packaging a device having a multi-contact elastomer connector contact area and device thereof |
US8193636B2 (en) * | 2007-03-13 | 2012-06-05 | Megica Corporation | Chip assembly with interconnection by metal bump |
US8030775B2 (en) | 2007-08-27 | 2011-10-04 | Megica Corporation | Wirebond over post passivation thick metal |
US8581113B2 (en) | 2007-12-19 | 2013-11-12 | Bridgewave Communications, Inc. | Low cost high frequency device package and methods |
JP5224845B2 (ja) | 2008-02-18 | 2013-07-03 | 新光電気工業株式会社 | 半導体装置の製造方法及び半導体装置 |
US20090277769A1 (en) * | 2008-05-06 | 2009-11-12 | Claude Alan Nichols | Enhanced solar still |
US20110001230A1 (en) * | 2009-07-02 | 2011-01-06 | Conexant Systems, Inc. | Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging |
US8541687B2 (en) * | 2010-04-22 | 2013-09-24 | Endicott Interconnect Technologies, Inc. | Coreless layer buildup structure |
US8536459B2 (en) * | 2010-04-22 | 2013-09-17 | Endicott Interconnect Technologies, Inc. | Coreless layer buildup structure with LGA |
US20110291256A1 (en) * | 2010-06-01 | 2011-12-01 | Rainer Steiner | Method for Fabricating a Semiconductor Chip Package and Semiconductor Chip Package |
JP2013187400A (ja) * | 2012-03-08 | 2013-09-19 | Unistar Opto Corp | ジャンパ線のない発光ダイオードライトモジュール |
US8653662B2 (en) * | 2012-05-02 | 2014-02-18 | International Business Machines Corporation | Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits |
KR102042822B1 (ko) * | 2012-09-24 | 2019-11-08 | 한국전자통신연구원 | 전자회로 및 그 제조방법 |
WO2015026344A1 (en) * | 2013-08-21 | 2015-02-26 | Intel Corporation | Bumpless die-package interface for bumpless build-up layer (bbul) |
US20150380369A1 (en) * | 2013-09-30 | 2015-12-31 | Nantong Fujitsu Microelectronics Co., Ltd | Wafer packaging structure and packaging method |
US9502270B2 (en) | 2014-07-08 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device packages, packaging methods, and packaged semiconductor devices |
KR102512017B1 (ko) | 2016-10-07 | 2023-03-17 | 엑셀시스 코포레이션 | 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이 |
US10586786B2 (en) | 2016-10-07 | 2020-03-10 | Xcelsis Corporation | 3D chip sharing clock interconnect layer |
US10672663B2 (en) | 2016-10-07 | 2020-06-02 | Xcelsis Corporation | 3D chip sharing power circuit |
US10600780B2 (en) | 2016-10-07 | 2020-03-24 | Xcelsis Corporation | 3D chip sharing data bus circuit |
US10600735B2 (en) | 2016-10-07 | 2020-03-24 | Xcelsis Corporation | 3D chip sharing data bus |
US10600691B2 (en) | 2016-10-07 | 2020-03-24 | Xcelsis Corporation | 3D chip sharing power interconnect layer |
US10672745B2 (en) | 2016-10-07 | 2020-06-02 | Xcelsis Corporation | 3D processor |
US10672743B2 (en) * | 2016-10-07 | 2020-06-02 | Xcelsis Corporation | 3D Compute circuit with high density z-axis interconnects |
US10580735B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Stacked IC structure with system level wiring on multiple sides of the IC die |
US10762420B2 (en) | 2017-08-03 | 2020-09-01 | Xcelsis Corporation | Self repairing neural network |
US10672744B2 (en) | 2016-10-07 | 2020-06-02 | Xcelsis Corporation | 3D compute circuit with high density Z-axis interconnects |
US10580757B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Face-to-face mounted IC dies with orthogonal top interconnect layers |
US10593667B2 (en) | 2016-10-07 | 2020-03-17 | Xcelsis Corporation | 3D chip with shielded clock lines |
US10396117B2 (en) | 2016-10-14 | 2019-08-27 | Waymo Llc | Optical receiver systems and devices with detector array including a plurality of substrates disposed in an edge to edge array |
US10845552B2 (en) | 2017-04-28 | 2020-11-24 | Intel Corporation | Coreless package architecture for multi-chip opto-electronics |
US11599299B2 (en) | 2019-11-19 | 2023-03-07 | Invensas Llc | 3D memory circuit |
Family Cites Families (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3881971A (en) * | 1972-11-29 | 1975-05-06 | Ibm | Method for fabricating aluminum interconnection metallurgy system for silicon devices |
JPS49131863U (ja) * | 1973-03-10 | 1974-11-13 | ||
JPS5293285A (en) * | 1976-02-02 | 1977-08-05 | Hitachi Ltd | Structure for semiconductor device |
US4246595A (en) * | 1977-03-08 | 1981-01-20 | Matsushita Electric Industrial Co., Ltd. | Electronics circuit device and method of making the same |
US4245273A (en) * | 1979-06-29 | 1981-01-13 | International Business Machines Corporation | Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices |
US4544989A (en) * | 1980-06-30 | 1985-10-01 | Sharp Kabushiki Kaisha | Thin assembly for wiring substrate |
JPS58218176A (ja) * | 1982-06-14 | 1983-12-19 | Toshiba Corp | 光半導体装置 |
EP0110285A3 (en) * | 1982-11-27 | 1985-11-21 | Prutec Limited | Interconnection of integrated circuits |
GB2137807B (en) * | 1983-04-05 | 1987-08-12 | Plessey Co Plc | A semiconductor component and method of manufacture |
US4554229A (en) | 1984-04-06 | 1985-11-19 | At&T Technologies, Inc. | Multilayer hybrid integrated circuit |
US4617085A (en) | 1985-09-03 | 1986-10-14 | General Electric Company | Process for removing organic material in a patterned manner from an organic film |
FR2599893B1 (fr) * | 1986-05-23 | 1996-08-02 | Ricoh Kk | Procede de montage d'un module electronique sur un substrat et carte a circuit integre |
US4714516A (en) | 1986-09-26 | 1987-12-22 | General Electric Company | Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging |
US4866508A (en) | 1986-09-26 | 1989-09-12 | General Electric Company | Integrated circuit packaging configuration for rapid customized design and unique test capability |
US4783695A (en) * | 1986-09-26 | 1988-11-08 | General Electric Company | Multichip integrated circuit packaging configuration and method |
US4884122A (en) | 1988-08-05 | 1989-11-28 | General Electric Company | Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer |
US4816422A (en) | 1986-12-29 | 1989-03-28 | General Electric Company | Fabrication of large power semiconductor composite by wafer interconnection of individual devices |
US4835704A (en) | 1986-12-29 | 1989-05-30 | General Electric Company | Adaptive lithography system to provide high density interconnect |
US4764485A (en) | 1987-01-05 | 1988-08-16 | General Electric Company | Method for producing via holes in polymer dielectrics |
US4806395A (en) | 1987-02-24 | 1989-02-21 | Polyonics Corporation | Textured polyimide film |
US4725504A (en) | 1987-02-24 | 1988-02-16 | Polyonics Corporation | Metal coated laminate products made from textured polyimide film |
US4882200A (en) | 1987-05-21 | 1989-11-21 | General Electric Company | Method for photopatterning metallization via UV-laser ablation of the activator |
JPS63293965A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
US4901136A (en) | 1987-07-14 | 1990-02-13 | General Electric Company | Multi-chip interconnection package |
US4798918A (en) | 1987-09-21 | 1989-01-17 | Intel Corporation | High density flexible circuit |
US4824716A (en) | 1987-12-28 | 1989-04-25 | General Electric Company | Impermeable encapsulation system for integrated circuits |
US4842677A (en) | 1988-02-05 | 1989-06-27 | General Electric Company | Excimer laser patterning of a novel resist using masked and maskless process steps |
US4780177A (en) | 1988-02-05 | 1988-10-25 | General Electric Company | Excimer laser patterning of a novel resist |
US4857382A (en) | 1988-04-26 | 1989-08-15 | General Electric Company | Apparatus and method for photoetching of polyimides, polycarbonates and polyetherimides |
US4878991A (en) | 1988-12-12 | 1989-11-07 | General Electric Company | Simplified method for repair of high density interconnect circuits |
US4894115A (en) | 1989-02-14 | 1990-01-16 | General Electric Company | Laser beam scanning method for forming via holes in polymer materials |
US5151776A (en) | 1989-03-28 | 1992-09-29 | General Electric Company | Die attachment method for use in high density interconnected assemblies |
US4897153A (en) * | 1989-04-24 | 1990-01-30 | General Electric Company | Method of processing siloxane-polyimides for electronic packaging applications |
US5074947A (en) * | 1989-12-18 | 1991-12-24 | Epoxy Technology, Inc. | Flip chip technology using electrically conductive polymers and dielectrics |
US5355102A (en) * | 1990-04-05 | 1994-10-11 | General Electric Company | HDI impedance matched microwave circuit assembly |
US5157255A (en) * | 1990-04-05 | 1992-10-20 | General Electric Company | Compact, thermally efficient focal plane array and testing and repair thereof |
US5206712A (en) * | 1990-04-05 | 1993-04-27 | General Electric Company | Building block approach to microwave modules |
US5081563A (en) * | 1990-04-27 | 1992-01-14 | International Business Machines Corporation | Multi-layer package incorporating a recessed cavity for a semiconductor chip |
US5093879A (en) * | 1990-06-22 | 1992-03-03 | International Business Machines Corporation | Electro-optical connectors |
US5161093A (en) * | 1990-07-02 | 1992-11-03 | General Electric Company | Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive |
US5241456A (en) * | 1990-07-02 | 1993-08-31 | General Electric Company | Compact high density interconnect structure |
US5338975A (en) * | 1990-07-02 | 1994-08-16 | General Electric Company | High density interconnect structure including a spacer structure and a gap |
FR2666173A1 (fr) * | 1990-08-21 | 1992-02-28 | Thomson Csf | Structure hybride d'interconnexion de circuits integres et procede de fabrication. |
US5049978A (en) * | 1990-09-10 | 1991-09-17 | General Electric Company | Conductively enclosed hybrid integrated circuit assembly using a silicon substrate |
US5144747A (en) * | 1991-03-27 | 1992-09-08 | Integrated System Assemblies Corporation | Apparatus and method for positioning an integrated circuit chip within a multichip module |
US5250843A (en) * | 1991-03-27 | 1993-10-05 | Integrated System Assemblies Corp. | Multichip integrated circuit modules |
US5200631A (en) * | 1991-08-06 | 1993-04-06 | International Business Machines Corporation | High speed optical interconnect |
US5237434A (en) * | 1991-11-05 | 1993-08-17 | Mcnc | Microelectronic module having optical and electrical interconnects |
US5249245A (en) * | 1992-08-31 | 1993-09-28 | Motorola, Inc. | Optoelectroinc mount including flexible substrate and method for making same |
US5422513A (en) * | 1992-10-16 | 1995-06-06 | Martin Marietta Corporation | Integrated circuit chip placement in a high density interconnect structure |
-
1992
- 1992-10-26 US US07/966,645 patent/US6274391B1/en not_active Expired - Lifetime
-
1993
- 1993-10-25 JP JP30135293A patent/JP3605127B2/ja not_active Expired - Lifetime
-
2001
- 2001-02-16 US US09/788,075 patent/US6707124B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI667361B (zh) * | 2012-01-12 | 2019-08-01 | Dai Nippon Printing Co., Ltd. | 蒸鍍遮罩的製造方法、層積體、金屬遮罩、樹脂膜材、圖案的製造方法、有機半導體元件的製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH06236941A (ja) | 1994-08-23 |
US20010035576A1 (en) | 2001-11-01 |
US6707124B2 (en) | 2004-03-16 |
US6274391B1 (en) | 2001-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3605127B2 (ja) | 電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法 | |
US5661339A (en) | Thin multichip module | |
US6236115B1 (en) | High density integrated circuit packaging with chip stacking and via interconnections | |
US5821762A (en) | Semiconductor device, production method therefor, method for testing semiconductor elements, test substrate for the method and method for producing the test substrate | |
US4147889A (en) | Chip carrier | |
US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
US6107683A (en) | Sequentially built integrated circuit package | |
JPH05241684A (ja) | フレキシブル基板キャリアを有するコンピュータシステム | |
JP2011082533A (ja) | 構造体および第1および第2の半導体ダイを受けるための構造体を作製するための方法 | |
JPH06314890A (ja) | 高性能コンピュータ用の3次元パッケージおよび構造 | |
JP2002510148A (ja) | 複数の基板層と少なくとも1つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
JPH0917919A (ja) | 半導体装置 | |
KR100768998B1 (ko) | 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈 | |
JP5184740B2 (ja) | 半導体チップパッケージ | |
JP2001267490A (ja) | 半導体モジュール | |
US5966803A (en) | Ball grid array having no through holes or via interconnections | |
EP0604005A1 (en) | Device packaged in a high interconnect density land grid array package having electrical and optical interconnects | |
US6207354B1 (en) | Method of making an organic chip carrier package | |
JP2001044452A (ja) | 光通信用モジュール | |
JP4128440B2 (ja) | 部品内蔵モジュール | |
JPH01186700A (ja) | プリント配線板構造体 | |
JPH06236940A (ja) | 高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法 | |
EP0607656A1 (en) | Device having thin film overlay for interconnecting bond pads of a semiconductor device to a lead frame or flex circuit and method of making same | |
JP4099072B2 (ja) | 部品内蔵モジュール | |
JPH07312380A (ja) | 半導体デバイスのボンドパッドをリードフレームすなわちフレックス回路に相互接続する薄膜オーバレイを有するデバイスおよび製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20031209 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20031212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041001 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |