JP3603270B2 - 論理回路記述データの変換方法およびその装置 - Google Patents
論理回路記述データの変換方法およびその装置 Download PDFInfo
- Publication number
- JP3603270B2 JP3603270B2 JP24414596A JP24414596A JP3603270B2 JP 3603270 B2 JP3603270 B2 JP 3603270B2 JP 24414596 A JP24414596 A JP 24414596A JP 24414596 A JP24414596 A JP 24414596A JP 3603270 B2 JP3603270 B2 JP 3603270B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- logic circuit
- positive
- phase signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路の設計において、回路図記述ＣＡＤを用いて作成した集積回路の論理回路記述データを、その後の工程において必要な形式に変換する論理回路記述データの変換装置に係り、特に、集積回路内部の信号伝送の大部分を差動信号伝送することによって高速動作を実現する差動型集積回路に適した論理回路記述データを、その後の工程において必要な形式に変換する論理回路記述データの変換装置に関する。
【０００２】
【従来の技術】
図４は、従来の差動論理回路記述データＤ２を示す図である。
【０００３】
この差動論理回路記述データＤ２は、差動型集積回路を設計するために、論理回路を従来の方法で記述した記述例である。差動論理回路記述データＤ２においては、複数のゲートのそれぞれの端子間を配線する場合、正相信号について配線接続するのみならず、逆相信号についても配線接続する必要がある。また、このような配線接続を行うときに、正相信号と逆相信号とを対として取り扱う必要がある。
【０００４】
つまり、図４に示すように、ゲートＧ１の出力端子Ｏ１とゲートＧ２の入力端子Ｉ２との接続を記述する場合、ゲートＧ１の出力端子＊Ｏ１とゲートＧ２の入力端子＊Ｉ２との接続も合わせて記述しなければならないという配線接続の制約がある。この配線接続の制約を満足しないと、回路シミュレーションを正常に実行することができず、また、回路を実際に駆動するときに誤動作が発生する。
【０００５】
ここで、たとえば出力端子＊Ｏ１は、正相出力端子Ｏ１における出力信号の逆相の信号を出力する逆相出力端子であり、入力端子＊Ｉ２は、正相入力端子Ｉ２における入力信号の逆相の信号を入力する逆相入力端子であり、端子の後に「＊」が記載されていると、その端子は、逆相の信号を入力または出力する端子であることを示している。
【０００６】
一方、集積回路内部の信号伝送が単相信号のみである単相型集積回路の論理回路記述においては、上記配線接続の制約は存在しない。
【０００７】
さらに、差動型集積回路において反転論理を得るためには、正相信号を入力していた端子に逆相信号を入力し、逆相信号を入力していた端子に正相信号を入力する必要がある。すなわち、図４に示す従来の論理回路記述データＤ２において、ゲートＧ１の出力信号の反転論理をゲートＧ３に入力させるために、ゲートＧ１の正相出力端子Ｏ１をゲートＧ３の逆相入力端子＊Ｉ３に接続し、ゲートＧ１の逆相出力端子＊Ｏ１をゲートＧ３の正相入力端子Ｉ３に接続しなければならない。
【０００８】
【発明が解決しようとする課題】
したがって、上記従来方法において、所定の接続が反転論理をとるための接続であるか否かを、論理回路記述に基づいて判断するためには、各ゲート間の接続を正確に把握する必要があるので、着目している接続が反転論理をとるための接続であるか否かを、論理回路記述に基づいて判断することは煩雑であるという問題がある。特に、反転論理をとっているか否かを調べようとする２つのゲートの間が大きく離れて配置されている場合、１つのゲートの出力端子から相手のゲートの入力端子までの長い距離にわたって、その接続配線を目視で辿る作業が非常に煩雑である。
【０００９】
なお、集積回路内部の信号伝送が単相信号のみである単相型集積回路の論理回路記述において、反転論理をとる場合、インバータ機能を有するゲートを必ず用いるので、つまり、インバータ機能を有するゲートが記載されていれば、反転論理をとっていると判断でき、インバータ機能を有するゲートが記載されていなければ、反転論理をとっていないと判断できる。したがって、単相型集積回路の論理回路記述においては、所定の接続が反転論理をとるための接続であるか否かを、論理回路記述に基づいて判断することは容易である。
【００１０】
上記のように、従来方法によって差動型集積回路の論理回路を記述する場合、正相信号の配線接続と逆相信号の配線接続との両方の接続を実行する必要があるので、差動型集積回路の論理回路を記述する場合における配線接続の作業量は、単相型集積回路の論理回路を記述する場合における配線接続作業量の２倍になるという問題がある。
【００１１】
また、従来方法によって差動型集積回路の論理回路を記述する場合、単相型集積回路の論理回路を記述する場合には生じない配線接続や論理設計時のミスが発生する可能性があるという問題もある。
【００１２】
本発明は、単相型集積回路と同等の作業量で、差動型集積回路の論理回路を記述することができ、また、差動型集積回路の論理回路の記述誤りを減少させることができ、この場合、差動型集積回路の論理回路設計以後の設計工程を変更する必要がない論理回路記述データの変換方法およびその装置を提供することを目的とするものである。
【００１３】
【課題を解決する手段】
本発明は、正相信号とその信号を反転させた逆相信号との差動信号を伝送する差動型集積回路を記述する場合、上記正相信号を入出力する端子と上記正相信号の配線接続とを記述し、上記逆相信号の配線接続と上記逆相信号を入出力する端子との記述が省略された単相論理回路的に記述されている差動論理回路記述データを、上記正相信号を入出力する端子と上記逆相信号を入出力する端子と上記正相信号の配線接続と上記逆相信号の配線接続とが記述されている差動論理回路記述データであり、しかも、上記正相信号を出力する出力端子と正相信号を入力する入力端子との間に、予め決められた記号を挿入することによって表現されている上記単相論理回路的に記述されている差動論理回路記述データに変換する論理回路記述データの変換装置であって、上記予め決められた記号が０個または偶数個であるときに、所定のゲートの出力端子と他のゲートの入力端子とを接続している配線と、上記予め決められた記号とを削除し、上記所定のゲートの出力端子の正相出力端子と上記他のゲートの入力端子の正相入力端子とを接続する配線を追加し、上記所定のゲートの出力端子の逆相出力端子と上記他のゲートの入力端子の逆相入力端子とを接続する配線を追加する手段と、上記予め決められた記号が奇数個であるときに、所定のゲートの出力端子と他のゲートの入力端子とを接続している配線と、上記予め決められた記号とを削除し、上記所定のゲートの出力端子の正相出力端子と上記他のゲートの入力端子の逆相入力端子とを接続する配線を追加し、上記所定のゲートの出力端子の逆相出力端子と上記他のゲートの入力端子の正相入力端子とを接続する配線を追加する手段とを有することを特徴とする論理回路記述データの変換装置である。
【００１４】
【発明の実施の形態および実施例】
まず、差動論理回路記述データを単相論理回路的に記述する方法について説明する。
【００１５】
図３は、単相論理回路的に記述された差動論理回路記述データＤ１を示す図である。
【００１６】
図３に示す「単相論理回路的に記述された差動論理回路記述データＤ１」が表現している回路は、図４に示す「従来の差動論理回路記述データＤ２」が表現している回路と同じである。
【００１７】
まず、正相信号とその信号を反転させた逆相信号とで構成される差動信号を伝送する差動型集積回路を、図３に記載されている「単相論理回路的に記述された差動論理回路記述データＤ１」のように作成するには、正相信号を入出力する端子と正相信号の配線接続とのみを記述し、逆相信号を入出力する端子と逆相信号の配線接続とを省略して記述する。
【００１８】
つまり、ゲートＧ１における正相信号を出力する正相出力端子Ｏ１と、ゲートＧ２における正相信号を入力する正相入力端子Ｉ２と、ゲートＧ３における正相信号を入力する正相入力端子Ｉ３とを記述し、正相信号を出力する正相出力端子Ｏ１と、正相信号を入力する正相入力端子Ｉ２とを接続する配線接続を記述する。この場合、ゲートＧ１における逆相信号を出力する逆相出力端子＊Ｏ１と、ゲートＧ２における逆相信号を入力する逆相入力端子＊Ｉ２と、ゲートＧ３における逆相信号を入力する逆相入力端子＊Ｉ３との記述を省略し、逆相信号を出力する逆相出力端子＊Ｏ１と、逆相信号を入力する逆相入力端子＊Ｉ２とを接続する配線接続の記述を省略する。なお、上記のようにして作成した「単相論理回路的に記述された差動論理回路記述データＤ１」を従来の単相論理回路記述データと区別するために、「単相論理回路的に記述された差動論理回路記述データ」であることを示す属性を、そのデータＤ１に与える。
【００１９】
このように記述することによって、差動論理回路記述データを単相論理回路的に記述することができる。反転論理をとるための接続を必要としない場合には、このような記述で充分である。
【００２０】
すなわち、上記実施例は、正相信号とその信号を反転させた逆相信号との差動信号を伝送する差動型集積回路を記述する場合、上記正相信号を入出力する端子と上記正相信号の配線接続とを記述し、上記逆相信号を入出力する端子と上記逆相信号の配線接続とを省略して記述することによって、差動論理回路記述データを単相論理回路的に記述するものである。
【００２１】
このように、差動論理回路記述データを単相論理回路的に記述することによって、そのデータ記述の作業量は、単相型集積回路の論理回路を記述する場合の作業量と同じであり、したがって、差動型集積回路の論理回路記述を従来と同様に記述した場合よりも、その作業量が１／２になる。また、上記実施例においては、正相信号と逆相信号とを対として取り扱う必要がないので、正相信号と逆相信号とを対として取り扱う必要があるという制約に違反した配線接続ミスの生じる余地がない。
【００２２】
次に、ゲートＧ１とＧ３との間で反転論理をとるための接続を記述するには、インバータＩＮＶ１を記述する。ゲートＧ１における正相信号を出力する出力端子Ｏ１とゲートＧ３における逆相信号を入力する入力端子Ｉ３とを接続するには、出力端子Ｏ１と入力端子Ｉ３との間に配線接続を記述し、この配線接続の間にインバータＩＮＶ１を記述する。
【００２３】
すなわち、差動論理回路記述データにおいて正相信号を逆相入力端子に入力し、逆相信号を正相入力端子に入力する記述を、正相出力端子と、正相入力端子と、上記正相出力端子と上記正相入力端子とを接続する配線接続と、上記正相出力端子と上記正相入力端子とを接続する配線接続中に配線される予め決められた記号とによって表現する。
【００２４】
従来、差動論理回路記述データにおいて反転論理を得るためには、正相信号を入力していた端子に逆相信号を入力し、逆相信号を入力していた端子に正相信号を入力するように記述する必要がある。すなわち、従来では、図４に示すように、ゲートＧ１の出力の反転論理をゲートＧ３に入力するためには、ゲートＧ１の出力端子Ｏ１とゲートＧ３の入力端子＊Ｉ３とを接続し、ゲートＧ１の出力端子＊Ｏ１とゲートＧ３の入力端子Ｉ３とを接続する。ところが、上記実施例における論理回路記述では、仮想的なインバータＩＮＶ１を介して正相出力端子と正相入力端子との間を接続するのみで足り、差動信号伝送の正相信号を入力していた端子に逆相信号を入力する配線接続が必要なく、また、逆相信号を入力していた端子に正相信号を入力する配線接続が必要なくなる（煩雑な反転論理を得る必要がなくなる）ので、反転論理をとって接続しているかどうかを回路図等から容易に読み取ることができる。
【００２５】
差動型集積回路の一部の信号伝送に、差動信号ではなく従来の単相信号を用いる場合がある。この場合、上記実施例において、所定の信号が単相信号であることを示すために、単相信号を入出力する各端子に、単相信号であることを示す属性を与えておけばよい。この属性の与え方は、回路記述データの形式によって異なるが、一般的な回路記述ＣＡＤにはこのような属性を与えることが可能となっている。また、このような属性が与えられない場合であっても、単相信号と差動信号とを区別するように、端子名の付与規則を設定すればよい。
【００２６】
なお、上記実施例では、反転論理をとっていることを容易に理解できるようにするために、反転論理をとる場合の記号としてインバータの記号を使用しているが、このインバータの記号ＩＮＶ１の代わりに、二重丸の記号等のように予め定められた他の記号を使用してもよい。
【００２７】
ところで、上記の単相論理回路的に記述されている差動論理回路記述データＤ１そのままでは、回路シミュレーションを行うことができず、また、実際の回路パターンを描くこともできないので、差動型集積回路の論理回路設計以後の設計工程を変更する必要がある。すなわち、単相論理回路的に記述されている差動論理回路記述データＤ１を、従来の差動論理回路記述データＤ２に変換する必要がある。
【００２８】
次に、単相論理回路的に記述されている差動論理回路記述データＤ１を、従来の差動論理回路記述データＤ２に変換する装置について説明する。
【００２９】
図１は、本発明の一実施例である論理回路記述データの変換装置ＬＤＣ１を示すブロック図である。図２は、論理回路記述データの変換装置ＬＤＣ１による変換動作を示すフローチャートである。
【００３０】
論理回路記述データの変換装置ＬＤＣ１は、単相論理回路的に記述されている差動論理回路記述データＤ１を、従来の差動論理回路記述データＤ２に変換する装置であり、読取部１０と処理部２０と出力部３０とで構成されている。読取部１０は、図示しないメモリ等に格納されている単相論理回路的に記述されている差動論理回路記述データＤ１を読み取る部分であり、処理部２０は、読取部１０が読取ったデータを、図２に示すフローチャートに従って、従来の記述方法によるデータである差動論理回路記述データＤ２に変換する部分であり、出力部３０は、処理部２０によって変換された差動論理回路記述データを、ディスク等の記憶媒体に応じたフォーマットに変える部分である。
【００３１】
次に、図２に示すフローチャートに基づいて、上記実施例の動作について説明する。
【００３２】
まず、単相論理回路的に記述された差動論理回路記述データＤ１は、ゲートのリスト、そのゲートの入力端子、出力端子のリストを含むデータとして、所定のメモリに格納され、このメモリから読取部１０が単相論理回路的に記述された差動論理回路記述データＤ１を読み取り（Ｓ０）、所定のゲートについて、そのゲートの出力端子Ｏｊに接続する配線を差動型記述に変換すべきか否かを判断する（Ｓ１）。そのゲートの出力端子Ｏｊに接続する配線を差動型記述に変換すべきか否かの判断材料は、読取部１０が読取ったリストに定義されている。差動論理回路の一部に単相論理回路が存在する場合があり、この場合には、そのゲートの出力端子Ｏｊに接続する配線を差動型記述に変換すべきではないので、変換作業を停止し、次の出力端子について変換を行う（Ｓ２１）。
【００３３】
そのゲートの出力端子Ｏｊに接続する配線を差動型記述に変換すべきであると判断されると（Ｓ１）、今後の処理に備えて、その出力端子Ｏｊの逆相出力端子を＊Ｏｊと定義する（Ｓ２）。そして、差動信号の反転論理用の仮想インバータＩＮＶ１とその配線とを介して、出力端子Ｏｊと接続されているゲートｘの入力端子Ｉｙを、上記ゲートのリストから探索する（Ｓ３）。また、今後の処理に備えて、入力端子Ｉｙの逆相入力端子を＊Ｉｙと定義する（Ｓ４）。
【００３４】
ここで、出力端子Ｏｊと入力端子Ｉｙとの間に設けられているインバータＩＮＶ１の数が０または偶数であれば（Ｓ５）、そのインバータを設ける必要がなかった場合である。この場合には、まず、出力端子Ｏｊと入力端子Ｉｙとを接続している配線を削除し、その間に設けられているインバータＩＮＶ１も削除し（Ｓ６）、出力端子Ｏｊと入力端子Ｉｙとを接続する配線と、出力端子＊Ｏｊと入力端子＊Ｉｙとを接続する配線とを出力データに追加する（Ｓ７、Ｓ８）。
【００３５】
一方、出力端子Ｏｊと入力端子Ｉｙとの間に設けられているインバータＩＮＶ１の数が奇数であれば（Ｓ５）、このインバータＩＮＶ１を挟む２つのゲートの間で、反転論理をとって接続されている場合である。この場合には、まず、出力端子Ｏｊと入力端子Ｉｙとを接続している配線を削除し、その間に設けられているインバータも削除し（Ｓ１６）、正相出力端子Ｏｊと逆相入力端子＊Ｉｙとを接続する配線と、逆相出力端子＊Ｏｊと正相入力端子Ｉｙとを接続する配線とを出力データに追加する（Ｓ１７、Ｓ１８）。
【００３６】
このようにした後、ステップＳ３における出力端子Ｏｊと入力端子Ｉｙとの接続の探索がまだ完了しなければ（Ｓ２０）、ステップＳ３に戻り、その探索が終われば（Ｓ２０）、次の出力端子Ｏｊについて上記と同様の動作を実行し（Ｓ１〜Ｓ２０）、注目しているゲートの全ての出力端子についての変換が完了していれば（Ｓ２１）、次のゲートについて、上記動作（Ｓ１〜Ｓ２０）を実行する（Ｓ２１）。そして、変換すべき記述データの全てのゲートについての変換が完了するまで、上記と同様の動作（Ｓ１〜Ｓ２１）を実行し（Ｓ２２）、差動論理回路記述データへの変換が終了する。
【００３７】
すなわち、上記実施例は、正相信号とその信号を反転させた逆相信号との差動信号を伝送する差動型集積回路を記述する場合、上記正相信号を入出力する端子と上記正相信号の配線接続とを記述し、上記逆相信号を入出力する端子と上記逆相信号の配線接続との記述が省略された単相論理回路的に記述されている差動論理回路記述データを、上記正相信号を入出力する端子と、上記逆相信号を入出力する端子と、上記正相信号の配線接続と、上記逆相信号の配線接続とが記述されている差動論理回路記述データに変換する論理回路記述データの変換方法である。この方法においては、インバータＩＮＶ１を使用しない場合も含まれる。つまり、正相信号を出力する端子から正相信号を入力し、逆相信号を出力する端子かから逆相信号を入力するのみであり、正相信号を出力する端子から逆相信号を入力することがなく、また逆相信号を出力する端子から正相信号を入力することがない差動論理回路記述データを変換する場合も含まれる。
【００３８】
上記実施例においては、単相論理回路的に記述された差動論理回路記述データを作成した後は、この作成された記述データを従来の差動論理回路記述データに確実に変換するので、単相論理回路的に記述された差動論理回路記述データを作成した以後の工程を、従来例から変更する必要がない。
【００３９】
また、上記変換する方法を、論理回路記述データの変換装置として把握することができる。たとえば、図２に示すフローチャートのプログラムが格納されているメモリと、所定のＣＰＵとによって、上記論理回路記述データの変換装置を実現することができる。すなわち、上記論理回路記述データの変換装置は、正相信号とその信号を反転させた逆相信号との差動信号を伝送する差動型集積回路を記述する場合、上記正相信号を入出力する端子と上記正相信号の配線接続とを記述し、上記逆相信号を入出力する端子と上記逆相信号の配線接続との記述が省略された単相論理回路的に記述されている差動論理回路記述データを、上記正相信号を入出力する端子と、上記逆相信号を入出力する端子と、上記正相信号の配線接続と、上記逆相信号の配線接続とが記述されている差動論理回路記述データに変換する論理回路記述データの変換装置である。
【００４０】
【発明の効果】
本発明によれば、単相型集積回路と同等の作業量で、差動型集積回路の論理回路を記述することができ、また、差動型集積回路の論理回路の記述誤りを減少させることができ、この場合、差動型集積回路の論理回路設計以後の設計工程を変更する必要がないという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例である論理回路記述データの変換装置ＬＤＣ１を示すブロック図である。
【図２】論理回路記述データの変換装置ＬＤＣ１による変換動作を示すフローチャートである。
【図３】単相論理回路的に記述された差動論理回路記述データＤ１を示す図である。
【図４】従来の差動論理回路記述データＤ２を示す図である。
【符号の説明】
ＬＤＣ１…論理回路記述データの変換装置、
１０…読取部、
２０…処理部、
３０…出力部、
Ｄ１…単相論理回路的に記述された差動論理回路記述データ、
Ｄ２…従来の差動論理回路記述データ、
Ｇ１、Ｇ２、Ｇ３…ゲート、
ＩＮＶ１…インバータ。
【発明の属する技術分野】
本発明は、集積回路の設計において、回路図記述ＣＡＤを用いて作成した集積回路の論理回路記述データを、その後の工程において必要な形式に変換する論理回路記述データの変換装置に係り、特に、集積回路内部の信号伝送の大部分を差動信号伝送することによって高速動作を実現する差動型集積回路に適した論理回路記述データを、その後の工程において必要な形式に変換する論理回路記述データの変換装置に関する。
【０００２】
【従来の技術】
図４は、従来の差動論理回路記述データＤ２を示す図である。
【０００３】
この差動論理回路記述データＤ２は、差動型集積回路を設計するために、論理回路を従来の方法で記述した記述例である。差動論理回路記述データＤ２においては、複数のゲートのそれぞれの端子間を配線する場合、正相信号について配線接続するのみならず、逆相信号についても配線接続する必要がある。また、このような配線接続を行うときに、正相信号と逆相信号とを対として取り扱う必要がある。
【０００４】
つまり、図４に示すように、ゲートＧ１の出力端子Ｏ１とゲートＧ２の入力端子Ｉ２との接続を記述する場合、ゲートＧ１の出力端子＊Ｏ１とゲートＧ２の入力端子＊Ｉ２との接続も合わせて記述しなければならないという配線接続の制約がある。この配線接続の制約を満足しないと、回路シミュレーションを正常に実行することができず、また、回路を実際に駆動するときに誤動作が発生する。
【０００５】
ここで、たとえば出力端子＊Ｏ１は、正相出力端子Ｏ１における出力信号の逆相の信号を出力する逆相出力端子であり、入力端子＊Ｉ２は、正相入力端子Ｉ２における入力信号の逆相の信号を入力する逆相入力端子であり、端子の後に「＊」が記載されていると、その端子は、逆相の信号を入力または出力する端子であることを示している。
【０００６】
一方、集積回路内部の信号伝送が単相信号のみである単相型集積回路の論理回路記述においては、上記配線接続の制約は存在しない。
【０００７】
さらに、差動型集積回路において反転論理を得るためには、正相信号を入力していた端子に逆相信号を入力し、逆相信号を入力していた端子に正相信号を入力する必要がある。すなわち、図４に示す従来の論理回路記述データＤ２において、ゲートＧ１の出力信号の反転論理をゲートＧ３に入力させるために、ゲートＧ１の正相出力端子Ｏ１をゲートＧ３の逆相入力端子＊Ｉ３に接続し、ゲートＧ１の逆相出力端子＊Ｏ１をゲートＧ３の正相入力端子Ｉ３に接続しなければならない。
【０００８】
【発明が解決しようとする課題】
したがって、上記従来方法において、所定の接続が反転論理をとるための接続であるか否かを、論理回路記述に基づいて判断するためには、各ゲート間の接続を正確に把握する必要があるので、着目している接続が反転論理をとるための接続であるか否かを、論理回路記述に基づいて判断することは煩雑であるという問題がある。特に、反転論理をとっているか否かを調べようとする２つのゲートの間が大きく離れて配置されている場合、１つのゲートの出力端子から相手のゲートの入力端子までの長い距離にわたって、その接続配線を目視で辿る作業が非常に煩雑である。
【０００９】
なお、集積回路内部の信号伝送が単相信号のみである単相型集積回路の論理回路記述において、反転論理をとる場合、インバータ機能を有するゲートを必ず用いるので、つまり、インバータ機能を有するゲートが記載されていれば、反転論理をとっていると判断でき、インバータ機能を有するゲートが記載されていなければ、反転論理をとっていないと判断できる。したがって、単相型集積回路の論理回路記述においては、所定の接続が反転論理をとるための接続であるか否かを、論理回路記述に基づいて判断することは容易である。
【００１０】
上記のように、従来方法によって差動型集積回路の論理回路を記述する場合、正相信号の配線接続と逆相信号の配線接続との両方の接続を実行する必要があるので、差動型集積回路の論理回路を記述する場合における配線接続の作業量は、単相型集積回路の論理回路を記述する場合における配線接続作業量の２倍になるという問題がある。
【００１１】
また、従来方法によって差動型集積回路の論理回路を記述する場合、単相型集積回路の論理回路を記述する場合には生じない配線接続や論理設計時のミスが発生する可能性があるという問題もある。
【００１２】
本発明は、単相型集積回路と同等の作業量で、差動型集積回路の論理回路を記述することができ、また、差動型集積回路の論理回路の記述誤りを減少させることができ、この場合、差動型集積回路の論理回路設計以後の設計工程を変更する必要がない論理回路記述データの変換方法およびその装置を提供することを目的とするものである。
【００１３】
【課題を解決する手段】
本発明は、正相信号とその信号を反転させた逆相信号との差動信号を伝送する差動型集積回路を記述する場合、上記正相信号を入出力する端子と上記正相信号の配線接続とを記述し、上記逆相信号の配線接続と上記逆相信号を入出力する端子との記述が省略された単相論理回路的に記述されている差動論理回路記述データを、上記正相信号を入出力する端子と上記逆相信号を入出力する端子と上記正相信号の配線接続と上記逆相信号の配線接続とが記述されている差動論理回路記述データであり、しかも、上記正相信号を出力する出力端子と正相信号を入力する入力端子との間に、予め決められた記号を挿入することによって表現されている上記単相論理回路的に記述されている差動論理回路記述データに変換する論理回路記述データの変換装置であって、上記予め決められた記号が０個または偶数個であるときに、所定のゲートの出力端子と他のゲートの入力端子とを接続している配線と、上記予め決められた記号とを削除し、上記所定のゲートの出力端子の正相出力端子と上記他のゲートの入力端子の正相入力端子とを接続する配線を追加し、上記所定のゲートの出力端子の逆相出力端子と上記他のゲートの入力端子の逆相入力端子とを接続する配線を追加する手段と、上記予め決められた記号が奇数個であるときに、所定のゲートの出力端子と他のゲートの入力端子とを接続している配線と、上記予め決められた記号とを削除し、上記所定のゲートの出力端子の正相出力端子と上記他のゲートの入力端子の逆相入力端子とを接続する配線を追加し、上記所定のゲートの出力端子の逆相出力端子と上記他のゲートの入力端子の正相入力端子とを接続する配線を追加する手段とを有することを特徴とする論理回路記述データの変換装置である。
【００１４】
【発明の実施の形態および実施例】
まず、差動論理回路記述データを単相論理回路的に記述する方法について説明する。
【００１５】
図３は、単相論理回路的に記述された差動論理回路記述データＤ１を示す図である。
【００１６】
図３に示す「単相論理回路的に記述された差動論理回路記述データＤ１」が表現している回路は、図４に示す「従来の差動論理回路記述データＤ２」が表現している回路と同じである。
【００１７】
まず、正相信号とその信号を反転させた逆相信号とで構成される差動信号を伝送する差動型集積回路を、図３に記載されている「単相論理回路的に記述された差動論理回路記述データＤ１」のように作成するには、正相信号を入出力する端子と正相信号の配線接続とのみを記述し、逆相信号を入出力する端子と逆相信号の配線接続とを省略して記述する。
【００１８】
つまり、ゲートＧ１における正相信号を出力する正相出力端子Ｏ１と、ゲートＧ２における正相信号を入力する正相入力端子Ｉ２と、ゲートＧ３における正相信号を入力する正相入力端子Ｉ３とを記述し、正相信号を出力する正相出力端子Ｏ１と、正相信号を入力する正相入力端子Ｉ２とを接続する配線接続を記述する。この場合、ゲートＧ１における逆相信号を出力する逆相出力端子＊Ｏ１と、ゲートＧ２における逆相信号を入力する逆相入力端子＊Ｉ２と、ゲートＧ３における逆相信号を入力する逆相入力端子＊Ｉ３との記述を省略し、逆相信号を出力する逆相出力端子＊Ｏ１と、逆相信号を入力する逆相入力端子＊Ｉ２とを接続する配線接続の記述を省略する。なお、上記のようにして作成した「単相論理回路的に記述された差動論理回路記述データＤ１」を従来の単相論理回路記述データと区別するために、「単相論理回路的に記述された差動論理回路記述データ」であることを示す属性を、そのデータＤ１に与える。
【００１９】
このように記述することによって、差動論理回路記述データを単相論理回路的に記述することができる。反転論理をとるための接続を必要としない場合には、このような記述で充分である。
【００２０】
すなわち、上記実施例は、正相信号とその信号を反転させた逆相信号との差動信号を伝送する差動型集積回路を記述する場合、上記正相信号を入出力する端子と上記正相信号の配線接続とを記述し、上記逆相信号を入出力する端子と上記逆相信号の配線接続とを省略して記述することによって、差動論理回路記述データを単相論理回路的に記述するものである。
【００２１】
このように、差動論理回路記述データを単相論理回路的に記述することによって、そのデータ記述の作業量は、単相型集積回路の論理回路を記述する場合の作業量と同じであり、したがって、差動型集積回路の論理回路記述を従来と同様に記述した場合よりも、その作業量が１／２になる。また、上記実施例においては、正相信号と逆相信号とを対として取り扱う必要がないので、正相信号と逆相信号とを対として取り扱う必要があるという制約に違反した配線接続ミスの生じる余地がない。
【００２２】
次に、ゲートＧ１とＧ３との間で反転論理をとるための接続を記述するには、インバータＩＮＶ１を記述する。ゲートＧ１における正相信号を出力する出力端子Ｏ１とゲートＧ３における逆相信号を入力する入力端子Ｉ３とを接続するには、出力端子Ｏ１と入力端子Ｉ３との間に配線接続を記述し、この配線接続の間にインバータＩＮＶ１を記述する。
【００２３】
すなわち、差動論理回路記述データにおいて正相信号を逆相入力端子に入力し、逆相信号を正相入力端子に入力する記述を、正相出力端子と、正相入力端子と、上記正相出力端子と上記正相入力端子とを接続する配線接続と、上記正相出力端子と上記正相入力端子とを接続する配線接続中に配線される予め決められた記号とによって表現する。
【００２４】
従来、差動論理回路記述データにおいて反転論理を得るためには、正相信号を入力していた端子に逆相信号を入力し、逆相信号を入力していた端子に正相信号を入力するように記述する必要がある。すなわち、従来では、図４に示すように、ゲートＧ１の出力の反転論理をゲートＧ３に入力するためには、ゲートＧ１の出力端子Ｏ１とゲートＧ３の入力端子＊Ｉ３とを接続し、ゲートＧ１の出力端子＊Ｏ１とゲートＧ３の入力端子Ｉ３とを接続する。ところが、上記実施例における論理回路記述では、仮想的なインバータＩＮＶ１を介して正相出力端子と正相入力端子との間を接続するのみで足り、差動信号伝送の正相信号を入力していた端子に逆相信号を入力する配線接続が必要なく、また、逆相信号を入力していた端子に正相信号を入力する配線接続が必要なくなる（煩雑な反転論理を得る必要がなくなる）ので、反転論理をとって接続しているかどうかを回路図等から容易に読み取ることができる。
【００２５】
差動型集積回路の一部の信号伝送に、差動信号ではなく従来の単相信号を用いる場合がある。この場合、上記実施例において、所定の信号が単相信号であることを示すために、単相信号を入出力する各端子に、単相信号であることを示す属性を与えておけばよい。この属性の与え方は、回路記述データの形式によって異なるが、一般的な回路記述ＣＡＤにはこのような属性を与えることが可能となっている。また、このような属性が与えられない場合であっても、単相信号と差動信号とを区別するように、端子名の付与規則を設定すればよい。
【００２６】
なお、上記実施例では、反転論理をとっていることを容易に理解できるようにするために、反転論理をとる場合の記号としてインバータの記号を使用しているが、このインバータの記号ＩＮＶ１の代わりに、二重丸の記号等のように予め定められた他の記号を使用してもよい。
【００２７】
ところで、上記の単相論理回路的に記述されている差動論理回路記述データＤ１そのままでは、回路シミュレーションを行うことができず、また、実際の回路パターンを描くこともできないので、差動型集積回路の論理回路設計以後の設計工程を変更する必要がある。すなわち、単相論理回路的に記述されている差動論理回路記述データＤ１を、従来の差動論理回路記述データＤ２に変換する必要がある。
【００２８】
次に、単相論理回路的に記述されている差動論理回路記述データＤ１を、従来の差動論理回路記述データＤ２に変換する装置について説明する。
【００２９】
図１は、本発明の一実施例である論理回路記述データの変換装置ＬＤＣ１を示すブロック図である。図２は、論理回路記述データの変換装置ＬＤＣ１による変換動作を示すフローチャートである。
【００３０】
論理回路記述データの変換装置ＬＤＣ１は、単相論理回路的に記述されている差動論理回路記述データＤ１を、従来の差動論理回路記述データＤ２に変換する装置であり、読取部１０と処理部２０と出力部３０とで構成されている。読取部１０は、図示しないメモリ等に格納されている単相論理回路的に記述されている差動論理回路記述データＤ１を読み取る部分であり、処理部２０は、読取部１０が読取ったデータを、図２に示すフローチャートに従って、従来の記述方法によるデータである差動論理回路記述データＤ２に変換する部分であり、出力部３０は、処理部２０によって変換された差動論理回路記述データを、ディスク等の記憶媒体に応じたフォーマットに変える部分である。
【００３１】
次に、図２に示すフローチャートに基づいて、上記実施例の動作について説明する。
【００３２】
まず、単相論理回路的に記述された差動論理回路記述データＤ１は、ゲートのリスト、そのゲートの入力端子、出力端子のリストを含むデータとして、所定のメモリに格納され、このメモリから読取部１０が単相論理回路的に記述された差動論理回路記述データＤ１を読み取り（Ｓ０）、所定のゲートについて、そのゲートの出力端子Ｏｊに接続する配線を差動型記述に変換すべきか否かを判断する（Ｓ１）。そのゲートの出力端子Ｏｊに接続する配線を差動型記述に変換すべきか否かの判断材料は、読取部１０が読取ったリストに定義されている。差動論理回路の一部に単相論理回路が存在する場合があり、この場合には、そのゲートの出力端子Ｏｊに接続する配線を差動型記述に変換すべきではないので、変換作業を停止し、次の出力端子について変換を行う（Ｓ２１）。
【００３３】
そのゲートの出力端子Ｏｊに接続する配線を差動型記述に変換すべきであると判断されると（Ｓ１）、今後の処理に備えて、その出力端子Ｏｊの逆相出力端子を＊Ｏｊと定義する（Ｓ２）。そして、差動信号の反転論理用の仮想インバータＩＮＶ１とその配線とを介して、出力端子Ｏｊと接続されているゲートｘの入力端子Ｉｙを、上記ゲートのリストから探索する（Ｓ３）。また、今後の処理に備えて、入力端子Ｉｙの逆相入力端子を＊Ｉｙと定義する（Ｓ４）。
【００３４】
ここで、出力端子Ｏｊと入力端子Ｉｙとの間に設けられているインバータＩＮＶ１の数が０または偶数であれば（Ｓ５）、そのインバータを設ける必要がなかった場合である。この場合には、まず、出力端子Ｏｊと入力端子Ｉｙとを接続している配線を削除し、その間に設けられているインバータＩＮＶ１も削除し（Ｓ６）、出力端子Ｏｊと入力端子Ｉｙとを接続する配線と、出力端子＊Ｏｊと入力端子＊Ｉｙとを接続する配線とを出力データに追加する（Ｓ７、Ｓ８）。
【００３５】
一方、出力端子Ｏｊと入力端子Ｉｙとの間に設けられているインバータＩＮＶ１の数が奇数であれば（Ｓ５）、このインバータＩＮＶ１を挟む２つのゲートの間で、反転論理をとって接続されている場合である。この場合には、まず、出力端子Ｏｊと入力端子Ｉｙとを接続している配線を削除し、その間に設けられているインバータも削除し（Ｓ１６）、正相出力端子Ｏｊと逆相入力端子＊Ｉｙとを接続する配線と、逆相出力端子＊Ｏｊと正相入力端子Ｉｙとを接続する配線とを出力データに追加する（Ｓ１７、Ｓ１８）。
【００３６】
このようにした後、ステップＳ３における出力端子Ｏｊと入力端子Ｉｙとの接続の探索がまだ完了しなければ（Ｓ２０）、ステップＳ３に戻り、その探索が終われば（Ｓ２０）、次の出力端子Ｏｊについて上記と同様の動作を実行し（Ｓ１〜Ｓ２０）、注目しているゲートの全ての出力端子についての変換が完了していれば（Ｓ２１）、次のゲートについて、上記動作（Ｓ１〜Ｓ２０）を実行する（Ｓ２１）。そして、変換すべき記述データの全てのゲートについての変換が完了するまで、上記と同様の動作（Ｓ１〜Ｓ２１）を実行し（Ｓ２２）、差動論理回路記述データへの変換が終了する。
【００３７】
すなわち、上記実施例は、正相信号とその信号を反転させた逆相信号との差動信号を伝送する差動型集積回路を記述する場合、上記正相信号を入出力する端子と上記正相信号の配線接続とを記述し、上記逆相信号を入出力する端子と上記逆相信号の配線接続との記述が省略された単相論理回路的に記述されている差動論理回路記述データを、上記正相信号を入出力する端子と、上記逆相信号を入出力する端子と、上記正相信号の配線接続と、上記逆相信号の配線接続とが記述されている差動論理回路記述データに変換する論理回路記述データの変換方法である。この方法においては、インバータＩＮＶ１を使用しない場合も含まれる。つまり、正相信号を出力する端子から正相信号を入力し、逆相信号を出力する端子かから逆相信号を入力するのみであり、正相信号を出力する端子から逆相信号を入力することがなく、また逆相信号を出力する端子から正相信号を入力することがない差動論理回路記述データを変換する場合も含まれる。
【００３８】
上記実施例においては、単相論理回路的に記述された差動論理回路記述データを作成した後は、この作成された記述データを従来の差動論理回路記述データに確実に変換するので、単相論理回路的に記述された差動論理回路記述データを作成した以後の工程を、従来例から変更する必要がない。
【００３９】
また、上記変換する方法を、論理回路記述データの変換装置として把握することができる。たとえば、図２に示すフローチャートのプログラムが格納されているメモリと、所定のＣＰＵとによって、上記論理回路記述データの変換装置を実現することができる。すなわち、上記論理回路記述データの変換装置は、正相信号とその信号を反転させた逆相信号との差動信号を伝送する差動型集積回路を記述する場合、上記正相信号を入出力する端子と上記正相信号の配線接続とを記述し、上記逆相信号を入出力する端子と上記逆相信号の配線接続との記述が省略された単相論理回路的に記述されている差動論理回路記述データを、上記正相信号を入出力する端子と、上記逆相信号を入出力する端子と、上記正相信号の配線接続と、上記逆相信号の配線接続とが記述されている差動論理回路記述データに変換する論理回路記述データの変換装置である。
【００４０】
【発明の効果】
本発明によれば、単相型集積回路と同等の作業量で、差動型集積回路の論理回路を記述することができ、また、差動型集積回路の論理回路の記述誤りを減少させることができ、この場合、差動型集積回路の論理回路設計以後の設計工程を変更する必要がないという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例である論理回路記述データの変換装置ＬＤＣ１を示すブロック図である。
【図２】論理回路記述データの変換装置ＬＤＣ１による変換動作を示すフローチャートである。
【図３】単相論理回路的に記述された差動論理回路記述データＤ１を示す図である。
【図４】従来の差動論理回路記述データＤ２を示す図である。
【符号の説明】
ＬＤＣ１…論理回路記述データの変換装置、
１０…読取部、
２０…処理部、
３０…出力部、
Ｄ１…単相論理回路的に記述された差動論理回路記述データ、
Ｄ２…従来の差動論理回路記述データ、
Ｇ１、Ｇ２、Ｇ３…ゲート、
ＩＮＶ１…インバータ。
Claims (2)
- 正相信号とその信号を反転させた逆相信号との差動信号を伝送する差動型集積回路を記述する場合、上記正相信号を入出力する端子と上記正相信号の配線接続とを記述し、上記逆相信号の配線接続と上記逆相信号を入出力する端子との記述が省略された単相論理回路的に記述されている差動論理回路記述データを、上記正相信号を入出力する端子と上記逆相信号を入出力する端子と上記正相信号の配線接続と上記逆相信号の配線接続とが記述されている差動論理回路記述データであり、しかも、上記正相信号を出力する出力端子と正相信号を入力する入力端子との間に、予め決められた記号を挿入することによって表現されている上記単相論理回路的に記述されている差動論理回路記述データに変換する論理回路記述データの変換装置であって、
上記予め決められた記号が０個または偶数個であるときに、所定のゲートの出力端子と他のゲートの入力端子とを接続している配線と、上記予め決められた記号とを削除し、上記所定のゲートの出力端子の正相出力端子と上記他のゲートの入力端子の正相入力端子とを接続する配線を追加し、上記所定のゲートの出力端子の逆相出力端子と上記他のゲートの入力端子の逆相入力端子とを接続する配線を追加する手段と；
上記予め決められた記号が奇数個であるときに、所定のゲートの出力端子と他のゲートの入力端子とを接続している配線と、上記予め決められた記号とを削除し、上記所定のゲートの出力端子の正相出力端子と上記他のゲートの入力端子の逆相入力端子とを接続する配線を追加し、上記所定のゲートの出力端子の逆相出力端子と上記他のゲートの入力端子の正相入力端子とを接続する配線を追加する手段と；
を有することを特徴とする論理回路記述データの変換装置。 - 請求項１において、
上記予め決められた記号は、インバータの記号であることを特徴とする論理回路記述データの変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24414596A JP3603270B2 (ja) | 1996-08-27 | 1996-08-27 | 論理回路記述データの変換方法およびその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24414596A JP3603270B2 (ja) | 1996-08-27 | 1996-08-27 | 論理回路記述データの変換方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1069504A JPH1069504A (ja) | 1998-03-10 |
| JP3603270B2 true JP3603270B2 (ja) | 2004-12-22 |
Family
ID=17114436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24414596A Expired - Lifetime JP3603270B2 (ja) | 1996-08-27 | 1996-08-27 | 論理回路記述データの変換方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603270B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4662431B2 (ja) * | 2004-07-30 | 2011-03-30 | 富士通セミコンダクター株式会社 | 差動入力回路の論理表記ライブラリ |
-
1996
- 1996-08-27 JP JP24414596A patent/JP3603270B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1069504A (ja) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58207152A (ja) | パイプライン演算装置テスト方式 | |
| JP3603270B2 (ja) | 論理回路記述データの変換方法およびその装置 | |
| JPH0342732A (ja) | 半導体集積回路 | |
| CN109815583B (zh) | Fpga的布线资源的布线方法和测试方法 | |
| JPH056913B2 (ja) | ||
| JPH09251483A (ja) | セルライブラリ作成方法 | |
| JPS6041772B2 (ja) | パリテイ作成回路 | |
| JP2638293B2 (ja) | 論理回路のｌｓｉ・マスクレイアウト方法 | |
| JPH07152815A (ja) | 論理回路 | |
| JPS622337B2 (ja) | ||
| JP2765954B2 (ja) | スキャンアドレス変換機構 | |
| JP3032874B2 (ja) | 等価回路作成方法および論理シミュレーション方法 | |
| JPH0448390A (ja) | 論理回路のシミュレーション方法 | |
| JPH0512370A (ja) | 論理回路模擬試験装置 | |
| JPH04113469A (ja) | 論理シミュレーションプロセッサ | |
| JPS6029865A (ja) | 論理シミュレーション装置 | |
| JPH01112182A (ja) | モード設定回路 | |
| JPH02171812A (ja) | ウエイトステイト機能を持たないプロセッサの高速化回路 | |
| JPH0410300A (ja) | レジスタリード回路 | |
| JPH0562381B2 (ja) | ||
| JPH0430390A (ja) | 半導体集積回路 | |
| JPH0436869A (ja) | 論理回路設計システム | |
| JPH0219920A (ja) | データ回転回路 | |
| JPH06318240A (ja) | 論理シミュレーション装置 | |
| JPH05258004A (ja) | 論理回路の診断データ作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040416 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040917 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20040917 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040917 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |