JPH0410300A - レジスタリード回路 - Google Patents
レジスタリード回路Info
- Publication number
- JPH0410300A JPH0410300A JP2110989A JP11098990A JPH0410300A JP H0410300 A JPH0410300 A JP H0410300A JP 2110989 A JP2110989 A JP 2110989A JP 11098990 A JP11098990 A JP 11098990A JP H0410300 A JPH0410300 A JP H0410300A
- Authority
- JP
- Japan
- Prior art keywords
- register
- shift
- data
- read
- register file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000004904 shortening Methods 0.000 description 2
- 241000282887 Suidae Species 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はレジスタリード回路に関し、特に情報処理装置
における障害検出回路のレジスタファイルリード回路に
関する。
における障害検出回路のレジスタファイルリード回路に
関する。
従来技術
従来、レジスタファイルリート回路では、レジスタファ
イルの内容を読出す時、シフトパスによりワード毎に他
のレジスタ群の情報も一緒に読出していた。つまり、レ
ジスタファイルの内容のみを読出したい場合であっても
、シフトパスか構成されているため、必要な1ワードを
読出すにはシフトパスに含まれる回路全体を読出さなけ
ればならなかった。
イルの内容を読出す時、シフトパスによりワード毎に他
のレジスタ群の情報も一緒に読出していた。つまり、レ
ジスタファイルの内容のみを読出したい場合であっても
、シフトパスか構成されているため、必要な1ワードを
読出すにはシフトパスに含まれる回路全体を読出さなけ
ればならなかった。
したがって、上述した従来のレジスタファイルリード回
路では、レジスタファイルの内容を読出す時、ワード毎
にレジスタ群の情報も一緒に読出していたため、他のレ
ジスタ群の情報針たけ余計なデータを収集することとな
り、余計な時間かかかってしまうという欠点かある。
路では、レジスタファイルの内容を読出す時、ワード毎
にレジスタ群の情報も一緒に読出していたため、他のレ
ジスタ群の情報針たけ余計なデータを収集することとな
り、余計な時間かかかってしまうという欠点かある。
発明の目的
本発明は上述した従来の欠点を解決するためになされた
ものであり、その目91.]i!レンスタファイルの読
出し時間を短縮することかできるレジスタリート回路を
提供することである。
ものであり、その目91.]i!レンスタファイルの読
出し時間を短縮することかできるレジスタリート回路を
提供することである。
発明の構成
本発明によるレジスタリード回路は、レジスタファイル
から読出されたデータを保持する読出しレジスタと、前
記読出しレジスタの前段に設けられ、前記読出しレジス
タとともにシフトパスを構成し、前記レジスタファイル
のアドレスを順に指定するアドレスレジスタと、外部指
令に応答して前記アドレスレジスタのシフト動作を抑止
するシフト動作抑止手段と、このシフト動作抑止状態に
おいて前記読出しレジスタをシフト動作させるシフト動
作制御手段とを有することを特徴とする。
から読出されたデータを保持する読出しレジスタと、前
記読出しレジスタの前段に設けられ、前記読出しレジス
タとともにシフトパスを構成し、前記レジスタファイル
のアドレスを順に指定するアドレスレジスタと、外部指
令に応答して前記アドレスレジスタのシフト動作を抑止
するシフト動作抑止手段と、このシフト動作抑止状態に
おいて前記読出しレジスタをシフト動作させるシフト動
作制御手段とを有することを特徴とする。
実施例
次に、本発明について図面を参照して説明する。
第1図は本発明によるレジスタリード回路の一実施例の
構成を示すブロック図である。
構成を示すブロック図である。
図において、本発明の一実施例によるレジスタリード回
路は、2つのレジスタファイルA及びBの内容を読出す
回路であり、シフトクロックをカウントし、レジスタフ
ァイルの1ワ一ド分のクロック数をカウントする毎にワ
ード終了信号101を出力するシフトクロックカウンタ
つと、外部がらのシフト指示信号100によりシフトク
ロック105を出力するシフトクロック生成回路10と
、シフト指示信号100によりシフトモード信号lo3
ヲ立て、ワード終了信号101が出力される度にシフト
モード信号103を落としてデータセット1d号104
を出力するシフトモート制御回路11と、ワード終了信
号101をカウントするレンスタファイルヮドカウンタ
8とを含んで構成されている。
路は、2つのレジスタファイルA及びBの内容を読出す
回路であり、シフトクロックをカウントし、レジスタフ
ァイルの1ワ一ド分のクロック数をカウントする毎にワ
ード終了信号101を出力するシフトクロックカウンタ
つと、外部がらのシフト指示信号100によりシフトク
ロック105を出力するシフトクロック生成回路10と
、シフト指示信号100によりシフトモード信号lo3
ヲ立て、ワード終了信号101が出力される度にシフト
モード信号103を落としてデータセット1d号104
を出力するシフトモート制御回路11と、ワード終了信
号101をカウントするレンスタファイルヮドカウンタ
8とを含んで構成されている。
また、本実施例のレジスタリード回路はデータセット信
号104か立つ度に+1カウントアツプするレジスタフ
ァイルAアドレス指示レジスタ3と、これと同様に動作
するレジスタファイルロアドレス指示レジスタ6と、シ
フトモード信号103でレジスタの内容をシフトし、デ
ータセット信号104が立つ度にレジスタファイル1の
出力111がセットされるレジスタファイルAリートレ
ジスタ2と、これと同様に動作するレジスタファイルB
リートレジスタ5と、シフトモード信号103てレジス
タの内容をシフトするレジスタ群7とを含んで構成され
ている。
号104か立つ度に+1カウントアツプするレジスタフ
ァイルAアドレス指示レジスタ3と、これと同様に動作
するレジスタファイルロアドレス指示レジスタ6と、シ
フトモード信号103でレジスタの内容をシフトし、デ
ータセット信号104が立つ度にレジスタファイル1の
出力111がセットされるレジスタファイルAリートレ
ジスタ2と、これと同様に動作するレジスタファイルB
リートレジスタ5と、シフトモード信号103てレジス
タの内容をシフトするレジスタ群7とを含んで構成され
ている。
さらにまた、シフトパスは、シフトインデータ107を
レジスタファイルロアドレス指示レジスタ6へ入力し、
レジスタファイルロアドレス指示レジスタ6、レジスタ
ファイルAアドレス指示レジスタ3、レジスタファイル
Aリードレジスタ2、レジスタファイルBリードレジス
タ5、レジスタ群7の順につなげ、レジスタ群7よりシ
フトアウトデータ114を出力するように構成されてい
る。
レジスタファイルロアドレス指示レジスタ6へ入力し、
レジスタファイルロアドレス指示レジスタ6、レジスタ
ファイルAアドレス指示レジスタ3、レジスタファイル
Aリードレジスタ2、レジスタファイルBリードレジス
タ5、レジスタ群7の順につなげ、レジスタ群7よりシ
フトアウトデータ114を出力するように構成されてい
る。
シフトクロック生成回路10はシフト指示信号+00に
よりシフトクロック105を各レジスタに出力するもの
である。
よりシフトクロック105を各レジスタに出力するもの
である。
シフトクロックカウンタ9はシフトクロック105をカ
ウントし、最初はレジスタファイルA、レジスタファイ
ルBの各1ワ一ド分及びレジスタファイルAアドレス指
示レジスタ3、レジスタファイルロアドレス指示レジス
タ6の全ビット数分のクロック数をカウントした時にワ
ード終了信号101を出力し、その次からはレジスタフ
ァイルA、レジスタファイルBの各1ワ一ド分のクロッ
ク数をカウントする毎にワード終了信号101を出力す
るものてあり、全ワード終了信号102か立つとカウン
ト動作を終了するものである。
ウントし、最初はレジスタファイルA、レジスタファイ
ルBの各1ワ一ド分及びレジスタファイルAアドレス指
示レジスタ3、レジスタファイルロアドレス指示レジス
タ6の全ビット数分のクロック数をカウントした時にワ
ード終了信号101を出力し、その次からはレジスタフ
ァイルA、レジスタファイルBの各1ワ一ド分のクロッ
ク数をカウントする毎にワード終了信号101を出力す
るものてあり、全ワード終了信号102か立つとカウン
ト動作を終了するものである。
レジスタファイルワードカウンタ8はワード終了信号1
01をカウントし、最初にワード終了信号101か立っ
た時、第1ワード終了信号+08をレジスタファイルA
アドレス指示レジスタ3とレジスタファイルBアドレス
指示レジスタ6へ出力する。
01をカウントし、最初にワード終了信号101か立っ
た時、第1ワード終了信号+08をレジスタファイルA
アドレス指示レジスタ3とレジスタファイルBアドレス
指示レジスタ6へ出力する。
また、レジスタファイルワードカウンタ8は、レジスタ
ファイルの全ワード分のワード終了信号1゜1をカウン
トしたら全ワード終了信号102をシフトクロックカウ
ンタ9へ出力する。
ファイルの全ワード分のワード終了信号1゜1をカウン
トしたら全ワード終了信号102をシフトクロックカウ
ンタ9へ出力する。
シフトモード制御回路11はシフト指示信号1゜Oの入
力によりシフトモード信号103を立て、またワード終
了信号101が出力される度に、シフトモード信号10
3を落とすとともにデータセット信号104を出力する
。
力によりシフトモード信号103を立て、またワード終
了信号101が出力される度に、シフトモード信号10
3を落とすとともにデータセット信号104を出力する
。
なお、シフトインデータ107は常に“0”を入力して
おく。
おく。
レジスタファイルAアドレス指示レジスタ3及びレジス
タファイルBアドレス指示レジスタ6は、シフトモード
信号103が入力されているとき、自レジスタの内容を
シフトするものであり、第1ワド終了信号106の人力
時にシフトモード信号103か落ちるとシフト動作を停
め、自レジスタの内容を保持し、データセット信号10
4か立つたびにその内容を+1カウントアツプし、レジ
スタファイルのアドレスを指示する。逆に、最大アドレ
スから−1ずつカウントダウンしても良い。
タファイルBアドレス指示レジスタ6は、シフトモード
信号103が入力されているとき、自レジスタの内容を
シフトするものであり、第1ワド終了信号106の人力
時にシフトモード信号103か落ちるとシフト動作を停
め、自レジスタの内容を保持し、データセット信号10
4か立つたびにその内容を+1カウントアツプし、レジ
スタファイルのアドレスを指示する。逆に、最大アドレ
スから−1ずつカウントダウンしても良い。
レジスタファイルAリードレジスタ2及びレジスタファ
イルBリードレジスタ5は、シフトモード信号103の
入力時に自レジスタの内容をシフトするものであり、デ
ータセット信号104が立つ度に、レジスタファイルA
の出力111、レジスタファイルBの出力110か夫々
セットされる。
イルBリードレジスタ5は、シフトモード信号103の
入力時に自レジスタの内容をシフトするものであり、デ
ータセット信号104が立つ度に、レジスタファイルA
の出力111、レジスタファイルBの出力110か夫々
セットされる。
レジスタ群7は、シフトモード信号103か入力されて
いるとき自レジスタの内容を順にシフトする。
いるとき自レジスタの内容を順にシフトする。
かかる構成において、データの読出し初期時にはシフト
インデータ】07からシフトアウトデータ114まての
シフトパス−周分のシフト動作か行われ、シフトパスを
構成している全レジスタ内のブタが読出される。それと
ともに、レジスタファイルAアドレス指示レジスタ3及
びレジスタファイルBアドレス指示レジスタ6にはアド
レスの初期値かプリセットされる。
インデータ】07からシフトアウトデータ114まての
シフトパス−周分のシフト動作か行われ、シフトパスを
構成している全レジスタ内のブタが読出される。それと
ともに、レジスタファイルAアドレス指示レジスタ3及
びレジスタファイルBアドレス指示レジスタ6にはアド
レスの初期値かプリセットされる。
このプリセット状態において、シフトモード信号103
のアドレス指示レジスタ3及び6への人力が断となるた
め、これら両レジスタ3及び6の以後のシフト動作か抑
止される。すなわち、以後はリードレジスタ2、リード
レジスタ5及びレジスタ群7により別のシフトパスを構
成し、−周分のシフト動作を行わすにレジスタファイル
のデータを読出すことができるのである。
のアドレス指示レジスタ3及び6への人力が断となるた
め、これら両レジスタ3及び6の以後のシフト動作か抑
止される。すなわち、以後はリードレジスタ2、リード
レジスタ5及びレジスタ群7により別のシフトパスを構
成し、−周分のシフト動作を行わすにレジスタファイル
のデータを読出すことができるのである。
このシフト動作において、レジスタファイルのデータの
1ワードが終了する度にシフトクロックカウンタ9から
はワード終了信号101か送出されるため、シフトモー
ト制御回路11からデータセット信号104か送出され
てアドレス指示レジスタ3及び6に保持されているアド
レス値を+1すつカウントアツプする。これにより、レ
ジスタファイルA及びBのデータを連続して読出すこと
かできるのである。よって、レジスタ群7の段数か多い
場合であってもデータを連続して読出しているため、そ
の段数による遅延は生しないのである。
1ワードが終了する度にシフトクロックカウンタ9から
はワード終了信号101か送出されるため、シフトモー
ト制御回路11からデータセット信号104か送出され
てアドレス指示レジスタ3及び6に保持されているアド
レス値を+1すつカウントアツプする。これにより、レ
ジスタファイルA及びBのデータを連続して読出すこと
かできるのである。よって、レジスタ群7の段数か多い
場合であってもデータを連続して読出しているため、そ
の段数による遅延は生しないのである。
以上の読出し動作を従来のものと比較して説明する。第
2図(a)は従来の読出し動作により読出されたデータ
を示す概念図である。すなわち、図においては、レジス
タファイルのデータ1ワードを読出す毎に一周分のシフ
ト動作を行うため、レジスタファイルアドレス及びレジ
スタ群内の情報を毎回読出していたのである。
2図(a)は従来の読出し動作により読出されたデータ
を示す概念図である。すなわち、図においては、レジス
タファイルのデータ1ワードを読出す毎に一周分のシフ
ト動作を行うため、レジスタファイルアドレス及びレジ
スタ群内の情報を毎回読出していたのである。
これに対し、本実施例においては、同図(b)に示され
ているように初回のみ一周分のシフト動作を行い、その
後はり−Fレジスタ2及び5更にはレジスタ群7により
別のシフトパスを構成してシフト動作を行ってレジスタ
ファイルのデータのみを連続して読出すことかできるた
め、読出されるデータ数は従来より少なくなるのである
。よって、読出し時間を短縮することかできるのである
。
ているように初回のみ一周分のシフト動作を行い、その
後はり−Fレジスタ2及び5更にはレジスタ群7により
別のシフトパスを構成してシフト動作を行ってレジスタ
ファイルのデータのみを連続して読出すことかできるた
め、読出されるデータ数は従来より少なくなるのである
。よって、読出し時間を短縮することかできるのである
。
なお、本実施例においては、レジスタファイルか2つの
場合について説明したか、1つのみ、あるいは3つ以上
でも良く、その数に限定されないことは明らかである。
場合について説明したか、1つのみ、あるいは3つ以上
でも良く、その数に限定されないことは明らかである。
発明の詳細
な説明したように本発明は、アトレスレ/スタのシフト
動作を抑止しておき、レジスタファイルの1ワ一ド分の
シフトクロックをカウントしつつアドレスを指定するこ
とにより、レジスタファイルの内容を読出す時に余計な
情報を読出さすに済み、データの読出し時間及び解析時
間を短縮できるという効果かある。
動作を抑止しておき、レジスタファイルの1ワ一ド分の
シフトクロックをカウントしつつアドレスを指定するこ
とにより、レジスタファイルの内容を読出す時に余計な
情報を読出さすに済み、データの読出し時間及び解析時
間を短縮できるという効果かある。
第1図は本発明の実施例によるレジスタリート回路の構
成を示すブロック図、第2図(a)は従来の読出し動作
により読出されたデータを示す概念図、第2図(b)は
第1図のレジスタリート[(11路により読出されたデ
ータを示す概念図である。 主要部分の符号の説明 2・・・レジスタファイルA リ ト レジスタ 3 ・・ ・・・レジスタフ イルA ア ドレス指示レジスタ レジスタファイルB リ トレンスタ レジスタファイルB アドレス指示レジスタ A。 B ・・ ・・レジスタファイル
成を示すブロック図、第2図(a)は従来の読出し動作
により読出されたデータを示す概念図、第2図(b)は
第1図のレジスタリート[(11路により読出されたデ
ータを示す概念図である。 主要部分の符号の説明 2・・・レジスタファイルA リ ト レジスタ 3 ・・ ・・・レジスタフ イルA ア ドレス指示レジスタ レジスタファイルB リ トレンスタ レジスタファイルB アドレス指示レジスタ A。 B ・・ ・・レジスタファイル
Claims (1)
- (1)レジスタファイルから読出されたデータを保持す
る読出しレジスタと、前記読出しレジスタの前段に設け
られ、前記読出しレジスタとともにシフトパスを構成し
、前記レジスタファイルのアドレスを順に指定するアド
レスレジスタと、外部指令に応答して前記アドレスレジ
スタのシフト動作を抑止するシフト動作抑止手段と、こ
のシフト動作抑止状態において前記読出しレジスタをシ
フト動作させるシフト動作制御手段とを有することを特
徴とするレジスタリード回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2110989A JPH0410300A (ja) | 1990-04-26 | 1990-04-26 | レジスタリード回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2110989A JPH0410300A (ja) | 1990-04-26 | 1990-04-26 | レジスタリード回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0410300A true JPH0410300A (ja) | 1992-01-14 |
Family
ID=14549584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2110989A Pending JPH0410300A (ja) | 1990-04-26 | 1990-04-26 | レジスタリード回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0410300A (ja) |
-
1990
- 1990-04-26 JP JP2110989A patent/JPH0410300A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2752634B2 (ja) | ソート処理装置 | |
JPH0410300A (ja) | レジスタリード回路 | |
JPH083514B2 (ja) | カウンタ・テスト装置 | |
KR200155054Y1 (ko) | 카운터 회로 | |
JPS59184943A (ja) | 情報処理装置 | |
JPS6093559A (ja) | スキヤン方式 | |
JP2533946B2 (ja) | 集積回路 | |
JPH06148291A (ja) | バウンダリスキャンレジスタ | |
JPH04251331A (ja) | 情報処理装置 | |
JPH06148290A (ja) | バウンダリスキャンレジスタ | |
JPS6386046A (ja) | メモリ・セレクト方式 | |
JPH01112449A (ja) | 速度変換メモリ装置 | |
JPH02171812A (ja) | ウエイトステイト機能を持たないプロセッサの高速化回路 | |
JPH0546440A (ja) | ハードウエアトレーサ回路 | |
JPH02227729A (ja) | 信号処理装置 | |
JPH04288695A (ja) | 同期式カウンタ | |
JPS59111418A (ja) | タイマ回路 | |
JPH0744417A (ja) | マイクロコンピュータのテスト回路 | |
JPS61184471A (ja) | シミユレ−タ | |
JPS62219026A (ja) | レジスタフアイル制御方式 | |
JPH09213065A (ja) | 記憶装置 | |
JPH04172266A (ja) | スキャンイン・アウト方式 | |
JPH0512011A (ja) | パイプライン回路 | |
JPH02206222A (ja) | カウンタ | |
JPH0498684A (ja) | 半導体記憶装置 |