JPS59111418A

JPS59111418A - タイマ回路

Info

Publication number: JPS59111418A
Application number: JP57221484A
Authority: JP
Inventors: Kunio Nishimoto; 邦夫西本
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1982-12-17
Filing date: 1982-12-17
Publication date: 1984-06-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は情報処１装置に使用する論理回路のためのタイ
マ回路に関し、特に診断時間を短縮するためのタイマ回
路に関する。

（従来技術）従来、ｎビット（ｒｌ：正整数）から成るカウンタにエ
リ構成され、入力信号を最下位ビットのみから加えるこ
とができる形式のタイマ回路においては、２ｎパターン
を入力して試験を行う必要があった。例えば、正の整数
ｎが十分大きな値であると仮定して、３２であるとすれ
ば、２３２パターンを入力することになっていた。この
ようなタイマ回路において、タイマ更新パルスが１μｓ
間隔で送出されている場合には、試験に約２１２秒を要
することになり、従来技術によるタイマ回路では無視で
きない程に長い診断時間が必要であると云う欠点があっ
た。

（発明の目的）本発明の目的は、複数個のカウンタから成り、しかも複
数個のカウンタをそれぞれ並行して同時に試験すること
ができる様に構成することにより上記欠点を解決し、診
断実行時間を大幅に短縮することができるタイマ回路を
提供すること処ある。

（発明の構成）本発明によるタイマ回路にフリップフロップと、複数個
のカウンタと、カウンタの個数よりｌだけ少ない個数の
複数個の選択回路と、読出し回路とを具備したものであ
る。

フリップフロップは診断モードを設定するためのもので
、診断時にはセットされている。

複数個のカウンタはそれぞれ初期設定機能を有し、単位
ビットごとに順序づけて配置したものである。

選択回路の個数はカウンタの個数より１だけ少なく、複
数個の選択回路は複数個のカウンタのうちの第２段目以
降にそれぞれ前段からのキャリイ信号か、あるいは定常
キャリ４４８号かを選択して与えるためのものである。

読出［７回路は複数個のカウンタのためのキャリイ信号
を読出すためのものである。

本発明によるタイマ回路は、少なくとも診断時には第２
段目以降のカウンタの入力に対してそれぞれ定常キャリ
イ信号を選択して与えると共に、読出し回路の出力を外
部に取出しうるものである。

（実施例）次に、本発明について図面を参照して詳細に説明する。

本発明の一実施例を示す第１図において、本発明による
タイマ回路は１マイクロ秒ごとに−１−１だけ値を増分
し、７１分を計測することが可能な３２ビツトのタイマ
回路である。

本発明によるタイマ回路１０は、命令に従って初期設定
のためのリセット動作と、診断モードの設定と、キャリ
イ信号の読出しとが行えるものである。タイマ回路１０
は３２ビツトのタイマ回路を構成するための８ビツトの
初期設定機能を有する第１〜第４のカウンタ１１　、１
２　、１３　。

１４と、定常キャリイ信号３０１を選択するための第ｌ
−第３の選択回路３０　、４０　、５０と、上記各カウ
ンタのキャリイ信号を読出すための読出し回路１６と、
上記各カウンタの更新契機を制御するための第１〜第３
のＡＮＤゲート回路２１、２２　、２３と、診断モード
をセットするためのフリップフロップ１５とから構成し
たものである。定常キャリイ信号線３０１１／′ｉ第１
〜第３の選択回路３０　、４０　、５０からの出力信号
線２０９゜２１２　、２１５に定常キャリイ信号を出力
させるためのものである。また、２０１〜２０４ハ第１
〜第４のカウンタ１１　、１２　、１３　、１４からの
キャリイ信号線である。

第１の選択口−路３０はＡＮＤゲート回路３１　、３２
とＯＲゲート回路３３とを具備し、第２の選択回路４０
はＡＮＤゲート回路４１　、４２とＯＲゲート回路４３
とを具備し、第３の選択回路５０はＡＮＤゲート回路５
１　、５２とＯＲゲート回路５３とを具備したものであ
る。例えば、第１の選択回路３０ではフリップフロップ
１５が診断モードではない場合には、ＡＮＤゲート３１
は第２のカウンタ１２からのキャリイ信号が信号線２０
２に送出されるごとに開き、ＡＮＤゲート回路３１の出
力Ｆｉ、ＯＲゲート３３を介してＡＮＤゲート回路２１
に加えられる。いっぽう、フリップフロップ１５が診断
モードにセットされている場合には、ＡＮＤゲート回路
３２が開き、ＯＲゲート３３を介してＡＮＤゲート回路
３２の出力はＡＮＤゲー）　２１に加えられる。以上の
ようにしてキャリイ信号は選択的に前段のカウンタに加
えられている。

本発明によるタイマ回路の試験を行う場合には、外部の
制御装置からの命令によってリセット信号をリセット信
号線３０５に送出し、これによって第１〜第４のカウン
タ１１　、１２　、１３　。

１４をすべてリセットすると共に、診断モードセット信
号線３０２を介して診断モードセット信号をフリップフ
ロップ１５に送出し、フリップフロップ１５を診断モー
ドにセットする。このフリップフロップ１５がセットさ
れている間には、第１〜第３の選択回路３０　、４０　
、５０からそれぞれの出力信号線２０９　、２１２　、
２１５には、キャリイ信号が富に出力されている。カウ
ンタ回路１０の外部に置かれたカウンタ更新パルス発生
回路６０によりカウンク史新パルスが信号線３０４に送
出されると、この信号が第４のカウンタ１４の入力に加
えられ、さらに第１〜第３のＡＮＤゲート回路２１　、
２２　、２３からそれぞれキャリイ信号線２０５　、２
０６　、２０７を介して第１〜第３のカウンタ１１　、
１２　、１３に対してもキャリイ信号として送出される
。この時、第１〜第４のカウンタ１１　、１２　、１３
　、１４はそれぞれ並列にカウント動作をすることが可
能となる。

（カウンタの最大値）＋１回、すなわち（２８＋１）回
だけカウンタ更新パルス発生回路６０によりパルスを発
生させ、キャリイ信号線２０１゜２０２　、２０３　、
２０４上のキャリイ信号を命令に従って読出し回路１６
から胱出すことにより試験を行う。命令により信号線３
０３上へ診断モードリセット信号を送出すると試験は終
了する。

タイマ更新パルスが１μｓ間隔で送出された場合には、
従来技術で１４（２３２＋１）μＳだけ試験に要してい
たが、本発明によって（２８＋１）μＳの時間で試験を
行うことができ、従来技術に比べて試験時間が約１／２
２４の時間に短縮されている。

（発明の効果）本発明は以上説明したように、診断モードを設定するた
めのフリップフロップと、順序付けられて配置された複
数個のカウンタと、上記複数個より１だけ少ない個数の
複数個の選択回路と、読出し回路とを具備して構成する
ことにニジ、並行して各カウンタを同時に試験すること
が可能であるため、診断実行時間を大幅に短縮すること
ができると云う効果がある。

【図面の簡単な説明】

第１図に本発明によるタイマ回路の一実施例を示すブロ
ック構成図である。１０・・・タイマ回路１１−１４−・・カウンタ１５・
・・フリップフロッグ　１６・・・読出し回路３０　、
４０　、５０・・・選択回路２１〜２３　、３１　　、　３２　、４１　、４２　、
５１　、５２・・・ＡＮＤゲート回路３３　、４３　、５３・・・ＯＲゲート回路６０・・・
カウンタ更新パルス発生回路特許出願人　日本電気株式
会社代理人　弁理士　井ノロ　壽

Claims

【特許請求の範囲】

診断モードを設定するためのフリップフロップと、初期
設定機能を有し、順序づけて配置した複数個のカウンタ
と、前記複数個より１だけ少ない個数から成立ち、且つ
、前記複数個のカウンタのうちの第２段目以降にそれぞ
れ前段からのキャリイ信号か、あるいは定常キャリイ信
号かを選択して与えるための複数個の選択回路と、前記
複数個のカウンタのためのキャリイ信号を読出すための
読出し回路とを具備し、少なくとも診断時には前記第２
段目以降のカウンタの入力に対して定常キャリイ信号を
選択して与え、且つ、前記読出し回路の出力を外部に取
出しうるように構成したことを特徴としたタイマ回路。