JPH0512370A - 論理回路模擬試験装置 - Google Patents
論理回路模擬試験装置Info
- Publication number
- JPH0512370A JPH0512370A JP3166704A JP16670491A JPH0512370A JP H0512370 A JPH0512370 A JP H0512370A JP 3166704 A JP3166704 A JP 3166704A JP 16670491 A JP16670491 A JP 16670491A JP H0512370 A JPH0512370 A JP H0512370A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- circuit
- level
- basic model
- converted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 物理的な回路レベルで記述された論理回路、
あるいは物理的な回路レベルが混在して記述された論理
回路を、その回路規模が大きくなった場合でも、比較的
簡単に模擬できるようにする。 【構成】 論理回路の物理的な接続関係を記述したネッ
トリストを動作レベルの記述に変換させるとともに、ネ
ットリストから動作レベルに変換された論理回路を基本
モデルにして組み立てられる論理回路を模擬させる。 【効果】 ネットリストで表現された論理回路が動作レ
ベルの記述に変換されて模擬されるとともに、動作レベ
ルに変換された基本モデルからさらに大規模な回路の基
本モデルを組み上げる階層化によって、大規模な論理回
路の模擬を行なわせることができる。
あるいは物理的な回路レベルが混在して記述された論理
回路を、その回路規模が大きくなった場合でも、比較的
簡単に模擬できるようにする。 【構成】 論理回路の物理的な接続関係を記述したネッ
トリストを動作レベルの記述に変換させるとともに、ネ
ットリストから動作レベルに変換された論理回路を基本
モデルにして組み立てられる論理回路を模擬させる。 【効果】 ネットリストで表現された論理回路が動作レ
ベルの記述に変換されて模擬されるとともに、動作レベ
ルに変換された基本モデルからさらに大規模な回路の基
本モデルを組み上げる階層化によって、大規模な論理回
路の模擬を行なわせることができる。
Description
【０００１】本発明は、論理回路模擬試験装置、さらに
は大規模な論理回路システムの検証に適用して有効な技
術に関するものであって、たとえばＬＳＩ（大規模集積
回路）を含む回路の一括シュミレーションに利用して有
効な技術に関するものである。
は大規模な論理回路システムの検証に適用して有効な技
術に関するものであって、たとえばＬＳＩ（大規模集積
回路）を含む回路の一括シュミレーションに利用して有
効な技術に関するものである。
【０００２】
【従来の技術】従来、論理回路等の回路を模擬する試験
装置いわゆるシュミレータとしては、（１）物理的な接
続関係を記述したネットリストによって表現される回路
を模擬するものと、（２）回路の機能を数学的な関数に
置き換えた動作レベルの記述によって表現される回路を
模擬するものとがある。前者（１）は主にアナログ回路
の検証に利用され、後者（２）は論理回路の検証に利用
されている（たとえば、特公昭６１−６６７号公報、日
経ＢＰ社「日経エレクトロニクス １９８９年１０月１
６日号１２９，１３０頁）。
装置いわゆるシュミレータとしては、（１）物理的な接
続関係を記述したネットリストによって表現される回路
を模擬するものと、（２）回路の機能を数学的な関数に
置き換えた動作レベルの記述によって表現される回路を
模擬するものとがある。前者（１）は主にアナログ回路
の検証に利用され、後者（２）は論理回路の検証に利用
されている（たとえば、特公昭６１−６６７号公報、日
経ＢＰ社「日経エレクトロニクス １９８９年１０月１
６日号１２９，１３０頁）。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、前者（１）のもの
は、比較的小規模の回路の検証には有効であるが、その
検証のための模擬が物理的な回路レベルで行なわれるた
め、たとえばＬＳＩなどのように大規模な論理回路の全
体を一括して模擬することは、動作が複雑になりすぎて
実現が困難である。一方、後者（２）のものは、ＬＳＩ
などのように大規模な論理回路の全体を一括して模擬す
ることができるが、その模擬が抽象的な動作レベルでし
か行なわれないため、物理的な回路レベルいわゆるネッ
トリストで記述された回路、あるいは物理的な回路レベ
ルと抽象的な動作レベルが混在して記述された回路には
適用できない。また、動作レベルでの回路記述は専用の
言語によって行なわれるため、回路設計者の負担が大き
くなるという問題もあった。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、前者（１）のもの
は、比較的小規模の回路の検証には有効であるが、その
検証のための模擬が物理的な回路レベルで行なわれるた
め、たとえばＬＳＩなどのように大規模な論理回路の全
体を一括して模擬することは、動作が複雑になりすぎて
実現が困難である。一方、後者（２）のものは、ＬＳＩ
などのように大規模な論理回路の全体を一括して模擬す
ることができるが、その模擬が抽象的な動作レベルでし
か行なわれないため、物理的な回路レベルいわゆるネッ
トリストで記述された回路、あるいは物理的な回路レベ
ルと抽象的な動作レベルが混在して記述された回路には
適用できない。また、動作レベルでの回路記述は専用の
言語によって行なわれるため、回路設計者の負担が大き
くなるという問題もあった。
【０００４】本発明の目的は、物理的な回路レベルで記
述された論理回路、あるいは物理的な回路レベルが混在
して記述された論理回路を、その回路規模が大きくなっ
た場合でも、比較的簡単に模擬できるようにする、とい
う技術を提供することにある。本発明の前記ならびにそ
のほかの目的と特徴は、本明細書の記述および添付図面
からあきらかになるであろう。
述された論理回路、あるいは物理的な回路レベルが混在
して記述された論理回路を、その回路規模が大きくなっ
た場合でも、比較的簡単に模擬できるようにする、とい
う技術を提供することにある。本発明の前記ならびにそ
のほかの目的と特徴は、本明細書の記述および添付図面
からあきらかになるであろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。すなわち、論理回路の物理的な接
続関係を記述したネットリストを動作レベルの記述に変
換させるとともに、ネットリストから動作レベルに変換
された論理回路を基本モデルにして組み立てられる論理
回路を模擬させる、というものである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。すなわち、論理回路の物理的な接
続関係を記述したネットリストを動作レベルの記述に変
換させるとともに、ネットリストから動作レベルに変換
された論理回路を基本モデルにして組み立てられる論理
回路を模擬させる、というものである。
【０００６】
【作用】上述した手段によれば、物理的な結線状態の記
述いわゆるネットリストで表現された論理回路が動作レ
ベルの記述に変換されて模擬されるとともに、動作レベ
ルの記述に変換された論理回路を基本モデル（プリミテ
ィブ）化し、この基本モデルからさらに大規模な回路の
基本モデルを組み上げる階層化によって、大規模な論理
回路の模擬を行なわせることができる。これにより、物
理的な回路レベルで記述された論理回路、あるいは物理
的な回路レベルが混在して記述された論理回路を、その
回路規模が大きくなった場合でも、比較的簡単に模擬で
きるようにする、という目的が達成される。
述いわゆるネットリストで表現された論理回路が動作レ
ベルの記述に変換されて模擬されるとともに、動作レベ
ルの記述に変換された論理回路を基本モデル（プリミテ
ィブ）化し、この基本モデルからさらに大規模な回路の
基本モデルを組み上げる階層化によって、大規模な論理
回路の模擬を行なわせることができる。これにより、物
理的な回路レベルで記述された論理回路、あるいは物理
的な回路レベルが混在して記述された論理回路を、その
回路規模が大きくなった場合でも、比較的簡単に模擬で
きるようにする、という目的が達成される。
【０００７】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。図１は本発明の一実施例による論理回
路模擬試験装置のシステム構成図を示す。同図におい
て、モジュール・レベルの回路結線記述いわゆるネット
リスト１１は、コンバータ２１によって手続型の動作レ
ベル記述１２に変換される。この動作レベル記述１２
は、コンパイラ２２によってオブジェクト・レベルの基
本モデルいわゆるプリミティブ・モデル１３に変換され
る。このプリミティブ・モデル１３は、リンケージ・エ
ディタ（結合編集プログラム）２３によって、シュミレ
ータ・プログラム本体１４およびライブラリ２４にあら
かじめ格納・登録された別のプリミティブ・モデルと連
結される。この連結によってシュミレータ２５が実行可
能なシュミレータ・プログラム（ロード・モジュール）
１５が作成される。このシュミレータ・プログラム１５
によって、シュミレータ２５は、システム・レベルの回
路結線記述１６で表現される論理回路を所定のテストパ
ターン１７によって模擬（シュミレーション）する。
ながら説明する。図１は本発明の一実施例による論理回
路模擬試験装置のシステム構成図を示す。同図におい
て、モジュール・レベルの回路結線記述いわゆるネット
リスト１１は、コンバータ２１によって手続型の動作レ
ベル記述１２に変換される。この動作レベル記述１２
は、コンパイラ２２によってオブジェクト・レベルの基
本モデルいわゆるプリミティブ・モデル１３に変換され
る。このプリミティブ・モデル１３は、リンケージ・エ
ディタ（結合編集プログラム）２３によって、シュミレ
ータ・プログラム本体１４およびライブラリ２４にあら
かじめ格納・登録された別のプリミティブ・モデルと連
結される。この連結によってシュミレータ２５が実行可
能なシュミレータ・プログラム（ロード・モジュール）
１５が作成される。このシュミレータ・プログラム１５
によって、シュミレータ２５は、システム・レベルの回
路結線記述１６で表現される論理回路を所定のテストパ
ターン１７によって模擬（シュミレーション）する。
【０００８】以上のようにして、論理回路の物理的な接
続関係を記述したネットリスト１から動作レベルの記述
１２に変換された論理回路を基本モデルにし、この基本
モデルから組み立てられる論理回路を模擬することが行
なわれる。このとき、ネットリスト１１から動作レベル
の記述１２に変換された論理回路を基本モデルとしてラ
イブラリ２４に登録することにより、このライブラリ２
４に登録した基本モデルを使って上位レベルの論理回路
を表現し、模擬させることができる。
続関係を記述したネットリスト１から動作レベルの記述
１２に変換された論理回路を基本モデルにし、この基本
モデルから組み立てられる論理回路を模擬することが行
なわれる。このとき、ネットリスト１１から動作レベル
の記述１２に変換された論理回路を基本モデルとしてラ
イブラリ２４に登録することにより、このライブラリ２
４に登録した基本モデルを使って上位レベルの論理回路
を表現し、模擬させることができる。
【０００９】さらに、ネットリスト１１から動作レベル
の記述１２に変換された論理回路を基本モデル（プリミ
ティブ）化するとともに、この基本モデルからさらに上
位レベルの基本モデルを階層的に組み上げることによ
り、システムレベルの回路結線記述１６によって表現さ
れる大規模な論理回路も比較的簡単に模擬することがで
きる。以上のようにして、物理的な回路レベルで記述さ
れた論理回路、あるいは物理的な回路レベルが混在して
記述された論理回路を、その回路規模が大きくなった場
合でも比較的簡単に模擬することができる。
の記述１２に変換された論理回路を基本モデル（プリミ
ティブ）化するとともに、この基本モデルからさらに上
位レベルの基本モデルを階層的に組み上げることによ
り、システムレベルの回路結線記述１６によって表現さ
れる大規模な論理回路も比較的簡単に模擬することがで
きる。以上のようにして、物理的な回路レベルで記述さ
れた論理回路、あるいは物理的な回路レベルが混在して
記述された論理回路を、その回路規模が大きくなった場
合でも比較的簡単に模擬することができる。
【００１０】次に、ネットリストから動作レベル記述へ
の変換手順を、ゲートレベルの論理回路を例にとって示
す。 （１）まず、等価回路で使用されているゲートプリミテ
ィブ関数を用意する。 （２）素子中心で記述された回路結線記述すなわちネッ
トリスト中の信号を変数として、素子の接続記述の一行
一行を、プリミティブ関数の起動記述に変換する。 （３）信号変数の変化が起きた時、それより前に記述さ
れているプリミティブ関数にもう一度起動がかかるよう
に、信号変数に変化がなくなるまで各関数への信号の入
力を繰り返すような構造を付加する。 （４）以上の処理を高速化する場合は、変化が生じた信
号変数を入力している関数だけを選択する構造を付加す
る。以上までの変換手順により、内部遅延を考慮に入れ
なくてもよい論理回路のネットリストを動作レベルに変
換することができる。内部遅延を考慮に入れる場合は、
さらに以下の処理手順を付加する。 （５）上記（３）の信号変化を格納するスタックを複数
作成してタイムホイルで管理する。変化は現在時刻から
ディレイ時間だけ遅れたところのスタックに登録する。 この場合、シュミレータ本体からは全ユニット時間で起
動する方式が、またモデル側では次回起動すべき時間を
フイードバックする方式などが採られる。図２は、上述
した記述変換方式で採用される動作レベルの記述構造の
概要を示したものである。
の変換手順を、ゲートレベルの論理回路を例にとって示
す。 （１）まず、等価回路で使用されているゲートプリミテ
ィブ関数を用意する。 （２）素子中心で記述された回路結線記述すなわちネッ
トリスト中の信号を変数として、素子の接続記述の一行
一行を、プリミティブ関数の起動記述に変換する。 （３）信号変数の変化が起きた時、それより前に記述さ
れているプリミティブ関数にもう一度起動がかかるよう
に、信号変数に変化がなくなるまで各関数への信号の入
力を繰り返すような構造を付加する。 （４）以上の処理を高速化する場合は、変化が生じた信
号変数を入力している関数だけを選択する構造を付加す
る。以上までの変換手順により、内部遅延を考慮に入れ
なくてもよい論理回路のネットリストを動作レベルに変
換することができる。内部遅延を考慮に入れる場合は、
さらに以下の処理手順を付加する。 （５）上記（３）の信号変化を格納するスタックを複数
作成してタイムホイルで管理する。変化は現在時刻から
ディレイ時間だけ遅れたところのスタックに登録する。 この場合、シュミレータ本体からは全ユニット時間で起
動する方式が、またモデル側では次回起動すべき時間を
フイードバックする方式などが採られる。図２は、上述
した記述変換方式で採用される動作レベルの記述構造の
概要を示したものである。
【００１１】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。以上の
説明では主として、本発明者によってなされた発明をそ
の背景となった利用分野である論理回路の模擬に適用し
た場合について説明したが、それに限定されるものでは
なく、たとえばアナログ要素を含むシステムの模擬にも
適用できる。
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。以上の
説明では主として、本発明者によってなされた発明をそ
の背景となった利用分野である論理回路の模擬に適用し
た場合について説明したが、それに限定されるものでは
なく、たとえばアナログ要素を含むシステムの模擬にも
適用できる。
【００１２】
【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。すなわち、物理的な回路レベルで記述された論理
回路、あるいは物理的な回路レベルが混在して記述され
た論理回路を、その回路規模が大きくなった場合でも比
較的簡単に模擬することができる、という効果が得られ
る。
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。すなわち、物理的な回路レベルで記述された論理
回路、あるいは物理的な回路レベルが混在して記述され
た論理回路を、その回路規模が大きくなった場合でも比
較的簡単に模擬することができる、という効果が得られ
る。
【図１】本発明による論理回路模擬装置のシステム構成
を示す概略図
を示す概略図
【図２】ネットリストからの変換に適した動作レベルの
記述構造例を示す図
記述構造例を示す図
１１ ネットリスト
１２ 動作レベル記述
１３ 基本モデル（プリミティブ・モデル）
１４ シュミレータ・プログラム本体
１５ シュミレータ・プログラム（ロード・モジュー
ル） １６ システム・レベルの回路結線記述 １７ テストパターン ２１ コンバータ（ネットリスト／動作レベル） ２２ コンパイラ ２３ リンケージ・エディタ ２４ ライブラリ ２５ シュミレータ
ル） １６ システム・レベルの回路結線記述 １７ テストパターン ２１ コンバータ（ネットリスト／動作レベル） ２２ コンパイラ ２３ リンケージ・エディタ ２４ ライブラリ ２５ シュミレータ
Claims (4)
- 【請求項１】 論理回路の物理的な接続関係を記述した
ネットリストを動作レベルの記述に変換するコンバータ
と、このコンバータによって動作レベルの記述に変換さ
れた論理回路を模擬するシュミレータとを有する論理回
路模擬装置。 - 【請求項２】 論理回路の物理的な接続関係を記述した
ネットリストを動作レベルの記述に変換するコンバータ
と、このコンバータによって動作レベルの記述に変換さ
れた論理回路を基本モデルにして組み立てられる上位レ
ベルの論理回路を模擬するシュミレータとを有する請求
項１に記載の論理回路模擬試験装置。 - 【請求項３】 コンバータによってネットリストから動
作レベルの記述に変換された論理回路を基本モデルとし
て登録するライブラリを有し、このライブラリに登録し
た基本モデルを使って上位レベルの論理回路を表現させ
ることを特徴とする請求項１または２に記載の論理回路
模擬試験装置。 - 【請求項４】 コンバータによってネットリストから動
作レベルの記述に変換された論理回路を基本モデル化す
るとともに、この基本モデルからさらに上位レベルの基
本モデルを階層的に組み上げることを特徴とする請求項
１から３までのいずれかに記載の論理回路模擬試験装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166704A JPH0512370A (ja) | 1991-07-08 | 1991-07-08 | 論理回路模擬試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166704A JPH0512370A (ja) | 1991-07-08 | 1991-07-08 | 論理回路模擬試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512370A true JPH0512370A (ja) | 1993-01-22 |
Family
ID=15836215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3166704A Pending JPH0512370A (ja) | 1991-07-08 | 1991-07-08 | 論理回路模擬試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512370A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7686113B2 (en) | 2004-08-24 | 2010-03-30 | Yanmar Co., Ltd. | Bonnet and method of manufacturing the same |
| US9469188B2 (en) | 2013-11-13 | 2016-10-18 | Komatsu Ltd. | Work vehicle |
-
1991
- 1991-07-08 JP JP3166704A patent/JPH0512370A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7686113B2 (en) | 2004-08-24 | 2010-03-30 | Yanmar Co., Ltd. | Bonnet and method of manufacturing the same |
| US9469188B2 (en) | 2013-11-13 | 2016-10-18 | Komatsu Ltd. | Work vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8468475B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
| JP2000082094A (ja) | 半導体集積回路設計検証システム | |
| JPH05256901A (ja) | 回路の論理機能の判定方法 | |
| US11023635B1 (en) | Sequence of frames generated by emulation and waveform reconstruction using the sequence of frames | |
| US7672827B1 (en) | Method and system for simulation of analog/digital interfaces with analog tri-state ioputs | |
| US8065641B2 (en) | Automatically creating manufacturing test rules pertaining to an electronic component | |
| JPH0512370A (ja) | 論理回路模擬試験装置 | |
| Sherwood | A MOS modelling technique for 4-state true-value hierarchical logic simulation or Karnough knowledge | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| Salewski et al. | Hardware platform design decisions in embedded systems: a systematic teaching approach | |
| JP3049157B2 (ja) | シミュレーションモデル生成装置及び論理シミュレーション装置 | |
| JPH07110826A (ja) | ミックスモードシミュレーション方法 | |
| JP3144617B2 (ja) | 論理回路の検証方法 | |
| US20210240897A1 (en) | System and method for capturing hardware emulation data | |
| Erhard et al. | First steps towards a reconfigurable asynchronous system | |
| JPH0916649A (ja) | 論理回路のハザードシミュレーション装置 | |
| CN117436375A (zh) | 使用多周期路径特性的波形捕获 | |
| JP2638293B2 (ja) | 論理回路のｌｓｉ・マスクレイアウト方法 | |
| JPH09198417A (ja) | 論理シミュレータ | |
| JPH09251483A (ja) | セルライブラリ作成方法 | |
| JP3032874B2 (ja) | 等価回路作成方法および論理シミュレーション方法 | |
| JPS63237161A (ja) | 論理シミユレ−シヨン方法 | |
| JPH03184175A (ja) | 複合トランスファースイッチのシミュレーション方式 | |
| Palagin et al. | Features of Digital Devices Design of Modern PLD of the Xilinx Incorporation | |
| JP2004362192A (ja) | 回路動作シミュレーションシステム及び方法、並びに、それに用いるライブラリ |