JP3592854B2 - マルチビーム画像形成装置 - Google Patents
マルチビーム画像形成装置 Download PDFInfo
- Publication number
- JP3592854B2 JP3592854B2 JP26310196A JP26310196A JP3592854B2 JP 3592854 B2 JP3592854 B2 JP 3592854B2 JP 26310196 A JP26310196 A JP 26310196A JP 26310196 A JP26310196 A JP 26310196A JP 3592854 B2 JP3592854 B2 JP 3592854B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization detection
- signal
- detection signal
- line memory
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
- Fax Reproducing Arrangements (AREA)
Description
【発明の属する技術分野】
本発明は、複数のビームを用いて画像を略同時に書き込むマルチビーム画像形成装置に関する。
【0002】
【従来の技術】
一般に、複写機やプリンタにおいて高速化しようとすると、ビデオクロックの周波数が高速になり、入手可能なICやLD(レーザダイオード)ドライバがないので、例えば特開平4−20066号公報に示すように複数の書き込みビームの各々に異なる画像を割り当てて光変調を行う方法が提案されている。この方法によれば、n個のLDを用いて同時にnラインを書き込む場合にはビデオクロックの周波数を1/nにすることができる。
【0003】
また、2つのLDを用いたマルチビーム画像形成装置では、第1のビームにより検出された本物の同期検知信号から第2ビーム用のダミーの同期検知信号を生成し、2つのラインメモリの各ライトイネーブル信号を本物とダミーの同期検知信号でトグルして選択することにより2つのラインメモリに画像データを書き込む。
【0004】
【発明が解決しようとする課題】
ところで、複写機やプリンタでは一般に画素密度を切り替えるので、ビデオクロック周波数は低速から高速までの広い範囲をカバーする必要がある。しかしながら、広い範囲のビデオクロック周波数をカバーしようとすると、ラインメモリのリードがライトを追い越してしまい、この場合にはラインメモリに未だ記憶されている前のラインをリードして画像書き込みを行うので不良画像が発生するという問題点がある。
【0005】
本発明は上記従来の問題点に鑑み、広い範囲のビデオクロック周波数をカバーする場合にもラインメモリのライトとリードを正しい順番で行うことができ、ひいては不良画像が発生することを防止することができるマルチビーム画像形成装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明は上記目的を達成するために、主走査方向にずれて配置され、各画像データに応じて変調されたビームの出射を各配置位置に応じて開始するn個の発光素子と、前記n個の発光素子に対する画像データをそれぞれ記憶する少なくともn個のラインメモリと、前記n個の発光素子が出射する各ビームを受光して同期検知信号を出力する1つの同期検知素子と、前記n個の発光素子の第1の発光素子が出射して前記同期検知素子により検知された第1ビームの同期検知信号に基づいて他の発光素子用のn−1個のダミー同期検知信号を生成する手段と、前記第1ビームの同期検知信号に基づいて第1ビーム用のラインメモリをライトイネーブルに設定し、前記第1ビームの同期検知信号と前記n−1個のダミー同期検知信号に基づいて前記n個のラインメモリのライトをトグル制御すると共に、前記同期検知素子により検知されたn個の同期検知信号に基づいて前記n個のラインメモリのライト及びリードをトグル制御する制御手段とを備えたマルチビーム画像形成装置において、前記制御手段が、前記ラインメモリをライトリセットに設定する時点からライトイネーブルに設定する時点までの時間と、リードリセットに設定する時点からリードイネーブルに設定する時点までの時間を可変にすることを特徴とする。
【0009】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。図1は本発明に係るマルチビーム画像形成装置の一実施形態を示す構成図、図2は図1の2つのレーザダイオードの配置位置を示す説明図、図3は図1のマルチビーム画像形成装置における2つのレーザビームの副走査方向の走査位置を示す説明図、図4は図1のマルチビーム画像形成装置における2つのレーザビームの主走査方向の走査位置を示す説明図、図5は図1のマルチビーム画像形成装置の同期検知回路を示す回路図、図6は図5の同期検知回路により検知される同期検知信号を示す説明図、図7は図1のマルチビーム画像形成装置の概略構成を示すブロック図、図8は図7のASICの構成を詳細に示すブロック図、図9は同期検知信号分離回路を示すブロック図、図10は図8のASICの主要信号を示すタイミングチャート、図11は図8のダミー同期検知信号発生回路を詳細に示すブロック図、図12は図8のLCLR信号発生回路を示すブロック図、図13はLCLR信号を示す説明図、図14は図8のASIC内のリードイネーブル信号発生回路を示すブロック図、図15は図8のASICの主要部を詳細に示すブロック図、図16は図15の位相同期回路の一例を詳細に示すブロック図、図17は図16の位相同期回路の主要信号を示すタイミングチャート、図18はリードイネーブル信号遅延回路を示すブロック図、図19は図18のリードイネーブル信号遅延回路の主要信号を示すタイミングチャートである。
【0010】
図1〜図4において、LD制御板1上にはLDユニット2が実装され、LDユニット2には一例として2個のLD1、LD2が実装されている。なお、LDの数が3個以上であっても基本的な考え方は同一である。LD1、LD2から出射された各レーザビームは、共通のコリメートレンズ3により平行化され、次いでビームコンプレッサ4によりビームの副走査方向のみがポリゴンスキャナ5の反射面上に集光される。ポリゴンスキャナ5は矢印で示す主走査方向に回転し、これによりレーザビームが主走査方向に等角速度で偏向される。このビームはfθレンズ6により等速度偏向に補正された後、感光体7上に照射されると共に同期検知素子8により検出される。感光体7は副走査方向に回転している。
【0011】
LDユニット2上の2個のLD1、LD2は、図2に示すように主走査方向については距離aだけ離れ、副走査方向については距離bだけ離れて配置されている。そして、LD1、LD2から出射されて図3に示すようにポリゴンスキャナ5により反射される2つのビームは、ビームコンプレッサ4がビームの副走査方向のみを集光するので副走査方向に距離Cだけ離れ、また、距離Cは距離bより非常に小さい値となる。
【0012】
更に、LD1、LD2から出射された2つのビームは図4に示すように、LD1、LD2の主走査方向の距離aの分だけずれて同期検知素子8により受光される。同期検知素子8は図5に示すように一例としてフォトダイオード(PD)9を有し、PD9がビームを受光すると電流Iが流れ、V1(=I・R)が基準電圧Vref を越えるとコンパレータ10が正のパルスの同期検知信号DETPを出力する。この場合、図6に示すように1周期においてLD1の第1ビームを検出した時の同期検知信号DETP1と、LD2の第2ビームを検出した時の同期検知信号DETP2が生成され、また、同期検知信号DETP1より同期検知信号DETP2が遅れる。
【0013】
図7に示すAS(特定用途向け)IC14は本発明のマルチビーム画像形成装置を構成している。図7においては書き込み速度は読み取り速度の1/2であり、CCD11は原稿画像を読み取って画像信号をIPU(画像処理ゲートアレイ)12に出力する。IPU12はCCD11からの画像信号に基づいて画像データSDATAとクロック信号SCLKをGAVD(ビデオ処理ゲートアレー)13に出力する。
【0014】
GAVD13はIPU12からの上記信号に基づいて、また、FIFOメモリ「1」16、「2」17を用いて画像データVDATA及びクロック信号VCLKをASIC14に出力する。ここで、FIFOメモリ16、17は、読み取り時と書き込み時では画素周波数が異なるのでそのタイミング調整を行う。
【0015】
ここで、本実施形態では、第1ビームの本物の同期検知信号(以下、本物同期検知信号)DETP1と、本物同期検知信号DETP1に基づいて生成された第1ビームのダミーの同期検知信号(以下、ダミー同期検知信号)DETP1’と、第2ビームの同期検知信号DETP2が用いられている。
【0016】
ASIC14はGAVD13からの上記信号に基づいて、また、第1ビーム用FIFOメモリ「3」181、「4」182と第2ビーム用FIFOメモリ「5」183、「6」184を用いて画像データVDATA及びクロック信号VCLKの1/2の速度のLD1用の画像データVDATA1及びクロック信号VCLK1を生成して第1LD制御部15aに出力すると共に、LD2用の画像データVDATA2及びクロック信号VCLK2を生成して第2LD制御部15bに出力する。FIFOメモリ「3」〜「6」181〜184は後述するようにGAVD13からの1ビームデータVDATAを2ビームデータVDATA1、VDATA2に変換するために用いられる。
【0017】
ASIC14は図8に詳しく示すように、FIFOメモリ181〜184のライト、リード処理部/1ビーム→2ビーム変換部21と、ダミー同期信号発生部/LCLR発生部22と、位相同期回路23とクロック分周部24を有する。ASIC14では先ず、図9に示すようなD−FF111、112、JK−FF113及びゲート114、115により、図10に示すようにLD1の第1ビームを検出した時の同期検知信号DETP1と、LD2の第2ビームを検出した時の同期検知信号DETP2が分離される。
【0018】
図9において、入力信号XDPINは同期検知素子8により検出された本物の信号DEPT(=DETP1+DETP2)であり、JK−FF113の出力信号Qは始めはLであるのでゲート114から同期検知信号DETP1が出力される。次いで、同期検知信号DETP1の立ち上がりでJK−FF113の出力信号QがH、出力信号/QがLになり、ゲート115から同期検知信号DETP2が出力される。また、同期検知信号DETP1がディレイされたXLSYNC信号によりJK−FF113がリセットされて出力信号QがLになり、したがって、次のラインの同期検知信号DETP1、DETP2が分離される。
【0019】
ダミー同期信号発生部/LCLR信号発生部22では、図11に示すようにカウンタ31により画素クロックVCLKをカウントし、次いでコンパレータ32によりカウンタ31のカウント値と、本物同期検知信号DETP1の1周期の1/2に対応する設定値を比較する。そして、ワンショット発生回路33によりコンパレータ32の比較結果が一致した時に所定パルス幅のダミー同期検知信号DEPT1’を発生し、次いでORゲート34により図10に示すようにダミー同期検知信号DEPT1’と本物同期検知信号DETP1の論理和信号DETP1Aを出力する。
【0020】
次いで図12に示すように、Dフリップフロップ35、36、37、インバータ38及びANDゲート39により、図10、図13に示すように信号DETP1Aがハイとなる期間中に2画素クロック期間だけハイとなる信号LCLRを発生する。
【0021】
図14はASIC14におけるリードイネーブル信号REの発生回路を示している。カウンタ101、102はそれぞれ本物同期検知信号/DETP1と第2ビーム同期検知信号/DETP2によりクリアされて画素クロックVCLK1、VCLK2をカウントする。コンパレータ103、104はそれぞれカウンタ101、102の各カウント値と、LD1、LD2の主走査方向の距離aの分に対応した各設定値を比較し、一致した時に第1ビーム用FIFOメモリ(181、182)、第2ビーム用FIFOメモリ(183、184)のリードイネーブル信号XRE1、XRE2を出力する。
【0022】
図15はFIFOメモリ181〜184のライト、リード処理部/1ビーム→2ビーム変換部21と、位相同期回路23とクロック分周部24を詳細に示している。位相同期回路23は2系統の位相同期回路23a、23bを有し、クロック分周部24も同様に2系統の分周回路24a、24bを有する。位相同期回路23a、23bは画素クロックVCLKをそれぞれ同期検知信号DETP1、DETP2により位相同期をとった画素クロックVCLKA、VCLKBを出力する。分周回路24a、24bは画素クロックVCLKを1/2に分周し、それぞれ第1ビーム用FIFOメモリ(181、182)、第2ビーム用FIFOメモリ(183、184)のライトクロックRCLKとして、また、第1ビーム用LD制御部15aのクロックVCLK1、第2ビーム用LD制御部15bのクロックVCLK2として出力する。
【0023】
ここで、位相同期回路23a、23bは例えば図16、図17に示すように、入力クロックVCLKを1/8周期づつずらして8種類のクロック信号を生成し、同期検知信号DETP1、2に最も位相が近いクロック信号を選択することにより、画素クロックVCLKA、VCLKBを出力することができる。この例では位相同期精度は1/8ドットとなる。
【0024】
図15、図10に戻り、FIFOメモリ181〜184には共通に、GAVD13からの画像データVDATAがライトデータWDATAとして、クロックVCLKがライトクロックWCKとして印加され、また、LCLR信号がライトリセット信号XWRESとして印加される。
【0025】
そして、JK−FF25はFIFOメモリ181〜184のライトイネーブル信号XWEをトグルするためのものであり、副走査画像領域有効信号FGATEと本物同期検知信号DEPT1の論理積信号(図示ANDゲート124)によりリセットされ、LCLR信号により出力信号Q、/Qがトグルする。出力信号Qはディレイ部125により遅延され、次いでゲート128、129を介してそれぞれFIFOメモリ181、182のライトイネーブル端子XWEに印加され、また、出力信号/Qはディレイ部126により遅延され、次いでゲート130、131を介してそれぞれFIFOメモリ183、184のライトイネーブル端子XWEに印加される。したがって、副走査画像領域が始まった最初の本物同期検知信号DEPT1によりJK−FF25がリセットされるので、ゲート128、129の入力信号がLになる。この場合、ディレイ部125、125の遅延時間はビデオクロック周波数に応じて設定される。
【0026】
また、JK−FF121はFIFOメモリ181〜184のライトイネーブル信号XWEとリードイネーブル信号XREを本物の同期検知信号XDETP(=DETP1+DETP2)によりトグルするためのものであり、副走査画像領域が始まるとリセットされる。その出力信号/Qはゲート128、130を介してそれぞれFIFOメモリ181、183のライトイネーブル端子XWEに印加されると共に、インバータ127により反転されてゲート129、131を介してそれぞれFIFOメモリ182、184のライトイネーブル端子XWEに印加される。
【0027】
副走査画像領域が始まった最初の同期検知信号XDETPによりJK−FF121がリセットされると、FIFOメモリ181のライトイネーブル信号XWEのみがアクティブになる。次のLCLR信号(ダミー同期検知信号DEPT1’)により、JK−FF25の出力Q、/Qが反転してその出力信号/QがLになると、FIFOメモリ183のライトイネーブル信号XWEのみがアクティブになる。
【0028】
次の同期検知信号XDETPによりJK−FF121がトグルされると、その出力信号/QがLからHになり、FIFOメモリ182、184のライトイネーブル信号XWEがイネーブルになると共にFIFOメモリ181、183のライトイネーブル信号XWEがディスエーブルになる。この場合、次の同期検知信号XDETPがJK−FF121に入力するということは、LCLR信号がHになることになるので、JK−FF25がトグルしてその出力信号/QがHになり、したがって、FIFOメモリ182のライトイネーブル信号XWEのみがアクティブになる。次のLCLR信号(ダミー同期検知信号DEPT1’)により、JK−FF25の出力Q、/Qが反転してその出力信号/QがLになると、FIFOメモリ184のライトイネーブル信号XWEのみがアクティブになる。
【0029】
次に、リードについて説明する。JK−FF121の出力信号/Qはインバータ123により反転され、次いでゲート134、136に印加されると共にインバータ132、133を介してそれぞれゲート135、137に印加される。また、ゲート134、135にはリードイネーブル信号XRE1が印加され、ゲート136、137にはリードイネーブル信号XRE2が印加される。そして、ゲート134〜137の出力信号がそれぞれFIFOメモリ181〜184のリードイネーブル信号XREとして印加される。また、FIFOメモリ181、182は共通に同期検知信号DEPT1によりリードリセットされ、FIFOメモリ183、184は共通に同期検知信号DEPT2によりリードリセットされる(図示XRRES)。
【0030】
副走査画像領域有効信号FGATEがアクティブになった後、最初の同期検知信号XDEPTが入力すると、JK−FF121の出力信号/QがLになり、FIFOメモリ183、184のリードイネーブル信号XREがLになる。次の同期検知信号XDEPTが入力すると、JK−FF121の出力信号/QがHになり、FIFOメモリ181、183のリードイネーブル信号XREがLになる。したがって、同期検知信号LCLR(本物同期検知信号DEPT+ダミー同期検知信号DEPT’)を用いてFIFOメモリ181〜184のライトをトグルし、本物の同期検知信号XDEPT(=DETP1+DETP2)を用いてFIFOメモリ181〜184のライトとリードをトグルすることができる。
【0031】
また、リードイネーブル信号XREは図18、図19に示すように、ビデオクロック周波数に応じてディレイ部141、142の各遅延時間T1、T2を可変にし、リードリセット信号XRRES信号をディレイ部141により時間T1だけ遅延してFF143をセットし、ディレイ部142により時間T2(>T1)だけ遅延してFF143をリセットすることにより、広い範囲のビデオクロック周波数をカバーする場合にもラインメモリのライトとリードを正しい順番で行うことができる。
【0032】
【発明の効果】
以上説明したように本発明によれば、ラインメモリをライトリセットに設定する時点からライトイネーブルに設定する時点までの時間と、リードリセットに設定する時点からリードイネーブルに設定する時点までの時間を可変にするので、広い範囲のビデオクロック周波数をカバーする場合にもラインメモリのライトとリードを正しい順番で行うことができる。
【図面の簡単な説明】
【図1】本発明に係るマルチビーム画像形成装置の一実施形態を示す構成図である。
【図2】図1の2つのレーザダイオードの配置位置を示す説明図である。
【図3】図1のマルチビーム画像形成装置における2つのレーザビームの副走査方向の走査位置を示す説明図である。
【図4】図1のマルチビーム画像形成装置における2つのレーザビームの主走査方向の走査位置を示す説明図である。
【図5】図1のマルチビーム画像形成装置の同期検知回路を示す回路図である。
【図6】図5の同期検知回路により検知される同期検知信号を示す説明図である。
【図7】図1のマルチビーム画像形成装置の概略構成を示すブロック図である。
【図8】図7のASICの構成を詳細に示すブロック図である。
【図9】同期検知信号分離回路を示すブロック図である。
【図10】図8のASICの主要信号を示すタイミングチャートである。
【図11】図8のダミー同期検知信号発生回路を詳細に示すブロック図である。
【図12】図8のLCLR信号発生回路を示すブロック図である。
【図13】LCLR信号を示す説明図である。
【図14】図8のASIC内のリードイネーブル信号発生回路を示すブロック図である。
【図15】図8のASICの主要部を詳細に示すブロック図である。
【図16】図15の位相同期回路の一例を詳細に示すブロック図である。
【図17】図16の位相同期回路の主要信号を示すタイミングチャートである。
【図18】リードイネーブル信号遅延回路を示すブロック図である。
【図19】図18のリードイネーブル信号遅延回路の主要信号を示すタイミングチャートである。
【符号の説明】
21 ライト、リード処理部/1ビーム→2ビーム変換部
22 ダミー同期信号発生部/LCLR発生部
25,121 JK−FF
181〜184 FIFOメモリ
Claims (1)
- 主走査方向にずれて配置され、各画像データに応じて変調されたビームの出射を各配置位置に応じて開始するn個の発光素子と、
前記n個の発光素子に対する画像データをそれぞれ記憶する少なくともn個のラインメモリと、
前記n個の発光素子が出射する各ビームを受光して同期検知信号を出力する1つの同期検知素子と、
前記n個の発光素子の第1の発光素子が出射して前記同期検知素子により検知された第1ビームの同期検知信号に基づいて他の発光素子用のn−1個のダミー同期検知信号を生成する手段と、
前記第1ビームの同期検知信号に基づいて第1ビーム用のラインメモリをライトイネーブルに設定し、前記第1ビームの同期検知信号と前記n−1個のダミー同期検知信号に基づいて前記n個のラインメモリのライトをトグル制御すると共に、前記同期検知素子により検知されたn個の同期検知信号に基づいて前記n個のラインメモリのライト及びリードをトグル制御する制御手段と、
を備えたマルチビーム画像形成装置において、
前記制御手段は、前記ラインメモリをライトリセットに設定する時点からライトイネーブルに設定する時点までの時間と、リードリセットに設定する時点からリードイネーブルに設定する時点までの時間を可変にすることを特徴とするマルチビーム画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26310196A JP3592854B2 (ja) | 1996-10-03 | 1996-10-03 | マルチビーム画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26310196A JP3592854B2 (ja) | 1996-10-03 | 1996-10-03 | マルチビーム画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10104538A JPH10104538A (ja) | 1998-04-24 |
JP3592854B2 true JP3592854B2 (ja) | 2004-11-24 |
Family
ID=17384845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26310196A Expired - Fee Related JP3592854B2 (ja) | 1996-10-03 | 1996-10-03 | マルチビーム画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3592854B2 (ja) |
-
1996
- 1996-10-03 JP JP26310196A patent/JP3592854B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10104538A (ja) | 1998-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5294944A (en) | Color image forming apparatus having means for properly superimposing image colors on each other | |
US4962431A (en) | Synchronizing signal generating system for laser scanner | |
JP2002055292A (ja) | 光ビーム走査装置 | |
JP2002267963A (ja) | 画像形成装置 | |
JP3592854B2 (ja) | マルチビーム画像形成装置 | |
US5877885A (en) | Scanning apparatus having a cascade scanning optical system | |
US6879334B2 (en) | Image forming apparatus capable of controlling write start position of each beam | |
US20170242364A1 (en) | Optical writing device and image forming apparatus incorporating same | |
JP3531775B2 (ja) | マルチビーム画像形成装置 | |
JPH1110949A (ja) | マルチビーム画像形成装置 | |
JP3500271B2 (ja) | マルチビーム画像形成装置 | |
JPH10232357A (ja) | 光走査装置 | |
JP3500263B2 (ja) | マルチビーム画像形成装置 | |
JP3500243B2 (ja) | 画像形成装置 | |
JPH05344292A (ja) | 光走査装置 | |
JP2000118038A (ja) | 画像形成装置 | |
JP2002139690A (ja) | 光ビーム走査装置および画像形成装置 | |
JPH09284499A (ja) | 画像形成装置 | |
JP3535644B2 (ja) | 画像形成装置 | |
JP2001296489A (ja) | 光走査装置 | |
JP2003034051A (ja) | 画素クロック生成装置、光書き込み装置および画像形成装置 | |
JP2670069B2 (ja) | 画像形成装置 | |
JP2000289251A (ja) | 画像形成装置 | |
JP2000094740A (ja) | 画像形成装置 | |
JPH11215332A (ja) | データ処理装置及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20040330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040826 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |