JP3535644B2 - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JP3535644B2 JP3535644B2 JP35043895A JP35043895A JP3535644B2 JP 3535644 B2 JP3535644 B2 JP 3535644B2 JP 35043895 A JP35043895 A JP 35043895A JP 35043895 A JP35043895 A JP 35043895A JP 3535644 B2 JP3535644 B2 JP 3535644B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- main scanning
- scanning direction
- clock
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/47—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using the combination of scanning and modulation of light
- B41J2/471—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using the combination of scanning and modulation of light using dot sequential main scanning by means of a light deflector, e.g. a rotating polygonal mirror
- B41J2/473—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using the combination of scanning and modulation of light using dot sequential main scanning by means of a light deflector, e.g. a rotating polygonal mirror using multiple light beams, wavelengths or colours
Landscapes
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、レーザビームを用
いて感光体に潜像を形成するディジタル複写機やプリン
タ等の画像形成装置に関する。
いて感光体に潜像を形成するディジタル複写機やプリン
タ等の画像形成装置に関する。
【０００２】
【従来の技術】ディジタル画像信号に応じてレーザビー
ムを駆動して感光体に照射させることによりディジタル
画像を形成するレーザプリンタや、これを利用したディ
ジタル複写機等の画像形成装置が知られている。このよ
うな画像形成装置では、画像のジッタや揺らぎを抑えて
画像品質を良好に維持するためには、ビームの主走査方
向の書き出し位置（走査開始位置）が一定位置になるよ
うに制御することが重要であり、例えば特開平５−６０
７８号公報にそのための制御方法が開示されている。
ムを駆動して感光体に照射させることによりディジタル
画像を形成するレーザプリンタや、これを利用したディ
ジタル複写機等の画像形成装置が知られている。このよ
うな画像形成装置では、画像のジッタや揺らぎを抑えて
画像品質を良好に維持するためには、ビームの主走査方
向の書き出し位置（走査開始位置）が一定位置になるよ
うに制御することが重要であり、例えば特開平５−６０
７８号公報にそのための制御方法が開示されている。
【０００３】一方、このような装置では、従来より、１
本のレーザビームをポリゴンミラーで走査して感光体に
照射させる機構となっていることから、その動作を高速
化するためには、ポリゴンミラーの回転速度を高速化す
る必要があるとともに、ビデオクロックの周波数を大き
くする必要がある。しかし、ビデオクロック周波数が過
度に高くなると、レーザビームを発生するためのレーザ
ダイオードの変調が困難になるという問題がある。
本のレーザビームをポリゴンミラーで走査して感光体に
照射させる機構となっていることから、その動作を高速
化するためには、ポリゴンミラーの回転速度を高速化す
る必要があるとともに、ビデオクロックの周波数を大き
くする必要がある。しかし、ビデオクロック周波数が過
度に高くなると、レーザビームを発生するためのレーザ
ダイオードの変調が困難になるという問題がある。
【０００４】そこで、例えば特開平４−１０５４６０号
公報に開示されているように、複数のレーザビームを用
い、これらをそれぞれの同期検知信号により位相合わせ
したクロックによって同時駆動する方法が考えられてい
る。この方法では、例えばｎ本のビームを用いると、ビ
デオクロック周波数は１／ｎになってビデオクロック周
波数を小さくすることができ、逆に同一周波数ならばｎ
倍の高速化が可能となる。
公報に開示されているように、複数のレーザビームを用
い、これらをそれぞれの同期検知信号により位相合わせ
したクロックによって同時駆動する方法が考えられてい
る。この方法では、例えばｎ本のビームを用いると、ビ
デオクロック周波数は１／ｎになってビデオクロック周
波数を小さくすることができ、逆に同一周波数ならばｎ
倍の高速化が可能となる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような複数ビームによる方法では、一般に、各ビームの
主走査開始位置を合わせることが困難である。例えば、
１つのビームについては１つの同期検知素子によって画
像書き出し位置の決定とクロックの位相同期合わせとを
行う一方、他のビームについては、これと１つ目のビー
ムとの主走査方向の距離に等しい距離を１つ目の同期検
知素子から主走査方向に隔てて配置された他の同期検知
素子によって画像書き出し位置の決定とクロックの位相
同期合わせとを行って、各ビームの主走査開始位置を合
わせるようにした方式も考えられている。しかし、この
場合には、同期検知素子の取り付け誤差等により、画像
書き出し位置がずれてしまうという問題があった。
ような複数ビームによる方法では、一般に、各ビームの
主走査開始位置を合わせることが困難である。例えば、
１つのビームについては１つの同期検知素子によって画
像書き出し位置の決定とクロックの位相同期合わせとを
行う一方、他のビームについては、これと１つ目のビー
ムとの主走査方向の距離に等しい距離を１つ目の同期検
知素子から主走査方向に隔てて配置された他の同期検知
素子によって画像書き出し位置の決定とクロックの位相
同期合わせとを行って、各ビームの主走査開始位置を合
わせるようにした方式も考えられている。しかし、この
場合には、同期検知素子の取り付け誤差等により、画像
書き出し位置がずれてしまうという問題があった。
【０００６】そこで、本発明の目的は、複数のレーザビ
ームを用いて画像書込みを行う際の各ビーム間の画像書
き出し位置のずれをなくすことができる画像形成装置を
提供することにある。
ームを用いて画像書込みを行う際の各ビーム間の画像書
き出し位置のずれをなくすことができる画像形成装置を
提供することにある。
【０００７】
【課題を解決するための手段】請求項１記載の画像形成
装置は、主走査方向に所定距離を隔て、かつ、副走査方
向に一定距離を隔てて感光体に入射する第１のレーザビ
ームと第２のレーザビームを用いて主走査方向の２本の
ラインの画像データを並行して記録するようにした画像
形成装置であって、第１のビームに対応して、前記感光
体の主走査開始側に隣接して設けられた第１の同期検知
素子と、第２のビームに対応して、前記感光体の主走査
開始側に隣接し、かつ、第１の同期検知素子と一定距離
を隔てて副走査方向に並んで配置された第４の同期検知
素子と、第２のビームに対応して、主走査方向における
の第１のビームと第２のビームとの距離に等しい距離を
第４の同期検知素子から主走査方向に隔てて配置された
第２の同期検知素子と、第２のビームに対応して、主走
査方向における第１のビームと第２のビームとの距離の
整数倍に等しい距離を第４の同期検知素子から主走査方
向に隔てて配置された第３の同期検知素子と、第１の同
期検知素子を用いて、第１のビームによる画像書き出し
位置を決定する第１の書き出し位置決定手段と、第２、
第３および第４の同期検知素子を用いて、第２のビーム
による画像書き出し位置を決定する第２の書き出し位置
決定手段とを備えて前記目的を達成する。
装置は、主走査方向に所定距離を隔て、かつ、副走査方
向に一定距離を隔てて感光体に入射する第１のレーザビ
ームと第２のレーザビームを用いて主走査方向の２本の
ラインの画像データを並行して記録するようにした画像
形成装置であって、第１のビームに対応して、前記感光
体の主走査開始側に隣接して設けられた第１の同期検知
素子と、第２のビームに対応して、前記感光体の主走査
開始側に隣接し、かつ、第１の同期検知素子と一定距離
を隔てて副走査方向に並んで配置された第４の同期検知
素子と、第２のビームに対応して、主走査方向における
の第１のビームと第２のビームとの距離に等しい距離を
第４の同期検知素子から主走査方向に隔てて配置された
第２の同期検知素子と、第２のビームに対応して、主走
査方向における第１のビームと第２のビームとの距離の
整数倍に等しい距離を第４の同期検知素子から主走査方
向に隔てて配置された第３の同期検知素子と、第１の同
期検知素子を用いて、第１のビームによる画像書き出し
位置を決定する第１の書き出し位置決定手段と、第２、
第３および第４の同期検知素子を用いて、第２のビーム
による画像書き出し位置を決定する第２の書き出し位置
決定手段とを備えて前記目的を達成する。
【０００８】この画像形成装置では、第１のビームによ
る画像書き出し位置の決定は前記第１の同期検知素子を
用いて行われ、第２のビームによる画像書き出し位置の
決定は前記第２、第３および第４の同期検知素子を用い
て行われる。
る画像書き出し位置の決定は前記第１の同期検知素子を
用いて行われ、第２のビームによる画像書き出し位置の
決定は前記第２、第３および第４の同期検知素子を用い
て行われる。
【０００９】請求項２記載の画像形成装置は、請求項１
記載の画像形成装置において、第１の同期検知素子を用
いて、第１のビームを駆動するためのクロックの位相同
期をとる第１の位相同期手段と、第２の同期検知素子ま
たは第３の同期検知素子のいずれか一方を選択する選択
手段と、この選択手段により選択された同期検知素子を
用いて、第２のビームを駆動するためのクロックの位相
同期をとる第２の位相同期手段とを備えている。
記載の画像形成装置において、第１の同期検知素子を用
いて、第１のビームを駆動するためのクロックの位相同
期をとる第１の位相同期手段と、第２の同期検知素子ま
たは第３の同期検知素子のいずれか一方を選択する選択
手段と、この選択手段により選択された同期検知素子を
用いて、第２のビームを駆動するためのクロックの位相
同期をとる第２の位相同期手段とを備えている。
【００１０】この画像形成装置では、第１のビームによ
る画像書込み（感光体の露光）は前記第１の同期検知素
子を用いて位相同期がとられたクロックを用いて行わ
れ、第２のビームによる画像書込みは前記第２の同期検
知素子または前記第３の同期検知素子を用いて位相同期
がとられたクロックを用いて行われる。
る画像書込み（感光体の露光）は前記第１の同期検知素
子を用いて位相同期がとられたクロックを用いて行わ
れ、第２のビームによる画像書込みは前記第２の同期検
知素子または前記第３の同期検知素子を用いて位相同期
がとられたクロックを用いて行われる。
【００１１】請求項３記載の画像形成装置は、請求項２
記載の画像形成装置において、画像データを第１のビー
ムと第２のビームに対応した各ライン画像データに分割
変換するためのラインメモリと、このラインメモリへの
画像データ書込みに用いる前記位相同期手段とをさらに
備え、前記位相同期手段によって分周されたクロックを
用いて前記各ラインメモリからライン画像データを読み
出すように構成したものである。
記載の画像形成装置において、画像データを第１のビー
ムと第２のビームに対応した各ライン画像データに分割
変換するためのラインメモリと、このラインメモリへの
画像データ書込みに用いる前記位相同期手段とをさらに
備え、前記位相同期手段によって分周されたクロックを
用いて前記各ラインメモリからライン画像データを読み
出すように構成したものである。
【００１２】この画像形成装置では、ラインメモリへの
画像データ書込みに用いる書込クロックを分周して得ら
れたクロックを用いて各ラインメモリからライン画像デ
ータが読み出される。
画像データ書込みに用いる書込クロックを分周して得ら
れたクロックを用いて各ラインメモリからライン画像デ
ータが読み出される。
【００１３】
【実施の形態】以下、図１ないし図９に基づき、本発明
の好適な実施の形態を詳細に説明する。図１は、本発明
の一実施の形態に係る画像形成装置の光学系の水平方向
の配置を表す図である。この光学系は、ＬＤ制御板１０
によって制御されるレーザダイオードユニット（以下、
ＬＤユニットという。）１１と、ＬＤユニット１１から
出たレーザビーム（以下、単にビームという。）を平行
光に整形するためのコリメートレンズ１２と、コリメー
トレンズ１２を通ったビームを垂直方向に圧縮するため
のビームコンプレッサ１３と、高速で回転することによ
ってビームコンプレッサ１３を通ったビームを反射して
水平方向（主走査方向）にスキャンさせるポリゴンミラ
ー１４と、ポリゴンミラー１４で反射したビームの照射
により表面に潜像が形成される感光体１５と、感光体１
５の表面上の全域にわたってビームの焦点を合わせると
ともにビームスポット形状を整えるためのｆθレンズ１
６，１７と、感光体１５の主走査開始位置側に隣接して
配置された４つの同期検知素子１８−１〜１８−４とを
備えている。４つの同期検知素子は、感光体１５から近
い方から同期検知素子１８−１および１８−４、１８−
２、１８−３の順に配置されている。なお、同期検知素
子１８−１と１８−４とは、垂直方向（紙面と垂直）に
重なるように配置されている。
の好適な実施の形態を詳細に説明する。図１は、本発明
の一実施の形態に係る画像形成装置の光学系の水平方向
の配置を表す図である。この光学系は、ＬＤ制御板１０
によって制御されるレーザダイオードユニット（以下、
ＬＤユニットという。）１１と、ＬＤユニット１１から
出たレーザビーム（以下、単にビームという。）を平行
光に整形するためのコリメートレンズ１２と、コリメー
トレンズ１２を通ったビームを垂直方向に圧縮するため
のビームコンプレッサ１３と、高速で回転することによ
ってビームコンプレッサ１３を通ったビームを反射して
水平方向（主走査方向）にスキャンさせるポリゴンミラ
ー１４と、ポリゴンミラー１４で反射したビームの照射
により表面に潜像が形成される感光体１５と、感光体１
５の表面上の全域にわたってビームの焦点を合わせると
ともにビームスポット形状を整えるためのｆθレンズ１
６，１７と、感光体１５の主走査開始位置側に隣接して
配置された４つの同期検知素子１８−１〜１８−４とを
備えている。４つの同期検知素子は、感光体１５から近
い方から同期検知素子１８−１および１８−４、１８−
２、１８−３の順に配置されている。なお、同期検知素
子１８−１と１８−４とは、垂直方向（紙面と垂直）に
重なるように配置されている。
【００１４】図２は、ポリゴンミラー１４から感光体１
５に至る光路の図１の矢印Ａの方向から見た状態を簡略
化して表す図である。この図に示したように、ポリゴン
ミラー１４で反射した２本の平行ビーム２１，２２は、
垂直方向に一定間隔を保持しつつｆθレンズ１６，１７
を通って感光体１５に入射するようになっている。
５に至る光路の図１の矢印Ａの方向から見た状態を簡略
化して表す図である。この図に示したように、ポリゴン
ミラー１４で反射した２本の平行ビーム２１，２２は、
垂直方向に一定間隔を保持しつつｆθレンズ１６，１７
を通って感光体１５に入射するようになっている。
【００１５】図３は、ＬＤユニット１１の構成を表す図
である。この図に示したように、ＬＤユニット１１は、
基板１１ａと、基板１１ａ上に配置された２個のＬＤ１
１ｂ−１およびＬＤ１１ｂ−２とを備えている。ＬＤ１
１ｂ−１とＬＤ１１ｂ−２との水平距離はａ、垂直距離
はｅに設定されている。このＬＤユニット１１は、図１
において垂直方向（紙面と垂直）に配置されている。Ｌ
Ｄユニット１１のＬＤ１１ｂ−１，ＬＤ１１ｂ−２から
出た各ビームは、垂直方向に間隔ｅを隔てて、それぞ
れ、コリメートレンズ１２、ビームコンプレッサ１３お
よびｆθレンズ１６，１７を通り、同期検知素子１８−
１〜１８−４および感光体１５に入射する。同期検知素
子１８−１〜１８−４および感光体１５に入射する２本
のビーム２１，２２（図２）の垂直方向の間隔はｅとな
っている。
である。この図に示したように、ＬＤユニット１１は、
基板１１ａと、基板１１ａ上に配置された２個のＬＤ１
１ｂ−１およびＬＤ１１ｂ−２とを備えている。ＬＤ１
１ｂ−１とＬＤ１１ｂ−２との水平距離はａ、垂直距離
はｅに設定されている。このＬＤユニット１１は、図１
において垂直方向（紙面と垂直）に配置されている。Ｌ
Ｄユニット１１のＬＤ１１ｂ−１，ＬＤ１１ｂ−２から
出た各ビームは、垂直方向に間隔ｅを隔てて、それぞ
れ、コリメートレンズ１２、ビームコンプレッサ１３お
よびｆθレンズ１６，１７を通り、同期検知素子１８−
１〜１８−４および感光体１５に入射する。同期検知素
子１８−１〜１８−４および感光体１５に入射する２本
のビーム２１，２２（図２）の垂直方向の間隔はｅとな
っている。
【００１６】図４は、同期検知素子１８−１〜１８−４
の配置関係を表す図である。この図は、図１の矢印Ｘの
方向から見たもので、上記したように、感光体１５に近
い方から同期検知素子１８−１および１８−４、１８−
２、１８−３の順に配置されている。同期検知素子１８
−２〜１８−４は、互いに水平方向に等間隔ａを隔てて
配置され、同期検知素子１８−１は、同期検知素子１８
−４の真上に垂直間隔ｅを隔てて配置されている。同期
検知素子１８−１はビーム２１の走査を受け、同期検知
素子１８−２〜１８−４はビーム２２の走査を受けるよ
うになっている。ここで、ビーム２２が同期検知素子１
８−３から１８−４までの距離２ａを走査するのに要す
る時間をｔ１とし、ビーム２２が同期検知素子１８−２
から１８−４までの距離ａを走査するのに要する時間を
ｔ２とする。
の配置関係を表す図である。この図は、図１の矢印Ｘの
方向から見たもので、上記したように、感光体１５に近
い方から同期検知素子１８−１および１８−４、１８−
２、１８−３の順に配置されている。同期検知素子１８
−２〜１８−４は、互いに水平方向に等間隔ａを隔てて
配置され、同期検知素子１８−１は、同期検知素子１８
−４の真上に垂直間隔ｅを隔てて配置されている。同期
検知素子１８−１はビーム２１の走査を受け、同期検知
素子１８−２〜１８−４はビーム２２の走査を受けるよ
うになっている。ここで、ビーム２２が同期検知素子１
８−３から１８−４までの距離２ａを走査するのに要す
る時間をｔ１とし、ビーム２２が同期検知素子１８−２
から１８−４までの距離ａを走査するのに要する時間を
ｔ２とする。
【００１７】図５は、同期検知素子１８−１を含む同期
検知回路の構成を表す図である。この回路は、アノード
端を接地に接続したフォトダイオードからなる同期検知
素子１８−１と、一端を同期検知素子１８−１のカソー
ド端に接続し他端を電源に接続した抵抗器１８−１ａ
と、反転入力端子を同期検知素子１８−１のカソード端
に接続し、正入力端子に参照電圧Ｖｒｅｆを印加するよ
うにしたコンパレータ１８−１ｂとを備えている。同期
検知素子１８−１がＬＤ１１ｂ−１（図３）からのビー
ム２１（図２）を受光すると、抵抗器１８−１ａに電流
Ｉ１が流れ、Ｒの一方の入力端に電圧Ｖ２（＝Ｖｃｃ−
Ｉ１・Ｒ１）が入力される。そして、Ｖ２が参照電圧Ｖ
ｒｅｆより低くなると、コンパレータ１８−１ｂの出力
端から正の同期検知パルスＤＥＴＰ１が出力される。な
お、同期検知素子１８−１はフォトダイオードに限定さ
れることはなく、他の光電変換素子でもよい。
検知回路の構成を表す図である。この回路は、アノード
端を接地に接続したフォトダイオードからなる同期検知
素子１８−１と、一端を同期検知素子１８−１のカソー
ド端に接続し他端を電源に接続した抵抗器１８−１ａ
と、反転入力端子を同期検知素子１８−１のカソード端
に接続し、正入力端子に参照電圧Ｖｒｅｆを印加するよ
うにしたコンパレータ１８−１ｂとを備えている。同期
検知素子１８−１がＬＤ１１ｂ−１（図３）からのビー
ム２１（図２）を受光すると、抵抗器１８−１ａに電流
Ｉ１が流れ、Ｒの一方の入力端に電圧Ｖ２（＝Ｖｃｃ−
Ｉ１・Ｒ１）が入力される。そして、Ｖ２が参照電圧Ｖ
ｒｅｆより低くなると、コンパレータ１８−１ｂの出力
端から正の同期検知パルスＤＥＴＰ１が出力される。な
お、同期検知素子１８−１はフォトダイオードに限定さ
れることはなく、他の光電変換素子でもよい。
【００１８】なお、他の同期検知素子１８−２〜１８−
４を含む各同期検知回路の構成および動作についても同
様であり、同期検知素子１８−２〜１８−４へのビーム
２２の入射に応じて、それぞれ正の同期検知パルスＤＥ
ＴＰ２〜ＤＥＴＰ４が出力されるようになっている。
４を含む各同期検知回路の構成および動作についても同
様であり、同期検知素子１８−２〜１８−４へのビーム
２２の入射に応じて、それぞれ正の同期検知パルスＤＥ
ＴＰ２〜ＤＥＴＰ４が出力されるようになっている。
【００１９】図６は、この画像形成装置の制御回路の要
部構成を表すものである。なお、以下の説明中、“／”
は負論理アクティブ信号であることを示す。この制御回
路は、原稿情報を読み取るためのＣＣＤ（電荷結合素
子）５０と、ＣＣＤ５０の出力端に接続された画像処理
ゲートアレイ（ＩＰＵ）６０と、ＩＰＵ６０に接続され
たビデオ処理ゲートアレイ（ＧＡＶＤ）７０と、ＧＡＶ
Ｄ７０に接続された２つのファイフォメモリ（ＦＩＦ
Ｏ）１０１，１０２と、ＦＩＦＯ１０１に接続されたＪ
Ｋフリップフロップ１０３と、ＦＩＦＯ１０１に接続さ
れたＬＤドライバ１０−１および位相同期回路１０４
と、ＦＩＦＯ１０２に接続されたＬＤドライバ１０−２
および位相同期回路１０５と、位相同期回路１０５に接
続された切替スイッチ１０７とを備え、ＬＤ１１ｂ−１
およびＬＤ１１ｂ−２の駆動制御を行うようになってい
る。
部構成を表すものである。なお、以下の説明中、“／”
は負論理アクティブ信号であることを示す。この制御回
路は、原稿情報を読み取るためのＣＣＤ（電荷結合素
子）５０と、ＣＣＤ５０の出力端に接続された画像処理
ゲートアレイ（ＩＰＵ）６０と、ＩＰＵ６０に接続され
たビデオ処理ゲートアレイ（ＧＡＶＤ）７０と、ＧＡＶ
Ｄ７０に接続された２つのファイフォメモリ（ＦＩＦ
Ｏ）１０１，１０２と、ＦＩＦＯ１０１に接続されたＪ
Ｋフリップフロップ１０３と、ＦＩＦＯ１０１に接続さ
れたＬＤドライバ１０−１および位相同期回路１０４
と、ＦＩＦＯ１０２に接続されたＬＤドライバ１０−２
および位相同期回路１０５と、位相同期回路１０５に接
続された切替スイッチ１０７とを備え、ＬＤ１１ｂ−１
およびＬＤ１１ｂ−２の駆動制御を行うようになってい
る。
【００２０】ＧＡＶＤ７０には、ＩＰＵ６０からビデオ
データＶＤＡＴＡおよびビデオクロックＶＣＬＫが入力
されるほか、同期検知素子１８−１に入射するビーム２
１に対応して同期検知パルスＤＥＴＰ１が入力され、同
期検知パルスＤＥＴＰ１に対するビデオクロックＶＣＬ
Ｋの位相同期合わせ処理やその他の種々のビデオ信号処
理等を行うようになっている。
データＶＤＡＴＡおよびビデオクロックＶＣＬＫが入力
されるほか、同期検知素子１８−１に入射するビーム２
１に対応して同期検知パルスＤＥＴＰ１が入力され、同
期検知パルスＤＥＴＰ１に対するビデオクロックＶＣＬ
Ｋの位相同期合わせ処理やその他の種々のビデオ信号処
理等を行うようになっている。
【００２１】ＦＩＦＯ１０１，１０２の各ライトデータ
端子ＷＤＡＴＡには、ＧＡＶＤ７０からライトデータＷ
ＤＡＴＡが入力され、各ライトクロック端子ＷＣＫに
は、ＧＡＶＤ７０からライトクロックＷＣＫが入力され
るようになっている。
端子ＷＤＡＴＡには、ＧＡＶＤ７０からライトデータＷ
ＤＡＴＡが入力され、各ライトクロック端子ＷＣＫに
は、ＧＡＶＤ７０からライトクロックＷＣＫが入力され
るようになっている。
【００２２】ＦＩＦＯ１０１，１０２の各ライトリセッ
ト端子／ＷＲＥＳは、ともに、ノアゲート１０８の出力
端に接続されている。このノアゲート１０８の入力端に
は、同期検知パルスＤＥＴＰ１およびダミーのＦＩＦＯ
ライトクリア信号であるＤＣＬＲが入力されている。こ
の信号ＤＣＬＲは、図９（ｆ）に示したように、同期検
知パルスＤＥＴＰ１のパルス間隔の中央部に位置するパ
ルス信号である。
ト端子／ＷＲＥＳは、ともに、ノアゲート１０８の出力
端に接続されている。このノアゲート１０８の入力端に
は、同期検知パルスＤＥＴＰ１およびダミーのＦＩＦＯ
ライトクリア信号であるＤＣＬＲが入力されている。こ
の信号ＤＣＬＲは、図９（ｆ）に示したように、同期検
知パルスＤＥＴＰ１のパルス間隔の中央部に位置するパ
ルス信号である。
【００２３】ＦＩＦＯ１０１のライトイネーブル端子／
ＷＥ１は、ＪＫフリップフロップ１０３の出力端子Ｑに
接続され、ＦＩＦＯ１０２のライトイネーブル端子／Ｗ
Ｅ２は、ＪＫフリップフロップ１０３の反転出力端子／
Ｑに接続されている。このＪＫフリップフロップ１０３
のＪ，Ｋ端子はともに電源Ｖｃｃに接続（“Ｈ”レベル
に固定）され、クロック端子には信号ＤＣＬＲが入力さ
れるようになっている。そして、ＪＫフリップフロップ
１０３は、信号ＤＣＬＲによってトグル的に出力Ｑ，／
Ｑをそれぞれ反転させるようになっている。
ＷＥ１は、ＪＫフリップフロップ１０３の出力端子Ｑに
接続され、ＦＩＦＯ１０２のライトイネーブル端子／Ｗ
Ｅ２は、ＪＫフリップフロップ１０３の反転出力端子／
Ｑに接続されている。このＪＫフリップフロップ１０３
のＪ，Ｋ端子はともに電源Ｖｃｃに接続（“Ｈ”レベル
に固定）され、クロック端子には信号ＤＣＬＲが入力さ
れるようになっている。そして、ＪＫフリップフロップ
１０３は、信号ＤＣＬＲによってトグル的に出力Ｑ，／
Ｑをそれぞれ反転させるようになっている。
【００２４】ＦＩＦＯ１０１，１０２の各リードデータ
端子ＲＤＡＴＡからは、それぞれリードデータＲＤＡＴ
Ａ１，ＲＤＡＴＡ２が出力され、ＬＤドライバ１０−
１，１０−２にそれぞれ供給されるようになっている。
端子ＲＤＡＴＡからは、それぞれリードデータＲＤＡＴ
Ａ１，ＲＤＡＴＡ２が出力され、ＬＤドライバ１０−
１，１０−２にそれぞれ供給されるようになっている。
【００２５】ＦＩＦＯ１０１，１０２の各リードリセッ
ト端子／ＲＲＥＳには、ともに、同期検知パルスＤＥＴ
Ｐ１の反転パルス／ＤＥＴＰ１が入力され、各リードク
ロック端子ＲＣＫには、位相同期回路１０４，１０５か
らそれぞれリードクロックＲＣＫ１，ＲＣＫ２が入力さ
れ、リードイネーブル端子／ＲＥ１，／ＲＥ２には、後
述するリードイネーブル信号生成回路３００（図８）か
ら、それぞれリードイネーブル信号／ＲＥ１，／ＲＥ２
が入力されるようになっている。
ト端子／ＲＲＥＳには、ともに、同期検知パルスＤＥＴ
Ｐ１の反転パルス／ＤＥＴＰ１が入力され、各リードク
ロック端子ＲＣＫには、位相同期回路１０４，１０５か
らそれぞれリードクロックＲＣＫ１，ＲＣＫ２が入力さ
れ、リードイネーブル端子／ＲＥ１，／ＲＥ２には、後
述するリードイネーブル信号生成回路３００（図８）か
ら、それぞれリードイネーブル信号／ＲＥ１，／ＲＥ２
が入力されるようになっている。
【００２６】位相同期回路１０４には、ＧＡＶＤ７０か
らのライトクロックＷＣＫと同期検知パルスＤＥＴＰ１
とが入力される一方、位相同期回路１０５には、同期ク
ロックＷＣＫ、および切替スイッチ１０７によって選択
された同期検知パルスＤＥＴＰ２またはＤＥＴＰ３の一
方が入力されるようになっている。位相同期回路１０４
は、入力されたライトクロックＷＣＫの位相を同期検知
パルスＤＥＴＰ１に同期させるとともに、これを分周し
てリードクロックＲＣＫ１を出力し、ＦＩＦＯ１０１の
リードクロック端子ＲＣＫおよびＬＤドライバ１０−１
に供給する。一方、位相同期回路１０５は、入力された
ライトクロック信号ＷＣＫの位相を同期検知パルスＤＥ
ＴＰ２またはＤＥＴＰ３に同期させるとともに、これを
分周してリードクロックＲＣＫ２を出力し、ＦＩＦＯ１
０２のリードクロック端子ＲＣＫおよびＬＤドライバ１
０−２に供給するようになっている。
らのライトクロックＷＣＫと同期検知パルスＤＥＴＰ１
とが入力される一方、位相同期回路１０５には、同期ク
ロックＷＣＫ、および切替スイッチ１０７によって選択
された同期検知パルスＤＥＴＰ２またはＤＥＴＰ３の一
方が入力されるようになっている。位相同期回路１０４
は、入力されたライトクロックＷＣＫの位相を同期検知
パルスＤＥＴＰ１に同期させるとともに、これを分周し
てリードクロックＲＣＫ１を出力し、ＦＩＦＯ１０１の
リードクロック端子ＲＣＫおよびＬＤドライバ１０−１
に供給する。一方、位相同期回路１０５は、入力された
ライトクロック信号ＷＣＫの位相を同期検知パルスＤＥ
ＴＰ２またはＤＥＴＰ３に同期させるとともに、これを
分周してリードクロックＲＣＫ２を出力し、ＦＩＦＯ１
０２のリードクロック端子ＲＣＫおよびＬＤドライバ１
０−２に供給するようになっている。
【００２７】ＬＤドライバ１０−１の出力端はＬＤ１１
ｂ−１のカソード端に接続され、ＬＤドライバ１０−２
の出力端はＬＤ１１ｂ−２のカソード端に接続されてい
る。これらのＬＤ１１ｂ−１およびＬＤ１１ｂ−２のア
ノード端はともに電源Ｖｃｃに接続されている。そし
て、ＬＤドライバ１０−１は、リードクロックＲＣＫ１
に同期して、ライトデータＲＤＡＴＡ１が“Ｈ”レベル
のときにＬＤ１１ｂ−１を発光させ、ＲＤＡＴＡ１が
“Ｌ”レベルのときにＬＤ１１ｂ−１を消灯させるよう
に駆動制御を行う。同様に、ＬＤドライバ１０−２は、
リードクロックＲＣＫ２に同期して、ライトデータＲＤ
ＡＴＡ２が“Ｈ”レベルのときにＬＤ１１ｂ−２を発光
させ、ＲＤＡＴＡ２が“Ｌ”レベルのときにＬＤ１１ｂ
−２を消灯させるように駆動制御を行うようになってい
る。
ｂ−１のカソード端に接続され、ＬＤドライバ１０−２
の出力端はＬＤ１１ｂ−２のカソード端に接続されてい
る。これらのＬＤ１１ｂ−１およびＬＤ１１ｂ−２のア
ノード端はともに電源Ｖｃｃに接続されている。そし
て、ＬＤドライバ１０−１は、リードクロックＲＣＫ１
に同期して、ライトデータＲＤＡＴＡ１が“Ｈ”レベル
のときにＬＤ１１ｂ−１を発光させ、ＲＤＡＴＡ１が
“Ｌ”レベルのときにＬＤ１１ｂ−１を消灯させるよう
に駆動制御を行う。同様に、ＬＤドライバ１０−２は、
リードクロックＲＣＫ２に同期して、ライトデータＲＤ
ＡＴＡ２が“Ｈ”レベルのときにＬＤ１１ｂ−２を発光
させ、ＲＤＡＴＡ２が“Ｌ”レベルのときにＬＤ１１ｂ
−２を消灯させるように駆動制御を行うようになってい
る。
【００２８】図７は、同期検知素子１８−２と１８−４
との間、および同期検知素子１８−３と１８−４との間
をビーム２２が走査するのに要する時間をそれぞれ計測
する回路を表す図である。この走査時間計測回路２００
は、２つのＳＲフリップフロップ２０１，２０２と、２
つのアンドゲート２０３，２０４と、２つのカウンタ２
０５，２０６とを備えている。
との間、および同期検知素子１８−３と１８−４との間
をビーム２２が走査するのに要する時間をそれぞれ計測
する回路を表す図である。この走査時間計測回路２００
は、２つのＳＲフリップフロップ２０１，２０２と、２
つのアンドゲート２０３，２０４と、２つのカウンタ２
０５，２０６とを備えている。
【００２９】ＳＲフリップフロップ２０１の入力端Ｓ，
Ｒには、同期検知素子１８−２から得られる同期検知パ
ルスＤＥＴＰ２と、同期検知素子１８−４から得られる
同期検知パルスＤＥＴＰ４とがそれぞれ入力され、ＳＲ
フリップフロップ２０２の入力端子Ｓ，Ｒには、同期検
知素子１８−３から得られる同期検知パルスＤＥＴＰ３
と、同期検知素子１８−４から得られる同期検知パルス
ＤＥＴＰ４とがそれぞれに対応して入力される。ＳＲフ
リップフロップ２０１の出力端Ｑはアンドゲート２０３
の一方の入力端に接続され、ＳＲフリップフロップ２０
２の出力端Ｑはアンドゲート２０４の一方の入力端に接
続されている。アンドゲート２０３，２０４のそれぞれ
他の入力端には、基本クロックＣＬＫが入力されてい
る。アンドゲート２０３，２０４の各出力端は、それぞ
れカウンタ２０５，２０６の入力端に接続されている。
そして、カウンタ２０５，２０６の出力端子からは、そ
れぞれのカウント値Ｃ ，Ｄが出力されるようになって
いる。
Ｒには、同期検知素子１８−２から得られる同期検知パ
ルスＤＥＴＰ２と、同期検知素子１８−４から得られる
同期検知パルスＤＥＴＰ４とがそれぞれ入力され、ＳＲ
フリップフロップ２０２の入力端子Ｓ，Ｒには、同期検
知素子１８−３から得られる同期検知パルスＤＥＴＰ３
と、同期検知素子１８−４から得られる同期検知パルス
ＤＥＴＰ４とがそれぞれに対応して入力される。ＳＲフ
リップフロップ２０１の出力端Ｑはアンドゲート２０３
の一方の入力端に接続され、ＳＲフリップフロップ２０
２の出力端Ｑはアンドゲート２０４の一方の入力端に接
続されている。アンドゲート２０３，２０４のそれぞれ
他の入力端には、基本クロックＣＬＫが入力されてい
る。アンドゲート２０３，２０４の各出力端は、それぞ
れカウンタ２０５，２０６の入力端に接続されている。
そして、カウンタ２０５，２０６の出力端子からは、そ
れぞれのカウント値Ｃ ，Ｄが出力されるようになって
いる。
【００３０】この走査時間計測回路２００の動作を簡単
に説明する。ビーム２２が同期検知素子１８−２に入射
すると、同期検知パルスＤＥＴＰ２が発生するので、Ｓ
Ｒフリップフロップ２０１がセットされ、その出力Ｑが
“Ｈ”レベルになる。このため、カウンタ２０５のクロ
ック入力端がイネーブルとなり、カウンタ２０５がクロ
ックＣＬＫのカウントを開始する。
に説明する。ビーム２２が同期検知素子１８−２に入射
すると、同期検知パルスＤＥＴＰ２が発生するので、Ｓ
Ｒフリップフロップ２０１がセットされ、その出力Ｑが
“Ｈ”レベルになる。このため、カウンタ２０５のクロ
ック入力端がイネーブルとなり、カウンタ２０５がクロ
ックＣＬＫのカウントを開始する。
【００３１】さらにビーム２２が走査されて同期検知素
子１８−４に入射すると、同期検知パルスＤＥＴＰ４が
発生するので、ＳＲフリップフロップ２０２がリセット
され、ＳＲフリップフロップ２０１の出力が“Ｌ”レベ
ルになる。このため、カウンタ２０５のクロック入力端
がディスエーブルとなり、カウンタ２０５のカウント動
作が停止する。そして、カウンタ２０５の出力（カウン
ト値Ｃ）を時間に換算することにより、ビーム２２が同
期検知素子１８−２から１８−４まで走査するのに要す
る時間（ｔ２）が得られる。同様にして、ＳＲフリップ
フロップ２０２、アンドゲート２０４およびカウンタ２
０６により、同期検知パルスＤＥＴＰ３の発生とＤＥＴ
Ｐ４の発生との間のクロックＣＬＫのカウント値Ｄが計
測され、これを換算することでビーム２２が同期検知素
子１８−３から１８−４まで走査するのに要する時間
（ｔ１）が得られる。
子１８−４に入射すると、同期検知パルスＤＥＴＰ４が
発生するので、ＳＲフリップフロップ２０２がリセット
され、ＳＲフリップフロップ２０１の出力が“Ｌ”レベ
ルになる。このため、カウンタ２０５のクロック入力端
がディスエーブルとなり、カウンタ２０５のカウント動
作が停止する。そして、カウンタ２０５の出力（カウン
ト値Ｃ）を時間に換算することにより、ビーム２２が同
期検知素子１８−２から１８−４まで走査するのに要す
る時間（ｔ２）が得られる。同様にして、ＳＲフリップ
フロップ２０２、アンドゲート２０４およびカウンタ２
０６により、同期検知パルスＤＥＴＰ３の発生とＤＥＴ
Ｐ４の発生との間のクロックＣＬＫのカウント値Ｄが計
測され、これを換算することでビーム２２が同期検知素
子１８−３から１８−４まで走査するのに要する時間
（ｔ１）が得られる。
【００３２】図８は、ライトイネーブル信号生成回路３
００を表す図である。この回路には、同期検知パルスＤ
ＥＴＰ１の反転パルス／ＤＥＴＰ１と、図７の走査時間
計測回路２００からのカウント値ＣおよびＤとが入力さ
れるようになっている。そして、同期検知パルスＤＥＴ
Ｐ１よりも時間ｔａだけ遅れて“Ｌ”レベルとなるリー
ドイネーブル信号／ＲＥ１を生成するとともに、カウン
ト値ＣおよびＤを基に、リードイネーブル信号／ＲＥ１
よりも時間ｔAVだけ遅れて“Ｌ”レベルとなるリードイ
ネーブル信号／ＲＥ２を生成する。ここで、ｔAVは、ビ
ーム２２が同期検知素子１８−３から１８−４まで走査
するのに要する時間ｔ１の１／２と、ビーム２２が同期
検知素子１８−２から１８−４まで走査するのに要する
時間ｔ２との平均値〔（ｔ１／２＋ｔ２）／２〕であ
る。
００を表す図である。この回路には、同期検知パルスＤ
ＥＴＰ１の反転パルス／ＤＥＴＰ１と、図７の走査時間
計測回路２００からのカウント値ＣおよびＤとが入力さ
れるようになっている。そして、同期検知パルスＤＥＴ
Ｐ１よりも時間ｔａだけ遅れて“Ｌ”レベルとなるリー
ドイネーブル信号／ＲＥ１を生成するとともに、カウン
ト値ＣおよびＤを基に、リードイネーブル信号／ＲＥ１
よりも時間ｔAVだけ遅れて“Ｌ”レベルとなるリードイ
ネーブル信号／ＲＥ２を生成する。ここで、ｔAVは、ビ
ーム２２が同期検知素子１８−３から１８−４まで走査
するのに要する時間ｔ１の１／２と、ビーム２２が同期
検知素子１８−２から１８−４まで走査するのに要する
時間ｔ２との平均値〔（ｔ１／２＋ｔ２）／２〕であ
る。
【００３３】次に、以上のような構成の画像形成装置の
動作を図９を参照して説明する。最初に、ＦＩＦＯ１０
１，１０２へのデータ書込み動作を説明する。図９
（ｂ）に示したように、ＦＩＦＯ１０１のライトリセッ
ト端子／ＷＲＥＳは、同期検知パルスＤＥＴＰ１（同図
（ａ））と信号ＤＣＬＲ（同図（ｆ））とのノア出力に
よって“Ｌ”レベルになり、これにより、ＦＩＦＯ１０
１のライトアドレスがクリアされる。
動作を図９を参照して説明する。最初に、ＦＩＦＯ１０
１，１０２へのデータ書込み動作を説明する。図９
（ｂ）に示したように、ＦＩＦＯ１０１のライトリセッ
ト端子／ＷＲＥＳは、同期検知パルスＤＥＴＰ１（同図
（ａ））と信号ＤＣＬＲ（同図（ｆ））とのノア出力に
よって“Ｌ”レベルになり、これにより、ＦＩＦＯ１０
１のライトアドレスがクリアされる。
【００３４】ＪＫフリップフロップ１０３は、信号ＤＣ
ＬＲとＤＥＴＰ１とのオア出力に同期してトグル動作
し、ＦＩＦＯ１０１，１０２に対するライトイネーブル
信号／ＷＥ１，／ＷＥ２（同図（ｄ），（ｅ））を出力
する。そして、ライトイネーブル信号／ＷＥ１がアクテ
ィブの期間は、図９（ｉ），（ｊ）に示したように、ラ
イトクロックＷＣＫに同期してＦＩＦＯ１０１にライト
データＷＤＡＴＡが書き込まれ、ライトイネーブル信号
／ＷＥ２がアクティブの期間は、図９（ｋ），（ｌ）に
示したように、ライトクロックＷＣＫに同期してＦＩＦ
Ｏ１０２にライトデータＷＤＡＴＡが書き込まれる。
ＬＲとＤＥＴＰ１とのオア出力に同期してトグル動作
し、ＦＩＦＯ１０１，１０２に対するライトイネーブル
信号／ＷＥ１，／ＷＥ２（同図（ｄ），（ｅ））を出力
する。そして、ライトイネーブル信号／ＷＥ１がアクテ
ィブの期間は、図９（ｉ），（ｊ）に示したように、ラ
イトクロックＷＣＫに同期してＦＩＦＯ１０１にライト
データＷＤＡＴＡが書き込まれ、ライトイネーブル信号
／ＷＥ２がアクティブの期間は、図９（ｋ），（ｌ）に
示したように、ライトクロックＷＣＫに同期してＦＩＦ
Ｏ１０２にライトデータＷＤＡＴＡが書き込まれる。
【００３５】このように、同期検知パルスＤＥＴＰ１と
信号ＤＣＬＲとを用いてＦＩＦＯ１０１，１０２のライ
トリセットを行うとともに、ライトイネーブル端子／Ｗ
Ｅ１，／ＷＥ２の論理レベルをトグル的に切り替えるこ
とにより、各ビーム２１，２２によって感光体１５を露
光走査する際に必要な各ラインデータがＦＩＦＯ１０
１，１０２に交互に書き込まれる。
信号ＤＣＬＲとを用いてＦＩＦＯ１０１，１０２のライ
トリセットを行うとともに、ライトイネーブル端子／Ｗ
Ｅ１，／ＷＥ２の論理レベルをトグル的に切り替えるこ
とにより、各ビーム２１，２２によって感光体１５を露
光走査する際に必要な各ラインデータがＦＩＦＯ１０
１，１０２に交互に書き込まれる。
【００３６】次に、ＦＩＦＯ１０１，１０２からのデー
タ読出動作を説明する。図９（ｃ）に示したように、Ｆ
ＩＦＯ１０１，１０２のリードリセット端子／ＲＲＥＳ
は、同期検知パルスＤＥＴＰ１の反転出力によって
“Ｌ”レベルになり、これにより、ＦＩＦＯ１０１，１
０２のリードアドレスがクリアされる。
タ読出動作を説明する。図９（ｃ）に示したように、Ｆ
ＩＦＯ１０１，１０２のリードリセット端子／ＲＲＥＳ
は、同期検知パルスＤＥＴＰ１の反転出力によって
“Ｌ”レベルになり、これにより、ＦＩＦＯ１０１，１
０２のリードアドレスがクリアされる。
【００３７】次に、図９（ｇ）に示したように、ＦＩＦ
Ｏ１０１のリードイネーブル端子／ＲＥ１は、同期検知
パルスＤＥＴＰ１よりも時間ｔａだけ遅れて“Ｌ”レベ
ル（リードイネーブル状態）となる。これにより、図９
（ｍ），（ｎ）に示したように、リードクロックＲＣＫ
１によってＦＩＦＯ１０１から１ライン目のリードデー
タＲＤＡＴＡが読み出され、これによってＬＤドライバ
１０−１が駆動されてＬＤ１１ｂ−１が発光し、感光体
１５を露光走査する。
Ｏ１０１のリードイネーブル端子／ＲＥ１は、同期検知
パルスＤＥＴＰ１よりも時間ｔａだけ遅れて“Ｌ”レベ
ル（リードイネーブル状態）となる。これにより、図９
（ｍ），（ｎ）に示したように、リードクロックＲＣＫ
１によってＦＩＦＯ１０１から１ライン目のリードデー
タＲＤＡＴＡが読み出され、これによってＬＤドライバ
１０−１が駆動されてＬＤ１１ｂ−１が発光し、感光体
１５を露光走査する。
【００３８】ところで、図４に示したように、同期検知
素子１８−１（すなわち１８−４）と１８−２との主走
査方向距離はａである。したがって、原則的には、ＦＩ
ＦＯ１０２のライトイネーブル端子／ＲＥ２が、ＦＩＦ
Ｏ１０１のライトイネーブル端子／ＲＥ１よりも時間ｔ
２（ビーム２２が同期検知素子１８−２から１８−４ま
で走査するのに要する時間）だけ遅れてアクティブ
（“Ｌ”レベル）になれば、ビーム２１とビーム２２に
よる主走査開始位置が一致する。しかし、実際には、同
期検知素子１８−２と１８−４との間に取り付け誤差が
生ずる可能性があり、主走査開始位置が一致するとは限
らない。
素子１８−１（すなわち１８−４）と１８−２との主走
査方向距離はａである。したがって、原則的には、ＦＩ
ＦＯ１０２のライトイネーブル端子／ＲＥ２が、ＦＩＦ
Ｏ１０１のライトイネーブル端子／ＲＥ１よりも時間ｔ
２（ビーム２２が同期検知素子１８−２から１８−４ま
で走査するのに要する時間）だけ遅れてアクティブ
（“Ｌ”レベル）になれば、ビーム２１とビーム２２に
よる主走査開始位置が一致する。しかし、実際には、同
期検知素子１８−２と１８−４との間に取り付け誤差が
生ずる可能性があり、主走査開始位置が一致するとは限
らない。
【００３９】そこで、本発明では、ビーム２２が同期検
知素子１８−３から１８−４まで走査するのに要する時
間ｔ１の１／２と、ビーム２２が同期検知素子１８−２
から１８−４まで走査するのに要する時間ｔ２との平均
値ｔAV〔＝（ｔ１／２＋ｔ２）／２〕を求め、図９
（ｇ），（ｈ）に示したように、ＦＩＦＯ１０２のライ
トイネーブル端子／ＲＥ２がＦＩＦＯ１０１のライトイ
ネーブル端子／ＲＥ１よりも上記平均値（ｔAV）だけ遅
れてアクティブになるように制御する。すなわち、ＦＩ
ＦＯ１０２のリードイネーブル端子／ＲＥ２を同期検知
パルスＤＥＴＰ１よりも時間（ｔａ＋ｔAV）だけ遅くア
クティブにする。
知素子１８−３から１８−４まで走査するのに要する時
間ｔ１の１／２と、ビーム２２が同期検知素子１８−２
から１８−４まで走査するのに要する時間ｔ２との平均
値ｔAV〔＝（ｔ１／２＋ｔ２）／２〕を求め、図９
（ｇ），（ｈ）に示したように、ＦＩＦＯ１０２のライ
トイネーブル端子／ＲＥ２がＦＩＦＯ１０１のライトイ
ネーブル端子／ＲＥ１よりも上記平均値（ｔAV）だけ遅
れてアクティブになるように制御する。すなわち、ＦＩ
ＦＯ１０２のリードイネーブル端子／ＲＥ２を同期検知
パルスＤＥＴＰ１よりも時間（ｔａ＋ｔAV）だけ遅くア
クティブにする。
【００４０】これにより、図９（ｏ），（ｐ）に示した
ように、リードクロックＲＣＫ２によってＦＩＦＯ１０
２から２ライン目のリードデータＲＤＡＴＡが読み出さ
れ、これによってＬＤドライバ１０−２が駆動されてＬ
Ｄ１１ｂ−２が発光し、感光体１５を露光走査する。こ
のようにすることで、同期検知素子の取り付け誤差等に
よる影響が小さくなり、ビーム２１とビーム２２の主走
査開始位置をより正確に一致させることができる。
ように、リードクロックＲＣＫ２によってＦＩＦＯ１０
２から２ライン目のリードデータＲＤＡＴＡが読み出さ
れ、これによってＬＤドライバ１０−２が駆動されてＬ
Ｄ１１ｂ−２が発光し、感光体１５を露光走査する。こ
のようにすることで、同期検知素子の取り付け誤差等に
よる影響が小さくなり、ビーム２１とビーム２２の主走
査開始位置をより正確に一致させることができる。
【００４１】ところで、上記したように、図６における
位相同期回路１０４は、ライトクロックＷＣＫ（図９
（ｉ））の位相を同期検知パルスＤＥＴＰ１に同期させ
るとともに、これを分周してリードクロックＲＣＫ１を
生成している。一方、位相同期回路１０５は、ライトク
ロック信号ＷＣＫの位相を同期検知パルスＤＥＴＰ２ま
たはＤＥＴＰ３に同期させるとともに、これを分周し
て、リードクロックＲＣＫ２を生成している。ここで、
同期検知パルスＤＥＴＰ２とＤＥＴＰ３のいずれを用い
るかは任意であり、２つのビーム２１，２２の主走査方
向のずれ量が小さくなる方を選択すればよい。
位相同期回路１０４は、ライトクロックＷＣＫ（図９
（ｉ））の位相を同期検知パルスＤＥＴＰ１に同期させ
るとともに、これを分周してリードクロックＲＣＫ１を
生成している。一方、位相同期回路１０５は、ライトク
ロック信号ＷＣＫの位相を同期検知パルスＤＥＴＰ２ま
たはＤＥＴＰ３に同期させるとともに、これを分周し
て、リードクロックＲＣＫ２を生成している。ここで、
同期検知パルスＤＥＴＰ２とＤＥＴＰ３のいずれを用い
るかは任意であり、２つのビーム２１，２２の主走査方
向のずれ量が小さくなる方を選択すればよい。
【００４２】このように、本実施の形態では、ＦＩＦＯ
１０１，１０２によって１ビーム用画像データを２ビー
ム用画像データに変換し、２ビーム同時書込みを可能と
している。この場合、図９（ｉ），（ｋ），（ｍ），
（ｏ）に示したように、リードクロックＲＣＫ１，ＲＣ
Ｋ２の周波数はライトクロックＷＣＫの１／２の周波数
でよい。
１０１，１０２によって１ビーム用画像データを２ビー
ム用画像データに変換し、２ビーム同時書込みを可能と
している。この場合、図９（ｉ），（ｋ），（ｍ），
（ｏ）に示したように、リードクロックＲＣＫ１，ＲＣ
Ｋ２の周波数はライトクロックＷＣＫの１／２の周波数
でよい。
【００４３】なお、本実施の形態では、２本のレーザビ
ームを用いて２ラインの画像データを同時記録する場合
について説明したが、これに限定されるものではなく、
３本以上のビームを用いた場合にも適用できるのはもち
ろんである。
ームを用いて２ラインの画像データを同時記録する場合
について説明したが、これに限定されるものではなく、
３本以上のビームを用いた場合にも適用できるのはもち
ろんである。
【００４４】
【発明の効果】以上説明したように、請求項１記載の画
像形成装置によれば、一のビームによる画像書き出し位
置の決定は前記第１の同期検知素子を用いて行う一方、
他のビームによる画像書き出し位置の決定は第１の同期
検知素子ほか、第２および第３の同期検知素子を用いて
補正するようにしたので、主走査方向における走査開始
位置ずれを少なくすることができ、主走査方向のずれが
小さい印刷出力画像を得ることができるという効果があ
る。
像形成装置によれば、一のビームによる画像書き出し位
置の決定は前記第１の同期検知素子を用いて行う一方、
他のビームによる画像書き出し位置の決定は第１の同期
検知素子ほか、第２および第３の同期検知素子を用いて
補正するようにしたので、主走査方向における走査開始
位置ずれを少なくすることができ、主走査方向のずれが
小さい印刷出力画像を得ることができるという効果があ
る。
【００４５】特に、請求項２記載の画像形成装置によれ
ば、第１の同期検知素子を用いて位相同期がとられたク
ロックを用いて一のビームによる画像書込み（感光体の
露光）を行い、第２の同期検知素子および第３の同期検
知素子から選択された一方を用いて位相同期がとられた
クロックを用いて他のビームによる画像書込みを行うよ
うにしたので、より一層、主走査方向のずれが小さい印
刷出力画像を得ることができる。
ば、第１の同期検知素子を用いて位相同期がとられたク
ロックを用いて一のビームによる画像書込み（感光体の
露光）を行い、第２の同期検知素子および第３の同期検
知素子から選択された一方を用いて位相同期がとられた
クロックを用いて他のビームによる画像書込みを行うよ
うにしたので、より一層、主走査方向のずれが小さい印
刷出力画像を得ることができる。
【００４６】また、請求項３記載の画像形成装置によれ
ば、ラインメモリへの画像データ書込みに用いる書込ク
ロックを分周して得られたクロックを用いて各ラインメ
モリからライン画像データを読み出すようにしたので、
簡単な回路構成でビームの複数ライン化を実現すること
ができる。
ば、ラインメモリへの画像データ書込みに用いる書込ク
ロックを分周して得られたクロックを用いて各ラインメ
モリからライン画像データを読み出すようにしたので、
簡単な回路構成でビームの複数ライン化を実現すること
ができる。
【図１】本発明の一実施の形態に係る画像形成装置の光
学系の概略構成を表す図である。
学系の概略構成を表す図である。
【図２】図１のポリゴンミラーから感光体に至る光路を
簡略化して表す図である。
簡略化して表す図である。
【図３】ＬＤユニットの構成を表す図である。
【図４】図１の同期検知素子の配置を表す図である。
【図５】同期検知回路の構成を表す回路図である。
【図６】画像形成装置の制御回路の要部を表すブロック
図である。
図である。
【図７】走査時間計測回路を表す回路図である。
【図８】リードイネーブル信号生成回路を表す図であ
る。
る。
【図９】この画像形成装置の動作を説明するためのタイ
ミング図である。
ミング図である。
１０−１，１０−２ ＬＤドライバ
１１ ＬＤユニット
１１ｂ−１，１１ｂ−２ レーザダイオード
１４ ポリゴンミラー
１５ 感光体
１８−１ 同期検知素子（第１の同期検知素子）
１８−２ 同期検知素子（第２の同期検知素子）
１８−３ 同期検知素子（第３の同期検知素子）
１８−４ 同期検知素子
２１，２２ レーザビーム
５０ ＣＣＤ
６０ ＩＰＵ
７０ ＧＡＶＤ
１０１，１０２ ＦＩＦＯ
１０３ ＪＫフリップフロップ
１０４，１０５ 位相同期回路
１０７ 切替スイッチ
２００ 走査時間計測回路
３００ リードイネーブル信号生成回路
／ＷＥ１，／ＷＥ２ ライトイネーブル端子
／ＲＥ１，／ＲＥ２ リードイネーブル端子
／ＷＲＥＳ ライトリセット端子
／ＲＲＥＳ リードリセット端子
ＤＥＴＰ１〜ＤＥＴＰ４ 同期検知パルス
ＲＣＫ１，ＲＣＫ２ リードクロック
ＷＣＫ ライトクロック
ＤＣＬＲ ダミーのＦＩＦＯライトクリア信号
ＷＤＡＴＡ ライトデータ
ＲＤＡＴＡ１，ＲＤＡＴＡ２ リードデータ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
B41J 2/44
G02B 26/10
G03G 15/04
H04N 1/113
Claims (3)
- 【請求項１】主走査方向に所定距離を隔て、かつ、副走
査方向に一定距離を隔てて感光体に入射する第１のレー
ザビームと第２のレーザビームを用いて主走査方向の２
本のラインの画像データを並行して記録するようにした
画像形成装置であって、第１ のビームに対応して、前記感光体の主走査開始側に
隣接して設けられた第１の同期検知素子と、 第２のビームに対応して、前記感光体の主走査開始側に
隣接し、かつ、第１の同期検知素子と一定距離を隔てて
副走査方向に並んで配置された第４の同期検知素子と、第２ のビームに対応して、主走査方向におけるの第１の
ビームと第２のビームとの距離に等しい距離を第４の同
期検知素子から主走査方向に隔てて配置された第２の同
期検知素子と、第２ のビームに対応して、主走査方向における第１のビ
ームと第２のビームとの距離の整数倍に等しい距離を第
４の同期検知素子から主走査方向に隔てて配置された第
３の同期検知素子と、第１ の同期検知素子を用いて、第１のビームによる画像
書き出し位置を決定する第１の書き出し位置決定手段
と、第２、第３および第４ の同期検知素子を用いて、第２の
ビームによる画像書き出し位置を決定する第２の書き出
し位置決定手段とを備えたことを特徴とする画像形成装
置。 - 【請求項２】第１の同期検知素子を用いて、第１のビー
ムを駆動するためのクロックの位相同期をとる第１の位
相同期手段と、第２ の同期検知素子または第３の同期検知素子のいずれ
か一方を選択する選択手段と、 この選択手段により選択された同期検知素子を用いて、
第２のビームを駆動するためのクロックの位相同期をと
る第２の位相同期手段とをさらに備えたことを特徴とす
る請求項１記載の画像形成装置。 - 【請求項３】画像データを第１のビームと第２のビーム
に対応した各ライン画像データに分割変換するためのラ
インメモリと、このラインメモリへの画像データ書込み
に用いる前記位相同期手段とをさらに備え、 前記位相同期手段によって分周されたクロックを用いて
前記各ラインメモリからライン画像データを読み出すよ
うにしたことを特徴とする請求項２記載の画像形成装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35043895A JP3535644B2 (ja) | 1995-12-22 | 1995-12-22 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35043895A JP3535644B2 (ja) | 1995-12-22 | 1995-12-22 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09174924A JPH09174924A (ja) | 1997-07-08 |
| JP3535644B2 true JP3535644B2 (ja) | 2004-06-07 |
Family
ID=18410505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35043895A Expired - Lifetime JP3535644B2 (ja) | 1995-12-22 | 1995-12-22 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3535644B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002267963A (ja) | 2001-03-07 | 2002-09-18 | Ricoh Co Ltd | 画像形成装置 |
-
1995
- 1995-12-22 JP JP35043895A patent/JP3535644B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09174924A (ja) | 1997-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4853710A (en) | Imaging by laser beam scanning | |
| US7834902B2 (en) | Pixel clock creation method, pixel clock creation device, optical scanning device, and image forming apparatus | |
| JP2003300341A (ja) | 画素クロック生成装置、レーザ走査装置、及び画像形成装置 | |
| US6462855B1 (en) | Light beam scanning apparatus | |
| JPS6111720A (ja) | 画像形成装置 | |
| US8134586B2 (en) | Beam light scanning apparatus, image forming apparatus, and method for controlling generation of beam light | |
| JP3535644B2 (ja) | 画像形成装置 | |
| US5111062A (en) | Method and apparatus for reducing pixel clock jitter in a laser scanner | |
| JP2003131157A (ja) | 画像形成装置 | |
| JP2615668B2 (ja) | レーザ記録装置 | |
| JP2965527B2 (ja) | 画像形成装置 | |
| JP3184141B2 (ja) | ジッタ改善機能を有する走査光学装置及びそれを使用する画像形成装置 | |
| JP2003098465A (ja) | 画素クロック生成回路及び画像形成装置 | |
| JP3239315B2 (ja) | マルチビーム型光学走査装置 | |
| JP3500243B2 (ja) | 画像形成装置 | |
| US5343225A (en) | Buffering method | |
| JP3531775B2 (ja) | マルチビーム画像形成装置 | |
| JP2722478B2 (ja) | レーザビーム走査装置 | |
| JPH06206342A (ja) | マルチビーム記録装置 | |
| JP3056505B2 (ja) | 同期回路 | |
| JP2670069B2 (ja) | 画像形成装置 | |
| JP3592854B2 (ja) | マルチビーム画像形成装置 | |
| JP2749889B2 (ja) | 多点同期光書込み装置 | |
| JPH0373975A (ja) | レーザプリンタの画像データ制御装置 | |
| JP2986159B2 (ja) | 光走査装置の同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |