JP2003034051A - 画素クロック生成装置、光書き込み装置および画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 走査レンズ等による走査ムラを補正する。 【解決手段】 画素クロックより周波数の高い高周波ク
ロックのカウント値と、偏向器の偏向反射面の回転軸か
らの走査距離のばらつきまたは複数の光束の各発光点の
走査方向の位置ずれによる走査方向の書きこみ開始位置
ずれを補正するための高周波クロック単位の画素クロッ
クの位相シフト量データとを比較し、比較結果に基づい
て画素クロックの立ち上がり時点および立ち下がり時点
の少なくとも一方をシフト制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画素クロックに同
期し、１ラインまたは複数ラインの画像データのそれぞ
れに応じて変調された１または複数の光束を偏向器によ
り走査方向に走査して被走査媒体上を走査するための画
素クロックの生成および位相制御を行う画素クロック生
成装置、およびこの画素クロック生成装置によって生成
された画素クロックに基づいて光書き込みを行う光書き
込み装置、並びにこの光書き込み装置によって書き込ま
れた画像情報を媒体上で可視画像化して出力する画像形
成装置に関する。

【０００２】

【従来の技術】図１０は従来から実施されている電子写
真方式の画像形成装置の光書き込み装置を示す図であ
る。図１０において、半導体レーザユニット２１から発
光されたレーザ光は、ポリゴンミラー２２に入射され、
ポリゴンミラー２２の回転により主走査方向にスキャン
され、走査レンズ２３を介して被走査媒体（感光体）２
４上に光スポットを形成し、被走査媒体２４を露光して
静電潜像を形成する。このとき半導体レーザユニット２
１は画像処理ユニット２６により生成された画像データ
と、クロック生成回路２８および位相同期回路２９によ
り位相が設定された画像クロックに従い、内部の半導体
レーザの発光時間をコントロールすることにより、被走
査媒体２４上の静電潜像の書き込み状態をコントロール
している。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うな光学系において、ポリゴンスキャナ等の偏向器の偏
向反射面の回転軸からの走査距離のばらつきは、被走査
面上を走査する光スポット（走査ビーム）の走査速度ム
ラを発生させる。この走査速度ムラは画像の揺らぎとな
り、画像品質の劣化となるので、高品位の画質を要求す
る場合は補正を行う必要がある。さらに、マルチビーム
光学系の場合、各発光源の発振波長に差があると、走査
レンズの色収差が補正されていない光学系の場合に露光
位置ずれが発生し、各発光源に対応する光スポットが被
走査媒体上を走査する時の走査幅は、発光源ごとに差が
生じてしまい、画像品質の劣化の要因になってしまう。
そこで、このような劣化を生じないようにさせるため、
走査幅の補正を行う必要がある。

【０００４】本発明はこのような従来技術の実情に鑑み
てなされたもので、その目的は、走査レンズ等による走
査ムラを補正することができる画素クロック生成装置を
提供することを目的とする。

【０００５】また、他の目的は、走査ムラを補正し、高
精度で光書き込みが行える光書き込み装置を提供するこ
とにある。

【０００６】さらに他の目的は、走査ムラが補正され、
高品質の画像形成が行える画像形成装置を提供すること
にある。

【０００７】

【課題を解決するための手段】第１の手段は上記目的を
達成するために、画素クロックに同期し、１ラインまた
は複数ラインの画像データのそれぞれに応じて変調され
た１または複数の光束を偏向器により走査方向に走査し
て被走査媒体上を走査するための前記画素クロックを生
成する画素クロック生成装置において、前記画素クロッ
クより周波数の高い高周波クロックを発生する手段と、
前記高周波クロックをカウントするカウンタと、前記カ
ウンタの値と、前記偏向器の偏向反射面の回転軸からの
走査距離のばらつきまたは複数の光束の各発光点の走査
方向の位置ずれによる走査方向の書きこみ開始位置ずれ
を補正するための前記画素クロックの高周波クロック単
位の位相シフト量データとを比較し、比較結果に基づい
て前記画素クロックの立ち上がり時点および立ち下がり
時点の少なくとも一方を示す制御信号を出力する比較手
段と、前記比較手段の制御信号に基づいて前記画素クロ
ックの立ち上がり時点および立ち下がり時点の少なくと
も一方をシフト制御する画素クロック制御手段とを備え
たことを特徴とする。

【０００８】なお、以下の実施形態において、前記高周
波クロックを発生する手段は高周波クロック生成回路１
０に、カウンタはカウンタ１１に、比較手段は比較回路
１２に、画素クロック制御手段は画素クロック制御回路
１３にそれぞれ対応する。

【０００９】第２の手段は、第１の手段において前記位
相シフト量データが前記カウンタと同じビット幅のデー
タであることを特徴とする。

【００１０】第３の手段は、第１、第２の手段において
前記位相シフト量データが外部から前記画素クロックに
同期して前記比較手段に印加されることを特徴とする。

【００１１】第４の手段は、第２、第３の手段において
前記位相シフト量データが前記画素クロックの実際に制
御を行う位相シフト量に対応したビット幅で与えられる
ことを特徴とする。

【００１２】第５の手段は、第１ないし第４の手段にお
いて少なくとも１ライン分の同じ画素位置では同じ位相
シフト量データを記憶し、各ラインの同じ画素位置で同
じ位相シフト量データを前記比較手段に出力する位相シ
フト量データ記憶手段をさらに備えたことを特徴とす
る。なお、以下の実施形態において、位相シフト量デー
タ記憶手段は位相データ記憶回路１５に対応する。

【００１３】第６の手段は、第５の手段において前記位
相シフト量データ記憶手段の出力と、外部からのライン
毎に異なる位相シフト量データを合成して前記比較手段
に出力する位相シフト量データ合成手段をさらに備えた
ことを特徴とする。なお、以下の実施形態において、位
相シフト量データ合成手段は位相データ合成回路１６に
対応する。

【００１４】第７の手段は、第６の手段において前記位
相シフト量データ記憶手段が記憶する位相シフト量デー
タが、走査レンズの特性により生ずる走査ムラを補正す
るためのデータであり、前記外部から印加される位相シ
フト量データが、偏向器の回転ムラにより生ずる走査ム
ラを補正するためのデータであることを特徴とする。

【００１５】第８の手段は、前記第１ないし第７の手段
に係る画素クロック生成装置と、前記画素クロック生成
装置によって生成された画素クロックに基づいて光書き
込みを行う光書き込み手段とから光書き込み装置を構成
したことを特徴とする。

【００１６】第９の手段は、第８の手段に係る光書き込
み装置と、前記光書き込み装置によって書き込まれた画
像を可視化し、媒体上に画像を形成する画像形成手段と
から画像形成装置を構成したことを特徴とする。

【００１７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。

【００１８】＜第１の実施形態＞図１は本発明の第１の
実施形態に係る画素クロック生成回路を示すブロック
図、図２は図１の画素クロック生成回路の動作例を示す
タイミングチャート、図３は図１の画素クロック生成回
路による画素クロックのシフト制御単位を示すタイミン
グチャートである。

【００１９】図１において、高周波クロック生成回路１
０は画素クロックＰＣＬＫの基準となる高周波クロック
ＶＣＬＫを生成し、カウンタ１１は高周波クロックＶＣ
ＬＫの立上がりでカウント動作する。比較回路１２はカ
ウンタ１１のカウント値と、予め設定された固定の立ち
下がり値、および外部から与えられる画素クロックの立
ち上がり時点の位相シフト量を指示する位相データと比
較し、それぞれの比較結果に基づいて制御信号ａ、ｂを
画素クロック制御回路１３に出力する。画素クロック制
御回路１３は制御信号ａ、ｂに基づき画素クロックＰＣ
ＬＫの"Ｈ"、"Ｌ"の遷移を制御する。

【００２０】図２のタイミングチャートを用いて動作に
ついて説明する。図２（ａ）は高周波クロックＶＣＬＫ
の８分周に相当する画素クロックＰＣＬＫを生成する場
合を示し、図２（ｂ）は高周波クロックＶＣＬＫの８分
周クロックに対して１／８クロックだけ位相を進めた画
素クロックＰＣＬＫを生成する場合を示し、図２（ｃ）
は高周波クロックＶＣＬＫの８分周クロックに対して１
／８クロックだけ位相を遅らせた画素クロックＰＣＬＫ
を生成する場合を示している。

【００２１】まず、図２（ａ）について説明する。ここ
では外部設定位相データとして７が与えられている。図
２（ａ）のようにカウンタ１１は高周波クロックＶＣＬ
Ｋの立上がりで動作しカウントを行う。比較回路１２で
はまず、カウンタ１１の値が固定値＝３になった時点で
図２（ａ）に示すように制御信号ａを出力する。画素ク
ロック制御回路１３は制御信号ａが"Ｈ"になっている時
点のタイミングで画素クロックＰＣＬＫを"Ｈ"から"
Ｌ"に遷移させる。

【００２２】次に比較回路１２では、外部から与えられ
た位相データとカウンタ値を比較し、一致した時点で図
２（ａ）に示すように制御信号ｂを出力する。画素クロ
ック制御回路１３は制御信号ｂが"Ｈ"になっている時点
のタイミングで画素クロックＰＣＬＫを"Ｌ"から"Ｈ"
に遷移させる。この時、同時にカウンタ１２をリセット
させ、再びカウントを行わせて行くことにより高周波ク
ロックＶＣＬＫの８分周に相当する画素クロックＰＣＬ
Ｋを生成することができる。

【００２３】図２（ｂ）について説明する。ここでは外
部設定位相データとして８を与える。同様に、まずカウ
ンタ１１でカウントを行う。比較回路１２ではカウンタ
１１の値が固定値＝３になった時点で図２（ｂ）に示す
ように制御信号ａを出力する。画素クロック制御回路１
３は制御信号ａが"Ｈ"になっている時点のタイミング
で画素クロックＰＣＬＫを"Ｈ"から"Ｌ"に遷移させる。
次に比較回路１２ではカウンタ１１の値が、外部から与
えられた位相データ（ここでは８）と一致した時点で図
２（ｂ）に示すように制御信号ｂを出力する。画素クロ
ック制御回路１３は制御信号ｂが"Ｈ"になった時点の
タイミングで画素クロックＰＣＬＫを"Ｌ"から"Ｈ"に遷
移させる。この時、同時にカウンタ１１をリセットさ
せ、再びカウントを行わせて行くことにより高周波クロ
ックＶＣＬＫの８分周クロックに対して１／８クロック
だけ位相を進ませた画素クロックＰＣＬＫを生成するこ
とができる。

【００２４】図２（ｃ）について説明する。ここでは外
部設定位相データとして６を与える。まず同様に、カウ
ンタ１１でカウントを行う。比較回路１２ではカウンタ
の値が３になった時点で図２（ｃ）に示すように制御信
号ａを出力する。画素クロック制御回路１３は制御信号
ａが"Ｈ"になった時点のタイミングで画素クロックＰ
ＣＬＫを"Ｈ"から"Ｌ"に遷移させる。次に比較回路１２
ではカウンタ１１の値が、外部から与えられた位相デー
タ（ここでは６）と一致した時点で図２（ｃ）に示すよ
うに制御信号ｂを出力する。画素クロック制御回路１２
は制御信号ｂが"Ｈ"になった時点のタイミングで画素
クロックＰＣＬＫを"Ｌ"から"Ｈ"に遷移させる。この時
同時にカウンタ１１をリセットさせ、再びカウントを行
わせて行くことにより高周波クロックＶＣＬＫの８分周
クロックに対して１／８クロックだけ位相を遅らせた画
素クロックＰＣＬＫを生成することができる。

【００２５】したがって、図３に示すように、外部設定
位相データを例えば画素クロックＰＣＬＫに立上がりに
同期させて与えることにより、画素クロックＰＣＬＫの
位相を１画素クロックＰＣＬＫ毎に、かつ１高周波クロ
ックＶＣＬＫ単位（１画素クロックＰＣＬＫの１／８単
位）でシフトさせることが可能となる。

【００２６】＜第２の実施形態＞図４に第２の実施形態
の構成を示す。第２の実施形態は第１の実施形態の構成
に対して位相データデコード回路１４が追加されてい
る。他の構成は第１の実施形態と同じである。第２の実
施形態においては図５に示すように、３ビットの位相デ
ータが１画素クロックＰＣＬＫの１／８単位の位相シフ
ト量に対応し、位相データデコード回路１４はその位相
データからその位相シフト量に対応したカウンタ値を求
め、比較回路１２へ出力する。このようにすることによ
り位相データのビット幅としてカウンタ１１のビット幅
分を持つ必要がないので、チップに組み込んだ場合のピ
ン数を減らすことができる。

【００２７】＜第３の実施形態＞図６に第３の実施形態
の構成を示す。第３の実施形態は第１の実施形態の構成
に対して、１ライン分の同じ画素位置では同じ位相シフ
ト量の複数画素の位相データを記憶するための位相デー
タ記憶回路１５が追加されている。他の構成は第１の実
施形態と同じである。位相データ記憶回路１５には外部
から位相データの設定を行い、画素クロックＰＣＬＫに
同期して画素毎に順次位相データを比較回路１２に出力
していく。

【００２８】このようにすることにより、例えば図１０
に示す走査レンズ２３の特性により生じる走査ムラを補
正するための位相データのような各ラインについて同じ
位相データとなるような場合、あらかじめ位相データ記
憶回路１５に１ライン分の位相データを記憶しておき、
ラインを走査するたびに位相データ記憶回路１５の最初
から位相データを順次出力すれば、外部からライン毎に
同じデータを出力する必要がなく、外部回路の負荷が少
なくて済む。

【００２９】＜第４の実施形態＞図７に第４の実施形態
の構成を示す。第４の実施形態は第２の実施形態に対し
て位相データ記憶回路１５が追加されている。他の構成
は第２の実施形態と同じである。そして、第３の実施形
態と同様に、位相データ記憶回路１５には外部から位相
データの設定を行い、画素クロックＰＣＬＫに同期して
画素毎に順次位相データを出力していくことにより、例
えば走査レンズ２３の特性により生ずる走査ムラを補正
するための位相データのような各ライン同じ位相データ
となるような場合、外部からライン毎に同じデータを出
力する必要がなく、外部回路の負荷が少なくて済む。更
に位相データが図５に示すように対応しているのでビッ
ト幅が小さく位相データ記憶回路１５の記憶容量が小さ
くて済みチップサイズ、コストに有効である。

【００３０】＜第５の実施形態＞図８に第５の実施形態
の構成を示す。第５の実施形態は第３の実施形態におい
て位相データ合成回路１６が追加されている。他の構成
は第３の実施形態と同じである。位相データ合成回路１
６は外部から与えられる、ライン毎に異なる位相シフト
量データである外部位相データと、位相データ記憶回路
１５から出力される内部位相データを、例えば 合成位相データ＝外部位相データ＋内部位相データ−７ のような合計計算を行い、この合成位相データを比較回
路１２へ出力する。

【００３１】このようにすることにより、例えば走査レ
ンズ２３の特性により生ずる走査ムラを補正するような
ライン毎に常に同じ補正をするだけでなく、ポリゴンミ
ラー２２の回転ムラのようなライン毎に変化する補正に
も対応することができる。

【００３２】＜第６の実施形態＞図９に第６の実施形態
の構成を示す。第６の実施形態は第４の実施形態におい
て位相データ合成回路１６を付加したものである。位相
データ合成回路１６は外部から与えられる外部位相デー
タと位相データ記憶回路１５から出力される内部位相デ
ータを合成し、この合成位相データを位相データデコー
ド回路１４へ出力する。位相データデコード回路１４は
例えば図５に示すようにこの合成位相データをデコード
して比較回路１６へ出力する。

【００３３】このようにすることにより、例えば走査レ
ンズ２３の特性により生ずる走査ムラを補正するような
ライン毎に常に同じ補正をするだけでなく、ポリゴンミ
ラー２２の回転ムラのようなライン毎に変化する補正に
も対応することができ、更に位相データが図５に示すよ
うに対応しているのでビット幅が小さく位相データ記憶
回路１５の記憶容量が小さくて済み、チップサイズ、コ
ストに有効である。

【００３４】なお、第１ないし第６の実施形態に係る画
素クロック生成装置は、図１０に示した光書き込み装置
に適用でき、これにより第１ないし第６の実施形態に記
載した効果を奏する光書き込み装置を実現できる。

【００３５】また、図１０に示した光書き込み装置の感
光体２４の外周に沿って帯電装置、イレーサ、トナー現
像装置、転写装置、分離装置、クリーナなどの公知の電
子写真方式の構成要素を配置し、感光体２４上に光書き
込み装置によって光書き込みを行って静電潜像を形成
し、その静電潜像をトナー現像した後、用紙などの転写
媒体を前記転写装置と感光体２４の間に送り込み、用紙
上に形成されたトナー像を定着装置によって定着するよ
うに構成することにより画像形成装置を構成することが
できる。この場合、前記光書き込み装置に前記第１ない
し第６の実施形態に係る画素クロック生成装置を適用す
ることにより第１ないし第６の実施形態に記載した効果
を奏する画像形成装置を実現できる。

【００３６】

【発明の効果】以上説明したように請求項１記載の発明
によれば、画素クロックの位相を制御することができ、
走査レンズ等による走査ムラを補正することができる。

【００３７】請求項２記載の発明によれば、位相シフト
量データがカウンタと同じビット幅で与えられるので、
容易な回路構成で画素クロックの位相を制御することが
できる。

【００３８】請求項３記載の発明によれば、位相シフト
量データが外部から画素クロックに同期して与えられる
ので、画素クロックの位相制御を各画素ごと、各ライン
ごと自由に行うことができる。

【００３９】請求項４記載の発明によれば、位相シフト
量データが実際に制御を行う位相シフト量に対応したビ
ット幅で与えられるので、少ないビット幅で位相シフト
量データを与えることができる。

【００４０】請求項５記載の発明によれば、少なくとも
１ライン分の同じ画素位置では同じ位相シフト量データ
を記憶し、各ラインの同じ画素位置で同じ位相シフト量
データを出力するので、外部回路の負荷を少なくするこ
とができる。

【００４１】請求項６記載の発明によれば、少なくとも
１ライン分の同じ画素位置では同じ位相シフト量データ
を記憶して、外部からのライン毎に異なる位相シフト量
データを合成するので、外部回路の負荷を少なくするこ
とができるとともに、位相シフト量データ記憶手段の容
量サイズを小さくすることができる。

【００４２】請求項７記載の発明によれば、例えば走査
レンズの特性により生ずる走査ムラを補正するようなラ
イン毎に常に同じ補正をするだけでなく、ポリゴンミラ
ーの回転ムラのようなライン毎に変化する補正にも対応
することができる。

【００４３】請求項８記載の発明によれば、請求項１な
いし７記載の発明の効果を奏する光書き込み装置を提供
することができる。

【００４４】請求項９記載の発明によれば、請求項１な
いし７記載の発明の効果を奏する画像形成装置を提供す
ることができる。

【図面の簡単な説明】

【図１】本発明に係る画素クロック生成回路の一実施形
態を示すブロック図である。

【図２】図１の画素クロック生成回路の動作例を示すタ
イミングチャートである。

【図３】図１の画素クロック生成回路による画素クロッ
クのシフト制御単位を示すタイミングチャートである。

【図４】第２の実施形態の画素クロック生成回路を示す
ブロック図である。

【図５】図４の位相データデコード回路の入出力信号を
示す説明図である。

【図６】第３の実施形態の画素クロック生成回路を示す
ブロック図である。

【図７】第４の実施形態の画素クロック生成回路を示す
ブロック図である。

【図８】第５の実施形態の画素クロック生成回路を示す
ブロック図である。

【図９】第６の実施形態の画素クロック生成回路を示す
ブロック図である。

【図１０】画像形成装置を示す構成図である。

【符号の説明】

１０ 高周波クロック生成回路 １１ カウンタ １２ 比較回路 １３ 画素クロック制御回路 １４ 位相データデコード回路 １５ 位相データ記憶回路 １６ 位相データ合成回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 雅章 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 Ｆターム(参考） 2C362 AA07 AA10 BB38 2H045 AA01 BA02 CA88 CA98 CA99 2H076 AB05 AB06 AB12 AB16 AB31 AB66 AB71 5C072 AA03 BA04 BA15 FB27 HA13 HB06 HB08 UA11 UA14

Claims (9)

【特許請求の範囲】
1. 【請求項１】 画素クロックに同期し、１ラインまたは
   複数ラインの画像データのそれぞれに応じて変調された
   １または複数の光束を偏向器により走査方向に走査して
   被走査媒体上を走査するための前記画素クロックを生成
   する画素クロック生成装置において、 前記画素クロックより周波数の高い高周波クロックを発
   生する手段と、 前記高周波クロックをカウントするカウンタと、 前記カウンタの値と、前記偏向器の偏向反射面の回転軸
   からの走査距離のばらつきまたは複数の光束の各発光点
   の走査方向の位置ずれによる走査方向の書きこみ開始位
   置ずれを補正するための前記画素クロックの高周波クロ
   ック単位の位相シフト量データとを比較し、比較結果に
   基づいて前記画素クロックの立ち上がり時点および立ち
   下がり時点の少なくとも一方を示す制御信号を出力する
   比較手段と、 前記比較手段の制御信号に基づいて前記画素クロックの
   立ち上がり時点および立ち下がり時点の少なくとも一方
   をシフト制御する画素クロック制御手段と、を備えてい
   ることを特徴とする画素クロック生成装置。
2. 【請求項２】 前記位相シフト量データは前記カウンタ
   と同じビット幅のデータであることを特徴とする請求項
   １記載の画素クロック生成装置。
3. 【請求項３】 前記位相シフト量データは外部から前記
   画素クロックに同期して前記比較手段に印加されること
   を特徴とする請求項１または２記載の画素クロック生成
   装置。
4. 【請求項４】 前記位相シフト量データは前記画素クロ
   ックの実際に制御を行う位相シフト量に対応したビット
   幅で与えられることを特徴とする請求項２または３記載
   の画素クロック生成装置。
5. 【請求項５】 少なくとも１ライン分の同じ画素位置で
   は同じ位相シフト量データを記憶し、各ラインの同じ画
   素位置で同じ位相シフト量データを前記比較手段に出力
   する位相シフト量データ記憶手段をさらに備えたことを
   特徴とする請求項１ないし４のいずれか１項に記載の画
   素クロック生成装置。
6. 【請求項６】 前記位相シフト量データ記憶手段の出力
   と、外部からのライン毎に異なる位相シフト量データを
   合成して前記比較手段に出力する位相シフト量データ合
   成手段をさらに備えていることを特徴とする請求項５記
   載の画素クロック生成装置。
7. 【請求項７】 前記位相シフト量データ記憶手段が記憶
   する位相シフト量データは、走査レンズの特性により生
   ずる走査ムラを補正するためのデータであり、前記外部
   から印加される位相シフト量データは、偏向器の回転ム
   ラにより生ずる走査ムラを補正するためのデータである
   ことを特徴とする請求項５または６記載の画素クロック
   生成装置。
8. 【請求項８】 前記請求項１ないし７のいずれか１項に
   記載の画素クロック生成装置と、 前記画素クロック生成装置によって生成された画素クロ
   ックに基づいて光書き込みを行う光書き込み手段と、を
   備えていることを特徴とする光書き込み装置。
9. 【請求項９】 請求項８記載の光書き込み装置と、 前記光書き込み装置によって書き込まれた画像を可視化
   し、媒体上に画像を形成する画像形成手段と、を備えて
   いることを特徴とする画像形成装置。