JP3590269B2 - ヒュージング装置 - Google Patents
ヒュージング装置 Download PDFInfo
- Publication number
- JP3590269B2 JP3590269B2 JP22062298A JP22062298A JP3590269B2 JP 3590269 B2 JP3590269 B2 JP 3590269B2 JP 22062298 A JP22062298 A JP 22062298A JP 22062298 A JP22062298 A JP 22062298A JP 3590269 B2 JP3590269 B2 JP 3590269B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fusing
- control signal
- fuse
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はヒュージング（ｆｕｓｉｎｇ）装置に係り、特に、ヒューズがヒュージングされているか否かによって所定レベルの信号を発生させるヒュージング装置に関する。
【０００２】
【従来の技術】
集積回路において、工程の変化による回路の特性変化を補償するためにヒュージング装置が使用されている。
【０００３】
従来のヒュージング装置は、ヒューズの個数が少ない場合、ヒューズの両端にパッドを用意し、ウェーハのテスト時にヒューズの両端に連結されたパッドを介してヒューズを直接ヒュージング（切断）してきた。このような従来のヒュージング装置は、一番簡単で確実にヒュージング動作が行えるが、多数個のヒューズを有する場合には、それぞれのヒューズのための別のパッドを全て用意しなければならないといった問題があった。
【０００４】
この問題を解決するために、多数個のヒューズを有する従来のヒュージング装置は、ヒュージング電流をスイッチを介して供給してヒュージング動作を行なっていた。つまり、パッケージ（ｐａｃｋａｇｅ）状のヒュージング装置は、内蔵するスイッチを外部より入力されるヒュージング制御信号に応答してオンさせ、スイッチのオン動作に応答して所定のヒュージング電流を各ヒューズに供給する。しかし、この従来のヒュージング装置は、ヒュージング電流を大きくすることに限界があった。
【０００５】
【発明が解決しようとする課題】
したがって、ヒューズが完全に切断し切れず、ヒューズのインピーダンスが数十ｋΩから数百ｋΩまで増え、これにより製品の不良率が増加するという問題点があった。
【０００６】
これを解決するために、ヒュージング装置の内部の抵抗値を下げる方法が考えられるが、これは、ヒュージング装置の消費電力の増加につながる。
【０００７】
したがって、本発明が解決しようとする技術的課題は、ヒューズが完全に切断されていなくても消費電力を増加させることなく回路の特性変化を補償することのできるヒュージング装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するための本発明に係るヒュージング装置は、ヒュージング制御信号に応答してヒューズに所定のヒュージング電流を供給するヒュージング制御手段と、第１の制御信号に応答して所定電流を供給する電流供給手段と、第２の制御信号に応答して前記所定電流を前記電流供給手段から前記ヒューズへ供給するスイッチと、前記電流供給手段と前記スイッチとの間のノードにかかる信号のレベルを反転して出力する反転手段と、外部より入力されるリセット信号と前記反転手段の出力信号とを論理組合わせ、論理組合わせた結果を前記第１の制御信号として出力する第１の制御信号発生手段と、前記反転手段の出力信号の反転信号と前記リセット信号とを論理組合わせ、論理組合わせた結果を前記第２の制御信号として出力する第２の制御信号発生手段とから構成される。
【０００９】
【発明の実施の形態】
以下、本発明に係るヒュージング装置の構成及び動作を添付の図面に基づいて説明する。
【００１０】
図１は、本発明に係るヒュージング装置の好適な実施の形態を示す回路図である。ヒューズ１８、ヒュージング制御部１０、電流供給部１４、スイッチ１６、反転部２２、第１及び第２の制御信号発生部２４及び２８から構成される。
【００１１】
ヒュージング制御部１０は、電流源ＩＦ とスイッチ１２とから構成され、外部から入力されるヒュージング制御信号Ｓに応答してヒューズ１８に所定のヒュージング電流ＩＦ を供給する。すなわち、ヒュージング制御部１０の電流源ＩＦ はスイッチ１２と供給電源ＶＤＤとの間に連結され、スイッチ１２に電流ＩＦ を供給し、スイッチ１２はヒュージング制御信号Ｓに応答してオンされ、ヒュージング電流ＩＦ をヒューズ１８に供給する。
【００１２】
電流供給部１４は、供給電源ＶＤＤと、トランジスタＭＰ１のソースと供給電源ＶＤＤとの間に連結される抵抗Ｒと、トランジスタＭＰ１とから構成され、第１の制御信号Ｃ１に応答して所定電流ＩｄｄをノードＮに出力する。すなわち、トランジスタＭＰ１は第１の制御信号Ｃ１に応答してターンオンされ、抵抗Ｒを介して供給される所定電流ＩｄｄをノードＮに出力する。トランジスタＭＮ１によって構成されるスイッチ１６は、電流供給部１４より出力される所定電流Ｉｄｄを、第２の制御信号Ｃ２に応答してヒューズ１８に供給する。
【００１３】
このとき、トランジスタＭＰ２及びＭＮ２から構成されたＣＭＯＳインバータ形の反転部２２は、電流供給部１４とスイッチ１６との間のノードＮ上の信号のレベルを反転し、反転された信号を出力信号とし出力端子ＯＵＴ１を介して出力する。
【００１４】
一方、第１の制御信号発生部２４は、インバータＩ２とＮＡＮＤゲート２６とにより構成され、外部より入力されるリセット信号ＲＥＳＥＴ と反転部２２の出力信号とを論理的に組合わせその結果を第１の制御信号Ｃ１として電流供給部１４に出力する。すなわち、ＮＡＮＤゲート２６は、リセット信号ＲＥＳＥＴ と反転部２２の出力信号とを反転論理積してインバータＩ２に出力し、インバータＩ２は、ＮＡＮＤゲート２６の出力を反転して、反転された結果を第１の制御信号Ｃ１としてトランジスタＭＰ１のゲートに出力する。
【００１５】
第２の制御信号発生部２８は、インバータＩ１とＮＡＮＤゲート３０とから構成され、出力端子ＯＵＴ２を介して出力される反転された出力信号とリセット信号ＲＥＳＥＴ とを論理的に組合わせその結果を第２の制御信号Ｃ２としてスイッチ１６に出力する。すなわち、インバータＩ１は、反転部の出力信号を反転してＮＡＮＤゲート３０に出力し、ＮＡＮＤゲート３０は、リセット信号ＲＥＳＥＴ とインバータＩ１の出力とを反転論理積してトランジスタＭＮ１のゲートに第２の制御信号Ｃ２として出力する。
【００１６】
本発明への理解を助けるために、ヒューズ１８をヒュージング（切断）しなかったとき、実際に数Ω〜数十ｋΩにおいて可変するヒューズ１８のインピーダンスを１ｋΩとし、ヒューズをヒュージングしたとき、実際に数十ｋΩ〜数百ｋΩにおいて可変するヒューズ１８のインピーダンスを１０ｋΩとし、且つトランジスタＭＰ１、ＭＮ１、ＭＰ２及びＭＮ２のゲート幅／ゲート長比（以下外形比という）Ｗ／Ｌをそれぞれ６／１、３／０．８ 、２／６及び３／０．８ 、供給電源ＶＤＤを ３．３ボルト、抵抗Ｒ値を１０ｋΩとしたときの図１に示すヒュージング装置の動作について詳細に説明する。
【００１７】
図２は、前述の仮定下で図１に示す回路各部の波形図であって、（Ａ）はリセット信号ＲＥＳＥＴ の波形図を、（Ｂ）はノードＮにおける電圧の波形図を、（Ｃ）は出力信号ＯＵＴ１の波形図を、（Ｄ）は反転部２２の出力信号ＯＵＴ２の波形図を、（Ｅ）は抵抗Ｒに流れる電流Ｉｄｄの波形図をそれぞれ表わし、実線はヒューズを切断しなかったときの波形図を、点線はヒューズを切断したときの波形図をそれぞれ表わしている。
【００１８】
まず、ヒューズ１８を切断しなかったときの動作について説明する。図２（Ａ）に示すリセット信号ＲＥＳＥＴ が“ロー”論理レベルの区間、すなわち、リセットオンの区間４０において、図１に示すトランジスタＭＰ１及びＭＮ１はターンオンされ、ノードＮの電圧は抵抗ＲにトランジスタＭＰ１のオン抵抗を加えた値とトランジスタＭＮ１のオン抵抗にヒューズ１８のインピーダンスを加えた値とに基づいて決まる。つまり、ノードＮの電圧は、図２（Ｂ）に示すように、約 ０．５ボルトとなる。したがって、出力端子ＯＵＴ１を介して、図２（Ｃ）に示すように、約 ３．３ボルトの“ハイ”論理レベルの信号が出力され、出力端子ＯＵＴ２を介して、図２（Ｄ）に示すように、０ボルトの“ロー”論理レベルの信号が出力される。
【００１９】
ついで、図２（Ａ）に示すリセット信号ＲＥＳＥＴ が“ロー”論理レベルから“ハイ”論理レベルに遷移４２し、リセット信号ＲＥＳＥＴ が“ハイ”レベルのリセットオフ区間４４となると、図１に示すトランジスタＭＰ１はターンオフされ、トランジスタＭＮ１はターンオンの状態を保つ。ノードＮの電位は、図２（Ｂ）に示すように、０ボルトの“ロー”論理レベルとなる。これにより、図２（Ｃ）及び（Ｄ）にそれぞれ示すように、出力端子ＯＵＴ１及びＯＵＴ２を介して出力される出力信号は、リセットオン区間４０のときと同様なレベルを保つ。
【００２０】
次に、ヒュージング制御部１０のスイッチ１２をオンし、ヒュージング電流ＩＦ をヒューズ１８に供給したにも拘わらず、ヒューズ１８が完全に切断し切れず、インピーダンスのみ前述の如く増えたとき、図１に示すヒュージング装置の動作について説明する。
【００２１】
リセットオン区間４０において、リセット信号ＲＥＳＥＴ が、図２（Ａ）に示すように、“ロー”論理レベルであるから、トランジスタＭＰ１及びＭＮ１はいずれもターンオンされ、ノードＮに、図２（Ｂ）に示すように、約１．４ ボルトの電圧がかかる。ここで、トランジスタＭＰ２及びＭＮ２の外形比（ａｓｐｅｃｔ ｒａｔｉｏ）を調整して、各ゲートに印加されるノードＮの電圧が約０．９ ボルト以上であれば、“ハイ”論理レベルの信号がゲートに印加されたものとトランジスタＭＰ２及びＭＮ２が認識できるようにする。このようにすると、トランジスタＭＰ２はターンオフされ、トランジスタＭＮ２はターンオンされ、出力端子ＯＵＴ１を介して、図２（Ｃ）に示すように、“ロー”論理レベルの信号が出力され、出力端子ＯＵＴ２を介して図２（Ｄ）に示すように、“ハイ”論理レベルの信号が出力される。
【００２２】
このとき、リセット信号が“ロー”論理レベルから“ハイ”論理レベルに遷移４２した後に、リセットオフ区間４４においてリセット信号ＲＥＳＥＴ が“ハイ”論理レベルであることから、トランジスタＭＰ１はターンオンの状態を保つ。トランジスタＭＮ１はターンオフされ、ノードＮの電位は、図２（Ｂ）に示すように、３．３ ボルトの“ハイ”論理レベルとなり、出力端子ＯＵＴ１及びＯＵＴ２を介して出力される、図２（Ｃ）及び（Ｄ）に示す出力信号はリセットオン区間４０と同様な信号レベルを保つ。
【００２３】
このように、本発明に係るヒュージング装置においては、リセットオン区間４０で決まった出力信号の論理レベルは、リセットオフ区間４４においてもそのまま保たれる。しかし、リセットオフ区間４４においてはトランジスタＭＰ１及びＭＮ１のうちいずれか一つ、すなわち本実施例ではトランジスタＭＮ１がターンオフされ図２（Ｅ）に示すように、この区間における固定電流の消費は無くなる。さらに抵抗Ｒの値を下げると、さらに低いヒュージングインピーダンスからもヒュージング効果が得られ、ヒュージングの歩留まり率の顕著な向上を図ることができる。
【００２４】
【発明の効果】
以上述べたように、本発明に係るヒュージング装置は、ヒューズが完全に切断し切れなかったとき、初期のリセットオン（ｒｅｓｅｔ−ｏｎ）の際に限ってわずかに電流を消費するだけで、リセットオフ（ｒｅｓｅｔ−ｏｆｆ ；メーン回路動作）の時には、電流を消耗することなくヒューズを完全に切断できる。したがって、ヒュージング装置を含む装置の不良率を下げることが出来るといった利点がある。
【図面の簡単な説明】
【図１】本発明に係るヒュージング装置の実施の形態を示す回路図である。
【図２】図１に示す回路の各部の波形図である。
【符号の説明】
１０…ヒュージング制御部
１４…電流供給部
１６…スイッチ
１８…ヒューズ
２２…反転部
２４…第１の制御信号発生部、
２６…ＮＡＮＤゲート
２８…第２の制御信号発生部
Ｃ１…第１の制御信号
Ｃ２…第２の制御信号
Ｉ１、Ｉ２…インバータ
ＩＦ …電流源
ＭＮ１、ＭＮ２、ＭＰ１、ＭＰ２…トランジスタ
Ｎ…ノード
ＯＵＴ１、ＯＵＴ２…出力端子
Ｒ…抵抗
ＲＥＳＥＴ …リセット信号
Ｓ…制御信号、
ＶＤＤ…供給電源
【発明の属する技術分野】
本発明はヒュージング（ｆｕｓｉｎｇ）装置に係り、特に、ヒューズがヒュージングされているか否かによって所定レベルの信号を発生させるヒュージング装置に関する。
【０００２】
【従来の技術】
集積回路において、工程の変化による回路の特性変化を補償するためにヒュージング装置が使用されている。
【０００３】
従来のヒュージング装置は、ヒューズの個数が少ない場合、ヒューズの両端にパッドを用意し、ウェーハのテスト時にヒューズの両端に連結されたパッドを介してヒューズを直接ヒュージング（切断）してきた。このような従来のヒュージング装置は、一番簡単で確実にヒュージング動作が行えるが、多数個のヒューズを有する場合には、それぞれのヒューズのための別のパッドを全て用意しなければならないといった問題があった。
【０００４】
この問題を解決するために、多数個のヒューズを有する従来のヒュージング装置は、ヒュージング電流をスイッチを介して供給してヒュージング動作を行なっていた。つまり、パッケージ（ｐａｃｋａｇｅ）状のヒュージング装置は、内蔵するスイッチを外部より入力されるヒュージング制御信号に応答してオンさせ、スイッチのオン動作に応答して所定のヒュージング電流を各ヒューズに供給する。しかし、この従来のヒュージング装置は、ヒュージング電流を大きくすることに限界があった。
【０００５】
【発明が解決しようとする課題】
したがって、ヒューズが完全に切断し切れず、ヒューズのインピーダンスが数十ｋΩから数百ｋΩまで増え、これにより製品の不良率が増加するという問題点があった。
【０００６】
これを解決するために、ヒュージング装置の内部の抵抗値を下げる方法が考えられるが、これは、ヒュージング装置の消費電力の増加につながる。
【０００７】
したがって、本発明が解決しようとする技術的課題は、ヒューズが完全に切断されていなくても消費電力を増加させることなく回路の特性変化を補償することのできるヒュージング装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するための本発明に係るヒュージング装置は、ヒュージング制御信号に応答してヒューズに所定のヒュージング電流を供給するヒュージング制御手段と、第１の制御信号に応答して所定電流を供給する電流供給手段と、第２の制御信号に応答して前記所定電流を前記電流供給手段から前記ヒューズへ供給するスイッチと、前記電流供給手段と前記スイッチとの間のノードにかかる信号のレベルを反転して出力する反転手段と、外部より入力されるリセット信号と前記反転手段の出力信号とを論理組合わせ、論理組合わせた結果を前記第１の制御信号として出力する第１の制御信号発生手段と、前記反転手段の出力信号の反転信号と前記リセット信号とを論理組合わせ、論理組合わせた結果を前記第２の制御信号として出力する第２の制御信号発生手段とから構成される。
【０００９】
【発明の実施の形態】
以下、本発明に係るヒュージング装置の構成及び動作を添付の図面に基づいて説明する。
【００１０】
図１は、本発明に係るヒュージング装置の好適な実施の形態を示す回路図である。ヒューズ１８、ヒュージング制御部１０、電流供給部１４、スイッチ１６、反転部２２、第１及び第２の制御信号発生部２４及び２８から構成される。
【００１１】
ヒュージング制御部１０は、電流源ＩＦ とスイッチ１２とから構成され、外部から入力されるヒュージング制御信号Ｓに応答してヒューズ１８に所定のヒュージング電流ＩＦ を供給する。すなわち、ヒュージング制御部１０の電流源ＩＦ はスイッチ１２と供給電源ＶＤＤとの間に連結され、スイッチ１２に電流ＩＦ を供給し、スイッチ１２はヒュージング制御信号Ｓに応答してオンされ、ヒュージング電流ＩＦ をヒューズ１８に供給する。
【００１２】
電流供給部１４は、供給電源ＶＤＤと、トランジスタＭＰ１のソースと供給電源ＶＤＤとの間に連結される抵抗Ｒと、トランジスタＭＰ１とから構成され、第１の制御信号Ｃ１に応答して所定電流ＩｄｄをノードＮに出力する。すなわち、トランジスタＭＰ１は第１の制御信号Ｃ１に応答してターンオンされ、抵抗Ｒを介して供給される所定電流ＩｄｄをノードＮに出力する。トランジスタＭＮ１によって構成されるスイッチ１６は、電流供給部１４より出力される所定電流Ｉｄｄを、第２の制御信号Ｃ２に応答してヒューズ１８に供給する。
【００１３】
このとき、トランジスタＭＰ２及びＭＮ２から構成されたＣＭＯＳインバータ形の反転部２２は、電流供給部１４とスイッチ１６との間のノードＮ上の信号のレベルを反転し、反転された信号を出力信号とし出力端子ＯＵＴ１を介して出力する。
【００１４】
一方、第１の制御信号発生部２４は、インバータＩ２とＮＡＮＤゲート２６とにより構成され、外部より入力されるリセット信号ＲＥＳＥＴ と反転部２２の出力信号とを論理的に組合わせその結果を第１の制御信号Ｃ１として電流供給部１４に出力する。すなわち、ＮＡＮＤゲート２６は、リセット信号ＲＥＳＥＴ と反転部２２の出力信号とを反転論理積してインバータＩ２に出力し、インバータＩ２は、ＮＡＮＤゲート２６の出力を反転して、反転された結果を第１の制御信号Ｃ１としてトランジスタＭＰ１のゲートに出力する。
【００１５】
第２の制御信号発生部２８は、インバータＩ１とＮＡＮＤゲート３０とから構成され、出力端子ＯＵＴ２を介して出力される反転された出力信号とリセット信号ＲＥＳＥＴ とを論理的に組合わせその結果を第２の制御信号Ｃ２としてスイッチ１６に出力する。すなわち、インバータＩ１は、反転部の出力信号を反転してＮＡＮＤゲート３０に出力し、ＮＡＮＤゲート３０は、リセット信号ＲＥＳＥＴ とインバータＩ１の出力とを反転論理積してトランジスタＭＮ１のゲートに第２の制御信号Ｃ２として出力する。
【００１６】
本発明への理解を助けるために、ヒューズ１８をヒュージング（切断）しなかったとき、実際に数Ω〜数十ｋΩにおいて可変するヒューズ１８のインピーダンスを１ｋΩとし、ヒューズをヒュージングしたとき、実際に数十ｋΩ〜数百ｋΩにおいて可変するヒューズ１８のインピーダンスを１０ｋΩとし、且つトランジスタＭＰ１、ＭＮ１、ＭＰ２及びＭＮ２のゲート幅／ゲート長比（以下外形比という）Ｗ／Ｌをそれぞれ６／１、３／０．８ 、２／６及び３／０．８ 、供給電源ＶＤＤを ３．３ボルト、抵抗Ｒ値を１０ｋΩとしたときの図１に示すヒュージング装置の動作について詳細に説明する。
【００１７】
図２は、前述の仮定下で図１に示す回路各部の波形図であって、（Ａ）はリセット信号ＲＥＳＥＴ の波形図を、（Ｂ）はノードＮにおける電圧の波形図を、（Ｃ）は出力信号ＯＵＴ１の波形図を、（Ｄ）は反転部２２の出力信号ＯＵＴ２の波形図を、（Ｅ）は抵抗Ｒに流れる電流Ｉｄｄの波形図をそれぞれ表わし、実線はヒューズを切断しなかったときの波形図を、点線はヒューズを切断したときの波形図をそれぞれ表わしている。
【００１８】
まず、ヒューズ１８を切断しなかったときの動作について説明する。図２（Ａ）に示すリセット信号ＲＥＳＥＴ が“ロー”論理レベルの区間、すなわち、リセットオンの区間４０において、図１に示すトランジスタＭＰ１及びＭＮ１はターンオンされ、ノードＮの電圧は抵抗ＲにトランジスタＭＰ１のオン抵抗を加えた値とトランジスタＭＮ１のオン抵抗にヒューズ１８のインピーダンスを加えた値とに基づいて決まる。つまり、ノードＮの電圧は、図２（Ｂ）に示すように、約 ０．５ボルトとなる。したがって、出力端子ＯＵＴ１を介して、図２（Ｃ）に示すように、約 ３．３ボルトの“ハイ”論理レベルの信号が出力され、出力端子ＯＵＴ２を介して、図２（Ｄ）に示すように、０ボルトの“ロー”論理レベルの信号が出力される。
【００１９】
ついで、図２（Ａ）に示すリセット信号ＲＥＳＥＴ が“ロー”論理レベルから“ハイ”論理レベルに遷移４２し、リセット信号ＲＥＳＥＴ が“ハイ”レベルのリセットオフ区間４４となると、図１に示すトランジスタＭＰ１はターンオフされ、トランジスタＭＮ１はターンオンの状態を保つ。ノードＮの電位は、図２（Ｂ）に示すように、０ボルトの“ロー”論理レベルとなる。これにより、図２（Ｃ）及び（Ｄ）にそれぞれ示すように、出力端子ＯＵＴ１及びＯＵＴ２を介して出力される出力信号は、リセットオン区間４０のときと同様なレベルを保つ。
【００２０】
次に、ヒュージング制御部１０のスイッチ１２をオンし、ヒュージング電流ＩＦ をヒューズ１８に供給したにも拘わらず、ヒューズ１８が完全に切断し切れず、インピーダンスのみ前述の如く増えたとき、図１に示すヒュージング装置の動作について説明する。
【００２１】
リセットオン区間４０において、リセット信号ＲＥＳＥＴ が、図２（Ａ）に示すように、“ロー”論理レベルであるから、トランジスタＭＰ１及びＭＮ１はいずれもターンオンされ、ノードＮに、図２（Ｂ）に示すように、約１．４ ボルトの電圧がかかる。ここで、トランジスタＭＰ２及びＭＮ２の外形比（ａｓｐｅｃｔ ｒａｔｉｏ）を調整して、各ゲートに印加されるノードＮの電圧が約０．９ ボルト以上であれば、“ハイ”論理レベルの信号がゲートに印加されたものとトランジスタＭＰ２及びＭＮ２が認識できるようにする。このようにすると、トランジスタＭＰ２はターンオフされ、トランジスタＭＮ２はターンオンされ、出力端子ＯＵＴ１を介して、図２（Ｃ）に示すように、“ロー”論理レベルの信号が出力され、出力端子ＯＵＴ２を介して図２（Ｄ）に示すように、“ハイ”論理レベルの信号が出力される。
【００２２】
このとき、リセット信号が“ロー”論理レベルから“ハイ”論理レベルに遷移４２した後に、リセットオフ区間４４においてリセット信号ＲＥＳＥＴ が“ハイ”論理レベルであることから、トランジスタＭＰ１はターンオンの状態を保つ。トランジスタＭＮ１はターンオフされ、ノードＮの電位は、図２（Ｂ）に示すように、３．３ ボルトの“ハイ”論理レベルとなり、出力端子ＯＵＴ１及びＯＵＴ２を介して出力される、図２（Ｃ）及び（Ｄ）に示す出力信号はリセットオン区間４０と同様な信号レベルを保つ。
【００２３】
このように、本発明に係るヒュージング装置においては、リセットオン区間４０で決まった出力信号の論理レベルは、リセットオフ区間４４においてもそのまま保たれる。しかし、リセットオフ区間４４においてはトランジスタＭＰ１及びＭＮ１のうちいずれか一つ、すなわち本実施例ではトランジスタＭＮ１がターンオフされ図２（Ｅ）に示すように、この区間における固定電流の消費は無くなる。さらに抵抗Ｒの値を下げると、さらに低いヒュージングインピーダンスからもヒュージング効果が得られ、ヒュージングの歩留まり率の顕著な向上を図ることができる。
【００２４】
【発明の効果】
以上述べたように、本発明に係るヒュージング装置は、ヒューズが完全に切断し切れなかったとき、初期のリセットオン（ｒｅｓｅｔ−ｏｎ）の際に限ってわずかに電流を消費するだけで、リセットオフ（ｒｅｓｅｔ−ｏｆｆ ；メーン回路動作）の時には、電流を消耗することなくヒューズを完全に切断できる。したがって、ヒュージング装置を含む装置の不良率を下げることが出来るといった利点がある。
【図面の簡単な説明】
【図１】本発明に係るヒュージング装置の実施の形態を示す回路図である。
【図２】図１に示す回路の各部の波形図である。
【符号の説明】
１０…ヒュージング制御部
１４…電流供給部
１６…スイッチ
１８…ヒューズ
２２…反転部
２４…第１の制御信号発生部、
２６…ＮＡＮＤゲート
２８…第２の制御信号発生部
Ｃ１…第１の制御信号
Ｃ２…第２の制御信号
Ｉ１、Ｉ２…インバータ
ＩＦ …電流源
ＭＮ１、ＭＮ２、ＭＰ１、ＭＰ２…トランジスタ
Ｎ…ノード
ＯＵＴ１、ＯＵＴ２…出力端子
Ｒ…抵抗
ＲＥＳＥＴ …リセット信号
Ｓ…制御信号、
ＶＤＤ…供給電源
Claims (1)
- ヒュージング制御信号に応答してヒューズに所定のヒュージング電流を供給するヒュージング制御手段と、
第１の制御信号に応答して所定電流を供給する電流供給手段と、
第２の制御信号に応答して前記所定電流を前記電流供給手段から前記ヒューズへ供給するスイッチと、
前記電流供給手段と前記スイッチとの間のノードにかかる信号のレベルを反転して出力する反転手段と、
外部より入力されるリセット信号と前記反転手段の出力信号とを論理組合わせ、論理組合わせた結果を前記第１ の制御信号として出力する第１の制御信号発生手段と、
前記反転手段の出力信号の反転信号と前記リセット信号とを論理組合わせ、論理組合わせた結果を前記第２の制御信号として出力する第２の制御信号発生手段とを備えることを特徴とするヒュージング装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997P-59414 | 1997-11-12 | ||
| KR1019970059414A KR100247937B1 (ko) | 1997-11-12 | 1997-11-12 | 퓨징 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11176945A JPH11176945A (ja) | 1999-07-02 |
| JP3590269B2 true JP3590269B2 (ja) | 2004-11-17 |
Family
ID=19524569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22062298A Expired - Fee Related JP3590269B2 (ja) | 1997-11-12 | 1998-08-04 | ヒュージング装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6346845B1 (ja) |
| JP (1) | JP3590269B2 (ja) |
| KR (1) | KR100247937B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210093A (ja) | 2000-01-25 | 2001-08-03 | Mitsubishi Electric Corp | リペア信号発生回路 |
| US7400264B2 (en) * | 2003-02-14 | 2008-07-15 | Energy Technology Group, Inc. | Automated meter reading system, communication and control network for automated meter reading, meter data collector, and associated methods |
| US7233539B2 (en) * | 2005-05-24 | 2007-06-19 | Freescale Semiconductor, Inc. | Non-volatile fuse circuit |
| US7760536B2 (en) * | 2006-04-25 | 2010-07-20 | Freescale Semiconductor, Inc. | Non-volatile memory cell |
| US7495987B2 (en) * | 2007-06-11 | 2009-02-24 | Freescale Semiconductor, Inc. | Current-mode memory cell |
| US7889588B2 (en) * | 2008-01-08 | 2011-02-15 | Globalfoundries Inc. | Circuit having gate oxide protection for low voltage fuse reads and high voltage fuse programming |
| US8179189B2 (en) * | 2010-03-11 | 2012-05-15 | Himax Analogic, Inc. | Trimming circuit |
| TWI393235B (zh) * | 2010-03-25 | 2013-04-11 | Himax Analogic Inc | 調整電路 |
| JP2012109329A (ja) * | 2010-11-16 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその制御方法 |
| KR101842143B1 (ko) * | 2011-11-29 | 2018-03-27 | 에스케이하이닉스 주식회사 | 안티퓨즈 제어 회로 |
| US9558841B2 (en) * | 2013-06-14 | 2017-01-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Generating stabilized output signals during fuse read operations |
| KR102133356B1 (ko) * | 2014-02-24 | 2020-07-13 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작방법 |
| US10598703B2 (en) | 2015-07-20 | 2020-03-24 | Eaton Intelligent Power Limited | Electric fuse current sensing systems and monitoring methods |
| US10255982B2 (en) * | 2016-11-02 | 2019-04-09 | Skyworks Solutions, Inc. | Accidental fuse programming protection circuits |
| US10360988B2 (en) | 2016-11-02 | 2019-07-23 | Skyworks Solutions, Inc. | Apparatus and methods for protection against inadvertent programming of fuse cells |
| US11143718B2 (en) | 2018-05-31 | 2021-10-12 | Eaton Intelligent Power Limited | Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse |
| US11289298B2 (en) | 2018-05-31 | 2022-03-29 | Eaton Intelligent Power Limited | Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182219A (ja) * | 1984-02-29 | 1985-09-17 | Fujitsu Ltd | 半導体装置 |
| US5384746A (en) * | 1994-01-28 | 1995-01-24 | Texas Instruments Incorporated | Circuit and method for storing and retrieving data |
| US5453696A (en) * | 1994-02-01 | 1995-09-26 | Crosspoint Solutions, Inc. | Embedded fuse resistance measuring circuit |
| US5680360A (en) * | 1995-06-06 | 1997-10-21 | Integrated Device Technology, Inc. | Circuits for improving the reliablity of antifuses in integrated circuits |
| KR0146203B1 (ko) * | 1995-06-26 | 1998-12-01 | 김광호 | 반도체 집적회로의 회로소자값 조정회로 |
| US5959445A (en) * | 1995-09-29 | 1999-09-28 | Intel Corporation | Static, high-sensitivity, fuse-based storage cell |
| US5731733A (en) | 1995-09-29 | 1998-03-24 | Intel Corporation | Static, low current sensing circuit for sensing the state of a fuse device |
| US5946497A (en) * | 1996-05-17 | 1999-08-31 | Advanced Micro Devices, Inc. | System and method for providing microprocessor serialization using programmable fuses |
| KR100204340B1 (ko) * | 1996-06-19 | 1999-06-15 | 윤종용 | 메모리 장치의 모드 셋팅 회로 |
| US5801574A (en) * | 1996-10-07 | 1998-09-01 | Micron Technology, Inc. | Charge sharing detection circuit for anti-fuses |
| KR100250755B1 (ko) * | 1996-12-28 | 2000-05-01 | 김영환 | 플래쉬 메모리 장치 |
| US5982656A (en) * | 1997-03-07 | 1999-11-09 | Micron Technology, Inc. | Method and apparatus for checking the resistance of programmable elements |
-
1997
- 1997-11-12 KR KR1019970059414A patent/KR100247937B1/ko not_active IP Right Cessation
-
1998
- 1998-08-04 JP JP22062298A patent/JP3590269B2/ja not_active Expired - Fee Related
- 1998-09-23 US US09/159,144 patent/US6346845B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100247937B1 (ko) | 2000-03-15 |
| JPH11176945A (ja) | 1999-07-02 |
| KR19990039356A (ko) | 1999-06-05 |
| US6346845B1 (en) | 2002-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3590269B2 (ja) | ヒュージング装置 | |
| KR960012001A (ko) | 파워 서플라이 선의 개선된 계층구조를 가지고 있는 반도체 기억장치 | |
| JP2000306382A5 (ja) | ||
| JPH06295585A (ja) | 内部電源電圧発生回路 | |
| JP3234732B2 (ja) | レベル変換回路 | |
| JPS63166094A (ja) | メモリ内で冗長素子に切換えるためのスイッチ素子を備える集積回路 | |
| JP3707965B2 (ja) | 基準電圧発生装置 | |
| JP2006210670A (ja) | 半導体装置 | |
| JP7240899B2 (ja) | パワーオンクリア回路及び半導体装置 | |
| JP2004032689A (ja) | 電流センス増幅器 | |
| JP6998850B2 (ja) | 定電流回路 | |
| JP2001243787A (ja) | アンチヒューズプログラミング回路 | |
| JP4392894B2 (ja) | 半導体記憶装置 | |
| JP7240900B2 (ja) | パワーオンクリア回路及び半導体装置 | |
| JPH08274266A (ja) | ヒューズトリミング回路及びそれを備えた半導体集積回路 | |
| JPH08274622A (ja) | 半導体回路 | |
| JPH09172365A (ja) | トライステート回路 | |
| TWI756084B (zh) | 針對電池電壓的分壓器電路以及具備分壓器電路的電子裝置 | |
| JPH06310934A (ja) | 半導体集積回路 | |
| KR20040007905A (ko) | 반도체 메모리 소자의 전압 발생 회로 | |
| JPH05232197A (ja) | 集積回路および集積回路の試験方法 | |
| KR100325429B1 (ko) | 구동력을높이기위한전압분배회로 | |
| KR100546180B1 (ko) | 타이밍 튜닝 장치 | |
| KR0179801B1 (ko) | 다이나믹 램의 전원 공급회로 | |
| JP3575878B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |