JP3587867B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP3587867B2 JP3587867B2 JP24284993A JP24284993A JP3587867B2 JP 3587867 B2 JP3587867 B2 JP 3587867B2 JP 24284993 A JP24284993 A JP 24284993A JP 24284993 A JP24284993 A JP 24284993A JP 3587867 B2 JP3587867 B2 JP 3587867B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide
- gate
- semiconductor layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims description 71
- 239000004065 semiconductor Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体素子及びその製造方法に関し、特に半導体層と絶縁膜との界面特性を改善した薄膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、液晶表示素子（ＬＣＤ）駆動用薄膜トランジスタ（ＴＦＴ）は、非晶質シリコンまたは多結晶シリコンを活性半導体層として利用しているが、非晶質シリコンの薄膜トランジスタは、キャリヤ移動度が非常に低いので高精度、高密度および液晶表示素子駆動用に適しない。それ故、移動度の大きい多結晶シリコンの薄膜トランジスタが用いられている。
【０００３】
最近、薄膜トランジスタの製造に高温処理を利用して酸化膜を形成するとともに、非晶質シリコンを多結晶シリコンにしている。しかしながら、高温処理は薄膜トランジスタにおける漏れ電流の発生を増大させる。加えて、慣用の薄膜トランジスタは満足すべきキャリヤ移動度が得られなかった。
【０００４】
図１の（ａ）乃至（ｅ）は、従来薄膜トランジスタの製造工程を示す断面図で、これを参照しながら、従来から使用されている薄膜トランジスタの構造と製造工程、並びにその問題点を説明する。
【０００５】
図１（ａ）に示すように、清浄にされ、よく乾燥された、石英等からなる絶縁基板（１）上に多結晶シリコンまたは非晶質シリコンの半導体層（２）を厚さ１５００Å程度で蒸着した後、ホトエッチングにより選択的にエッチングして活性領域をパターニングした後、パターニングされた半導体層（２）の表面を高温下で熱酸化して厚さ５００Å〜１０００Å程度のゲート酸化膜（３）を形成、成長させる。このとき、もし半導体層（２）として非晶質シリコンを用いた場合には、非晶質シリコンは前記高温の熱工程によって結晶化されて多結晶になる。
【０００６】
以後、図１（ｂ）に示すように、前記ゲート酸化膜（３）上に不純物でドープした多結晶シリコンを化学蒸着（ＣＶＤ）により厚さ２０００Å〜５０００Å程度で成長させ、ホトエッチングにより不要部分の多結晶シリコンを除去してゲート（４）を形成した後、前記ゲート（４）をマスクとして利用して所望の種類の不純物を、例えば１×１０１３〜１×１０１８／ｃｍ２程度のドーズ量で半導体層（２）内に注入して図１（ｃ）に示すように、自己整列したソース／ドレイン領域（５）を形成する。
【０００７】
以後、図１（ｂ）に示すように、化学蒸着により全面にわたって酸化膜（ＳｉＯ２）（６）を厚さ３０００Å〜５０００Å程度で蒸着した後、選択的なエッチングによりコンタクトホールを形成して前記ソース／ドレイン領域（５）およびゲート（４）一部を露出させる。
【０００８】
図１（ｅ）に示すように、スパッタリング法によりＡｌまたはＭｏ／Ａｌ等の金属物質を蒸着し、前述過程によって露出したソース／ドレイン領域（５）およびゲート（４）上のみ残存するように、不要部分を選択的に蝕刻して電極（７）を形成することにより、基板（１）上方の所定領域にソース／ドレイン領域（５）およびチャネル領域（ソースとドレイン間の半導体層（２））が形成され、チャネル領域上にゲート酸化膜（３）とゲート（４）が形成され、前記ソースとドレイン領域（５）とゲート（４）に電極（７）が形成され、その電極（７）領域を除く表面上に絶縁膜（６）が形成される。
【０００９】
このように製造された薄膜トランジスタのゲート（４）上部のゲート電極（７）に電源を印加すれば、チャネル領域の半導体層（２）に電子または正孔が集まってチャネルを形成するので、ソースとドレインとが導通されて液晶表示素子の駆動スイッチの役割を果たす。
【００１０】
しかしながら、ゲート電極（７）に負電圧が印加されれば、ソースとドレイン間に印加される電圧の大部分がドレインとチャネルとの間の場所位に集中してしまい、電荷の衝突による電子−正孔対の発生および電荷トラップ準位におけるトンネル効果等により漏れ電流が多量発生して電気的スイッチ機能が劣化することにより素子の特性を低下させる問題点があった。
【００１１】
【発明が解決しようとする課題】
本発明は、前述した問題点を解消するためのもので、液晶表示素子に用いられる電気的なスイッチの機能を向上させ、駆動時に漏れ電流を防止し、活性半導体層の段差を低減させて断線を防止することにより素子の信頼性を向上することにその目的がある。
【００１２】
【課題を解決するための手段】
上記の目的を達成するために、本発明の薄膜トランジスタの製造方法は、基板上に半導体層を蒸着し、半導体層の活性領域に第１の酸化膜と酸化保護膜を形成する工程と、露出した半導体層を熱酸化して第２の酸化膜を形成する工程と、前記酸化保護膜の中央部位にゲートを形成し、ゲート表面を熱酸化し、第３の酸化膜をその上に形成する工程と、露出した酸化保護膜を除去し第３の酸化膜をマスクとして利用して両側半導体層に不純物をイオン注入してソース領域及び／ドレイン領域を形成する工程と、全面にわたって絶縁膜を蒸着し、前記ソース領域及び／ドレイン領域にコンタクトホールを形成する工程と、コンタクトホール上に金属を蒸着して電極を形成する工程とを含む。
【００１３】
また、本発明の薄膜トランジスタは、絶縁基板上に形成される半導体層と、半導体層の両側に形成されるソース領域及び／ドレイン領域と、ソース領域及び／ドレイン領域の両側に形成されるフィールド酸化膜と、ソース領域及び／ドレイン領域間の上側に順次形成されるゲート酸化膜および酸化保護膜と、酸化保護膜上に前記ソース領域及び／ドレイン領域と一定間隔を有して形成されるゲートと、ゲートおよびソース領域及び／ドレイン領域用のコンタクトホールを有しながら全面に形成される絶縁膜と、コンタクトホールを覆うように形成される電極とを、含む。
【００１４】
【実施例】
以下、本発明を添付図面を参照して詳述する。
【００１５】
図２及び図３は本発明の薄膜トランジスタの製造工程を示す断面図であり、図４は本発明の他の実施例の薄膜トランジスタを示す断面図である。図２（ａ）に示すように、清潔し、よく乾燥された石英基板等の多結晶シリコンまたは非晶質シリコンを厚さ３０ｎｍ〜５０ｎｍ程度で蒸着して半導体層（２）を形成する。
【００１６】
図２（ｂ）に示すように、半導体層（２）を熱酸化して厚さ４００Å〜１５００Å程度の第１の酸化膜（３）を成長させ、第１の酸化膜（３）上に化学蒸着気相法により窒化シリコン膜（Ｓｉ３Ｎ４）等の酸化保護膜（８）を厚さ２００Å〜１０００Å程度で蒸着する。
【００１７】
以後、図２（ｃ）に示すように、ゲートおよびソース領域及び／ドレイン領域が形成される活性領域にのみ第１の酸化膜（３）および酸化保護膜（８）が残存するように不要部分を除去する。
【００１８】
図２（ｄ）に示すように、酸化保護膜（８）をマスクとして半導体層（２）を９００〜１１００℃の高温で熱酸化させて第２の酸化膜（１０）を形成する。
【００１９】
この時露出された半導体層（２）は全部熱酸化され、酸化保護膜（８）が形成された部分は酸化されない。
【００２０】
図３（ｅ）に示すように、全面にドーピングされた半導体層を蒸着し、ホトエッチングにより不要部分を選択的に除去してゲート（４）を形成する。
【００２１】
図３（ｆ）に示すように、８００〜１１００℃の高温でゲート（４）を熱酸化して露出されたゲート（４）表面に第３の酸化膜（９）を形成し、露出された酸化保護膜（８）を選択的に除去する。
【００２２】
図３（ｇ）に示すように、第３の酸化膜（９）およびゲート（４）をマスクとして前記半導体層（２）に不純物をイオン注入してソース／ドレイン領域（５）を形成する。
【００２３】
この時、Ｎ型薄膜トランジスタを製造する場合には、燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）のような不純物をイオン注入し、Ｐ型薄膜トランジスタを製造する場合には、硼素（ｂ）、ガリウム（Ｇａ）などの不純物をイオン注入する。
【００２４】
ソース領域とドレイン領域は、半導体層（２）の両端部にお互いに話して設ける。更に、ソース領域とドレイン領域は△Ｌだけおいて設ける。この△Ｌは第３の酸化膜（９）の厚さであり、この層はマスクとして用いられる。この距離を設けることによって従来の薄膜トランジスタで生じていた漏れ電流を減らすことができる。
【００２５】
また、図３（ｈ）に示すように、全面に絶縁膜（１１）を蒸着しソース／ドレイン領域（５）およびゲート（４）上の絶縁膜（１１）および第１、第３の酸化膜（３），（９）を選択的にエッチングしてコンタクトホールを形成する。
【００２６】
図４（ｉ）に示すように、全面にアルミニウム（Ａｌ）またはモリブデン／アルミニウム（Ｍｏ／Ａｌ）、タングイスタン／アルミニウム（Ｗ／Ａｌ）等の金属合金または複層金属をスパッタリング法により蒸着し、前記コンタクトホール部分にのみ残存するように、不要部分を選択的に除去して電極（７）を形成することにより、薄膜トランジスタを製造する。
【００２７】
ここで、図５は本発明の他の実施例である。この実施例も前述したようにソース／ドレイン領域（５）を形成し絶縁膜（１１）を蒸着した後、ソース／ドレイン領域（５）にコンタクトホールを形成して露出したソース／ドレイン領域（５）にイオンを注入し、高濃度にドープした半導体層（１２）を形成し、その後に、電極（７）形成する。
【００２８】
このように製造される本発明の構造は、絶縁基板（１）上に半導体層（２）が形成され、半導体層（２）上にソース領域及び／ドレイン領域（５）が形成され、ソース領域及び／ドレイン領域（５）の両側にフィールド酸化膜（１０）が形成され、ソース領域及び／ドレイン領域（５）間の上側にソース／ドレイン用のコンタクトホールを有するゲート酸化膜（３）が形成され、チャネル領域の上側のゲート酸化膜（３）上に酸化保護膜（８）が形成され、酸化保護膜（８）上には水平方向にソース／ドレイン領域と一定間隔（△Ｌ）をおいてゲート（４）が形成され、ゲート（４）表面にコンタクトホールを有する酸化膜（９）が形成され、全ての表面にはソース／ドレインおよびゲート用のコンタクトホールを有する絶縁膜（１１）が形成され、コンタクトホールを覆うように電極（７）が形成された構造である。
【００２９】
以上説明した本発明の薄膜トランジスタの動作は従来と同一である。
【００３０】
【発明の効果】
以上説明したように本発明によれば、ソース／ドレイン領域および水平方向に一定間隔（△Ｌ）を有するゲートを形成して５００℃以上の高温工程を使用することによって多結晶薄膜トランジスタでの漏れ電流の発生を低減させることができ、これにより液晶表示装置の画素に適用する場合電気的なスイッチ素子としての性能を十分確保でき、酸化防止膜として用いられた誘電率の高い窒化ケイ素薄膜（Ｓｉ３Ｎ４）をゲート絶縁膜の一部として使用することより素子のゲート電極と活性半導体層間のピンホールを防止することができるだけでなく、相対的に大きい導通電流が得られる。
【００３１】
また、半導体層の活性領域を除外した部分を熱酸化させて酸化膜を形成することにより、活性半導体層の領域の周辺に生ずる段差を減少して信号電極線の断線を防止できる効果がある。
【図面の簡単な説明】
【図１】図１（ａ）内至図１（ｅ）は、従来の薄膜トランジスタの製造工程を示す断面図である。
【図２】図２（ａ）乃至（ｄ）は、本発明の薄膜トランジスタの製造工程を示す断面図である。
【図３】図３（ｅ）内至図３（ｈ）は、図２（ｄ）で示された工程に続く、本発明の薄膜トランジスタの製造工程を示す断面図である。
【図４】図４（ｉ）は、図３（ｈ）で示された工程に続く、本発明の薄膜トランジスタの製造工程を示す断面図である。
【図５】本発明の他の実施例を示す断面図である。
【符号の説明】
１ 絶縁基板
２ 半導体層
３，９，１０ 酸化膜
５ ソース／ドレイン領域
７ 電極
８ 酸化保護膜
１１ 絶縁膜
１２ 高濃度にドープされた半導体層
【産業上の利用分野】
本発明は、半導体素子及びその製造方法に関し、特に半導体層と絶縁膜との界面特性を改善した薄膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、液晶表示素子（ＬＣＤ）駆動用薄膜トランジスタ（ＴＦＴ）は、非晶質シリコンまたは多結晶シリコンを活性半導体層として利用しているが、非晶質シリコンの薄膜トランジスタは、キャリヤ移動度が非常に低いので高精度、高密度および液晶表示素子駆動用に適しない。それ故、移動度の大きい多結晶シリコンの薄膜トランジスタが用いられている。
【０００３】
最近、薄膜トランジスタの製造に高温処理を利用して酸化膜を形成するとともに、非晶質シリコンを多結晶シリコンにしている。しかしながら、高温処理は薄膜トランジスタにおける漏れ電流の発生を増大させる。加えて、慣用の薄膜トランジスタは満足すべきキャリヤ移動度が得られなかった。
【０００４】
図１の（ａ）乃至（ｅ）は、従来薄膜トランジスタの製造工程を示す断面図で、これを参照しながら、従来から使用されている薄膜トランジスタの構造と製造工程、並びにその問題点を説明する。
【０００５】
図１（ａ）に示すように、清浄にされ、よく乾燥された、石英等からなる絶縁基板（１）上に多結晶シリコンまたは非晶質シリコンの半導体層（２）を厚さ１５００Å程度で蒸着した後、ホトエッチングにより選択的にエッチングして活性領域をパターニングした後、パターニングされた半導体層（２）の表面を高温下で熱酸化して厚さ５００Å〜１０００Å程度のゲート酸化膜（３）を形成、成長させる。このとき、もし半導体層（２）として非晶質シリコンを用いた場合には、非晶質シリコンは前記高温の熱工程によって結晶化されて多結晶になる。
【０００６】
以後、図１（ｂ）に示すように、前記ゲート酸化膜（３）上に不純物でドープした多結晶シリコンを化学蒸着（ＣＶＤ）により厚さ２０００Å〜５０００Å程度で成長させ、ホトエッチングにより不要部分の多結晶シリコンを除去してゲート（４）を形成した後、前記ゲート（４）をマスクとして利用して所望の種類の不純物を、例えば１×１０１３〜１×１０１８／ｃｍ２程度のドーズ量で半導体層（２）内に注入して図１（ｃ）に示すように、自己整列したソース／ドレイン領域（５）を形成する。
【０００７】
以後、図１（ｂ）に示すように、化学蒸着により全面にわたって酸化膜（ＳｉＯ２）（６）を厚さ３０００Å〜５０００Å程度で蒸着した後、選択的なエッチングによりコンタクトホールを形成して前記ソース／ドレイン領域（５）およびゲート（４）一部を露出させる。
【０００８】
図１（ｅ）に示すように、スパッタリング法によりＡｌまたはＭｏ／Ａｌ等の金属物質を蒸着し、前述過程によって露出したソース／ドレイン領域（５）およびゲート（４）上のみ残存するように、不要部分を選択的に蝕刻して電極（７）を形成することにより、基板（１）上方の所定領域にソース／ドレイン領域（５）およびチャネル領域（ソースとドレイン間の半導体層（２））が形成され、チャネル領域上にゲート酸化膜（３）とゲート（４）が形成され、前記ソースとドレイン領域（５）とゲート（４）に電極（７）が形成され、その電極（７）領域を除く表面上に絶縁膜（６）が形成される。
【０００９】
このように製造された薄膜トランジスタのゲート（４）上部のゲート電極（７）に電源を印加すれば、チャネル領域の半導体層（２）に電子または正孔が集まってチャネルを形成するので、ソースとドレインとが導通されて液晶表示素子の駆動スイッチの役割を果たす。
【００１０】
しかしながら、ゲート電極（７）に負電圧が印加されれば、ソースとドレイン間に印加される電圧の大部分がドレインとチャネルとの間の場所位に集中してしまい、電荷の衝突による電子−正孔対の発生および電荷トラップ準位におけるトンネル効果等により漏れ電流が多量発生して電気的スイッチ機能が劣化することにより素子の特性を低下させる問題点があった。
【００１１】
【発明が解決しようとする課題】
本発明は、前述した問題点を解消するためのもので、液晶表示素子に用いられる電気的なスイッチの機能を向上させ、駆動時に漏れ電流を防止し、活性半導体層の段差を低減させて断線を防止することにより素子の信頼性を向上することにその目的がある。
【００１２】
【課題を解決するための手段】
上記の目的を達成するために、本発明の薄膜トランジスタの製造方法は、基板上に半導体層を蒸着し、半導体層の活性領域に第１の酸化膜と酸化保護膜を形成する工程と、露出した半導体層を熱酸化して第２の酸化膜を形成する工程と、前記酸化保護膜の中央部位にゲートを形成し、ゲート表面を熱酸化し、第３の酸化膜をその上に形成する工程と、露出した酸化保護膜を除去し第３の酸化膜をマスクとして利用して両側半導体層に不純物をイオン注入してソース領域及び／ドレイン領域を形成する工程と、全面にわたって絶縁膜を蒸着し、前記ソース領域及び／ドレイン領域にコンタクトホールを形成する工程と、コンタクトホール上に金属を蒸着して電極を形成する工程とを含む。
【００１３】
また、本発明の薄膜トランジスタは、絶縁基板上に形成される半導体層と、半導体層の両側に形成されるソース領域及び／ドレイン領域と、ソース領域及び／ドレイン領域の両側に形成されるフィールド酸化膜と、ソース領域及び／ドレイン領域間の上側に順次形成されるゲート酸化膜および酸化保護膜と、酸化保護膜上に前記ソース領域及び／ドレイン領域と一定間隔を有して形成されるゲートと、ゲートおよびソース領域及び／ドレイン領域用のコンタクトホールを有しながら全面に形成される絶縁膜と、コンタクトホールを覆うように形成される電極とを、含む。
【００１４】
【実施例】
以下、本発明を添付図面を参照して詳述する。
【００１５】
図２及び図３は本発明の薄膜トランジスタの製造工程を示す断面図であり、図４は本発明の他の実施例の薄膜トランジスタを示す断面図である。図２（ａ）に示すように、清潔し、よく乾燥された石英基板等の多結晶シリコンまたは非晶質シリコンを厚さ３０ｎｍ〜５０ｎｍ程度で蒸着して半導体層（２）を形成する。
【００１６】
図２（ｂ）に示すように、半導体層（２）を熱酸化して厚さ４００Å〜１５００Å程度の第１の酸化膜（３）を成長させ、第１の酸化膜（３）上に化学蒸着気相法により窒化シリコン膜（Ｓｉ３Ｎ４）等の酸化保護膜（８）を厚さ２００Å〜１０００Å程度で蒸着する。
【００１７】
以後、図２（ｃ）に示すように、ゲートおよびソース領域及び／ドレイン領域が形成される活性領域にのみ第１の酸化膜（３）および酸化保護膜（８）が残存するように不要部分を除去する。
【００１８】
図２（ｄ）に示すように、酸化保護膜（８）をマスクとして半導体層（２）を９００〜１１００℃の高温で熱酸化させて第２の酸化膜（１０）を形成する。
【００１９】
この時露出された半導体層（２）は全部熱酸化され、酸化保護膜（８）が形成された部分は酸化されない。
【００２０】
図３（ｅ）に示すように、全面にドーピングされた半導体層を蒸着し、ホトエッチングにより不要部分を選択的に除去してゲート（４）を形成する。
【００２１】
図３（ｆ）に示すように、８００〜１１００℃の高温でゲート（４）を熱酸化して露出されたゲート（４）表面に第３の酸化膜（９）を形成し、露出された酸化保護膜（８）を選択的に除去する。
【００２２】
図３（ｇ）に示すように、第３の酸化膜（９）およびゲート（４）をマスクとして前記半導体層（２）に不純物をイオン注入してソース／ドレイン領域（５）を形成する。
【００２３】
この時、Ｎ型薄膜トランジスタを製造する場合には、燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）のような不純物をイオン注入し、Ｐ型薄膜トランジスタを製造する場合には、硼素（ｂ）、ガリウム（Ｇａ）などの不純物をイオン注入する。
【００２４】
ソース領域とドレイン領域は、半導体層（２）の両端部にお互いに話して設ける。更に、ソース領域とドレイン領域は△Ｌだけおいて設ける。この△Ｌは第３の酸化膜（９）の厚さであり、この層はマスクとして用いられる。この距離を設けることによって従来の薄膜トランジスタで生じていた漏れ電流を減らすことができる。
【００２５】
また、図３（ｈ）に示すように、全面に絶縁膜（１１）を蒸着しソース／ドレイン領域（５）およびゲート（４）上の絶縁膜（１１）および第１、第３の酸化膜（３），（９）を選択的にエッチングしてコンタクトホールを形成する。
【００２６】
図４（ｉ）に示すように、全面にアルミニウム（Ａｌ）またはモリブデン／アルミニウム（Ｍｏ／Ａｌ）、タングイスタン／アルミニウム（Ｗ／Ａｌ）等の金属合金または複層金属をスパッタリング法により蒸着し、前記コンタクトホール部分にのみ残存するように、不要部分を選択的に除去して電極（７）を形成することにより、薄膜トランジスタを製造する。
【００２７】
ここで、図５は本発明の他の実施例である。この実施例も前述したようにソース／ドレイン領域（５）を形成し絶縁膜（１１）を蒸着した後、ソース／ドレイン領域（５）にコンタクトホールを形成して露出したソース／ドレイン領域（５）にイオンを注入し、高濃度にドープした半導体層（１２）を形成し、その後に、電極（７）形成する。
【００２８】
このように製造される本発明の構造は、絶縁基板（１）上に半導体層（２）が形成され、半導体層（２）上にソース領域及び／ドレイン領域（５）が形成され、ソース領域及び／ドレイン領域（５）の両側にフィールド酸化膜（１０）が形成され、ソース領域及び／ドレイン領域（５）間の上側にソース／ドレイン用のコンタクトホールを有するゲート酸化膜（３）が形成され、チャネル領域の上側のゲート酸化膜（３）上に酸化保護膜（８）が形成され、酸化保護膜（８）上には水平方向にソース／ドレイン領域と一定間隔（△Ｌ）をおいてゲート（４）が形成され、ゲート（４）表面にコンタクトホールを有する酸化膜（９）が形成され、全ての表面にはソース／ドレインおよびゲート用のコンタクトホールを有する絶縁膜（１１）が形成され、コンタクトホールを覆うように電極（７）が形成された構造である。
【００２９】
以上説明した本発明の薄膜トランジスタの動作は従来と同一である。
【００３０】
【発明の効果】
以上説明したように本発明によれば、ソース／ドレイン領域および水平方向に一定間隔（△Ｌ）を有するゲートを形成して５００℃以上の高温工程を使用することによって多結晶薄膜トランジスタでの漏れ電流の発生を低減させることができ、これにより液晶表示装置の画素に適用する場合電気的なスイッチ素子としての性能を十分確保でき、酸化防止膜として用いられた誘電率の高い窒化ケイ素薄膜（Ｓｉ３Ｎ４）をゲート絶縁膜の一部として使用することより素子のゲート電極と活性半導体層間のピンホールを防止することができるだけでなく、相対的に大きい導通電流が得られる。
【００３１】
また、半導体層の活性領域を除外した部分を熱酸化させて酸化膜を形成することにより、活性半導体層の領域の周辺に生ずる段差を減少して信号電極線の断線を防止できる効果がある。
【図面の簡単な説明】
【図１】図１（ａ）内至図１（ｅ）は、従来の薄膜トランジスタの製造工程を示す断面図である。
【図２】図２（ａ）乃至（ｄ）は、本発明の薄膜トランジスタの製造工程を示す断面図である。
【図３】図３（ｅ）内至図３（ｈ）は、図２（ｄ）で示された工程に続く、本発明の薄膜トランジスタの製造工程を示す断面図である。
【図４】図４（ｉ）は、図３（ｈ）で示された工程に続く、本発明の薄膜トランジスタの製造工程を示す断面図である。
【図５】本発明の他の実施例を示す断面図である。
【符号の説明】
１ 絶縁基板
２ 半導体層
３，９，１０ 酸化膜
５ ソース／ドレイン領域
７ 電極
８ 酸化保護膜
１１ 絶縁膜
１２ 高濃度にドープされた半導体層
Claims (4)
- 絶縁基板上に半導体層を蒸着し、そしてゲート酸化膜として第１の酸化膜と酸化保護膜を形成する工程と、
活性領域にのみ第１の酸化膜と酸化保護膜が残存するように第１の酸化膜と酸化保護膜を選択的に除去しそして半導体層の露出表面を酸化して第２の酸化膜を形成する工程と、
酸化保護膜の予め定められた部分にゲートをパターニングしそしてゲート表面を熱酸化処理してその上に第３の酸化膜を形成する工程と、その場合酸化保護膜はゲートより広い幅を有し、
酸化保護膜の露出した部分を除去しそして前記第１の酸化膜を介して半導体層に不純物のイオン注入を実施してソース領域及びドレインを形成する工程と、
全面にわたって絶縁膜を蒸着そしてそのソース領域及びドレイン領域領域上の前記絶縁膜及び前記第１の酸化膜中にコンタクトホールを形成する工程と、
前記コンタクトホールを覆うように金属物質を蒸着させて電極を形成する工程と、
を含む薄膜トランジスタの製造方法。 - 酸化保護膜を窒化シリコン（Ｓｉ3Ｎ4）膜で形成することを特徴とする請求項１記載の薄膜トランジスタの製造方法。
- 第１の膜、第２の膜および第３の膜は、８００〜１１００℃の温度で熱酸化処理で形成される請求項１記載の薄膜トランジスタの製造方法。
- コンタクトホールの形成後に、ソース領域及びドレイン領域中にイオンを注入することをさらに含む請求項１記載の薄膜トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920017811A KR950005485B1 (ko) | 1992-09-29 | 1992-09-29 | 박막트랜지스터 및 그 제조방법 |
| KR92-17811 | 1992-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196703A JPH06196703A (ja) | 1994-07-15 |
| JP3587867B2 true JP3587867B2 (ja) | 2004-11-10 |
Family
ID=19340306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24284993A Expired - Fee Related JP3587867B2 (ja) | 1992-09-29 | 1993-09-29 | 薄膜トランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5422287A (ja) |
| JP (1) | JP3587867B2 (ja) |
| KR (1) | KR950005485B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663077A (en) * | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| JP3313840B2 (ja) * | 1993-09-14 | 2002-08-12 | 富士通株式会社 | 半導体装置の製造方法 |
| CN100367461C (zh) * | 1993-11-05 | 2008-02-06 | 株式会社半导体能源研究所 | 一种制造薄膜晶体管和电子器件的方法 |
| US6897100B2 (en) | 1993-11-05 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device |
| US5780352A (en) * | 1995-10-23 | 1998-07-14 | Motorola, Inc. | Method of forming an isolation oxide for silicon-on-insulator technology |
| US5573961A (en) * | 1995-11-09 | 1996-11-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a body contact for a MOSFET device fabricated in an SOI layer |
| JP3717634B2 (ja) * | 1997-06-17 | 2005-11-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW408351B (en) * | 1997-10-17 | 2000-10-11 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US6559906B1 (en) * | 1998-01-30 | 2003-05-06 | Hitachi, Ltd. | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions |
| US6781646B2 (en) | 2000-07-28 | 2004-08-24 | Hitachi, Ltd. | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions |
| JP2004152962A (ja) * | 2002-10-30 | 2004-05-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US20070252233A1 (en) * | 2006-04-28 | 2007-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4104087A (en) * | 1977-04-07 | 1978-08-01 | The United States Of America As Represented By The Secretary Of The Air Force | Method for fabricating MNOS memory circuits |
| US4192059A (en) * | 1978-06-06 | 1980-03-11 | Rockwell International Corporation | Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devices and conducting lines |
| US4466172A (en) * | 1979-01-08 | 1984-08-21 | American Microsystems, Inc. | Method for fabricating MOS device with self-aligned contacts |
-
1992
- 1992-09-29 KR KR1019920017811A patent/KR950005485B1/ko not_active IP Right Cessation
-
1993
- 1993-09-28 US US08/127,812 patent/US5422287A/en not_active Expired - Lifetime
- 1993-09-29 JP JP24284993A patent/JP3587867B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5422287A (en) | 1995-06-06 |
| JPH06196703A (ja) | 1994-07-15 |
| KR940008129A (ko) | 1994-04-28 |
| KR950005485B1 (ko) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100326694B1 (ko) | 측면 방향 게터링을 이용한 반도체 장치 제조 방법 | |
| JP3587867B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| KR100317641B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH06349853A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH09181089A (ja) | 超自己整列バイポーラトランジスタの製造方法 | |
| JP2733909B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0746728B2 (ja) | 半導体装置の製造方法 | |
| JPH0828502B2 (ja) | 双方向性の電力用縦形ｍｏｓ素子およびそれの製造方法 | |
| JP2571004B2 (ja) | 薄膜トランジスタ | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2008103392A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3175390B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06112223A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0684939A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06275830A (ja) | アキュムレーション型多結晶シリコン薄膜トランジスタ | |
| JPH04299571A (ja) | 薄膜トランジスタ | |
| JPH04165629A (ja) | Ｍｏｓ型半導体装置 | |
| KR100259587B1 (ko) | 반도체장치의 제조 방법 | |
| JPH0621461A (ja) | 薄膜トランジスタ | |
| KR100567273B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100222898B1 (ko) | 박막 트랜지스터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040811 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |