JP3564472B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3564472B2 JP3564472B2 JP2003568697A JP2003568697A JP3564472B2 JP 3564472 B2 JP3564472 B2 JP 3564472B2 JP 2003568697 A JP2003568697 A JP 2003568697A JP 2003568697 A JP2003568697 A JP 2003568697A JP 3564472 B2 JP3564472 B2 JP 3564472B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion layer
- semiconductor device
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 238000000034 method Methods 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims description 154
- 238000009792 diffusion process Methods 0.000 claims description 124
- 239000003990 capacitor Substances 0.000 claims description 58
- 239000012535 impurity Substances 0.000 claims description 54
- 238000003860 storage Methods 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 24
- 150000004767 nitrides Chemical class 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- -1 arsenic ions Chemical class 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 229910015900 BF3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/905—Plural dram cells share common contact or common trench
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines
Landscapes
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にＤＲＡＭをロジックチップに混載する所謂ＤＲＡＭ混載ロジックＬＳＩに適用されるものである。
【背景技術】
【０００２】
近年、小型化と大容量のメモリー容量と高速のデータ転送速度とが要求されるマルチメディア機器向けに、高性能ロジック回路とＤＲＡＭメモリ部とを混載したＤＲＡＭ混載デバイスが実用化されている。ＤＲＡＭ混載デバイスは、ＤＲＡＭメモリセルの情報記憶部であるキャパシタが半導体基板のトレンチ内に設けられているトレンチ型キャパシタ型と、半導体基板の主面の上方にキャパシタや電極が三次元的に積み上げられているスタックキャパシタ型とに大きく分けられる。
【０００３】
一方、より簡便にメモリセルを形成できるデバイスとして、ゲート絶縁膜を容量絶縁膜として用い、ゲート電極をプレート電極として用いた，所謂プレーナ型（ＭＯＳ構造）のＤＲＡＭ及びロジック回路を混載したデバイスが最近改めて注目を集めている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来のＤＲＡＭ混載ロジック回路については、それぞれ以下のような不具合があった。
【０００５】
上記トレンチ型キャパシタ型やスタック型のＤＲＡＭ混載デバイスを製造するためのプロセスにおいては、メモリセルトランジスタに加えてメモリセルキャパシタを形成するために複雑な工程が追加されている。その結果、設計変更などのための開発期間や、デバイスの製造に要する期間が長期化する上に、デバイスの歩留まり向上が益々困難となり、製造コストも高くなるという不具合があった。
【０００６】
また、プレーナ型のＤＲＡＭ混載デバイスについては、これを製造するためのプロセスは短く単純であるが、メモリセルのサイズがスタックキャパシタ型やトレンチ型キャパシタ型よりも大きくなってしまうために、大容量のＤＲＡＭをロジック回路に混載することが困難になってしまうという不具合があった。
【０００７】
本発明の目的は、複雑な工程を追加することなく、簡便に所望の容量のＤＲＡＭをロジック回路に混載したデバイスを実現するための半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の半導体装置の製造方法は、ゲート絶縁膜，ゲート電極，ソース拡散層及びドレイン拡散層を有するメモリセルトランジスタと、プレート電極及び容量絶縁膜を有するキャパシタとを備えた半導体装置の製造方法であって、上記半導体層の一部をエッチングして、キャパシタ用トレンチを形成する工程（ａ）と、上記工程（ａ）の後、上記キャパシタ用トレンチを埋める，熱酸化膜からなる下敷き酸化膜及びエッチングマスク膜を用いて、上記半導体層の一部をエッチングして分離用トレンチを形成した後、上記分離用トレンチ内に絶縁膜を埋め込んでトレンチ分離を形成する工程（ｂ）と、上記工程（ｂ）の後、上記エッチングマスク膜及び上記下敷き酸化膜とをそれぞれ除去する工程（ｃ）と、上記工程（ｃ）の後で、上記キャパシタ用トレンチの壁面上に容量絶縁膜を形成する工程（ｄ）と、上記工程（ｄ）の後で、上記キャパシタ用トレンチ内及び上記半導体層の上面上に亘って、導体膜を形成する工程（ｅ）と、上記導体膜をパターニングして、活性領域の上に上記メモリセルトランジスタのゲート電極を形成するとともに、上記キャパシタ用トレンチを埋めるキャパシタのプレート電極を形成する工程（ｆ）とを含んでいる。
【００１８】
この方法により、２回の酸化膜の形成及び除去により、キャパシタ用トレンチの壁面，つまりストレージノード拡散層の表面が清浄化かつ平滑化されるので、比較的厚みの均一な容量絶縁膜を有する，安定した容量特性を有するキャパシタが得られる。
【００１９】
上記工程（ｆ）の後で、上記ゲート電極をマスクとして上記活性領域内に不純物イオンを注入して、上記半導体層内の上記ゲート電極の両側方に位置する領域に２つの第１の不純物拡散層を形成する工程（ｇ）と、上記工程（ｇ）の後で、上記ゲート電極及び上記プレート電極の各側面をそれぞれ覆うとともに、上記２つの第１の不純物拡散層のうち上記ゲート電極−プレート電極間に位置する一方の第１の不純物拡散層を全体的に覆う第１，第２の絶縁膜サイドウォールを形成する工程（ｈ）をさらに含むことにより、ソース拡散層となる一方の第１の不純物拡散層に、その後の工程においてシリサイド層が形成されたり、不純物が侵入するのを抑制することができる。
【００２０】
上記工程（ｈ）の後で、上記ゲート電極及び第１，第２のサイドウォールをマスクとして上記活性領域に不純物イオンを注入して、上記２つの第１の不純物拡散層のうち他方の第１の不純物拡散層内に上記工程（ｇ）におけるよりも高濃度の不純物イオンを注入して、第２の不純物拡散層を形成する工程（ｉ）をさらに含むことにより、メモリセルトランジスタのドレイン拡散層が、第１，第２の不純物拡散層によって構成されるので、動作時に電界の緩和機能の高いメモリセルトランジスタが形成される。
【００２１】
上記工程（ｉ）の後で、上記第２の不純物拡散層の上部をシリサイド化して、シリサイド層を形成する工程（ｊ）をさらに含むことにより、ドレインコンタクト抵抗の小さい、かつ、リークの小さいメモリセルが形成される。
【００２２】
上記プレート電極及びゲート電極を覆う層間絶縁膜を形成する工程（ｋ）と、上記層間絶縁膜を貫通して上記ドレイン拡散層に接続されるビット線コンタクト及びビット線と、上記層間絶縁膜を貫通して上記プレート電極に接続されるプレートコンタクト及びシールド配線とを形成する工程（ｌ）とを含んでいることにより、製造工程数の増大を招くことなく、プレート電極の電位変動を抑制する機能の高い，電荷保持能力の高いキャパシタが形成される。
【００２３】
上記工程（ａ）の後、かつ、上記工程（ｃ）の前に、熱酸化法により、上記キャパシタ用トレンチの壁面上に注入保護用酸化膜を形成した後、上記半導体層のうち上記注入保護用酸化膜の下方に位置する領域に不純物を導入して、ストレージノード用拡散層を形成する工程と、上記ストレージノード用拡散層を形成した後、上記注入保護用酸化膜を除去する工程とをさらに含んでいてもよい。
【００２４】
上記ストレージノード用拡散層を形成する工程では、上記注入保護用酸化膜の上方から上記不純物のイオン注入又はプラズマドープを行なうことができる。
【００２５】
上記半導体装置は、ゲート電極及びソース・ドレイン拡散層を有するロジックトランジスタをさらに備えており、上記工程（ｂ）では、上記ロジックトランジスタ形成領域においても、トレンチ分離を形成し、上記工程（ｅ）では、上記ロジックトランジスタ形成領域にも上記導体膜を形成し、上記工程（ｆ）では、上記導体膜から上記ロジックトランジスタのゲート電極を形成することにより、ＤＲＡＭ・ロジック混載型半導体装置を簡素な工程で形成することができる。
【００２６】
上記工程（ｄ）では、上記メモリセルトランジスタの活性領域の上に、上記容量絶縁膜と共通の膜を用いて上記ゲート絶縁膜を形成することにより、製造コストの低減を図ることができる。
【発明の効果】
【００２７】
本発明によれば、工程数の増加を極力抑制しながら、ソース拡散層を介するリーク電流を抑制することなどができ、よって、記憶保持機能の高いメモリ部を備えた半導体装置及びその製造方法を実現することができる。
【発明を実施するための最良の形態】
【００２８】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置のうちメモリ部の構成を示す平面図である。図２（ａ），（ｂ）は、それぞれ図１に示すIIa-IIa 線における断面図及びIIb-IIb 線における断面図である。なお、図２（ａ）においては、半導体装置のメモリ領域Ｒmemo及びロジック回路領域Ｒlogcにおける断面構造が示されているが、図１及び図２（ｂ）においては、ロジック回路領域Ｒlogcにおける平面構造及び断面構造の図示は省略されている。
【００２９】
図１及び図２（ａ），（ｂ）に示すように、本実施形態の半導体装置は、ｐ型のシリコン基板１０と、シリコン基板１０のメモリ領域Ｒmemoに設けられたｐウエル１１ａと、シリコン基板１０のロジック回路領域Ｒlogcに設けられたｎウエル１１ｂ及びｐウエル１１ｃと、メモリ領域Ｒmemoのｐウエル１１ａの底部を囲む深部ｎウエル１１ｄとを有しており、いわゆるトリプルウエル構造を有している。また、メモリ領域Ｒmemoにおける活性領域を区画するシャロートレンチ分離１２ａと、ロジック回路領域Ｒlogcにおける活性領域を区画するシャロートレンチ分離１２ｂとを備えている。
【００３０】
そして、メモリ領域Ｒmemoにおいては、ｐウエル１１ａの上に、ゲート電極１６ａ，ゲート絶縁膜１４ａ，絶縁膜サイドウォール２５ａ，低濃度のｎ型不純物を含む低濃度ドレイン拡散層１７ｂ，高濃度のｎ型不純物を含む高濃度ドレイン拡散層１７ａ，ソース拡散層１８及びシリサイド層１６ｄを有するメモリセルトランジスタＴrmと、プレート電極１６ｂ，ストレージノードとして機能するｎ型拡散層１９，容量絶縁膜１５及び絶縁膜サイドウォール２５ｂを有するトレンチ型キャパシタＣptとが設けられている。ここで、高濃度ドレイン拡散層１７ａ及び低濃度ドレイン拡散層１７ｂによってドレイン拡散層が構成され、高濃度ドレイン拡散層１７ａ，低濃度ドレイン拡散層１７ｂ及びシリサイド層１６ｄにより、メモリセルトランジスタのドレイン領域が構成されている。一方、ソース拡散層１８は、全体的に低濃度のｎ型不純物を含む低濃度不純物拡散層のみによって構成されている。また、ソース拡散層１８は２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われていることから、ソース拡散層１８の上にはシリサイド層が形成されていないので、ソース領域はソース拡散層１８のみによって構成されている。
【００３１】
また、ロジック回路領域Ｒlogcにおいては、ゲート電極１６ｃ，ゲート絶縁膜１４ｂ，絶縁膜サイドウォール２６及びｐ型ソース・ドレイン拡散層１９を有するｐチャネル型ＭＩＳトランジスタ（ｐＭＩＳ）と、ゲート電極１６ｃ，ゲート絶縁膜１４ｂ，絶縁膜サイドウォール２６及びｎ型ソース・ドレイン拡散層２０を有するｎチャネル型ＭＩＳトランジスタ（ｎＭＩＳ）とが設けられている。
【００３２】
そして、基板全体には層間絶縁膜３０が堆積されており、層間絶縁膜３０を貫通してメモリ領域ＲmemoのメモリセルトランジスタＴrmの高濃度ドレイン拡散層１７ａに接続されるビット線コンタクト３１と、ビット線コンタクト３１に接続され層間絶縁膜３０の上に延びるビット線３２とが設けられている。このメモリ領域Ｒmemoの構造は、いわゆるオープンビット線構造である。
【００３３】
なお、ロジック回路領域Ｒlogcにおいても、層間絶縁膜３０を貫通してソース・ドレイン拡散層１９，２０に到達するソースコンタクト及びドレインコンタクトや、層間絶縁膜３０を貫通してゲート電極１６ｃにコンタクトするゲートコンタクトなどが設けられているが、これらの部材は本発明の本質に関わる部分ではないので、図示が省略されている。
【００３４】
ここで、本実施形態の第１の特徴は、ソース拡散層１８が２つのサイドウォール２５ａ，２５ｂによって覆われていること、そして、その結果、ソース拡散層１８の上にはシリサイド層が形成されないこと、ソース領域には高濃度ドレイン拡散層１７ａと同程度に高濃度の不純物を含む拡散層は存在せず、低濃度ドレイン拡散層１７ｂと同程度に低濃度の不純物を含むソース拡散層１８のみが存在することである。また、本実施形態の第２の特徴は、メモリ領域Ｒmemoにおける層間絶縁膜３０の上に、ビット線３２とほぼ平行に延びるシールド線３３と、層間絶縁膜３０を貫通してシールド線３３とプレート電極１６ｂとを接続するプレートコンタクト３１とが設けられており、このシールド線３３がビット線３２と同じ配線層に設けられている点である。そして、シールド線３３はさらに上層の配線（図示せず）に接続されていて、この上層の配線からシールド線３３を介してプレート電極１６ｂに、電源電圧ＶDDと接地電圧Ｖssとの間の中間電圧（例えばＶDD／２）を印加するように構成されている。シールド線３３は、特にオープンビット線構造において必要な部材であり、元来、両側のビット線３２同士の電気的信号の干渉を抑制するために設けられている。
【００３５】
本実施形態では、ソース拡散層１８が２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われているので、サイドウォール形成後の工程で、ソース拡散層１８がシリサイド化されたり、各種不純物がソース拡散層１８に侵入するのを抑制することができる。そして、この各種不純物の侵入を抑制することができたり、ソース拡散層１８の上にはシリサイド層が形成されないことにより、ソース拡散層１８を介するリークが低減される。
【００３６】
また、シールド線３３がプレートコンタクト３４によってプレート電極１６ｂに接続され、シールド線３３を介してプレート電極１６ｂの電位が固定される。つまり、本実施形態により、プレート電極１６ｂの電位が頻繁に変化するのを抑制することができ、容量絶縁膜への電荷保持能力を高めることができる。そして、このシールド線３３は、後述するように、ビット線３２と同じ導体膜からパターニングされるものであるので、この構造を採ることによって製造工程の増大を招くものではない。よって、本実施形態により、いわゆるオープンビット線方式のレイアウトを採りながら、プレート電極１６ｂの電位が頻繁に変化するのを抑制することができる。また、プレート電極１６ｂがメモリセルトランジスタのゲート電極１６ａと共通の導体膜から形成されているので、メモリセルサイズの縮小が可能になる。
【００３７】
次に、本発明の第１の実施形態における半導体装置の製造方法について説明する。図３（ａ）〜（ｅ）及び図４（ａ）〜（ｄ）は、本実施形態における半導体装置の製造工程を示す断面図である。ただし、図３（ａ）〜（ｅ）及び図４（ａ）〜（ｄ）においては、メモリ領域Ｒmemoのみを図示して、ロジック回路領域Ｒlogcの図示は省略する。
【００３８】
まず、図３（ａ）に示す工程で、ｐ型のシリコン基板１０の上に、例えば厚みが２００
ｎｍのＳｉＯ2 膜を形成した後、キャパシタ用トレンチを形成しようとする領域を開口し
たレジストマスク（図示せず）を形成する。そして、レジストマスクを用いてＳｉＯ2 膜をパターニングすることにより、酸化膜マスク５１を形成する。そして、酸化膜マスク５１を用いたドライエッチングにより、シリコン基板１０にキャパシタ用トレンチ５２を形成する。
【００３９】
次に、図３（ｂ）に示す工程で、熱酸化により、シリコン基板１０のうち露出している部分（キャパシタ用トレンチ５２の壁面）の上に、厚み約２０ｎｍの注入保護用酸化膜５３を形成する。この注入保護用酸化膜５３は、キャパシタ用トレンチ５２のエッジ部を丸めるとともに、その表面を清浄化，平滑化するためのものである。次に、酸化膜マスク５１を注入マスクとして用い、砒素イオン（Ａｓ+ ）を注入して、ストレージノードとなるｎ型拡散層１９を形成する。
【００４０】
次に、図３（ｃ）に示す工程で、酸化膜マスク５１及び注入保護用酸化膜５３を除去した後、基板上に、厚み２０ｎｍの熱酸化膜であるシリコン酸化膜５５と、厚み９５ｎｍのシリコン窒化膜５４とを順次形成した後、シリコン窒化膜５４のうちトレンチの上方に位置する部分を平坦にする。
【００４１】
次に、図３（ｄ）に示す工程で、シリコン窒化膜５４の上に、シャロートレンチを形成しようとする領域を開口したレジストマスク（図示せず）を形成し、レジストマスクを用いて、ドライエッチングを行なって、窒化膜マスク５４ａ及び下敷き酸化膜５５ａを形成する。さらに、窒化膜マスク５４ａ等をマスクとして用いてドライエッチングを行なうことにより、シリコン基板１０にシャロートレンチ５６を形成する。このとき、図示しないが、ロジック回路領域Ｒlogcにおいても、シャロートレンチを形成する。
【００４２】
次に、図３（ｅ）に示す工程で、基板上に、シリコン酸化膜（図示せず）を堆積した後、ＣＭＰにより、シリコン酸化膜と窒化膜マスク５４ａとを平坦化する。これにより、シャロートレンチ５６内にシリコン酸化膜が埋め込まれて、シャロートレンチ分離１２ａが形成される。このとき、ロジック回路領域Ｒlogcにも、図２（ａ）に示すようなシャロートレンチ分離１２ｂが形成される。その後、ウエットエッチングにより窒化膜マスク５４ａを選択的に除去した後、さらに、ウエットエッチングにより下敷き酸化膜５５ａを除去する。その際、シャロートレンチ分離１２ａの表面部もエッチングされるが、全体の厚みに対してわずかの厚み分がエッチングされるだけである。さらに、ロジック回路領域Ｒlogcの一部を覆うレジストマスク（図示せず）を用いて、シリコン基板１０のうちメモリ領域Ｒmemoとロジック回路領域Ｒlogcの一部とにリンイオン（Ｐ+ ）の注入を行なって、メモリ領域Ｒmemoとロジック回路領域Ｒlogcの一部とに亘って深部ｎウエル１１ｄ（図２（ａ）参照）を形成する。さらに、ロジック回路領域Ｒlogcのｐチャネル型トランジスタ形成領域を覆うレジストマスク（図示せず）を用いて、シリコン基板１０のうちメモリ領域Ｒmemoとロジック回路領域Ｒlogcの一部とにボロンイオン（Ｂ+ ）の注入を行なって、メモリ領域Ｒmemoのｐウエル１１ａと、ロジック回路領域Ｒlogcのｐウエル１１ｃ（図２（ａ）参照）とを形成する。また、メモリ領域Ｒmemoと、ロジック回路領域Ｒlogcのｎチャネル型トランジスタ形成領域とを覆うレジストマスク（図示せず）を用いて、リンイオン（Ｐ+ ）の注入を行なって、ロジック回路領域Ｒlogcにｎウエル１１ｂ（図２（ａ）参照）を形成する。なお、図２（ａ）には図示されていないが、メモリ領域Ｒmemo及びロジック回路領域Ｒlogcにおいて、シャロートレンチ分離１２ａ，１２ｂの直下方にはチャネルストッパ用の不純物が注入され、トランジスタのチャネル領域下方にはパンチスルーストッパ用の不純物が注入される。
【００４３】
なお、本実施形態では、シャロートレンチ分離１２ａを形成した後に、深部ウエル１１ｄ，ｐウエル１１ａ，１１ｃ及びｎウエル１１ｂを形成したが、図３（ａ）に示すキャパシタ用トレンチ５２を形成する前にこれらの各ウエルを形成してもよい。
【００４４】
次に、図４（ａ）に示す工程で、メモリ領域Ｒmemoの容量絶縁膜１５及びゲート絶縁膜１４ａ，ロジック回路領域Ｒlogcのゲート絶縁膜１４ｂとなる厚み２〜６ｎｍの熱酸化膜を形成した後、その上に、厚み２００ｎｍのポリシリコン膜を堆積する。その後、ポリシリコン膜及び熱酸化膜をパターニングすることにより、メモリ領域Ｒmemoに、トレンチ型キャパシタの容量絶縁膜１５及びプレート電極１６ｂと、メモリセルトランジスタのゲート絶縁膜１４ａ及びゲート電極１６ａとを形成する。また、図４（ａ）には図示されていないが、ロジック回路領域Ｒlogcには、ｐチャネル型ＭＩＳトランジスタ及びｎチャネル型ＭＩＳトランジスタのゲート絶縁膜１４ｂ及びゲート電極１６ｃを形成する（図２（ａ）参照）。なお、ポリシリコン膜のパターニングに先立って、ポリシリコン膜のうち，ｐチャネル型ＭＩＳトランジスタ及びｎチャネル型ＭＩＳトランジスタの双方，あるいはｐチャネル型ＭＩＳトランジスタのゲート電極となる部分に、ゲート電極抵抗を下げるための不純物イオンの注入を行なってもよい。
【００４５】
その後、メモリ領域Ｒmemoのメモリセルトランジスタ及びロジック回路領域Ｒlogcのｎチャネル型ＭＩＳトランジスタにエクステンション用濃度の砒素イオンを注入する。これにより、メモリ領域Ｒmemoにおいては低濃度ドレイン拡散層１７ｂ及びソース拡散層１８が形成され、ロジック回路領域Ｒlogcにおいてはｎチャネル型ＭＩＳトランジスタのエクステンション領域が形成される。このとき、メモリセルトランジスタのソース拡散層１８は、ストレージノードであるｎ型拡散層１９とオーバーラップするように形成される。また、図示されていないが、ロジック回路領域Ｒlogcにおいては、ｐチャネル型ＭＩＳトランジスタのエクステンション用濃度のフッ化ボロンイオンを注入して、ｐチャネル型ＭＩＳトランジスタのエクステンション領域を形成する。
【００４６】
次に、図４（ｂ）に示す工程で、基板上の全面にシリコン酸化膜及びシリコン窒化膜を順次堆積した後、異方性エッチングを行ない、メモリセルトランジスタのゲート電極１６ａの側面上に絶縁膜サイドウォール２５ａを形成する。このとき、トレンチ型キャパシタのプレート電極１６ｂの側面上にも、絶縁膜サイドウォール２５ｂが形成される。そして、メモリセルトランジスタのソース拡散層１８は、２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われる。また、ロジック回路領域Ｒlogcにおいて、ｐチャネル型ＭＩＳトランジスタ及びｎチャネル型ＭＩＳトランジスタの各ゲート電極１６ｃの側面上にも絶縁膜サイドウォール２６が形成される（図２（ａ）参照）。その後、ゲート電極１６ａ，絶縁膜サイドウォール２５ａ，２５ｂをマスクにして、ヒ素イオン（Ａｓ+ ）の注入を行ない、メモリ領域Ｒmemoの低濃度ドレイン拡散層１７ｂ及びその下方の領域に、高濃度ドレイン拡散層１７ａを形成する。ただし、メモリセルトランジスタのソース拡散層１８は、２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われているので、この工程で、ソース拡散層１８には高濃度のｎ型不純物がドープされず、高濃度ソース拡散層は形成されない。
【００４７】
また、ロジック回路領域Ｒlogcにおいても、ｐチャネル型ＭＩＳトランジスタ及びｎチャネル型ＭＩＳトランジスタの高濃度ソース・ドレイン拡散層用の不純物イオンを注入して、ソース・ドレイン拡散層１９，２０（図２（ａ）参照）を形成する。
【００４８】
次に、図４（ｃ）に示す工程で、各層の低抵抗化のためのサリサイド工程を行なう。このとき、メモリ領域Ｒmemoにおいて、ゲート電極１６ａ，プレート電極１６ｂの上部がコバルトシリサイド層になり、ドレイン拡散層１７ａの上部がコバルトシリサイド層１６ｄになる。また、図２（ａ）に示すように、ロジック回路領域Ｒlogcにおいて、ゲート電極１６ｃ及びソース・ドレイン拡散層１９，２０の上部もコバルトシリサイド層になる。一方、メモリセルトランジスタのソース拡散層１８は、２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われているので、この工程で、ソース拡散層１８の上にはシリサイド層は形成されない。
【００４９】
次に、図４（ｄ）に示す工程で、基板上に厚み９００ｎｍのシリコン酸化膜を堆積した後、ＣＭＰにより平坦化を行ない、層間絶縁膜３０を形成する。さらに、層間絶縁膜３０を貫通して、メモリ領域Ｒmemoの高濃度ドレイン拡散層１７ａ上のコバルトシリサイド層１６ｄ，プレート電極１６ｂ（のシリサイド層）にそれぞれ到達するコンタクトホールを形成した後、各コンタクトホールをタングステンなどによって埋めることにより、ビット線コンタクト３１及びプレートコンタクト３４を形成する。なお、ロジック回路領域Ｒlogcにおいても、ソース・ドレインコンタクトが形成される（図２（ａ）に図示せず）。その後、層間絶縁膜３０の上に、厚み４００ｎｍのアルミニウム合金膜（又は銅合金膜）を堆積した後、これをパターニングすることにより、ビット線３２及びシールド線３３を形成する。これにより、図１及び図２（ａ），（ｂ）に示す半導体装置の構造が得られる。
【００５０】
なお、本実施形態では、ゲート絶縁膜１４ａ及び容量絶縁膜１５として熱酸化膜を用いて説明したが、例えば、酸化膜，酸窒化膜，酸化膜／窒化膜の積層膜であるＯＮ膜，酸化膜／窒化膜／酸化膜の積層膜であるＯＮＯ膜，高誘電体膜であるＨｆＯ2 膜，ＺｒＯ2 膜などを共通の絶縁膜として用いることができる。また、ロジック回路領域Ｒlogcにおいては、トランジスタの種類に応じて、ゲート絶縁膜の厚みが２種類，３種類など、複数種類設けられていることが多い。そして、ロジック回路領域Ｒlogcの各トランジスタのゲート絶縁膜１４ｂも、酸化膜だけでなく、酸窒化膜，酸化膜／窒化膜の積層膜であるＯＮ膜，酸化膜／窒化膜／酸化膜の積層膜であるＯＮＯ膜，高誘電体膜であるＨｆＯ2 膜，ＺｒＯ2 膜などであってもよい。
【００５１】
本実施形態の製造方法によると、図３（ａ）に示すシャロートレンチを形成する工程の後、図４（ａ）に示す容量絶縁膜１５を形成する工程までに、図３（ｂ）に示す工程と、図３（ｃ）に示す工程とにおいて、２回の酸化工程と２回の酸化膜除去工程とを実施するため、キャパシタ用トレンチのコーナー部の形状を容易に丸めることが可能となるとともに、トレンチの壁面が清浄化，平滑化されるので、後に形成される容量絶縁膜１５の特性が向上する。この特性の向上とは、例えば膜厚がほぼ均一化されて、容量絶縁膜１５を介するリークが低減されたり、容量値のばらつきが小さくなるなどによって、電荷保持機能が安定することを意味する。
【００５２】
また、ソース拡散層１８が２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われているので、サイドウォール形成後の工程で、ソース拡散層１８がシリサイド化されたり、各種不純物がソース拡散層１８に侵入するのを抑制することができる。そして、この各種不純物の侵入を抑制することができたり、ソース拡散層１８の上にはシリサイド層が形成されないことにより、ソース拡散層１８を介するリークが低減される。
【００５３】
さらに、本実施形態の製造方法によると、層間絶縁膜３０を貫通するビット線コンタクト３１及びプレートコンタクト３４を共通の工程で形成することができ、かつ、ビット線３２及びシールド線３３も共通の金属膜から同時に形成することができる。したがって、工程数の増大を招くことなく、プレート電極１６ｂの電位安定化のための構造を実現することができる。
【００５４】
特に、ロジック回路領域ＲlogcのＭＩＳトランジスタのゲート絶縁膜を形成する前に、メモリ領域Ｒmemoのキャパシタ用トレンチ５２を形成することができるため、ロジック回路領域Ｒlogcのソース・ドレイン拡散層の不純物の拡散などに起因するトランジスタの性能を悪化させることなく、トレンチ型キャパシタを有するＤＲＡＭ混載型ロジックＬＳＩを、安価に製造することができる。
【００５５】
また、トレンチ型キャパシタのプレート電極１６ｂが、メモリセルトランジスタのゲート電極１６ａや、ロジック回路領域ＲlogcのＭＩＳトランジスタのゲート電極１６ｃと、同じ導体膜（ポリシリコン膜）から形成されるので、工程の簡素化を図ることができる。
【００５６】
（第２の実施形態）
次に、本発明の第２の実施形態における半導体装置の製造方法について説明する。本実施形態においても、形成される半導体装置の構造は、図１及び図２（ａ），（ｂ）に示す構造と同じであるが、工程の手順が異なっている。図５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）は、本実施形態における半導体装置の製造工程を示す断面図である。ただし、図５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）においては、メモリ領域Ｒmemoのみを図示して、ロジック回路領域Ｒlogcの図示は省略する。なお、本実施形態においても、各要素の厚みや不純物濃度は第１の実施形態と同じであるので、その記載を省略する。
【００５７】
まず、図５（ａ）に示す工程で、ｐ型のシリコン基板１０の上に、例えば厚みが２００ｎｍのＳｉＯ2 膜を形成した後、キャパシタ用トレンチを形成しようとする領域を開口したレジストマスク（図示せず）を形成する。そして、レジストマスクを用いてＳｉＯ2 膜をパターニングすることにより、酸化膜マスク５１を形成する。そして、酸化膜マスク５１を用いたドライエッチングにより、シリコン基板１０にキャパシタ用トレンチ５２を形成する。
【００５８】
次に、図５（ｂ）に示す工程で、酸化膜マスク５１を除去した後、キャパシタ用トレンチ５２内及びシリコン基板１０の上に、厚み２０ｎｍのシリコン酸化膜５５と、厚み９５ｎｍのシリコン窒化膜５４とを順次形成し、例えばＣＭＰによりシリコン窒化膜５４の平坦化を行なう。
【００５９】
次に、図５（ｃ）に示す工程で、シリコン窒化膜５４の上に、シャロートレンチを形成しようとする領域を開口したレジストマスク（図示せず）を形成し、レジストマスクを用いて、ドライエッチングを行なって、窒化膜マスク５４ａ及び下敷き酸化膜５５ａを形成する。さらに、窒化膜マスク５４ａ等をマスクとして用いてドライエッチングを行なうことにより、シリコン基板１０にシャロートレンチ５６を形成する。このとき、図示しないが、ロジック回路領域においても、シャロートレンチを形成する。
【００６０】
次に、図６（ａ）に示す工程で、第１の実施形態における図３（ｅ）に示す工程と同様の処理を行なって、基板上に、シリコン酸化膜（図示せず）を堆積した後、ＣＭＰにより、シリコン酸化膜と窒化膜マスク５４ａとを平坦化する。これにより、シャロートレンチ５６内にシリコン酸化膜が埋め込まれて、シャロートレンチ分離１２ａが形成される。このとき、ロジック回路領域Ｒlogcにも、図２（ａ）に示すようなシャロートレンチ分離１２ｂが形成される。その後、ウエットエッチングにより窒化膜マスク５４ａを選択的に除去した後、さらに、ウエットエッチングにより下敷き酸化膜５５ａを除去する。
【００６１】
その後、キャパシタ用トレンチ５２内及びシリコン基板１０の上に、注入保護用酸化膜５３を形成し、さらに、注入保護用酸化膜５３の上にレジストマスク５８を形成し、このレジストマスク５８を注入マスクとして用い、砒素イオン（Ａｓ+ ）を注入して、ストレージノードとなるｎ型拡散層１９を形成する。このとき、後に形成されるメモリセルトランジスタのソース拡散層とｎ型拡散層１９とがオーバーラップするように、レジストマスク５８の横方向寸法にマージンが設定されている。
【００６２】
次に、図６（ｂ）に示す工程で、レジストマスク５８を除去した後、ウエットエッチングにより注入保護用酸化膜５３を除去する。さらに、ロジック回路領域Ｒlogcの一部を覆うレジストマスク（図示せず）を用いて、シリコン基板１０のうちメモリ領域Ｒmemoとロジック回路領域Ｒlogcの一部とにリンイオン（Ｐ+ ）の注入を行なって、メモリ領域Ｒmemoとロジック回路領域Ｒlogcの一部とに亘って深部ｎウエル１１ｄ（図２（ａ）参照）を形成する。さらに、ロジック回路領域Ｒlogcのｐチャネル型トランジスタ形成領域を覆うレジストマスク（図示せず）を用いて、シリコン基板１０のうちメモリ領域Ｒmemoとロジック回路領域Ｒlogcの一部とにボロンイオン（Ｂ+ ）の注入を行なって、メモリ領域Ｒmemoのｐウエル１１ａと、ロジック回路領域Ｒlogcのｐウエル１１ｃ（図２（ａ）参照）とを形成する。また、メモリ領域Ｒmemoと、ロジック回路領域Ｒlogcのｎチャネル型トランジスタ形成領域とを覆うレジストマスク（図示せず）を用いて、リンイオン（Ｐ+ ）の注入を行なって、ロジック回路領域Ｒlogcにｎウエル１１ｂ（図２（ａ）参照）を形成する。なお、図２（ａ）には図示されていないが、メモリ領域Ｒmemo及びロジック回路領域Ｒlogcにおいて、シャロートレンチ分離１２ａ，１２ｂの直下方にはチャネルストッパ用の不純物が注入され、トランジスタのチャネル領域下方にはパンチスルーストッパ用の不純物が注入される。
【００６３】
なお、本実施形態では、シャロートレンチ分離１２ａを形成した後に、深部ウエル１１ｄ，ｐウエル１１ａ，１１ｃ及びｎウエル１１ｂを形成したが、図５（ａ）に示すキャパシタ用トレンチ５２を形成する前にこれらの各ウエルを形成してもよい。
【００６４】
次に、図６（ｃ）に示す工程で、メモリ領域Ｒmemoの容量絶縁膜１５，ゲート絶縁膜１４ａ及びロジック回路領域Ｒlogcのゲート絶縁膜１４ｂとなる熱酸化膜を形成した後、その上に厚み２００ｎｍのポリシリコン膜を堆積する。その後、ポリシリコン膜及び熱酸化膜をパターニングすることにより、メモリ領域Ｒmemoに、トレンチ型キャパシタの容量絶縁膜１５及びプレート電極１６ｂと、メモリセルトランジスタのゲート絶縁膜１４ａ及びゲート電極１６ａとを形成する。また、図６（ｃ）には図示されていないが、ロジック回路領域Ｒlogcには、ｐチャネル型ＭＩＳトランジスタ及びｎチャネル型ＭＩＳトランジスタのゲート絶縁膜１４ｂ及びゲート電極１６ｃを形成する（図２（ａ）参照）。なお、ポリシリコン膜のパターニングに先立って、ポリシリコン膜のうち，ｐチャネル型ＭＩＳトランジスタ及びｎチャネル型ＭＩＳトランジスタの双方，あるいはｐチャネル型ＭＩＳトランジスタのゲート電極となる部分に、ゲート電極抵抗を下げるための不純物イオンの注入を行なってもよい。
【００６５】
その後、メモリ領域Ｒmemoのメモリセルトランジスタ及びロジック回路領域Ｒlogcのｐチャネル型ＭＩＳトランジスタにエクステンション用濃度の砒素イオンを注入する。これにより、メモリ領域Ｒmemoにおいては低濃度ドレイン拡散層１７ｂ及びソース拡散層１８が形成され、ロジック回路領域Ｒlogcにおいてはｎチャネル型ＭＩＳトランジスタのエクステンション領域が形成される。このとき、メモリセルトランジスタのソース拡散層１８は、ストレージノードであるｎ型拡散層１９とオーバーラップするように形成される。また、図示されていないが、ロジック回路領域Ｒlogcにおいては、ｐチャネル型ＭＩＳトランジスタのエクステンション用濃度のフッ化ボロンイオンを注入して、ｐチャネル型ＭＩＳトランジスタのエクステンション領域を形成する。
【００６６】
その後の工程の図示は省略するが、第１の実施形態における図４（ｂ）〜図４（ｄ）に示す工程と同じ工程を行なう。これにより、図１及び図２（ａ），（ｂ）に示す半導体装置の構造が得られる。そして、本実施形態においても、メモリセルトランジスタのソース拡散層１８は、２つの絶縁膜サイドウォール２５ａ，２５ｂ（図２（ａ）参照）によって覆われるので、ソース拡散層１８には高濃度のｎ型不純物がドープされず、高濃度ソース拡散層は形成されず、かつ、ソース拡散層１８の上にはシリサイド層は形成されない。
【００６７】
なお、本実施形態では、ゲート絶縁膜１４ａ及び容量絶縁膜１５として熱酸化膜を用いて説明したが、例えば、酸化膜，酸窒化膜，酸化膜／窒化膜の積層膜であるＯＮ膜，酸化膜／窒化膜／酸化膜の積層膜であるＯＮＯ膜，高誘電体膜であるＨｆＯ2 膜，ＺｒＯ2 膜などを共通の絶縁膜として用いることができる。また、ロジック回路領域Ｒlogcにおいては、トランジスタの種類に応じて、ゲート絶縁膜の厚みが２種類，３種類など、複数種類設けられていることが多い。そして、ロジック回路領域Ｒlogcの各トランジスタのゲート絶縁膜１４ｂも、酸化膜だけでなく、酸窒化膜，酸化膜／窒化膜の積層膜であるＯＮ膜，酸化膜／窒化膜／酸化膜の積層膜であるＯＮＯ膜，高誘電体膜であるＨｆＯ2 膜，ＺｒＯ2 膜などであってもよい。
【００６８】
本実施形態の製造方法によれば、図５（ｂ）に示す工程から図６（ｂ）に示す工程までに、２回の酸化工程と２回の酸化膜除去工程とを実施するため、トレンチのコーナー部の形状を容易に丸めることが可能となるとともに、トレンチの壁面が清浄化，平滑化されるので、後に形成される容量絶縁膜１５の特性が向上する。この特性の向上とは、例えば膜厚がほぼ均一化されて、容量絶縁膜１５を介するリークが低減されたり、容量値のばらつきが小さくなるなどによって、電荷保持機能が安定することを意味する。
【００６９】
また、ソース拡散層１８が２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われているので、サイドウォール形成後の工程で、ソース拡散層１８がシリサイド化されたり、各種不純物がソース拡散層１８に侵入するのを抑制することができる。そして、この各種不純物の侵入を抑制することができたり、ソース拡散層１８の上にはシリサイド層が形成されないことにより、ソース拡散層１８を介するリークが低減される。
【００７０】
また、本実施形態の製造方法によると、第１の実施形態と同様に、層間絶縁膜３０を貫通するビット線コンタクト３１及びプレート電極３４を共通の工程で形成することができ、かつ、ビット線３２及びシールド線３３も共通の金属膜から同時に形成することができる。したがって、工程数の増大を招くことなく、プレート電極１６ｂの電位安定化のための構造を実現することができる。
【００７１】
さらに、ロジック回路領域ＲlogcのＭＩＳトランジスタのゲート絶縁膜を形成する前に、メモリ領域Ｒmemoのキャパシタ用トレンチ５２を形成することができるため、ロジック回路領域Ｒlogcのソース・ドレイン拡散層の不純物の拡散などに起因するトランジスタの性能を悪化させることなく、トレンチ型キャパシタを有するＤＲＡＭ混載型ロジックＬＳＩを、安価に製造することができる。
【００７２】
（その他の実施形態）
上記各実施形態においては、本発明をメモリ領域とロジック回路領域とを有しているＤＲＡＭ・ロジック混載型半導体装置に適用した例について説明したが、本発明の半導体装置は、ロジック回路領域を有していない，ＤＲＡＭだけの半導体装置にも適用することができる。
【００７３】
上記各実施形態では、本発明を、トレンチ型記憶容量部を備えたメモリデバイスに適用した例について説明したが、本発明はかかる実施形態に限定されるものではなく、プレーナ型記憶容量部やスタック型記憶容量部を備えたメモリデバイス及びＲＡＭ・ロジック混載型半導体装置にも適用することができる。
【００７４】
また、上記各実施形態においては、メモリセルトランジスタをｎチャネル型トランジスタとしたが、メモリセルトランジスタはｐチャネル型トランジスタであってもよい。メモリセルトランジスタをｐチャネル型トランジスタにすることにより、トリプルウエル構造を採らなくてもよいので、製造工程におけるマスク数を低減しうる利点がある。その場合には、ｐウエル１１ａに代えてｎウエルを、ｎ型拡散層１９に代えてｐ型拡散層を、高濃度ドレイン拡散層１７ａに代えて高濃度ｐ型拡散層を形成し、メモリセルトランジスタのソース拡散層１８及び低濃度ドレイン拡散層１７ｂをいずれもｐ型領域にする必要がある。そして、深部ｎウエル１１ｄに相当するウエルは不要である。
【００７５】
なお、上記実施形態の図３（ｂ），図６（ａ）に示す工程では、酸化膜マスクを用いたイオン注入により、ストレージノードとなるｎ型拡散層を形成したが、イオン注入法に代えて、プラズマドーピング法を用いることができる。
【００７６】
また、上記各実施形態では、容量絶縁膜とゲート絶縁膜とを共通（同一）の絶縁膜をパターニングして形成したが、これらを互いに異なる膜からそれぞれ形成してもよい。
【００７７】
さらに、上記各実施形態では、トレンチ型キャパシタＣptのキャパシタ用トレンチ５２の表面部にストレージノードとして機能するｎ型拡散層１９を形成したが、必ずしもストレージノードとして機能する拡散層を形成する必要はない。このように、ストレージノードとして機能する拡散層を形成しない場合には、プレート電極に電位を印加することにより、容量絶縁膜下方の基板表面に反転層が形成され、この反転層がソース拡散層に電気的に接続されることにより、ストレージノード電極としての機能が果たされる。
【産業上の利用可能性】
【００７８】
本発明の半導体装置は、ＤＲＡＭや、ＤＲＡＭ・ロジック混載デバイスに利用することができる。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施形態に係る半導体装置のうちメモリ部の構成を示す平面図である。
【図２】（ａ），（ｂ）は、それぞれ図１に示すIIa-IIa 線における断面図及びIIb-IIb 線における断面図である。
【図３】（ａ）〜（ｅ）は、第１の実施形態における半導体装置の製造工程のうち前半部分を示す断面図である。
【図４】（ａ）〜（ｄ）は、第１の実施形態における半導体装置の製造工程のうち後半部分を示す断面図である。
【図５】（ａ）〜（ｃ）は、本発明の第２の実施形態における半導体装置の製造工程のうち前半部分を示す断面図である。
【図６】（ａ）〜（ｃ）は、第２の実施形態における半導体装置の製造工程のうち後半部分を示す断面図である。
【符号の説明】
【００８０】
１０ シリコン基板
１１ ウエル
１２ シャロートレンチ分離
１４ ゲート絶縁膜
１５ 容量絶縁膜
１６ａ ゲート電極
１６ｂ プレート電極
１６ｃ ゲート電極
１６ｄ シリサイド層
１７ａ 高濃度ドレイン拡散層
１７ｂ 低濃度ドレイン拡散層
１８ ソース拡散層
１９ 高濃度ｎ型拡散層
２０ ソース・ドレイン拡散層
２５ 絶縁膜サイドウォール
２６ 絶縁膜サイドウォール
３０ 層間絶縁膜
３１ ビット線コンタクト
３２ ビット線
３３ シールド線
３４ プレートコンタクト
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にＤＲＡＭをロジックチップに混載する所謂ＤＲＡＭ混載ロジックＬＳＩに適用されるものである。
【背景技術】
【０００２】
近年、小型化と大容量のメモリー容量と高速のデータ転送速度とが要求されるマルチメディア機器向けに、高性能ロジック回路とＤＲＡＭメモリ部とを混載したＤＲＡＭ混載デバイスが実用化されている。ＤＲＡＭ混載デバイスは、ＤＲＡＭメモリセルの情報記憶部であるキャパシタが半導体基板のトレンチ内に設けられているトレンチ型キャパシタ型と、半導体基板の主面の上方にキャパシタや電極が三次元的に積み上げられているスタックキャパシタ型とに大きく分けられる。
【０００３】
一方、より簡便にメモリセルを形成できるデバイスとして、ゲート絶縁膜を容量絶縁膜として用い、ゲート電極をプレート電極として用いた，所謂プレーナ型（ＭＯＳ構造）のＤＲＡＭ及びロジック回路を混載したデバイスが最近改めて注目を集めている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来のＤＲＡＭ混載ロジック回路については、それぞれ以下のような不具合があった。
【０００５】
上記トレンチ型キャパシタ型やスタック型のＤＲＡＭ混載デバイスを製造するためのプロセスにおいては、メモリセルトランジスタに加えてメモリセルキャパシタを形成するために複雑な工程が追加されている。その結果、設計変更などのための開発期間や、デバイスの製造に要する期間が長期化する上に、デバイスの歩留まり向上が益々困難となり、製造コストも高くなるという不具合があった。
【０００６】
また、プレーナ型のＤＲＡＭ混載デバイスについては、これを製造するためのプロセスは短く単純であるが、メモリセルのサイズがスタックキャパシタ型やトレンチ型キャパシタ型よりも大きくなってしまうために、大容量のＤＲＡＭをロジック回路に混載することが困難になってしまうという不具合があった。
【０００７】
本発明の目的は、複雑な工程を追加することなく、簡便に所望の容量のＤＲＡＭをロジック回路に混載したデバイスを実現するための半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の半導体装置の製造方法は、ゲート絶縁膜，ゲート電極，ソース拡散層及びドレイン拡散層を有するメモリセルトランジスタと、プレート電極及び容量絶縁膜を有するキャパシタとを備えた半導体装置の製造方法であって、上記半導体層の一部をエッチングして、キャパシタ用トレンチを形成する工程（ａ）と、上記工程（ａ）の後、上記キャパシタ用トレンチを埋める，熱酸化膜からなる下敷き酸化膜及びエッチングマスク膜を用いて、上記半導体層の一部をエッチングして分離用トレンチを形成した後、上記分離用トレンチ内に絶縁膜を埋め込んでトレンチ分離を形成する工程（ｂ）と、上記工程（ｂ）の後、上記エッチングマスク膜及び上記下敷き酸化膜とをそれぞれ除去する工程（ｃ）と、上記工程（ｃ）の後で、上記キャパシタ用トレンチの壁面上に容量絶縁膜を形成する工程（ｄ）と、上記工程（ｄ）の後で、上記キャパシタ用トレンチ内及び上記半導体層の上面上に亘って、導体膜を形成する工程（ｅ）と、上記導体膜をパターニングして、活性領域の上に上記メモリセルトランジスタのゲート電極を形成するとともに、上記キャパシタ用トレンチを埋めるキャパシタのプレート電極を形成する工程（ｆ）とを含んでいる。
【００１８】
この方法により、２回の酸化膜の形成及び除去により、キャパシタ用トレンチの壁面，つまりストレージノード拡散層の表面が清浄化かつ平滑化されるので、比較的厚みの均一な容量絶縁膜を有する，安定した容量特性を有するキャパシタが得られる。
【００１９】
上記工程（ｆ）の後で、上記ゲート電極をマスクとして上記活性領域内に不純物イオンを注入して、上記半導体層内の上記ゲート電極の両側方に位置する領域に２つの第１の不純物拡散層を形成する工程（ｇ）と、上記工程（ｇ）の後で、上記ゲート電極及び上記プレート電極の各側面をそれぞれ覆うとともに、上記２つの第１の不純物拡散層のうち上記ゲート電極−プレート電極間に位置する一方の第１の不純物拡散層を全体的に覆う第１，第２の絶縁膜サイドウォールを形成する工程（ｈ）をさらに含むことにより、ソース拡散層となる一方の第１の不純物拡散層に、その後の工程においてシリサイド層が形成されたり、不純物が侵入するのを抑制することができる。
【００２０】
上記工程（ｈ）の後で、上記ゲート電極及び第１，第２のサイドウォールをマスクとして上記活性領域に不純物イオンを注入して、上記２つの第１の不純物拡散層のうち他方の第１の不純物拡散層内に上記工程（ｇ）におけるよりも高濃度の不純物イオンを注入して、第２の不純物拡散層を形成する工程（ｉ）をさらに含むことにより、メモリセルトランジスタのドレイン拡散層が、第１，第２の不純物拡散層によって構成されるので、動作時に電界の緩和機能の高いメモリセルトランジスタが形成される。
【００２１】
上記工程（ｉ）の後で、上記第２の不純物拡散層の上部をシリサイド化して、シリサイド層を形成する工程（ｊ）をさらに含むことにより、ドレインコンタクト抵抗の小さい、かつ、リークの小さいメモリセルが形成される。
【００２２】
上記プレート電極及びゲート電極を覆う層間絶縁膜を形成する工程（ｋ）と、上記層間絶縁膜を貫通して上記ドレイン拡散層に接続されるビット線コンタクト及びビット線と、上記層間絶縁膜を貫通して上記プレート電極に接続されるプレートコンタクト及びシールド配線とを形成する工程（ｌ）とを含んでいることにより、製造工程数の増大を招くことなく、プレート電極の電位変動を抑制する機能の高い，電荷保持能力の高いキャパシタが形成される。
【００２３】
上記工程（ａ）の後、かつ、上記工程（ｃ）の前に、熱酸化法により、上記キャパシタ用トレンチの壁面上に注入保護用酸化膜を形成した後、上記半導体層のうち上記注入保護用酸化膜の下方に位置する領域に不純物を導入して、ストレージノード用拡散層を形成する工程と、上記ストレージノード用拡散層を形成した後、上記注入保護用酸化膜を除去する工程とをさらに含んでいてもよい。
【００２４】
上記ストレージノード用拡散層を形成する工程では、上記注入保護用酸化膜の上方から上記不純物のイオン注入又はプラズマドープを行なうことができる。
【００２５】
上記半導体装置は、ゲート電極及びソース・ドレイン拡散層を有するロジックトランジスタをさらに備えており、上記工程（ｂ）では、上記ロジックトランジスタ形成領域においても、トレンチ分離を形成し、上記工程（ｅ）では、上記ロジックトランジスタ形成領域にも上記導体膜を形成し、上記工程（ｆ）では、上記導体膜から上記ロジックトランジスタのゲート電極を形成することにより、ＤＲＡＭ・ロジック混載型半導体装置を簡素な工程で形成することができる。
【００２６】
上記工程（ｄ）では、上記メモリセルトランジスタの活性領域の上に、上記容量絶縁膜と共通の膜を用いて上記ゲート絶縁膜を形成することにより、製造コストの低減を図ることができる。
【発明の効果】
【００２７】
本発明によれば、工程数の増加を極力抑制しながら、ソース拡散層を介するリーク電流を抑制することなどができ、よって、記憶保持機能の高いメモリ部を備えた半導体装置及びその製造方法を実現することができる。
【発明を実施するための最良の形態】
【００２８】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置のうちメモリ部の構成を示す平面図である。図２（ａ），（ｂ）は、それぞれ図１に示すIIa-IIa 線における断面図及びIIb-IIb 線における断面図である。なお、図２（ａ）においては、半導体装置のメモリ領域Ｒmemo及びロジック回路領域Ｒlogcにおける断面構造が示されているが、図１及び図２（ｂ）においては、ロジック回路領域Ｒlogcにおける平面構造及び断面構造の図示は省略されている。
【００２９】
図１及び図２（ａ），（ｂ）に示すように、本実施形態の半導体装置は、ｐ型のシリコン基板１０と、シリコン基板１０のメモリ領域Ｒmemoに設けられたｐウエル１１ａと、シリコン基板１０のロジック回路領域Ｒlogcに設けられたｎウエル１１ｂ及びｐウエル１１ｃと、メモリ領域Ｒmemoのｐウエル１１ａの底部を囲む深部ｎウエル１１ｄとを有しており、いわゆるトリプルウエル構造を有している。また、メモリ領域Ｒmemoにおける活性領域を区画するシャロートレンチ分離１２ａと、ロジック回路領域Ｒlogcにおける活性領域を区画するシャロートレンチ分離１２ｂとを備えている。
【００３０】
そして、メモリ領域Ｒmemoにおいては、ｐウエル１１ａの上に、ゲート電極１６ａ，ゲート絶縁膜１４ａ，絶縁膜サイドウォール２５ａ，低濃度のｎ型不純物を含む低濃度ドレイン拡散層１７ｂ，高濃度のｎ型不純物を含む高濃度ドレイン拡散層１７ａ，ソース拡散層１８及びシリサイド層１６ｄを有するメモリセルトランジスタＴrmと、プレート電極１６ｂ，ストレージノードとして機能するｎ型拡散層１９，容量絶縁膜１５及び絶縁膜サイドウォール２５ｂを有するトレンチ型キャパシタＣptとが設けられている。ここで、高濃度ドレイン拡散層１７ａ及び低濃度ドレイン拡散層１７ｂによってドレイン拡散層が構成され、高濃度ドレイン拡散層１７ａ，低濃度ドレイン拡散層１７ｂ及びシリサイド層１６ｄにより、メモリセルトランジスタのドレイン領域が構成されている。一方、ソース拡散層１８は、全体的に低濃度のｎ型不純物を含む低濃度不純物拡散層のみによって構成されている。また、ソース拡散層１８は２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われていることから、ソース拡散層１８の上にはシリサイド層が形成されていないので、ソース領域はソース拡散層１８のみによって構成されている。
【００３１】
また、ロジック回路領域Ｒlogcにおいては、ゲート電極１６ｃ，ゲート絶縁膜１４ｂ，絶縁膜サイドウォール２６及びｐ型ソース・ドレイン拡散層１９を有するｐチャネル型ＭＩＳトランジスタ（ｐＭＩＳ）と、ゲート電極１６ｃ，ゲート絶縁膜１４ｂ，絶縁膜サイドウォール２６及びｎ型ソース・ドレイン拡散層２０を有するｎチャネル型ＭＩＳトランジスタ（ｎＭＩＳ）とが設けられている。
【００３２】
そして、基板全体には層間絶縁膜３０が堆積されており、層間絶縁膜３０を貫通してメモリ領域ＲmemoのメモリセルトランジスタＴrmの高濃度ドレイン拡散層１７ａに接続されるビット線コンタクト３１と、ビット線コンタクト３１に接続され層間絶縁膜３０の上に延びるビット線３２とが設けられている。このメモリ領域Ｒmemoの構造は、いわゆるオープンビット線構造である。
【００３３】
なお、ロジック回路領域Ｒlogcにおいても、層間絶縁膜３０を貫通してソース・ドレイン拡散層１９，２０に到達するソースコンタクト及びドレインコンタクトや、層間絶縁膜３０を貫通してゲート電極１６ｃにコンタクトするゲートコンタクトなどが設けられているが、これらの部材は本発明の本質に関わる部分ではないので、図示が省略されている。
【００３４】
ここで、本実施形態の第１の特徴は、ソース拡散層１８が２つのサイドウォール２５ａ，２５ｂによって覆われていること、そして、その結果、ソース拡散層１８の上にはシリサイド層が形成されないこと、ソース領域には高濃度ドレイン拡散層１７ａと同程度に高濃度の不純物を含む拡散層は存在せず、低濃度ドレイン拡散層１７ｂと同程度に低濃度の不純物を含むソース拡散層１８のみが存在することである。また、本実施形態の第２の特徴は、メモリ領域Ｒmemoにおける層間絶縁膜３０の上に、ビット線３２とほぼ平行に延びるシールド線３３と、層間絶縁膜３０を貫通してシールド線３３とプレート電極１６ｂとを接続するプレートコンタクト３１とが設けられており、このシールド線３３がビット線３２と同じ配線層に設けられている点である。そして、シールド線３３はさらに上層の配線（図示せず）に接続されていて、この上層の配線からシールド線３３を介してプレート電極１６ｂに、電源電圧ＶDDと接地電圧Ｖssとの間の中間電圧（例えばＶDD／２）を印加するように構成されている。シールド線３３は、特にオープンビット線構造において必要な部材であり、元来、両側のビット線３２同士の電気的信号の干渉を抑制するために設けられている。
【００３５】
本実施形態では、ソース拡散層１８が２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われているので、サイドウォール形成後の工程で、ソース拡散層１８がシリサイド化されたり、各種不純物がソース拡散層１８に侵入するのを抑制することができる。そして、この各種不純物の侵入を抑制することができたり、ソース拡散層１８の上にはシリサイド層が形成されないことにより、ソース拡散層１８を介するリークが低減される。
【００３６】
また、シールド線３３がプレートコンタクト３４によってプレート電極１６ｂに接続され、シールド線３３を介してプレート電極１６ｂの電位が固定される。つまり、本実施形態により、プレート電極１６ｂの電位が頻繁に変化するのを抑制することができ、容量絶縁膜への電荷保持能力を高めることができる。そして、このシールド線３３は、後述するように、ビット線３２と同じ導体膜からパターニングされるものであるので、この構造を採ることによって製造工程の増大を招くものではない。よって、本実施形態により、いわゆるオープンビット線方式のレイアウトを採りながら、プレート電極１６ｂの電位が頻繁に変化するのを抑制することができる。また、プレート電極１６ｂがメモリセルトランジスタのゲート電極１６ａと共通の導体膜から形成されているので、メモリセルサイズの縮小が可能になる。
【００３７】
次に、本発明の第１の実施形態における半導体装置の製造方法について説明する。図３（ａ）〜（ｅ）及び図４（ａ）〜（ｄ）は、本実施形態における半導体装置の製造工程を示す断面図である。ただし、図３（ａ）〜（ｅ）及び図４（ａ）〜（ｄ）においては、メモリ領域Ｒmemoのみを図示して、ロジック回路領域Ｒlogcの図示は省略する。
【００３８】
まず、図３（ａ）に示す工程で、ｐ型のシリコン基板１０の上に、例えば厚みが２００
ｎｍのＳｉＯ2 膜を形成した後、キャパシタ用トレンチを形成しようとする領域を開口し
たレジストマスク（図示せず）を形成する。そして、レジストマスクを用いてＳｉＯ2 膜をパターニングすることにより、酸化膜マスク５１を形成する。そして、酸化膜マスク５１を用いたドライエッチングにより、シリコン基板１０にキャパシタ用トレンチ５２を形成する。
【００３９】
次に、図３（ｂ）に示す工程で、熱酸化により、シリコン基板１０のうち露出している部分（キャパシタ用トレンチ５２の壁面）の上に、厚み約２０ｎｍの注入保護用酸化膜５３を形成する。この注入保護用酸化膜５３は、キャパシタ用トレンチ５２のエッジ部を丸めるとともに、その表面を清浄化，平滑化するためのものである。次に、酸化膜マスク５１を注入マスクとして用い、砒素イオン（Ａｓ+ ）を注入して、ストレージノードとなるｎ型拡散層１９を形成する。
【００４０】
次に、図３（ｃ）に示す工程で、酸化膜マスク５１及び注入保護用酸化膜５３を除去した後、基板上に、厚み２０ｎｍの熱酸化膜であるシリコン酸化膜５５と、厚み９５ｎｍのシリコン窒化膜５４とを順次形成した後、シリコン窒化膜５４のうちトレンチの上方に位置する部分を平坦にする。
【００４１】
次に、図３（ｄ）に示す工程で、シリコン窒化膜５４の上に、シャロートレンチを形成しようとする領域を開口したレジストマスク（図示せず）を形成し、レジストマスクを用いて、ドライエッチングを行なって、窒化膜マスク５４ａ及び下敷き酸化膜５５ａを形成する。さらに、窒化膜マスク５４ａ等をマスクとして用いてドライエッチングを行なうことにより、シリコン基板１０にシャロートレンチ５６を形成する。このとき、図示しないが、ロジック回路領域Ｒlogcにおいても、シャロートレンチを形成する。
【００４２】
次に、図３（ｅ）に示す工程で、基板上に、シリコン酸化膜（図示せず）を堆積した後、ＣＭＰにより、シリコン酸化膜と窒化膜マスク５４ａとを平坦化する。これにより、シャロートレンチ５６内にシリコン酸化膜が埋め込まれて、シャロートレンチ分離１２ａが形成される。このとき、ロジック回路領域Ｒlogcにも、図２（ａ）に示すようなシャロートレンチ分離１２ｂが形成される。その後、ウエットエッチングにより窒化膜マスク５４ａを選択的に除去した後、さらに、ウエットエッチングにより下敷き酸化膜５５ａを除去する。その際、シャロートレンチ分離１２ａの表面部もエッチングされるが、全体の厚みに対してわずかの厚み分がエッチングされるだけである。さらに、ロジック回路領域Ｒlogcの一部を覆うレジストマスク（図示せず）を用いて、シリコン基板１０のうちメモリ領域Ｒmemoとロジック回路領域Ｒlogcの一部とにリンイオン（Ｐ+ ）の注入を行なって、メモリ領域Ｒmemoとロジック回路領域Ｒlogcの一部とに亘って深部ｎウエル１１ｄ（図２（ａ）参照）を形成する。さらに、ロジック回路領域Ｒlogcのｐチャネル型トランジスタ形成領域を覆うレジストマスク（図示せず）を用いて、シリコン基板１０のうちメモリ領域Ｒmemoとロジック回路領域Ｒlogcの一部とにボロンイオン（Ｂ+ ）の注入を行なって、メモリ領域Ｒmemoのｐウエル１１ａと、ロジック回路領域Ｒlogcのｐウエル１１ｃ（図２（ａ）参照）とを形成する。また、メモリ領域Ｒmemoと、ロジック回路領域Ｒlogcのｎチャネル型トランジスタ形成領域とを覆うレジストマスク（図示せず）を用いて、リンイオン（Ｐ+ ）の注入を行なって、ロジック回路領域Ｒlogcにｎウエル１１ｂ（図２（ａ）参照）を形成する。なお、図２（ａ）には図示されていないが、メモリ領域Ｒmemo及びロジック回路領域Ｒlogcにおいて、シャロートレンチ分離１２ａ，１２ｂの直下方にはチャネルストッパ用の不純物が注入され、トランジスタのチャネル領域下方にはパンチスルーストッパ用の不純物が注入される。
【００４３】
なお、本実施形態では、シャロートレンチ分離１２ａを形成した後に、深部ウエル１１ｄ，ｐウエル１１ａ，１１ｃ及びｎウエル１１ｂを形成したが、図３（ａ）に示すキャパシタ用トレンチ５２を形成する前にこれらの各ウエルを形成してもよい。
【００４４】
次に、図４（ａ）に示す工程で、メモリ領域Ｒmemoの容量絶縁膜１５及びゲート絶縁膜１４ａ，ロジック回路領域Ｒlogcのゲート絶縁膜１４ｂとなる厚み２〜６ｎｍの熱酸化膜を形成した後、その上に、厚み２００ｎｍのポリシリコン膜を堆積する。その後、ポリシリコン膜及び熱酸化膜をパターニングすることにより、メモリ領域Ｒmemoに、トレンチ型キャパシタの容量絶縁膜１５及びプレート電極１６ｂと、メモリセルトランジスタのゲート絶縁膜１４ａ及びゲート電極１６ａとを形成する。また、図４（ａ）には図示されていないが、ロジック回路領域Ｒlogcには、ｐチャネル型ＭＩＳトランジスタ及びｎチャネル型ＭＩＳトランジスタのゲート絶縁膜１４ｂ及びゲート電極１６ｃを形成する（図２（ａ）参照）。なお、ポリシリコン膜のパターニングに先立って、ポリシリコン膜のうち，ｐチャネル型ＭＩＳトランジスタ及びｎチャネル型ＭＩＳトランジスタの双方，あるいはｐチャネル型ＭＩＳトランジスタのゲート電極となる部分に、ゲート電極抵抗を下げるための不純物イオンの注入を行なってもよい。
【００４５】
その後、メモリ領域Ｒmemoのメモリセルトランジスタ及びロジック回路領域Ｒlogcのｎチャネル型ＭＩＳトランジスタにエクステンション用濃度の砒素イオンを注入する。これにより、メモリ領域Ｒmemoにおいては低濃度ドレイン拡散層１７ｂ及びソース拡散層１８が形成され、ロジック回路領域Ｒlogcにおいてはｎチャネル型ＭＩＳトランジスタのエクステンション領域が形成される。このとき、メモリセルトランジスタのソース拡散層１８は、ストレージノードであるｎ型拡散層１９とオーバーラップするように形成される。また、図示されていないが、ロジック回路領域Ｒlogcにおいては、ｐチャネル型ＭＩＳトランジスタのエクステンション用濃度のフッ化ボロンイオンを注入して、ｐチャネル型ＭＩＳトランジスタのエクステンション領域を形成する。
【００４６】
次に、図４（ｂ）に示す工程で、基板上の全面にシリコン酸化膜及びシリコン窒化膜を順次堆積した後、異方性エッチングを行ない、メモリセルトランジスタのゲート電極１６ａの側面上に絶縁膜サイドウォール２５ａを形成する。このとき、トレンチ型キャパシタのプレート電極１６ｂの側面上にも、絶縁膜サイドウォール２５ｂが形成される。そして、メモリセルトランジスタのソース拡散層１８は、２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われる。また、ロジック回路領域Ｒlogcにおいて、ｐチャネル型ＭＩＳトランジスタ及びｎチャネル型ＭＩＳトランジスタの各ゲート電極１６ｃの側面上にも絶縁膜サイドウォール２６が形成される（図２（ａ）参照）。その後、ゲート電極１６ａ，絶縁膜サイドウォール２５ａ，２５ｂをマスクにして、ヒ素イオン（Ａｓ+ ）の注入を行ない、メモリ領域Ｒmemoの低濃度ドレイン拡散層１７ｂ及びその下方の領域に、高濃度ドレイン拡散層１７ａを形成する。ただし、メモリセルトランジスタのソース拡散層１８は、２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われているので、この工程で、ソース拡散層１８には高濃度のｎ型不純物がドープされず、高濃度ソース拡散層は形成されない。
【００４７】
また、ロジック回路領域Ｒlogcにおいても、ｐチャネル型ＭＩＳトランジスタ及びｎチャネル型ＭＩＳトランジスタの高濃度ソース・ドレイン拡散層用の不純物イオンを注入して、ソース・ドレイン拡散層１９，２０（図２（ａ）参照）を形成する。
【００４８】
次に、図４（ｃ）に示す工程で、各層の低抵抗化のためのサリサイド工程を行なう。このとき、メモリ領域Ｒmemoにおいて、ゲート電極１６ａ，プレート電極１６ｂの上部がコバルトシリサイド層になり、ドレイン拡散層１７ａの上部がコバルトシリサイド層１６ｄになる。また、図２（ａ）に示すように、ロジック回路領域Ｒlogcにおいて、ゲート電極１６ｃ及びソース・ドレイン拡散層１９，２０の上部もコバルトシリサイド層になる。一方、メモリセルトランジスタのソース拡散層１８は、２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われているので、この工程で、ソース拡散層１８の上にはシリサイド層は形成されない。
【００４９】
次に、図４（ｄ）に示す工程で、基板上に厚み９００ｎｍのシリコン酸化膜を堆積した後、ＣＭＰにより平坦化を行ない、層間絶縁膜３０を形成する。さらに、層間絶縁膜３０を貫通して、メモリ領域Ｒmemoの高濃度ドレイン拡散層１７ａ上のコバルトシリサイド層１６ｄ，プレート電極１６ｂ（のシリサイド層）にそれぞれ到達するコンタクトホールを形成した後、各コンタクトホールをタングステンなどによって埋めることにより、ビット線コンタクト３１及びプレートコンタクト３４を形成する。なお、ロジック回路領域Ｒlogcにおいても、ソース・ドレインコンタクトが形成される（図２（ａ）に図示せず）。その後、層間絶縁膜３０の上に、厚み４００ｎｍのアルミニウム合金膜（又は銅合金膜）を堆積した後、これをパターニングすることにより、ビット線３２及びシールド線３３を形成する。これにより、図１及び図２（ａ），（ｂ）に示す半導体装置の構造が得られる。
【００５０】
なお、本実施形態では、ゲート絶縁膜１４ａ及び容量絶縁膜１５として熱酸化膜を用いて説明したが、例えば、酸化膜，酸窒化膜，酸化膜／窒化膜の積層膜であるＯＮ膜，酸化膜／窒化膜／酸化膜の積層膜であるＯＮＯ膜，高誘電体膜であるＨｆＯ2 膜，ＺｒＯ2 膜などを共通の絶縁膜として用いることができる。また、ロジック回路領域Ｒlogcにおいては、トランジスタの種類に応じて、ゲート絶縁膜の厚みが２種類，３種類など、複数種類設けられていることが多い。そして、ロジック回路領域Ｒlogcの各トランジスタのゲート絶縁膜１４ｂも、酸化膜だけでなく、酸窒化膜，酸化膜／窒化膜の積層膜であるＯＮ膜，酸化膜／窒化膜／酸化膜の積層膜であるＯＮＯ膜，高誘電体膜であるＨｆＯ2 膜，ＺｒＯ2 膜などであってもよい。
【００５１】
本実施形態の製造方法によると、図３（ａ）に示すシャロートレンチを形成する工程の後、図４（ａ）に示す容量絶縁膜１５を形成する工程までに、図３（ｂ）に示す工程と、図３（ｃ）に示す工程とにおいて、２回の酸化工程と２回の酸化膜除去工程とを実施するため、キャパシタ用トレンチのコーナー部の形状を容易に丸めることが可能となるとともに、トレンチの壁面が清浄化，平滑化されるので、後に形成される容量絶縁膜１５の特性が向上する。この特性の向上とは、例えば膜厚がほぼ均一化されて、容量絶縁膜１５を介するリークが低減されたり、容量値のばらつきが小さくなるなどによって、電荷保持機能が安定することを意味する。
【００５２】
また、ソース拡散層１８が２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われているので、サイドウォール形成後の工程で、ソース拡散層１８がシリサイド化されたり、各種不純物がソース拡散層１８に侵入するのを抑制することができる。そして、この各種不純物の侵入を抑制することができたり、ソース拡散層１８の上にはシリサイド層が形成されないことにより、ソース拡散層１８を介するリークが低減される。
【００５３】
さらに、本実施形態の製造方法によると、層間絶縁膜３０を貫通するビット線コンタクト３１及びプレートコンタクト３４を共通の工程で形成することができ、かつ、ビット線３２及びシールド線３３も共通の金属膜から同時に形成することができる。したがって、工程数の増大を招くことなく、プレート電極１６ｂの電位安定化のための構造を実現することができる。
【００５４】
特に、ロジック回路領域ＲlogcのＭＩＳトランジスタのゲート絶縁膜を形成する前に、メモリ領域Ｒmemoのキャパシタ用トレンチ５２を形成することができるため、ロジック回路領域Ｒlogcのソース・ドレイン拡散層の不純物の拡散などに起因するトランジスタの性能を悪化させることなく、トレンチ型キャパシタを有するＤＲＡＭ混載型ロジックＬＳＩを、安価に製造することができる。
【００５５】
また、トレンチ型キャパシタのプレート電極１６ｂが、メモリセルトランジスタのゲート電極１６ａや、ロジック回路領域ＲlogcのＭＩＳトランジスタのゲート電極１６ｃと、同じ導体膜（ポリシリコン膜）から形成されるので、工程の簡素化を図ることができる。
【００５６】
（第２の実施形態）
次に、本発明の第２の実施形態における半導体装置の製造方法について説明する。本実施形態においても、形成される半導体装置の構造は、図１及び図２（ａ），（ｂ）に示す構造と同じであるが、工程の手順が異なっている。図５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）は、本実施形態における半導体装置の製造工程を示す断面図である。ただし、図５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）においては、メモリ領域Ｒmemoのみを図示して、ロジック回路領域Ｒlogcの図示は省略する。なお、本実施形態においても、各要素の厚みや不純物濃度は第１の実施形態と同じであるので、その記載を省略する。
【００５７】
まず、図５（ａ）に示す工程で、ｐ型のシリコン基板１０の上に、例えば厚みが２００ｎｍのＳｉＯ2 膜を形成した後、キャパシタ用トレンチを形成しようとする領域を開口したレジストマスク（図示せず）を形成する。そして、レジストマスクを用いてＳｉＯ2 膜をパターニングすることにより、酸化膜マスク５１を形成する。そして、酸化膜マスク５１を用いたドライエッチングにより、シリコン基板１０にキャパシタ用トレンチ５２を形成する。
【００５８】
次に、図５（ｂ）に示す工程で、酸化膜マスク５１を除去した後、キャパシタ用トレンチ５２内及びシリコン基板１０の上に、厚み２０ｎｍのシリコン酸化膜５５と、厚み９５ｎｍのシリコン窒化膜５４とを順次形成し、例えばＣＭＰによりシリコン窒化膜５４の平坦化を行なう。
【００５９】
次に、図５（ｃ）に示す工程で、シリコン窒化膜５４の上に、シャロートレンチを形成しようとする領域を開口したレジストマスク（図示せず）を形成し、レジストマスクを用いて、ドライエッチングを行なって、窒化膜マスク５４ａ及び下敷き酸化膜５５ａを形成する。さらに、窒化膜マスク５４ａ等をマスクとして用いてドライエッチングを行なうことにより、シリコン基板１０にシャロートレンチ５６を形成する。このとき、図示しないが、ロジック回路領域においても、シャロートレンチを形成する。
【００６０】
次に、図６（ａ）に示す工程で、第１の実施形態における図３（ｅ）に示す工程と同様の処理を行なって、基板上に、シリコン酸化膜（図示せず）を堆積した後、ＣＭＰにより、シリコン酸化膜と窒化膜マスク５４ａとを平坦化する。これにより、シャロートレンチ５６内にシリコン酸化膜が埋め込まれて、シャロートレンチ分離１２ａが形成される。このとき、ロジック回路領域Ｒlogcにも、図２（ａ）に示すようなシャロートレンチ分離１２ｂが形成される。その後、ウエットエッチングにより窒化膜マスク５４ａを選択的に除去した後、さらに、ウエットエッチングにより下敷き酸化膜５５ａを除去する。
【００６１】
その後、キャパシタ用トレンチ５２内及びシリコン基板１０の上に、注入保護用酸化膜５３を形成し、さらに、注入保護用酸化膜５３の上にレジストマスク５８を形成し、このレジストマスク５８を注入マスクとして用い、砒素イオン（Ａｓ+ ）を注入して、ストレージノードとなるｎ型拡散層１９を形成する。このとき、後に形成されるメモリセルトランジスタのソース拡散層とｎ型拡散層１９とがオーバーラップするように、レジストマスク５８の横方向寸法にマージンが設定されている。
【００６２】
次に、図６（ｂ）に示す工程で、レジストマスク５８を除去した後、ウエットエッチングにより注入保護用酸化膜５３を除去する。さらに、ロジック回路領域Ｒlogcの一部を覆うレジストマスク（図示せず）を用いて、シリコン基板１０のうちメモリ領域Ｒmemoとロジック回路領域Ｒlogcの一部とにリンイオン（Ｐ+ ）の注入を行なって、メモリ領域Ｒmemoとロジック回路領域Ｒlogcの一部とに亘って深部ｎウエル１１ｄ（図２（ａ）参照）を形成する。さらに、ロジック回路領域Ｒlogcのｐチャネル型トランジスタ形成領域を覆うレジストマスク（図示せず）を用いて、シリコン基板１０のうちメモリ領域Ｒmemoとロジック回路領域Ｒlogcの一部とにボロンイオン（Ｂ+ ）の注入を行なって、メモリ領域Ｒmemoのｐウエル１１ａと、ロジック回路領域Ｒlogcのｐウエル１１ｃ（図２（ａ）参照）とを形成する。また、メモリ領域Ｒmemoと、ロジック回路領域Ｒlogcのｎチャネル型トランジスタ形成領域とを覆うレジストマスク（図示せず）を用いて、リンイオン（Ｐ+ ）の注入を行なって、ロジック回路領域Ｒlogcにｎウエル１１ｂ（図２（ａ）参照）を形成する。なお、図２（ａ）には図示されていないが、メモリ領域Ｒmemo及びロジック回路領域Ｒlogcにおいて、シャロートレンチ分離１２ａ，１２ｂの直下方にはチャネルストッパ用の不純物が注入され、トランジスタのチャネル領域下方にはパンチスルーストッパ用の不純物が注入される。
【００６３】
なお、本実施形態では、シャロートレンチ分離１２ａを形成した後に、深部ウエル１１ｄ，ｐウエル１１ａ，１１ｃ及びｎウエル１１ｂを形成したが、図５（ａ）に示すキャパシタ用トレンチ５２を形成する前にこれらの各ウエルを形成してもよい。
【００６４】
次に、図６（ｃ）に示す工程で、メモリ領域Ｒmemoの容量絶縁膜１５，ゲート絶縁膜１４ａ及びロジック回路領域Ｒlogcのゲート絶縁膜１４ｂとなる熱酸化膜を形成した後、その上に厚み２００ｎｍのポリシリコン膜を堆積する。その後、ポリシリコン膜及び熱酸化膜をパターニングすることにより、メモリ領域Ｒmemoに、トレンチ型キャパシタの容量絶縁膜１５及びプレート電極１６ｂと、メモリセルトランジスタのゲート絶縁膜１４ａ及びゲート電極１６ａとを形成する。また、図６（ｃ）には図示されていないが、ロジック回路領域Ｒlogcには、ｐチャネル型ＭＩＳトランジスタ及びｎチャネル型ＭＩＳトランジスタのゲート絶縁膜１４ｂ及びゲート電極１６ｃを形成する（図２（ａ）参照）。なお、ポリシリコン膜のパターニングに先立って、ポリシリコン膜のうち，ｐチャネル型ＭＩＳトランジスタ及びｎチャネル型ＭＩＳトランジスタの双方，あるいはｐチャネル型ＭＩＳトランジスタのゲート電極となる部分に、ゲート電極抵抗を下げるための不純物イオンの注入を行なってもよい。
【００６５】
その後、メモリ領域Ｒmemoのメモリセルトランジスタ及びロジック回路領域Ｒlogcのｐチャネル型ＭＩＳトランジスタにエクステンション用濃度の砒素イオンを注入する。これにより、メモリ領域Ｒmemoにおいては低濃度ドレイン拡散層１７ｂ及びソース拡散層１８が形成され、ロジック回路領域Ｒlogcにおいてはｎチャネル型ＭＩＳトランジスタのエクステンション領域が形成される。このとき、メモリセルトランジスタのソース拡散層１８は、ストレージノードであるｎ型拡散層１９とオーバーラップするように形成される。また、図示されていないが、ロジック回路領域Ｒlogcにおいては、ｐチャネル型ＭＩＳトランジスタのエクステンション用濃度のフッ化ボロンイオンを注入して、ｐチャネル型ＭＩＳトランジスタのエクステンション領域を形成する。
【００６６】
その後の工程の図示は省略するが、第１の実施形態における図４（ｂ）〜図４（ｄ）に示す工程と同じ工程を行なう。これにより、図１及び図２（ａ），（ｂ）に示す半導体装置の構造が得られる。そして、本実施形態においても、メモリセルトランジスタのソース拡散層１８は、２つの絶縁膜サイドウォール２５ａ，２５ｂ（図２（ａ）参照）によって覆われるので、ソース拡散層１８には高濃度のｎ型不純物がドープされず、高濃度ソース拡散層は形成されず、かつ、ソース拡散層１８の上にはシリサイド層は形成されない。
【００６７】
なお、本実施形態では、ゲート絶縁膜１４ａ及び容量絶縁膜１５として熱酸化膜を用いて説明したが、例えば、酸化膜，酸窒化膜，酸化膜／窒化膜の積層膜であるＯＮ膜，酸化膜／窒化膜／酸化膜の積層膜であるＯＮＯ膜，高誘電体膜であるＨｆＯ2 膜，ＺｒＯ2 膜などを共通の絶縁膜として用いることができる。また、ロジック回路領域Ｒlogcにおいては、トランジスタの種類に応じて、ゲート絶縁膜の厚みが２種類，３種類など、複数種類設けられていることが多い。そして、ロジック回路領域Ｒlogcの各トランジスタのゲート絶縁膜１４ｂも、酸化膜だけでなく、酸窒化膜，酸化膜／窒化膜の積層膜であるＯＮ膜，酸化膜／窒化膜／酸化膜の積層膜であるＯＮＯ膜，高誘電体膜であるＨｆＯ2 膜，ＺｒＯ2 膜などであってもよい。
【００６８】
本実施形態の製造方法によれば、図５（ｂ）に示す工程から図６（ｂ）に示す工程までに、２回の酸化工程と２回の酸化膜除去工程とを実施するため、トレンチのコーナー部の形状を容易に丸めることが可能となるとともに、トレンチの壁面が清浄化，平滑化されるので、後に形成される容量絶縁膜１５の特性が向上する。この特性の向上とは、例えば膜厚がほぼ均一化されて、容量絶縁膜１５を介するリークが低減されたり、容量値のばらつきが小さくなるなどによって、電荷保持機能が安定することを意味する。
【００６９】
また、ソース拡散層１８が２つの絶縁膜サイドウォール２５ａ，２５ｂによって覆われているので、サイドウォール形成後の工程で、ソース拡散層１８がシリサイド化されたり、各種不純物がソース拡散層１８に侵入するのを抑制することができる。そして、この各種不純物の侵入を抑制することができたり、ソース拡散層１８の上にはシリサイド層が形成されないことにより、ソース拡散層１８を介するリークが低減される。
【００７０】
また、本実施形態の製造方法によると、第１の実施形態と同様に、層間絶縁膜３０を貫通するビット線コンタクト３１及びプレート電極３４を共通の工程で形成することができ、かつ、ビット線３２及びシールド線３３も共通の金属膜から同時に形成することができる。したがって、工程数の増大を招くことなく、プレート電極１６ｂの電位安定化のための構造を実現することができる。
【００７１】
さらに、ロジック回路領域ＲlogcのＭＩＳトランジスタのゲート絶縁膜を形成する前に、メモリ領域Ｒmemoのキャパシタ用トレンチ５２を形成することができるため、ロジック回路領域Ｒlogcのソース・ドレイン拡散層の不純物の拡散などに起因するトランジスタの性能を悪化させることなく、トレンチ型キャパシタを有するＤＲＡＭ混載型ロジックＬＳＩを、安価に製造することができる。
【００７２】
（その他の実施形態）
上記各実施形態においては、本発明をメモリ領域とロジック回路領域とを有しているＤＲＡＭ・ロジック混載型半導体装置に適用した例について説明したが、本発明の半導体装置は、ロジック回路領域を有していない，ＤＲＡＭだけの半導体装置にも適用することができる。
【００７３】
上記各実施形態では、本発明を、トレンチ型記憶容量部を備えたメモリデバイスに適用した例について説明したが、本発明はかかる実施形態に限定されるものではなく、プレーナ型記憶容量部やスタック型記憶容量部を備えたメモリデバイス及びＲＡＭ・ロジック混載型半導体装置にも適用することができる。
【００７４】
また、上記各実施形態においては、メモリセルトランジスタをｎチャネル型トランジスタとしたが、メモリセルトランジスタはｐチャネル型トランジスタであってもよい。メモリセルトランジスタをｐチャネル型トランジスタにすることにより、トリプルウエル構造を採らなくてもよいので、製造工程におけるマスク数を低減しうる利点がある。その場合には、ｐウエル１１ａに代えてｎウエルを、ｎ型拡散層１９に代えてｐ型拡散層を、高濃度ドレイン拡散層１７ａに代えて高濃度ｐ型拡散層を形成し、メモリセルトランジスタのソース拡散層１８及び低濃度ドレイン拡散層１７ｂをいずれもｐ型領域にする必要がある。そして、深部ｎウエル１１ｄに相当するウエルは不要である。
【００７５】
なお、上記実施形態の図３（ｂ），図６（ａ）に示す工程では、酸化膜マスクを用いたイオン注入により、ストレージノードとなるｎ型拡散層を形成したが、イオン注入法に代えて、プラズマドーピング法を用いることができる。
【００７６】
また、上記各実施形態では、容量絶縁膜とゲート絶縁膜とを共通（同一）の絶縁膜をパターニングして形成したが、これらを互いに異なる膜からそれぞれ形成してもよい。
【００７７】
さらに、上記各実施形態では、トレンチ型キャパシタＣptのキャパシタ用トレンチ５２の表面部にストレージノードとして機能するｎ型拡散層１９を形成したが、必ずしもストレージノードとして機能する拡散層を形成する必要はない。このように、ストレージノードとして機能する拡散層を形成しない場合には、プレート電極に電位を印加することにより、容量絶縁膜下方の基板表面に反転層が形成され、この反転層がソース拡散層に電気的に接続されることにより、ストレージノード電極としての機能が果たされる。
【産業上の利用可能性】
【００７８】
本発明の半導体装置は、ＤＲＡＭや、ＤＲＡＭ・ロジック混載デバイスに利用することができる。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施形態に係る半導体装置のうちメモリ部の構成を示す平面図である。
【図２】（ａ），（ｂ）は、それぞれ図１に示すIIa-IIa 線における断面図及びIIb-IIb 線における断面図である。
【図３】（ａ）〜（ｅ）は、第１の実施形態における半導体装置の製造工程のうち前半部分を示す断面図である。
【図４】（ａ）〜（ｄ）は、第１の実施形態における半導体装置の製造工程のうち後半部分を示す断面図である。
【図５】（ａ）〜（ｃ）は、本発明の第２の実施形態における半導体装置の製造工程のうち前半部分を示す断面図である。
【図６】（ａ）〜（ｃ）は、第２の実施形態における半導体装置の製造工程のうち後半部分を示す断面図である。
【符号の説明】
【００８０】
１０ シリコン基板
１１ ウエル
１２ シャロートレンチ分離
１４ ゲート絶縁膜
１５ 容量絶縁膜
１６ａ ゲート電極
１６ｂ プレート電極
１６ｃ ゲート電極
１６ｄ シリサイド層
１７ａ 高濃度ドレイン拡散層
１７ｂ 低濃度ドレイン拡散層
１８ ソース拡散層
１９ 高濃度ｎ型拡散層
２０ ソース・ドレイン拡散層
２５ 絶縁膜サイドウォール
２６ 絶縁膜サイドウォール
３０ 層間絶縁膜
３１ ビット線コンタクト
３２ ビット線
３３ シールド線
３４ プレートコンタクト
Claims (9)
- ゲート絶縁膜，ゲート電極，ソース拡散層及びドレイン拡散層を有するメモリセルトランジスタと、プレート電極及び容量絶縁膜を有するキャパシタとを備えた半導体装置の製造方法であって、
上記半導体層の一部をエッチングして、キャパシタ用トレンチを形成する工程（ａ）と、
上記工程（ａ）の後、上記キャパシタ用トレンチを埋める，熱酸化膜からなる下敷き酸化膜及びエッチングマスク膜を用いて、上記半導体層の一部をエッチングして分離用トレンチを形成した後、上記分離用トレンチ内に絶縁膜を埋め込んでトレンチ分離を形成する工程（ｂ）と、
上記工程（ｂ）の後、上記エッチングマスク膜及び上記下敷き酸化膜とをそれぞれ除去する工程（ｃ）と、
上記工程（ｃ）の後で、上記キャパシタ用トレンチの壁面上に容量絶縁膜を形成する工程（ｄ）と、
上記工程（ｄ）の後で、上記キャパシタ用トレンチ内及び上記半導体層の上面上に亘って、導体膜を形成する工程（ｅ）と、
上記導体膜をパターニングして、活性領域の上に上記メモリセルトランジスタのゲート電極を形成するとともに、上記キャパシタ用トレンチを埋めるキャパシタのプレート電極を形成する工程（ｆ）と
を含む半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
上記工程（ｆ）の後で、上記ゲート電極をマスクとして上記活性領域内に不純物イオンを注入して、上記半導体層内の上記ゲート電極の両側方に位置する領域に２つの第１の不純物拡散層を形成する工程（ｇ）と、
上記工程（ｇ）の後で、上記ゲート電極及び上記プレート電極の各側面をそれぞれ覆うとともに、上記２つの第１の不純物拡散層のうち上記ゲート電極−プレート電極間に位置する一方の第１の不純物拡散層を全体的に覆う第１，第２の絶縁膜サイドウォールを形成する工程（ｈ）をさらに含む，半導体装置の製造方法。 - 請求項２記載の半導体装置の製造方法において、
上記工程（ｈ）の後で、上記ゲート電極及び第１，第２のサイドウォールをマスクとして上記活性領域に不純物イオンを注入して、上記２つの第１の不純物拡散層のうち他方の第１の不純物拡散層内に上記工程（ｇ）におけるよりも高濃度の不純物イオンを注入して、第２の不純物拡散層を形成する工程（ｉ）をさらに含む，半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
上記工程（ｉ）の後で、上記第２の不純物拡散層の上部をシリサイド化して、シリサイド層を形成する工程（ｊ）をさらに含む，半導体装置の製造方法。 - 請求項１〜４のうちいずれか１つに記載の半導体装置の製造方法において、
上記プレート電極及びゲート電極を覆う層間絶縁膜を形成する工程（ｋ）と、
上記層間絶縁膜を貫通して上記ドレイン拡散層に接続されるビット線コンタクト及びビット線と、上記層間絶縁膜を貫通して上記プレート電極に接続されるプレートコンタクト及びシールド配線とを形成する工程（ｌ）と
を含む，半導体装置の製造方法。 - 請求項１〜５のうちいずれか１つに記載の半導体装置の製造方法において、
上記工程（ａ）の後、かつ、上記工程（ｃ）の前に、熱酸化法により、上記キャパシタ用トレンチの壁面上に注入保護用酸化膜を形成した後、上記半導体層のうち上記注入保護用酸化膜の下方に位置する領域に不純物を導入して、ストレージノード用拡散層を形成する工程と、
上記ストレージノード用拡散層を形成した後、上記注入保護用酸化膜を除去する工程と
をさらに含む，半導体装置の製造方法。 - 請求項６記載の半導体装置の製造方法において、
上記ストレージノード用拡散層を形成する工程では、上記注入保護用酸化膜の上方から上記不純物のイオン注入又はプラズマドープを行なう，半導体装置の製造方法。 - 請求項１〜７のうちいずれか１つに記載の半導体装置の製造方法において、
上記半導体装置は、ゲート電極及びソース・ドレイン拡散層を有するロジックトランジスタをさらに備えており、
上記工程（ｂ）では、上記ロジックトランジスタ形成領域においても、トレンチ分離を形成し、
上記工程（ｅ）では、上記ロジックトランジスタ形成領域にも上記導体膜を形成し、
上記工程（ｆ）では、上記導体膜から上記ロジックトランジスタのゲート電極を形成する，半導体装置の製造方法。 - 請求項１〜８のうちいずれか１つに記載の半導体装置の製造方法において、
上記工程（ｄ）では、上記メモリセルトランジスタの活性領域の上に、上記容量絶縁膜と共通の膜を用いて上記ゲート絶縁膜を形成する，半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002036086 | 2002-02-14 | ||
| JP2002036086 | 2002-02-14 | ||
| PCT/JP2003/001602 WO2003069675A1 (fr) | 2002-02-14 | 2003-02-14 | Dispositif a semi-conducteurs et procede de fabrication |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004143958A Division JP4031777B2 (ja) | 2002-02-14 | 2004-05-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3564472B2 true JP3564472B2 (ja) | 2004-09-08 |
| JPWO2003069675A1 JPWO2003069675A1 (ja) | 2005-06-09 |
Family
ID=27678076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003568697A Expired - Lifetime JP3564472B2 (ja) | 2002-02-14 | 2003-02-14 | 半導体装置の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6974987B2 (ja) |
| EP (1) | EP1475838A1 (ja) |
| JP (1) | JP3564472B2 (ja) |
| KR (1) | KR100609193B1 (ja) |
| CN (1) | CN1284243C (ja) |
| TW (1) | TWI255037B (ja) |
| WO (1) | WO2003069675A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8785274B2 (en) | 2009-06-01 | 2014-07-22 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774439B2 (en) * | 2000-02-17 | 2004-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device using fuse/anti-fuse system |
| JP2006049413A (ja) | 2004-08-02 | 2006-02-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20060170044A1 (en) * | 2005-01-31 | 2006-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | One-transistor random access memory technology integrated with silicon-on-insulator process |
| KR100815177B1 (ko) | 2006-07-20 | 2008-03-19 | 주식회사 하이닉스반도체 | 반도체 장치 |
| US8188528B2 (en) * | 2009-05-07 | 2012-05-29 | International Buiness Machines Corporation | Structure and method to form EDRAM on SOI substrate |
| CN105529329A (zh) * | 2014-09-29 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | 埋入式dram器件及其形成方法 |
| CN105529328B (zh) * | 2014-09-29 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | Dram器件及其形成方法 |
| DE102018201842A1 (de) | 2018-02-06 | 2019-08-08 | Siemens Aktiengesellschaft | Leistungselektronische Schaltung mit mehreren Leistungsmodulen |
| EP3522188A1 (de) | 2018-02-06 | 2019-08-07 | Siemens Aktiengesellschaft | Kondensatoraufbau und leistungsmodul mit einem leistungselektronischen bauelement |
| US10229874B1 (en) * | 2018-03-22 | 2019-03-12 | Micron Technology, Inc. | Arrays of memory cells individually comprising a capacitor and a transistor and methods of forming such arrays |
| TWI683418B (zh) * | 2018-06-26 | 2020-01-21 | 華邦電子股份有限公司 | 動態隨機存取記憶體及其製造、寫入與讀取方法 |
| JP2020145351A (ja) * | 2019-03-07 | 2020-09-10 | キオクシア株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056967A (ja) | 1991-02-13 | 1993-01-14 | Sony Corp | ゲートアレイ |
| JP3227923B2 (ja) * | 1993-07-27 | 2001-11-12 | ソニー株式会社 | 半導体記憶装置 |
| JPH0874172A (ja) | 1994-08-31 | 1996-03-19 | Kao Corp | 柔軟仕上処理用物品 |
| JPH1098816A (ja) * | 1996-09-19 | 1998-04-14 | Kyowa Exeo Corp | ケーブル架渉台車 |
| JPH1098164A (ja) | 1996-09-25 | 1998-04-14 | Nittetsu Semiconductor Kk | 半導体装置およびその製造方法 |
| US5998822A (en) * | 1996-11-28 | 1999-12-07 | Nippon Steel Semiconductor Corp. | Semiconductor integrated circuit and a method of manufacturing the same |
| JP3623400B2 (ja) | 1998-07-13 | 2005-02-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6147914A (en) | 1998-08-14 | 2000-11-14 | Monolithic System Technology, Inc. | On-chip word line voltage generation for DRAM embedded in logic process |
| US6075720A (en) * | 1998-08-14 | 2000-06-13 | Monolithic System Tech Inc | Memory cell for DRAM embedded in logic |
| EP1039470A3 (en) | 1999-03-25 | 2000-11-29 | SANYO ELECTRIC Co., Ltd. | Semiconductor memory device |
| JP3553850B2 (ja) | 1999-03-25 | 2004-08-11 | 三洋電機株式会社 | 半導体メモリ装置 |
| JP3433741B2 (ja) | 2000-09-05 | 2003-08-04 | セイコーエプソン株式会社 | 半導体装置 |
-
2003
- 2003-02-14 KR KR1020047001770A patent/KR100609193B1/ko active IP Right Grant
- 2003-02-14 JP JP2003568697A patent/JP3564472B2/ja not_active Expired - Lifetime
- 2003-02-14 EP EP03705199A patent/EP1475838A1/en not_active Withdrawn
- 2003-02-14 US US10/477,924 patent/US6974987B2/en not_active Expired - Lifetime
- 2003-02-14 TW TW092103089A patent/TWI255037B/zh not_active IP Right Cessation
- 2003-02-14 CN CNB038002310A patent/CN1284243C/zh not_active Expired - Lifetime
- 2003-02-14 WO PCT/JP2003/001602 patent/WO2003069675A1/ja not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8785274B2 (en) | 2009-06-01 | 2014-07-22 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100609193B1 (ko) | 2006-08-02 |
| CN1507658A (zh) | 2004-06-23 |
| US20040150025A1 (en) | 2004-08-05 |
| US6974987B2 (en) | 2005-12-13 |
| TW200305277A (en) | 2003-10-16 |
| EP1475838A1 (en) | 2004-11-10 |
| JPWO2003069675A1 (ja) | 2005-06-09 |
| TWI255037B (en) | 2006-05-11 |
| KR20040030930A (ko) | 2004-04-09 |
| WO2003069675A1 (fr) | 2003-08-21 |
| CN1284243C (zh) | 2006-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7193262B2 (en) | Low-cost deep trench decoupling capacitor device and process of manufacture | |
| KR100650468B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US8053307B2 (en) | Method of fabricating semiconductor device with cell epitaxial layers partially overlap buried cell gate electrode | |
| US5843820A (en) | Method of fabricating a new dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor | |
| CN108257919B (zh) | 随机动态处理存储器元件的形成方法 | |
| US20090090948A1 (en) | Semiconductor device and a method of manufacturing the same | |
| US20050186740A1 (en) | Vertical transistor structure for use in semiconductor device and method of forming the same | |
| JP2005517299A (ja) | キャパシタレスワントランジスタｄｒａｍセルおよび製作方法 | |
| JP2006013529A (ja) | 半導体装置の製造方法 | |
| KR20010030293A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11214656A (ja) | 半導体装置およびその製造方法 | |
| KR20070106614A (ko) | 임베디드 ｄｒａｍ 메모리 및 그 제조 방법 | |
| KR20170034160A (ko) | 게이트를 갖는 반도체 소자 및 그 형성 방법 | |
| JP2006344809A (ja) | 半導体装置及びその製造方法 | |
| JP3564472B2 (ja) | 半導体装置の製造方法 | |
| JP2004172643A5 (ja) | ||
| US20220335984A1 (en) | Semiconductor device structure | |
| US6380589B1 (en) | Semiconductor-on-insulator (SOI) tunneling junction transistor SRAM cell | |
| JP4639524B2 (ja) | 半導体装置の製造方法 | |
| JPH11284146A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2004095745A (ja) | 半導体装置およびその製造方法 | |
| US6911740B2 (en) | Semiconductor device having increased gaps between gates | |
| JP2005158869A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4031777B2 (ja) | 半導体装置 | |
| US20240153540A1 (en) | Semiconductor device structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3564472 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |