JP3462104B2 - プログラマブルインピーダンス回路及び半導体装置 - Google Patents
プログラマブルインピーダンス回路及び半導体装置Info
- Publication number
- JP3462104B2 JP3462104B2 JP35344498A JP35344498A JP3462104B2 JP 3462104 B2 JP3462104 B2 JP 3462104B2 JP 35344498 A JP35344498 A JP 35344498A JP 35344498 A JP35344498 A JP 35344498A JP 3462104 B2 JP3462104 B2 JP 3462104B2
- Authority
- JP
- Japan
- Prior art keywords
- pull
- circuit
- impedance
- buffer circuit
- dummy buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title description 12
- 239000000872 buffer Substances 0.000 claims description 233
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
出力バッファのインピーダンスを外部接続の抵抗値の定
数倍に設定するプログラマブルインピーダンス回路及び
このプログラマブルインピーダンス回路を搭載した半導
体装置に関する。
出力バッファのインピーダンスを外部接続の抵抗値の定
数倍に設定するプログラマブルインピーダンス回路及び
このプログラマブルインピーダンス回路を搭載した半導
体装置に関する。
【０００２】
【従来の技術】近年、半導体集積回路の飛躍的な入出力
（Ｉ／Ｏ）周波数の向上により、出力バッファのインピ
ーダンスとプリント基板（ＰＣＢ）上の伝送線路のイン
ピーダンスとのマッチングが非常に重要となり、両者の
インピーダンスが不一致であると、反射波が発生し、高
速動作ができなくなるという不具合が発生する。そこ
で、このような不具合の発生を回避するために、出力バ
ッファのインピーダンスを外部接続の抵抗値の定数倍に
常に合わせ込むプログラマブルインピーダンス回路が開
発されている。
（Ｉ／Ｏ）周波数の向上により、出力バッファのインピ
ーダンスとプリント基板（ＰＣＢ）上の伝送線路のイン
ピーダンスとのマッチングが非常に重要となり、両者の
インピーダンスが不一致であると、反射波が発生し、高
速動作ができなくなるという不具合が発生する。そこ
で、このような不具合の発生を回避するために、出力バ
ッファのインピーダンスを外部接続の抵抗値の定数倍に
常に合わせ込むプログラマブルインピーダンス回路が開
発されている。
【０００３】図４は従来のプログラマブルインピーダン
ス回路の概略構成例を示した回路図である。ユーザは外
付け抵抗５０の一端をパッドＺＱに接続し、その他端を
接地する。ＶＺＱ設定コントローラ１はパッドＺＱの印
加電圧をＶＤＤＱ／２（ＶＤＤＱは出力電圧）の一定の
電圧に制御する。カレントミラー回路２は外付け抵抗５
０を流れる電流を転送し、プルアップ用ダミーバッファ
３に前記外付け抵抗５０を流れる電流と同じ電流を流
す。
ス回路の概略構成例を示した回路図である。ユーザは外
付け抵抗５０の一端をパッドＺＱに接続し、その他端を
接地する。ＶＺＱ設定コントローラ１はパッドＺＱの印
加電圧をＶＤＤＱ／２（ＶＤＤＱは出力電圧）の一定の
電圧に制御する。カレントミラー回路２は外付け抵抗５
０を流れる電流を転送し、プルアップ用ダミーバッファ
３に前記外付け抵抗５０を流れる電流と同じ電流を流
す。
【０００４】この際、プルアップ用カウンタ４はプルア
ップ用ダミーバッファ３とカレントミラー回路２との接
続点の電位がＶＤＤＱ／２になるように、プルアップ用
ダミーバッファ３を構成する複数のトランジスタのオン
／オフを制御して、その合計チャネル幅を調整すること
により、ダミーバッファ３のインピーダンスと外付け抵
抗５０の抵抗値を一致させる。
ップ用ダミーバッファ３とカレントミラー回路２との接
続点の電位がＶＤＤＱ／２になるように、プルアップ用
ダミーバッファ３を構成する複数のトランジスタのオン
／オフを制御して、その合計チャネル幅を調整すること
により、ダミーバッファ３のインピーダンスと外付け抵
抗５０の抵抗値を一致させる。
【０００５】図５は上記したプルアップ用ダミーバッフ
ァ３の概略構成例を示した回路図である。プルアップ用
ダミーバッファ３は複数のＭＯＳトランジスタＴｒを並
列接続したものから成っている。これらトランジスタＴ
ｒをオンオフすることにより、プルアップ用ダミーバッ
ファ３のチャネル幅を調整して、そのインピーダンスを
変化できるようになっている。
ァ３の概略構成例を示した回路図である。プルアップ用
ダミーバッファ３は複数のＭＯＳトランジスタＴｒを並
列接続したものから成っている。これらトランジスタＴ
ｒをオンオフすることにより、プルアップ用ダミーバッ
ファ３のチャネル幅を調整して、そのインピーダンスを
変化できるようになっている。
【０００６】図６は上記したプルアップ用出力バッファ
７の詳細構成例を示した回路図である。プルアップ用出
力バッファ７も複数のＭＯＳトランジスタＴｒを並列接
続したものから成っている。しかも、これらトランジス
タＴｒのチャネル幅はプルアップ用ダミーバッファを構
成するＭＯＳトランジスタのチャネル幅の定数倍として
ある。
７の詳細構成例を示した回路図である。プルアップ用出
力バッファ７も複数のＭＯＳトランジスタＴｒを並列接
続したものから成っている。しかも、これらトランジス
タＴｒのチャネル幅はプルアップ用ダミーバッファを構
成するＭＯＳトランジスタのチャネル幅の定数倍として
ある。
【０００７】このため、プルアップ用出力バッファ７を
構成する複数のＭＯＳトランジスタのオンオフを前記プ
ルアップ用カウンタ４により、プルアップ用ダミーバッ
ファ３のチャネル幅を調整した場合と同様にオンオフ調
整することにより、プルアップ用出力バッファ７のイン
ピーダンスを外付け抵抗５０の抵抗値に対応した一定の
値にコントロールすることができる。
構成する複数のＭＯＳトランジスタのオンオフを前記プ
ルアップ用カウンタ４により、プルアップ用ダミーバッ
ファ３のチャネル幅を調整した場合と同様にオンオフ調
整することにより、プルアップ用出力バッファ７のイン
ピーダンスを外付け抵抗５０の抵抗値に対応した一定の
値にコントロールすることができる。
【０００８】従って、外付け抵抗５０の抵抗値を適当に
選べば、プルアップ用出力バッファ７のインピーダンス
をＰＣＢ上の伝送線路のインピーダンスに常に合わせる
ことができる。
選べば、プルアップ用出力バッファ７のインピーダンス
をＰＣＢ上の伝送線路のインピーダンスに常に合わせる
ことができる。
【０００９】それ故、上記のようなプログラマブルイン
ピーダンス回路を搭載する半導体集積回路の電源電圧や
温度等の環境が変わっても、プルアップ用出力バッファ
７のインピーダンスを常に一定に保つことができ、従っ
て、プルアップ用出力バッファ７のインピーダンスと伝
送線路のインピーダンスを常に一致させることができ、
上記した半導体集積回路の高速動作を確保することがで
きる。
ピーダンス回路を搭載する半導体集積回路の電源電圧や
温度等の環境が変わっても、プルアップ用出力バッファ
７のインピーダンスを常に一定に保つことができ、従っ
て、プルアップ用出力バッファ７のインピーダンスと伝
送線路のインピーダンスを常に一致させることができ、
上記した半導体集積回路の高速動作を確保することがで
きる。
【００１０】又、プルダウン用出力バッファ８について
も、プルダウン用カウンタ６がプルダウン用ダミーバッ
ファ５のインピーダンスを外付け抵抗５０の抵抗値と同
じになるように合わせ、この合わせ込み情報に基づいて
プルダウン用出力バッファ８のインピーダンスを合わせ
ることにより、プルダウン用出力バッファ８のインピー
ダンスが外付け抵抗５０の抵抗値の定数倍の一定値に合
わせ込まれる。
も、プルダウン用カウンタ６がプルダウン用ダミーバッ
ファ５のインピーダンスを外付け抵抗５０の抵抗値と同
じになるように合わせ、この合わせ込み情報に基づいて
プルダウン用出力バッファ８のインピーダンスを合わせ
ることにより、プルダウン用出力バッファ８のインピー
ダンスが外付け抵抗５０の抵抗値の定数倍の一定値に合
わせ込まれる。
【００１１】
【発明が解決しようとする課題】ところで、上記した従
来のプログラマブルインピーダンス回路に使用するカレ
ントミラー回路２のミラー係数（カレントミラー回路に
入力される電流と出力される電流の比）は、前記プルア
ップ又は、プルダウン用ダミーバッファ３（又は５）の
合わせ込み精度を上げるために、１に近いことが望まし
い。従って、図４に示したようにカレントミラー回路２
はトランジスタを縦積みにして、上記したミラー係数が
できるだけ１に近付くようにしている。
来のプログラマブルインピーダンス回路に使用するカレ
ントミラー回路２のミラー係数（カレントミラー回路に
入力される電流と出力される電流の比）は、前記プルア
ップ又は、プルダウン用ダミーバッファ３（又は５）の
合わせ込み精度を上げるために、１に近いことが望まし
い。従って、図４に示したようにカレントミラー回路２
はトランジスタを縦積みにして、上記したミラー係数が
できるだけ１に近付くようにしている。
【００１２】しかし、近年のトレンドによる出力パッド
９からの出力電圧の低下が進むと、前記ダミーバッファ
３（又は５）を構成するＭＯＳトランジスタＴｒをオン
オフしてインピーダンスの合わせ込みを行う際に、電流
をミラーするトランジスタのソースドレイン間の電圧が
低下して、五極管領域での動作が困難になる。
９からの出力電圧の低下が進むと、前記ダミーバッファ
３（又は５）を構成するＭＯＳトランジスタＴｒをオン
オフしてインピーダンスの合わせ込みを行う際に、電流
をミラーするトランジスタのソースドレイン間の電圧が
低下して、五極管領域での動作が困難になる。
【００１３】特に、プルアップ用ダミーバッファ３にミ
ラー電流を流すカレントミラー回路２の縦積みのトラン
ジスタのソースドレイン間の電圧低下が大きいため、こ
のミラー電流のミラー係数が前記１から大きくは外れて
しまうため、プルアップ用ダミーバッファ３を流れる電
流が外付け抵抗５０を流れる電流と一致しなくなる。
ラー電流を流すカレントミラー回路２の縦積みのトラン
ジスタのソースドレイン間の電圧低下が大きいため、こ
のミラー電流のミラー係数が前記１から大きくは外れて
しまうため、プルアップ用ダミーバッファ３を流れる電
流が外付け抵抗５０を流れる電流と一致しなくなる。
【００１４】このため、プルアップ用ダミーバッファ３
のインピーダンスはプルダウン用ダミーバッファ５のそ
れに比べて、外付け抵抗５０の抵抗値と同じ値に合わせ
込まれなくなり、従って、プルアップ用出力バッファ７
のインピーダンスも外付け抵抗５０の抵抗値で決められ
る値にならず、誤差が生じる。
のインピーダンスはプルダウン用ダミーバッファ５のそ
れに比べて、外付け抵抗５０の抵抗値と同じ値に合わせ
込まれなくなり、従って、プルアップ用出力バッファ７
のインピーダンスも外付け抵抗５０の抵抗値で決められ
る値にならず、誤差が生じる。
【００１５】これにより、出力パッド９と図示されない
伝送線路との間で、反射波が生じ、このプログラマブル
インピーダンス回路を搭載した半導体集積回路の高速動
作に悪影響を与えるという問題があった。
伝送線路との間で、反射波が生じ、このプログラマブル
インピーダンス回路を搭載した半導体集積回路の高速動
作に悪影響を与えるという問題があった。
【００１６】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、出力電圧が低電
圧化しても、カレントミラー回路の５極管領域動作マー
ジンを確保し、出力バッファのインピーダンスを精度良
く外付け抵抗の抵抗値に合わせ込むことができるプログ
ラマブルインピーダンス回路及びこのプログラマブルイ
ンピーダンス回路を搭載した半導体装置を提供すること
である。
るためになされたもので、その目的は、出力電圧が低電
圧化しても、カレントミラー回路の５極管領域動作マー
ジンを確保し、出力バッファのインピーダンスを精度良
く外付け抵抗の抵抗値に合わせ込むことができるプログ
ラマブルインピーダンス回路及びこのプログラマブルイ
ンピーダンス回路を搭載した半導体装置を提供すること
である。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、外部抵抗を接続するパッドと、前記パッド
に所定の電圧が印加されるように制御するバイアス回路
と、前記パッドから前記外部抵抗を流れる電流のミラー
電流を発生するカレントミラー回路と、前記カレントミ
ラー回路に直列に接続されて前記ミラー電流が流れ、イ
ンピーダンスが可変の第１のプルダウン用ダミーバッフ
ァ回路と、インピーダンスが可変の第２のプルダウン用
ダミーバッファ回路と、インピーダンスが可変のプルア
ップ用ダミーバッファ回路と、インピーダンスが可変の
プルダウン用出力バッファ回路と、インピーダンスが可
変のプルアップ用出力バッファ回路と、前記第１のプル
ダウン用ダミーバッファ回路のインピーダンスを前記外
部抵抗の抵抗値に合わせ込んだ後、この合わせ込み情報
により前記第２のプルダウン用ダミーバッファ回路のイ
ンピーダンスを前記外部抵抗の抵抗値に合わせ込むと共
に、この合わせ込み情報により前記プルダウン用出力バ
ッファ回路のインピーダンスを前記外部抵抗の抵抗値の
定数倍に合わせ込む第１の制御回路と、前記プルアップ
用ダミーバッファ回路のインピーダンスを前記第２のプ
ルダウン用ダミーバッファ回路のインピーダンスに合わ
せ込んだ後、この合わせ込み情報により前記プルアップ
用出力バッファ回路のインピーダンスを前記外部抵抗の
抵抗値の定数倍に合わせ込む第２の制御回路とを具備す
ることを特徴とする。
に本発明は、外部抵抗を接続するパッドと、前記パッド
に所定の電圧が印加されるように制御するバイアス回路
と、前記パッドから前記外部抵抗を流れる電流のミラー
電流を発生するカレントミラー回路と、前記カレントミ
ラー回路に直列に接続されて前記ミラー電流が流れ、イ
ンピーダンスが可変の第１のプルダウン用ダミーバッフ
ァ回路と、インピーダンスが可変の第２のプルダウン用
ダミーバッファ回路と、インピーダンスが可変のプルア
ップ用ダミーバッファ回路と、インピーダンスが可変の
プルダウン用出力バッファ回路と、インピーダンスが可
変のプルアップ用出力バッファ回路と、前記第１のプル
ダウン用ダミーバッファ回路のインピーダンスを前記外
部抵抗の抵抗値に合わせ込んだ後、この合わせ込み情報
により前記第２のプルダウン用ダミーバッファ回路のイ
ンピーダンスを前記外部抵抗の抵抗値に合わせ込むと共
に、この合わせ込み情報により前記プルダウン用出力バ
ッファ回路のインピーダンスを前記外部抵抗の抵抗値の
定数倍に合わせ込む第１の制御回路と、前記プルアップ
用ダミーバッファ回路のインピーダンスを前記第２のプ
ルダウン用ダミーバッファ回路のインピーダンスに合わ
せ込んだ後、この合わせ込み情報により前記プルアップ
用出力バッファ回路のインピーダンスを前記外部抵抗の
抵抗値の定数倍に合わせ込む第２の制御回路とを具備す
ることを特徴とする。
【００１８】本発明によれば、プルアップ用出力バッフ
ァ回路のインピーダンスは、プルアップ用ダミーバッフ
ァ回路のインピーダンスをプルダウン用ダミーバッファ
回路のインピーダンスに合わせ込んだ際の合わせ込み情
報により、外部抵抗の抵抗値の定数倍に合わせ込まれ
る。その際、カレントミラー回路はプルダウン用ダミー
バッファ回路に外部抵抗の抵抗値を流れるミラー電流を
流すが、プルダウン用ダミーバッファ回路を接続するカ
レントミラー回路は低電圧化に対する５極管領域動作の
マージンが大きく、しかも、プルアップ用出力バッファ
回路のインピーダンスの合わせ込み動作も、プルダウン
用ダミーバッファ回路のインピーダンスの合わせ込みに
依存しているので、プルアップ用出力バッファ回路の合
わせ込み動作についても、低電圧化に対するカレントミ
ラー回路の５極管領域動作のマージンを大きくとること
ができる。
ァ回路のインピーダンスは、プルアップ用ダミーバッフ
ァ回路のインピーダンスをプルダウン用ダミーバッファ
回路のインピーダンスに合わせ込んだ際の合わせ込み情
報により、外部抵抗の抵抗値の定数倍に合わせ込まれ
る。その際、カレントミラー回路はプルダウン用ダミー
バッファ回路に外部抵抗の抵抗値を流れるミラー電流を
流すが、プルダウン用ダミーバッファ回路を接続するカ
レントミラー回路は低電圧化に対する５極管領域動作の
マージンが大きく、しかも、プルアップ用出力バッファ
回路のインピーダンスの合わせ込み動作も、プルダウン
用ダミーバッファ回路のインピーダンスの合わせ込みに
依存しているので、プルアップ用出力バッファ回路の合
わせ込み動作についても、低電圧化に対するカレントミ
ラー回路の５極管領域動作のマージンを大きくとること
ができる。
【００１９】また、他の発明は、外部抵抗を接続するパ
ッドと、前記パッドに所定の電圧が印加されるように制
御するバイアス回路と、前記パッドから前記外部抵抗を
流れる電流のミラー電流を発生するカレントミラー回路
と、前記カレントミラー回路に直列に接続されて前記ミ
ラー電流が流れる第１のプルダウン用ダミーバッファ回
路と、インピーダンスが固定の第２のプルダウン用ダミ
ーバッファ回路と、インピーダンスが可変のプルアップ
用ダミーバッファ回路と、インピーダンスが可変のプル
ダウン用出力バッファ回路と、インピーダンスが可変の
プルアップ用出力バッファ回路と、前記第１のプルダウ
ン用ダミーバッファ回路のインピーダンスを前記外部抵
抗の抵抗値に合わせ込んだ後、この合わせ込み情報によ
り前記プルダウン用出力バッファ回路のインピーダンス
を前記外部抵抗の抵抗値の定数倍に合わせ込む第１の制
御回路と、前記プルアップ用ダミーバッファ回路のイン
ピーダンスを前記第２のプルダウン用ダミーバッファ回
路の固定インピーダンスに合わせ込む第２の制御回路
と、前記第１の制御回路の合わせ込み情報と前記第２の
制御回路の合わせ込み情報を演算する演算器と、を具備
し、前記演算器の演算結果により前記プルアップ用出力
バッファ回路のインピーダンスを前記外部抵抗の抵抗値
の定数倍に合わせ込むことを特徴とする。
ッドと、前記パッドに所定の電圧が印加されるように制
御するバイアス回路と、前記パッドから前記外部抵抗を
流れる電流のミラー電流を発生するカレントミラー回路
と、前記カレントミラー回路に直列に接続されて前記ミ
ラー電流が流れる第１のプルダウン用ダミーバッファ回
路と、インピーダンスが固定の第２のプルダウン用ダミ
ーバッファ回路と、インピーダンスが可変のプルアップ
用ダミーバッファ回路と、インピーダンスが可変のプル
ダウン用出力バッファ回路と、インピーダンスが可変の
プルアップ用出力バッファ回路と、前記第１のプルダウ
ン用ダミーバッファ回路のインピーダンスを前記外部抵
抗の抵抗値に合わせ込んだ後、この合わせ込み情報によ
り前記プルダウン用出力バッファ回路のインピーダンス
を前記外部抵抗の抵抗値の定数倍に合わせ込む第１の制
御回路と、前記プルアップ用ダミーバッファ回路のイン
ピーダンスを前記第２のプルダウン用ダミーバッファ回
路の固定インピーダンスに合わせ込む第２の制御回路
と、前記第１の制御回路の合わせ込み情報と前記第２の
制御回路の合わせ込み情報を演算する演算器と、を具備
し、前記演算器の演算結果により前記プルアップ用出力
バッファ回路のインピーダンスを前記外部抵抗の抵抗値
の定数倍に合わせ込むことを特徴とする。
【００２０】この他の発明によれば、プルアップ用ダミ
ーバッファ回路のインピーダンスをプルダウン用ダミー
バッファ回路の固定インピーダンスに合わせ込んだ際に
得られるプルアップ用ダミーバッファ回路のチャネル幅
と第２のプルダウン用ダミーバッファ回路のチャネル幅
の比と、第１のプルダウン用ダミーバッファ回路が外部
抵抗の抵抗値に合わせ込まれた際に得られるチャネル幅
を掛算することにより、プルアップ用出力バッファ回路
のインピーダンスを外部抵抗の抵抗値の定数倍に合わせ
込む情報を算出し、これにより、プルアップ用出力バッ
ファ回路のインピーダンスが前記外部抵抗の抵抗値の定
数倍に合わせ込まれる。この場合は、第２のプルダウン
用ダミーバッファ回路のインピーダンスが固定のため、
その分前記プルアップ用ダミーバッファ回路のインピー
ダンスの合わせ込みが安定するため、プルアップ用出力
バッファ回路のインピーダンスの合わせ込みも安定し、
その精度も向上する。
ーバッファ回路のインピーダンスをプルダウン用ダミー
バッファ回路の固定インピーダンスに合わせ込んだ際に
得られるプルアップ用ダミーバッファ回路のチャネル幅
と第２のプルダウン用ダミーバッファ回路のチャネル幅
の比と、第１のプルダウン用ダミーバッファ回路が外部
抵抗の抵抗値に合わせ込まれた際に得られるチャネル幅
を掛算することにより、プルアップ用出力バッファ回路
のインピーダンスを外部抵抗の抵抗値の定数倍に合わせ
込む情報を算出し、これにより、プルアップ用出力バッ
ファ回路のインピーダンスが前記外部抵抗の抵抗値の定
数倍に合わせ込まれる。この場合は、第２のプルダウン
用ダミーバッファ回路のインピーダンスが固定のため、
その分前記プルアップ用ダミーバッファ回路のインピー
ダンスの合わせ込みが安定するため、プルアップ用出力
バッファ回路のインピーダンスの合わせ込みも安定し、
その精度も向上する。
【００２１】上記各発明では、前記プルダウン用出力バ
ッファ回路は、前記第１の合わせ込み情報に応じて、前
記外部抵抗の抵抗電圧の１／ｎ（ｎは１以上）に合わせ
込まれることが好ましい。
ッファ回路は、前記第１の合わせ込み情報に応じて、前
記外部抵抗の抵抗電圧の１／ｎ（ｎは１以上）に合わせ
込まれることが好ましい。
【００２２】上記発明において、前記ｎは、整数である
ことが好ましい。
ことが好ましい。
【００２３】上記発明において、前記第１、第２のプル
ダウン用ダミーバッファ回路、前記プルアップ用ダミー
バッファ回路、前記プルダウン用出力バッファ回路及び
前記プルアップ用出力バッファ回路はそれぞれ並列接続
された複数のトランジスタを有していることが好まし
い。
ダウン用ダミーバッファ回路、前記プルアップ用ダミー
バッファ回路、前記プルダウン用出力バッファ回路及び
前記プルアップ用出力バッファ回路はそれぞれ並列接続
された複数のトランジスタを有していることが好まし
い。
【００２４】上記発明において、前記第１、第２のプル
ダウン用ダミーバッファ回路、前記プルアップ用ダミー
バッファ回路、前記プルダウン用出力バッファ回路及び
前記プルアップ用出力バッファ回路はそれぞれ並列接続
された複数のトランジスタを有し前記第１の制御回路の
合わせ込み情報は前記第１のプルダウン用ダミーバッフ
ァ回路のチャネル幅で、前記第２の制御回路の合わせ込
み情報は前記プルアップ用ダミーバッファ回路のチャネ
ル幅と前記第２のプルダウン用ダミーバッファ回路のチ
ャネル幅の比であり、演算器は、前記第１のプルダウン
用ダミーバッファ回路のチャネル幅に前記プルアップ用
ダミーバッファ回路のチャネル幅と前記第２のプルダウ
ン用ダミーバッファ回路のチャネル幅の比を掛算して、
プルアップ用出力バッファ回路の合わせ込み情報を生成
することが好ましい。
ダウン用ダミーバッファ回路、前記プルアップ用ダミー
バッファ回路、前記プルダウン用出力バッファ回路及び
前記プルアップ用出力バッファ回路はそれぞれ並列接続
された複数のトランジスタを有し前記第１の制御回路の
合わせ込み情報は前記第１のプルダウン用ダミーバッフ
ァ回路のチャネル幅で、前記第２の制御回路の合わせ込
み情報は前記プルアップ用ダミーバッファ回路のチャネ
ル幅と前記第２のプルダウン用ダミーバッファ回路のチ
ャネル幅の比であり、演算器は、前記第１のプルダウン
用ダミーバッファ回路のチャネル幅に前記プルアップ用
ダミーバッファ回路のチャネル幅と前記第２のプルダウ
ン用ダミーバッファ回路のチャネル幅の比を掛算して、
プルアップ用出力バッファ回路の合わせ込み情報を生成
することが好ましい。
【００２５】上記発明において、前記第１のプルダウン
用ダミーバッファ回路を構成するトランジスタのチャネ
ル長とチャネル幅が、それぞれ前記第２のプルダウン用
ダミーバッファ回路を構成するトランジスタのチャネル
長とチャネル幅に等しいことが好ましい。
用ダミーバッファ回路を構成するトランジスタのチャネ
ル長とチャネル幅が、それぞれ前記第２のプルダウン用
ダミーバッファ回路を構成するトランジスタのチャネル
長とチャネル幅に等しいことが好ましい。
【００２６】上記発明において、前記第２の制御回路
は、前記第１のプルダウン用ダミーバッファ回路のチャ
ネル幅に、前記プルアップ用ダミーバッファ回路のチャ
ネル幅と前記第２のプルダウン用ダミーバッファ回路の
チャネル幅の比を掛算して、プルアップ用出力バッファ
回路の合わせ込み情報を生成することが好ましい。
は、前記第１のプルダウン用ダミーバッファ回路のチャ
ネル幅に、前記プルアップ用ダミーバッファ回路のチャ
ネル幅と前記第２のプルダウン用ダミーバッファ回路の
チャネル幅の比を掛算して、プルアップ用出力バッファ
回路の合わせ込み情報を生成することが好ましい。
【００２７】上記発明において、前記バイアス回路によ
って前記パッドの電位が出力電圧より低い一定の電圧に
制御され、前記第１の制御回路によって、前記カレント
ミラー回路と前記第１のプルダウン用ダミーバッファ回
路の接続ノードが前記出力電圧の半分の一定電圧に制御
され、且つ、前記第２の制御回路によって、前記第２の
プルダウン用ダミーバッファ回路と前記プルアップ用ダ
ミーバッファ回路の接続ノードが前記出力電圧の半分の
一定電圧に制御されることが好ましい。
って前記パッドの電位が出力電圧より低い一定の電圧に
制御され、前記第１の制御回路によって、前記カレント
ミラー回路と前記第１のプルダウン用ダミーバッファ回
路の接続ノードが前記出力電圧の半分の一定電圧に制御
され、且つ、前記第２の制御回路によって、前記第２の
プルダウン用ダミーバッファ回路と前記プルアップ用ダ
ミーバッファ回路の接続ノードが前記出力電圧の半分の
一定電圧に制御されることが好ましい。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明のプログラマブル
インピーダンス回路の第１の実施の形態を示したブロッ
ク図である。プログラマブルインピーダンス回路は、パ
ッドＺＱの電位を常にＶＤＤＱ／２に制御するＶＺＱ設
定コントローラ１１、外付け抵抗５０を流れる電流をプ
ルダウン用ダミーバッファ１３側にミラーするカレント
ミラー回路１２、外付け抵抗５０の抵抗値と同じインピ
ーダンスに合わせ込まれるプルダウン用ダミーバッファ
１３、プルダウン用ダミーバッファ１３のインピーダン
スの合わせ込み情報に基づいて、外付け抵抗５０の抵抗
値と同じインピーダンスに合わせ込まれるプルダウン用
ダミーバッファ１４、プルダウン用ダミーバッファ１４
のインピーダンスと同じインピーダンスに合わせ込まれ
るプルアップ用ダミーバッファ１５、プルダウン用ダミ
ーバッファ１３、１４及びプルダウン用出力バッファ１
９のインピーダンスを外付け抵抗５０の抵抗値に対応し
た値に合わせ込む制御を行うプルダウン用カウンタ１
６、プルアップ用ダミーバッファ１５のインピーダンス
をプルダウン用ダミーバッファ１４のインピーダンスと
同じインピーダンスに合わせ込むと共に、プルアップ用
出力バッファ１８のインピーダンスを外付け抵抗５０の
抵抗値に対応した値に合わせ込む制御を行うプルアップ
用カウンタ１７、外付け抵抗５０の抵抗値に対応した一
定値のインピーダンスに合わせ込まれるプルアップ用出
力バッファ１８、外付け抵抗５０の抵抗値に対応した一
定値のインピーダンスに合わせ込まれるプルダウン用出
力バッファ１９、図示されない伝送線路と接続される出
力パッド２０及び外付け抵抗５０を接続するパッドＺＱ
を有している。
に基づいて説明する。図１は、本発明のプログラマブル
インピーダンス回路の第１の実施の形態を示したブロッ
ク図である。プログラマブルインピーダンス回路は、パ
ッドＺＱの電位を常にＶＤＤＱ／２に制御するＶＺＱ設
定コントローラ１１、外付け抵抗５０を流れる電流をプ
ルダウン用ダミーバッファ１３側にミラーするカレント
ミラー回路１２、外付け抵抗５０の抵抗値と同じインピ
ーダンスに合わせ込まれるプルダウン用ダミーバッファ
１３、プルダウン用ダミーバッファ１３のインピーダン
スの合わせ込み情報に基づいて、外付け抵抗５０の抵抗
値と同じインピーダンスに合わせ込まれるプルダウン用
ダミーバッファ１４、プルダウン用ダミーバッファ１４
のインピーダンスと同じインピーダンスに合わせ込まれ
るプルアップ用ダミーバッファ１５、プルダウン用ダミ
ーバッファ１３、１４及びプルダウン用出力バッファ１
９のインピーダンスを外付け抵抗５０の抵抗値に対応し
た値に合わせ込む制御を行うプルダウン用カウンタ１
６、プルアップ用ダミーバッファ１５のインピーダンス
をプルダウン用ダミーバッファ１４のインピーダンスと
同じインピーダンスに合わせ込むと共に、プルアップ用
出力バッファ１８のインピーダンスを外付け抵抗５０の
抵抗値に対応した値に合わせ込む制御を行うプルアップ
用カウンタ１７、外付け抵抗５０の抵抗値に対応した一
定値のインピーダンスに合わせ込まれるプルアップ用出
力バッファ１８、外付け抵抗５０の抵抗値に対応した一
定値のインピーダンスに合わせ込まれるプルダウン用出
力バッファ１９、図示されない伝送線路と接続される出
力パッド２０及び外付け抵抗５０を接続するパッドＺＱ
を有している。
【００２９】次に本実施の形態の動作について説明す
る。ユーザは外付け抵抗５０の一端をパッドＺＱに接続
し、その他端を接地する。ＶＺＱ設定コントローラ１１
はパッドＺＱの印加電圧をＶＤＤＱ／２（ＶＤＤＱは出
力電圧）の一定の電圧に制御する。カレントミラー回路
１２は外付け抵抗５０を流れる電流をミラーして、プル
ダウン用ダミーバッファ１３に前記外付け抵抗５０を流
れる電流と同じ電流を流す。
る。ユーザは外付け抵抗５０の一端をパッドＺＱに接続
し、その他端を接地する。ＶＺＱ設定コントローラ１１
はパッドＺＱの印加電圧をＶＤＤＱ／２（ＶＤＤＱは出
力電圧）の一定の電圧に制御する。カレントミラー回路
１２は外付け抵抗５０を流れる電流をミラーして、プル
ダウン用ダミーバッファ１３に前記外付け抵抗５０を流
れる電流と同じ電流を流す。
【００３０】この際、プルダウン用カウンタ１６はカレ
ントミラー回路１２とプルダウン用ダミーバッファ１３
の接続点の電位がＶＤＤＱ／２になるように、プルダウ
ン用ダミーバッファ１３を構成する複数のトランジスタ
のオン／オフを制御して、その合計チャネル幅を調整す
ることにより、プルダウン用ダミーバッファ１３のイン
ピーダンスを外付け抵抗５０の抵抗値に一致させる。
ントミラー回路１２とプルダウン用ダミーバッファ１３
の接続点の電位がＶＤＤＱ／２になるように、プルダウ
ン用ダミーバッファ１３を構成する複数のトランジスタ
のオン／オフを制御して、その合計チャネル幅を調整す
ることにより、プルダウン用ダミーバッファ１３のイン
ピーダンスを外付け抵抗５０の抵抗値に一致させる。
【００３１】更に、プルダウン用カウンタ１６はプルダ
ウン用ダミーバッファ１３のインピーダンスを外付け抵
抗５０の抵抗値に一致させた際の合わせ込み情報に基づ
いて、プルダウン用ダミーバッファ１４のインピーダン
スを外付け抵抗５０の抵抗値に一致させると共に、出力
バッファ１８のインピーダンスを外付け抵抗５０の抵抗
値の定数倍に合わせ込む。
ウン用ダミーバッファ１３のインピーダンスを外付け抵
抗５０の抵抗値に一致させた際の合わせ込み情報に基づ
いて、プルダウン用ダミーバッファ１４のインピーダン
スを外付け抵抗５０の抵抗値に一致させると共に、出力
バッファ１８のインピーダンスを外付け抵抗５０の抵抗
値の定数倍に合わせ込む。
【００３２】又、上記のプルダウン用カウンタ１６の合
わせ込み動作によって、プルアップ用ダミーバッファ１
５及びプルダウン用ダミーバッファ１４の直列回路を流
れる電流は外付け抵抗５０を流れる電流と等しくなる。
このため、プルアップ用カウンタ１７は、プルアップ用
ダミーバッファ１５とプルダウン用ダミーバッファ１４
の接続点の電位がＶＤＤＱ／２となるように、プルアッ
プ用ダミーバッファ１５のチャネル幅を調整して、その
インピーダンスをプルダウン用ダミーバッファ１４のイ
ンピーダンスに合わせ、更に、このプルアップ用ダミー
バッファ１５のインピーダンスを合わせた際の情報に基
づいて、プルアップ用出力バッファ１８のインピーダン
スを外付け抵抗５０の抵抗値の定数倍に合わせ込む。こ
れにより、プルアップ用、プルダウン用出力バッファ１
８、１９のインピーダンスが外付け抵抗５０の抵抗値の
定数倍の一定値に合わせ込まれる。
わせ込み動作によって、プルアップ用ダミーバッファ１
５及びプルダウン用ダミーバッファ１４の直列回路を流
れる電流は外付け抵抗５０を流れる電流と等しくなる。
このため、プルアップ用カウンタ１７は、プルアップ用
ダミーバッファ１５とプルダウン用ダミーバッファ１４
の接続点の電位がＶＤＤＱ／２となるように、プルアッ
プ用ダミーバッファ１５のチャネル幅を調整して、その
インピーダンスをプルダウン用ダミーバッファ１４のイ
ンピーダンスに合わせ、更に、このプルアップ用ダミー
バッファ１５のインピーダンスを合わせた際の情報に基
づいて、プルアップ用出力バッファ１８のインピーダン
スを外付け抵抗５０の抵抗値の定数倍に合わせ込む。こ
れにより、プルアップ用、プルダウン用出力バッファ１
８、１９のインピーダンスが外付け抵抗５０の抵抗値の
定数倍の一定値に合わせ込まれる。
【００３３】本実施の形態によれば、プルアップ用、プ
ルダウン用出力バッファ１８、１９のインピーダンスを
外付け抵抗５０の抵抗値の定数倍に合わせ込むことによ
って、これら出力バッファ１８、１９のインピーダンス
を、伝送線路のインピーダンスに電源電圧や温度等の環
境が変化しても常に一致されることができ、上記した半
導体集積回路の高速動作を常に確保することができる。
ルダウン用出力バッファ１８、１９のインピーダンスを
外付け抵抗５０の抵抗値の定数倍に合わせ込むことによ
って、これら出力バッファ１８、１９のインピーダンス
を、伝送線路のインピーダンスに電源電圧や温度等の環
境が変化しても常に一致されることができ、上記した半
導体集積回路の高速動作を常に確保することができる。
【００３４】ここで、図１に示した回路の電源電圧を
２．５Ｖとし、ＶＤＤＱ（出力電圧）を１．５Ｖとす
る。インピーダンスの合わせ込みが完了した時、カレン
トミラー回路１２を構成する縦積みのＭＯＳトランジス
タのドレインソース間電圧の和は（２．５−１．５／
２）Ｖ＝ｌ．７５Ｖである。これは、図４に示した従来
例のプルアップ用ダミーバッファ３の合わせ込みをする
際のドレインソース間電圧の和である０．７５Ｖに比べ
てはるかに高くなる。
２．５Ｖとし、ＶＤＤＱ（出力電圧）を１．５Ｖとす
る。インピーダンスの合わせ込みが完了した時、カレン
トミラー回路１２を構成する縦積みのＭＯＳトランジス
タのドレインソース間電圧の和は（２．５−１．５／
２）Ｖ＝ｌ．７５Ｖである。これは、図４に示した従来
例のプルアップ用ダミーバッファ３の合わせ込みをする
際のドレインソース間電圧の和である０．７５Ｖに比べ
てはるかに高くなる。
【００３５】従って、ＶＤＤＱがもっと下がることが予
想される将来の半導体集積回路においてもカレントミラ
ー回路１２の５極管領域動作マージンを確保でき、ミラ
ー係数をほぼ１に保持することができるため、プルアッ
プ用出力バッファ１８のインピーダンスをプルダウン用
出力バッファ１９のインピーダンスと同様に精度良く外
付け抵抗５０の抵抗値の定数倍に合わせ込むことができ
る。このため、電源電圧の低電圧化に対しても、半導体
集積回路の高速動作を確保することができる。
想される将来の半導体集積回路においてもカレントミラ
ー回路１２の５極管領域動作マージンを確保でき、ミラ
ー係数をほぼ１に保持することができるため、プルアッ
プ用出力バッファ１８のインピーダンスをプルダウン用
出力バッファ１９のインピーダンスと同様に精度良く外
付け抵抗５０の抵抗値の定数倍に合わせ込むことができ
る。このため、電源電圧の低電圧化に対しても、半導体
集積回路の高速動作を確保することができる。
【００３６】図２は、本発明のプログラマブルインピー
ダンス回路の第２の実施の形態を示したブロック図であ
る。但し、図１に示した第１の実施の形態と同一部分に
は同一符号を付し、且つ適宜その説明を省略する。本例
は、プルダウン用ダミーバッファ１４のインピーダンス
は固定値となっている点と、掛算器２１により、プルア
ップ用カウンタ１７の合わせ込み情報とプルダウン用カ
ウンタ１６の合わせ込み情報とを掛け算した結果によ
り、プルアップ用出力バッファ１８のインピーダンスを
外付け抵抗５０の抵抗値に対応した値に合わせている点
が異なるだけで、他の構成は図１に示した第１の実施の
形態と同様の構成を有している。
ダンス回路の第２の実施の形態を示したブロック図であ
る。但し、図１に示した第１の実施の形態と同一部分に
は同一符号を付し、且つ適宜その説明を省略する。本例
は、プルダウン用ダミーバッファ１４のインピーダンス
は固定値となっている点と、掛算器２１により、プルア
ップ用カウンタ１７の合わせ込み情報とプルダウン用カ
ウンタ１６の合わせ込み情報とを掛け算した結果によ
り、プルアップ用出力バッファ１８のインピーダンスを
外付け抵抗５０の抵抗値に対応した値に合わせている点
が異なるだけで、他の構成は図１に示した第１の実施の
形態と同様の構成を有している。
【００３７】次に本実施の形態の動作について説明す
る。本例も、プルダウン用ダミーバッファ１３のインピ
ーダンスは、プルダウン用カウンタ１６によりパッドＺ
Ｑに接続された外付け抵抗５０の抵抗値に合わせ込ま
れ、その合わせ込み情報により、プルダウン用出力バッ
ファ１９のインピーダンスが外付け抵抗５０の抵抗値に
一致するように合わせ込まれると共に、前記合わせ込み
情報が掛算器２１に送られる。
る。本例も、プルダウン用ダミーバッファ１３のインピ
ーダンスは、プルダウン用カウンタ１６によりパッドＺ
Ｑに接続された外付け抵抗５０の抵抗値に合わせ込ま
れ、その合わせ込み情報により、プルダウン用出力バッ
ファ１９のインピーダンスが外付け抵抗５０の抵抗値に
一致するように合わせ込まれると共に、前記合わせ込み
情報が掛算器２１に送られる。
【００３８】一方、プルアップ用カウンタ１７はプルア
ップ用ダミーバッファ１５とプルダウン用ダミーバッフ
ァ１４の接続点の電位がＶＤＤＱ／２になるように、プ
ルアップ用ダミーバッファ１５のインピーダンスをプル
ダウン用ダミーバッファ１４の固定インピーダンスに合
わせ、その合わせ込みにより得られた情報を掛け算器２
１に送くる。
ップ用ダミーバッファ１５とプルダウン用ダミーバッフ
ァ１４の接続点の電位がＶＤＤＱ／２になるように、プ
ルアップ用ダミーバッファ１５のインピーダンスをプル
ダウン用ダミーバッファ１４の固定インピーダンスに合
わせ、その合わせ込みにより得られた情報を掛け算器２
１に送くる。
【００３９】ここで、例えば、プルダウン用ダミーバッ
ファ１４の固定チャネル幅をＷとすると、プルアップ用
カウンタ１７の合わせ込み動作により、プルアップ用ダ
ミーバッファ１５のチャネル幅をαＷにした時、そのイ
ンピーダンスがプルダウン用ダミーバッファ１４のイン
ピーダンスに一致したとする。これはプルアップ用ダミ
ーバッファ１５とプルダウン用ダミーバッファ１４のイ
ンピーダンスを同じにするには、チャネル幅の比がαあ
ることを意味するため、この比αがプルアップ用カウン
タ１７から掛算器２１に送られる。
ファ１４の固定チャネル幅をＷとすると、プルアップ用
カウンタ１７の合わせ込み動作により、プルアップ用ダ
ミーバッファ１５のチャネル幅をαＷにした時、そのイ
ンピーダンスがプルダウン用ダミーバッファ１４のイン
ピーダンスに一致したとする。これはプルアップ用ダミ
ーバッファ１５とプルダウン用ダミーバッファ１４のイ
ンピーダンスを同じにするには、チャネル幅の比がαあ
ることを意味するため、この比αがプルアップ用カウン
タ１７から掛算器２１に送られる。
【００４０】又、プルダウン用カウンタ１６がプルダウ
ン用ダミーバッファ１３のチャネル幅をＷ０とした時
に、プルダウン用ダミーバッファ１３のインピーダンス
が外付け抵抗５０の抵抗値に一致したとすると、このチ
ャネル幅Ｗ０が掛算器２１に送られる。
ン用ダミーバッファ１３のチャネル幅をＷ０とした時
に、プルダウン用ダミーバッファ１３のインピーダンス
が外付け抵抗５０の抵抗値に一致したとすると、このチ
ャネル幅Ｗ０が掛算器２１に送られる。
【００４１】これにより、掛算器２１は前記チャネル幅
の比αと前記チャネル幅Ｗ０を掛算して、チャネル幅が
αＷ０となるような合わせ込み情報をプルアップ用出力
バッファ１８に送って、このプルアップ用出力バッファ
１８のチャネル幅をαＷ０とする。これにより、プルア
ップ用出力バッファ１８はそのインピーダンスを外付け
抵抗５０の抵抗値に一致するように合わせ込まれる。
の比αと前記チャネル幅Ｗ０を掛算して、チャネル幅が
αＷ０となるような合わせ込み情報をプルアップ用出力
バッファ１８に送って、このプルアップ用出力バッファ
１８のチャネル幅をαＷ０とする。これにより、プルア
ップ用出力バッファ１８はそのインピーダンスを外付け
抵抗５０の抵抗値に一致するように合わせ込まれる。
【００４２】上記例では、プルダウン用ダミーバッファ
１３、１４、プルアップ用ダミーバッファ１５及びプル
アップ用出力バッファ１８とプルダウン用出力バッファ
１９を構成する各トランジスタのチャネル幅を同一にし
た場合であるが、プルアップ用出力バッファ１８とプル
ダウン用出力バッファ１９を構成する各トランジスタの
チャネル幅をプルダウン用ダミーバッファ１３、１４、
プルアップ用ダミーバッファ１５のそれの定数倍にする
ことにより、プルアップ用、プルダウン用出力バッファ
１８、１９のインピーダンスを外付け抵抗５０の抵抗値
の定数倍に合わせ込むことができる。
１３、１４、プルアップ用ダミーバッファ１５及びプル
アップ用出力バッファ１８とプルダウン用出力バッファ
１９を構成する各トランジスタのチャネル幅を同一にし
た場合であるが、プルアップ用出力バッファ１８とプル
ダウン用出力バッファ１９を構成する各トランジスタの
チャネル幅をプルダウン用ダミーバッファ１３、１４、
プルアップ用ダミーバッファ１５のそれの定数倍にする
ことにより、プルアップ用、プルダウン用出力バッファ
１８、１９のインピーダンスを外付け抵抗５０の抵抗値
の定数倍に合わせ込むことができる。
【００４３】本実施の形態も、出力電圧の低電圧化に対
して、カレントミラー回路１２の５極管領域動作マージ
ンを確保して、ミラー係数をほぼ１に保持することがで
き、出力バッファ１８、１９のインピーダンスを精度良
く外付け抵抗５０の抵抗値の定数倍に合わせ込むことが
でき、第１の実施の形態と同様の効果がある。
して、カレントミラー回路１２の５極管領域動作マージ
ンを確保して、ミラー係数をほぼ１に保持することがで
き、出力バッファ１８、１９のインピーダンスを精度良
く外付け抵抗５０の抵抗値の定数倍に合わせ込むことが
でき、第１の実施の形態と同様の効果がある。
【００４４】その上、本例はプルアップ用ダミーバッフ
ァ１５のインピーダンスを固定インピーダンスのプルダ
ウン用ダミーバッファ１４に合わせるため、プルアップ
用ダミーバッファ１５のインピーダンスの合わせ込み動
作が安定し、その分、プルアップ用出力バッファ１８の
インピーダンスを外付け抵抗５０の抵抗値の定数倍に安
定的且つ精度良く合わせ込むことができる。
ァ１５のインピーダンスを固定インピーダンスのプルダ
ウン用ダミーバッファ１４に合わせるため、プルアップ
用ダミーバッファ１５のインピーダンスの合わせ込み動
作が安定し、その分、プルアップ用出力バッファ１８の
インピーダンスを外付け抵抗５０の抵抗値の定数倍に安
定的且つ精度良く合わせ込むことができる。
【００４５】図３は、本発明のプログラマブルインピー
ダンス回路の第３の実施の形態を示したブロック図であ
る。但し、図２に示した第２の実施の形態と同一部分に
は同一符号を付し、且つ適宜その説明を省略する。本例
はプルアップ用ダミーバッファ２３のインピーダンスが
固定化されており、プルアップ用カウンタ１７はプルダ
ウン用ダミーバッファ２２のインピーダンスをプルアッ
プ用ダミーバッファ２３の固定インピーダンスに合わせ
る。
ダンス回路の第３の実施の形態を示したブロック図であ
る。但し、図２に示した第２の実施の形態と同一部分に
は同一符号を付し、且つ適宜その説明を省略する。本例
はプルアップ用ダミーバッファ２３のインピーダンスが
固定化されており、プルアップ用カウンタ１７はプルダ
ウン用ダミーバッファ２２のインピーダンスをプルアッ
プ用ダミーバッファ２３の固定インピーダンスに合わせ
る。
【００４６】例えば、プルアップ用ダミーバッファ２３
の固定チャネル幅をＷとすると、プルアップ用カウンタ
１７の合わせ込み動作によって、プルダウン用ダミーバ
ッファ２２のチャネル幅をβＷにした時に、そのインピ
ーダンスがプルアップ用ダミーバッファ２３の固定イン
ピーダンスに一致したとする。これはプルアップ用ダミ
ーバッファ２３とプルダウン用ダミーバッファ２２のイ
ンピーダンスを同じにするには、チャネル幅の比が１／
βであることを意味するため、この１／βがプルアップ
用カウンタ１７から掛算器２１に送られる。
の固定チャネル幅をＷとすると、プルアップ用カウンタ
１７の合わせ込み動作によって、プルダウン用ダミーバ
ッファ２２のチャネル幅をβＷにした時に、そのインピ
ーダンスがプルアップ用ダミーバッファ２３の固定イン
ピーダンスに一致したとする。これはプルアップ用ダミ
ーバッファ２３とプルダウン用ダミーバッファ２２のイ
ンピーダンスを同じにするには、チャネル幅の比が１／
βであることを意味するため、この１／βがプルアップ
用カウンタ１７から掛算器２１に送られる。
【００４７】又、プルダウン用カウンタ１６がプルダウ
ン用ダミーバッファ１３のチャネル幅をＷ０とした時
に、プルダウン用ダミーバッファ１３のインピーダンス
が外付け抵抗５０の抵抗値に一致したとすると、このチ
ャネル幅Ｗ０が掛算器２１に送られる。
ン用ダミーバッファ１３のチャネル幅をＷ０とした時
に、プルダウン用ダミーバッファ１３のインピーダンス
が外付け抵抗５０の抵抗値に一致したとすると、このチ
ャネル幅Ｗ０が掛算器２１に送られる。
【００４８】これにより、掛算器２１は前記チャネル幅
の比１／βとチャネル幅Ｗ０を掛算して、チャネル幅が
Ｗ０／βとなるような合わせ込み情報をプルアップ用出
力バッファ１８に送って、このプルアップ用出力バッフ
ァ１８のチャネル幅をＷ０／βとする。
の比１／βとチャネル幅Ｗ０を掛算して、チャネル幅が
Ｗ０／βとなるような合わせ込み情報をプルアップ用出
力バッファ１８に送って、このプルアップ用出力バッフ
ァ１８のチャネル幅をＷ０／βとする。
【００４９】これにより、プルアップ用出力バッファ１
８はそのインピーダンスが外付け抵抗５０の抵抗値に一
致するように合わせ込まれ、図２に示した第２の実施の
形態と同様の効果がある。
８はそのインピーダンスが外付け抵抗５０の抵抗値に一
致するように合わせ込まれ、図２に示した第２の実施の
形態と同様の効果がある。
【００５０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、出力電圧が低電圧化しても、カレントミラー回路
の５極管領域動作マージンを確保でき、出力バッファの
インピーダンスを精度良く外付け抵抗の抵抗値に合わせ
込むことができ、環境の変化に拘らず、半導体集積回路
を常に高速で動作させることができる。
れば、出力電圧が低電圧化しても、カレントミラー回路
の５極管領域動作マージンを確保でき、出力バッファの
インピーダンスを精度良く外付け抵抗の抵抗値に合わせ
込むことができ、環境の変化に拘らず、半導体集積回路
を常に高速で動作させることができる。
【図１】本発明のプログラマブルインピーダンス回路の
第１の実施の形態を示したブロック図である。
第１の実施の形態を示したブロック図である。
【図２】本発明のプログラマブルインピーダンス回路の
第２の実施の形態を示したブロック図である。
第２の実施の形態を示したブロック図である。
【図３】本発明のプログラマブルインピーダンス回路の
第３の実施の形態を示したブロック図である。
第３の実施の形態を示したブロック図である。
【図４】従来のプログラマブルインピーダンス回路の構
成例を示したブロック図である。
成例を示したブロック図である。
【図５】図４に示したプルアップ用ダミーバッファの詳
細構成例を示した回路図である。
細構成例を示した回路図である。
【図６】図４に示したプルアップ用出力バッファの詳細
構成例を示した回路図である。
構成例を示した回路図である。
１１ ＶＺＱ設定コントローラ
１２ カレントミラー回路
１３、１４、２２ プルダウン用ダミーバッファ
１５、２３ プルアップ用ダミーバッファ
１６ プルダウン用カウンタ
１７ プルアップ用カウンタ
１８ プルアップ用出力バッファ
１９ プルダウン用出力バッファ
２０ 出力パッド
２１ 掛算器
５０ 外付け抵抗
Claims (9)
- 【請求項１】 外部抵抗を接続するパッドと、 前記パッドに所定の電圧が印加されるように制御するバ
イアス回路と、 前記パッドから前記外部抵抗に流れる電流を発生するカ
レントミラー回路と、 前記カレントミラー回路に直列に接続されて前記ミラー
電流が流れ、インピーダンスが可変の第１のプルダウン
用ダミーバッファ回路と、 インピーダンスが可変の第２のプルダウン用ダミーバッ
ファ回路と、前記第２のプルダウン用ダミーバッファ回路に直列に接
続され、 インピーダンスが可変のプルアップ用ダミーバ
ッファ回路と、 インピーダンスが可変のプルダウン用出力バッファ回路
と、 インピーダンスが可変のプルアップ用出力バッファ回路
と、 前記第１のプルダウン用ダミーバッファ回路のインピー
ダンスを前記外部抵抗の抵抗値に合わせ込み、前記合わ
せ込みの情報により、前記第２のプルダウン用ダミーバ
ッファ回路のインピーダンスを前記外部抵抗の抵抗値に
合わせ込むとともに前記プルダウン用出力バッファ回路
のインピーダンスを前記外部抵抗の抵抗値の定数倍に合
わせ込む第１の制御回路と、前記プルアップ用ダミーバッファ回路と前記第２のプル
ダウン用ダミーバッファ回路との接続点に前記所定の電
圧が印加されるように、前記プルアップ用ダミーバッフ
ァ回路のインピーダンスを合わせ込み、 この合わせ込み
情報により前記プルアップ用出力バッファ回路のインピ
ーダンスを前記外部抵抗の抵抗値の定数倍に合わせ込む
第２の制御回路と、 を具備することを特徴とするプログラマブルインピーダ
ンス回路。 - 【請求項２】 外部抵抗を接続するパッドと、 前記パッドに所定の電圧が印加されるように制御するバ
イアス回路と、 前記パッドから前記外部抵抗を流れる電流のミラー電流
を発生するカレントミラー回路と、 前記カレントミラー回路に直列に接続されて前記ミラー
電流が流れる第１のプルダウン用ダミーバッファ回路
と、 インピーダンスが固定の第２のプルダウン用ダミーバッ
ファ回路と、前記第２のプルダウン用ダミーバッファ回路に直列に接
続され、 インピーダンスが可変のプルアップ用ダミーバ
ッファ回路と、 インピーダンスが可変のプルダウン用出力バッファ回路
と、 インピーダンスが可変のプルアップ用出力バッファ回路
と、 前記第１のプルダウン用ダミーバッファ回路のインピー
ダンスを前記外部抵抗の抵抗値に合わせ込み、前記合わ
せ込みの情報により前記プルダウン用出力バッファ回路
のインピーダンスを前記外部抵抗の抵抗値の定数倍に合
わせ込む第１の制御回路と、前記プルアップ用ダミーバッファ回路と前記第２のプル
ダウン用ダミーバッファ回路との接続点に前記所定の電
圧が印加されるように、前記プルアップ用ダミーバッフ
ァ回路のインピーダンスを合わせ込む 第２の制御回路
と、 前記第１の制御回路の合わせ込み情報と前記第２の制御
回路の合わせ込み情報を演算する演算器と、を具備し、 前記演算器の演算結果により前記プルアップ用出力バッ
ファ回路のインピーダンスを前記外部抵抗の抵抗値の定
数倍に合わせ込むことを特徴とするプログラマブルイン
ピーダンス回路。 - 【請求項３】 前記プルダウン用出力バッファ回路は、
前記第１の合わせ込み情報に応じて、前記外部抵抗の抵
抗電圧の１／ｎ（ｎは１以上）に合わせ込まれることを
特徴とする請求項１または２に記載のプログラマブルイ
ンピーダンス回路。 - 【請求項４】 前記ｎは、整数であることを特徴とする
請求項３に記載のプログラマブルインピーダンス回路。 - 【請求項５】 前記第１、第２のプルダウン用ダミーバ
ッファ回路、前記プルアップ用ダミーバッファ回路、前
記プルダウン用出力バッファ回路及び前記プルアップ用
出力バッファ回路はそれぞれ並列接続された複数のトラ
ンジスタを有していることを特徴とする請求項１または
２に記載のプログラマブルインピーダンス回路。 - 【請求項６】 前記第１、第２のプルダウン用ダミーバ
ッファ回路、前記プルアップ用ダミーバッファ回路、前
記プルダウン用出力バッファ回路及び前記プルアップ用
出力バッファ回路はそれぞれ並列接続された複数のトラ
ンジスタを有し前記第１の制御回路の合わせ込み情報は
前記第１のプルダウン用ダミーバッファ回路のチャネル
幅で、前記第２の制御回路の合わせ込み情報は前記プル
アップ用ダミーバッファ回路のチャネル幅と前記第２の
プルダウン用ダミーバッファ回路のチャネル幅の比であ
り、前記 演算器は、前記第１のプルダウン用ダミーバッファ
回路のチャネル幅に前記プルアップ用ダミーバッファ回
路のチャネル幅と前記第２のプルダウン用ダミーバッフ
ァ回路のチャネル幅の比を掛算して、プルアップ用出力
バッファ回路の合わせ込み情報を生成することを特徴と
する請求項２記載のプログラマブルインピーダンス回
路。 - 【請求項７】 前記第１のプルダウン用ダミーバッファ
回路を構成するトランジスタのチャネル長とチャネル幅
が、それぞれ前記第２のプルダウン用ダミーバッファ回
路を構成するトランジスタのチャネル長とチャネル幅に
等しいことを特徴とする請求項１又は２記載のプログラ
マブルインピーダンス回路。 - 【請求項８】 前記第２の制御回路は、前記第１のプル
ダウン用ダミーバッファ回路のチャネル幅に、前記プル
アップ用ダミーバッファ回路のチャネル幅と前記第２の
プルダウン用ダミーバッファ回路のチャネル幅の比を掛
算して、プルアップ用出力バッファ回路の合わせ込み情
報を生成することを特徴とする請求項２記載のプログラ
マブルインピーダンス回路。 - 【請求項９】 前記バイアス回路によって前記パッドの
電位が出力電圧より低い一定の電圧に制御され、前記第
１の制御回路によって、前記カレントミラー回路と前記
第１のプルダウン用ダミーバッファ回路の接続ノードが
前記出力電圧の半分の一定電圧に制御され、且つ、前記
第２の制御回路によって、前記第２のプルダウン用ダミ
ーバッファ回路と前記プルアップ用ダミーバッファ回路
の接続ノードが前記出力電圧の半分の一定電圧に制御さ
れることを特徴とする請求項１又は２記載のプログラマ
ブルインピーダンス回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35344498A JP3462104B2 (ja) | 1998-12-11 | 1998-12-11 | プログラマブルインピーダンス回路及び半導体装置 |
| US09/456,775 US6141258A (en) | 1998-12-11 | 1999-12-08 | Programmable impedance output buffer drivers, semiconductor devices and static random access memories provided with a progammable impedance output port |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35344498A JP3462104B2 (ja) | 1998-12-11 | 1998-12-11 | プログラマブルインピーダンス回路及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183718A JP2000183718A (ja) | 2000-06-30 |
| JP3462104B2 true JP3462104B2 (ja) | 2003-11-05 |
Family
ID=18430897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35344498A Expired - Fee Related JP3462104B2 (ja) | 1998-12-11 | 1998-12-11 | プログラマブルインピーダンス回路及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6141258A (ja) |
| JP (1) | JP3462104B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6606705B1 (en) | 1999-09-15 | 2003-08-12 | Intel Corporation | Method and apparatus for configuring an I/O buffer having an initialized default signaling level to operate at a sampled external circuit signaling level |
| US6541996B1 (en) * | 1999-12-21 | 2003-04-01 | Ati International Srl | Dynamic impedance compensation circuit and method |
| KR100410978B1 (ko) * | 2000-05-24 | 2003-12-18 | 삼성전자주식회사 | 반도체 메모리 장치의 임피이던스 매칭회로 |
| US6624662B1 (en) * | 2000-06-30 | 2003-09-23 | Intel Corporation | Buffer with compensating drive strength |
| IT1319130B1 (it) * | 2000-11-23 | 2003-09-23 | St Microelectronics Srl | Circuito di controllo di uno stadio di pilotaggio d'uscita di uncircuito integrato |
| JP3626452B2 (ja) * | 2001-12-27 | 2005-03-09 | 株式会社東芝 | 半導体装置 |
| US6832177B2 (en) | 2002-12-27 | 2004-12-14 | Intel Corporation | Method of addressing individual memory devices on a memory module |
| US7173489B1 (en) | 2003-08-25 | 2007-02-06 | Marvell Semiconductor, Inc. | Programmable gain voltage buffer |
| US20070252638A1 (en) * | 2006-04-26 | 2007-11-01 | Farrukh Aquil | Method and apparatus for temperature compensating off chip driver (OCD) circuit |
| JP2009246725A (ja) | 2008-03-31 | 2009-10-22 | Renesas Technology Corp | インピーダンスの調整が可能な出力バッファを備えた半導体装置 |
| KR101505554B1 (ko) * | 2008-09-08 | 2015-03-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 상기 반도체 메모리 장치의 동작 방법 |
| US8203862B2 (en) * | 2008-10-10 | 2012-06-19 | Seagate Technology Llc | Voltage reference generation with selectable dummy regions |
| FR2991501A1 (fr) * | 2012-05-30 | 2013-12-06 | Stmicroelectronic Sa | Circuit integre comportant au moins un port digital de sortie d'impedance reglable, et procede de reglage correspondant |
| US10984709B2 (en) * | 2018-04-27 | 2021-04-20 | Innolux Corporation | Display panel |
| KR102651315B1 (ko) | 2018-08-16 | 2024-03-26 | 삼성전자주식회사 | 풀업 캘리브레이션 경로와 풀다운 캘리브레이션 경로에 의해 공유되는 공통 노드를 포함하는 캘리브레이션 회로 및 이를 포함하는 반도체 메모리 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144173A (en) * | 1989-06-30 | 1992-09-01 | Dallas Semiconductor Corporation | Programmable delay line integrated circuit having programmable resistor circuit |
| US5576656A (en) * | 1994-12-20 | 1996-11-19 | Sgs-Thomson Microelectronics, Inc. | Voltage regulator for an output driver with reduced output impedance |
| US5596297A (en) * | 1994-12-20 | 1997-01-21 | Sgs-Thomson Microelectronics, Inc. | Output driver circuitry with limited output high voltage |
| US5917335A (en) * | 1997-04-22 | 1999-06-29 | Cypress Semiconductor Corp. | Output voltage controlled impedance output buffer |
-
1998
- 1998-12-11 JP JP35344498A patent/JP3462104B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-08 US US09/456,775 patent/US6141258A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6141258A (en) | 2000-10-31 |
| JP2000183718A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3462104B2 (ja) | プログラマブルインピーダンス回路及び半導体装置 | |
| JP3515025B2 (ja) | 半導体装置 | |
| US6844755B2 (en) | Methods and systems for sensing and compensating for process, voltage, temperature, and load variations | |
| US7061273B2 (en) | Method and apparatus for multi-mode driver | |
| US6342800B1 (en) | Charge compensation control circuit and method for use with output driver | |
| KR100618716B1 (ko) | 라인 드라이버 장치 및 라인 드라이버에 독립적으로 제어가능한 출력 종단 저항, 출력 진폭 및 출력 공통 모드 전압을 제공하는 방법 | |
| US7501853B2 (en) | Data processing circuit | |
| JP3670563B2 (ja) | 半導体装置 | |
| JP2006115489A (ja) | インピーダンス調整回路とそれを備える集積回路及びそれを利用した出力ドライバのインピーダンス調整方法 | |
| JPH07297678A (ja) | Ｃｍｏｓ終端抵抗回路 | |
| JPH11330947A (ja) | 差動バッファの共通モ―ド出力電圧を制御するための方法および装置 | |
| JP4834700B2 (ja) | Ｃｍｏｓ遅延の変動を低減する方法 | |
| JP2010178346A (ja) | プロセス変動に対してスルーレートを補償するためのプリドライバを有する出力バッファ | |
| EP0702813B1 (en) | Programmable cmos bus and transmission line driver | |
| JPH11266150A (ja) | 半導体装置 | |
| KR100235927B1 (ko) | 전송선 드라이버 및 그의 출력 트랜지스터의 턴온 지연을 감소시키는 방법 | |
| JP2002344300A (ja) | インピーダンス調整回路 | |
| JP4237402B2 (ja) | 対称送信ライン駆動用出力バッファ | |
| JP3448231B2 (ja) | 半導体装置 | |
| JP2001345692A (ja) | 電子機器及びそれを備えた電子機器システム | |
| JP3924508B2 (ja) | データ伝送回路及び半導体集積回路 | |
| JP2009105857A (ja) | 出力装置、多値出力装置、及び半導体集積装置 | |
| US5532616A (en) | On-chip series terminated CMOS(Bi-CMOS) driver | |
| TWI249288B (en) | Speed-matching control method and circuit | |
| US6768369B1 (en) | Threshold voltage compensation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |