JP7168574B2 - 電子回路および電子機器 - Google Patents
電子回路および電子機器 Download PDFInfo
- Publication number
- JP7168574B2 JP7168574B2 JP2019549945A JP2019549945A JP7168574B2 JP 7168574 B2 JP7168574 B2 JP 7168574B2 JP 2019549945 A JP2019549945 A JP 2019549945A JP 2019549945 A JP2019549945 A JP 2019549945A JP 7168574 B2 JP7168574 B2 JP 7168574B2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- output
- bias voltage
- body bias
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 14
- 238000009966 trimming Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
1.本開示の実施の形態
1.1.概要
1.2.構成例および動作例
2.まとめ
[1.1.概要]
本開示の実施の形態について詳細に説明する前に、本開示の実施の形態の概要を説明する。
図2は、本開示の実施の形態に係るインタフェースを備えた電子機器の構成例を示す説明図である。以下、図2を用いて本開示の実施の形態に係るインタフェースを備えた電子機器の構成例について説明する。
以上説明したように本開示の実施の形態によれば、ボディバイアス電圧のトリミングを行うことで、HSドライバの出力インピーダンスとLPドライバの出力レベルとの双方の仕様を満たすようにした電子機器100を提供することが出来る。
(1)
トランジスタを直列に接続した構成を複数個並列に有し、所定の通信速度でデータを伝送する第1のドライバと、
トランジスタを直列に接続した構成を有し、前記第1のドライバより低速の通信速度でデータを伝送する第2のドライバと、
を備え、
前記第2のドライバの出力レベルが所定の基準を満たすための、前記第1のドライバのトランジスタのボディに印加する電位により、前記第1のドライバの出力インピーダンスが所定の基準を満たす同時並列数で動作する、電子回路。
(2)
前記電位は、前記第2のドライバの低電位側のトランジスタのみをオンにした状態で印加される、前記(1)に記載の電子回路。
(3)
前記第1のドライバ及び前記第2のドライバは、MIPI C-PHYによるデータ通信に準拠した信号を伝送する、前記(1)または(2)に記載の電子回路。
(4)
前記第1のドライバ及び前記第2のドライバは、MIPI D-PHYによるデータ通信に準拠した信号を伝送する、前記(1)または(2)に記載の電子回路。
(5)
前記(1)~(4)のいずれかに記載の電子回路を備える、電子機器。
110 :制御回路
111 :信号線
112 :信号線
120 :ドライバ部
122 :シリアライザ
124 :HSドライバ
126 :LPドライバ
130 :クロック制御回路
140 :レギュレータ
150 :レギュレータ
161 :アンプ
162 :アンプ
Claims (5)
- トランジスタを直列に接続したユニットを複数個並列に有し、データを出力する出力端から所定の通信速度でデータを出力する第1のドライバと、
データを出力する出力端が前記第1のドライバの前記出力端に接続され、トランジスタを直列に接続した構成を有し、前記出力端から前記第1のドライバより低速の通信速度でデータを出力する第2のドライバと、
を備え、
前記第1のドライバは、
当該第1のドライバがオフにされ、且つ、前記第2のドライバのトランジスタがオフにされた状態において、前記第2のドライバの出力レベルが所定の基準値以下に収まるように前記第1のドライバのトランジスタのボディに印加する電位が調整され、前記電位が前記第1のドライバのトランジスタのボディに印加された状態において、当該第1のドライバの出力インピーダンスが所定の制限値以下となるように、並列に動作する前記ユニットの数が決定される、電子回路。 - 前記電位は、前記第2のドライバの低電位側のトランジスタのみをオンにした状態で印加される、請求項1に記載の電子回路。
- 前記第1のドライバ及び前記第2のドライバは、MIPI C-PHYによるデータ通信に準拠した信号を伝送する、請求項1に記載の電子回路。
- 前記第1のドライバ及び前記第2のドライバは、MIPI D-PHYによるデータ通信に準拠した信号を伝送する、請求項1に記載の電子回路。
- 請求項1に記載の電子回路を備える、電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017212573 | 2017-11-02 | ||
JP2017212573 | 2017-11-02 | ||
PCT/JP2018/034580 WO2019087602A1 (ja) | 2017-11-02 | 2018-09-19 | 電子回路および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019087602A1 JPWO2019087602A1 (ja) | 2020-12-17 |
JP7168574B2 true JP7168574B2 (ja) | 2022-11-09 |
Family
ID=66331618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019549945A Active JP7168574B2 (ja) | 2017-11-02 | 2018-09-19 | 電子回路および電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11218150B2 (ja) |
JP (1) | JP7168574B2 (ja) |
CN (1) | CN111279659B (ja) |
WO (1) | WO2019087602A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185689A (ja) | 2000-10-27 | 2001-07-06 | Hitachi Ltd | 半導体集積回路及び半導体装置の制御方法 |
JP2004046595A (ja) | 2002-07-12 | 2004-02-12 | Nec Electronics Corp | 電源回路 |
JP2004056546A (ja) | 2002-07-22 | 2004-02-19 | Nec Electronics Corp | データ伝送回路及び半導体集積回路 |
JP2011096950A (ja) | 2009-10-30 | 2011-05-12 | Elpida Memory Inc | 半導体装置、センスアンプ回路、半導体装置の制御方法及びセンスアンプ回路の制御方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06268505A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | 半導体集積回路 |
US6507218B1 (en) * | 2000-03-31 | 2003-01-14 | Intel Corporation | Method and apparatus for reducing back-to-back voltage glitch on high speed data bus |
EP1997288A1 (en) * | 2006-03-09 | 2008-12-03 | Nxp B.V. | Method and system for adjusting interconnect voltage levels in low power high-speed differential interfaces |
US7619448B2 (en) * | 2007-12-17 | 2009-11-17 | Omnivision Technologies, Inc. | Replica bias circuit for high speed low voltage common mode driver |
US8415986B2 (en) * | 2010-12-28 | 2013-04-09 | Texas Instruments Incorporated | Voltage-mode driver with pre-emphasis |
US9071243B2 (en) * | 2011-06-30 | 2015-06-30 | Silicon Image, Inc. | Single ended configurable multi-mode driver |
US8749268B2 (en) * | 2011-11-29 | 2014-06-10 | International Business Machines Corporation | High-speed driver circuit |
US9264263B2 (en) * | 2014-04-21 | 2016-02-16 | Qualcomm Incorporated | Serdes voltage-mode driver with skew correction |
JP6665441B2 (ja) | 2015-08-10 | 2020-03-13 | ソニー株式会社 | 送信装置、受信装置、および通信システム |
US10943558B2 (en) * | 2016-06-30 | 2021-03-09 | Intel Corporation | EDP MIPI DSI combination architecture |
-
2018
- 2018-09-19 CN CN201880068593.1A patent/CN111279659B/zh active Active
- 2018-09-19 US US16/758,675 patent/US11218150B2/en active Active
- 2018-09-19 JP JP2019549945A patent/JP7168574B2/ja active Active
- 2018-09-19 WO PCT/JP2018/034580 patent/WO2019087602A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185689A (ja) | 2000-10-27 | 2001-07-06 | Hitachi Ltd | 半導体集積回路及び半導体装置の制御方法 |
JP2004046595A (ja) | 2002-07-12 | 2004-02-12 | Nec Electronics Corp | 電源回路 |
JP2004056546A (ja) | 2002-07-22 | 2004-02-19 | Nec Electronics Corp | データ伝送回路及び半導体集積回路 |
JP2011096950A (ja) | 2009-10-30 | 2011-05-12 | Elpida Memory Inc | 半導体装置、センスアンプ回路、半導体装置の制御方法及びセンスアンプ回路の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2019087602A1 (ja) | 2019-05-09 |
CN111279659B (zh) | 2023-07-14 |
US11218150B2 (en) | 2022-01-04 |
US20200358442A1 (en) | 2020-11-12 |
JPWO2019087602A1 (ja) | 2020-12-17 |
CN111279659A (zh) | 2020-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11695412B2 (en) | Multi-voltage input output device | |
US9496874B2 (en) | Receiver circuit and signal receiving method thereof | |
US7420387B2 (en) | Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device | |
KR100991383B1 (ko) | 반도체 장치의 출력 드라이버 | |
US7786779B2 (en) | Buffer for driving circuit and method thereof | |
US8674747B2 (en) | Semiconductor device | |
US10848147B2 (en) | High performance I2C transmitter and bus supply independent receiver, supporting large supply voltage variations | |
JP2009289248A (ja) | Cmos遅延の変動を低減する方法 | |
US8441283B2 (en) | Integrated circuit | |
US8081011B2 (en) | Method and apparatus for regulating a power supply of an integrated circuit | |
US20180091333A1 (en) | Apparatus and method for transmitting data signal based on various transmission modes | |
TWI651734B (zh) | 半導體裝置之資料輸出電路 | |
JP7168574B2 (ja) | 電子回路および電子機器 | |
US10411458B2 (en) | Overvoltage protection device | |
KR20150119551A (ko) | 인터페이스 회로 | |
Shin et al. | Slew-rate-controlled output driver having constant transition time over process, voltage, temperature, and output load variations | |
JPWO2007114379A1 (ja) | 可変遅延回路、試験装置および電子デバイス | |
KR20140086675A (ko) | 데이터 출력 회로 | |
JP2005191677A (ja) | 差動出力バッファ回路及び差動出力バッファ回路を有する半導体装置 | |
US8686763B2 (en) | Receiver circuit | |
JP2007028330A (ja) | 半導体回路及び抵抗値制御方法 | |
JP3712711B2 (ja) | レベル変換回路 | |
Megahed et al. | 12-Gb/s low-power voltage-mode driver for multi-standard serial-link applications | |
KR20110109124A (ko) | 입력버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7168574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |