JP7168574B2 - 電子回路および電子機器 - Google Patents

電子回路および電子機器 Download PDF

Info

Publication number
JP7168574B2
JP7168574B2 JP2019549945A JP2019549945A JP7168574B2 JP 7168574 B2 JP7168574 B2 JP 7168574B2 JP 2019549945 A JP2019549945 A JP 2019549945A JP 2019549945 A JP2019549945 A JP 2019549945A JP 7168574 B2 JP7168574 B2 JP 7168574B2
Authority
JP
Japan
Prior art keywords
driver
output
bias voltage
body bias
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019549945A
Other languages
English (en)
Other versions
JPWO2019087602A1 (ja
Inventor
有輝 瀬尾
良文 宮島
志偉 周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019087602A1 publication Critical patent/JPWO2019087602A1/ja
Application granted granted Critical
Publication of JP7168574B2 publication Critical patent/JP7168574B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10Modifications for increasing the maximum permissible switched voltage
    • H03K17/102Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Description

本開示は、電子回路および電子機器に関する。
近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Gbpsでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。そのような高速インタフェースを用いた技術を開示した文献として、例えば特許文献1等がある。
特開2017-038212号公報
電子機器内のデバイスの相互接続のインタフェースに用いられる規格には、例えばMIPI(Mobile Industry Processor Interface)Allianceが制定する規格がある。そのような規格に準拠するインタフェースには、高速通信と低速通信のそれぞれを実行するためのドライバが設けられる。高速通信のためのドライバの低電圧化に伴い、低速通信のためのドライバの出力レベルに影響を及ぼす。
そこで、本開示では、電子機器内のデバイスの相互接続のインタフェースにおいて、高速通信のためのドライバの低電圧化による、低速通信のためのドライバの出力レベルへの影響を回避することが可能な、新規かつ改良された電子回路および電子機器を提案する。
本開示によれば、トランジスタを直列に接続した構成を複数個並列に有し、所定の通信速度でデータを伝送する第1のドライバと、トランジスタを直列に接続した構成を有し、前記第1のドライバより低速の通信速度でデータを伝送する第2のドライバと、を備え、前記第2のドライバの出力レベルが所定の基準を満たすための、前記第1のドライバのトランジスタのボディに印加する電位により、前記第1のドライバの出力インピーダンスが所定の基準を満たす同時並列数で動作する、電子回路が提供される。
また本開示によれば、上記電子回路を備える、電子機器が提供される。
以上説明したように本開示によれば、電子機器内のデバイスの相互接続のインタフェースにおいて、高速通信のためのドライバの低電圧化による、低速通信のためのドライバの出力レベルへの影響を回避することが可能な、新規かつ改良された電子回路および電子機器を提供することが出来る。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
HS-Driverの回路構成例を示す説明図である。 本開示の実施の形態に係るインタフェースを備えた電子機器の構成例を示す説明図である。 本開示の実施の形態に係るHSドライバ124の回路構成例を示す説明図である。 MOSFETのボディに印加されるボディバイアス電圧と閾値電圧Vthとの関係の例をグラフで示す説明図である。 HSドライバから流れるリーク電流の影響について説明する説明図である。 ボディバイアス電圧と、HSドライバの出力インピーダンスおよびLPドライバの出力レベルとの関係の例を示す説明図である。 ボディバイアス電圧と、LPドライバの出力レベルとの関係例をグラフで示す説明図である。 LPドライバの出力レベルの基準値とトリミング時の温度との関係例をグラフで示す説明図である。 ボディバイアス電圧のトリミングを行わない場合と、ボディバイアス電圧のトリミングを行った場合のシミュレーション結果をグラフ上にプロットしたものを示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
1.本開示の実施の形態
1.1.概要
1.2.構成例および動作例
2.まとめ
<1.本開示の実施の形態>
[1.1.概要]
本開示の実施の形態について詳細に説明する前に、本開示の実施の形態の概要を説明する。
上述したように、近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。そこで、しばしば、例えば数Gbpsでデータを送受信可能な高速インタフェースを用いて、データのやりとりが行われる。
電子機器内のデバイスの相互接続のインタフェースに用いられる規格には、例えばMIPI Allianceが制定する規格がある。そのような規格に、MIPI C-PHYやMIPI D-PHYといった規格がある。
そのような規格に準拠するインタフェースには、高速通信と低速通信のそれぞれを実行するためのドライバが設けられる。高速通信のドライバはHS(High Speed)-Driver(HSドライバ)、低速通信のドライバはLP(Low Power)-Driver(LPドライバ)と称される。
MIPI C-PHYやMIPI D-PHYといった規格に準拠するHS-Driverの低電圧化において、HS-Driverを構成するMOSFETのゲートソース間電位の低下によって、出力インピーダンスが大幅に上昇する。図1は、HS-Driverの回路構成例を示す説明図である。
HS-Driverの出力インピーダンスは、MOSFETのゲートソース間電位Vgsと反比例の関係にある。またMOSFETは、ゲートに接続されたバッファによって駆動されており、動作中のゲート電位は電源電圧になる。また、ソース電位は振幅電圧によって決まるが、振幅は規格で定められているため、設計者が自由に決めることはできない。
従って、HS-Driverを低電圧化するとゲートソース間電位Vgsの低下に繋がり、ひいては出力インピーダンスの上昇に繋がる。従って、HS-Driverの低電圧化により、HS-Driverの出力インピーダンスが仕様を満たさなくなってしまうおそれがある。
また、後述するようにHS-DriverはLP-Driverと出力端で繋がっている。そして、HS-Driverからのリーク電流は、LP-Driverの出力レベルを劣化させるおそれがある。従って、HS-Driverの低電圧化により、LP-Driverの出力レベルが仕様を満たさなくなってしまうおそれがある。
このように、MIPI C-PHYやMIPI D-PHYといった規格に準拠するために、HS-Driverを低電圧化しても、HS-Driverの出力インピーダンスとLP-Driverの出力レベルとの双方の仕様を満たすようにすることが重要である。
そこで本件開示者は、上述した点に鑑み、電子機器内のデバイスの相互接続のインタフェースに用いられる規格に準拠するための技術について鋭意検討を行った。その結果、本件開示者は、以下で説明するように電子機器内のデバイスの相互接続のインタフェースに用いられる規格に準拠するための技術を考案するに至った。
以上、本開示の実施の形態の概要について説明した。続いて、本開示の実施の形態について詳細に説明する。
[1.2.構成例および動作例]
図2は、本開示の実施の形態に係るインタフェースを備えた電子機器の構成例を示す説明図である。以下、図2を用いて本開示の実施の形態に係るインタフェースを備えた電子機器の構成例について説明する。
図2に示したように、本開示の実施の形態に係る電子機器100は、制御回路110と、ドライバ部120と、クロック制御回路130と、レギュレータ140、150と、を含んで構成される。そしてドライバ部120は、シリアライザ122と、HSドライバ124と、LPドライバ126と、を含んで構成される。
制御回路110は、電子機器100の各部からのデータの入力や、各部へのデータおよび制御信号を出力する回路である。本実施形態では、制御回路110には、制御回路110から高速でデータを伝送するための信号線111および制御回路110から低速でデータを伝送するための信号線112が接続されている。以下の説明では、高速でデータを伝送するモードをハイスピードモード、低速でデータを伝送するモードのことをローパワーモードとも称する。
シリアライザ122は、信号線111を通じて制御回路110から送られるパラレル信号を1本のシリアル信号に変換する回路である。シリアライザ122は、シリアル信号をHSドライバ124へ出力する。
HSドライバ124は、ハイスピードモード時に高速で信号を出力する回路である。HSドライバ124には、レギュレータ140から電源が供給される。またHSドライバ124のMOSFETのボディには、レギュレータ150からボディバイアス電圧が供給される。そしてHSドライバ124は複数個並列に設けられる。1つのHSドライバ124の単位のことをユニットとも称する。
LPドライバ126は、ローパワーモード時に低速で信号を出力する回路である。LPドライバ126の出力端は、HSドライバ124の出力端と接続されている。HSドライバ124、LPドライバ126は、いずれも、所定の通信規格、例えば、MIPI C-PHYやMIPI D-PHYによるデータ通信に準拠した信号を出力するドライバである。
クロック制御回路130は、入力されるPLL(Phase Locked Loop)クロックをドライバ部120へ出力する状態である出力状態と、ドライバ部120へ出力しない状態である停止状態と、を切り替える回路である。
レギュレータ140は、HSドライバ124に電源を供給する回路である。またレギュレータ150は、HSドライバ124のMOSFETのボディにボディバイアス電圧を供給する回路である。
ここで、レギュレータ150からHSドライバ124のMOSFETのボディにボディバイアス電圧を供給することの効果について説明する。
図3は、本開示の実施の形態に係るHSドライバ124の回路構成例を示す説明図である。図3に示したように、HSドライバ124は、アンプ161、162と、MOSFET T11、T12と、を含んで構成される。MOSFET T11には、レギュレータ140から電圧VREGが供給されている。
またMOSFET T11、T12のボディには、それぞれ、レギュレータ150からボディバイアス電圧VBiasが供給される。レギュレータ150からボディバイアス電圧VBiasが供給されることで、MOSFET T11、T12は閾値電圧Vthが変化する。
図4は、MOSFETのボディに印加されるボディバイアス電圧と閾値電圧Vthとの関係の例をグラフで示す説明図である。図4に示したように、ボディバイアス電圧が増加すると、MOSFETの閾値電圧Vthが低下する。
MOSFET T11の出力インピーダンスZoutは、ゲートソース間電位をVgsとして、以下の数式で表すことができる。
Figure 0007168574000001
電源電圧が低下すると、MOSFET T11のゲートソース間電位Vgsが大幅に低下することになる。ゲートソース間電位Vgsが低下すると、上述の式から分かるように、出力インピーダンスZoutが上昇することになる。従って、電源電圧が低下すると出力インピーダンスZoutが上昇し、HSドライバ124は要求される仕様を満たさなくなってしまう。
そこで、ボディバイアス電圧の値を制御することでMOSFETの閾値電圧Vthを変化させることが出来るので、HSドライバ124の出力インピーダンスを制御することが出来る。すなわち、閾値電圧Vthを低下させれば、出力インピーダンスZoutを低下させることが可能になる。
一方、MOSFETの閾値電圧Vthを低下させると、MOSFET T11からのリーク電流が増加してしまう。上述したように、HSドライバ124の出力端とLPドライバ126の出力端とは接続されているので、HSドライバ124から流れるリーク電流はLPドライバ126に流れ込んでしまう。HSドライバ124から流れるリーク電流は、LPドライバ126のロー側の出力電位レベルが上昇することに繋がる。
図5は、HSドライバ124から流れるリーク電流の影響について説明する説明図である。LPドライバ126は、MOSFET T21、T22を有する。MOSFET T21がオフになっている場合、LPドライバ126の所望の出力電位レベルは0Vであるが、HSドライバ124から流れるリーク電流により、LPドライバ126の出力電位レベルが所望の出力電位レベルから上昇する。換言すれば、HSドライバ124から流れるリーク電流が大きいと、LPドライバ126は出力電位レベルの仕様を満たせなくなってしまう。
すなわち、HSドライバの出力インピーダンスの調整と、リーク電流の増加とはトレードオフの関係にある。そのため、最適なボディバイアス電圧VBiasの設定が要求される。図6は、ボディバイアス電圧VBiasと、HSドライバの出力インピーダンスおよびLPドライバの出力レベルとの関係の例を示す説明図である。HSドライバの出力インピーダンスおよびLPドライバの出力レベルの両方が仕様制限値を超えない値となるように、ボディバイアス電圧VBiasを設定することが求められる。
しかし、HSドライバやLPドライバを構成する抵抗値や、MOSFETの特性は、プロセスによって変わってくる。つまり、ある条件では最適なボディバイアス電圧が、別の条件では必ずしも最適では無いということが起こりうる。
そこで本実施形態では、ボディバイアス電圧のトリミングを行う。ボディバイアス電圧のトリミングを行うことで、HSドライバの出力インピーダンスとLPドライバの出力レベルとの双方の仕様を満たすようにしたことを特徴とする。
本実施形態では、まずHSドライバ124をオフにした状態でボディバイアス電圧VBiasを設定する。その際、HSドライバ124から流れるリーク電流によって変化する、LPドライバ126の出力レベルが基準値以下に収まるようなボディバイアス電圧VBiasを設定する。この際、MOSFET T21をオフにした状態で、LPドライバ126の出力レベルが基準値以下に収まるようなボディバイアス電圧VBiasを設定する。
図7は、ボディバイアス電圧VBiasと、LPドライバ126の出力レベルとの関係例をグラフで示す説明図である。このように、ボディバイアス電圧VBiasと、LPドライバ126の出力レベルとは正比例関係にあるため、LPドライバ126の出力レベルが基準値以下に収まるようなボディバイアス電圧VBiasが1点で決まる。ここでの基準値とは、リーク電流が最大,つまり出力レベルの変化が最大となるPVT条件でも仕様内に収まる出力レベルの値である。
そして、この基準値はトリミング時の温度によって変化する。図8は、LPドライバ126の出力レベルの基準値とトリミング時の温度との関係例をグラフで示す説明図である。このように、LPドライバ126の出力レベルの基準値とトリミング時の温度とは正比例関係にあるため、トリミング時の温度が決まればLPドライバ126の出力レベルの基準値は1点で決まり、従ってLPドライバ126の出力レベルの基準値以下に収まるようなボディバイアス電圧VBiasも1点で決まる。
このようにLPドライバ126の出力レベルが基準値以下に収まるようなボディバイアス電圧VBiasが決まると、続いて、ボディバイアス電圧VBiasによるHSドライバ124の出力インピーダンスが仕様制限値以下となるような、HSドライバ124の並列数を選択する。
ボディバイアス電圧VBiasのトリミングによって、HSドライバ124のMOSFETの閾値電圧が定まると、1つのユニットあたりの抵抗値が定まる。1つのユニットあたりの抵抗値が定まると、所望の出力インピーダンスに対して必要な並列数を決定することができる。
このように、トリミングの順序として、まずボディバイアス電圧VBiasのトリミングを行い、その後に並列に動作するユニット数のトリミングを行うことで、LPドライバ126の出力レベルと、HSドライバ124の出力インピーダンスの双方が仕様を満たすように調整することが可能となる。
トリミングの有無による、LPドライバ126の出力レベルと、HSドライバ124の出力インピーダンスとの違いについて説明する。図9は、ボディバイアス電圧VBiasのトリミングを行わない場合と、ボディバイアス電圧VBiasのトリミングを行った場合のシミュレーション結果をグラフ上にプロットしたものを示す説明図である。図9には、横軸がLPドライバ126の出力レベルの振幅、縦軸がHSドライバ124の出力インピーダンスのグラフが示されている。
このように、ボディバイアス電圧VBiasのトリミングを行わない場合は、LPドライバ126の出力レベル(振幅)と、HSドライバ124の出力インピーダンスとの双方を仕様範囲に入れることが出来ない。これに対して、ボディバイアス電圧VBiasのトリミングを行わない場合は、LPドライバ126の出力レベル(振幅)と、HSドライバ124の出力インピーダンスとの双方を仕様範囲に入れることが出来る。
<2.まとめ>
以上説明したように本開示の実施の形態によれば、ボディバイアス電圧のトリミングを行うことで、HSドライバの出力インピーダンスとLPドライバの出力レベルとの双方の仕様を満たすようにした電子機器100を提供することが出来る。
本開示の実施の形態に係る電子機器100は、このようにボディバイアス電圧のトリミングを行うことで、低電圧動作時においてHSドライバの出力インピーダンスとLPドライバの出力レベルとの双方の仕様を満たすことが可能となる。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
(1)
トランジスタを直列に接続した構成を複数個並列に有し、所定の通信速度でデータを伝送する第1のドライバと、
トランジスタを直列に接続した構成を有し、前記第1のドライバより低速の通信速度でデータを伝送する第2のドライバと、
を備え、
前記第2のドライバの出力レベルが所定の基準を満たすための、前記第1のドライバのトランジスタのボディに印加する電位により、前記第1のドライバの出力インピーダンスが所定の基準を満たす同時並列数で動作する、電子回路。
(2)
前記電位は、前記第2のドライバの低電位側のトランジスタのみをオンにした状態で印加される、前記(1)に記載の電子回路。
(3)
前記第1のドライバ及び前記第2のドライバは、MIPI C-PHYによるデータ通信に準拠した信号を伝送する、前記(1)または(2)に記載の電子回路。
(4)
前記第1のドライバ及び前記第2のドライバは、MIPI D-PHYによるデータ通信に準拠した信号を伝送する、前記(1)または(2)に記載の電子回路。
(5)
前記(1)~(4)のいずれかに記載の電子回路を備える、電子機器。
100 :電子機器
110 :制御回路
111 :信号線
112 :信号線
120 :ドライバ部
122 :シリアライザ
124 :HSドライバ
126 :LPドライバ
130 :クロック制御回路
140 :レギュレータ
150 :レギュレータ
161 :アンプ
162 :アンプ

Claims (5)

  1. トランジスタを直列に接続したユニットを複数個並列に有し、データを出力する出力端から所定の通信速度でデータを出力する第1のドライバと、
    データを出力する出力端が前記第1のドライバの前記出力端に接続され、トランジスタを直列に接続した構成を有し、前記出力端から前記第1のドライバより低速の通信速度でデータを出力する第2のドライバと、
    を備え、
    前記第1のドライバは、
    当該第1のドライバがオフにされ、且つ、前記第2のドライバのトランジスタがオフにされた状態において、前記第2のドライバの出力レベルが所定の基準値以下に収まるように前記第1のドライバのトランジスタのボディに印加する電位が調整され前記電位が前記第1のドライバのトランジスタのボディに印加された状態において、当該第1のドライバの出力インピーダンスが所定の制限値以下となるように、並列に動作する前記ユニットの数が決定される、電子回路。
  2. 前記電位は、前記第2のドライバの低電位側のトランジスタのみをオンにした状態で印加される、請求項1に記載の電子回路。
  3. 前記第1のドライバ及び前記第2のドライバは、MIPI C-PHYによるデータ通信に準拠した信号を伝送する、請求項1に記載の電子回路。
  4. 前記第1のドライバ及び前記第2のドライバは、MIPI D-PHYによるデータ通信に準拠した信号を伝送する、請求項1に記載の電子回路。
  5. 請求項1に記載の電子回路を備える、電子機器。
JP2019549945A 2017-11-02 2018-09-19 電子回路および電子機器 Active JP7168574B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017212573 2017-11-02
JP2017212573 2017-11-02
PCT/JP2018/034580 WO2019087602A1 (ja) 2017-11-02 2018-09-19 電子回路および電子機器

Publications (2)

Publication Number Publication Date
JPWO2019087602A1 JPWO2019087602A1 (ja) 2020-12-17
JP7168574B2 true JP7168574B2 (ja) 2022-11-09

Family

ID=66331618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019549945A Active JP7168574B2 (ja) 2017-11-02 2018-09-19 電子回路および電子機器

Country Status (4)

Country Link
US (1) US11218150B2 (ja)
JP (1) JP7168574B2 (ja)
CN (1) CN111279659B (ja)
WO (1) WO2019087602A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185689A (ja) 2000-10-27 2001-07-06 Hitachi Ltd 半導体集積回路及び半導体装置の制御方法
JP2004046595A (ja) 2002-07-12 2004-02-12 Nec Electronics Corp 電源回路
JP2004056546A (ja) 2002-07-22 2004-02-19 Nec Electronics Corp データ伝送回路及び半導体集積回路
JP2011096950A (ja) 2009-10-30 2011-05-12 Elpida Memory Inc 半導体装置、センスアンプ回路、半導体装置の制御方法及びセンスアンプ回路の制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268505A (ja) * 1993-03-12 1994-09-22 Toshiba Corp 半導体集積回路
US6507218B1 (en) * 2000-03-31 2003-01-14 Intel Corporation Method and apparatus for reducing back-to-back voltage glitch on high speed data bus
EP1997288A1 (en) * 2006-03-09 2008-12-03 Nxp B.V. Method and system for adjusting interconnect voltage levels in low power high-speed differential interfaces
US7619448B2 (en) * 2007-12-17 2009-11-17 Omnivision Technologies, Inc. Replica bias circuit for high speed low voltage common mode driver
US8415986B2 (en) * 2010-12-28 2013-04-09 Texas Instruments Incorporated Voltage-mode driver with pre-emphasis
US9071243B2 (en) * 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US8749268B2 (en) * 2011-11-29 2014-06-10 International Business Machines Corporation High-speed driver circuit
US9264263B2 (en) * 2014-04-21 2016-02-16 Qualcomm Incorporated Serdes voltage-mode driver with skew correction
JP6665441B2 (ja) 2015-08-10 2020-03-13 ソニー株式会社 送信装置、受信装置、および通信システム
US10943558B2 (en) * 2016-06-30 2021-03-09 Intel Corporation EDP MIPI DSI combination architecture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185689A (ja) 2000-10-27 2001-07-06 Hitachi Ltd 半導体集積回路及び半導体装置の制御方法
JP2004046595A (ja) 2002-07-12 2004-02-12 Nec Electronics Corp 電源回路
JP2004056546A (ja) 2002-07-22 2004-02-19 Nec Electronics Corp データ伝送回路及び半導体集積回路
JP2011096950A (ja) 2009-10-30 2011-05-12 Elpida Memory Inc 半導体装置、センスアンプ回路、半導体装置の制御方法及びセンスアンプ回路の制御方法

Also Published As

Publication number Publication date
WO2019087602A1 (ja) 2019-05-09
CN111279659B (zh) 2023-07-14
US11218150B2 (en) 2022-01-04
US20200358442A1 (en) 2020-11-12
JPWO2019087602A1 (ja) 2020-12-17
CN111279659A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
US11695412B2 (en) Multi-voltage input output device
US9496874B2 (en) Receiver circuit and signal receiving method thereof
US7420387B2 (en) Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device
KR100991383B1 (ko) 반도체 장치의 출력 드라이버
US7786779B2 (en) Buffer for driving circuit and method thereof
US8674747B2 (en) Semiconductor device
US10848147B2 (en) High performance I2C transmitter and bus supply independent receiver, supporting large supply voltage variations
JP2009289248A (ja) Cmos遅延の変動を低減する方法
US8441283B2 (en) Integrated circuit
US8081011B2 (en) Method and apparatus for regulating a power supply of an integrated circuit
US20180091333A1 (en) Apparatus and method for transmitting data signal based on various transmission modes
TWI651734B (zh) 半導體裝置之資料輸出電路
JP7168574B2 (ja) 電子回路および電子機器
US10411458B2 (en) Overvoltage protection device
KR20150119551A (ko) 인터페이스 회로
Shin et al. Slew-rate-controlled output driver having constant transition time over process, voltage, temperature, and output load variations
JPWO2007114379A1 (ja) 可変遅延回路、試験装置および電子デバイス
KR20140086675A (ko) 데이터 출력 회로
JP2005191677A (ja) 差動出力バッファ回路及び差動出力バッファ回路を有する半導体装置
US8686763B2 (en) Receiver circuit
JP2007028330A (ja) 半導体回路及び抵抗値制御方法
JP3712711B2 (ja) レベル変換回路
Megahed et al. 12-Gb/s low-power voltage-mode driver for multi-standard serial-link applications
KR20110109124A (ko) 입력버퍼

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221027

R150 Certificate of patent or registration of utility model

Ref document number: 7168574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150